<stg><name>fpga_top_processAllCHout1</name>


<trans_list>

<trans id="4763" from="1" to="2">
<condition id="1446">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5774" from="2" to="3">
<condition id="2474">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5775" from="3" to="4">
<condition id="2475">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5776" from="4" to="5">
<condition id="2476">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5777" from="5" to="6">
<condition id="2477">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5778" from="6" to="7">
<condition id="2478">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5779" from="7" to="8">
<condition id="2479">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5780" from="8" to="9">
<condition id="2480">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5781" from="9" to="10">
<condition id="2481">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5782" from="10" to="11">
<condition id="2482">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5783" from="11" to="12">
<condition id="2483">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5784" from="12" to="13">
<condition id="2484">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5785" from="13" to="14">
<condition id="2485">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5786" from="14" to="15">
<condition id="2486">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5787" from="15" to="16">
<condition id="2487">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5788" from="16" to="17">
<condition id="2488">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5789" from="17" to="18">
<condition id="2489">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5790" from="18" to="19">
<condition id="2490">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5791" from="19" to="20">
<condition id="2491">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5792" from="20" to="21">
<condition id="2492">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5793" from="21" to="22">
<condition id="2493">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5794" from="22" to="23">
<condition id="2494">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5795" from="23" to="24">
<condition id="2495">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5796" from="24" to="25">
<condition id="2496">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5797" from="25" to="26">
<condition id="2497">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5798" from="26" to="27">
<condition id="2498">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5799" from="27" to="28">
<condition id="2499">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5800" from="28" to="29">
<condition id="2500">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5801" from="29" to="30">
<condition id="2501">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5802" from="30" to="31">
<condition id="2502">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5803" from="31" to="32">
<condition id="2503">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5804" from="32" to="33">
<condition id="2504">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5805" from="33" to="34">
<condition id="2505">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5806" from="34" to="35">
<condition id="2506">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5807" from="35" to="36">
<condition id="2507">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5808" from="36" to="37">
<condition id="2508">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5809" from="37" to="38">
<condition id="2509">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5810" from="38" to="39">
<condition id="2510">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5811" from="39" to="40">
<condition id="2511">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5812" from="40" to="41">
<condition id="2512">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5813" from="41" to="42">
<condition id="2513">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5814" from="42" to="43">
<condition id="2514">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5815" from="43" to="44">
<condition id="2515">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5816" from="44" to="45">
<condition id="2516">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5817" from="45" to="46">
<condition id="2517">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5818" from="46" to="47">
<condition id="2518">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5819" from="47" to="48">
<condition id="2519">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5820" from="48" to="49">
<condition id="2520">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5821" from="49" to="50">
<condition id="2521">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5822" from="50" to="51">
<condition id="2522">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5823" from="51" to="52">
<condition id="2523">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5824" from="52" to="53">
<condition id="2524">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5825" from="53" to="54">
<condition id="2525">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5826" from="54" to="55">
<condition id="2526">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5827" from="55" to="56">
<condition id="2527">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5828" from="56" to="57">
<condition id="2528">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5829" from="57" to="58">
<condition id="2529">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5830" from="58" to="59">
<condition id="2530">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5831" from="59" to="60">
<condition id="2531">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5832" from="60" to="61">
<condition id="2532">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5833" from="61" to="62">
<condition id="2533">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5834" from="62" to="63">
<condition id="2534">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="5835" from="63" to="64">
<condition id="2473">
<or_exp><and_exp><literal name="exitcond_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="1"/>
</and_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="5836" from="63" to="2">
<condition id="2535">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="462" bw="0" op_0_bw="0" op_1_bw="10" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i10* %ci_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="463" bw="0" op_0_bw="0" op_1_bw="10" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8" op_10_bw="8">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i10* %ch_out_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="464" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:2  %p_read_1 = call float @_ssdm_op_Read.ap_auto.float(float %p_read9)

]]></node>
<StgValue><ssdm name="p_read_1"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="465" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:3  %p_read_2 = call float @_ssdm_op_Read.ap_auto.float(float %p_read8)

]]></node>
<StgValue><ssdm name="p_read_2"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="466" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:4  %p_read_3 = call float @_ssdm_op_Read.ap_auto.float(float %p_read7)

]]></node>
<StgValue><ssdm name="p_read_3"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="467" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:5  %p_read_4 = call float @_ssdm_op_Read.ap_auto.float(float %p_read6)

]]></node>
<StgValue><ssdm name="p_read_4"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="468" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:6  %p_read_5 = call float @_ssdm_op_Read.ap_auto.float(float %p_read5)

]]></node>
<StgValue><ssdm name="p_read_5"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="469" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:7  %p_read_6 = call float @_ssdm_op_Read.ap_auto.float(float %p_read4)

]]></node>
<StgValue><ssdm name="p_read_6"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="470" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:8  %p_read_7 = call float @_ssdm_op_Read.ap_auto.float(float %p_read3)

]]></node>
<StgValue><ssdm name="p_read_7"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="471" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:9  %p_read_8 = call float @_ssdm_op_Read.ap_auto.float(float %p_read2)

]]></node>
<StgValue><ssdm name="p_read_8"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="472" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:10  %p_read_9 = call float @_ssdm_op_Read.ap_auto.float(float %p_read1)

]]></node>
<StgValue><ssdm name="p_read_9"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="473" bw="19" op_0_bw="19" op_1_bw="19">
<![CDATA[
entry:11  %p_read_10 = call i19 @_ssdm_op_Read.ap_auto.i19(i19 %p_read)

]]></node>
<StgValue><ssdm name="p_read_10"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="474" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
entry:12  %ch_out_V_read = call i10 @_ssdm_op_Read.ap_fifo.i10P(i10* %ch_out_V)

]]></node>
<StgValue><ssdm name="ch_out_V_read"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="475" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
entry:13  %ci_V_read = call i10 @_ssdm_op_Read.ap_fifo.i10P(i10* %ci_V)

]]></node>
<StgValue><ssdm name="ci_V_read"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="476" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
entry:14  %tmp_i = icmp eq i10 %ci_V_read, 0

]]></node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="477" bw="20" op_0_bw="19">
<![CDATA[
entry:15  %lhs_V_i = zext i19 %p_read_10 to i20

]]></node>
<StgValue><ssdm name="lhs_V_i"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="478" bw="0" op_0_bw="0">
<![CDATA[
entry:16  br label %0

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="480" bw="10" op_0_bw="10" op_1_bw="0">
<![CDATA[
:0  %tmp_i_13 = phi i10 [ 0, %entry ], [ %co_V_15_i, %16 ]

]]></node>
<StgValue><ssdm name="tmp_i_13"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="481" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %exitcond_i = icmp eq i10 %tmp_i_13, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_i"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="482" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %exitcond_i, label %.exit, label %_ifconv

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="486" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv:2  %tmp_129_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_129_i"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="489" bw="2" op_0_bw="2">
<![CDATA[
_ifconv:5  %WeightsCache_kernel_V_load = load i2* @WeightsCache_kernel_V, align 1

]]></node>
<StgValue><ssdm name="WeightsCache_kernel_V_load"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="490" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
_ifconv:6  %tmp_139_i = icmp eq i2 %WeightsCache_kernel_V_load, -1

]]></node>
<StgValue><ssdm name="tmp_139_i"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="491" bw="20" op_0_bw="10">
<![CDATA[
_ifconv:7  %rhs_V_i = zext i10 %tmp_i_13 to i20

]]></node>
<StgValue><ssdm name="rhs_V_i"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="492" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv:8  %r_V_i = add i20 %rhs_V_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_i"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="493" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:9  %tmp_155_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_cast_i"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="494" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv:10  %weightID_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_cast_i

]]></node>
<StgValue><ssdm name="weightID_i"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="495" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:11  %tmp = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="496" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:12  %tmp_1 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="497" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv:13  %tmp_2 = select i1 %tmp_139_i, i10 %tmp, i10 %tmp_1

]]></node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="498" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:14  %tmp_3 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="499" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:15  %tmp_4 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="500" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv:16  %tmp_5 = select i1 %tmp_139_i, i2 %tmp_3, i2 %tmp_4

]]></node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="501" bw="64" op_0_bw="10">
<![CDATA[
_ifconv:17  %tmp_157_i = zext i10 %tmp_2 to i64

]]></node>
<StgValue><ssdm name="tmp_157_i"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="502" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:18  %WBRAM_0_0_0_addr = getelementptr [1024 x float]* @WBRAM_0_0_0, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_0_addr"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="503" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:19  %WBRAM_0_0_0_load = load float* %WBRAM_0_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_0_load"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="504" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:20  %WBRAM_0_1_0_addr = getelementptr [1024 x float]* @WBRAM_0_1_0, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_0_addr"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="505" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:21  %WBRAM_0_1_0_load = load float* %WBRAM_0_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_0_load"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="506" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:22  %WBRAM_0_2_0_addr = getelementptr [1024 x float]* @WBRAM_0_2_0, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_0_addr"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="507" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:23  %WBRAM_0_2_0_load = load float* %WBRAM_0_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_0_load"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="509" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
_ifconv:25  %tmp_162_0_i = icmp eq i2 %WeightsCache_kernel_V_load, 1

]]></node>
<StgValue><ssdm name="tmp_162_0_i"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="614" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:130  br i1 %tmp_i, label %setChannel.exit.0.i, label %getChannel.exit.i.0.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1381">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="631" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_129_i)

]]></node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1381">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="632" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_i = or i10 %tmp_i_13, 1

]]></node>
<StgValue><ssdm name="co_V_i"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1381">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="633" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_1_i = icmp eq i10 %co_V_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_1_i"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1381">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="634" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_1_i, label %.exit, label %_ifconv23

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="636" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv23:0  %tmp_175_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_175_i"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="638" bw="20" op_0_bw="10">
<![CDATA[
_ifconv23:2  %rhs_V_1_i = zext i10 %co_V_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_1_i"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="639" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv23:3  %r_V_1_i = add i20 %rhs_V_1_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_1_i"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="640" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv23:4  %tmp_155_1_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_1_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_1_cast_i"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="641" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv23:5  %weightID_1_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_1_cast_i

]]></node>
<StgValue><ssdm name="weightID_1_i"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="642" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv23:6  %tmp_6 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_1_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="643" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv23:7  %tmp_7 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_1_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="644" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv23:8  %tmp_8 = select i1 %tmp_139_i, i10 %tmp_6, i10 %tmp_7

]]></node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="645" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv23:9  %tmp_9 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_1_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="646" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv23:10  %tmp_10 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_1_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="647" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv23:11  %tmp_11 = select i1 %tmp_139_i, i2 %tmp_9, i2 %tmp_10

]]></node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="648" bw="64" op_0_bw="10">
<![CDATA[
_ifconv23:12  %tmp_157_1_i = zext i10 %tmp_8 to i64

]]></node>
<StgValue><ssdm name="tmp_157_1_i"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="649" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:13  %WBRAM_1_0_0_addr = getelementptr [1024 x float]* @WBRAM_1_0_0, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_0_addr"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="650" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:14  %WBRAM_1_0_0_load = load float* %WBRAM_1_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_0_load"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="651" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:15  %WBRAM_1_1_0_addr = getelementptr [1024 x float]* @WBRAM_1_1_0, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_0_addr"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="652" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:16  %WBRAM_1_1_0_load = load float* %WBRAM_1_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_0_load"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="653" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:17  %WBRAM_1_2_0_addr = getelementptr [1024 x float]* @WBRAM_1_2_0, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_0_addr"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="654" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:18  %WBRAM_1_2_0_load = load float* %WBRAM_1_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_0_load"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="760" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv23:124  br i1 %tmp_i, label %setChannel.exit.1.i, label %getChannel.exit.i.1.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1383">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="777" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_14 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_175_i)

]]></node>
<StgValue><ssdm name="empty_14"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1383">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="778" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_1_i = or i10 %tmp_i_13, 2

]]></node>
<StgValue><ssdm name="co_V_1_i"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1383">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="779" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_2_i = icmp eq i10 %co_V_1_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_2_i"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1383">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="780" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_2_i, label %.exit, label %_ifconv50

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="782" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv50:0  %tmp_213_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_213_i"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="784" bw="20" op_0_bw="10">
<![CDATA[
_ifconv50:2  %rhs_V_2_i = zext i10 %co_V_1_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_2_i"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="785" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv50:3  %r_V_2_i = add i20 %rhs_V_2_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_2_i"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="786" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv50:4  %tmp_155_2_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_2_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_2_cast_i"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="787" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv50:5  %weightID_2_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_2_cast_i

]]></node>
<StgValue><ssdm name="weightID_2_i"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="788" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv50:6  %tmp_13 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_2_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="789" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv50:7  %tmp_14 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_2_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="790" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv50:8  %tmp_15 = select i1 %tmp_139_i, i10 %tmp_13, i10 %tmp_14

]]></node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="791" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv50:9  %tmp_16 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_2_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="792" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv50:10  %tmp_17 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_2_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="793" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv50:11  %tmp_18 = select i1 %tmp_139_i, i2 %tmp_16, i2 %tmp_17

]]></node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="794" bw="64" op_0_bw="10">
<![CDATA[
_ifconv50:12  %tmp_157_2_i = zext i10 %tmp_15 to i64

]]></node>
<StgValue><ssdm name="tmp_157_2_i"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="795" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:13  %WBRAM_2_0_0_addr = getelementptr [1024 x float]* @WBRAM_2_0_0, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_0_addr"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="796" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:14  %WBRAM_2_0_0_load = load float* %WBRAM_2_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_0_load"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="797" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:15  %WBRAM_2_1_0_addr = getelementptr [1024 x float]* @WBRAM_2_1_0, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_0_addr"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="798" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:16  %WBRAM_2_1_0_load = load float* %WBRAM_2_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_0_load"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="799" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:17  %WBRAM_2_2_0_addr = getelementptr [1024 x float]* @WBRAM_2_2_0, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_0_addr"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="800" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:18  %WBRAM_2_2_0_load = load float* %WBRAM_2_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_0_load"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="906" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv50:124  br i1 %tmp_i, label %setChannel.exit.2.i, label %getChannel.exit.i.2.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1385">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="923" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_15 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_213_i)

]]></node>
<StgValue><ssdm name="empty_15"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1385">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="924" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_2_i = or i10 %tmp_i_13, 3

]]></node>
<StgValue><ssdm name="co_V_2_i"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1385">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="925" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_3_i = icmp eq i10 %co_V_2_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_3_i"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1385">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="926" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_3_i, label %.exit, label %_ifconv77

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="928" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv77:0  %tmp_251_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_251_i"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="930" bw="20" op_0_bw="10">
<![CDATA[
_ifconv77:2  %rhs_V_3_i = zext i10 %co_V_2_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_3_i"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="931" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv77:3  %r_V_3_i = add i20 %rhs_V_3_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_3_i"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="932" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv77:4  %tmp_155_3_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_3_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_3_cast_i"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="933" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv77:5  %weightID_3_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_3_cast_i

]]></node>
<StgValue><ssdm name="weightID_3_i"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="934" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv77:6  %tmp_20 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_3_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="935" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv77:7  %tmp_21 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_3_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="936" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv77:8  %tmp_22 = select i1 %tmp_139_i, i10 %tmp_20, i10 %tmp_21

]]></node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="937" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv77:9  %tmp_23 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_3_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="938" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv77:10  %tmp_24 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_3_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="939" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv77:11  %tmp_25 = select i1 %tmp_139_i, i2 %tmp_23, i2 %tmp_24

]]></node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="940" bw="64" op_0_bw="10">
<![CDATA[
_ifconv77:12  %tmp_157_3_i = zext i10 %tmp_22 to i64

]]></node>
<StgValue><ssdm name="tmp_157_3_i"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="941" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:13  %WBRAM_3_0_0_addr = getelementptr [1024 x float]* @WBRAM_3_0_0, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_0_addr"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="942" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:14  %WBRAM_3_0_0_load = load float* %WBRAM_3_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_0_load"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="943" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:15  %WBRAM_3_1_0_addr = getelementptr [1024 x float]* @WBRAM_3_1_0, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_0_addr"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="944" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:16  %WBRAM_3_1_0_load = load float* %WBRAM_3_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_0_load"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="945" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:17  %WBRAM_3_2_0_addr = getelementptr [1024 x float]* @WBRAM_3_2_0, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_0_addr"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="946" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:18  %WBRAM_3_2_0_load = load float* %WBRAM_3_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_0_load"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1052" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv77:124  br i1 %tmp_i, label %setChannel.exit.3.i, label %getChannel.exit.i.3.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1387">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1069" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_16 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_251_i)

]]></node>
<StgValue><ssdm name="empty_16"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1387">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1070" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_3_i = or i10 %tmp_i_13, 4

]]></node>
<StgValue><ssdm name="co_V_3_i"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1387">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1071" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_4_i = icmp eq i10 %co_V_3_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_4_i"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1387">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1072" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_4_i, label %.exit, label %_ifconv104

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1074" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv104:0  %tmp_289_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_289_i"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1076" bw="20" op_0_bw="10">
<![CDATA[
_ifconv104:2  %rhs_V_4_i = zext i10 %co_V_3_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_4_i"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1077" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv104:3  %r_V_4_i = add i20 %rhs_V_4_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_4_i"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1078" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv104:4  %tmp_155_4_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_4_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_4_cast_i"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1079" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv104:5  %weightID_4_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_4_cast_i

]]></node>
<StgValue><ssdm name="weightID_4_i"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1080" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv104:6  %tmp_27 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_4_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1081" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv104:7  %tmp_28 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_4_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1082" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv104:8  %tmp_29 = select i1 %tmp_139_i, i10 %tmp_27, i10 %tmp_28

]]></node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1083" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv104:9  %tmp_30 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_4_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1084" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv104:10  %tmp_31 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_4_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1085" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv104:11  %tmp_32 = select i1 %tmp_139_i, i2 %tmp_30, i2 %tmp_31

]]></node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1086" bw="64" op_0_bw="10">
<![CDATA[
_ifconv104:12  %tmp_157_4_i = zext i10 %tmp_29 to i64

]]></node>
<StgValue><ssdm name="tmp_157_4_i"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1087" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:13  %WBRAM_4_0_0_addr = getelementptr [1024 x float]* @WBRAM_4_0_0, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_0_addr"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1088" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:14  %WBRAM_4_0_0_load = load float* %WBRAM_4_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_0_load"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1089" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:15  %WBRAM_4_1_0_addr = getelementptr [1024 x float]* @WBRAM_4_1_0, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_0_addr"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1090" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:16  %WBRAM_4_1_0_load = load float* %WBRAM_4_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_0_load"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1091" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:17  %WBRAM_4_2_0_addr = getelementptr [1024 x float]* @WBRAM_4_2_0, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_0_addr"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1092" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:18  %WBRAM_4_2_0_load = load float* %WBRAM_4_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_0_load"/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1198" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv104:124  br i1 %tmp_i, label %setChannel.exit.4.i, label %getChannel.exit.i.4.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1389">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1215" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_17 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_289_i)

]]></node>
<StgValue><ssdm name="empty_17"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1389">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1216" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_4_i = or i10 %tmp_i_13, 5

]]></node>
<StgValue><ssdm name="co_V_4_i"/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1389">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1217" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_5_i = icmp eq i10 %co_V_4_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_5_i"/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1389">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1218" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_5_i, label %.exit, label %_ifconv131

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1220" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv131:0  %tmp_327_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_327_i"/></StgValue>
</operation>

<operation id="204" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1222" bw="20" op_0_bw="10">
<![CDATA[
_ifconv131:2  %rhs_V_5_i = zext i10 %co_V_4_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_5_i"/></StgValue>
</operation>

<operation id="205" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1223" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv131:3  %r_V_5_i = add i20 %rhs_V_5_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_5_i"/></StgValue>
</operation>

<operation id="206" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1224" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv131:4  %tmp_155_5_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_5_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_5_cast_i"/></StgValue>
</operation>

<operation id="207" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1225" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv131:5  %weightID_5_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_5_cast_i

]]></node>
<StgValue><ssdm name="weightID_5_i"/></StgValue>
</operation>

<operation id="208" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1226" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv131:6  %tmp_34 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_5_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="209" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1227" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv131:7  %tmp_35 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_5_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="210" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1228" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv131:8  %tmp_36 = select i1 %tmp_139_i, i10 %tmp_34, i10 %tmp_35

]]></node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="211" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1229" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv131:9  %tmp_37 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_5_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="212" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1230" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv131:10  %tmp_38 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_5_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="213" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1231" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv131:11  %tmp_39 = select i1 %tmp_139_i, i2 %tmp_37, i2 %tmp_38

]]></node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="214" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1232" bw="64" op_0_bw="10">
<![CDATA[
_ifconv131:12  %tmp_157_5_i = zext i10 %tmp_36 to i64

]]></node>
<StgValue><ssdm name="tmp_157_5_i"/></StgValue>
</operation>

<operation id="215" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1233" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:13  %WBRAM_5_0_0_addr = getelementptr [1024 x float]* @WBRAM_5_0_0, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_0_addr"/></StgValue>
</operation>

<operation id="216" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1234" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:14  %WBRAM_5_0_0_load = load float* %WBRAM_5_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_0_load"/></StgValue>
</operation>

<operation id="217" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1235" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:15  %WBRAM_5_1_0_addr = getelementptr [1024 x float]* @WBRAM_5_1_0, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_0_addr"/></StgValue>
</operation>

<operation id="218" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1236" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:16  %WBRAM_5_1_0_load = load float* %WBRAM_5_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_0_load"/></StgValue>
</operation>

<operation id="219" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1237" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:17  %WBRAM_5_2_0_addr = getelementptr [1024 x float]* @WBRAM_5_2_0, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_0_addr"/></StgValue>
</operation>

<operation id="220" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1238" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:18  %WBRAM_5_2_0_load = load float* %WBRAM_5_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_0_load"/></StgValue>
</operation>

<operation id="221" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1344" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv131:124  br i1 %tmp_i, label %setChannel.exit.5.i, label %getChannel.exit.i.5.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="222" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1391">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1361" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_18 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_327_i)

]]></node>
<StgValue><ssdm name="empty_18"/></StgValue>
</operation>

<operation id="223" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1391">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1362" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_5_i = or i10 %tmp_i_13, 6

]]></node>
<StgValue><ssdm name="co_V_5_i"/></StgValue>
</operation>

<operation id="224" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1391">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1363" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_6_i = icmp eq i10 %co_V_5_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_6_i"/></StgValue>
</operation>

<operation id="225" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1391">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1364" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_6_i, label %.exit, label %_ifconv158

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="226" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1366" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv158:0  %tmp_365_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_365_i"/></StgValue>
</operation>

<operation id="227" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1368" bw="20" op_0_bw="10">
<![CDATA[
_ifconv158:2  %rhs_V_6_i = zext i10 %co_V_5_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_6_i"/></StgValue>
</operation>

<operation id="228" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1369" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv158:3  %r_V_6_i = add i20 %rhs_V_6_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_6_i"/></StgValue>
</operation>

<operation id="229" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1370" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv158:4  %tmp_155_6_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_6_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_6_cast_i"/></StgValue>
</operation>

<operation id="230" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1371" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv158:5  %weightID_6_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_6_cast_i

]]></node>
<StgValue><ssdm name="weightID_6_i"/></StgValue>
</operation>

<operation id="231" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1372" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv158:6  %tmp_41 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_6_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="232" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1373" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv158:7  %tmp_42 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_6_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="233" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1374" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv158:8  %tmp_43 = select i1 %tmp_139_i, i10 %tmp_41, i10 %tmp_42

]]></node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="234" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1375" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv158:9  %tmp_44 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_6_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="235" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1376" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv158:10  %tmp_45 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_6_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="236" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1377" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv158:11  %tmp_46 = select i1 %tmp_139_i, i2 %tmp_44, i2 %tmp_45

]]></node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="237" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1378" bw="64" op_0_bw="10">
<![CDATA[
_ifconv158:12  %tmp_157_6_i = zext i10 %tmp_43 to i64

]]></node>
<StgValue><ssdm name="tmp_157_6_i"/></StgValue>
</operation>

<operation id="238" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1379" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:13  %WBRAM_6_0_0_addr = getelementptr [1024 x float]* @WBRAM_6_0_0, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_0_addr"/></StgValue>
</operation>

<operation id="239" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1380" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:14  %WBRAM_6_0_0_load = load float* %WBRAM_6_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_0_load"/></StgValue>
</operation>

<operation id="240" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1381" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:15  %WBRAM_6_1_0_addr = getelementptr [1024 x float]* @WBRAM_6_1_0, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_0_addr"/></StgValue>
</operation>

<operation id="241" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1382" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:16  %WBRAM_6_1_0_load = load float* %WBRAM_6_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_0_load"/></StgValue>
</operation>

<operation id="242" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1383" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:17  %WBRAM_6_2_0_addr = getelementptr [1024 x float]* @WBRAM_6_2_0, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_0_addr"/></StgValue>
</operation>

<operation id="243" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1384" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:18  %WBRAM_6_2_0_load = load float* %WBRAM_6_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_0_load"/></StgValue>
</operation>

<operation id="244" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1490" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv158:124  br i1 %tmp_i, label %setChannel.exit.6.i, label %getChannel.exit.i.6.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="245" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1393">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1507" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_19 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_365_i)

]]></node>
<StgValue><ssdm name="empty_19"/></StgValue>
</operation>

<operation id="246" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1393">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1508" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_6_i = or i10 %tmp_i_13, 7

]]></node>
<StgValue><ssdm name="co_V_6_i"/></StgValue>
</operation>

<operation id="247" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1393">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1509" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_7_i = icmp eq i10 %co_V_6_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_7_i"/></StgValue>
</operation>

<operation id="248" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1393">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1510" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_7_i, label %.exit, label %_ifconv185

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="249" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1512" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv185:0  %tmp_403_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_403_i"/></StgValue>
</operation>

<operation id="250" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1514" bw="20" op_0_bw="10">
<![CDATA[
_ifconv185:2  %rhs_V_7_i = zext i10 %co_V_6_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_7_i"/></StgValue>
</operation>

<operation id="251" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1515" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv185:3  %r_V_7_i = add i20 %rhs_V_7_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_7_i"/></StgValue>
</operation>

<operation id="252" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1516" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv185:4  %tmp_155_7_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_7_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_7_cast_i"/></StgValue>
</operation>

<operation id="253" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1517" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv185:5  %weightID_7_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_7_cast_i

]]></node>
<StgValue><ssdm name="weightID_7_i"/></StgValue>
</operation>

<operation id="254" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1518" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv185:6  %tmp_48 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_7_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="255" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1519" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv185:7  %tmp_49 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_7_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="256" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1520" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv185:8  %tmp_50 = select i1 %tmp_139_i, i10 %tmp_48, i10 %tmp_49

]]></node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="257" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1521" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv185:9  %tmp_51 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_7_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="258" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1522" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv185:10  %tmp_52 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_7_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="259" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1523" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv185:11  %tmp_53 = select i1 %tmp_139_i, i2 %tmp_51, i2 %tmp_52

]]></node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="260" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1524" bw="64" op_0_bw="10">
<![CDATA[
_ifconv185:12  %tmp_157_7_i = zext i10 %tmp_50 to i64

]]></node>
<StgValue><ssdm name="tmp_157_7_i"/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1525" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:13  %WBRAM_7_0_0_addr = getelementptr [1024 x float]* @WBRAM_7_0_0, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_0_addr"/></StgValue>
</operation>

<operation id="262" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1526" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:14  %WBRAM_7_0_0_load = load float* %WBRAM_7_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_0_load"/></StgValue>
</operation>

<operation id="263" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1527" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:15  %WBRAM_7_1_0_addr = getelementptr [1024 x float]* @WBRAM_7_1_0, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_0_addr"/></StgValue>
</operation>

<operation id="264" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:16  %WBRAM_7_1_0_load = load float* %WBRAM_7_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_0_load"/></StgValue>
</operation>

<operation id="265" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1529" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:17  %WBRAM_7_2_0_addr = getelementptr [1024 x float]* @WBRAM_7_2_0, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_0_addr"/></StgValue>
</operation>

<operation id="266" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:18  %WBRAM_7_2_0_load = load float* %WBRAM_7_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_0_load"/></StgValue>
</operation>

<operation id="267" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1636" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv185:124  br i1 %tmp_i, label %setChannel.exit.7.i, label %getChannel.exit.i.7.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="268" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1395">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1653" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_20 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_403_i)

]]></node>
<StgValue><ssdm name="empty_20"/></StgValue>
</operation>

<operation id="269" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1395">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1654" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_7_i = or i10 %tmp_i_13, 8

]]></node>
<StgValue><ssdm name="co_V_7_i"/></StgValue>
</operation>

<operation id="270" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1395">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1655" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_8_i = icmp eq i10 %co_V_7_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_8_i"/></StgValue>
</operation>

<operation id="271" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1395">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1656" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_8_i, label %.exit, label %_ifconv212

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="272" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1658" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv212:0  %tmp_441_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_441_i"/></StgValue>
</operation>

<operation id="273" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1660" bw="20" op_0_bw="10">
<![CDATA[
_ifconv212:2  %rhs_V_8_i = zext i10 %co_V_7_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_8_i"/></StgValue>
</operation>

<operation id="274" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1661" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv212:3  %r_V_8_i = add i20 %rhs_V_8_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_8_i"/></StgValue>
</operation>

<operation id="275" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1662" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv212:4  %tmp_155_8_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_8_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_8_cast_i"/></StgValue>
</operation>

<operation id="276" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1663" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv212:5  %weightID_8_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_8_cast_i

]]></node>
<StgValue><ssdm name="weightID_8_i"/></StgValue>
</operation>

<operation id="277" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1664" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv212:6  %tmp_55 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_8_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="278" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1665" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv212:7  %tmp_56 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_8_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="279" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1666" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv212:8  %tmp_57 = select i1 %tmp_139_i, i10 %tmp_55, i10 %tmp_56

]]></node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="280" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1667" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv212:9  %tmp_58 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_8_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="281" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1668" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv212:10  %tmp_59 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_8_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="282" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1669" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv212:11  %tmp_60 = select i1 %tmp_139_i, i2 %tmp_58, i2 %tmp_59

]]></node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="283" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1670" bw="64" op_0_bw="10">
<![CDATA[
_ifconv212:12  %tmp_157_8_i = zext i10 %tmp_57 to i64

]]></node>
<StgValue><ssdm name="tmp_157_8_i"/></StgValue>
</operation>

<operation id="284" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1671" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:13  %WBRAM_8_0_0_addr = getelementptr [1024 x float]* @WBRAM_8_0_0, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_0_addr"/></StgValue>
</operation>

<operation id="285" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1672" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:14  %WBRAM_8_0_0_load = load float* %WBRAM_8_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_0_load"/></StgValue>
</operation>

<operation id="286" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1673" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:15  %WBRAM_8_1_0_addr = getelementptr [1024 x float]* @WBRAM_8_1_0, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_0_addr"/></StgValue>
</operation>

<operation id="287" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:16  %WBRAM_8_1_0_load = load float* %WBRAM_8_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_0_load"/></StgValue>
</operation>

<operation id="288" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1675" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:17  %WBRAM_8_2_0_addr = getelementptr [1024 x float]* @WBRAM_8_2_0, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_0_addr"/></StgValue>
</operation>

<operation id="289" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:18  %WBRAM_8_2_0_load = load float* %WBRAM_8_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_0_load"/></StgValue>
</operation>

<operation id="290" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1782" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv212:124  br i1 %tmp_i, label %setChannel.exit.8.i, label %getChannel.exit.i.8.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="291" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1397">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1799" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_21 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_441_i)

]]></node>
<StgValue><ssdm name="empty_21"/></StgValue>
</operation>

<operation id="292" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1397">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1800" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_8_i = or i10 %tmp_i_13, 9

]]></node>
<StgValue><ssdm name="co_V_8_i"/></StgValue>
</operation>

<operation id="293" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1397">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1801" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_9_i = icmp eq i10 %co_V_8_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_9_i"/></StgValue>
</operation>

<operation id="294" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1397">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1802" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_9_i, label %.exit, label %_ifconv239

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="295" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1804" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv239:0  %tmp_479_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_479_i"/></StgValue>
</operation>

<operation id="296" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1806" bw="20" op_0_bw="10">
<![CDATA[
_ifconv239:2  %rhs_V_9_i = zext i10 %co_V_8_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_9_i"/></StgValue>
</operation>

<operation id="297" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1807" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv239:3  %r_V_9_i = add i20 %rhs_V_9_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_9_i"/></StgValue>
</operation>

<operation id="298" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1808" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv239:4  %tmp_155_9_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_9_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_9_cast_i"/></StgValue>
</operation>

<operation id="299" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1809" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv239:5  %weightID_9_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_9_cast_i

]]></node>
<StgValue><ssdm name="weightID_9_i"/></StgValue>
</operation>

<operation id="300" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1810" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv239:6  %tmp_62 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_9_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="301" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1811" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv239:7  %tmp_63 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_9_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="302" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1812" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv239:8  %tmp_64 = select i1 %tmp_139_i, i10 %tmp_62, i10 %tmp_63

]]></node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="303" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1813" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv239:9  %tmp_65 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_9_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="304" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1814" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv239:10  %tmp_66 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_9_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="305" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1815" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv239:11  %tmp_67 = select i1 %tmp_139_i, i2 %tmp_65, i2 %tmp_66

]]></node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="306" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1816" bw="64" op_0_bw="10">
<![CDATA[
_ifconv239:12  %tmp_157_9_i = zext i10 %tmp_64 to i64

]]></node>
<StgValue><ssdm name="tmp_157_9_i"/></StgValue>
</operation>

<operation id="307" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1817" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:13  %WBRAM_9_0_0_addr = getelementptr [1024 x float]* @WBRAM_9_0_0, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_0_addr"/></StgValue>
</operation>

<operation id="308" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1818" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:14  %WBRAM_9_0_0_load = load float* %WBRAM_9_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_0_load"/></StgValue>
</operation>

<operation id="309" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1819" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:15  %WBRAM_9_1_0_addr = getelementptr [1024 x float]* @WBRAM_9_1_0, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_0_addr"/></StgValue>
</operation>

<operation id="310" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:16  %WBRAM_9_1_0_load = load float* %WBRAM_9_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_0_load"/></StgValue>
</operation>

<operation id="311" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1821" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:17  %WBRAM_9_2_0_addr = getelementptr [1024 x float]* @WBRAM_9_2_0, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_0_addr"/></StgValue>
</operation>

<operation id="312" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:18  %WBRAM_9_2_0_load = load float* %WBRAM_9_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_0_load"/></StgValue>
</operation>

<operation id="313" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1928" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv239:124  br i1 %tmp_i, label %setChannel.exit.9.i, label %getChannel.exit.i.9.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="314" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1399">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1945" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_22 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_479_i)

]]></node>
<StgValue><ssdm name="empty_22"/></StgValue>
</operation>

<operation id="315" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1399">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1946" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_9_i = or i10 %tmp_i_13, 10

]]></node>
<StgValue><ssdm name="co_V_9_i"/></StgValue>
</operation>

<operation id="316" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1399">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1947" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_i_23 = icmp eq i10 %co_V_9_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_i_23"/></StgValue>
</operation>

<operation id="317" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1399">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1948" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_i_23, label %.exit, label %_ifconv266

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="318" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1950" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv266:0  %tmp_517_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_517_i"/></StgValue>
</operation>

<operation id="319" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1952" bw="20" op_0_bw="10">
<![CDATA[
_ifconv266:2  %rhs_V_i_25 = zext i10 %co_V_9_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_i_25"/></StgValue>
</operation>

<operation id="320" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1953" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv266:3  %r_V_i_26 = add i20 %rhs_V_i_25, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_i_26"/></StgValue>
</operation>

<operation id="321" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1954" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv266:4  %tmp_155_cast_i_27 = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_i_26, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_cast_i_27"/></StgValue>
</operation>

<operation id="322" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1955" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv266:5  %weightID_i_28 = select i1 %tmp_139_i, i3 0, i3 %tmp_155_cast_i_27

]]></node>
<StgValue><ssdm name="weightID_i_28"/></StgValue>
</operation>

<operation id="323" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1956" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv266:6  %tmp_69 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_i_26, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="324" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1957" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv266:7  %tmp_70 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_i_26, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="325" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1958" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv266:8  %tmp_71 = select i1 %tmp_139_i, i10 %tmp_69, i10 %tmp_70

]]></node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="326" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1959" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv266:9  %tmp_72 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_i_26, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="327" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1960" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv266:10  %tmp_73 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_i_26, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="328" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1961" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv266:11  %tmp_74 = select i1 %tmp_139_i, i2 %tmp_72, i2 %tmp_73

]]></node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="329" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1962" bw="64" op_0_bw="10">
<![CDATA[
_ifconv266:12  %tmp_157_i_29 = zext i10 %tmp_71 to i64

]]></node>
<StgValue><ssdm name="tmp_157_i_29"/></StgValue>
</operation>

<operation id="330" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1963" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:13  %WBRAM_10_0_0_addr = getelementptr [1024 x float]* @WBRAM_10_0_0, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_0_addr"/></StgValue>
</operation>

<operation id="331" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1964" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:14  %WBRAM_10_0_0_load = load float* %WBRAM_10_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_0_load"/></StgValue>
</operation>

<operation id="332" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1965" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:15  %WBRAM_10_1_0_addr = getelementptr [1024 x float]* @WBRAM_10_1_0, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_0_addr"/></StgValue>
</operation>

<operation id="333" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:16  %WBRAM_10_1_0_load = load float* %WBRAM_10_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_0_load"/></StgValue>
</operation>

<operation id="334" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1967" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:17  %WBRAM_10_2_0_addr = getelementptr [1024 x float]* @WBRAM_10_2_0, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_0_addr"/></StgValue>
</operation>

<operation id="335" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:18  %WBRAM_10_2_0_load = load float* %WBRAM_10_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_0_load"/></StgValue>
</operation>

<operation id="336" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2074" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv266:124  br i1 %tmp_i, label %setChannel.exit.10.i, label %getChannel.exit.i.10.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="337" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1401">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2091" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_24 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_517_i)

]]></node>
<StgValue><ssdm name="empty_24"/></StgValue>
</operation>

<operation id="338" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1401">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2092" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_10_i = or i10 %tmp_i_13, 11

]]></node>
<StgValue><ssdm name="co_V_10_i"/></StgValue>
</operation>

<operation id="339" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1401">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2093" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_10_i = icmp eq i10 %co_V_10_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_10_i"/></StgValue>
</operation>

<operation id="340" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1401">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2094" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_10_i, label %.exit, label %_ifconv293

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="341" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2096" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv293:0  %tmp_555_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_555_i"/></StgValue>
</operation>

<operation id="342" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2098" bw="20" op_0_bw="10">
<![CDATA[
_ifconv293:2  %rhs_V_10_i = zext i10 %co_V_10_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_10_i"/></StgValue>
</operation>

<operation id="343" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2099" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv293:3  %r_V_10_i = add i20 %rhs_V_10_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_10_i"/></StgValue>
</operation>

<operation id="344" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2100" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv293:4  %tmp_155_10_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_10_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_10_cast_i"/></StgValue>
</operation>

<operation id="345" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2101" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv293:5  %weightID_10_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_10_cast_i

]]></node>
<StgValue><ssdm name="weightID_10_i"/></StgValue>
</operation>

<operation id="346" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2102" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv293:6  %tmp_76 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_10_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="347" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2103" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv293:7  %tmp_77 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_10_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="348" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2104" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv293:8  %tmp_78 = select i1 %tmp_139_i, i10 %tmp_76, i10 %tmp_77

]]></node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="349" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2105" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv293:9  %tmp_79 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_10_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="350" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2106" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv293:10  %tmp_80 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_10_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="351" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2107" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv293:11  %tmp_81 = select i1 %tmp_139_i, i2 %tmp_79, i2 %tmp_80

]]></node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="352" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2108" bw="64" op_0_bw="10">
<![CDATA[
_ifconv293:12  %tmp_157_10_i = zext i10 %tmp_78 to i64

]]></node>
<StgValue><ssdm name="tmp_157_10_i"/></StgValue>
</operation>

<operation id="353" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2109" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:13  %WBRAM_11_0_0_addr = getelementptr [1024 x float]* @WBRAM_11_0_0, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_0_addr"/></StgValue>
</operation>

<operation id="354" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2110" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:14  %WBRAM_11_0_0_load = load float* %WBRAM_11_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_0_load"/></StgValue>
</operation>

<operation id="355" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2111" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:15  %WBRAM_11_1_0_addr = getelementptr [1024 x float]* @WBRAM_11_1_0, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_0_addr"/></StgValue>
</operation>

<operation id="356" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:16  %WBRAM_11_1_0_load = load float* %WBRAM_11_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_0_load"/></StgValue>
</operation>

<operation id="357" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2113" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:17  %WBRAM_11_2_0_addr = getelementptr [1024 x float]* @WBRAM_11_2_0, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_0_addr"/></StgValue>
</operation>

<operation id="358" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:18  %WBRAM_11_2_0_load = load float* %WBRAM_11_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_0_load"/></StgValue>
</operation>

<operation id="359" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2220" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv293:124  br i1 %tmp_i, label %setChannel.exit.11.i, label %getChannel.exit.i.11.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="360" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1403">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2237" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_31 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_555_i)

]]></node>
<StgValue><ssdm name="empty_31"/></StgValue>
</operation>

<operation id="361" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1403">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2238" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_11_i = or i10 %tmp_i_13, 12

]]></node>
<StgValue><ssdm name="co_V_11_i"/></StgValue>
</operation>

<operation id="362" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1403">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2239" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_11_i = icmp eq i10 %co_V_11_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_11_i"/></StgValue>
</operation>

<operation id="363" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1403">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2240" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_11_i, label %.exit, label %_ifconv320

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="364" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2242" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv320:0  %tmp_593_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_593_i"/></StgValue>
</operation>

<operation id="365" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2244" bw="20" op_0_bw="10">
<![CDATA[
_ifconv320:2  %rhs_V_11_i = zext i10 %co_V_11_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_11_i"/></StgValue>
</operation>

<operation id="366" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2245" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv320:3  %r_V_11_i = add i20 %rhs_V_11_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_11_i"/></StgValue>
</operation>

<operation id="367" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2246" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv320:4  %tmp_155_11_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_11_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_11_cast_i"/></StgValue>
</operation>

<operation id="368" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2247" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv320:5  %weightID_11_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_11_cast_i

]]></node>
<StgValue><ssdm name="weightID_11_i"/></StgValue>
</operation>

<operation id="369" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2248" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv320:6  %tmp_83 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_11_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="370" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2249" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv320:7  %tmp_84 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_11_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="371" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2250" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv320:8  %tmp_85 = select i1 %tmp_139_i, i10 %tmp_83, i10 %tmp_84

]]></node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="372" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2251" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv320:9  %tmp_86 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_11_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="373" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2252" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv320:10  %tmp_87 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_11_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="374" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2253" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv320:11  %tmp_88 = select i1 %tmp_139_i, i2 %tmp_86, i2 %tmp_87

]]></node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="375" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2254" bw="64" op_0_bw="10">
<![CDATA[
_ifconv320:12  %tmp_157_11_i = zext i10 %tmp_85 to i64

]]></node>
<StgValue><ssdm name="tmp_157_11_i"/></StgValue>
</operation>

<operation id="376" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2255" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:13  %WBRAM_12_0_0_addr = getelementptr [1024 x float]* @WBRAM_12_0_0, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_0_addr"/></StgValue>
</operation>

<operation id="377" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2256" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:14  %WBRAM_12_0_0_load = load float* %WBRAM_12_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_0_load"/></StgValue>
</operation>

<operation id="378" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2257" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:15  %WBRAM_12_1_0_addr = getelementptr [1024 x float]* @WBRAM_12_1_0, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_0_addr"/></StgValue>
</operation>

<operation id="379" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:16  %WBRAM_12_1_0_load = load float* %WBRAM_12_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_0_load"/></StgValue>
</operation>

<operation id="380" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2259" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:17  %WBRAM_12_2_0_addr = getelementptr [1024 x float]* @WBRAM_12_2_0, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_0_addr"/></StgValue>
</operation>

<operation id="381" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:18  %WBRAM_12_2_0_load = load float* %WBRAM_12_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_0_load"/></StgValue>
</operation>

<operation id="382" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2366" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv320:124  br i1 %tmp_i, label %setChannel.exit.12.i, label %getChannel.exit.i.12.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="383" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1405">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2383" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_32 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_593_i)

]]></node>
<StgValue><ssdm name="empty_32"/></StgValue>
</operation>

<operation id="384" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1405">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2384" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_12_i = or i10 %tmp_i_13, 13

]]></node>
<StgValue><ssdm name="co_V_12_i"/></StgValue>
</operation>

<operation id="385" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1405">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2385" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_12_i = icmp eq i10 %co_V_12_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_12_i"/></StgValue>
</operation>

<operation id="386" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1405">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2386" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_12_i, label %.exit, label %_ifconv347

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="387" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2388" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv347:0  %tmp_631_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_631_i"/></StgValue>
</operation>

<operation id="388" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2390" bw="20" op_0_bw="10">
<![CDATA[
_ifconv347:2  %rhs_V_12_i = zext i10 %co_V_12_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_12_i"/></StgValue>
</operation>

<operation id="389" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2391" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv347:3  %r_V_12_i = add i20 %rhs_V_12_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_12_i"/></StgValue>
</operation>

<operation id="390" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2392" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv347:4  %tmp_155_12_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_12_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_12_cast_i"/></StgValue>
</operation>

<operation id="391" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2393" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv347:5  %weightID_12_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_12_cast_i

]]></node>
<StgValue><ssdm name="weightID_12_i"/></StgValue>
</operation>

<operation id="392" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2394" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv347:6  %tmp_90 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_12_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="393" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2395" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv347:7  %tmp_91 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_12_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="394" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2396" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv347:8  %tmp_92 = select i1 %tmp_139_i, i10 %tmp_90, i10 %tmp_91

]]></node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="395" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2397" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv347:9  %tmp_93 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_12_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="396" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2398" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv347:10  %tmp_94 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_12_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="397" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2399" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv347:11  %tmp_95 = select i1 %tmp_139_i, i2 %tmp_93, i2 %tmp_94

]]></node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="398" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2400" bw="64" op_0_bw="10">
<![CDATA[
_ifconv347:12  %tmp_157_12_i = zext i10 %tmp_92 to i64

]]></node>
<StgValue><ssdm name="tmp_157_12_i"/></StgValue>
</operation>

<operation id="399" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2401" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:13  %WBRAM_13_0_0_addr = getelementptr [1024 x float]* @WBRAM_13_0_0, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_0_addr"/></StgValue>
</operation>

<operation id="400" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2402" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:14  %WBRAM_13_0_0_load = load float* %WBRAM_13_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_0_load"/></StgValue>
</operation>

<operation id="401" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2403" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:15  %WBRAM_13_1_0_addr = getelementptr [1024 x float]* @WBRAM_13_1_0, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_0_addr"/></StgValue>
</operation>

<operation id="402" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:16  %WBRAM_13_1_0_load = load float* %WBRAM_13_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_0_load"/></StgValue>
</operation>

<operation id="403" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2405" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:17  %WBRAM_13_2_0_addr = getelementptr [1024 x float]* @WBRAM_13_2_0, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_0_addr"/></StgValue>
</operation>

<operation id="404" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:18  %WBRAM_13_2_0_load = load float* %WBRAM_13_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_0_load"/></StgValue>
</operation>

<operation id="405" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2512" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv347:124  br i1 %tmp_i, label %setChannel.exit.13.i, label %getChannel.exit.i.13.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="406" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1407">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2529" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_33 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_631_i)

]]></node>
<StgValue><ssdm name="empty_33"/></StgValue>
</operation>

<operation id="407" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1407">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2530" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_13_i = or i10 %tmp_i_13, 14

]]></node>
<StgValue><ssdm name="co_V_13_i"/></StgValue>
</operation>

<operation id="408" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1407">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2531" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_13_i = icmp eq i10 %co_V_13_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_13_i"/></StgValue>
</operation>

<operation id="409" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1407">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2532" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_13_i, label %.exit, label %_ifconv374

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="410" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2534" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv374:0  %tmp_669_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_669_i"/></StgValue>
</operation>

<operation id="411" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2536" bw="20" op_0_bw="10">
<![CDATA[
_ifconv374:2  %rhs_V_13_i = zext i10 %co_V_13_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_13_i"/></StgValue>
</operation>

<operation id="412" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2537" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv374:3  %r_V_13_i = add i20 %rhs_V_13_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_13_i"/></StgValue>
</operation>

<operation id="413" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2538" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv374:4  %tmp_155_13_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_13_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_13_cast_i"/></StgValue>
</operation>

<operation id="414" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2539" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv374:5  %weightID_13_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_13_cast_i

]]></node>
<StgValue><ssdm name="weightID_13_i"/></StgValue>
</operation>

<operation id="415" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2540" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv374:6  %tmp_97 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_13_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="416" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2541" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv374:7  %tmp_98 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_13_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="417" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2542" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv374:8  %tmp_99 = select i1 %tmp_139_i, i10 %tmp_97, i10 %tmp_98

]]></node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="418" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2543" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv374:9  %tmp_100 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_13_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="419" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2544" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv374:10  %tmp_101 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_13_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="420" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2545" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv374:11  %tmp_102 = select i1 %tmp_139_i, i2 %tmp_100, i2 %tmp_101

]]></node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="421" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2546" bw="64" op_0_bw="10">
<![CDATA[
_ifconv374:12  %tmp_157_13_i = zext i10 %tmp_99 to i64

]]></node>
<StgValue><ssdm name="tmp_157_13_i"/></StgValue>
</operation>

<operation id="422" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2547" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:13  %WBRAM_14_0_0_addr = getelementptr [1024 x float]* @WBRAM_14_0_0, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_0_addr"/></StgValue>
</operation>

<operation id="423" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2548" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:14  %WBRAM_14_0_0_load = load float* %WBRAM_14_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_0_load"/></StgValue>
</operation>

<operation id="424" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2549" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:15  %WBRAM_14_1_0_addr = getelementptr [1024 x float]* @WBRAM_14_1_0, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_0_addr"/></StgValue>
</operation>

<operation id="425" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:16  %WBRAM_14_1_0_load = load float* %WBRAM_14_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_0_load"/></StgValue>
</operation>

<operation id="426" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2551" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:17  %WBRAM_14_2_0_addr = getelementptr [1024 x float]* @WBRAM_14_2_0, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_0_addr"/></StgValue>
</operation>

<operation id="427" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:18  %WBRAM_14_2_0_load = load float* %WBRAM_14_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_0_load"/></StgValue>
</operation>

<operation id="428" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2658" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv374:124  br i1 %tmp_i, label %setChannel.exit.14.i, label %getChannel.exit.i.14.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="429" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1409">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2675" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_34 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_669_i)

]]></node>
<StgValue><ssdm name="empty_34"/></StgValue>
</operation>

<operation id="430" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1409">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2676" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_14_i = or i10 %tmp_i_13, 15

]]></node>
<StgValue><ssdm name="co_V_14_i"/></StgValue>
</operation>

<operation id="431" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1409">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2677" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %exitcond_14_i = icmp eq i10 %co_V_14_i, %ch_out_V_read

]]></node>
<StgValue><ssdm name="exitcond_14_i"/></StgValue>
</operation>

<operation id="432" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1409">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2678" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %exitcond_14_i, label %.exit, label %_ifconv401

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="433" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2680" bw="32" op_0_bw="32" op_1_bw="8">
<![CDATA[
_ifconv401:0  %tmp_707_i = call i32 (...)* @_ssdm_op_SpecRegionBegin([9 x i8]* @p_str1807)

]]></node>
<StgValue><ssdm name="tmp_707_i"/></StgValue>
</operation>

<operation id="434" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2682" bw="20" op_0_bw="10">
<![CDATA[
_ifconv401:2  %rhs_V_14_i = zext i10 %co_V_14_i to i20

]]></node>
<StgValue><ssdm name="rhs_V_14_i"/></StgValue>
</operation>

<operation id="435" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2683" bw="20" op_0_bw="20" op_1_bw="20">
<![CDATA[
_ifconv401:3  %r_V_14_i = add i20 %rhs_V_14_i, %lhs_V_i

]]></node>
<StgValue><ssdm name="r_V_14_i"/></StgValue>
</operation>

<operation id="436" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2684" bw="3" op_0_bw="3" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv401:4  %tmp_155_14_cast_i = call i3 @_ssdm_op_PartSelect.i3.i20.i32.i32(i20 %r_V_14_i, i32 4, i32 6)

]]></node>
<StgValue><ssdm name="tmp_155_14_cast_i"/></StgValue>
</operation>

<operation id="437" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2685" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
_ifconv401:5  %weightID_14_i = select i1 %tmp_139_i, i3 0, i3 %tmp_155_14_cast_i

]]></node>
<StgValue><ssdm name="weightID_14_i"/></StgValue>
</operation>

<operation id="438" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2686" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv401:6  %tmp_104 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_14_i, i32 4, i32 13)

]]></node>
<StgValue><ssdm name="tmp_104"/></StgValue>
</operation>

<operation id="439" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2687" bw="10" op_0_bw="10" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv401:7  %tmp_105 = call i10 @_ssdm_op_PartSelect.i10.i20.i32.i32(i20 %r_V_14_i, i32 7, i32 16)

]]></node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="440" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2688" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
_ifconv401:8  %tmp_106 = select i1 %tmp_139_i, i10 %tmp_104, i10 %tmp_105

]]></node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="441" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2689" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv401:9  %tmp_107 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_14_i, i32 14, i32 15)

]]></node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="442" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2690" bw="2" op_0_bw="2" op_1_bw="20" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv401:10  %tmp_108 = call i2 @_ssdm_op_PartSelect.i2.i20.i32.i32(i20 %r_V_14_i, i32 17, i32 18)

]]></node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="443" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2691" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
_ifconv401:11  %tmp_109 = select i1 %tmp_139_i, i2 %tmp_107, i2 %tmp_108

]]></node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="444" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2692" bw="64" op_0_bw="10">
<![CDATA[
_ifconv401:12  %tmp_157_14_i = zext i10 %tmp_106 to i64

]]></node>
<StgValue><ssdm name="tmp_157_14_i"/></StgValue>
</operation>

<operation id="445" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2693" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:13  %WBRAM_15_0_0_addr = getelementptr [1024 x float]* @WBRAM_15_0_0, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_0_addr"/></StgValue>
</operation>

<operation id="446" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2694" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:14  %WBRAM_15_0_0_load = load float* %WBRAM_15_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_0_load"/></StgValue>
</operation>

<operation id="447" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2695" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:15  %WBRAM_15_1_0_addr = getelementptr [1024 x float]* @WBRAM_15_1_0, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_0_addr"/></StgValue>
</operation>

<operation id="448" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:16  %WBRAM_15_1_0_load = load float* %WBRAM_15_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_0_load"/></StgValue>
</operation>

<operation id="449" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2697" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:17  %WBRAM_15_2_0_addr = getelementptr [1024 x float]* @WBRAM_15_2_0, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_0_addr"/></StgValue>
</operation>

<operation id="450" st_id="2" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:18  %WBRAM_15_2_0_load = load float* %WBRAM_15_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_0_load"/></StgValue>
</operation>

<operation id="451" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2804" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv401:124  br i1 %tmp_i, label %setChannel.exit.15.i, label %getChannel.exit.i.15.i

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="452" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1411">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2821" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %empty_35 = call i32 (...)* @_ssdm_op_SpecRegionEnd([9 x i8]* @p_str1807, i32 %tmp_707_i)

]]></node>
<StgValue><ssdm name="empty_35"/></StgValue>
</operation>

<operation id="453" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1411">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2822" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %co_V_15_i = add i10 %tmp_i_13, 16

]]></node>
<StgValue><ssdm name="co_V_15_i"/></StgValue>
</operation>

<operation id="454" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1411">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2823" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %0

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="455" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="503" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:19  %WBRAM_0_0_0_load = load float* %WBRAM_0_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_0_load"/></StgValue>
</operation>

<operation id="456" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="505" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:21  %WBRAM_0_1_0_load = load float* %WBRAM_0_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_0_load"/></StgValue>
</operation>

<operation id="457" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="507" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:23  %WBRAM_0_2_0_load = load float* %WBRAM_0_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_0_load"/></StgValue>
</operation>

<operation id="458" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="650" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:14  %WBRAM_1_0_0_load = load float* %WBRAM_1_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_0_load"/></StgValue>
</operation>

<operation id="459" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="652" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:16  %WBRAM_1_1_0_load = load float* %WBRAM_1_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_0_load"/></StgValue>
</operation>

<operation id="460" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="654" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:18  %WBRAM_1_2_0_load = load float* %WBRAM_1_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_0_load"/></StgValue>
</operation>

<operation id="461" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="796" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:14  %WBRAM_2_0_0_load = load float* %WBRAM_2_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_0_load"/></StgValue>
</operation>

<operation id="462" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="798" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:16  %WBRAM_2_1_0_load = load float* %WBRAM_2_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_0_load"/></StgValue>
</operation>

<operation id="463" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="800" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:18  %WBRAM_2_2_0_load = load float* %WBRAM_2_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_0_load"/></StgValue>
</operation>

<operation id="464" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="942" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:14  %WBRAM_3_0_0_load = load float* %WBRAM_3_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_0_load"/></StgValue>
</operation>

<operation id="465" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="944" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:16  %WBRAM_3_1_0_load = load float* %WBRAM_3_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_0_load"/></StgValue>
</operation>

<operation id="466" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="946" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:18  %WBRAM_3_2_0_load = load float* %WBRAM_3_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_0_load"/></StgValue>
</operation>

<operation id="467" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1088" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:14  %WBRAM_4_0_0_load = load float* %WBRAM_4_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_0_load"/></StgValue>
</operation>

<operation id="468" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1090" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:16  %WBRAM_4_1_0_load = load float* %WBRAM_4_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_0_load"/></StgValue>
</operation>

<operation id="469" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1092" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:18  %WBRAM_4_2_0_load = load float* %WBRAM_4_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_0_load"/></StgValue>
</operation>

<operation id="470" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1234" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:14  %WBRAM_5_0_0_load = load float* %WBRAM_5_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_0_load"/></StgValue>
</operation>

<operation id="471" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1236" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:16  %WBRAM_5_1_0_load = load float* %WBRAM_5_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_0_load"/></StgValue>
</operation>

<operation id="472" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1238" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:18  %WBRAM_5_2_0_load = load float* %WBRAM_5_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_0_load"/></StgValue>
</operation>

<operation id="473" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1380" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:14  %WBRAM_6_0_0_load = load float* %WBRAM_6_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_0_load"/></StgValue>
</operation>

<operation id="474" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1382" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:16  %WBRAM_6_1_0_load = load float* %WBRAM_6_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_0_load"/></StgValue>
</operation>

<operation id="475" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1384" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:18  %WBRAM_6_2_0_load = load float* %WBRAM_6_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_0_load"/></StgValue>
</operation>

<operation id="476" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1526" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:14  %WBRAM_7_0_0_load = load float* %WBRAM_7_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_0_load"/></StgValue>
</operation>

<operation id="477" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:16  %WBRAM_7_1_0_load = load float* %WBRAM_7_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_0_load"/></StgValue>
</operation>

<operation id="478" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:18  %WBRAM_7_2_0_load = load float* %WBRAM_7_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_0_load"/></StgValue>
</operation>

<operation id="479" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1672" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:14  %WBRAM_8_0_0_load = load float* %WBRAM_8_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_0_load"/></StgValue>
</operation>

<operation id="480" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:16  %WBRAM_8_1_0_load = load float* %WBRAM_8_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_0_load"/></StgValue>
</operation>

<operation id="481" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:18  %WBRAM_8_2_0_load = load float* %WBRAM_8_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_0_load"/></StgValue>
</operation>

<operation id="482" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1818" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:14  %WBRAM_9_0_0_load = load float* %WBRAM_9_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_0_load"/></StgValue>
</operation>

<operation id="483" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:16  %WBRAM_9_1_0_load = load float* %WBRAM_9_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_0_load"/></StgValue>
</operation>

<operation id="484" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:18  %WBRAM_9_2_0_load = load float* %WBRAM_9_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_0_load"/></StgValue>
</operation>

<operation id="485" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1964" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:14  %WBRAM_10_0_0_load = load float* %WBRAM_10_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_0_load"/></StgValue>
</operation>

<operation id="486" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:16  %WBRAM_10_1_0_load = load float* %WBRAM_10_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_0_load"/></StgValue>
</operation>

<operation id="487" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:18  %WBRAM_10_2_0_load = load float* %WBRAM_10_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_0_load"/></StgValue>
</operation>

<operation id="488" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2110" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:14  %WBRAM_11_0_0_load = load float* %WBRAM_11_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_0_load"/></StgValue>
</operation>

<operation id="489" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:16  %WBRAM_11_1_0_load = load float* %WBRAM_11_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_0_load"/></StgValue>
</operation>

<operation id="490" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:18  %WBRAM_11_2_0_load = load float* %WBRAM_11_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_0_load"/></StgValue>
</operation>

<operation id="491" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2256" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:14  %WBRAM_12_0_0_load = load float* %WBRAM_12_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_0_load"/></StgValue>
</operation>

<operation id="492" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:16  %WBRAM_12_1_0_load = load float* %WBRAM_12_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_0_load"/></StgValue>
</operation>

<operation id="493" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:18  %WBRAM_12_2_0_load = load float* %WBRAM_12_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_0_load"/></StgValue>
</operation>

<operation id="494" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2402" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:14  %WBRAM_13_0_0_load = load float* %WBRAM_13_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_0_load"/></StgValue>
</operation>

<operation id="495" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:16  %WBRAM_13_1_0_load = load float* %WBRAM_13_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_0_load"/></StgValue>
</operation>

<operation id="496" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:18  %WBRAM_13_2_0_load = load float* %WBRAM_13_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_0_load"/></StgValue>
</operation>

<operation id="497" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2548" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:14  %WBRAM_14_0_0_load = load float* %WBRAM_14_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_0_load"/></StgValue>
</operation>

<operation id="498" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:16  %WBRAM_14_1_0_load = load float* %WBRAM_14_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_0_load"/></StgValue>
</operation>

<operation id="499" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:18  %WBRAM_14_2_0_load = load float* %WBRAM_14_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_0_load"/></StgValue>
</operation>

<operation id="500" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2694" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:14  %WBRAM_15_0_0_load = load float* %WBRAM_15_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_0_load"/></StgValue>
</operation>

<operation id="501" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:16  %WBRAM_15_1_0_load = load float* %WBRAM_15_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_0_load"/></StgValue>
</operation>

<operation id="502" st_id="3" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:18  %WBRAM_15_2_0_load = load float* %WBRAM_15_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_0_load"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="503" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="503" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:19  %WBRAM_0_0_0_load = load float* %WBRAM_0_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_0_load"/></StgValue>
</operation>

<operation id="504" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="505" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:21  %WBRAM_0_1_0_load = load float* %WBRAM_0_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_0_load"/></StgValue>
</operation>

<operation id="505" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="507" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:23  %WBRAM_0_2_0_load = load float* %WBRAM_0_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_0_load"/></StgValue>
</operation>

<operation id="506" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="650" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:14  %WBRAM_1_0_0_load = load float* %WBRAM_1_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_0_load"/></StgValue>
</operation>

<operation id="507" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="652" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:16  %WBRAM_1_1_0_load = load float* %WBRAM_1_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_0_load"/></StgValue>
</operation>

<operation id="508" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="654" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:18  %WBRAM_1_2_0_load = load float* %WBRAM_1_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_0_load"/></StgValue>
</operation>

<operation id="509" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="796" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:14  %WBRAM_2_0_0_load = load float* %WBRAM_2_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_0_load"/></StgValue>
</operation>

<operation id="510" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="798" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:16  %WBRAM_2_1_0_load = load float* %WBRAM_2_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_0_load"/></StgValue>
</operation>

<operation id="511" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="800" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:18  %WBRAM_2_2_0_load = load float* %WBRAM_2_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_0_load"/></StgValue>
</operation>

<operation id="512" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="942" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:14  %WBRAM_3_0_0_load = load float* %WBRAM_3_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_0_load"/></StgValue>
</operation>

<operation id="513" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="944" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:16  %WBRAM_3_1_0_load = load float* %WBRAM_3_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_0_load"/></StgValue>
</operation>

<operation id="514" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="946" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:18  %WBRAM_3_2_0_load = load float* %WBRAM_3_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_0_load"/></StgValue>
</operation>

<operation id="515" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1088" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:14  %WBRAM_4_0_0_load = load float* %WBRAM_4_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_0_load"/></StgValue>
</operation>

<operation id="516" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1090" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:16  %WBRAM_4_1_0_load = load float* %WBRAM_4_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_0_load"/></StgValue>
</operation>

<operation id="517" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1092" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:18  %WBRAM_4_2_0_load = load float* %WBRAM_4_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_0_load"/></StgValue>
</operation>

<operation id="518" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1234" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:14  %WBRAM_5_0_0_load = load float* %WBRAM_5_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_0_load"/></StgValue>
</operation>

<operation id="519" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1236" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:16  %WBRAM_5_1_0_load = load float* %WBRAM_5_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_0_load"/></StgValue>
</operation>

<operation id="520" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1238" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:18  %WBRAM_5_2_0_load = load float* %WBRAM_5_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_0_load"/></StgValue>
</operation>

<operation id="521" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1380" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:14  %WBRAM_6_0_0_load = load float* %WBRAM_6_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_0_load"/></StgValue>
</operation>

<operation id="522" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1382" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:16  %WBRAM_6_1_0_load = load float* %WBRAM_6_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_0_load"/></StgValue>
</operation>

<operation id="523" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1384" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:18  %WBRAM_6_2_0_load = load float* %WBRAM_6_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_0_load"/></StgValue>
</operation>

<operation id="524" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1526" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:14  %WBRAM_7_0_0_load = load float* %WBRAM_7_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_0_load"/></StgValue>
</operation>

<operation id="525" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:16  %WBRAM_7_1_0_load = load float* %WBRAM_7_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_0_load"/></StgValue>
</operation>

<operation id="526" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:18  %WBRAM_7_2_0_load = load float* %WBRAM_7_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_0_load"/></StgValue>
</operation>

<operation id="527" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1672" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:14  %WBRAM_8_0_0_load = load float* %WBRAM_8_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_0_load"/></StgValue>
</operation>

<operation id="528" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:16  %WBRAM_8_1_0_load = load float* %WBRAM_8_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_0_load"/></StgValue>
</operation>

<operation id="529" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:18  %WBRAM_8_2_0_load = load float* %WBRAM_8_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_0_load"/></StgValue>
</operation>

<operation id="530" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1818" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:14  %WBRAM_9_0_0_load = load float* %WBRAM_9_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_0_load"/></StgValue>
</operation>

<operation id="531" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:16  %WBRAM_9_1_0_load = load float* %WBRAM_9_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_0_load"/></StgValue>
</operation>

<operation id="532" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:18  %WBRAM_9_2_0_load = load float* %WBRAM_9_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_0_load"/></StgValue>
</operation>

<operation id="533" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1964" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:14  %WBRAM_10_0_0_load = load float* %WBRAM_10_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_0_load"/></StgValue>
</operation>

<operation id="534" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:16  %WBRAM_10_1_0_load = load float* %WBRAM_10_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_0_load"/></StgValue>
</operation>

<operation id="535" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:18  %WBRAM_10_2_0_load = load float* %WBRAM_10_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_0_load"/></StgValue>
</operation>

<operation id="536" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2110" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:14  %WBRAM_11_0_0_load = load float* %WBRAM_11_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_0_load"/></StgValue>
</operation>

<operation id="537" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:16  %WBRAM_11_1_0_load = load float* %WBRAM_11_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_0_load"/></StgValue>
</operation>

<operation id="538" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:18  %WBRAM_11_2_0_load = load float* %WBRAM_11_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_0_load"/></StgValue>
</operation>

<operation id="539" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2256" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:14  %WBRAM_12_0_0_load = load float* %WBRAM_12_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_0_load"/></StgValue>
</operation>

<operation id="540" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:16  %WBRAM_12_1_0_load = load float* %WBRAM_12_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_0_load"/></StgValue>
</operation>

<operation id="541" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:18  %WBRAM_12_2_0_load = load float* %WBRAM_12_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_0_load"/></StgValue>
</operation>

<operation id="542" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2402" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:14  %WBRAM_13_0_0_load = load float* %WBRAM_13_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_0_load"/></StgValue>
</operation>

<operation id="543" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:16  %WBRAM_13_1_0_load = load float* %WBRAM_13_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_0_load"/></StgValue>
</operation>

<operation id="544" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:18  %WBRAM_13_2_0_load = load float* %WBRAM_13_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_0_load"/></StgValue>
</operation>

<operation id="545" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2548" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:14  %WBRAM_14_0_0_load = load float* %WBRAM_14_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_0_load"/></StgValue>
</operation>

<operation id="546" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:16  %WBRAM_14_1_0_load = load float* %WBRAM_14_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_0_load"/></StgValue>
</operation>

<operation id="547" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:18  %WBRAM_14_2_0_load = load float* %WBRAM_14_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_0_load"/></StgValue>
</operation>

<operation id="548" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2694" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:14  %WBRAM_15_0_0_load = load float* %WBRAM_15_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_0_load"/></StgValue>
</operation>

<operation id="549" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:16  %WBRAM_15_1_0_load = load float* %WBRAM_15_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_0_load"/></StgValue>
</operation>

<operation id="550" st_id="4" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:18  %WBRAM_15_2_0_load = load float* %WBRAM_15_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_0_load"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="551" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="503" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:19  %WBRAM_0_0_0_load = load float* %WBRAM_0_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_0_load"/></StgValue>
</operation>

<operation id="552" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="505" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:21  %WBRAM_0_1_0_load = load float* %WBRAM_0_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_0_load"/></StgValue>
</operation>

<operation id="553" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="507" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:23  %WBRAM_0_2_0_load = load float* %WBRAM_0_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_0_load"/></StgValue>
</operation>

<operation id="554" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="508" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:24  %weights_temp_0 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_0_load, float %WBRAM_0_1_0_load, float %WBRAM_0_2_0_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_0"/></StgValue>
</operation>

<operation id="555" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="650" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:14  %WBRAM_1_0_0_load = load float* %WBRAM_1_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_0_load"/></StgValue>
</operation>

<operation id="556" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="652" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:16  %WBRAM_1_1_0_load = load float* %WBRAM_1_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_0_load"/></StgValue>
</operation>

<operation id="557" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="654" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:18  %WBRAM_1_2_0_load = load float* %WBRAM_1_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_0_load"/></StgValue>
</operation>

<operation id="558" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="655" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:19  %weights_temp_0_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_0_load, float %WBRAM_1_1_0_load, float %WBRAM_1_2_0_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_0_1"/></StgValue>
</operation>

<operation id="559" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="796" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:14  %WBRAM_2_0_0_load = load float* %WBRAM_2_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_0_load"/></StgValue>
</operation>

<operation id="560" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="798" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:16  %WBRAM_2_1_0_load = load float* %WBRAM_2_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_0_load"/></StgValue>
</operation>

<operation id="561" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="800" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:18  %WBRAM_2_2_0_load = load float* %WBRAM_2_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_0_load"/></StgValue>
</operation>

<operation id="562" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="801" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:19  %weights_temp_0_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_0_load, float %WBRAM_2_1_0_load, float %WBRAM_2_2_0_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_0_2"/></StgValue>
</operation>

<operation id="563" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="942" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:14  %WBRAM_3_0_0_load = load float* %WBRAM_3_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_0_load"/></StgValue>
</operation>

<operation id="564" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="944" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:16  %WBRAM_3_1_0_load = load float* %WBRAM_3_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_0_load"/></StgValue>
</operation>

<operation id="565" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="946" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:18  %WBRAM_3_2_0_load = load float* %WBRAM_3_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_0_load"/></StgValue>
</operation>

<operation id="566" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="947" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:19  %weights_temp_0_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_0_load, float %WBRAM_3_1_0_load, float %WBRAM_3_2_0_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_0_3"/></StgValue>
</operation>

<operation id="567" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1088" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:14  %WBRAM_4_0_0_load = load float* %WBRAM_4_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_0_load"/></StgValue>
</operation>

<operation id="568" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1090" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:16  %WBRAM_4_1_0_load = load float* %WBRAM_4_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_0_load"/></StgValue>
</operation>

<operation id="569" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1092" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:18  %WBRAM_4_2_0_load = load float* %WBRAM_4_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_0_load"/></StgValue>
</operation>

<operation id="570" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1093" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:19  %weights_temp_0_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_0_load, float %WBRAM_4_1_0_load, float %WBRAM_4_2_0_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_0_4"/></StgValue>
</operation>

<operation id="571" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1234" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:14  %WBRAM_5_0_0_load = load float* %WBRAM_5_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_0_load"/></StgValue>
</operation>

<operation id="572" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1236" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:16  %WBRAM_5_1_0_load = load float* %WBRAM_5_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_0_load"/></StgValue>
</operation>

<operation id="573" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1238" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:18  %WBRAM_5_2_0_load = load float* %WBRAM_5_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_0_load"/></StgValue>
</operation>

<operation id="574" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1239" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:19  %weights_temp_0_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_0_load, float %WBRAM_5_1_0_load, float %WBRAM_5_2_0_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_0_5"/></StgValue>
</operation>

<operation id="575" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1380" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:14  %WBRAM_6_0_0_load = load float* %WBRAM_6_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_0_load"/></StgValue>
</operation>

<operation id="576" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1382" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:16  %WBRAM_6_1_0_load = load float* %WBRAM_6_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_0_load"/></StgValue>
</operation>

<operation id="577" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1384" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:18  %WBRAM_6_2_0_load = load float* %WBRAM_6_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_0_load"/></StgValue>
</operation>

<operation id="578" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1385" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:19  %weights_temp_0_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_0_load, float %WBRAM_6_1_0_load, float %WBRAM_6_2_0_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_0_6"/></StgValue>
</operation>

<operation id="579" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1526" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:14  %WBRAM_7_0_0_load = load float* %WBRAM_7_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_0_load"/></StgValue>
</operation>

<operation id="580" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:16  %WBRAM_7_1_0_load = load float* %WBRAM_7_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_0_load"/></StgValue>
</operation>

<operation id="581" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:18  %WBRAM_7_2_0_load = load float* %WBRAM_7_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_0_load"/></StgValue>
</operation>

<operation id="582" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1531" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:19  %weights_temp_0_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_0_load, float %WBRAM_7_1_0_load, float %WBRAM_7_2_0_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_0_7"/></StgValue>
</operation>

<operation id="583" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1672" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:14  %WBRAM_8_0_0_load = load float* %WBRAM_8_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_0_load"/></StgValue>
</operation>

<operation id="584" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:16  %WBRAM_8_1_0_load = load float* %WBRAM_8_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_0_load"/></StgValue>
</operation>

<operation id="585" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:18  %WBRAM_8_2_0_load = load float* %WBRAM_8_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_0_load"/></StgValue>
</operation>

<operation id="586" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1677" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:19  %weights_temp_0_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_0_load, float %WBRAM_8_1_0_load, float %WBRAM_8_2_0_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_0_8"/></StgValue>
</operation>

<operation id="587" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1818" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:14  %WBRAM_9_0_0_load = load float* %WBRAM_9_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_0_load"/></StgValue>
</operation>

<operation id="588" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:16  %WBRAM_9_1_0_load = load float* %WBRAM_9_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_0_load"/></StgValue>
</operation>

<operation id="589" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:18  %WBRAM_9_2_0_load = load float* %WBRAM_9_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_0_load"/></StgValue>
</operation>

<operation id="590" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1823" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:19  %weights_temp_0_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_0_load, float %WBRAM_9_1_0_load, float %WBRAM_9_2_0_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_0_9"/></StgValue>
</operation>

<operation id="591" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1964" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:14  %WBRAM_10_0_0_load = load float* %WBRAM_10_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_0_load"/></StgValue>
</operation>

<operation id="592" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:16  %WBRAM_10_1_0_load = load float* %WBRAM_10_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_0_load"/></StgValue>
</operation>

<operation id="593" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:18  %WBRAM_10_2_0_load = load float* %WBRAM_10_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_0_load"/></StgValue>
</operation>

<operation id="594" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1969" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:19  %weights_temp_0_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_0_load, float %WBRAM_10_1_0_load, float %WBRAM_10_2_0_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_0_10"/></StgValue>
</operation>

<operation id="595" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2110" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:14  %WBRAM_11_0_0_load = load float* %WBRAM_11_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_0_load"/></StgValue>
</operation>

<operation id="596" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:16  %WBRAM_11_1_0_load = load float* %WBRAM_11_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_0_load"/></StgValue>
</operation>

<operation id="597" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:18  %WBRAM_11_2_0_load = load float* %WBRAM_11_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_0_load"/></StgValue>
</operation>

<operation id="598" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2115" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:19  %weights_temp_0_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_0_load, float %WBRAM_11_1_0_load, float %WBRAM_11_2_0_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_0_11"/></StgValue>
</operation>

<operation id="599" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2256" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:14  %WBRAM_12_0_0_load = load float* %WBRAM_12_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_0_load"/></StgValue>
</operation>

<operation id="600" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:16  %WBRAM_12_1_0_load = load float* %WBRAM_12_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_0_load"/></StgValue>
</operation>

<operation id="601" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:18  %WBRAM_12_2_0_load = load float* %WBRAM_12_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_0_load"/></StgValue>
</operation>

<operation id="602" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2261" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:19  %weights_temp_0_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_0_load, float %WBRAM_12_1_0_load, float %WBRAM_12_2_0_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_0_12"/></StgValue>
</operation>

<operation id="603" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2402" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:14  %WBRAM_13_0_0_load = load float* %WBRAM_13_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_0_load"/></StgValue>
</operation>

<operation id="604" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:16  %WBRAM_13_1_0_load = load float* %WBRAM_13_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_0_load"/></StgValue>
</operation>

<operation id="605" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:18  %WBRAM_13_2_0_load = load float* %WBRAM_13_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_0_load"/></StgValue>
</operation>

<operation id="606" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2407" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:19  %weights_temp_0_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_0_load, float %WBRAM_13_1_0_load, float %WBRAM_13_2_0_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_0_13"/></StgValue>
</operation>

<operation id="607" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2548" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:14  %WBRAM_14_0_0_load = load float* %WBRAM_14_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_0_load"/></StgValue>
</operation>

<operation id="608" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:16  %WBRAM_14_1_0_load = load float* %WBRAM_14_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_0_load"/></StgValue>
</operation>

<operation id="609" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:18  %WBRAM_14_2_0_load = load float* %WBRAM_14_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_0_load"/></StgValue>
</operation>

<operation id="610" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2553" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:19  %weights_temp_0_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_0_load, float %WBRAM_14_1_0_load, float %WBRAM_14_2_0_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_0_14"/></StgValue>
</operation>

<operation id="611" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2694" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:14  %WBRAM_15_0_0_load = load float* %WBRAM_15_0_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_0_load"/></StgValue>
</operation>

<operation id="612" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:16  %WBRAM_15_1_0_load = load float* %WBRAM_15_1_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_0_load"/></StgValue>
</operation>

<operation id="613" st_id="5" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:18  %WBRAM_15_2_0_load = load float* %WBRAM_15_2_0_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_0_load"/></StgValue>
</operation>

<operation id="614" st_id="5" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2699" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:19  %weights_temp_0_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_0_load, float %WBRAM_15_1_0_load, float %WBRAM_15_2_0_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_0_15"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="615" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="510" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:26  %weights_local_load_0_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0

]]></node>
<StgValue><ssdm name="weights_local_load_0_i"/></StgValue>
</operation>

<operation id="616" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="596" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:112  %tmp_166_0_i = fmul float %weights_local_load_0_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_0_i"/></StgValue>
</operation>

<operation id="617" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="656" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:20  %weights_local_load_1_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_1

]]></node>
<StgValue><ssdm name="weights_local_load_1_i"/></StgValue>
</operation>

<operation id="618" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="742" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:106  %tmp_166_1_i = fmul float %weights_local_load_1_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_1_i"/></StgValue>
</operation>

<operation id="619" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="802" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:20  %weights_local_load_2_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_2

]]></node>
<StgValue><ssdm name="weights_local_load_2_i"/></StgValue>
</operation>

<operation id="620" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="888" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:106  %tmp_166_2_i = fmul float %weights_local_load_2_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_2_i"/></StgValue>
</operation>

<operation id="621" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="948" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:20  %weights_local_load_3_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_3

]]></node>
<StgValue><ssdm name="weights_local_load_3_i"/></StgValue>
</operation>

<operation id="622" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1034" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:106  %tmp_166_3_i = fmul float %weights_local_load_3_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_3_i"/></StgValue>
</operation>

<operation id="623" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1094" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:20  %weights_local_load_4_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_4

]]></node>
<StgValue><ssdm name="weights_local_load_4_i"/></StgValue>
</operation>

<operation id="624" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1180" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:106  %tmp_166_4_i = fmul float %weights_local_load_4_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_4_i"/></StgValue>
</operation>

<operation id="625" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1240" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:20  %weights_local_load_5_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_5

]]></node>
<StgValue><ssdm name="weights_local_load_5_i"/></StgValue>
</operation>

<operation id="626" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1326" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:106  %tmp_166_5_i = fmul float %weights_local_load_5_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_5_i"/></StgValue>
</operation>

<operation id="627" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1386" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:20  %weights_local_load_6_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_6

]]></node>
<StgValue><ssdm name="weights_local_load_6_i"/></StgValue>
</operation>

<operation id="628" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1472" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:106  %tmp_166_6_i = fmul float %weights_local_load_6_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_6_i"/></StgValue>
</operation>

<operation id="629" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1532" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:20  %weights_local_load_7_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_7

]]></node>
<StgValue><ssdm name="weights_local_load_7_i"/></StgValue>
</operation>

<operation id="630" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1618" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:106  %tmp_166_7_i = fmul float %weights_local_load_7_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_7_i"/></StgValue>
</operation>

<operation id="631" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1678" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:20  %weights_local_load_8_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_8

]]></node>
<StgValue><ssdm name="weights_local_load_8_i"/></StgValue>
</operation>

<operation id="632" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1764" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:106  %tmp_166_8_i = fmul float %weights_local_load_8_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_8_i"/></StgValue>
</operation>

<operation id="633" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1824" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:20  %weights_local_load_9_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_9

]]></node>
<StgValue><ssdm name="weights_local_load_9_i"/></StgValue>
</operation>

<operation id="634" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1910" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:106  %tmp_166_9_i = fmul float %weights_local_load_9_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_9_i"/></StgValue>
</operation>

<operation id="635" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1970" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:20  %weights_local_load_10_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_10

]]></node>
<StgValue><ssdm name="weights_local_load_10_i"/></StgValue>
</operation>

<operation id="636" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2056" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:106  %tmp_166_10_i = fmul float %weights_local_load_10_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_10_i"/></StgValue>
</operation>

<operation id="637" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2116" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:20  %weights_local_load_11_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_11

]]></node>
<StgValue><ssdm name="weights_local_load_11_i"/></StgValue>
</operation>

<operation id="638" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2202" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:106  %tmp_166_11_i = fmul float %weights_local_load_11_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_11_i"/></StgValue>
</operation>

<operation id="639" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2262" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:20  %weights_local_load_12_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_12

]]></node>
<StgValue><ssdm name="weights_local_load_12_i"/></StgValue>
</operation>

<operation id="640" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2348" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:106  %tmp_166_12_i = fmul float %weights_local_load_12_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_12_i"/></StgValue>
</operation>

<operation id="641" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2408" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:20  %weights_local_load_13_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_13

]]></node>
<StgValue><ssdm name="weights_local_load_13_i"/></StgValue>
</operation>

<operation id="642" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2494" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:106  %tmp_166_13_i = fmul float %weights_local_load_13_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_13_i"/></StgValue>
</operation>

<operation id="643" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2554" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:20  %weights_local_load_14_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_14

]]></node>
<StgValue><ssdm name="weights_local_load_14_i"/></StgValue>
</operation>

<operation id="644" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2640" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:106  %tmp_166_14_i = fmul float %weights_local_load_14_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_14_i"/></StgValue>
</operation>

<operation id="645" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2700" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:20  %weights_local_load_15_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_0_15

]]></node>
<StgValue><ssdm name="weights_local_load_15_i"/></StgValue>
</operation>

<operation id="646" st_id="6" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2786" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:106  %tmp_166_15_i = fmul float %weights_local_load_15_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_15_i"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="647" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="511" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:27  %WBRAM_0_0_1_addr = getelementptr [1024 x float]* @WBRAM_0_0_1, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_1_addr"/></StgValue>
</operation>

<operation id="648" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="512" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:28  %WBRAM_0_0_1_load = load float* %WBRAM_0_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_1_load"/></StgValue>
</operation>

<operation id="649" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="513" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:29  %WBRAM_0_1_1_addr = getelementptr [1024 x float]* @WBRAM_0_1_1, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_1_addr"/></StgValue>
</operation>

<operation id="650" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="514" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:30  %WBRAM_0_1_1_load = load float* %WBRAM_0_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_1_load"/></StgValue>
</operation>

<operation id="651" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="515" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:31  %WBRAM_0_2_1_addr = getelementptr [1024 x float]* @WBRAM_0_2_1, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_1_addr"/></StgValue>
</operation>

<operation id="652" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="516" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:32  %WBRAM_0_2_1_load = load float* %WBRAM_0_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_1_load"/></StgValue>
</operation>

<operation id="653" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="596" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:112  %tmp_166_0_i = fmul float %weights_local_load_0_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_0_i"/></StgValue>
</operation>

<operation id="654" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="657" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:21  %WBRAM_1_0_1_addr = getelementptr [1024 x float]* @WBRAM_1_0_1, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_1_addr"/></StgValue>
</operation>

<operation id="655" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="658" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:22  %WBRAM_1_0_1_load = load float* %WBRAM_1_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_1_load"/></StgValue>
</operation>

<operation id="656" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="659" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:23  %WBRAM_1_1_1_addr = getelementptr [1024 x float]* @WBRAM_1_1_1, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_1_addr"/></StgValue>
</operation>

<operation id="657" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="660" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:24  %WBRAM_1_1_1_load = load float* %WBRAM_1_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_1_load"/></StgValue>
</operation>

<operation id="658" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="661" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:25  %WBRAM_1_2_1_addr = getelementptr [1024 x float]* @WBRAM_1_2_1, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_1_addr"/></StgValue>
</operation>

<operation id="659" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="662" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:26  %WBRAM_1_2_1_load = load float* %WBRAM_1_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_1_load"/></StgValue>
</operation>

<operation id="660" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="742" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:106  %tmp_166_1_i = fmul float %weights_local_load_1_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_1_i"/></StgValue>
</operation>

<operation id="661" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="803" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:21  %WBRAM_2_0_1_addr = getelementptr [1024 x float]* @WBRAM_2_0_1, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_1_addr"/></StgValue>
</operation>

<operation id="662" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="804" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:22  %WBRAM_2_0_1_load = load float* %WBRAM_2_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_1_load"/></StgValue>
</operation>

<operation id="663" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="805" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:23  %WBRAM_2_1_1_addr = getelementptr [1024 x float]* @WBRAM_2_1_1, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_1_addr"/></StgValue>
</operation>

<operation id="664" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="806" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:24  %WBRAM_2_1_1_load = load float* %WBRAM_2_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_1_load"/></StgValue>
</operation>

<operation id="665" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="807" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:25  %WBRAM_2_2_1_addr = getelementptr [1024 x float]* @WBRAM_2_2_1, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_1_addr"/></StgValue>
</operation>

<operation id="666" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="808" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:26  %WBRAM_2_2_1_load = load float* %WBRAM_2_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_1_load"/></StgValue>
</operation>

<operation id="667" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="888" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:106  %tmp_166_2_i = fmul float %weights_local_load_2_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_2_i"/></StgValue>
</operation>

<operation id="668" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="949" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:21  %WBRAM_3_0_1_addr = getelementptr [1024 x float]* @WBRAM_3_0_1, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_1_addr"/></StgValue>
</operation>

<operation id="669" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="950" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:22  %WBRAM_3_0_1_load = load float* %WBRAM_3_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_1_load"/></StgValue>
</operation>

<operation id="670" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="951" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:23  %WBRAM_3_1_1_addr = getelementptr [1024 x float]* @WBRAM_3_1_1, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_1_addr"/></StgValue>
</operation>

<operation id="671" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="952" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:24  %WBRAM_3_1_1_load = load float* %WBRAM_3_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_1_load"/></StgValue>
</operation>

<operation id="672" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="953" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:25  %WBRAM_3_2_1_addr = getelementptr [1024 x float]* @WBRAM_3_2_1, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_1_addr"/></StgValue>
</operation>

<operation id="673" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="954" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:26  %WBRAM_3_2_1_load = load float* %WBRAM_3_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_1_load"/></StgValue>
</operation>

<operation id="674" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1034" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:106  %tmp_166_3_i = fmul float %weights_local_load_3_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_3_i"/></StgValue>
</operation>

<operation id="675" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1095" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:21  %WBRAM_4_0_1_addr = getelementptr [1024 x float]* @WBRAM_4_0_1, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_1_addr"/></StgValue>
</operation>

<operation id="676" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1096" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:22  %WBRAM_4_0_1_load = load float* %WBRAM_4_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_1_load"/></StgValue>
</operation>

<operation id="677" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1097" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:23  %WBRAM_4_1_1_addr = getelementptr [1024 x float]* @WBRAM_4_1_1, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_1_addr"/></StgValue>
</operation>

<operation id="678" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1098" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:24  %WBRAM_4_1_1_load = load float* %WBRAM_4_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_1_load"/></StgValue>
</operation>

<operation id="679" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1099" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:25  %WBRAM_4_2_1_addr = getelementptr [1024 x float]* @WBRAM_4_2_1, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_1_addr"/></StgValue>
</operation>

<operation id="680" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1100" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:26  %WBRAM_4_2_1_load = load float* %WBRAM_4_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_1_load"/></StgValue>
</operation>

<operation id="681" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1180" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:106  %tmp_166_4_i = fmul float %weights_local_load_4_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_4_i"/></StgValue>
</operation>

<operation id="682" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1241" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:21  %WBRAM_5_0_1_addr = getelementptr [1024 x float]* @WBRAM_5_0_1, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_1_addr"/></StgValue>
</operation>

<operation id="683" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1242" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:22  %WBRAM_5_0_1_load = load float* %WBRAM_5_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_1_load"/></StgValue>
</operation>

<operation id="684" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1243" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:23  %WBRAM_5_1_1_addr = getelementptr [1024 x float]* @WBRAM_5_1_1, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_1_addr"/></StgValue>
</operation>

<operation id="685" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1244" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:24  %WBRAM_5_1_1_load = load float* %WBRAM_5_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_1_load"/></StgValue>
</operation>

<operation id="686" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1245" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:25  %WBRAM_5_2_1_addr = getelementptr [1024 x float]* @WBRAM_5_2_1, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_1_addr"/></StgValue>
</operation>

<operation id="687" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1246" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:26  %WBRAM_5_2_1_load = load float* %WBRAM_5_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_1_load"/></StgValue>
</operation>

<operation id="688" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1326" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:106  %tmp_166_5_i = fmul float %weights_local_load_5_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_5_i"/></StgValue>
</operation>

<operation id="689" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1387" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:21  %WBRAM_6_0_1_addr = getelementptr [1024 x float]* @WBRAM_6_0_1, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_1_addr"/></StgValue>
</operation>

<operation id="690" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1388" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:22  %WBRAM_6_0_1_load = load float* %WBRAM_6_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_1_load"/></StgValue>
</operation>

<operation id="691" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1389" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:23  %WBRAM_6_1_1_addr = getelementptr [1024 x float]* @WBRAM_6_1_1, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_1_addr"/></StgValue>
</operation>

<operation id="692" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1390" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:24  %WBRAM_6_1_1_load = load float* %WBRAM_6_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_1_load"/></StgValue>
</operation>

<operation id="693" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1391" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:25  %WBRAM_6_2_1_addr = getelementptr [1024 x float]* @WBRAM_6_2_1, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_1_addr"/></StgValue>
</operation>

<operation id="694" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1392" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:26  %WBRAM_6_2_1_load = load float* %WBRAM_6_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_1_load"/></StgValue>
</operation>

<operation id="695" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1472" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:106  %tmp_166_6_i = fmul float %weights_local_load_6_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_6_i"/></StgValue>
</operation>

<operation id="696" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1533" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:21  %WBRAM_7_0_1_addr = getelementptr [1024 x float]* @WBRAM_7_0_1, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_1_addr"/></StgValue>
</operation>

<operation id="697" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1534" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:22  %WBRAM_7_0_1_load = load float* %WBRAM_7_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_1_load"/></StgValue>
</operation>

<operation id="698" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1535" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:23  %WBRAM_7_1_1_addr = getelementptr [1024 x float]* @WBRAM_7_1_1, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_1_addr"/></StgValue>
</operation>

<operation id="699" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:24  %WBRAM_7_1_1_load = load float* %WBRAM_7_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_1_load"/></StgValue>
</operation>

<operation id="700" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1537" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:25  %WBRAM_7_2_1_addr = getelementptr [1024 x float]* @WBRAM_7_2_1, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_1_addr"/></StgValue>
</operation>

<operation id="701" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:26  %WBRAM_7_2_1_load = load float* %WBRAM_7_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_1_load"/></StgValue>
</operation>

<operation id="702" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1618" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:106  %tmp_166_7_i = fmul float %weights_local_load_7_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_7_i"/></StgValue>
</operation>

<operation id="703" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1679" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:21  %WBRAM_8_0_1_addr = getelementptr [1024 x float]* @WBRAM_8_0_1, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_1_addr"/></StgValue>
</operation>

<operation id="704" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1680" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:22  %WBRAM_8_0_1_load = load float* %WBRAM_8_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_1_load"/></StgValue>
</operation>

<operation id="705" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1681" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:23  %WBRAM_8_1_1_addr = getelementptr [1024 x float]* @WBRAM_8_1_1, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_1_addr"/></StgValue>
</operation>

<operation id="706" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:24  %WBRAM_8_1_1_load = load float* %WBRAM_8_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_1_load"/></StgValue>
</operation>

<operation id="707" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1683" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:25  %WBRAM_8_2_1_addr = getelementptr [1024 x float]* @WBRAM_8_2_1, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_1_addr"/></StgValue>
</operation>

<operation id="708" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:26  %WBRAM_8_2_1_load = load float* %WBRAM_8_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_1_load"/></StgValue>
</operation>

<operation id="709" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1764" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:106  %tmp_166_8_i = fmul float %weights_local_load_8_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_8_i"/></StgValue>
</operation>

<operation id="710" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1825" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:21  %WBRAM_9_0_1_addr = getelementptr [1024 x float]* @WBRAM_9_0_1, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_1_addr"/></StgValue>
</operation>

<operation id="711" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1826" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:22  %WBRAM_9_0_1_load = load float* %WBRAM_9_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_1_load"/></StgValue>
</operation>

<operation id="712" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1827" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:23  %WBRAM_9_1_1_addr = getelementptr [1024 x float]* @WBRAM_9_1_1, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_1_addr"/></StgValue>
</operation>

<operation id="713" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:24  %WBRAM_9_1_1_load = load float* %WBRAM_9_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_1_load"/></StgValue>
</operation>

<operation id="714" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1829" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:25  %WBRAM_9_2_1_addr = getelementptr [1024 x float]* @WBRAM_9_2_1, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_1_addr"/></StgValue>
</operation>

<operation id="715" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:26  %WBRAM_9_2_1_load = load float* %WBRAM_9_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_1_load"/></StgValue>
</operation>

<operation id="716" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1910" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:106  %tmp_166_9_i = fmul float %weights_local_load_9_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_9_i"/></StgValue>
</operation>

<operation id="717" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1971" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:21  %WBRAM_10_0_1_addr = getelementptr [1024 x float]* @WBRAM_10_0_1, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_1_addr"/></StgValue>
</operation>

<operation id="718" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1972" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:22  %WBRAM_10_0_1_load = load float* %WBRAM_10_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_1_load"/></StgValue>
</operation>

<operation id="719" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1973" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:23  %WBRAM_10_1_1_addr = getelementptr [1024 x float]* @WBRAM_10_1_1, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_1_addr"/></StgValue>
</operation>

<operation id="720" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:24  %WBRAM_10_1_1_load = load float* %WBRAM_10_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_1_load"/></StgValue>
</operation>

<operation id="721" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1975" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:25  %WBRAM_10_2_1_addr = getelementptr [1024 x float]* @WBRAM_10_2_1, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_1_addr"/></StgValue>
</operation>

<operation id="722" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:26  %WBRAM_10_2_1_load = load float* %WBRAM_10_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_1_load"/></StgValue>
</operation>

<operation id="723" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2056" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:106  %tmp_166_10_i = fmul float %weights_local_load_10_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_10_i"/></StgValue>
</operation>

<operation id="724" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2117" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:21  %WBRAM_11_0_1_addr = getelementptr [1024 x float]* @WBRAM_11_0_1, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_1_addr"/></StgValue>
</operation>

<operation id="725" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2118" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:22  %WBRAM_11_0_1_load = load float* %WBRAM_11_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_1_load"/></StgValue>
</operation>

<operation id="726" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2119" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:23  %WBRAM_11_1_1_addr = getelementptr [1024 x float]* @WBRAM_11_1_1, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_1_addr"/></StgValue>
</operation>

<operation id="727" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:24  %WBRAM_11_1_1_load = load float* %WBRAM_11_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_1_load"/></StgValue>
</operation>

<operation id="728" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2121" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:25  %WBRAM_11_2_1_addr = getelementptr [1024 x float]* @WBRAM_11_2_1, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_1_addr"/></StgValue>
</operation>

<operation id="729" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:26  %WBRAM_11_2_1_load = load float* %WBRAM_11_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_1_load"/></StgValue>
</operation>

<operation id="730" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2202" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:106  %tmp_166_11_i = fmul float %weights_local_load_11_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_11_i"/></StgValue>
</operation>

<operation id="731" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2263" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:21  %WBRAM_12_0_1_addr = getelementptr [1024 x float]* @WBRAM_12_0_1, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_1_addr"/></StgValue>
</operation>

<operation id="732" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2264" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:22  %WBRAM_12_0_1_load = load float* %WBRAM_12_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_1_load"/></StgValue>
</operation>

<operation id="733" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2265" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:23  %WBRAM_12_1_1_addr = getelementptr [1024 x float]* @WBRAM_12_1_1, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_1_addr"/></StgValue>
</operation>

<operation id="734" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:24  %WBRAM_12_1_1_load = load float* %WBRAM_12_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_1_load"/></StgValue>
</operation>

<operation id="735" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2267" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:25  %WBRAM_12_2_1_addr = getelementptr [1024 x float]* @WBRAM_12_2_1, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_1_addr"/></StgValue>
</operation>

<operation id="736" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:26  %WBRAM_12_2_1_load = load float* %WBRAM_12_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_1_load"/></StgValue>
</operation>

<operation id="737" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2348" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:106  %tmp_166_12_i = fmul float %weights_local_load_12_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_12_i"/></StgValue>
</operation>

<operation id="738" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2409" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:21  %WBRAM_13_0_1_addr = getelementptr [1024 x float]* @WBRAM_13_0_1, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_1_addr"/></StgValue>
</operation>

<operation id="739" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2410" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:22  %WBRAM_13_0_1_load = load float* %WBRAM_13_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_1_load"/></StgValue>
</operation>

<operation id="740" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2411" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:23  %WBRAM_13_1_1_addr = getelementptr [1024 x float]* @WBRAM_13_1_1, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_1_addr"/></StgValue>
</operation>

<operation id="741" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:24  %WBRAM_13_1_1_load = load float* %WBRAM_13_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_1_load"/></StgValue>
</operation>

<operation id="742" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2413" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:25  %WBRAM_13_2_1_addr = getelementptr [1024 x float]* @WBRAM_13_2_1, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_1_addr"/></StgValue>
</operation>

<operation id="743" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:26  %WBRAM_13_2_1_load = load float* %WBRAM_13_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_1_load"/></StgValue>
</operation>

<operation id="744" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2494" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:106  %tmp_166_13_i = fmul float %weights_local_load_13_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_13_i"/></StgValue>
</operation>

<operation id="745" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2555" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:21  %WBRAM_14_0_1_addr = getelementptr [1024 x float]* @WBRAM_14_0_1, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_1_addr"/></StgValue>
</operation>

<operation id="746" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2556" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:22  %WBRAM_14_0_1_load = load float* %WBRAM_14_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_1_load"/></StgValue>
</operation>

<operation id="747" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2557" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:23  %WBRAM_14_1_1_addr = getelementptr [1024 x float]* @WBRAM_14_1_1, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_1_addr"/></StgValue>
</operation>

<operation id="748" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:24  %WBRAM_14_1_1_load = load float* %WBRAM_14_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_1_load"/></StgValue>
</operation>

<operation id="749" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2559" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:25  %WBRAM_14_2_1_addr = getelementptr [1024 x float]* @WBRAM_14_2_1, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_1_addr"/></StgValue>
</operation>

<operation id="750" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:26  %WBRAM_14_2_1_load = load float* %WBRAM_14_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_1_load"/></StgValue>
</operation>

<operation id="751" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2640" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:106  %tmp_166_14_i = fmul float %weights_local_load_14_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_14_i"/></StgValue>
</operation>

<operation id="752" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2701" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:21  %WBRAM_15_0_1_addr = getelementptr [1024 x float]* @WBRAM_15_0_1, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_1_addr"/></StgValue>
</operation>

<operation id="753" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2702" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:22  %WBRAM_15_0_1_load = load float* %WBRAM_15_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_1_load"/></StgValue>
</operation>

<operation id="754" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2703" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:23  %WBRAM_15_1_1_addr = getelementptr [1024 x float]* @WBRAM_15_1_1, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_1_addr"/></StgValue>
</operation>

<operation id="755" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:24  %WBRAM_15_1_1_load = load float* %WBRAM_15_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_1_load"/></StgValue>
</operation>

<operation id="756" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2705" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:25  %WBRAM_15_2_1_addr = getelementptr [1024 x float]* @WBRAM_15_2_1, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_1_addr"/></StgValue>
</operation>

<operation id="757" st_id="7" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:26  %WBRAM_15_2_1_load = load float* %WBRAM_15_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_1_load"/></StgValue>
</operation>

<operation id="758" st_id="7" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2786" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:106  %tmp_166_15_i = fmul float %weights_local_load_15_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_15_i"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="759" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="512" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:28  %WBRAM_0_0_1_load = load float* %WBRAM_0_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_1_load"/></StgValue>
</operation>

<operation id="760" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="514" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:30  %WBRAM_0_1_1_load = load float* %WBRAM_0_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_1_load"/></StgValue>
</operation>

<operation id="761" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="516" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:32  %WBRAM_0_2_1_load = load float* %WBRAM_0_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_1_load"/></StgValue>
</operation>

<operation id="762" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="596" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:112  %tmp_166_0_i = fmul float %weights_local_load_0_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_0_i"/></StgValue>
</operation>

<operation id="763" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="658" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:22  %WBRAM_1_0_1_load = load float* %WBRAM_1_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_1_load"/></StgValue>
</operation>

<operation id="764" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="660" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:24  %WBRAM_1_1_1_load = load float* %WBRAM_1_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_1_load"/></StgValue>
</operation>

<operation id="765" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="662" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:26  %WBRAM_1_2_1_load = load float* %WBRAM_1_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_1_load"/></StgValue>
</operation>

<operation id="766" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="742" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:106  %tmp_166_1_i = fmul float %weights_local_load_1_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_1_i"/></StgValue>
</operation>

<operation id="767" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="804" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:22  %WBRAM_2_0_1_load = load float* %WBRAM_2_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_1_load"/></StgValue>
</operation>

<operation id="768" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="806" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:24  %WBRAM_2_1_1_load = load float* %WBRAM_2_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_1_load"/></StgValue>
</operation>

<operation id="769" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="808" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:26  %WBRAM_2_2_1_load = load float* %WBRAM_2_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_1_load"/></StgValue>
</operation>

<operation id="770" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="888" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:106  %tmp_166_2_i = fmul float %weights_local_load_2_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_2_i"/></StgValue>
</operation>

<operation id="771" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="950" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:22  %WBRAM_3_0_1_load = load float* %WBRAM_3_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_1_load"/></StgValue>
</operation>

<operation id="772" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="952" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:24  %WBRAM_3_1_1_load = load float* %WBRAM_3_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_1_load"/></StgValue>
</operation>

<operation id="773" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="954" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:26  %WBRAM_3_2_1_load = load float* %WBRAM_3_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_1_load"/></StgValue>
</operation>

<operation id="774" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1034" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:106  %tmp_166_3_i = fmul float %weights_local_load_3_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_3_i"/></StgValue>
</operation>

<operation id="775" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1096" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:22  %WBRAM_4_0_1_load = load float* %WBRAM_4_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_1_load"/></StgValue>
</operation>

<operation id="776" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1098" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:24  %WBRAM_4_1_1_load = load float* %WBRAM_4_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_1_load"/></StgValue>
</operation>

<operation id="777" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1100" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:26  %WBRAM_4_2_1_load = load float* %WBRAM_4_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_1_load"/></StgValue>
</operation>

<operation id="778" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1180" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:106  %tmp_166_4_i = fmul float %weights_local_load_4_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_4_i"/></StgValue>
</operation>

<operation id="779" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1242" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:22  %WBRAM_5_0_1_load = load float* %WBRAM_5_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_1_load"/></StgValue>
</operation>

<operation id="780" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1244" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:24  %WBRAM_5_1_1_load = load float* %WBRAM_5_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_1_load"/></StgValue>
</operation>

<operation id="781" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1246" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:26  %WBRAM_5_2_1_load = load float* %WBRAM_5_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_1_load"/></StgValue>
</operation>

<operation id="782" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1326" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:106  %tmp_166_5_i = fmul float %weights_local_load_5_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_5_i"/></StgValue>
</operation>

<operation id="783" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1388" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:22  %WBRAM_6_0_1_load = load float* %WBRAM_6_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_1_load"/></StgValue>
</operation>

<operation id="784" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1390" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:24  %WBRAM_6_1_1_load = load float* %WBRAM_6_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_1_load"/></StgValue>
</operation>

<operation id="785" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1392" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:26  %WBRAM_6_2_1_load = load float* %WBRAM_6_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_1_load"/></StgValue>
</operation>

<operation id="786" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1472" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:106  %tmp_166_6_i = fmul float %weights_local_load_6_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_6_i"/></StgValue>
</operation>

<operation id="787" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1534" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:22  %WBRAM_7_0_1_load = load float* %WBRAM_7_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_1_load"/></StgValue>
</operation>

<operation id="788" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:24  %WBRAM_7_1_1_load = load float* %WBRAM_7_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_1_load"/></StgValue>
</operation>

<operation id="789" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:26  %WBRAM_7_2_1_load = load float* %WBRAM_7_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_1_load"/></StgValue>
</operation>

<operation id="790" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1618" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:106  %tmp_166_7_i = fmul float %weights_local_load_7_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_7_i"/></StgValue>
</operation>

<operation id="791" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1680" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:22  %WBRAM_8_0_1_load = load float* %WBRAM_8_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_1_load"/></StgValue>
</operation>

<operation id="792" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:24  %WBRAM_8_1_1_load = load float* %WBRAM_8_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_1_load"/></StgValue>
</operation>

<operation id="793" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:26  %WBRAM_8_2_1_load = load float* %WBRAM_8_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_1_load"/></StgValue>
</operation>

<operation id="794" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1764" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:106  %tmp_166_8_i = fmul float %weights_local_load_8_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_8_i"/></StgValue>
</operation>

<operation id="795" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1826" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:22  %WBRAM_9_0_1_load = load float* %WBRAM_9_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_1_load"/></StgValue>
</operation>

<operation id="796" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:24  %WBRAM_9_1_1_load = load float* %WBRAM_9_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_1_load"/></StgValue>
</operation>

<operation id="797" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:26  %WBRAM_9_2_1_load = load float* %WBRAM_9_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_1_load"/></StgValue>
</operation>

<operation id="798" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1910" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:106  %tmp_166_9_i = fmul float %weights_local_load_9_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_9_i"/></StgValue>
</operation>

<operation id="799" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1972" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:22  %WBRAM_10_0_1_load = load float* %WBRAM_10_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_1_load"/></StgValue>
</operation>

<operation id="800" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:24  %WBRAM_10_1_1_load = load float* %WBRAM_10_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_1_load"/></StgValue>
</operation>

<operation id="801" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:26  %WBRAM_10_2_1_load = load float* %WBRAM_10_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_1_load"/></StgValue>
</operation>

<operation id="802" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2056" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:106  %tmp_166_10_i = fmul float %weights_local_load_10_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_10_i"/></StgValue>
</operation>

<operation id="803" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2118" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:22  %WBRAM_11_0_1_load = load float* %WBRAM_11_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_1_load"/></StgValue>
</operation>

<operation id="804" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:24  %WBRAM_11_1_1_load = load float* %WBRAM_11_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_1_load"/></StgValue>
</operation>

<operation id="805" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:26  %WBRAM_11_2_1_load = load float* %WBRAM_11_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_1_load"/></StgValue>
</operation>

<operation id="806" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2202" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:106  %tmp_166_11_i = fmul float %weights_local_load_11_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_11_i"/></StgValue>
</operation>

<operation id="807" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2264" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:22  %WBRAM_12_0_1_load = load float* %WBRAM_12_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_1_load"/></StgValue>
</operation>

<operation id="808" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:24  %WBRAM_12_1_1_load = load float* %WBRAM_12_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_1_load"/></StgValue>
</operation>

<operation id="809" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:26  %WBRAM_12_2_1_load = load float* %WBRAM_12_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_1_load"/></StgValue>
</operation>

<operation id="810" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2348" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:106  %tmp_166_12_i = fmul float %weights_local_load_12_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_12_i"/></StgValue>
</operation>

<operation id="811" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2410" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:22  %WBRAM_13_0_1_load = load float* %WBRAM_13_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_1_load"/></StgValue>
</operation>

<operation id="812" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:24  %WBRAM_13_1_1_load = load float* %WBRAM_13_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_1_load"/></StgValue>
</operation>

<operation id="813" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:26  %WBRAM_13_2_1_load = load float* %WBRAM_13_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_1_load"/></StgValue>
</operation>

<operation id="814" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2494" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:106  %tmp_166_13_i = fmul float %weights_local_load_13_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_13_i"/></StgValue>
</operation>

<operation id="815" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2556" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:22  %WBRAM_14_0_1_load = load float* %WBRAM_14_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_1_load"/></StgValue>
</operation>

<operation id="816" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:24  %WBRAM_14_1_1_load = load float* %WBRAM_14_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_1_load"/></StgValue>
</operation>

<operation id="817" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:26  %WBRAM_14_2_1_load = load float* %WBRAM_14_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_1_load"/></StgValue>
</operation>

<operation id="818" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2640" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:106  %tmp_166_14_i = fmul float %weights_local_load_14_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_14_i"/></StgValue>
</operation>

<operation id="819" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2702" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:22  %WBRAM_15_0_1_load = load float* %WBRAM_15_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_1_load"/></StgValue>
</operation>

<operation id="820" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:24  %WBRAM_15_1_1_load = load float* %WBRAM_15_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_1_load"/></StgValue>
</operation>

<operation id="821" st_id="8" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:26  %WBRAM_15_2_1_load = load float* %WBRAM_15_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_1_load"/></StgValue>
</operation>

<operation id="822" st_id="8" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2786" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:106  %tmp_166_15_i = fmul float %weights_local_load_15_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_15_i"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="823" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="512" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:28  %WBRAM_0_0_1_load = load float* %WBRAM_0_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_1_load"/></StgValue>
</operation>

<operation id="824" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="514" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:30  %WBRAM_0_1_1_load = load float* %WBRAM_0_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_1_load"/></StgValue>
</operation>

<operation id="825" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="516" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:32  %WBRAM_0_2_1_load = load float* %WBRAM_0_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_1_load"/></StgValue>
</operation>

<operation id="826" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="596" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:112  %tmp_166_0_i = fmul float %weights_local_load_0_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_0_i"/></StgValue>
</operation>

<operation id="827" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="658" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:22  %WBRAM_1_0_1_load = load float* %WBRAM_1_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_1_load"/></StgValue>
</operation>

<operation id="828" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="660" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:24  %WBRAM_1_1_1_load = load float* %WBRAM_1_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_1_load"/></StgValue>
</operation>

<operation id="829" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="662" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:26  %WBRAM_1_2_1_load = load float* %WBRAM_1_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_1_load"/></StgValue>
</operation>

<operation id="830" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="742" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:106  %tmp_166_1_i = fmul float %weights_local_load_1_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_1_i"/></StgValue>
</operation>

<operation id="831" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="804" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:22  %WBRAM_2_0_1_load = load float* %WBRAM_2_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_1_load"/></StgValue>
</operation>

<operation id="832" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="806" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:24  %WBRAM_2_1_1_load = load float* %WBRAM_2_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_1_load"/></StgValue>
</operation>

<operation id="833" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="808" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:26  %WBRAM_2_2_1_load = load float* %WBRAM_2_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_1_load"/></StgValue>
</operation>

<operation id="834" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="888" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:106  %tmp_166_2_i = fmul float %weights_local_load_2_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_2_i"/></StgValue>
</operation>

<operation id="835" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="950" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:22  %WBRAM_3_0_1_load = load float* %WBRAM_3_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_1_load"/></StgValue>
</operation>

<operation id="836" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="952" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:24  %WBRAM_3_1_1_load = load float* %WBRAM_3_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_1_load"/></StgValue>
</operation>

<operation id="837" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="954" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:26  %WBRAM_3_2_1_load = load float* %WBRAM_3_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_1_load"/></StgValue>
</operation>

<operation id="838" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1034" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:106  %tmp_166_3_i = fmul float %weights_local_load_3_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_3_i"/></StgValue>
</operation>

<operation id="839" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1096" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:22  %WBRAM_4_0_1_load = load float* %WBRAM_4_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_1_load"/></StgValue>
</operation>

<operation id="840" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1098" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:24  %WBRAM_4_1_1_load = load float* %WBRAM_4_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_1_load"/></StgValue>
</operation>

<operation id="841" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1100" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:26  %WBRAM_4_2_1_load = load float* %WBRAM_4_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_1_load"/></StgValue>
</operation>

<operation id="842" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1180" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:106  %tmp_166_4_i = fmul float %weights_local_load_4_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_4_i"/></StgValue>
</operation>

<operation id="843" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1242" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:22  %WBRAM_5_0_1_load = load float* %WBRAM_5_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_1_load"/></StgValue>
</operation>

<operation id="844" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1244" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:24  %WBRAM_5_1_1_load = load float* %WBRAM_5_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_1_load"/></StgValue>
</operation>

<operation id="845" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1246" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:26  %WBRAM_5_2_1_load = load float* %WBRAM_5_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_1_load"/></StgValue>
</operation>

<operation id="846" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1326" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:106  %tmp_166_5_i = fmul float %weights_local_load_5_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_5_i"/></StgValue>
</operation>

<operation id="847" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1388" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:22  %WBRAM_6_0_1_load = load float* %WBRAM_6_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_1_load"/></StgValue>
</operation>

<operation id="848" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1390" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:24  %WBRAM_6_1_1_load = load float* %WBRAM_6_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_1_load"/></StgValue>
</operation>

<operation id="849" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1392" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:26  %WBRAM_6_2_1_load = load float* %WBRAM_6_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_1_load"/></StgValue>
</operation>

<operation id="850" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1472" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:106  %tmp_166_6_i = fmul float %weights_local_load_6_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_6_i"/></StgValue>
</operation>

<operation id="851" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1534" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:22  %WBRAM_7_0_1_load = load float* %WBRAM_7_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_1_load"/></StgValue>
</operation>

<operation id="852" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:24  %WBRAM_7_1_1_load = load float* %WBRAM_7_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_1_load"/></StgValue>
</operation>

<operation id="853" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:26  %WBRAM_7_2_1_load = load float* %WBRAM_7_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_1_load"/></StgValue>
</operation>

<operation id="854" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1618" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:106  %tmp_166_7_i = fmul float %weights_local_load_7_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_7_i"/></StgValue>
</operation>

<operation id="855" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1680" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:22  %WBRAM_8_0_1_load = load float* %WBRAM_8_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_1_load"/></StgValue>
</operation>

<operation id="856" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:24  %WBRAM_8_1_1_load = load float* %WBRAM_8_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_1_load"/></StgValue>
</operation>

<operation id="857" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:26  %WBRAM_8_2_1_load = load float* %WBRAM_8_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_1_load"/></StgValue>
</operation>

<operation id="858" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1764" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:106  %tmp_166_8_i = fmul float %weights_local_load_8_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_8_i"/></StgValue>
</operation>

<operation id="859" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1826" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:22  %WBRAM_9_0_1_load = load float* %WBRAM_9_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_1_load"/></StgValue>
</operation>

<operation id="860" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:24  %WBRAM_9_1_1_load = load float* %WBRAM_9_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_1_load"/></StgValue>
</operation>

<operation id="861" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:26  %WBRAM_9_2_1_load = load float* %WBRAM_9_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_1_load"/></StgValue>
</operation>

<operation id="862" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1910" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:106  %tmp_166_9_i = fmul float %weights_local_load_9_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_9_i"/></StgValue>
</operation>

<operation id="863" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1972" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:22  %WBRAM_10_0_1_load = load float* %WBRAM_10_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_1_load"/></StgValue>
</operation>

<operation id="864" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:24  %WBRAM_10_1_1_load = load float* %WBRAM_10_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_1_load"/></StgValue>
</operation>

<operation id="865" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:26  %WBRAM_10_2_1_load = load float* %WBRAM_10_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_1_load"/></StgValue>
</operation>

<operation id="866" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2056" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:106  %tmp_166_10_i = fmul float %weights_local_load_10_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_10_i"/></StgValue>
</operation>

<operation id="867" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2118" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:22  %WBRAM_11_0_1_load = load float* %WBRAM_11_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_1_load"/></StgValue>
</operation>

<operation id="868" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:24  %WBRAM_11_1_1_load = load float* %WBRAM_11_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_1_load"/></StgValue>
</operation>

<operation id="869" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:26  %WBRAM_11_2_1_load = load float* %WBRAM_11_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_1_load"/></StgValue>
</operation>

<operation id="870" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2202" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:106  %tmp_166_11_i = fmul float %weights_local_load_11_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_11_i"/></StgValue>
</operation>

<operation id="871" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2264" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:22  %WBRAM_12_0_1_load = load float* %WBRAM_12_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_1_load"/></StgValue>
</operation>

<operation id="872" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:24  %WBRAM_12_1_1_load = load float* %WBRAM_12_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_1_load"/></StgValue>
</operation>

<operation id="873" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:26  %WBRAM_12_2_1_load = load float* %WBRAM_12_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_1_load"/></StgValue>
</operation>

<operation id="874" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2348" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:106  %tmp_166_12_i = fmul float %weights_local_load_12_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_12_i"/></StgValue>
</operation>

<operation id="875" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2410" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:22  %WBRAM_13_0_1_load = load float* %WBRAM_13_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_1_load"/></StgValue>
</operation>

<operation id="876" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:24  %WBRAM_13_1_1_load = load float* %WBRAM_13_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_1_load"/></StgValue>
</operation>

<operation id="877" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:26  %WBRAM_13_2_1_load = load float* %WBRAM_13_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_1_load"/></StgValue>
</operation>

<operation id="878" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2494" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:106  %tmp_166_13_i = fmul float %weights_local_load_13_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_13_i"/></StgValue>
</operation>

<operation id="879" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2556" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:22  %WBRAM_14_0_1_load = load float* %WBRAM_14_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_1_load"/></StgValue>
</operation>

<operation id="880" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:24  %WBRAM_14_1_1_load = load float* %WBRAM_14_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_1_load"/></StgValue>
</operation>

<operation id="881" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:26  %WBRAM_14_2_1_load = load float* %WBRAM_14_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_1_load"/></StgValue>
</operation>

<operation id="882" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2640" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:106  %tmp_166_14_i = fmul float %weights_local_load_14_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_14_i"/></StgValue>
</operation>

<operation id="883" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2702" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:22  %WBRAM_15_0_1_load = load float* %WBRAM_15_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_1_load"/></StgValue>
</operation>

<operation id="884" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:24  %WBRAM_15_1_1_load = load float* %WBRAM_15_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_1_load"/></StgValue>
</operation>

<operation id="885" st_id="9" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:26  %WBRAM_15_2_1_load = load float* %WBRAM_15_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_1_load"/></StgValue>
</operation>

<operation id="886" st_id="9" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2786" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:106  %tmp_166_15_i = fmul float %weights_local_load_15_i, %p_read_9

]]></node>
<StgValue><ssdm name="tmp_166_15_i"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="887" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="512" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:28  %WBRAM_0_0_1_load = load float* %WBRAM_0_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_1_load"/></StgValue>
</operation>

<operation id="888" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="514" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:30  %WBRAM_0_1_1_load = load float* %WBRAM_0_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_1_load"/></StgValue>
</operation>

<operation id="889" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="516" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:32  %WBRAM_0_2_1_load = load float* %WBRAM_0_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_1_load"/></StgValue>
</operation>

<operation id="890" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="517" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:33  %weights_temp_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_1_load, float %WBRAM_0_1_1_load, float %WBRAM_0_2_1_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_1"/></StgValue>
</operation>

<operation id="891" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="605" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:121  %accumulator_0_i = fadd float %tmp_166_0_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_0_i"/></StgValue>
</operation>

<operation id="892" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="658" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:22  %WBRAM_1_0_1_load = load float* %WBRAM_1_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_1_load"/></StgValue>
</operation>

<operation id="893" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="660" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:24  %WBRAM_1_1_1_load = load float* %WBRAM_1_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_1_load"/></StgValue>
</operation>

<operation id="894" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="662" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:26  %WBRAM_1_2_1_load = load float* %WBRAM_1_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_1_load"/></StgValue>
</operation>

<operation id="895" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="663" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:27  %weights_temp_1_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_1_load, float %WBRAM_1_1_1_load, float %WBRAM_1_2_1_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_1_1"/></StgValue>
</operation>

<operation id="896" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="751" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:115  %accumulator_1_i = fadd float %tmp_166_1_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_1_i"/></StgValue>
</operation>

<operation id="897" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="804" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:22  %WBRAM_2_0_1_load = load float* %WBRAM_2_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_1_load"/></StgValue>
</operation>

<operation id="898" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="806" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:24  %WBRAM_2_1_1_load = load float* %WBRAM_2_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_1_load"/></StgValue>
</operation>

<operation id="899" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="808" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:26  %WBRAM_2_2_1_load = load float* %WBRAM_2_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_1_load"/></StgValue>
</operation>

<operation id="900" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="809" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:27  %weights_temp_1_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_1_load, float %WBRAM_2_1_1_load, float %WBRAM_2_2_1_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_1_2"/></StgValue>
</operation>

<operation id="901" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="897" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:115  %accumulator_2_i = fadd float %tmp_166_2_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_2_i"/></StgValue>
</operation>

<operation id="902" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="950" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:22  %WBRAM_3_0_1_load = load float* %WBRAM_3_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_1_load"/></StgValue>
</operation>

<operation id="903" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="952" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:24  %WBRAM_3_1_1_load = load float* %WBRAM_3_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_1_load"/></StgValue>
</operation>

<operation id="904" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="954" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:26  %WBRAM_3_2_1_load = load float* %WBRAM_3_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_1_load"/></StgValue>
</operation>

<operation id="905" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="955" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:27  %weights_temp_1_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_1_load, float %WBRAM_3_1_1_load, float %WBRAM_3_2_1_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_1_3"/></StgValue>
</operation>

<operation id="906" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1043" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:115  %accumulator_3_i = fadd float %tmp_166_3_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_3_i"/></StgValue>
</operation>

<operation id="907" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1096" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:22  %WBRAM_4_0_1_load = load float* %WBRAM_4_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_1_load"/></StgValue>
</operation>

<operation id="908" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1098" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:24  %WBRAM_4_1_1_load = load float* %WBRAM_4_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_1_load"/></StgValue>
</operation>

<operation id="909" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1100" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:26  %WBRAM_4_2_1_load = load float* %WBRAM_4_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_1_load"/></StgValue>
</operation>

<operation id="910" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1101" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:27  %weights_temp_1_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_1_load, float %WBRAM_4_1_1_load, float %WBRAM_4_2_1_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_1_4"/></StgValue>
</operation>

<operation id="911" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:115  %accumulator_4_i = fadd float %tmp_166_4_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_4_i"/></StgValue>
</operation>

<operation id="912" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1242" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:22  %WBRAM_5_0_1_load = load float* %WBRAM_5_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_1_load"/></StgValue>
</operation>

<operation id="913" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1244" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:24  %WBRAM_5_1_1_load = load float* %WBRAM_5_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_1_load"/></StgValue>
</operation>

<operation id="914" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1246" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:26  %WBRAM_5_2_1_load = load float* %WBRAM_5_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_1_load"/></StgValue>
</operation>

<operation id="915" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1247" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:27  %weights_temp_1_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_1_load, float %WBRAM_5_1_1_load, float %WBRAM_5_2_1_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_1_5"/></StgValue>
</operation>

<operation id="916" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1335" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:115  %accumulator_5_i = fadd float %tmp_166_5_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_5_i"/></StgValue>
</operation>

<operation id="917" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1388" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:22  %WBRAM_6_0_1_load = load float* %WBRAM_6_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_1_load"/></StgValue>
</operation>

<operation id="918" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1390" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:24  %WBRAM_6_1_1_load = load float* %WBRAM_6_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_1_load"/></StgValue>
</operation>

<operation id="919" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1392" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:26  %WBRAM_6_2_1_load = load float* %WBRAM_6_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_1_load"/></StgValue>
</operation>

<operation id="920" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1393" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:27  %weights_temp_1_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_1_load, float %WBRAM_6_1_1_load, float %WBRAM_6_2_1_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_1_6"/></StgValue>
</operation>

<operation id="921" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:115  %accumulator_6_i = fadd float %tmp_166_6_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_6_i"/></StgValue>
</operation>

<operation id="922" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1534" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:22  %WBRAM_7_0_1_load = load float* %WBRAM_7_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_1_load"/></StgValue>
</operation>

<operation id="923" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:24  %WBRAM_7_1_1_load = load float* %WBRAM_7_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_1_load"/></StgValue>
</operation>

<operation id="924" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:26  %WBRAM_7_2_1_load = load float* %WBRAM_7_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_1_load"/></StgValue>
</operation>

<operation id="925" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1539" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:27  %weights_temp_1_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_1_load, float %WBRAM_7_1_1_load, float %WBRAM_7_2_1_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_1_7"/></StgValue>
</operation>

<operation id="926" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1627" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:115  %accumulator_7_i = fadd float %tmp_166_7_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_7_i"/></StgValue>
</operation>

<operation id="927" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1680" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:22  %WBRAM_8_0_1_load = load float* %WBRAM_8_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_1_load"/></StgValue>
</operation>

<operation id="928" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:24  %WBRAM_8_1_1_load = load float* %WBRAM_8_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_1_load"/></StgValue>
</operation>

<operation id="929" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:26  %WBRAM_8_2_1_load = load float* %WBRAM_8_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_1_load"/></StgValue>
</operation>

<operation id="930" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1685" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:27  %weights_temp_1_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_1_load, float %WBRAM_8_1_1_load, float %WBRAM_8_2_1_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_1_8"/></StgValue>
</operation>

<operation id="931" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1773" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:115  %accumulator_8_i = fadd float %tmp_166_8_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_8_i"/></StgValue>
</operation>

<operation id="932" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1826" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:22  %WBRAM_9_0_1_load = load float* %WBRAM_9_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_1_load"/></StgValue>
</operation>

<operation id="933" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:24  %WBRAM_9_1_1_load = load float* %WBRAM_9_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_1_load"/></StgValue>
</operation>

<operation id="934" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:26  %WBRAM_9_2_1_load = load float* %WBRAM_9_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_1_load"/></StgValue>
</operation>

<operation id="935" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1831" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:27  %weights_temp_1_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_1_load, float %WBRAM_9_1_1_load, float %WBRAM_9_2_1_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_1_9"/></StgValue>
</operation>

<operation id="936" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1919" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:115  %accumulator_9_i = fadd float %tmp_166_9_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_9_i"/></StgValue>
</operation>

<operation id="937" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1972" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:22  %WBRAM_10_0_1_load = load float* %WBRAM_10_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_1_load"/></StgValue>
</operation>

<operation id="938" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:24  %WBRAM_10_1_1_load = load float* %WBRAM_10_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_1_load"/></StgValue>
</operation>

<operation id="939" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:26  %WBRAM_10_2_1_load = load float* %WBRAM_10_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_1_load"/></StgValue>
</operation>

<operation id="940" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1977" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:27  %weights_temp_1_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_1_load, float %WBRAM_10_1_1_load, float %WBRAM_10_2_1_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_1_10"/></StgValue>
</operation>

<operation id="941" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2065" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:115  %accumulator_10_i = fadd float %tmp_166_10_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_10_i"/></StgValue>
</operation>

<operation id="942" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2118" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:22  %WBRAM_11_0_1_load = load float* %WBRAM_11_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_1_load"/></StgValue>
</operation>

<operation id="943" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:24  %WBRAM_11_1_1_load = load float* %WBRAM_11_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_1_load"/></StgValue>
</operation>

<operation id="944" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:26  %WBRAM_11_2_1_load = load float* %WBRAM_11_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_1_load"/></StgValue>
</operation>

<operation id="945" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2123" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:27  %weights_temp_1_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_1_load, float %WBRAM_11_1_1_load, float %WBRAM_11_2_1_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_1_11"/></StgValue>
</operation>

<operation id="946" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2211" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:115  %accumulator_11_i = fadd float %tmp_166_11_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_11_i"/></StgValue>
</operation>

<operation id="947" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2264" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:22  %WBRAM_12_0_1_load = load float* %WBRAM_12_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_1_load"/></StgValue>
</operation>

<operation id="948" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:24  %WBRAM_12_1_1_load = load float* %WBRAM_12_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_1_load"/></StgValue>
</operation>

<operation id="949" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:26  %WBRAM_12_2_1_load = load float* %WBRAM_12_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_1_load"/></StgValue>
</operation>

<operation id="950" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2269" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:27  %weights_temp_1_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_1_load, float %WBRAM_12_1_1_load, float %WBRAM_12_2_1_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_1_12"/></StgValue>
</operation>

<operation id="951" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2357" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:115  %accumulator_12_i = fadd float %tmp_166_12_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_12_i"/></StgValue>
</operation>

<operation id="952" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2410" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:22  %WBRAM_13_0_1_load = load float* %WBRAM_13_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_1_load"/></StgValue>
</operation>

<operation id="953" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:24  %WBRAM_13_1_1_load = load float* %WBRAM_13_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_1_load"/></StgValue>
</operation>

<operation id="954" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:26  %WBRAM_13_2_1_load = load float* %WBRAM_13_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_1_load"/></StgValue>
</operation>

<operation id="955" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2415" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:27  %weights_temp_1_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_1_load, float %WBRAM_13_1_1_load, float %WBRAM_13_2_1_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_1_13"/></StgValue>
</operation>

<operation id="956" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2503" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:115  %accumulator_13_i = fadd float %tmp_166_13_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_13_i"/></StgValue>
</operation>

<operation id="957" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2556" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:22  %WBRAM_14_0_1_load = load float* %WBRAM_14_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_1_load"/></StgValue>
</operation>

<operation id="958" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:24  %WBRAM_14_1_1_load = load float* %WBRAM_14_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_1_load"/></StgValue>
</operation>

<operation id="959" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:26  %WBRAM_14_2_1_load = load float* %WBRAM_14_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_1_load"/></StgValue>
</operation>

<operation id="960" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2561" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:27  %weights_temp_1_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_1_load, float %WBRAM_14_1_1_load, float %WBRAM_14_2_1_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_1_14"/></StgValue>
</operation>

<operation id="961" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2649" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:115  %accumulator_14_i = fadd float %tmp_166_14_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_14_i"/></StgValue>
</operation>

<operation id="962" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2702" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:22  %WBRAM_15_0_1_load = load float* %WBRAM_15_0_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_1_load"/></StgValue>
</operation>

<operation id="963" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:24  %WBRAM_15_1_1_load = load float* %WBRAM_15_1_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_1_load"/></StgValue>
</operation>

<operation id="964" st_id="10" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:26  %WBRAM_15_2_1_load = load float* %WBRAM_15_2_1_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_1_load"/></StgValue>
</operation>

<operation id="965" st_id="10" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2707" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:27  %weights_temp_1_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_1_load, float %WBRAM_15_1_1_load, float %WBRAM_15_2_1_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_1_15"/></StgValue>
</operation>

<operation id="966" st_id="10" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2795" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:115  %accumulator_15_i = fadd float %tmp_166_15_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_15_i"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="967" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="518" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:34  %p_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1

]]></node>
<StgValue><ssdm name="p_i"/></StgValue>
</operation>

<operation id="968" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="597" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:113  %tmp_166_0_1_i = fmul float %p_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_0_1_i"/></StgValue>
</operation>

<operation id="969" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="605" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:121  %accumulator_0_i = fadd float %tmp_166_0_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_0_i"/></StgValue>
</operation>

<operation id="970" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="664" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:28  %p_9_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_1

]]></node>
<StgValue><ssdm name="p_9_i"/></StgValue>
</operation>

<operation id="971" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="743" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:107  %tmp_166_1_1_i = fmul float %p_9_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_1_1_i"/></StgValue>
</operation>

<operation id="972" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="751" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:115  %accumulator_1_i = fadd float %tmp_166_1_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_1_i"/></StgValue>
</operation>

<operation id="973" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="810" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:28  %p_17_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_2

]]></node>
<StgValue><ssdm name="p_17_i"/></StgValue>
</operation>

<operation id="974" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="889" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:107  %tmp_166_2_1_i = fmul float %p_17_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_2_1_i"/></StgValue>
</operation>

<operation id="975" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="897" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:115  %accumulator_2_i = fadd float %tmp_166_2_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_2_i"/></StgValue>
</operation>

<operation id="976" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="956" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:28  %p_25_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_3

]]></node>
<StgValue><ssdm name="p_25_i"/></StgValue>
</operation>

<operation id="977" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1035" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:107  %tmp_166_3_1_i = fmul float %p_25_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_3_1_i"/></StgValue>
</operation>

<operation id="978" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1043" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:115  %accumulator_3_i = fadd float %tmp_166_3_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_3_i"/></StgValue>
</operation>

<operation id="979" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1102" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:28  %p_33_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_4

]]></node>
<StgValue><ssdm name="p_33_i"/></StgValue>
</operation>

<operation id="980" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1181" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:107  %tmp_166_4_1_i = fmul float %p_33_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_4_1_i"/></StgValue>
</operation>

<operation id="981" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:115  %accumulator_4_i = fadd float %tmp_166_4_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_4_i"/></StgValue>
</operation>

<operation id="982" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1248" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:28  %p_41_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_5

]]></node>
<StgValue><ssdm name="p_41_i"/></StgValue>
</operation>

<operation id="983" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1327" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:107  %tmp_166_5_1_i = fmul float %p_41_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_5_1_i"/></StgValue>
</operation>

<operation id="984" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1335" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:115  %accumulator_5_i = fadd float %tmp_166_5_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_5_i"/></StgValue>
</operation>

<operation id="985" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1394" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:28  %p_49_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_6

]]></node>
<StgValue><ssdm name="p_49_i"/></StgValue>
</operation>

<operation id="986" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1473" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:107  %tmp_166_6_1_i = fmul float %p_49_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_6_1_i"/></StgValue>
</operation>

<operation id="987" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:115  %accumulator_6_i = fadd float %tmp_166_6_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_6_i"/></StgValue>
</operation>

<operation id="988" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1540" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:28  %p_57_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_7

]]></node>
<StgValue><ssdm name="p_57_i"/></StgValue>
</operation>

<operation id="989" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1619" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:107  %tmp_166_7_1_i = fmul float %p_57_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_7_1_i"/></StgValue>
</operation>

<operation id="990" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1627" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:115  %accumulator_7_i = fadd float %tmp_166_7_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_7_i"/></StgValue>
</operation>

<operation id="991" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1686" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:28  %p_65_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_8

]]></node>
<StgValue><ssdm name="p_65_i"/></StgValue>
</operation>

<operation id="992" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1765" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:107  %tmp_166_8_1_i = fmul float %p_65_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_8_1_i"/></StgValue>
</operation>

<operation id="993" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1773" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:115  %accumulator_8_i = fadd float %tmp_166_8_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_8_i"/></StgValue>
</operation>

<operation id="994" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1832" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:28  %p_73_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_9

]]></node>
<StgValue><ssdm name="p_73_i"/></StgValue>
</operation>

<operation id="995" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1911" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:107  %tmp_166_9_1_i = fmul float %p_73_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_9_1_i"/></StgValue>
</operation>

<operation id="996" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1919" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:115  %accumulator_9_i = fadd float %tmp_166_9_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_9_i"/></StgValue>
</operation>

<operation id="997" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1978" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:28  %p_81_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_10

]]></node>
<StgValue><ssdm name="p_81_i"/></StgValue>
</operation>

<operation id="998" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2057" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:107  %tmp_166_10_1_i = fmul float %p_81_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_10_1_i"/></StgValue>
</operation>

<operation id="999" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2065" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:115  %accumulator_10_i = fadd float %tmp_166_10_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_10_i"/></StgValue>
</operation>

<operation id="1000" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2124" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:28  %p_89_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_11

]]></node>
<StgValue><ssdm name="p_89_i"/></StgValue>
</operation>

<operation id="1001" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2203" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:107  %tmp_166_11_1_i = fmul float %p_89_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_11_1_i"/></StgValue>
</operation>

<operation id="1002" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2211" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:115  %accumulator_11_i = fadd float %tmp_166_11_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_11_i"/></StgValue>
</operation>

<operation id="1003" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2270" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:28  %p_97_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_12

]]></node>
<StgValue><ssdm name="p_97_i"/></StgValue>
</operation>

<operation id="1004" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2349" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:107  %tmp_166_12_1_i = fmul float %p_97_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_12_1_i"/></StgValue>
</operation>

<operation id="1005" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2357" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:115  %accumulator_12_i = fadd float %tmp_166_12_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_12_i"/></StgValue>
</operation>

<operation id="1006" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2416" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:28  %p_105_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_13

]]></node>
<StgValue><ssdm name="p_105_i"/></StgValue>
</operation>

<operation id="1007" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2495" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:107  %tmp_166_13_1_i = fmul float %p_105_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_13_1_i"/></StgValue>
</operation>

<operation id="1008" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2503" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:115  %accumulator_13_i = fadd float %tmp_166_13_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_13_i"/></StgValue>
</operation>

<operation id="1009" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2562" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:28  %p_113_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_14

]]></node>
<StgValue><ssdm name="p_113_i"/></StgValue>
</operation>

<operation id="1010" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2641" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:107  %tmp_166_14_1_i = fmul float %p_113_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_14_1_i"/></StgValue>
</operation>

<operation id="1011" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2649" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:115  %accumulator_14_i = fadd float %tmp_166_14_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_14_i"/></StgValue>
</operation>

<operation id="1012" st_id="11" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2708" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:28  %p_121_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_1_15

]]></node>
<StgValue><ssdm name="p_121_i"/></StgValue>
</operation>

<operation id="1013" st_id="11" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2787" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:107  %tmp_166_15_1_i = fmul float %p_121_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_15_1_i"/></StgValue>
</operation>

<operation id="1014" st_id="11" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2795" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:115  %accumulator_15_i = fadd float %tmp_166_15_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_15_i"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="1015" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="519" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:35  %WBRAM_0_0_2_addr = getelementptr [1024 x float]* @WBRAM_0_0_2, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_2_addr"/></StgValue>
</operation>

<operation id="1016" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="520" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:36  %WBRAM_0_0_2_load = load float* %WBRAM_0_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_2_load"/></StgValue>
</operation>

<operation id="1017" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="521" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:37  %WBRAM_0_1_2_addr = getelementptr [1024 x float]* @WBRAM_0_1_2, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_2_addr"/></StgValue>
</operation>

<operation id="1018" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="522" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:38  %WBRAM_0_1_2_load = load float* %WBRAM_0_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_2_load"/></StgValue>
</operation>

<operation id="1019" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="523" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:39  %WBRAM_0_2_2_addr = getelementptr [1024 x float]* @WBRAM_0_2_2, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_2_addr"/></StgValue>
</operation>

<operation id="1020" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="524" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:40  %WBRAM_0_2_2_load = load float* %WBRAM_0_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_2_load"/></StgValue>
</operation>

<operation id="1021" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="597" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:113  %tmp_166_0_1_i = fmul float %p_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_0_1_i"/></StgValue>
</operation>

<operation id="1022" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="605" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:121  %accumulator_0_i = fadd float %tmp_166_0_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_0_i"/></StgValue>
</operation>

<operation id="1023" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="665" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:29  %WBRAM_1_0_2_addr = getelementptr [1024 x float]* @WBRAM_1_0_2, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_2_addr"/></StgValue>
</operation>

<operation id="1024" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="666" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:30  %WBRAM_1_0_2_load = load float* %WBRAM_1_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_2_load"/></StgValue>
</operation>

<operation id="1025" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="667" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:31  %WBRAM_1_1_2_addr = getelementptr [1024 x float]* @WBRAM_1_1_2, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_2_addr"/></StgValue>
</operation>

<operation id="1026" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="668" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:32  %WBRAM_1_1_2_load = load float* %WBRAM_1_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_2_load"/></StgValue>
</operation>

<operation id="1027" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="669" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:33  %WBRAM_1_2_2_addr = getelementptr [1024 x float]* @WBRAM_1_2_2, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_2_addr"/></StgValue>
</operation>

<operation id="1028" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="670" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:34  %WBRAM_1_2_2_load = load float* %WBRAM_1_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_2_load"/></StgValue>
</operation>

<operation id="1029" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="743" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:107  %tmp_166_1_1_i = fmul float %p_9_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_1_1_i"/></StgValue>
</operation>

<operation id="1030" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="751" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:115  %accumulator_1_i = fadd float %tmp_166_1_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_1_i"/></StgValue>
</operation>

<operation id="1031" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="811" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:29  %WBRAM_2_0_2_addr = getelementptr [1024 x float]* @WBRAM_2_0_2, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_2_addr"/></StgValue>
</operation>

<operation id="1032" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="812" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:30  %WBRAM_2_0_2_load = load float* %WBRAM_2_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_2_load"/></StgValue>
</operation>

<operation id="1033" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="813" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:31  %WBRAM_2_1_2_addr = getelementptr [1024 x float]* @WBRAM_2_1_2, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_2_addr"/></StgValue>
</operation>

<operation id="1034" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="814" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:32  %WBRAM_2_1_2_load = load float* %WBRAM_2_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_2_load"/></StgValue>
</operation>

<operation id="1035" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="815" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:33  %WBRAM_2_2_2_addr = getelementptr [1024 x float]* @WBRAM_2_2_2, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_2_addr"/></StgValue>
</operation>

<operation id="1036" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="816" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:34  %WBRAM_2_2_2_load = load float* %WBRAM_2_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_2_load"/></StgValue>
</operation>

<operation id="1037" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="889" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:107  %tmp_166_2_1_i = fmul float %p_17_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_2_1_i"/></StgValue>
</operation>

<operation id="1038" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="897" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:115  %accumulator_2_i = fadd float %tmp_166_2_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_2_i"/></StgValue>
</operation>

<operation id="1039" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="957" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:29  %WBRAM_3_0_2_addr = getelementptr [1024 x float]* @WBRAM_3_0_2, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_2_addr"/></StgValue>
</operation>

<operation id="1040" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="958" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:30  %WBRAM_3_0_2_load = load float* %WBRAM_3_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_2_load"/></StgValue>
</operation>

<operation id="1041" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="959" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:31  %WBRAM_3_1_2_addr = getelementptr [1024 x float]* @WBRAM_3_1_2, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_2_addr"/></StgValue>
</operation>

<operation id="1042" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="960" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:32  %WBRAM_3_1_2_load = load float* %WBRAM_3_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_2_load"/></StgValue>
</operation>

<operation id="1043" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="961" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:33  %WBRAM_3_2_2_addr = getelementptr [1024 x float]* @WBRAM_3_2_2, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_2_addr"/></StgValue>
</operation>

<operation id="1044" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="962" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:34  %WBRAM_3_2_2_load = load float* %WBRAM_3_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_2_load"/></StgValue>
</operation>

<operation id="1045" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1035" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:107  %tmp_166_3_1_i = fmul float %p_25_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_3_1_i"/></StgValue>
</operation>

<operation id="1046" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1043" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:115  %accumulator_3_i = fadd float %tmp_166_3_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_3_i"/></StgValue>
</operation>

<operation id="1047" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1103" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:29  %WBRAM_4_0_2_addr = getelementptr [1024 x float]* @WBRAM_4_0_2, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_2_addr"/></StgValue>
</operation>

<operation id="1048" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1104" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:30  %WBRAM_4_0_2_load = load float* %WBRAM_4_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_2_load"/></StgValue>
</operation>

<operation id="1049" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1105" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:31  %WBRAM_4_1_2_addr = getelementptr [1024 x float]* @WBRAM_4_1_2, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_2_addr"/></StgValue>
</operation>

<operation id="1050" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1106" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:32  %WBRAM_4_1_2_load = load float* %WBRAM_4_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_2_load"/></StgValue>
</operation>

<operation id="1051" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1107" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:33  %WBRAM_4_2_2_addr = getelementptr [1024 x float]* @WBRAM_4_2_2, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_2_addr"/></StgValue>
</operation>

<operation id="1052" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1108" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:34  %WBRAM_4_2_2_load = load float* %WBRAM_4_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_2_load"/></StgValue>
</operation>

<operation id="1053" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1181" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:107  %tmp_166_4_1_i = fmul float %p_33_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_4_1_i"/></StgValue>
</operation>

<operation id="1054" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:115  %accumulator_4_i = fadd float %tmp_166_4_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_4_i"/></StgValue>
</operation>

<operation id="1055" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1249" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:29  %WBRAM_5_0_2_addr = getelementptr [1024 x float]* @WBRAM_5_0_2, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_2_addr"/></StgValue>
</operation>

<operation id="1056" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1250" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:30  %WBRAM_5_0_2_load = load float* %WBRAM_5_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_2_load"/></StgValue>
</operation>

<operation id="1057" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1251" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:31  %WBRAM_5_1_2_addr = getelementptr [1024 x float]* @WBRAM_5_1_2, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_2_addr"/></StgValue>
</operation>

<operation id="1058" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1252" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:32  %WBRAM_5_1_2_load = load float* %WBRAM_5_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_2_load"/></StgValue>
</operation>

<operation id="1059" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1253" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:33  %WBRAM_5_2_2_addr = getelementptr [1024 x float]* @WBRAM_5_2_2, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_2_addr"/></StgValue>
</operation>

<operation id="1060" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1254" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:34  %WBRAM_5_2_2_load = load float* %WBRAM_5_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_2_load"/></StgValue>
</operation>

<operation id="1061" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1327" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:107  %tmp_166_5_1_i = fmul float %p_41_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_5_1_i"/></StgValue>
</operation>

<operation id="1062" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1335" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:115  %accumulator_5_i = fadd float %tmp_166_5_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_5_i"/></StgValue>
</operation>

<operation id="1063" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1395" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:29  %WBRAM_6_0_2_addr = getelementptr [1024 x float]* @WBRAM_6_0_2, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_2_addr"/></StgValue>
</operation>

<operation id="1064" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1396" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:30  %WBRAM_6_0_2_load = load float* %WBRAM_6_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_2_load"/></StgValue>
</operation>

<operation id="1065" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1397" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:31  %WBRAM_6_1_2_addr = getelementptr [1024 x float]* @WBRAM_6_1_2, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_2_addr"/></StgValue>
</operation>

<operation id="1066" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1398" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:32  %WBRAM_6_1_2_load = load float* %WBRAM_6_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_2_load"/></StgValue>
</operation>

<operation id="1067" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1399" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:33  %WBRAM_6_2_2_addr = getelementptr [1024 x float]* @WBRAM_6_2_2, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_2_addr"/></StgValue>
</operation>

<operation id="1068" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1400" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:34  %WBRAM_6_2_2_load = load float* %WBRAM_6_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_2_load"/></StgValue>
</operation>

<operation id="1069" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1473" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:107  %tmp_166_6_1_i = fmul float %p_49_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_6_1_i"/></StgValue>
</operation>

<operation id="1070" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:115  %accumulator_6_i = fadd float %tmp_166_6_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_6_i"/></StgValue>
</operation>

<operation id="1071" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1541" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:29  %WBRAM_7_0_2_addr = getelementptr [1024 x float]* @WBRAM_7_0_2, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_2_addr"/></StgValue>
</operation>

<operation id="1072" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1542" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:30  %WBRAM_7_0_2_load = load float* %WBRAM_7_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_2_load"/></StgValue>
</operation>

<operation id="1073" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1543" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:31  %WBRAM_7_1_2_addr = getelementptr [1024 x float]* @WBRAM_7_1_2, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_2_addr"/></StgValue>
</operation>

<operation id="1074" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1544" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:32  %WBRAM_7_1_2_load = load float* %WBRAM_7_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_2_load"/></StgValue>
</operation>

<operation id="1075" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1545" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:33  %WBRAM_7_2_2_addr = getelementptr [1024 x float]* @WBRAM_7_2_2, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_2_addr"/></StgValue>
</operation>

<operation id="1076" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1546" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:34  %WBRAM_7_2_2_load = load float* %WBRAM_7_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_2_load"/></StgValue>
</operation>

<operation id="1077" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1619" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:107  %tmp_166_7_1_i = fmul float %p_57_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_7_1_i"/></StgValue>
</operation>

<operation id="1078" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1627" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:115  %accumulator_7_i = fadd float %tmp_166_7_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_7_i"/></StgValue>
</operation>

<operation id="1079" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1687" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:29  %WBRAM_8_0_2_addr = getelementptr [1024 x float]* @WBRAM_8_0_2, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_2_addr"/></StgValue>
</operation>

<operation id="1080" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1688" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:30  %WBRAM_8_0_2_load = load float* %WBRAM_8_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_2_load"/></StgValue>
</operation>

<operation id="1081" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1689" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:31  %WBRAM_8_1_2_addr = getelementptr [1024 x float]* @WBRAM_8_1_2, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_2_addr"/></StgValue>
</operation>

<operation id="1082" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1690" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:32  %WBRAM_8_1_2_load = load float* %WBRAM_8_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_2_load"/></StgValue>
</operation>

<operation id="1083" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1691" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:33  %WBRAM_8_2_2_addr = getelementptr [1024 x float]* @WBRAM_8_2_2, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_2_addr"/></StgValue>
</operation>

<operation id="1084" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1692" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:34  %WBRAM_8_2_2_load = load float* %WBRAM_8_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_2_load"/></StgValue>
</operation>

<operation id="1085" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1765" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:107  %tmp_166_8_1_i = fmul float %p_65_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_8_1_i"/></StgValue>
</operation>

<operation id="1086" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1773" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:115  %accumulator_8_i = fadd float %tmp_166_8_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_8_i"/></StgValue>
</operation>

<operation id="1087" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1833" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:29  %WBRAM_9_0_2_addr = getelementptr [1024 x float]* @WBRAM_9_0_2, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_2_addr"/></StgValue>
</operation>

<operation id="1088" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1834" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:30  %WBRAM_9_0_2_load = load float* %WBRAM_9_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_2_load"/></StgValue>
</operation>

<operation id="1089" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1835" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:31  %WBRAM_9_1_2_addr = getelementptr [1024 x float]* @WBRAM_9_1_2, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_2_addr"/></StgValue>
</operation>

<operation id="1090" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1836" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:32  %WBRAM_9_1_2_load = load float* %WBRAM_9_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_2_load"/></StgValue>
</operation>

<operation id="1091" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1837" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:33  %WBRAM_9_2_2_addr = getelementptr [1024 x float]* @WBRAM_9_2_2, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_2_addr"/></StgValue>
</operation>

<operation id="1092" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1838" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:34  %WBRAM_9_2_2_load = load float* %WBRAM_9_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_2_load"/></StgValue>
</operation>

<operation id="1093" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1911" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:107  %tmp_166_9_1_i = fmul float %p_73_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_9_1_i"/></StgValue>
</operation>

<operation id="1094" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1919" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:115  %accumulator_9_i = fadd float %tmp_166_9_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_9_i"/></StgValue>
</operation>

<operation id="1095" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1979" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:29  %WBRAM_10_0_2_addr = getelementptr [1024 x float]* @WBRAM_10_0_2, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_2_addr"/></StgValue>
</operation>

<operation id="1096" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1980" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:30  %WBRAM_10_0_2_load = load float* %WBRAM_10_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_2_load"/></StgValue>
</operation>

<operation id="1097" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1981" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:31  %WBRAM_10_1_2_addr = getelementptr [1024 x float]* @WBRAM_10_1_2, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_2_addr"/></StgValue>
</operation>

<operation id="1098" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1982" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:32  %WBRAM_10_1_2_load = load float* %WBRAM_10_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_2_load"/></StgValue>
</operation>

<operation id="1099" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1983" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:33  %WBRAM_10_2_2_addr = getelementptr [1024 x float]* @WBRAM_10_2_2, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_2_addr"/></StgValue>
</operation>

<operation id="1100" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1984" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:34  %WBRAM_10_2_2_load = load float* %WBRAM_10_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_2_load"/></StgValue>
</operation>

<operation id="1101" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2057" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:107  %tmp_166_10_1_i = fmul float %p_81_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_10_1_i"/></StgValue>
</operation>

<operation id="1102" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2065" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:115  %accumulator_10_i = fadd float %tmp_166_10_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_10_i"/></StgValue>
</operation>

<operation id="1103" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2125" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:29  %WBRAM_11_0_2_addr = getelementptr [1024 x float]* @WBRAM_11_0_2, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_2_addr"/></StgValue>
</operation>

<operation id="1104" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2126" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:30  %WBRAM_11_0_2_load = load float* %WBRAM_11_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_2_load"/></StgValue>
</operation>

<operation id="1105" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2127" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:31  %WBRAM_11_1_2_addr = getelementptr [1024 x float]* @WBRAM_11_1_2, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_2_addr"/></StgValue>
</operation>

<operation id="1106" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2128" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:32  %WBRAM_11_1_2_load = load float* %WBRAM_11_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_2_load"/></StgValue>
</operation>

<operation id="1107" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2129" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:33  %WBRAM_11_2_2_addr = getelementptr [1024 x float]* @WBRAM_11_2_2, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_2_addr"/></StgValue>
</operation>

<operation id="1108" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2130" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:34  %WBRAM_11_2_2_load = load float* %WBRAM_11_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_2_load"/></StgValue>
</operation>

<operation id="1109" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2203" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:107  %tmp_166_11_1_i = fmul float %p_89_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_11_1_i"/></StgValue>
</operation>

<operation id="1110" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2211" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:115  %accumulator_11_i = fadd float %tmp_166_11_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_11_i"/></StgValue>
</operation>

<operation id="1111" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2271" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:29  %WBRAM_12_0_2_addr = getelementptr [1024 x float]* @WBRAM_12_0_2, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_2_addr"/></StgValue>
</operation>

<operation id="1112" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2272" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:30  %WBRAM_12_0_2_load = load float* %WBRAM_12_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_2_load"/></StgValue>
</operation>

<operation id="1113" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2273" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:31  %WBRAM_12_1_2_addr = getelementptr [1024 x float]* @WBRAM_12_1_2, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_2_addr"/></StgValue>
</operation>

<operation id="1114" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2274" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:32  %WBRAM_12_1_2_load = load float* %WBRAM_12_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_2_load"/></StgValue>
</operation>

<operation id="1115" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2275" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:33  %WBRAM_12_2_2_addr = getelementptr [1024 x float]* @WBRAM_12_2_2, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_2_addr"/></StgValue>
</operation>

<operation id="1116" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2276" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:34  %WBRAM_12_2_2_load = load float* %WBRAM_12_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_2_load"/></StgValue>
</operation>

<operation id="1117" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2349" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:107  %tmp_166_12_1_i = fmul float %p_97_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_12_1_i"/></StgValue>
</operation>

<operation id="1118" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2357" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:115  %accumulator_12_i = fadd float %tmp_166_12_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_12_i"/></StgValue>
</operation>

<operation id="1119" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2417" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:29  %WBRAM_13_0_2_addr = getelementptr [1024 x float]* @WBRAM_13_0_2, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_2_addr"/></StgValue>
</operation>

<operation id="1120" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2418" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:30  %WBRAM_13_0_2_load = load float* %WBRAM_13_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_2_load"/></StgValue>
</operation>

<operation id="1121" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2419" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:31  %WBRAM_13_1_2_addr = getelementptr [1024 x float]* @WBRAM_13_1_2, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_2_addr"/></StgValue>
</operation>

<operation id="1122" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2420" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:32  %WBRAM_13_1_2_load = load float* %WBRAM_13_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_2_load"/></StgValue>
</operation>

<operation id="1123" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2421" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:33  %WBRAM_13_2_2_addr = getelementptr [1024 x float]* @WBRAM_13_2_2, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_2_addr"/></StgValue>
</operation>

<operation id="1124" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2422" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:34  %WBRAM_13_2_2_load = load float* %WBRAM_13_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_2_load"/></StgValue>
</operation>

<operation id="1125" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2495" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:107  %tmp_166_13_1_i = fmul float %p_105_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_13_1_i"/></StgValue>
</operation>

<operation id="1126" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2503" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:115  %accumulator_13_i = fadd float %tmp_166_13_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_13_i"/></StgValue>
</operation>

<operation id="1127" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2563" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:29  %WBRAM_14_0_2_addr = getelementptr [1024 x float]* @WBRAM_14_0_2, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_2_addr"/></StgValue>
</operation>

<operation id="1128" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2564" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:30  %WBRAM_14_0_2_load = load float* %WBRAM_14_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_2_load"/></StgValue>
</operation>

<operation id="1129" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2565" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:31  %WBRAM_14_1_2_addr = getelementptr [1024 x float]* @WBRAM_14_1_2, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_2_addr"/></StgValue>
</operation>

<operation id="1130" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2566" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:32  %WBRAM_14_1_2_load = load float* %WBRAM_14_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_2_load"/></StgValue>
</operation>

<operation id="1131" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2567" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:33  %WBRAM_14_2_2_addr = getelementptr [1024 x float]* @WBRAM_14_2_2, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_2_addr"/></StgValue>
</operation>

<operation id="1132" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2568" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:34  %WBRAM_14_2_2_load = load float* %WBRAM_14_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_2_load"/></StgValue>
</operation>

<operation id="1133" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2641" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:107  %tmp_166_14_1_i = fmul float %p_113_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_14_1_i"/></StgValue>
</operation>

<operation id="1134" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2649" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:115  %accumulator_14_i = fadd float %tmp_166_14_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_14_i"/></StgValue>
</operation>

<operation id="1135" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2709" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:29  %WBRAM_15_0_2_addr = getelementptr [1024 x float]* @WBRAM_15_0_2, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_2_addr"/></StgValue>
</operation>

<operation id="1136" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2710" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:30  %WBRAM_15_0_2_load = load float* %WBRAM_15_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_2_load"/></StgValue>
</operation>

<operation id="1137" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2711" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:31  %WBRAM_15_1_2_addr = getelementptr [1024 x float]* @WBRAM_15_1_2, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_2_addr"/></StgValue>
</operation>

<operation id="1138" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2712" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:32  %WBRAM_15_1_2_load = load float* %WBRAM_15_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_2_load"/></StgValue>
</operation>

<operation id="1139" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2713" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:33  %WBRAM_15_2_2_addr = getelementptr [1024 x float]* @WBRAM_15_2_2, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_2_addr"/></StgValue>
</operation>

<operation id="1140" st_id="12" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2714" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:34  %WBRAM_15_2_2_load = load float* %WBRAM_15_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_2_load"/></StgValue>
</operation>

<operation id="1141" st_id="12" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2787" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:107  %tmp_166_15_1_i = fmul float %p_121_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_15_1_i"/></StgValue>
</operation>

<operation id="1142" st_id="12" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2795" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:115  %accumulator_15_i = fadd float %tmp_166_15_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_15_i"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="1143" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="520" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:36  %WBRAM_0_0_2_load = load float* %WBRAM_0_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_2_load"/></StgValue>
</operation>

<operation id="1144" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="522" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:38  %WBRAM_0_1_2_load = load float* %WBRAM_0_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_2_load"/></StgValue>
</operation>

<operation id="1145" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="524" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:40  %WBRAM_0_2_2_load = load float* %WBRAM_0_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_2_load"/></StgValue>
</operation>

<operation id="1146" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="597" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:113  %tmp_166_0_1_i = fmul float %p_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_0_1_i"/></StgValue>
</operation>

<operation id="1147" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="605" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:121  %accumulator_0_i = fadd float %tmp_166_0_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_0_i"/></StgValue>
</operation>

<operation id="1148" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="666" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:30  %WBRAM_1_0_2_load = load float* %WBRAM_1_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_2_load"/></StgValue>
</operation>

<operation id="1149" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="668" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:32  %WBRAM_1_1_2_load = load float* %WBRAM_1_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_2_load"/></StgValue>
</operation>

<operation id="1150" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="670" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:34  %WBRAM_1_2_2_load = load float* %WBRAM_1_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_2_load"/></StgValue>
</operation>

<operation id="1151" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="743" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:107  %tmp_166_1_1_i = fmul float %p_9_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_1_1_i"/></StgValue>
</operation>

<operation id="1152" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="751" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:115  %accumulator_1_i = fadd float %tmp_166_1_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_1_i"/></StgValue>
</operation>

<operation id="1153" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="812" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:30  %WBRAM_2_0_2_load = load float* %WBRAM_2_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_2_load"/></StgValue>
</operation>

<operation id="1154" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="814" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:32  %WBRAM_2_1_2_load = load float* %WBRAM_2_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_2_load"/></StgValue>
</operation>

<operation id="1155" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="816" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:34  %WBRAM_2_2_2_load = load float* %WBRAM_2_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_2_load"/></StgValue>
</operation>

<operation id="1156" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="889" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:107  %tmp_166_2_1_i = fmul float %p_17_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_2_1_i"/></StgValue>
</operation>

<operation id="1157" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="897" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:115  %accumulator_2_i = fadd float %tmp_166_2_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_2_i"/></StgValue>
</operation>

<operation id="1158" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="958" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:30  %WBRAM_3_0_2_load = load float* %WBRAM_3_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_2_load"/></StgValue>
</operation>

<operation id="1159" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="960" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:32  %WBRAM_3_1_2_load = load float* %WBRAM_3_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_2_load"/></StgValue>
</operation>

<operation id="1160" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="962" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:34  %WBRAM_3_2_2_load = load float* %WBRAM_3_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_2_load"/></StgValue>
</operation>

<operation id="1161" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1035" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:107  %tmp_166_3_1_i = fmul float %p_25_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_3_1_i"/></StgValue>
</operation>

<operation id="1162" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1043" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:115  %accumulator_3_i = fadd float %tmp_166_3_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_3_i"/></StgValue>
</operation>

<operation id="1163" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1104" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:30  %WBRAM_4_0_2_load = load float* %WBRAM_4_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_2_load"/></StgValue>
</operation>

<operation id="1164" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1106" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:32  %WBRAM_4_1_2_load = load float* %WBRAM_4_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_2_load"/></StgValue>
</operation>

<operation id="1165" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1108" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:34  %WBRAM_4_2_2_load = load float* %WBRAM_4_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_2_load"/></StgValue>
</operation>

<operation id="1166" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1181" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:107  %tmp_166_4_1_i = fmul float %p_33_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_4_1_i"/></StgValue>
</operation>

<operation id="1167" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:115  %accumulator_4_i = fadd float %tmp_166_4_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_4_i"/></StgValue>
</operation>

<operation id="1168" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1250" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:30  %WBRAM_5_0_2_load = load float* %WBRAM_5_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_2_load"/></StgValue>
</operation>

<operation id="1169" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1252" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:32  %WBRAM_5_1_2_load = load float* %WBRAM_5_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_2_load"/></StgValue>
</operation>

<operation id="1170" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1254" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:34  %WBRAM_5_2_2_load = load float* %WBRAM_5_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_2_load"/></StgValue>
</operation>

<operation id="1171" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1327" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:107  %tmp_166_5_1_i = fmul float %p_41_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_5_1_i"/></StgValue>
</operation>

<operation id="1172" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1335" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:115  %accumulator_5_i = fadd float %tmp_166_5_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_5_i"/></StgValue>
</operation>

<operation id="1173" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1396" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:30  %WBRAM_6_0_2_load = load float* %WBRAM_6_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_2_load"/></StgValue>
</operation>

<operation id="1174" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1398" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:32  %WBRAM_6_1_2_load = load float* %WBRAM_6_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_2_load"/></StgValue>
</operation>

<operation id="1175" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1400" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:34  %WBRAM_6_2_2_load = load float* %WBRAM_6_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_2_load"/></StgValue>
</operation>

<operation id="1176" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1473" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:107  %tmp_166_6_1_i = fmul float %p_49_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_6_1_i"/></StgValue>
</operation>

<operation id="1177" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:115  %accumulator_6_i = fadd float %tmp_166_6_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_6_i"/></StgValue>
</operation>

<operation id="1178" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1542" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:30  %WBRAM_7_0_2_load = load float* %WBRAM_7_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_2_load"/></StgValue>
</operation>

<operation id="1179" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1544" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:32  %WBRAM_7_1_2_load = load float* %WBRAM_7_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_2_load"/></StgValue>
</operation>

<operation id="1180" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1546" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:34  %WBRAM_7_2_2_load = load float* %WBRAM_7_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_2_load"/></StgValue>
</operation>

<operation id="1181" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1619" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:107  %tmp_166_7_1_i = fmul float %p_57_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_7_1_i"/></StgValue>
</operation>

<operation id="1182" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1627" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:115  %accumulator_7_i = fadd float %tmp_166_7_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_7_i"/></StgValue>
</operation>

<operation id="1183" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1688" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:30  %WBRAM_8_0_2_load = load float* %WBRAM_8_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_2_load"/></StgValue>
</operation>

<operation id="1184" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1690" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:32  %WBRAM_8_1_2_load = load float* %WBRAM_8_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_2_load"/></StgValue>
</operation>

<operation id="1185" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1692" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:34  %WBRAM_8_2_2_load = load float* %WBRAM_8_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_2_load"/></StgValue>
</operation>

<operation id="1186" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1765" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:107  %tmp_166_8_1_i = fmul float %p_65_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_8_1_i"/></StgValue>
</operation>

<operation id="1187" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1773" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:115  %accumulator_8_i = fadd float %tmp_166_8_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_8_i"/></StgValue>
</operation>

<operation id="1188" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1834" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:30  %WBRAM_9_0_2_load = load float* %WBRAM_9_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_2_load"/></StgValue>
</operation>

<operation id="1189" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1836" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:32  %WBRAM_9_1_2_load = load float* %WBRAM_9_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_2_load"/></StgValue>
</operation>

<operation id="1190" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1838" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:34  %WBRAM_9_2_2_load = load float* %WBRAM_9_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_2_load"/></StgValue>
</operation>

<operation id="1191" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1911" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:107  %tmp_166_9_1_i = fmul float %p_73_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_9_1_i"/></StgValue>
</operation>

<operation id="1192" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1919" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:115  %accumulator_9_i = fadd float %tmp_166_9_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_9_i"/></StgValue>
</operation>

<operation id="1193" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1980" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:30  %WBRAM_10_0_2_load = load float* %WBRAM_10_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_2_load"/></StgValue>
</operation>

<operation id="1194" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1982" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:32  %WBRAM_10_1_2_load = load float* %WBRAM_10_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_2_load"/></StgValue>
</operation>

<operation id="1195" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1984" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:34  %WBRAM_10_2_2_load = load float* %WBRAM_10_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_2_load"/></StgValue>
</operation>

<operation id="1196" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2057" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:107  %tmp_166_10_1_i = fmul float %p_81_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_10_1_i"/></StgValue>
</operation>

<operation id="1197" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2065" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:115  %accumulator_10_i = fadd float %tmp_166_10_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_10_i"/></StgValue>
</operation>

<operation id="1198" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2126" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:30  %WBRAM_11_0_2_load = load float* %WBRAM_11_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_2_load"/></StgValue>
</operation>

<operation id="1199" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2128" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:32  %WBRAM_11_1_2_load = load float* %WBRAM_11_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_2_load"/></StgValue>
</operation>

<operation id="1200" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2130" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:34  %WBRAM_11_2_2_load = load float* %WBRAM_11_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_2_load"/></StgValue>
</operation>

<operation id="1201" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2203" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:107  %tmp_166_11_1_i = fmul float %p_89_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_11_1_i"/></StgValue>
</operation>

<operation id="1202" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2211" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:115  %accumulator_11_i = fadd float %tmp_166_11_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_11_i"/></StgValue>
</operation>

<operation id="1203" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2272" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:30  %WBRAM_12_0_2_load = load float* %WBRAM_12_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_2_load"/></StgValue>
</operation>

<operation id="1204" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2274" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:32  %WBRAM_12_1_2_load = load float* %WBRAM_12_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_2_load"/></StgValue>
</operation>

<operation id="1205" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2276" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:34  %WBRAM_12_2_2_load = load float* %WBRAM_12_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_2_load"/></StgValue>
</operation>

<operation id="1206" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2349" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:107  %tmp_166_12_1_i = fmul float %p_97_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_12_1_i"/></StgValue>
</operation>

<operation id="1207" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2357" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:115  %accumulator_12_i = fadd float %tmp_166_12_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_12_i"/></StgValue>
</operation>

<operation id="1208" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2418" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:30  %WBRAM_13_0_2_load = load float* %WBRAM_13_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_2_load"/></StgValue>
</operation>

<operation id="1209" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2420" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:32  %WBRAM_13_1_2_load = load float* %WBRAM_13_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_2_load"/></StgValue>
</operation>

<operation id="1210" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2422" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:34  %WBRAM_13_2_2_load = load float* %WBRAM_13_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_2_load"/></StgValue>
</operation>

<operation id="1211" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2495" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:107  %tmp_166_13_1_i = fmul float %p_105_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_13_1_i"/></StgValue>
</operation>

<operation id="1212" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2503" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:115  %accumulator_13_i = fadd float %tmp_166_13_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_13_i"/></StgValue>
</operation>

<operation id="1213" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2564" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:30  %WBRAM_14_0_2_load = load float* %WBRAM_14_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_2_load"/></StgValue>
</operation>

<operation id="1214" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2566" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:32  %WBRAM_14_1_2_load = load float* %WBRAM_14_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_2_load"/></StgValue>
</operation>

<operation id="1215" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2568" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:34  %WBRAM_14_2_2_load = load float* %WBRAM_14_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_2_load"/></StgValue>
</operation>

<operation id="1216" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2641" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:107  %tmp_166_14_1_i = fmul float %p_113_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_14_1_i"/></StgValue>
</operation>

<operation id="1217" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2649" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:115  %accumulator_14_i = fadd float %tmp_166_14_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_14_i"/></StgValue>
</operation>

<operation id="1218" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2710" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:30  %WBRAM_15_0_2_load = load float* %WBRAM_15_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_2_load"/></StgValue>
</operation>

<operation id="1219" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2712" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:32  %WBRAM_15_1_2_load = load float* %WBRAM_15_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_2_load"/></StgValue>
</operation>

<operation id="1220" st_id="13" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2714" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:34  %WBRAM_15_2_2_load = load float* %WBRAM_15_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_2_load"/></StgValue>
</operation>

<operation id="1221" st_id="13" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2787" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:107  %tmp_166_15_1_i = fmul float %p_121_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_15_1_i"/></StgValue>
</operation>

<operation id="1222" st_id="13" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2795" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:115  %accumulator_15_i = fadd float %tmp_166_15_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_15_i"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="1223" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="520" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:36  %WBRAM_0_0_2_load = load float* %WBRAM_0_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_2_load"/></StgValue>
</operation>

<operation id="1224" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="522" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:38  %WBRAM_0_1_2_load = load float* %WBRAM_0_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_2_load"/></StgValue>
</operation>

<operation id="1225" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="524" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:40  %WBRAM_0_2_2_load = load float* %WBRAM_0_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_2_load"/></StgValue>
</operation>

<operation id="1226" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="597" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:113  %tmp_166_0_1_i = fmul float %p_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_0_1_i"/></StgValue>
</operation>

<operation id="1227" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="605" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:121  %accumulator_0_i = fadd float %tmp_166_0_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_0_i"/></StgValue>
</operation>

<operation id="1228" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="666" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:30  %WBRAM_1_0_2_load = load float* %WBRAM_1_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_2_load"/></StgValue>
</operation>

<operation id="1229" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="668" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:32  %WBRAM_1_1_2_load = load float* %WBRAM_1_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_2_load"/></StgValue>
</operation>

<operation id="1230" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="670" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:34  %WBRAM_1_2_2_load = load float* %WBRAM_1_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_2_load"/></StgValue>
</operation>

<operation id="1231" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="743" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:107  %tmp_166_1_1_i = fmul float %p_9_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_1_1_i"/></StgValue>
</operation>

<operation id="1232" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="751" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:115  %accumulator_1_i = fadd float %tmp_166_1_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_1_i"/></StgValue>
</operation>

<operation id="1233" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="812" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:30  %WBRAM_2_0_2_load = load float* %WBRAM_2_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_2_load"/></StgValue>
</operation>

<operation id="1234" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="814" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:32  %WBRAM_2_1_2_load = load float* %WBRAM_2_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_2_load"/></StgValue>
</operation>

<operation id="1235" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="816" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:34  %WBRAM_2_2_2_load = load float* %WBRAM_2_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_2_load"/></StgValue>
</operation>

<operation id="1236" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="889" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:107  %tmp_166_2_1_i = fmul float %p_17_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_2_1_i"/></StgValue>
</operation>

<operation id="1237" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="897" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:115  %accumulator_2_i = fadd float %tmp_166_2_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_2_i"/></StgValue>
</operation>

<operation id="1238" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="958" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:30  %WBRAM_3_0_2_load = load float* %WBRAM_3_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_2_load"/></StgValue>
</operation>

<operation id="1239" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="960" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:32  %WBRAM_3_1_2_load = load float* %WBRAM_3_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_2_load"/></StgValue>
</operation>

<operation id="1240" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="962" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:34  %WBRAM_3_2_2_load = load float* %WBRAM_3_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_2_load"/></StgValue>
</operation>

<operation id="1241" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1035" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:107  %tmp_166_3_1_i = fmul float %p_25_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_3_1_i"/></StgValue>
</operation>

<operation id="1242" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1043" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:115  %accumulator_3_i = fadd float %tmp_166_3_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_3_i"/></StgValue>
</operation>

<operation id="1243" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1104" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:30  %WBRAM_4_0_2_load = load float* %WBRAM_4_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_2_load"/></StgValue>
</operation>

<operation id="1244" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1106" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:32  %WBRAM_4_1_2_load = load float* %WBRAM_4_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_2_load"/></StgValue>
</operation>

<operation id="1245" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1108" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:34  %WBRAM_4_2_2_load = load float* %WBRAM_4_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_2_load"/></StgValue>
</operation>

<operation id="1246" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1181" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:107  %tmp_166_4_1_i = fmul float %p_33_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_4_1_i"/></StgValue>
</operation>

<operation id="1247" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1189" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:115  %accumulator_4_i = fadd float %tmp_166_4_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_4_i"/></StgValue>
</operation>

<operation id="1248" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1250" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:30  %WBRAM_5_0_2_load = load float* %WBRAM_5_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_2_load"/></StgValue>
</operation>

<operation id="1249" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1252" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:32  %WBRAM_5_1_2_load = load float* %WBRAM_5_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_2_load"/></StgValue>
</operation>

<operation id="1250" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1254" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:34  %WBRAM_5_2_2_load = load float* %WBRAM_5_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_2_load"/></StgValue>
</operation>

<operation id="1251" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1327" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:107  %tmp_166_5_1_i = fmul float %p_41_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_5_1_i"/></StgValue>
</operation>

<operation id="1252" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1335" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:115  %accumulator_5_i = fadd float %tmp_166_5_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_5_i"/></StgValue>
</operation>

<operation id="1253" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1396" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:30  %WBRAM_6_0_2_load = load float* %WBRAM_6_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_2_load"/></StgValue>
</operation>

<operation id="1254" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1398" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:32  %WBRAM_6_1_2_load = load float* %WBRAM_6_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_2_load"/></StgValue>
</operation>

<operation id="1255" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1400" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:34  %WBRAM_6_2_2_load = load float* %WBRAM_6_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_2_load"/></StgValue>
</operation>

<operation id="1256" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1473" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:107  %tmp_166_6_1_i = fmul float %p_49_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_6_1_i"/></StgValue>
</operation>

<operation id="1257" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1481" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:115  %accumulator_6_i = fadd float %tmp_166_6_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_6_i"/></StgValue>
</operation>

<operation id="1258" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1542" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:30  %WBRAM_7_0_2_load = load float* %WBRAM_7_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_2_load"/></StgValue>
</operation>

<operation id="1259" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1544" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:32  %WBRAM_7_1_2_load = load float* %WBRAM_7_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_2_load"/></StgValue>
</operation>

<operation id="1260" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1546" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:34  %WBRAM_7_2_2_load = load float* %WBRAM_7_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_2_load"/></StgValue>
</operation>

<operation id="1261" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1619" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:107  %tmp_166_7_1_i = fmul float %p_57_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_7_1_i"/></StgValue>
</operation>

<operation id="1262" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1627" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:115  %accumulator_7_i = fadd float %tmp_166_7_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_7_i"/></StgValue>
</operation>

<operation id="1263" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1688" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:30  %WBRAM_8_0_2_load = load float* %WBRAM_8_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_2_load"/></StgValue>
</operation>

<operation id="1264" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1690" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:32  %WBRAM_8_1_2_load = load float* %WBRAM_8_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_2_load"/></StgValue>
</operation>

<operation id="1265" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1692" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:34  %WBRAM_8_2_2_load = load float* %WBRAM_8_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_2_load"/></StgValue>
</operation>

<operation id="1266" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1765" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:107  %tmp_166_8_1_i = fmul float %p_65_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_8_1_i"/></StgValue>
</operation>

<operation id="1267" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1773" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:115  %accumulator_8_i = fadd float %tmp_166_8_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_8_i"/></StgValue>
</operation>

<operation id="1268" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1834" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:30  %WBRAM_9_0_2_load = load float* %WBRAM_9_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_2_load"/></StgValue>
</operation>

<operation id="1269" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1836" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:32  %WBRAM_9_1_2_load = load float* %WBRAM_9_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_2_load"/></StgValue>
</operation>

<operation id="1270" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1838" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:34  %WBRAM_9_2_2_load = load float* %WBRAM_9_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_2_load"/></StgValue>
</operation>

<operation id="1271" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1911" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:107  %tmp_166_9_1_i = fmul float %p_73_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_9_1_i"/></StgValue>
</operation>

<operation id="1272" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1919" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:115  %accumulator_9_i = fadd float %tmp_166_9_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_9_i"/></StgValue>
</operation>

<operation id="1273" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1980" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:30  %WBRAM_10_0_2_load = load float* %WBRAM_10_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_2_load"/></StgValue>
</operation>

<operation id="1274" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1982" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:32  %WBRAM_10_1_2_load = load float* %WBRAM_10_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_2_load"/></StgValue>
</operation>

<operation id="1275" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1984" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:34  %WBRAM_10_2_2_load = load float* %WBRAM_10_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_2_load"/></StgValue>
</operation>

<operation id="1276" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2057" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:107  %tmp_166_10_1_i = fmul float %p_81_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_10_1_i"/></StgValue>
</operation>

<operation id="1277" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2065" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:115  %accumulator_10_i = fadd float %tmp_166_10_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_10_i"/></StgValue>
</operation>

<operation id="1278" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2126" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:30  %WBRAM_11_0_2_load = load float* %WBRAM_11_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_2_load"/></StgValue>
</operation>

<operation id="1279" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2128" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:32  %WBRAM_11_1_2_load = load float* %WBRAM_11_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_2_load"/></StgValue>
</operation>

<operation id="1280" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2130" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:34  %WBRAM_11_2_2_load = load float* %WBRAM_11_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_2_load"/></StgValue>
</operation>

<operation id="1281" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2203" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:107  %tmp_166_11_1_i = fmul float %p_89_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_11_1_i"/></StgValue>
</operation>

<operation id="1282" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2211" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:115  %accumulator_11_i = fadd float %tmp_166_11_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_11_i"/></StgValue>
</operation>

<operation id="1283" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2272" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:30  %WBRAM_12_0_2_load = load float* %WBRAM_12_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_2_load"/></StgValue>
</operation>

<operation id="1284" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2274" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:32  %WBRAM_12_1_2_load = load float* %WBRAM_12_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_2_load"/></StgValue>
</operation>

<operation id="1285" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2276" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:34  %WBRAM_12_2_2_load = load float* %WBRAM_12_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_2_load"/></StgValue>
</operation>

<operation id="1286" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2349" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:107  %tmp_166_12_1_i = fmul float %p_97_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_12_1_i"/></StgValue>
</operation>

<operation id="1287" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2357" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:115  %accumulator_12_i = fadd float %tmp_166_12_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_12_i"/></StgValue>
</operation>

<operation id="1288" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2418" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:30  %WBRAM_13_0_2_load = load float* %WBRAM_13_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_2_load"/></StgValue>
</operation>

<operation id="1289" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2420" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:32  %WBRAM_13_1_2_load = load float* %WBRAM_13_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_2_load"/></StgValue>
</operation>

<operation id="1290" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2422" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:34  %WBRAM_13_2_2_load = load float* %WBRAM_13_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_2_load"/></StgValue>
</operation>

<operation id="1291" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2495" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:107  %tmp_166_13_1_i = fmul float %p_105_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_13_1_i"/></StgValue>
</operation>

<operation id="1292" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2503" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:115  %accumulator_13_i = fadd float %tmp_166_13_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_13_i"/></StgValue>
</operation>

<operation id="1293" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2564" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:30  %WBRAM_14_0_2_load = load float* %WBRAM_14_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_2_load"/></StgValue>
</operation>

<operation id="1294" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2566" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:32  %WBRAM_14_1_2_load = load float* %WBRAM_14_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_2_load"/></StgValue>
</operation>

<operation id="1295" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2568" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:34  %WBRAM_14_2_2_load = load float* %WBRAM_14_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_2_load"/></StgValue>
</operation>

<operation id="1296" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2641" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:107  %tmp_166_14_1_i = fmul float %p_113_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_14_1_i"/></StgValue>
</operation>

<operation id="1297" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2649" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:115  %accumulator_14_i = fadd float %tmp_166_14_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_14_i"/></StgValue>
</operation>

<operation id="1298" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2710" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:30  %WBRAM_15_0_2_load = load float* %WBRAM_15_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_2_load"/></StgValue>
</operation>

<operation id="1299" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2712" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:32  %WBRAM_15_1_2_load = load float* %WBRAM_15_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_2_load"/></StgValue>
</operation>

<operation id="1300" st_id="14" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2714" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:34  %WBRAM_15_2_2_load = load float* %WBRAM_15_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_2_load"/></StgValue>
</operation>

<operation id="1301" st_id="14" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2787" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:107  %tmp_166_15_1_i = fmul float %p_121_i, %p_read_8

]]></node>
<StgValue><ssdm name="tmp_166_15_1_i"/></StgValue>
</operation>

<operation id="1302" st_id="14" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2795" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:115  %accumulator_15_i = fadd float %tmp_166_15_i, 0.000000e+00

]]></node>
<StgValue><ssdm name="accumulator_15_i"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="1303" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="520" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:36  %WBRAM_0_0_2_load = load float* %WBRAM_0_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_2_load"/></StgValue>
</operation>

<operation id="1304" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="522" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:38  %WBRAM_0_1_2_load = load float* %WBRAM_0_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_2_load"/></StgValue>
</operation>

<operation id="1305" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="524" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:40  %WBRAM_0_2_2_load = load float* %WBRAM_0_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_2_load"/></StgValue>
</operation>

<operation id="1306" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="525" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:41  %weights_temp_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_2_load, float %WBRAM_0_1_2_load, float %WBRAM_0_2_2_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_2"/></StgValue>
</operation>

<operation id="1307" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:122  %accumulator_0_1_i = fadd float %accumulator_0_i, %tmp_166_0_1_i

]]></node>
<StgValue><ssdm name="accumulator_0_1_i"/></StgValue>
</operation>

<operation id="1308" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="666" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:30  %WBRAM_1_0_2_load = load float* %WBRAM_1_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_2_load"/></StgValue>
</operation>

<operation id="1309" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="668" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:32  %WBRAM_1_1_2_load = load float* %WBRAM_1_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_2_load"/></StgValue>
</operation>

<operation id="1310" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="670" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:34  %WBRAM_1_2_2_load = load float* %WBRAM_1_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_2_load"/></StgValue>
</operation>

<operation id="1311" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="671" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:35  %weights_temp_2_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_2_load, float %WBRAM_1_1_2_load, float %WBRAM_1_2_2_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_2_1"/></StgValue>
</operation>

<operation id="1312" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="752" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:116  %accumulator_1_1_i = fadd float %accumulator_1_i, %tmp_166_1_1_i

]]></node>
<StgValue><ssdm name="accumulator_1_1_i"/></StgValue>
</operation>

<operation id="1313" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="812" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:30  %WBRAM_2_0_2_load = load float* %WBRAM_2_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_2_load"/></StgValue>
</operation>

<operation id="1314" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="814" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:32  %WBRAM_2_1_2_load = load float* %WBRAM_2_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_2_load"/></StgValue>
</operation>

<operation id="1315" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="816" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:34  %WBRAM_2_2_2_load = load float* %WBRAM_2_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_2_load"/></StgValue>
</operation>

<operation id="1316" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="817" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:35  %weights_temp_2_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_2_load, float %WBRAM_2_1_2_load, float %WBRAM_2_2_2_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_2_2"/></StgValue>
</operation>

<operation id="1317" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="898" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:116  %accumulator_2_1_i = fadd float %accumulator_2_i, %tmp_166_2_1_i

]]></node>
<StgValue><ssdm name="accumulator_2_1_i"/></StgValue>
</operation>

<operation id="1318" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="958" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:30  %WBRAM_3_0_2_load = load float* %WBRAM_3_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_2_load"/></StgValue>
</operation>

<operation id="1319" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="960" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:32  %WBRAM_3_1_2_load = load float* %WBRAM_3_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_2_load"/></StgValue>
</operation>

<operation id="1320" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="962" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:34  %WBRAM_3_2_2_load = load float* %WBRAM_3_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_2_load"/></StgValue>
</operation>

<operation id="1321" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="963" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:35  %weights_temp_2_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_2_load, float %WBRAM_3_1_2_load, float %WBRAM_3_2_2_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_2_3"/></StgValue>
</operation>

<operation id="1322" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1044" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:116  %accumulator_3_1_i = fadd float %accumulator_3_i, %tmp_166_3_1_i

]]></node>
<StgValue><ssdm name="accumulator_3_1_i"/></StgValue>
</operation>

<operation id="1323" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1104" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:30  %WBRAM_4_0_2_load = load float* %WBRAM_4_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_2_load"/></StgValue>
</operation>

<operation id="1324" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1106" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:32  %WBRAM_4_1_2_load = load float* %WBRAM_4_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_2_load"/></StgValue>
</operation>

<operation id="1325" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1108" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:34  %WBRAM_4_2_2_load = load float* %WBRAM_4_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_2_load"/></StgValue>
</operation>

<operation id="1326" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1109" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:35  %weights_temp_2_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_2_load, float %WBRAM_4_1_2_load, float %WBRAM_4_2_2_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_2_4"/></StgValue>
</operation>

<operation id="1327" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:116  %accumulator_4_1_i = fadd float %accumulator_4_i, %tmp_166_4_1_i

]]></node>
<StgValue><ssdm name="accumulator_4_1_i"/></StgValue>
</operation>

<operation id="1328" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1250" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:30  %WBRAM_5_0_2_load = load float* %WBRAM_5_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_2_load"/></StgValue>
</operation>

<operation id="1329" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1252" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:32  %WBRAM_5_1_2_load = load float* %WBRAM_5_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_2_load"/></StgValue>
</operation>

<operation id="1330" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1254" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:34  %WBRAM_5_2_2_load = load float* %WBRAM_5_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_2_load"/></StgValue>
</operation>

<operation id="1331" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1255" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:35  %weights_temp_2_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_2_load, float %WBRAM_5_1_2_load, float %WBRAM_5_2_2_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_2_5"/></StgValue>
</operation>

<operation id="1332" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1336" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:116  %accumulator_5_1_i = fadd float %accumulator_5_i, %tmp_166_5_1_i

]]></node>
<StgValue><ssdm name="accumulator_5_1_i"/></StgValue>
</operation>

<operation id="1333" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1396" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:30  %WBRAM_6_0_2_load = load float* %WBRAM_6_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_2_load"/></StgValue>
</operation>

<operation id="1334" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1398" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:32  %WBRAM_6_1_2_load = load float* %WBRAM_6_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_2_load"/></StgValue>
</operation>

<operation id="1335" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1400" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:34  %WBRAM_6_2_2_load = load float* %WBRAM_6_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_2_load"/></StgValue>
</operation>

<operation id="1336" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1401" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:35  %weights_temp_2_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_2_load, float %WBRAM_6_1_2_load, float %WBRAM_6_2_2_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_2_6"/></StgValue>
</operation>

<operation id="1337" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1482" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:116  %accumulator_6_1_i = fadd float %accumulator_6_i, %tmp_166_6_1_i

]]></node>
<StgValue><ssdm name="accumulator_6_1_i"/></StgValue>
</operation>

<operation id="1338" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1542" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:30  %WBRAM_7_0_2_load = load float* %WBRAM_7_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_2_load"/></StgValue>
</operation>

<operation id="1339" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1544" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:32  %WBRAM_7_1_2_load = load float* %WBRAM_7_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_2_load"/></StgValue>
</operation>

<operation id="1340" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1546" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:34  %WBRAM_7_2_2_load = load float* %WBRAM_7_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_2_load"/></StgValue>
</operation>

<operation id="1341" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1547" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:35  %weights_temp_2_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_2_load, float %WBRAM_7_1_2_load, float %WBRAM_7_2_2_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_2_7"/></StgValue>
</operation>

<operation id="1342" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1628" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:116  %accumulator_7_1_i = fadd float %accumulator_7_i, %tmp_166_7_1_i

]]></node>
<StgValue><ssdm name="accumulator_7_1_i"/></StgValue>
</operation>

<operation id="1343" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1688" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:30  %WBRAM_8_0_2_load = load float* %WBRAM_8_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_2_load"/></StgValue>
</operation>

<operation id="1344" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1690" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:32  %WBRAM_8_1_2_load = load float* %WBRAM_8_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_2_load"/></StgValue>
</operation>

<operation id="1345" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1692" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:34  %WBRAM_8_2_2_load = load float* %WBRAM_8_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_2_load"/></StgValue>
</operation>

<operation id="1346" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1693" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:35  %weights_temp_2_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_2_load, float %WBRAM_8_1_2_load, float %WBRAM_8_2_2_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_2_8"/></StgValue>
</operation>

<operation id="1347" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1774" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:116  %accumulator_8_1_i = fadd float %accumulator_8_i, %tmp_166_8_1_i

]]></node>
<StgValue><ssdm name="accumulator_8_1_i"/></StgValue>
</operation>

<operation id="1348" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1834" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:30  %WBRAM_9_0_2_load = load float* %WBRAM_9_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_2_load"/></StgValue>
</operation>

<operation id="1349" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1836" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:32  %WBRAM_9_1_2_load = load float* %WBRAM_9_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_2_load"/></StgValue>
</operation>

<operation id="1350" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1838" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:34  %WBRAM_9_2_2_load = load float* %WBRAM_9_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_2_load"/></StgValue>
</operation>

<operation id="1351" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1839" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:35  %weights_temp_2_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_2_load, float %WBRAM_9_1_2_load, float %WBRAM_9_2_2_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_2_9"/></StgValue>
</operation>

<operation id="1352" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1920" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:116  %accumulator_9_1_i = fadd float %accumulator_9_i, %tmp_166_9_1_i

]]></node>
<StgValue><ssdm name="accumulator_9_1_i"/></StgValue>
</operation>

<operation id="1353" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1980" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:30  %WBRAM_10_0_2_load = load float* %WBRAM_10_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_2_load"/></StgValue>
</operation>

<operation id="1354" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1982" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:32  %WBRAM_10_1_2_load = load float* %WBRAM_10_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_2_load"/></StgValue>
</operation>

<operation id="1355" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1984" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:34  %WBRAM_10_2_2_load = load float* %WBRAM_10_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_2_load"/></StgValue>
</operation>

<operation id="1356" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1985" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:35  %weights_temp_2_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_2_load, float %WBRAM_10_1_2_load, float %WBRAM_10_2_2_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_2_10"/></StgValue>
</operation>

<operation id="1357" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2066" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:116  %accumulator_10_1_i = fadd float %accumulator_10_i, %tmp_166_10_1_i

]]></node>
<StgValue><ssdm name="accumulator_10_1_i"/></StgValue>
</operation>

<operation id="1358" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2126" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:30  %WBRAM_11_0_2_load = load float* %WBRAM_11_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_2_load"/></StgValue>
</operation>

<operation id="1359" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2128" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:32  %WBRAM_11_1_2_load = load float* %WBRAM_11_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_2_load"/></StgValue>
</operation>

<operation id="1360" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2130" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:34  %WBRAM_11_2_2_load = load float* %WBRAM_11_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_2_load"/></StgValue>
</operation>

<operation id="1361" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2131" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:35  %weights_temp_2_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_2_load, float %WBRAM_11_1_2_load, float %WBRAM_11_2_2_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_2_11"/></StgValue>
</operation>

<operation id="1362" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:116  %accumulator_11_1_i = fadd float %accumulator_11_i, %tmp_166_11_1_i

]]></node>
<StgValue><ssdm name="accumulator_11_1_i"/></StgValue>
</operation>

<operation id="1363" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2272" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:30  %WBRAM_12_0_2_load = load float* %WBRAM_12_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_2_load"/></StgValue>
</operation>

<operation id="1364" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2274" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:32  %WBRAM_12_1_2_load = load float* %WBRAM_12_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_2_load"/></StgValue>
</operation>

<operation id="1365" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2276" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:34  %WBRAM_12_2_2_load = load float* %WBRAM_12_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_2_load"/></StgValue>
</operation>

<operation id="1366" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2277" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:35  %weights_temp_2_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_2_load, float %WBRAM_12_1_2_load, float %WBRAM_12_2_2_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_2_12"/></StgValue>
</operation>

<operation id="1367" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2358" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:116  %accumulator_12_1_i = fadd float %accumulator_12_i, %tmp_166_12_1_i

]]></node>
<StgValue><ssdm name="accumulator_12_1_i"/></StgValue>
</operation>

<operation id="1368" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2418" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:30  %WBRAM_13_0_2_load = load float* %WBRAM_13_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_2_load"/></StgValue>
</operation>

<operation id="1369" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2420" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:32  %WBRAM_13_1_2_load = load float* %WBRAM_13_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_2_load"/></StgValue>
</operation>

<operation id="1370" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2422" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:34  %WBRAM_13_2_2_load = load float* %WBRAM_13_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_2_load"/></StgValue>
</operation>

<operation id="1371" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2423" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:35  %weights_temp_2_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_2_load, float %WBRAM_13_1_2_load, float %WBRAM_13_2_2_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_2_13"/></StgValue>
</operation>

<operation id="1372" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2504" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:116  %accumulator_13_1_i = fadd float %accumulator_13_i, %tmp_166_13_1_i

]]></node>
<StgValue><ssdm name="accumulator_13_1_i"/></StgValue>
</operation>

<operation id="1373" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2564" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:30  %WBRAM_14_0_2_load = load float* %WBRAM_14_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_2_load"/></StgValue>
</operation>

<operation id="1374" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2566" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:32  %WBRAM_14_1_2_load = load float* %WBRAM_14_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_2_load"/></StgValue>
</operation>

<operation id="1375" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2568" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:34  %WBRAM_14_2_2_load = load float* %WBRAM_14_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_2_load"/></StgValue>
</operation>

<operation id="1376" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2569" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:35  %weights_temp_2_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_2_load, float %WBRAM_14_1_2_load, float %WBRAM_14_2_2_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_2_14"/></StgValue>
</operation>

<operation id="1377" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2650" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:116  %accumulator_14_1_i = fadd float %accumulator_14_i, %tmp_166_14_1_i

]]></node>
<StgValue><ssdm name="accumulator_14_1_i"/></StgValue>
</operation>

<operation id="1378" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2710" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:30  %WBRAM_15_0_2_load = load float* %WBRAM_15_0_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_2_load"/></StgValue>
</operation>

<operation id="1379" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2712" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:32  %WBRAM_15_1_2_load = load float* %WBRAM_15_1_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_2_load"/></StgValue>
</operation>

<operation id="1380" st_id="15" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2714" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:34  %WBRAM_15_2_2_load = load float* %WBRAM_15_2_2_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_2_load"/></StgValue>
</operation>

<operation id="1381" st_id="15" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2715" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:35  %weights_temp_2_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_2_load, float %WBRAM_15_1_2_load, float %WBRAM_15_2_2_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_2_15"/></StgValue>
</operation>

<operation id="1382" st_id="15" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2796" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:116  %accumulator_15_1_i = fadd float %accumulator_15_i, %tmp_166_15_1_i

]]></node>
<StgValue><ssdm name="accumulator_15_1_i"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="1383" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="526" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:42  %p_2_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2

]]></node>
<StgValue><ssdm name="p_2_i"/></StgValue>
</operation>

<operation id="1384" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="535" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:51  %WBRAM_0_0_4_addr = getelementptr [1024 x float]* @WBRAM_0_0_4, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_4_addr"/></StgValue>
</operation>

<operation id="1385" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:52  %WBRAM_0_0_4_load = load float* %WBRAM_0_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_4_load"/></StgValue>
</operation>

<operation id="1386" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="537" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:53  %WBRAM_0_1_4_addr = getelementptr [1024 x float]* @WBRAM_0_1_4, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_4_addr"/></StgValue>
</operation>

<operation id="1387" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:54  %WBRAM_0_1_4_load = load float* %WBRAM_0_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_4_load"/></StgValue>
</operation>

<operation id="1388" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="539" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:55  %WBRAM_0_2_4_addr = getelementptr [1024 x float]* @WBRAM_0_2_4, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_4_addr"/></StgValue>
</operation>

<operation id="1389" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="540" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:56  %WBRAM_0_2_4_load = load float* %WBRAM_0_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_4_load"/></StgValue>
</operation>

<operation id="1390" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="558" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:74  %WBRAM_0_0_7_addr = getelementptr [1024 x float]* @WBRAM_0_0_7, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_7_addr"/></StgValue>
</operation>

<operation id="1391" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="559" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:75  %WBRAM_0_0_7_load = load float* %WBRAM_0_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_7_load"/></StgValue>
</operation>

<operation id="1392" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="560" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:76  %WBRAM_0_1_7_addr = getelementptr [1024 x float]* @WBRAM_0_1_7, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_7_addr"/></StgValue>
</operation>

<operation id="1393" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="561" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:77  %WBRAM_0_1_7_load = load float* %WBRAM_0_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_7_load"/></StgValue>
</operation>

<operation id="1394" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="562" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:78  %WBRAM_0_2_7_addr = getelementptr [1024 x float]* @WBRAM_0_2_7, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_7_addr"/></StgValue>
</operation>

<operation id="1395" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="563" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:79  %WBRAM_0_2_7_load = load float* %WBRAM_0_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_7_load"/></StgValue>
</operation>

<operation id="1396" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="598" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:114  %tmp_166_0_2_i = fmul float %p_2_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_0_2_i"/></StgValue>
</operation>

<operation id="1397" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:122  %accumulator_0_1_i = fadd float %accumulator_0_i, %tmp_166_0_1_i

]]></node>
<StgValue><ssdm name="accumulator_0_1_i"/></StgValue>
</operation>

<operation id="1398" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="672" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:36  %p_10_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_1

]]></node>
<StgValue><ssdm name="p_10_i"/></StgValue>
</operation>

<operation id="1399" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="681" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:45  %WBRAM_1_0_4_addr = getelementptr [1024 x float]* @WBRAM_1_0_4, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_4_addr"/></StgValue>
</operation>

<operation id="1400" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:46  %WBRAM_1_0_4_load = load float* %WBRAM_1_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_4_load"/></StgValue>
</operation>

<operation id="1401" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="683" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:47  %WBRAM_1_1_4_addr = getelementptr [1024 x float]* @WBRAM_1_1_4, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_4_addr"/></StgValue>
</operation>

<operation id="1402" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:48  %WBRAM_1_1_4_load = load float* %WBRAM_1_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_4_load"/></StgValue>
</operation>

<operation id="1403" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="685" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:49  %WBRAM_1_2_4_addr = getelementptr [1024 x float]* @WBRAM_1_2_4, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_4_addr"/></StgValue>
</operation>

<operation id="1404" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="686" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:50  %WBRAM_1_2_4_load = load float* %WBRAM_1_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_4_load"/></StgValue>
</operation>

<operation id="1405" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="704" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:68  %WBRAM_1_0_7_addr = getelementptr [1024 x float]* @WBRAM_1_0_7, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_7_addr"/></StgValue>
</operation>

<operation id="1406" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="705" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:69  %WBRAM_1_0_7_load = load float* %WBRAM_1_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_7_load"/></StgValue>
</operation>

<operation id="1407" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="706" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:70  %WBRAM_1_1_7_addr = getelementptr [1024 x float]* @WBRAM_1_1_7, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_7_addr"/></StgValue>
</operation>

<operation id="1408" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="707" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:71  %WBRAM_1_1_7_load = load float* %WBRAM_1_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_7_load"/></StgValue>
</operation>

<operation id="1409" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="708" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:72  %WBRAM_1_2_7_addr = getelementptr [1024 x float]* @WBRAM_1_2_7, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_7_addr"/></StgValue>
</operation>

<operation id="1410" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="709" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:73  %WBRAM_1_2_7_load = load float* %WBRAM_1_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_7_load"/></StgValue>
</operation>

<operation id="1411" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="744" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:108  %tmp_166_1_2_i = fmul float %p_10_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_1_2_i"/></StgValue>
</operation>

<operation id="1412" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="752" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:116  %accumulator_1_1_i = fadd float %accumulator_1_i, %tmp_166_1_1_i

]]></node>
<StgValue><ssdm name="accumulator_1_1_i"/></StgValue>
</operation>

<operation id="1413" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="818" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:36  %p_18_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_2

]]></node>
<StgValue><ssdm name="p_18_i"/></StgValue>
</operation>

<operation id="1414" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="827" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:45  %WBRAM_2_0_4_addr = getelementptr [1024 x float]* @WBRAM_2_0_4, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_4_addr"/></StgValue>
</operation>

<operation id="1415" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:46  %WBRAM_2_0_4_load = load float* %WBRAM_2_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_4_load"/></StgValue>
</operation>

<operation id="1416" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="829" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:47  %WBRAM_2_1_4_addr = getelementptr [1024 x float]* @WBRAM_2_1_4, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_4_addr"/></StgValue>
</operation>

<operation id="1417" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:48  %WBRAM_2_1_4_load = load float* %WBRAM_2_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_4_load"/></StgValue>
</operation>

<operation id="1418" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="831" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:49  %WBRAM_2_2_4_addr = getelementptr [1024 x float]* @WBRAM_2_2_4, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_4_addr"/></StgValue>
</operation>

<operation id="1419" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="832" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:50  %WBRAM_2_2_4_load = load float* %WBRAM_2_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_4_load"/></StgValue>
</operation>

<operation id="1420" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="850" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:68  %WBRAM_2_0_7_addr = getelementptr [1024 x float]* @WBRAM_2_0_7, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_7_addr"/></StgValue>
</operation>

<operation id="1421" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="851" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:69  %WBRAM_2_0_7_load = load float* %WBRAM_2_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_7_load"/></StgValue>
</operation>

<operation id="1422" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="852" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:70  %WBRAM_2_1_7_addr = getelementptr [1024 x float]* @WBRAM_2_1_7, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_7_addr"/></StgValue>
</operation>

<operation id="1423" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="853" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:71  %WBRAM_2_1_7_load = load float* %WBRAM_2_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_7_load"/></StgValue>
</operation>

<operation id="1424" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="854" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:72  %WBRAM_2_2_7_addr = getelementptr [1024 x float]* @WBRAM_2_2_7, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_7_addr"/></StgValue>
</operation>

<operation id="1425" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="855" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:73  %WBRAM_2_2_7_load = load float* %WBRAM_2_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_7_load"/></StgValue>
</operation>

<operation id="1426" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="890" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:108  %tmp_166_2_2_i = fmul float %p_18_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_2_2_i"/></StgValue>
</operation>

<operation id="1427" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="898" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:116  %accumulator_2_1_i = fadd float %accumulator_2_i, %tmp_166_2_1_i

]]></node>
<StgValue><ssdm name="accumulator_2_1_i"/></StgValue>
</operation>

<operation id="1428" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="964" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:36  %p_26_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_3

]]></node>
<StgValue><ssdm name="p_26_i"/></StgValue>
</operation>

<operation id="1429" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="973" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:45  %WBRAM_3_0_4_addr = getelementptr [1024 x float]* @WBRAM_3_0_4, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_4_addr"/></StgValue>
</operation>

<operation id="1430" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:46  %WBRAM_3_0_4_load = load float* %WBRAM_3_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_4_load"/></StgValue>
</operation>

<operation id="1431" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="975" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:47  %WBRAM_3_1_4_addr = getelementptr [1024 x float]* @WBRAM_3_1_4, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_4_addr"/></StgValue>
</operation>

<operation id="1432" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:48  %WBRAM_3_1_4_load = load float* %WBRAM_3_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_4_load"/></StgValue>
</operation>

<operation id="1433" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="977" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:49  %WBRAM_3_2_4_addr = getelementptr [1024 x float]* @WBRAM_3_2_4, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_4_addr"/></StgValue>
</operation>

<operation id="1434" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="978" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:50  %WBRAM_3_2_4_load = load float* %WBRAM_3_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_4_load"/></StgValue>
</operation>

<operation id="1435" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="996" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:68  %WBRAM_3_0_7_addr = getelementptr [1024 x float]* @WBRAM_3_0_7, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_7_addr"/></StgValue>
</operation>

<operation id="1436" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="997" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:69  %WBRAM_3_0_7_load = load float* %WBRAM_3_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_7_load"/></StgValue>
</operation>

<operation id="1437" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="998" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:70  %WBRAM_3_1_7_addr = getelementptr [1024 x float]* @WBRAM_3_1_7, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_7_addr"/></StgValue>
</operation>

<operation id="1438" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="999" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:71  %WBRAM_3_1_7_load = load float* %WBRAM_3_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_7_load"/></StgValue>
</operation>

<operation id="1439" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1000" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:72  %WBRAM_3_2_7_addr = getelementptr [1024 x float]* @WBRAM_3_2_7, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_7_addr"/></StgValue>
</operation>

<operation id="1440" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1001" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:73  %WBRAM_3_2_7_load = load float* %WBRAM_3_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_7_load"/></StgValue>
</operation>

<operation id="1441" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1036" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:108  %tmp_166_3_2_i = fmul float %p_26_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_3_2_i"/></StgValue>
</operation>

<operation id="1442" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1044" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:116  %accumulator_3_1_i = fadd float %accumulator_3_i, %tmp_166_3_1_i

]]></node>
<StgValue><ssdm name="accumulator_3_1_i"/></StgValue>
</operation>

<operation id="1443" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1110" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:36  %p_34_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_4

]]></node>
<StgValue><ssdm name="p_34_i"/></StgValue>
</operation>

<operation id="1444" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1119" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:45  %WBRAM_4_0_4_addr = getelementptr [1024 x float]* @WBRAM_4_0_4, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_4_addr"/></StgValue>
</operation>

<operation id="1445" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:46  %WBRAM_4_0_4_load = load float* %WBRAM_4_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_4_load"/></StgValue>
</operation>

<operation id="1446" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1121" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:47  %WBRAM_4_1_4_addr = getelementptr [1024 x float]* @WBRAM_4_1_4, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_4_addr"/></StgValue>
</operation>

<operation id="1447" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:48  %WBRAM_4_1_4_load = load float* %WBRAM_4_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_4_load"/></StgValue>
</operation>

<operation id="1448" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1123" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:49  %WBRAM_4_2_4_addr = getelementptr [1024 x float]* @WBRAM_4_2_4, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_4_addr"/></StgValue>
</operation>

<operation id="1449" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1124" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:50  %WBRAM_4_2_4_load = load float* %WBRAM_4_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_4_load"/></StgValue>
</operation>

<operation id="1450" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1142" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:68  %WBRAM_4_0_7_addr = getelementptr [1024 x float]* @WBRAM_4_0_7, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_7_addr"/></StgValue>
</operation>

<operation id="1451" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1143" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:69  %WBRAM_4_0_7_load = load float* %WBRAM_4_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_7_load"/></StgValue>
</operation>

<operation id="1452" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1144" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:70  %WBRAM_4_1_7_addr = getelementptr [1024 x float]* @WBRAM_4_1_7, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_7_addr"/></StgValue>
</operation>

<operation id="1453" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1145" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:71  %WBRAM_4_1_7_load = load float* %WBRAM_4_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_7_load"/></StgValue>
</operation>

<operation id="1454" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1146" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:72  %WBRAM_4_2_7_addr = getelementptr [1024 x float]* @WBRAM_4_2_7, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_7_addr"/></StgValue>
</operation>

<operation id="1455" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1147" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:73  %WBRAM_4_2_7_load = load float* %WBRAM_4_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_7_load"/></StgValue>
</operation>

<operation id="1456" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1182" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:108  %tmp_166_4_2_i = fmul float %p_34_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_4_2_i"/></StgValue>
</operation>

<operation id="1457" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:116  %accumulator_4_1_i = fadd float %accumulator_4_i, %tmp_166_4_1_i

]]></node>
<StgValue><ssdm name="accumulator_4_1_i"/></StgValue>
</operation>

<operation id="1458" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1256" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:36  %p_42_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_5

]]></node>
<StgValue><ssdm name="p_42_i"/></StgValue>
</operation>

<operation id="1459" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1265" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:45  %WBRAM_5_0_4_addr = getelementptr [1024 x float]* @WBRAM_5_0_4, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_4_addr"/></StgValue>
</operation>

<operation id="1460" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:46  %WBRAM_5_0_4_load = load float* %WBRAM_5_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_4_load"/></StgValue>
</operation>

<operation id="1461" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1267" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:47  %WBRAM_5_1_4_addr = getelementptr [1024 x float]* @WBRAM_5_1_4, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_4_addr"/></StgValue>
</operation>

<operation id="1462" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:48  %WBRAM_5_1_4_load = load float* %WBRAM_5_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_4_load"/></StgValue>
</operation>

<operation id="1463" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1269" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:49  %WBRAM_5_2_4_addr = getelementptr [1024 x float]* @WBRAM_5_2_4, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_4_addr"/></StgValue>
</operation>

<operation id="1464" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1270" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:50  %WBRAM_5_2_4_load = load float* %WBRAM_5_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_4_load"/></StgValue>
</operation>

<operation id="1465" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1288" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:68  %WBRAM_5_0_7_addr = getelementptr [1024 x float]* @WBRAM_5_0_7, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_7_addr"/></StgValue>
</operation>

<operation id="1466" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1289" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:69  %WBRAM_5_0_7_load = load float* %WBRAM_5_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_7_load"/></StgValue>
</operation>

<operation id="1467" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1290" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:70  %WBRAM_5_1_7_addr = getelementptr [1024 x float]* @WBRAM_5_1_7, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_7_addr"/></StgValue>
</operation>

<operation id="1468" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1291" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:71  %WBRAM_5_1_7_load = load float* %WBRAM_5_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_7_load"/></StgValue>
</operation>

<operation id="1469" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1292" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:72  %WBRAM_5_2_7_addr = getelementptr [1024 x float]* @WBRAM_5_2_7, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_7_addr"/></StgValue>
</operation>

<operation id="1470" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1293" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:73  %WBRAM_5_2_7_load = load float* %WBRAM_5_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_7_load"/></StgValue>
</operation>

<operation id="1471" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1328" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:108  %tmp_166_5_2_i = fmul float %p_42_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_5_2_i"/></StgValue>
</operation>

<operation id="1472" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1336" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:116  %accumulator_5_1_i = fadd float %accumulator_5_i, %tmp_166_5_1_i

]]></node>
<StgValue><ssdm name="accumulator_5_1_i"/></StgValue>
</operation>

<operation id="1473" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1402" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:36  %p_50_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_6

]]></node>
<StgValue><ssdm name="p_50_i"/></StgValue>
</operation>

<operation id="1474" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1411" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:45  %WBRAM_6_0_4_addr = getelementptr [1024 x float]* @WBRAM_6_0_4, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_4_addr"/></StgValue>
</operation>

<operation id="1475" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:46  %WBRAM_6_0_4_load = load float* %WBRAM_6_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_4_load"/></StgValue>
</operation>

<operation id="1476" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1413" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:47  %WBRAM_6_1_4_addr = getelementptr [1024 x float]* @WBRAM_6_1_4, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_4_addr"/></StgValue>
</operation>

<operation id="1477" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:48  %WBRAM_6_1_4_load = load float* %WBRAM_6_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_4_load"/></StgValue>
</operation>

<operation id="1478" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1415" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:49  %WBRAM_6_2_4_addr = getelementptr [1024 x float]* @WBRAM_6_2_4, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_4_addr"/></StgValue>
</operation>

<operation id="1479" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1416" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:50  %WBRAM_6_2_4_load = load float* %WBRAM_6_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_4_load"/></StgValue>
</operation>

<operation id="1480" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1434" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:68  %WBRAM_6_0_7_addr = getelementptr [1024 x float]* @WBRAM_6_0_7, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_7_addr"/></StgValue>
</operation>

<operation id="1481" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1435" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:69  %WBRAM_6_0_7_load = load float* %WBRAM_6_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_7_load"/></StgValue>
</operation>

<operation id="1482" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1436" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:70  %WBRAM_6_1_7_addr = getelementptr [1024 x float]* @WBRAM_6_1_7, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_7_addr"/></StgValue>
</operation>

<operation id="1483" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1437" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:71  %WBRAM_6_1_7_load = load float* %WBRAM_6_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_7_load"/></StgValue>
</operation>

<operation id="1484" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1438" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:72  %WBRAM_6_2_7_addr = getelementptr [1024 x float]* @WBRAM_6_2_7, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_7_addr"/></StgValue>
</operation>

<operation id="1485" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1439" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:73  %WBRAM_6_2_7_load = load float* %WBRAM_6_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_7_load"/></StgValue>
</operation>

<operation id="1486" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1474" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:108  %tmp_166_6_2_i = fmul float %p_50_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_6_2_i"/></StgValue>
</operation>

<operation id="1487" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1482" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:116  %accumulator_6_1_i = fadd float %accumulator_6_i, %tmp_166_6_1_i

]]></node>
<StgValue><ssdm name="accumulator_6_1_i"/></StgValue>
</operation>

<operation id="1488" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1548" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:36  %p_58_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_7

]]></node>
<StgValue><ssdm name="p_58_i"/></StgValue>
</operation>

<operation id="1489" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1557" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:45  %WBRAM_7_0_4_addr = getelementptr [1024 x float]* @WBRAM_7_0_4, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_4_addr"/></StgValue>
</operation>

<operation id="1490" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:46  %WBRAM_7_0_4_load = load float* %WBRAM_7_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_4_load"/></StgValue>
</operation>

<operation id="1491" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1559" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:47  %WBRAM_7_1_4_addr = getelementptr [1024 x float]* @WBRAM_7_1_4, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_4_addr"/></StgValue>
</operation>

<operation id="1492" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:48  %WBRAM_7_1_4_load = load float* %WBRAM_7_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_4_load"/></StgValue>
</operation>

<operation id="1493" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1561" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:49  %WBRAM_7_2_4_addr = getelementptr [1024 x float]* @WBRAM_7_2_4, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_4_addr"/></StgValue>
</operation>

<operation id="1494" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1562" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:50  %WBRAM_7_2_4_load = load float* %WBRAM_7_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_4_load"/></StgValue>
</operation>

<operation id="1495" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1580" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:68  %WBRAM_7_0_7_addr = getelementptr [1024 x float]* @WBRAM_7_0_7, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_7_addr"/></StgValue>
</operation>

<operation id="1496" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1581" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:69  %WBRAM_7_0_7_load = load float* %WBRAM_7_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_7_load"/></StgValue>
</operation>

<operation id="1497" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1582" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:70  %WBRAM_7_1_7_addr = getelementptr [1024 x float]* @WBRAM_7_1_7, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_7_addr"/></StgValue>
</operation>

<operation id="1498" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1583" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:71  %WBRAM_7_1_7_load = load float* %WBRAM_7_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_7_load"/></StgValue>
</operation>

<operation id="1499" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1584" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:72  %WBRAM_7_2_7_addr = getelementptr [1024 x float]* @WBRAM_7_2_7, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_7_addr"/></StgValue>
</operation>

<operation id="1500" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1585" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:73  %WBRAM_7_2_7_load = load float* %WBRAM_7_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_7_load"/></StgValue>
</operation>

<operation id="1501" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1620" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:108  %tmp_166_7_2_i = fmul float %p_58_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_7_2_i"/></StgValue>
</operation>

<operation id="1502" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1628" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:116  %accumulator_7_1_i = fadd float %accumulator_7_i, %tmp_166_7_1_i

]]></node>
<StgValue><ssdm name="accumulator_7_1_i"/></StgValue>
</operation>

<operation id="1503" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1694" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:36  %p_66_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_8

]]></node>
<StgValue><ssdm name="p_66_i"/></StgValue>
</operation>

<operation id="1504" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1703" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:45  %WBRAM_8_0_4_addr = getelementptr [1024 x float]* @WBRAM_8_0_4, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_4_addr"/></StgValue>
</operation>

<operation id="1505" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:46  %WBRAM_8_0_4_load = load float* %WBRAM_8_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_4_load"/></StgValue>
</operation>

<operation id="1506" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1705" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:47  %WBRAM_8_1_4_addr = getelementptr [1024 x float]* @WBRAM_8_1_4, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_4_addr"/></StgValue>
</operation>

<operation id="1507" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:48  %WBRAM_8_1_4_load = load float* %WBRAM_8_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_4_load"/></StgValue>
</operation>

<operation id="1508" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1707" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:49  %WBRAM_8_2_4_addr = getelementptr [1024 x float]* @WBRAM_8_2_4, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_4_addr"/></StgValue>
</operation>

<operation id="1509" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1708" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:50  %WBRAM_8_2_4_load = load float* %WBRAM_8_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_4_load"/></StgValue>
</operation>

<operation id="1510" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1726" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:68  %WBRAM_8_0_7_addr = getelementptr [1024 x float]* @WBRAM_8_0_7, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_7_addr"/></StgValue>
</operation>

<operation id="1511" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1727" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:69  %WBRAM_8_0_7_load = load float* %WBRAM_8_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_7_load"/></StgValue>
</operation>

<operation id="1512" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1728" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:70  %WBRAM_8_1_7_addr = getelementptr [1024 x float]* @WBRAM_8_1_7, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_7_addr"/></StgValue>
</operation>

<operation id="1513" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1729" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:71  %WBRAM_8_1_7_load = load float* %WBRAM_8_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_7_load"/></StgValue>
</operation>

<operation id="1514" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1730" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:72  %WBRAM_8_2_7_addr = getelementptr [1024 x float]* @WBRAM_8_2_7, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_7_addr"/></StgValue>
</operation>

<operation id="1515" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1731" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:73  %WBRAM_8_2_7_load = load float* %WBRAM_8_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_7_load"/></StgValue>
</operation>

<operation id="1516" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1766" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:108  %tmp_166_8_2_i = fmul float %p_66_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_8_2_i"/></StgValue>
</operation>

<operation id="1517" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1774" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:116  %accumulator_8_1_i = fadd float %accumulator_8_i, %tmp_166_8_1_i

]]></node>
<StgValue><ssdm name="accumulator_8_1_i"/></StgValue>
</operation>

<operation id="1518" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1840" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:36  %p_74_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_9

]]></node>
<StgValue><ssdm name="p_74_i"/></StgValue>
</operation>

<operation id="1519" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1849" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:45  %WBRAM_9_0_4_addr = getelementptr [1024 x float]* @WBRAM_9_0_4, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_4_addr"/></StgValue>
</operation>

<operation id="1520" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1850" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:46  %WBRAM_9_0_4_load = load float* %WBRAM_9_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_4_load"/></StgValue>
</operation>

<operation id="1521" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1851" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:47  %WBRAM_9_1_4_addr = getelementptr [1024 x float]* @WBRAM_9_1_4, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_4_addr"/></StgValue>
</operation>

<operation id="1522" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1852" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:48  %WBRAM_9_1_4_load = load float* %WBRAM_9_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_4_load"/></StgValue>
</operation>

<operation id="1523" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1853" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:49  %WBRAM_9_2_4_addr = getelementptr [1024 x float]* @WBRAM_9_2_4, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_4_addr"/></StgValue>
</operation>

<operation id="1524" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1854" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:50  %WBRAM_9_2_4_load = load float* %WBRAM_9_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_4_load"/></StgValue>
</operation>

<operation id="1525" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1872" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:68  %WBRAM_9_0_7_addr = getelementptr [1024 x float]* @WBRAM_9_0_7, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_7_addr"/></StgValue>
</operation>

<operation id="1526" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1873" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:69  %WBRAM_9_0_7_load = load float* %WBRAM_9_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_7_load"/></StgValue>
</operation>

<operation id="1527" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1874" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:70  %WBRAM_9_1_7_addr = getelementptr [1024 x float]* @WBRAM_9_1_7, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_7_addr"/></StgValue>
</operation>

<operation id="1528" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1875" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:71  %WBRAM_9_1_7_load = load float* %WBRAM_9_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_7_load"/></StgValue>
</operation>

<operation id="1529" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1876" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:72  %WBRAM_9_2_7_addr = getelementptr [1024 x float]* @WBRAM_9_2_7, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_7_addr"/></StgValue>
</operation>

<operation id="1530" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1877" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:73  %WBRAM_9_2_7_load = load float* %WBRAM_9_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_7_load"/></StgValue>
</operation>

<operation id="1531" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1912" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:108  %tmp_166_9_2_i = fmul float %p_74_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_9_2_i"/></StgValue>
</operation>

<operation id="1532" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1920" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:116  %accumulator_9_1_i = fadd float %accumulator_9_i, %tmp_166_9_1_i

]]></node>
<StgValue><ssdm name="accumulator_9_1_i"/></StgValue>
</operation>

<operation id="1533" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1986" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:36  %p_82_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_10

]]></node>
<StgValue><ssdm name="p_82_i"/></StgValue>
</operation>

<operation id="1534" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1995" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:45  %WBRAM_10_0_4_addr = getelementptr [1024 x float]* @WBRAM_10_0_4, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_4_addr"/></StgValue>
</operation>

<operation id="1535" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1996" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:46  %WBRAM_10_0_4_load = load float* %WBRAM_10_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_4_load"/></StgValue>
</operation>

<operation id="1536" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1997" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:47  %WBRAM_10_1_4_addr = getelementptr [1024 x float]* @WBRAM_10_1_4, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_4_addr"/></StgValue>
</operation>

<operation id="1537" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1998" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:48  %WBRAM_10_1_4_load = load float* %WBRAM_10_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_4_load"/></StgValue>
</operation>

<operation id="1538" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1999" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:49  %WBRAM_10_2_4_addr = getelementptr [1024 x float]* @WBRAM_10_2_4, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_4_addr"/></StgValue>
</operation>

<operation id="1539" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2000" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:50  %WBRAM_10_2_4_load = load float* %WBRAM_10_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_4_load"/></StgValue>
</operation>

<operation id="1540" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2018" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:68  %WBRAM_10_0_7_addr = getelementptr [1024 x float]* @WBRAM_10_0_7, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_7_addr"/></StgValue>
</operation>

<operation id="1541" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2019" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:69  %WBRAM_10_0_7_load = load float* %WBRAM_10_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_7_load"/></StgValue>
</operation>

<operation id="1542" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2020" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:70  %WBRAM_10_1_7_addr = getelementptr [1024 x float]* @WBRAM_10_1_7, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_7_addr"/></StgValue>
</operation>

<operation id="1543" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2021" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:71  %WBRAM_10_1_7_load = load float* %WBRAM_10_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_7_load"/></StgValue>
</operation>

<operation id="1544" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2022" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:72  %WBRAM_10_2_7_addr = getelementptr [1024 x float]* @WBRAM_10_2_7, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_7_addr"/></StgValue>
</operation>

<operation id="1545" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2023" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:73  %WBRAM_10_2_7_load = load float* %WBRAM_10_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_7_load"/></StgValue>
</operation>

<operation id="1546" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2058" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:108  %tmp_166_10_2_i = fmul float %p_82_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_10_2_i"/></StgValue>
</operation>

<operation id="1547" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2066" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:116  %accumulator_10_1_i = fadd float %accumulator_10_i, %tmp_166_10_1_i

]]></node>
<StgValue><ssdm name="accumulator_10_1_i"/></StgValue>
</operation>

<operation id="1548" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2132" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:36  %p_90_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_11

]]></node>
<StgValue><ssdm name="p_90_i"/></StgValue>
</operation>

<operation id="1549" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2141" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:45  %WBRAM_11_0_4_addr = getelementptr [1024 x float]* @WBRAM_11_0_4, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_4_addr"/></StgValue>
</operation>

<operation id="1550" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2142" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:46  %WBRAM_11_0_4_load = load float* %WBRAM_11_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_4_load"/></StgValue>
</operation>

<operation id="1551" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2143" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:47  %WBRAM_11_1_4_addr = getelementptr [1024 x float]* @WBRAM_11_1_4, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_4_addr"/></StgValue>
</operation>

<operation id="1552" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2144" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:48  %WBRAM_11_1_4_load = load float* %WBRAM_11_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_4_load"/></StgValue>
</operation>

<operation id="1553" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2145" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:49  %WBRAM_11_2_4_addr = getelementptr [1024 x float]* @WBRAM_11_2_4, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_4_addr"/></StgValue>
</operation>

<operation id="1554" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2146" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:50  %WBRAM_11_2_4_load = load float* %WBRAM_11_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_4_load"/></StgValue>
</operation>

<operation id="1555" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2164" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:68  %WBRAM_11_0_7_addr = getelementptr [1024 x float]* @WBRAM_11_0_7, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_7_addr"/></StgValue>
</operation>

<operation id="1556" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2165" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:69  %WBRAM_11_0_7_load = load float* %WBRAM_11_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_7_load"/></StgValue>
</operation>

<operation id="1557" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2166" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:70  %WBRAM_11_1_7_addr = getelementptr [1024 x float]* @WBRAM_11_1_7, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_7_addr"/></StgValue>
</operation>

<operation id="1558" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2167" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:71  %WBRAM_11_1_7_load = load float* %WBRAM_11_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_7_load"/></StgValue>
</operation>

<operation id="1559" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2168" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:72  %WBRAM_11_2_7_addr = getelementptr [1024 x float]* @WBRAM_11_2_7, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_7_addr"/></StgValue>
</operation>

<operation id="1560" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2169" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:73  %WBRAM_11_2_7_load = load float* %WBRAM_11_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_7_load"/></StgValue>
</operation>

<operation id="1561" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2204" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:108  %tmp_166_11_2_i = fmul float %p_90_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_11_2_i"/></StgValue>
</operation>

<operation id="1562" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:116  %accumulator_11_1_i = fadd float %accumulator_11_i, %tmp_166_11_1_i

]]></node>
<StgValue><ssdm name="accumulator_11_1_i"/></StgValue>
</operation>

<operation id="1563" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2278" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:36  %p_98_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_12

]]></node>
<StgValue><ssdm name="p_98_i"/></StgValue>
</operation>

<operation id="1564" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2287" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:45  %WBRAM_12_0_4_addr = getelementptr [1024 x float]* @WBRAM_12_0_4, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_4_addr"/></StgValue>
</operation>

<operation id="1565" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2288" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:46  %WBRAM_12_0_4_load = load float* %WBRAM_12_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_4_load"/></StgValue>
</operation>

<operation id="1566" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2289" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:47  %WBRAM_12_1_4_addr = getelementptr [1024 x float]* @WBRAM_12_1_4, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_4_addr"/></StgValue>
</operation>

<operation id="1567" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2290" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:48  %WBRAM_12_1_4_load = load float* %WBRAM_12_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_4_load"/></StgValue>
</operation>

<operation id="1568" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2291" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:49  %WBRAM_12_2_4_addr = getelementptr [1024 x float]* @WBRAM_12_2_4, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_4_addr"/></StgValue>
</operation>

<operation id="1569" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2292" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:50  %WBRAM_12_2_4_load = load float* %WBRAM_12_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_4_load"/></StgValue>
</operation>

<operation id="1570" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2310" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:68  %WBRAM_12_0_7_addr = getelementptr [1024 x float]* @WBRAM_12_0_7, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_7_addr"/></StgValue>
</operation>

<operation id="1571" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2311" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:69  %WBRAM_12_0_7_load = load float* %WBRAM_12_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_7_load"/></StgValue>
</operation>

<operation id="1572" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2312" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:70  %WBRAM_12_1_7_addr = getelementptr [1024 x float]* @WBRAM_12_1_7, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_7_addr"/></StgValue>
</operation>

<operation id="1573" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2313" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:71  %WBRAM_12_1_7_load = load float* %WBRAM_12_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_7_load"/></StgValue>
</operation>

<operation id="1574" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2314" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:72  %WBRAM_12_2_7_addr = getelementptr [1024 x float]* @WBRAM_12_2_7, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_7_addr"/></StgValue>
</operation>

<operation id="1575" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2315" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:73  %WBRAM_12_2_7_load = load float* %WBRAM_12_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_7_load"/></StgValue>
</operation>

<operation id="1576" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2350" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:108  %tmp_166_12_2_i = fmul float %p_98_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_12_2_i"/></StgValue>
</operation>

<operation id="1577" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2358" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:116  %accumulator_12_1_i = fadd float %accumulator_12_i, %tmp_166_12_1_i

]]></node>
<StgValue><ssdm name="accumulator_12_1_i"/></StgValue>
</operation>

<operation id="1578" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2424" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:36  %p_106_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_13

]]></node>
<StgValue><ssdm name="p_106_i"/></StgValue>
</operation>

<operation id="1579" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2433" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:45  %WBRAM_13_0_4_addr = getelementptr [1024 x float]* @WBRAM_13_0_4, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_4_addr"/></StgValue>
</operation>

<operation id="1580" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2434" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:46  %WBRAM_13_0_4_load = load float* %WBRAM_13_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_4_load"/></StgValue>
</operation>

<operation id="1581" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2435" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:47  %WBRAM_13_1_4_addr = getelementptr [1024 x float]* @WBRAM_13_1_4, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_4_addr"/></StgValue>
</operation>

<operation id="1582" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2436" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:48  %WBRAM_13_1_4_load = load float* %WBRAM_13_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_4_load"/></StgValue>
</operation>

<operation id="1583" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2437" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:49  %WBRAM_13_2_4_addr = getelementptr [1024 x float]* @WBRAM_13_2_4, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_4_addr"/></StgValue>
</operation>

<operation id="1584" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2438" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:50  %WBRAM_13_2_4_load = load float* %WBRAM_13_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_4_load"/></StgValue>
</operation>

<operation id="1585" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2456" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:68  %WBRAM_13_0_7_addr = getelementptr [1024 x float]* @WBRAM_13_0_7, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_7_addr"/></StgValue>
</operation>

<operation id="1586" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2457" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:69  %WBRAM_13_0_7_load = load float* %WBRAM_13_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_7_load"/></StgValue>
</operation>

<operation id="1587" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2458" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:70  %WBRAM_13_1_7_addr = getelementptr [1024 x float]* @WBRAM_13_1_7, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_7_addr"/></StgValue>
</operation>

<operation id="1588" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2459" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:71  %WBRAM_13_1_7_load = load float* %WBRAM_13_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_7_load"/></StgValue>
</operation>

<operation id="1589" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2460" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:72  %WBRAM_13_2_7_addr = getelementptr [1024 x float]* @WBRAM_13_2_7, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_7_addr"/></StgValue>
</operation>

<operation id="1590" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2461" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:73  %WBRAM_13_2_7_load = load float* %WBRAM_13_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_7_load"/></StgValue>
</operation>

<operation id="1591" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2496" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:108  %tmp_166_13_2_i = fmul float %p_106_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_13_2_i"/></StgValue>
</operation>

<operation id="1592" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2504" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:116  %accumulator_13_1_i = fadd float %accumulator_13_i, %tmp_166_13_1_i

]]></node>
<StgValue><ssdm name="accumulator_13_1_i"/></StgValue>
</operation>

<operation id="1593" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2570" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:36  %p_114_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_14

]]></node>
<StgValue><ssdm name="p_114_i"/></StgValue>
</operation>

<operation id="1594" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2579" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:45  %WBRAM_14_0_4_addr = getelementptr [1024 x float]* @WBRAM_14_0_4, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_4_addr"/></StgValue>
</operation>

<operation id="1595" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2580" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:46  %WBRAM_14_0_4_load = load float* %WBRAM_14_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_4_load"/></StgValue>
</operation>

<operation id="1596" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2581" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:47  %WBRAM_14_1_4_addr = getelementptr [1024 x float]* @WBRAM_14_1_4, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_4_addr"/></StgValue>
</operation>

<operation id="1597" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2582" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:48  %WBRAM_14_1_4_load = load float* %WBRAM_14_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_4_load"/></StgValue>
</operation>

<operation id="1598" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2583" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:49  %WBRAM_14_2_4_addr = getelementptr [1024 x float]* @WBRAM_14_2_4, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_4_addr"/></StgValue>
</operation>

<operation id="1599" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2584" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:50  %WBRAM_14_2_4_load = load float* %WBRAM_14_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_4_load"/></StgValue>
</operation>

<operation id="1600" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2602" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:68  %WBRAM_14_0_7_addr = getelementptr [1024 x float]* @WBRAM_14_0_7, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_7_addr"/></StgValue>
</operation>

<operation id="1601" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2603" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:69  %WBRAM_14_0_7_load = load float* %WBRAM_14_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_7_load"/></StgValue>
</operation>

<operation id="1602" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2604" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:70  %WBRAM_14_1_7_addr = getelementptr [1024 x float]* @WBRAM_14_1_7, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_7_addr"/></StgValue>
</operation>

<operation id="1603" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2605" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:71  %WBRAM_14_1_7_load = load float* %WBRAM_14_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_7_load"/></StgValue>
</operation>

<operation id="1604" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2606" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:72  %WBRAM_14_2_7_addr = getelementptr [1024 x float]* @WBRAM_14_2_7, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_7_addr"/></StgValue>
</operation>

<operation id="1605" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2607" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:73  %WBRAM_14_2_7_load = load float* %WBRAM_14_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_7_load"/></StgValue>
</operation>

<operation id="1606" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2642" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:108  %tmp_166_14_2_i = fmul float %p_114_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_14_2_i"/></StgValue>
</operation>

<operation id="1607" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2650" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:116  %accumulator_14_1_i = fadd float %accumulator_14_i, %tmp_166_14_1_i

]]></node>
<StgValue><ssdm name="accumulator_14_1_i"/></StgValue>
</operation>

<operation id="1608" st_id="16" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2716" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:36  %p_122_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_2_15

]]></node>
<StgValue><ssdm name="p_122_i"/></StgValue>
</operation>

<operation id="1609" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2725" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:45  %WBRAM_15_0_4_addr = getelementptr [1024 x float]* @WBRAM_15_0_4, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_4_addr"/></StgValue>
</operation>

<operation id="1610" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2726" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:46  %WBRAM_15_0_4_load = load float* %WBRAM_15_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_4_load"/></StgValue>
</operation>

<operation id="1611" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2727" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:47  %WBRAM_15_1_4_addr = getelementptr [1024 x float]* @WBRAM_15_1_4, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_4_addr"/></StgValue>
</operation>

<operation id="1612" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2728" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:48  %WBRAM_15_1_4_load = load float* %WBRAM_15_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_4_load"/></StgValue>
</operation>

<operation id="1613" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2729" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:49  %WBRAM_15_2_4_addr = getelementptr [1024 x float]* @WBRAM_15_2_4, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_4_addr"/></StgValue>
</operation>

<operation id="1614" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2730" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:50  %WBRAM_15_2_4_load = load float* %WBRAM_15_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_4_load"/></StgValue>
</operation>

<operation id="1615" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2748" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:68  %WBRAM_15_0_7_addr = getelementptr [1024 x float]* @WBRAM_15_0_7, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_7_addr"/></StgValue>
</operation>

<operation id="1616" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2749" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:69  %WBRAM_15_0_7_load = load float* %WBRAM_15_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_7_load"/></StgValue>
</operation>

<operation id="1617" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2750" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:70  %WBRAM_15_1_7_addr = getelementptr [1024 x float]* @WBRAM_15_1_7, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_7_addr"/></StgValue>
</operation>

<operation id="1618" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2751" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:71  %WBRAM_15_1_7_load = load float* %WBRAM_15_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_7_load"/></StgValue>
</operation>

<operation id="1619" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2752" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:72  %WBRAM_15_2_7_addr = getelementptr [1024 x float]* @WBRAM_15_2_7, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_7_addr"/></StgValue>
</operation>

<operation id="1620" st_id="16" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2753" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:73  %WBRAM_15_2_7_load = load float* %WBRAM_15_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_7_load"/></StgValue>
</operation>

<operation id="1621" st_id="16" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2788" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:108  %tmp_166_15_2_i = fmul float %p_122_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_15_2_i"/></StgValue>
</operation>

<operation id="1622" st_id="16" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2796" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:116  %accumulator_15_1_i = fadd float %accumulator_15_i, %tmp_166_15_1_i

]]></node>
<StgValue><ssdm name="accumulator_15_1_i"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="1623" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="527" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:43  %WBRAM_0_0_3_addr = getelementptr [1024 x float]* @WBRAM_0_0_3, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_3_addr"/></StgValue>
</operation>

<operation id="1624" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:44  %WBRAM_0_0_3_load = load float* %WBRAM_0_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_3_load"/></StgValue>
</operation>

<operation id="1625" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="529" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:45  %WBRAM_0_1_3_addr = getelementptr [1024 x float]* @WBRAM_0_1_3, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_3_addr"/></StgValue>
</operation>

<operation id="1626" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:46  %WBRAM_0_1_3_load = load float* %WBRAM_0_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_3_load"/></StgValue>
</operation>

<operation id="1627" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="531" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:47  %WBRAM_0_2_3_addr = getelementptr [1024 x float]* @WBRAM_0_2_3, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_3_addr"/></StgValue>
</operation>

<operation id="1628" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="532" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:48  %WBRAM_0_2_3_load = load float* %WBRAM_0_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_3_load"/></StgValue>
</operation>

<operation id="1629" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:52  %WBRAM_0_0_4_load = load float* %WBRAM_0_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_4_load"/></StgValue>
</operation>

<operation id="1630" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:54  %WBRAM_0_1_4_load = load float* %WBRAM_0_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_4_load"/></StgValue>
</operation>

<operation id="1631" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="540" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:56  %WBRAM_0_2_4_load = load float* %WBRAM_0_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_4_load"/></StgValue>
</operation>

<operation id="1632" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="559" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:75  %WBRAM_0_0_7_load = load float* %WBRAM_0_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_7_load"/></StgValue>
</operation>

<operation id="1633" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="561" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:77  %WBRAM_0_1_7_load = load float* %WBRAM_0_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_7_load"/></StgValue>
</operation>

<operation id="1634" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="563" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:79  %WBRAM_0_2_7_load = load float* %WBRAM_0_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_7_load"/></StgValue>
</operation>

<operation id="1635" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="598" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:114  %tmp_166_0_2_i = fmul float %p_2_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_0_2_i"/></StgValue>
</operation>

<operation id="1636" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:122  %accumulator_0_1_i = fadd float %accumulator_0_i, %tmp_166_0_1_i

]]></node>
<StgValue><ssdm name="accumulator_0_1_i"/></StgValue>
</operation>

<operation id="1637" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="673" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:37  %WBRAM_1_0_3_addr = getelementptr [1024 x float]* @WBRAM_1_0_3, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_3_addr"/></StgValue>
</operation>

<operation id="1638" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:38  %WBRAM_1_0_3_load = load float* %WBRAM_1_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_3_load"/></StgValue>
</operation>

<operation id="1639" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="675" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:39  %WBRAM_1_1_3_addr = getelementptr [1024 x float]* @WBRAM_1_1_3, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_3_addr"/></StgValue>
</operation>

<operation id="1640" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:40  %WBRAM_1_1_3_load = load float* %WBRAM_1_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_3_load"/></StgValue>
</operation>

<operation id="1641" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="677" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:41  %WBRAM_1_2_3_addr = getelementptr [1024 x float]* @WBRAM_1_2_3, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_3_addr"/></StgValue>
</operation>

<operation id="1642" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="678" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:42  %WBRAM_1_2_3_load = load float* %WBRAM_1_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_3_load"/></StgValue>
</operation>

<operation id="1643" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:46  %WBRAM_1_0_4_load = load float* %WBRAM_1_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_4_load"/></StgValue>
</operation>

<operation id="1644" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:48  %WBRAM_1_1_4_load = load float* %WBRAM_1_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_4_load"/></StgValue>
</operation>

<operation id="1645" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="686" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:50  %WBRAM_1_2_4_load = load float* %WBRAM_1_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_4_load"/></StgValue>
</operation>

<operation id="1646" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="705" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:69  %WBRAM_1_0_7_load = load float* %WBRAM_1_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_7_load"/></StgValue>
</operation>

<operation id="1647" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="707" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:71  %WBRAM_1_1_7_load = load float* %WBRAM_1_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_7_load"/></StgValue>
</operation>

<operation id="1648" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="709" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:73  %WBRAM_1_2_7_load = load float* %WBRAM_1_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_7_load"/></StgValue>
</operation>

<operation id="1649" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="744" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:108  %tmp_166_1_2_i = fmul float %p_10_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_1_2_i"/></StgValue>
</operation>

<operation id="1650" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="752" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:116  %accumulator_1_1_i = fadd float %accumulator_1_i, %tmp_166_1_1_i

]]></node>
<StgValue><ssdm name="accumulator_1_1_i"/></StgValue>
</operation>

<operation id="1651" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="819" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:37  %WBRAM_2_0_3_addr = getelementptr [1024 x float]* @WBRAM_2_0_3, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_3_addr"/></StgValue>
</operation>

<operation id="1652" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:38  %WBRAM_2_0_3_load = load float* %WBRAM_2_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_3_load"/></StgValue>
</operation>

<operation id="1653" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="821" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:39  %WBRAM_2_1_3_addr = getelementptr [1024 x float]* @WBRAM_2_1_3, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_3_addr"/></StgValue>
</operation>

<operation id="1654" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:40  %WBRAM_2_1_3_load = load float* %WBRAM_2_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_3_load"/></StgValue>
</operation>

<operation id="1655" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="823" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:41  %WBRAM_2_2_3_addr = getelementptr [1024 x float]* @WBRAM_2_2_3, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_3_addr"/></StgValue>
</operation>

<operation id="1656" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="824" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:42  %WBRAM_2_2_3_load = load float* %WBRAM_2_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_3_load"/></StgValue>
</operation>

<operation id="1657" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:46  %WBRAM_2_0_4_load = load float* %WBRAM_2_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_4_load"/></StgValue>
</operation>

<operation id="1658" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:48  %WBRAM_2_1_4_load = load float* %WBRAM_2_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_4_load"/></StgValue>
</operation>

<operation id="1659" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="832" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:50  %WBRAM_2_2_4_load = load float* %WBRAM_2_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_4_load"/></StgValue>
</operation>

<operation id="1660" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="851" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:69  %WBRAM_2_0_7_load = load float* %WBRAM_2_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_7_load"/></StgValue>
</operation>

<operation id="1661" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="853" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:71  %WBRAM_2_1_7_load = load float* %WBRAM_2_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_7_load"/></StgValue>
</operation>

<operation id="1662" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="855" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:73  %WBRAM_2_2_7_load = load float* %WBRAM_2_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_7_load"/></StgValue>
</operation>

<operation id="1663" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="890" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:108  %tmp_166_2_2_i = fmul float %p_18_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_2_2_i"/></StgValue>
</operation>

<operation id="1664" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="898" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:116  %accumulator_2_1_i = fadd float %accumulator_2_i, %tmp_166_2_1_i

]]></node>
<StgValue><ssdm name="accumulator_2_1_i"/></StgValue>
</operation>

<operation id="1665" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="965" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:37  %WBRAM_3_0_3_addr = getelementptr [1024 x float]* @WBRAM_3_0_3, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_3_addr"/></StgValue>
</operation>

<operation id="1666" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:38  %WBRAM_3_0_3_load = load float* %WBRAM_3_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_3_load"/></StgValue>
</operation>

<operation id="1667" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="967" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:39  %WBRAM_3_1_3_addr = getelementptr [1024 x float]* @WBRAM_3_1_3, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_3_addr"/></StgValue>
</operation>

<operation id="1668" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:40  %WBRAM_3_1_3_load = load float* %WBRAM_3_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_3_load"/></StgValue>
</operation>

<operation id="1669" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="969" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:41  %WBRAM_3_2_3_addr = getelementptr [1024 x float]* @WBRAM_3_2_3, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_3_addr"/></StgValue>
</operation>

<operation id="1670" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="970" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:42  %WBRAM_3_2_3_load = load float* %WBRAM_3_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_3_load"/></StgValue>
</operation>

<operation id="1671" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:46  %WBRAM_3_0_4_load = load float* %WBRAM_3_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_4_load"/></StgValue>
</operation>

<operation id="1672" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:48  %WBRAM_3_1_4_load = load float* %WBRAM_3_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_4_load"/></StgValue>
</operation>

<operation id="1673" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="978" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:50  %WBRAM_3_2_4_load = load float* %WBRAM_3_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_4_load"/></StgValue>
</operation>

<operation id="1674" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="997" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:69  %WBRAM_3_0_7_load = load float* %WBRAM_3_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_7_load"/></StgValue>
</operation>

<operation id="1675" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="999" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:71  %WBRAM_3_1_7_load = load float* %WBRAM_3_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_7_load"/></StgValue>
</operation>

<operation id="1676" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1001" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:73  %WBRAM_3_2_7_load = load float* %WBRAM_3_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_7_load"/></StgValue>
</operation>

<operation id="1677" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1036" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:108  %tmp_166_3_2_i = fmul float %p_26_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_3_2_i"/></StgValue>
</operation>

<operation id="1678" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1044" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:116  %accumulator_3_1_i = fadd float %accumulator_3_i, %tmp_166_3_1_i

]]></node>
<StgValue><ssdm name="accumulator_3_1_i"/></StgValue>
</operation>

<operation id="1679" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1111" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:37  %WBRAM_4_0_3_addr = getelementptr [1024 x float]* @WBRAM_4_0_3, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_3_addr"/></StgValue>
</operation>

<operation id="1680" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:38  %WBRAM_4_0_3_load = load float* %WBRAM_4_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_3_load"/></StgValue>
</operation>

<operation id="1681" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1113" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:39  %WBRAM_4_1_3_addr = getelementptr [1024 x float]* @WBRAM_4_1_3, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_3_addr"/></StgValue>
</operation>

<operation id="1682" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:40  %WBRAM_4_1_3_load = load float* %WBRAM_4_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_3_load"/></StgValue>
</operation>

<operation id="1683" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1115" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:41  %WBRAM_4_2_3_addr = getelementptr [1024 x float]* @WBRAM_4_2_3, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_3_addr"/></StgValue>
</operation>

<operation id="1684" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1116" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:42  %WBRAM_4_2_3_load = load float* %WBRAM_4_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_3_load"/></StgValue>
</operation>

<operation id="1685" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:46  %WBRAM_4_0_4_load = load float* %WBRAM_4_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_4_load"/></StgValue>
</operation>

<operation id="1686" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:48  %WBRAM_4_1_4_load = load float* %WBRAM_4_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_4_load"/></StgValue>
</operation>

<operation id="1687" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1124" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:50  %WBRAM_4_2_4_load = load float* %WBRAM_4_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_4_load"/></StgValue>
</operation>

<operation id="1688" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1143" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:69  %WBRAM_4_0_7_load = load float* %WBRAM_4_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_7_load"/></StgValue>
</operation>

<operation id="1689" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1145" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:71  %WBRAM_4_1_7_load = load float* %WBRAM_4_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_7_load"/></StgValue>
</operation>

<operation id="1690" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1147" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:73  %WBRAM_4_2_7_load = load float* %WBRAM_4_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_7_load"/></StgValue>
</operation>

<operation id="1691" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1182" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:108  %tmp_166_4_2_i = fmul float %p_34_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_4_2_i"/></StgValue>
</operation>

<operation id="1692" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:116  %accumulator_4_1_i = fadd float %accumulator_4_i, %tmp_166_4_1_i

]]></node>
<StgValue><ssdm name="accumulator_4_1_i"/></StgValue>
</operation>

<operation id="1693" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1257" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:37  %WBRAM_5_0_3_addr = getelementptr [1024 x float]* @WBRAM_5_0_3, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_3_addr"/></StgValue>
</operation>

<operation id="1694" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:38  %WBRAM_5_0_3_load = load float* %WBRAM_5_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_3_load"/></StgValue>
</operation>

<operation id="1695" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1259" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:39  %WBRAM_5_1_3_addr = getelementptr [1024 x float]* @WBRAM_5_1_3, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_3_addr"/></StgValue>
</operation>

<operation id="1696" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:40  %WBRAM_5_1_3_load = load float* %WBRAM_5_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_3_load"/></StgValue>
</operation>

<operation id="1697" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1261" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:41  %WBRAM_5_2_3_addr = getelementptr [1024 x float]* @WBRAM_5_2_3, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_3_addr"/></StgValue>
</operation>

<operation id="1698" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1262" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:42  %WBRAM_5_2_3_load = load float* %WBRAM_5_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_3_load"/></StgValue>
</operation>

<operation id="1699" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:46  %WBRAM_5_0_4_load = load float* %WBRAM_5_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_4_load"/></StgValue>
</operation>

<operation id="1700" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:48  %WBRAM_5_1_4_load = load float* %WBRAM_5_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_4_load"/></StgValue>
</operation>

<operation id="1701" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1270" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:50  %WBRAM_5_2_4_load = load float* %WBRAM_5_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_4_load"/></StgValue>
</operation>

<operation id="1702" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1289" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:69  %WBRAM_5_0_7_load = load float* %WBRAM_5_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_7_load"/></StgValue>
</operation>

<operation id="1703" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1291" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:71  %WBRAM_5_1_7_load = load float* %WBRAM_5_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_7_load"/></StgValue>
</operation>

<operation id="1704" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1293" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:73  %WBRAM_5_2_7_load = load float* %WBRAM_5_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_7_load"/></StgValue>
</operation>

<operation id="1705" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1328" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:108  %tmp_166_5_2_i = fmul float %p_42_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_5_2_i"/></StgValue>
</operation>

<operation id="1706" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1336" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:116  %accumulator_5_1_i = fadd float %accumulator_5_i, %tmp_166_5_1_i

]]></node>
<StgValue><ssdm name="accumulator_5_1_i"/></StgValue>
</operation>

<operation id="1707" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1403" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:37  %WBRAM_6_0_3_addr = getelementptr [1024 x float]* @WBRAM_6_0_3, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_3_addr"/></StgValue>
</operation>

<operation id="1708" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:38  %WBRAM_6_0_3_load = load float* %WBRAM_6_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_3_load"/></StgValue>
</operation>

<operation id="1709" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1405" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:39  %WBRAM_6_1_3_addr = getelementptr [1024 x float]* @WBRAM_6_1_3, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_3_addr"/></StgValue>
</operation>

<operation id="1710" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:40  %WBRAM_6_1_3_load = load float* %WBRAM_6_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_3_load"/></StgValue>
</operation>

<operation id="1711" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1407" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:41  %WBRAM_6_2_3_addr = getelementptr [1024 x float]* @WBRAM_6_2_3, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_3_addr"/></StgValue>
</operation>

<operation id="1712" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1408" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:42  %WBRAM_6_2_3_load = load float* %WBRAM_6_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_3_load"/></StgValue>
</operation>

<operation id="1713" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:46  %WBRAM_6_0_4_load = load float* %WBRAM_6_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_4_load"/></StgValue>
</operation>

<operation id="1714" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:48  %WBRAM_6_1_4_load = load float* %WBRAM_6_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_4_load"/></StgValue>
</operation>

<operation id="1715" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1416" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:50  %WBRAM_6_2_4_load = load float* %WBRAM_6_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_4_load"/></StgValue>
</operation>

<operation id="1716" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1435" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:69  %WBRAM_6_0_7_load = load float* %WBRAM_6_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_7_load"/></StgValue>
</operation>

<operation id="1717" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1437" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:71  %WBRAM_6_1_7_load = load float* %WBRAM_6_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_7_load"/></StgValue>
</operation>

<operation id="1718" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1439" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:73  %WBRAM_6_2_7_load = load float* %WBRAM_6_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_7_load"/></StgValue>
</operation>

<operation id="1719" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1474" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:108  %tmp_166_6_2_i = fmul float %p_50_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_6_2_i"/></StgValue>
</operation>

<operation id="1720" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1482" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:116  %accumulator_6_1_i = fadd float %accumulator_6_i, %tmp_166_6_1_i

]]></node>
<StgValue><ssdm name="accumulator_6_1_i"/></StgValue>
</operation>

<operation id="1721" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1549" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:37  %WBRAM_7_0_3_addr = getelementptr [1024 x float]* @WBRAM_7_0_3, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_3_addr"/></StgValue>
</operation>

<operation id="1722" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:38  %WBRAM_7_0_3_load = load float* %WBRAM_7_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_3_load"/></StgValue>
</operation>

<operation id="1723" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1551" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:39  %WBRAM_7_1_3_addr = getelementptr [1024 x float]* @WBRAM_7_1_3, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_3_addr"/></StgValue>
</operation>

<operation id="1724" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:40  %WBRAM_7_1_3_load = load float* %WBRAM_7_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_3_load"/></StgValue>
</operation>

<operation id="1725" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1553" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:41  %WBRAM_7_2_3_addr = getelementptr [1024 x float]* @WBRAM_7_2_3, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_3_addr"/></StgValue>
</operation>

<operation id="1726" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1554" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:42  %WBRAM_7_2_3_load = load float* %WBRAM_7_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_3_load"/></StgValue>
</operation>

<operation id="1727" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:46  %WBRAM_7_0_4_load = load float* %WBRAM_7_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_4_load"/></StgValue>
</operation>

<operation id="1728" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:48  %WBRAM_7_1_4_load = load float* %WBRAM_7_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_4_load"/></StgValue>
</operation>

<operation id="1729" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1562" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:50  %WBRAM_7_2_4_load = load float* %WBRAM_7_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_4_load"/></StgValue>
</operation>

<operation id="1730" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1581" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:69  %WBRAM_7_0_7_load = load float* %WBRAM_7_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_7_load"/></StgValue>
</operation>

<operation id="1731" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1583" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:71  %WBRAM_7_1_7_load = load float* %WBRAM_7_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_7_load"/></StgValue>
</operation>

<operation id="1732" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1585" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:73  %WBRAM_7_2_7_load = load float* %WBRAM_7_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_7_load"/></StgValue>
</operation>

<operation id="1733" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1620" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:108  %tmp_166_7_2_i = fmul float %p_58_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_7_2_i"/></StgValue>
</operation>

<operation id="1734" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1628" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:116  %accumulator_7_1_i = fadd float %accumulator_7_i, %tmp_166_7_1_i

]]></node>
<StgValue><ssdm name="accumulator_7_1_i"/></StgValue>
</operation>

<operation id="1735" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1695" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:37  %WBRAM_8_0_3_addr = getelementptr [1024 x float]* @WBRAM_8_0_3, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_3_addr"/></StgValue>
</operation>

<operation id="1736" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:38  %WBRAM_8_0_3_load = load float* %WBRAM_8_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_3_load"/></StgValue>
</operation>

<operation id="1737" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1697" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:39  %WBRAM_8_1_3_addr = getelementptr [1024 x float]* @WBRAM_8_1_3, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_3_addr"/></StgValue>
</operation>

<operation id="1738" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:40  %WBRAM_8_1_3_load = load float* %WBRAM_8_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_3_load"/></StgValue>
</operation>

<operation id="1739" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1699" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:41  %WBRAM_8_2_3_addr = getelementptr [1024 x float]* @WBRAM_8_2_3, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_3_addr"/></StgValue>
</operation>

<operation id="1740" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1700" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:42  %WBRAM_8_2_3_load = load float* %WBRAM_8_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_3_load"/></StgValue>
</operation>

<operation id="1741" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:46  %WBRAM_8_0_4_load = load float* %WBRAM_8_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_4_load"/></StgValue>
</operation>

<operation id="1742" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:48  %WBRAM_8_1_4_load = load float* %WBRAM_8_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_4_load"/></StgValue>
</operation>

<operation id="1743" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1708" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:50  %WBRAM_8_2_4_load = load float* %WBRAM_8_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_4_load"/></StgValue>
</operation>

<operation id="1744" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1727" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:69  %WBRAM_8_0_7_load = load float* %WBRAM_8_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_7_load"/></StgValue>
</operation>

<operation id="1745" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1729" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:71  %WBRAM_8_1_7_load = load float* %WBRAM_8_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_7_load"/></StgValue>
</operation>

<operation id="1746" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1731" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:73  %WBRAM_8_2_7_load = load float* %WBRAM_8_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_7_load"/></StgValue>
</operation>

<operation id="1747" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1766" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:108  %tmp_166_8_2_i = fmul float %p_66_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_8_2_i"/></StgValue>
</operation>

<operation id="1748" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1774" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:116  %accumulator_8_1_i = fadd float %accumulator_8_i, %tmp_166_8_1_i

]]></node>
<StgValue><ssdm name="accumulator_8_1_i"/></StgValue>
</operation>

<operation id="1749" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1841" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:37  %WBRAM_9_0_3_addr = getelementptr [1024 x float]* @WBRAM_9_0_3, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_3_addr"/></StgValue>
</operation>

<operation id="1750" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1842" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:38  %WBRAM_9_0_3_load = load float* %WBRAM_9_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_3_load"/></StgValue>
</operation>

<operation id="1751" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1843" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:39  %WBRAM_9_1_3_addr = getelementptr [1024 x float]* @WBRAM_9_1_3, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_3_addr"/></StgValue>
</operation>

<operation id="1752" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1844" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:40  %WBRAM_9_1_3_load = load float* %WBRAM_9_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_3_load"/></StgValue>
</operation>

<operation id="1753" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1845" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:41  %WBRAM_9_2_3_addr = getelementptr [1024 x float]* @WBRAM_9_2_3, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_3_addr"/></StgValue>
</operation>

<operation id="1754" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1846" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:42  %WBRAM_9_2_3_load = load float* %WBRAM_9_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_3_load"/></StgValue>
</operation>

<operation id="1755" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1850" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:46  %WBRAM_9_0_4_load = load float* %WBRAM_9_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_4_load"/></StgValue>
</operation>

<operation id="1756" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1852" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:48  %WBRAM_9_1_4_load = load float* %WBRAM_9_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_4_load"/></StgValue>
</operation>

<operation id="1757" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1854" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:50  %WBRAM_9_2_4_load = load float* %WBRAM_9_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_4_load"/></StgValue>
</operation>

<operation id="1758" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1873" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:69  %WBRAM_9_0_7_load = load float* %WBRAM_9_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_7_load"/></StgValue>
</operation>

<operation id="1759" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1875" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:71  %WBRAM_9_1_7_load = load float* %WBRAM_9_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_7_load"/></StgValue>
</operation>

<operation id="1760" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1877" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:73  %WBRAM_9_2_7_load = load float* %WBRAM_9_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_7_load"/></StgValue>
</operation>

<operation id="1761" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1912" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:108  %tmp_166_9_2_i = fmul float %p_74_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_9_2_i"/></StgValue>
</operation>

<operation id="1762" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1920" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:116  %accumulator_9_1_i = fadd float %accumulator_9_i, %tmp_166_9_1_i

]]></node>
<StgValue><ssdm name="accumulator_9_1_i"/></StgValue>
</operation>

<operation id="1763" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1987" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:37  %WBRAM_10_0_3_addr = getelementptr [1024 x float]* @WBRAM_10_0_3, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_3_addr"/></StgValue>
</operation>

<operation id="1764" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1988" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:38  %WBRAM_10_0_3_load = load float* %WBRAM_10_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_3_load"/></StgValue>
</operation>

<operation id="1765" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1989" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:39  %WBRAM_10_1_3_addr = getelementptr [1024 x float]* @WBRAM_10_1_3, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_3_addr"/></StgValue>
</operation>

<operation id="1766" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1990" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:40  %WBRAM_10_1_3_load = load float* %WBRAM_10_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_3_load"/></StgValue>
</operation>

<operation id="1767" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1991" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:41  %WBRAM_10_2_3_addr = getelementptr [1024 x float]* @WBRAM_10_2_3, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_3_addr"/></StgValue>
</operation>

<operation id="1768" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1992" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:42  %WBRAM_10_2_3_load = load float* %WBRAM_10_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_3_load"/></StgValue>
</operation>

<operation id="1769" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1996" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:46  %WBRAM_10_0_4_load = load float* %WBRAM_10_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_4_load"/></StgValue>
</operation>

<operation id="1770" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1998" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:48  %WBRAM_10_1_4_load = load float* %WBRAM_10_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_4_load"/></StgValue>
</operation>

<operation id="1771" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2000" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:50  %WBRAM_10_2_4_load = load float* %WBRAM_10_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_4_load"/></StgValue>
</operation>

<operation id="1772" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2019" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:69  %WBRAM_10_0_7_load = load float* %WBRAM_10_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_7_load"/></StgValue>
</operation>

<operation id="1773" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2021" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:71  %WBRAM_10_1_7_load = load float* %WBRAM_10_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_7_load"/></StgValue>
</operation>

<operation id="1774" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2023" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:73  %WBRAM_10_2_7_load = load float* %WBRAM_10_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_7_load"/></StgValue>
</operation>

<operation id="1775" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2058" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:108  %tmp_166_10_2_i = fmul float %p_82_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_10_2_i"/></StgValue>
</operation>

<operation id="1776" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2066" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:116  %accumulator_10_1_i = fadd float %accumulator_10_i, %tmp_166_10_1_i

]]></node>
<StgValue><ssdm name="accumulator_10_1_i"/></StgValue>
</operation>

<operation id="1777" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2133" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:37  %WBRAM_11_0_3_addr = getelementptr [1024 x float]* @WBRAM_11_0_3, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_3_addr"/></StgValue>
</operation>

<operation id="1778" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2134" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:38  %WBRAM_11_0_3_load = load float* %WBRAM_11_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_3_load"/></StgValue>
</operation>

<operation id="1779" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2135" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:39  %WBRAM_11_1_3_addr = getelementptr [1024 x float]* @WBRAM_11_1_3, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_3_addr"/></StgValue>
</operation>

<operation id="1780" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2136" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:40  %WBRAM_11_1_3_load = load float* %WBRAM_11_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_3_load"/></StgValue>
</operation>

<operation id="1781" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2137" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:41  %WBRAM_11_2_3_addr = getelementptr [1024 x float]* @WBRAM_11_2_3, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_3_addr"/></StgValue>
</operation>

<operation id="1782" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2138" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:42  %WBRAM_11_2_3_load = load float* %WBRAM_11_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_3_load"/></StgValue>
</operation>

<operation id="1783" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2142" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:46  %WBRAM_11_0_4_load = load float* %WBRAM_11_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_4_load"/></StgValue>
</operation>

<operation id="1784" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2144" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:48  %WBRAM_11_1_4_load = load float* %WBRAM_11_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_4_load"/></StgValue>
</operation>

<operation id="1785" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2146" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:50  %WBRAM_11_2_4_load = load float* %WBRAM_11_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_4_load"/></StgValue>
</operation>

<operation id="1786" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2165" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:69  %WBRAM_11_0_7_load = load float* %WBRAM_11_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_7_load"/></StgValue>
</operation>

<operation id="1787" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2167" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:71  %WBRAM_11_1_7_load = load float* %WBRAM_11_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_7_load"/></StgValue>
</operation>

<operation id="1788" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2169" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:73  %WBRAM_11_2_7_load = load float* %WBRAM_11_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_7_load"/></StgValue>
</operation>

<operation id="1789" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2204" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:108  %tmp_166_11_2_i = fmul float %p_90_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_11_2_i"/></StgValue>
</operation>

<operation id="1790" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:116  %accumulator_11_1_i = fadd float %accumulator_11_i, %tmp_166_11_1_i

]]></node>
<StgValue><ssdm name="accumulator_11_1_i"/></StgValue>
</operation>

<operation id="1791" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2279" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:37  %WBRAM_12_0_3_addr = getelementptr [1024 x float]* @WBRAM_12_0_3, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_3_addr"/></StgValue>
</operation>

<operation id="1792" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2280" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:38  %WBRAM_12_0_3_load = load float* %WBRAM_12_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_3_load"/></StgValue>
</operation>

<operation id="1793" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2281" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:39  %WBRAM_12_1_3_addr = getelementptr [1024 x float]* @WBRAM_12_1_3, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_3_addr"/></StgValue>
</operation>

<operation id="1794" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2282" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:40  %WBRAM_12_1_3_load = load float* %WBRAM_12_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_3_load"/></StgValue>
</operation>

<operation id="1795" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2283" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:41  %WBRAM_12_2_3_addr = getelementptr [1024 x float]* @WBRAM_12_2_3, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_3_addr"/></StgValue>
</operation>

<operation id="1796" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2284" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:42  %WBRAM_12_2_3_load = load float* %WBRAM_12_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_3_load"/></StgValue>
</operation>

<operation id="1797" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2288" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:46  %WBRAM_12_0_4_load = load float* %WBRAM_12_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_4_load"/></StgValue>
</operation>

<operation id="1798" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2290" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:48  %WBRAM_12_1_4_load = load float* %WBRAM_12_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_4_load"/></StgValue>
</operation>

<operation id="1799" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2292" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:50  %WBRAM_12_2_4_load = load float* %WBRAM_12_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_4_load"/></StgValue>
</operation>

<operation id="1800" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2311" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:69  %WBRAM_12_0_7_load = load float* %WBRAM_12_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_7_load"/></StgValue>
</operation>

<operation id="1801" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2313" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:71  %WBRAM_12_1_7_load = load float* %WBRAM_12_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_7_load"/></StgValue>
</operation>

<operation id="1802" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2315" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:73  %WBRAM_12_2_7_load = load float* %WBRAM_12_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_7_load"/></StgValue>
</operation>

<operation id="1803" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2350" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:108  %tmp_166_12_2_i = fmul float %p_98_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_12_2_i"/></StgValue>
</operation>

<operation id="1804" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2358" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:116  %accumulator_12_1_i = fadd float %accumulator_12_i, %tmp_166_12_1_i

]]></node>
<StgValue><ssdm name="accumulator_12_1_i"/></StgValue>
</operation>

<operation id="1805" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2425" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:37  %WBRAM_13_0_3_addr = getelementptr [1024 x float]* @WBRAM_13_0_3, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_3_addr"/></StgValue>
</operation>

<operation id="1806" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2426" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:38  %WBRAM_13_0_3_load = load float* %WBRAM_13_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_3_load"/></StgValue>
</operation>

<operation id="1807" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2427" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:39  %WBRAM_13_1_3_addr = getelementptr [1024 x float]* @WBRAM_13_1_3, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_3_addr"/></StgValue>
</operation>

<operation id="1808" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2428" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:40  %WBRAM_13_1_3_load = load float* %WBRAM_13_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_3_load"/></StgValue>
</operation>

<operation id="1809" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2429" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:41  %WBRAM_13_2_3_addr = getelementptr [1024 x float]* @WBRAM_13_2_3, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_3_addr"/></StgValue>
</operation>

<operation id="1810" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2430" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:42  %WBRAM_13_2_3_load = load float* %WBRAM_13_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_3_load"/></StgValue>
</operation>

<operation id="1811" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2434" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:46  %WBRAM_13_0_4_load = load float* %WBRAM_13_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_4_load"/></StgValue>
</operation>

<operation id="1812" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2436" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:48  %WBRAM_13_1_4_load = load float* %WBRAM_13_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_4_load"/></StgValue>
</operation>

<operation id="1813" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2438" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:50  %WBRAM_13_2_4_load = load float* %WBRAM_13_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_4_load"/></StgValue>
</operation>

<operation id="1814" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2457" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:69  %WBRAM_13_0_7_load = load float* %WBRAM_13_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_7_load"/></StgValue>
</operation>

<operation id="1815" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2459" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:71  %WBRAM_13_1_7_load = load float* %WBRAM_13_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_7_load"/></StgValue>
</operation>

<operation id="1816" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2461" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:73  %WBRAM_13_2_7_load = load float* %WBRAM_13_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_7_load"/></StgValue>
</operation>

<operation id="1817" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2496" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:108  %tmp_166_13_2_i = fmul float %p_106_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_13_2_i"/></StgValue>
</operation>

<operation id="1818" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2504" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:116  %accumulator_13_1_i = fadd float %accumulator_13_i, %tmp_166_13_1_i

]]></node>
<StgValue><ssdm name="accumulator_13_1_i"/></StgValue>
</operation>

<operation id="1819" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2571" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:37  %WBRAM_14_0_3_addr = getelementptr [1024 x float]* @WBRAM_14_0_3, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_3_addr"/></StgValue>
</operation>

<operation id="1820" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2572" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:38  %WBRAM_14_0_3_load = load float* %WBRAM_14_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_3_load"/></StgValue>
</operation>

<operation id="1821" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2573" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:39  %WBRAM_14_1_3_addr = getelementptr [1024 x float]* @WBRAM_14_1_3, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_3_addr"/></StgValue>
</operation>

<operation id="1822" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2574" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:40  %WBRAM_14_1_3_load = load float* %WBRAM_14_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_3_load"/></StgValue>
</operation>

<operation id="1823" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2575" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:41  %WBRAM_14_2_3_addr = getelementptr [1024 x float]* @WBRAM_14_2_3, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_3_addr"/></StgValue>
</operation>

<operation id="1824" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2576" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:42  %WBRAM_14_2_3_load = load float* %WBRAM_14_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_3_load"/></StgValue>
</operation>

<operation id="1825" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2580" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:46  %WBRAM_14_0_4_load = load float* %WBRAM_14_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_4_load"/></StgValue>
</operation>

<operation id="1826" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2582" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:48  %WBRAM_14_1_4_load = load float* %WBRAM_14_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_4_load"/></StgValue>
</operation>

<operation id="1827" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2584" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:50  %WBRAM_14_2_4_load = load float* %WBRAM_14_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_4_load"/></StgValue>
</operation>

<operation id="1828" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2603" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:69  %WBRAM_14_0_7_load = load float* %WBRAM_14_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_7_load"/></StgValue>
</operation>

<operation id="1829" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2605" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:71  %WBRAM_14_1_7_load = load float* %WBRAM_14_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_7_load"/></StgValue>
</operation>

<operation id="1830" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2607" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:73  %WBRAM_14_2_7_load = load float* %WBRAM_14_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_7_load"/></StgValue>
</operation>

<operation id="1831" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2642" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:108  %tmp_166_14_2_i = fmul float %p_114_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_14_2_i"/></StgValue>
</operation>

<operation id="1832" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2650" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:116  %accumulator_14_1_i = fadd float %accumulator_14_i, %tmp_166_14_1_i

]]></node>
<StgValue><ssdm name="accumulator_14_1_i"/></StgValue>
</operation>

<operation id="1833" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2717" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:37  %WBRAM_15_0_3_addr = getelementptr [1024 x float]* @WBRAM_15_0_3, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_3_addr"/></StgValue>
</operation>

<operation id="1834" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2718" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:38  %WBRAM_15_0_3_load = load float* %WBRAM_15_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_3_load"/></StgValue>
</operation>

<operation id="1835" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2719" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:39  %WBRAM_15_1_3_addr = getelementptr [1024 x float]* @WBRAM_15_1_3, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_3_addr"/></StgValue>
</operation>

<operation id="1836" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2720" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:40  %WBRAM_15_1_3_load = load float* %WBRAM_15_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_3_load"/></StgValue>
</operation>

<operation id="1837" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2721" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:41  %WBRAM_15_2_3_addr = getelementptr [1024 x float]* @WBRAM_15_2_3, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_3_addr"/></StgValue>
</operation>

<operation id="1838" st_id="17" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2722" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:42  %WBRAM_15_2_3_load = load float* %WBRAM_15_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_3_load"/></StgValue>
</operation>

<operation id="1839" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2726" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:46  %WBRAM_15_0_4_load = load float* %WBRAM_15_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_4_load"/></StgValue>
</operation>

<operation id="1840" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2728" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:48  %WBRAM_15_1_4_load = load float* %WBRAM_15_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_4_load"/></StgValue>
</operation>

<operation id="1841" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2730" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:50  %WBRAM_15_2_4_load = load float* %WBRAM_15_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_4_load"/></StgValue>
</operation>

<operation id="1842" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2749" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:69  %WBRAM_15_0_7_load = load float* %WBRAM_15_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_7_load"/></StgValue>
</operation>

<operation id="1843" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2751" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:71  %WBRAM_15_1_7_load = load float* %WBRAM_15_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_7_load"/></StgValue>
</operation>

<operation id="1844" st_id="17" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2753" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:73  %WBRAM_15_2_7_load = load float* %WBRAM_15_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_7_load"/></StgValue>
</operation>

<operation id="1845" st_id="17" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2788" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:108  %tmp_166_15_2_i = fmul float %p_122_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_15_2_i"/></StgValue>
</operation>

<operation id="1846" st_id="17" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2796" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:116  %accumulator_15_1_i = fadd float %accumulator_15_i, %tmp_166_15_1_i

]]></node>
<StgValue><ssdm name="accumulator_15_1_i"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="1847" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:44  %WBRAM_0_0_3_load = load float* %WBRAM_0_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_3_load"/></StgValue>
</operation>

<operation id="1848" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:46  %WBRAM_0_1_3_load = load float* %WBRAM_0_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_3_load"/></StgValue>
</operation>

<operation id="1849" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="532" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:48  %WBRAM_0_2_3_load = load float* %WBRAM_0_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_3_load"/></StgValue>
</operation>

<operation id="1850" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:52  %WBRAM_0_0_4_load = load float* %WBRAM_0_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_4_load"/></StgValue>
</operation>

<operation id="1851" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:54  %WBRAM_0_1_4_load = load float* %WBRAM_0_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_4_load"/></StgValue>
</operation>

<operation id="1852" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="540" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:56  %WBRAM_0_2_4_load = load float* %WBRAM_0_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_4_load"/></StgValue>
</operation>

<operation id="1853" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="542" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:58  %WBRAM_0_0_5_addr = getelementptr [1024 x float]* @WBRAM_0_0_5, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_5_addr"/></StgValue>
</operation>

<operation id="1854" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="543" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:59  %WBRAM_0_0_5_load = load float* %WBRAM_0_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_5_load"/></StgValue>
</operation>

<operation id="1855" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="544" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:60  %WBRAM_0_1_5_addr = getelementptr [1024 x float]* @WBRAM_0_1_5, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_5_addr"/></StgValue>
</operation>

<operation id="1856" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="545" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:61  %WBRAM_0_1_5_load = load float* %WBRAM_0_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_5_load"/></StgValue>
</operation>

<operation id="1857" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="546" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:62  %WBRAM_0_2_5_addr = getelementptr [1024 x float]* @WBRAM_0_2_5, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_5_addr"/></StgValue>
</operation>

<operation id="1858" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="547" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:63  %WBRAM_0_2_5_load = load float* %WBRAM_0_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_5_load"/></StgValue>
</operation>

<operation id="1859" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="550" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:66  %WBRAM_0_0_6_addr = getelementptr [1024 x float]* @WBRAM_0_0_6, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_6_addr"/></StgValue>
</operation>

<operation id="1860" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="551" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:67  %WBRAM_0_0_6_load = load float* %WBRAM_0_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_6_load"/></StgValue>
</operation>

<operation id="1861" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="552" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:68  %WBRAM_0_1_6_addr = getelementptr [1024 x float]* @WBRAM_0_1_6, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_6_addr"/></StgValue>
</operation>

<operation id="1862" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="553" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:69  %WBRAM_0_1_6_load = load float* %WBRAM_0_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_6_load"/></StgValue>
</operation>

<operation id="1863" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="554" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:70  %WBRAM_0_2_6_addr = getelementptr [1024 x float]* @WBRAM_0_2_6, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_6_addr"/></StgValue>
</operation>

<operation id="1864" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="555" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:71  %WBRAM_0_2_6_load = load float* %WBRAM_0_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_6_load"/></StgValue>
</operation>

<operation id="1865" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="559" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:75  %WBRAM_0_0_7_load = load float* %WBRAM_0_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_7_load"/></StgValue>
</operation>

<operation id="1866" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="561" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:77  %WBRAM_0_1_7_load = load float* %WBRAM_0_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_7_load"/></StgValue>
</operation>

<operation id="1867" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="563" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:79  %WBRAM_0_2_7_load = load float* %WBRAM_0_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_7_load"/></StgValue>
</operation>

<operation id="1868" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2549">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="566" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:82  %WBRAM_0_0_8_addr = getelementptr [1024 x float]* @WBRAM_0_0_8, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_0_8_addr"/></StgValue>
</operation>

<operation id="1869" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2537">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:83  %WBRAM_0_0_8_load = load float* %WBRAM_0_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_8_load"/></StgValue>
</operation>

<operation id="1870" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2550">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="568" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:84  %WBRAM_0_1_8_addr = getelementptr [1024 x float]* @WBRAM_0_1_8, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_1_8_addr"/></StgValue>
</operation>

<operation id="1871" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2541">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:85  %WBRAM_0_1_8_load = load float* %WBRAM_0_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_8_load"/></StgValue>
</operation>

<operation id="1872" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2551">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="570" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv:86  %WBRAM_0_2_8_addr = getelementptr [1024 x float]* @WBRAM_0_2_8, i64 0, i64 %tmp_157_i

]]></node>
<StgValue><ssdm name="WBRAM_0_2_8_addr"/></StgValue>
</operation>

<operation id="1873" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2545">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="571" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:87  %WBRAM_0_2_8_load = load float* %WBRAM_0_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_8_load"/></StgValue>
</operation>

<operation id="1874" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="598" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:114  %tmp_166_0_2_i = fmul float %p_2_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_0_2_i"/></StgValue>
</operation>

<operation id="1875" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:122  %accumulator_0_1_i = fadd float %accumulator_0_i, %tmp_166_0_1_i

]]></node>
<StgValue><ssdm name="accumulator_0_1_i"/></StgValue>
</operation>

<operation id="1876" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:38  %WBRAM_1_0_3_load = load float* %WBRAM_1_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_3_load"/></StgValue>
</operation>

<operation id="1877" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:40  %WBRAM_1_1_3_load = load float* %WBRAM_1_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_3_load"/></StgValue>
</operation>

<operation id="1878" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="678" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:42  %WBRAM_1_2_3_load = load float* %WBRAM_1_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_3_load"/></StgValue>
</operation>

<operation id="1879" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:46  %WBRAM_1_0_4_load = load float* %WBRAM_1_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_4_load"/></StgValue>
</operation>

<operation id="1880" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:48  %WBRAM_1_1_4_load = load float* %WBRAM_1_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_4_load"/></StgValue>
</operation>

<operation id="1881" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="686" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:50  %WBRAM_1_2_4_load = load float* %WBRAM_1_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_4_load"/></StgValue>
</operation>

<operation id="1882" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="688" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:52  %WBRAM_1_0_5_addr = getelementptr [1024 x float]* @WBRAM_1_0_5, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_5_addr"/></StgValue>
</operation>

<operation id="1883" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="689" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:53  %WBRAM_1_0_5_load = load float* %WBRAM_1_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_5_load"/></StgValue>
</operation>

<operation id="1884" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="690" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:54  %WBRAM_1_1_5_addr = getelementptr [1024 x float]* @WBRAM_1_1_5, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_5_addr"/></StgValue>
</operation>

<operation id="1885" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="691" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:55  %WBRAM_1_1_5_load = load float* %WBRAM_1_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_5_load"/></StgValue>
</operation>

<operation id="1886" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="692" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:56  %WBRAM_1_2_5_addr = getelementptr [1024 x float]* @WBRAM_1_2_5, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_5_addr"/></StgValue>
</operation>

<operation id="1887" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="693" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:57  %WBRAM_1_2_5_load = load float* %WBRAM_1_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_5_load"/></StgValue>
</operation>

<operation id="1888" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="696" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:60  %WBRAM_1_0_6_addr = getelementptr [1024 x float]* @WBRAM_1_0_6, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_6_addr"/></StgValue>
</operation>

<operation id="1889" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="697" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:61  %WBRAM_1_0_6_load = load float* %WBRAM_1_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_6_load"/></StgValue>
</operation>

<operation id="1890" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="698" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:62  %WBRAM_1_1_6_addr = getelementptr [1024 x float]* @WBRAM_1_1_6, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_6_addr"/></StgValue>
</operation>

<operation id="1891" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="699" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:63  %WBRAM_1_1_6_load = load float* %WBRAM_1_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_6_load"/></StgValue>
</operation>

<operation id="1892" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="700" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:64  %WBRAM_1_2_6_addr = getelementptr [1024 x float]* @WBRAM_1_2_6, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_6_addr"/></StgValue>
</operation>

<operation id="1893" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="701" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:65  %WBRAM_1_2_6_load = load float* %WBRAM_1_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_6_load"/></StgValue>
</operation>

<operation id="1894" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="705" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:69  %WBRAM_1_0_7_load = load float* %WBRAM_1_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_7_load"/></StgValue>
</operation>

<operation id="1895" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="707" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:71  %WBRAM_1_1_7_load = load float* %WBRAM_1_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_7_load"/></StgValue>
</operation>

<operation id="1896" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="709" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:73  %WBRAM_1_2_7_load = load float* %WBRAM_1_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_7_load"/></StgValue>
</operation>

<operation id="1897" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2565">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="712" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:76  %WBRAM_1_0_8_addr = getelementptr [1024 x float]* @WBRAM_1_0_8, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_0_8_addr"/></StgValue>
</operation>

<operation id="1898" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2553">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:77  %WBRAM_1_0_8_load = load float* %WBRAM_1_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_8_load"/></StgValue>
</operation>

<operation id="1899" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2566">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="714" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:78  %WBRAM_1_1_8_addr = getelementptr [1024 x float]* @WBRAM_1_1_8, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_1_8_addr"/></StgValue>
</operation>

<operation id="1900" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2557">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:79  %WBRAM_1_1_8_load = load float* %WBRAM_1_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_8_load"/></StgValue>
</operation>

<operation id="1901" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2567">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="716" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv23:80  %WBRAM_1_2_8_addr = getelementptr [1024 x float]* @WBRAM_1_2_8, i64 0, i64 %tmp_157_1_i

]]></node>
<StgValue><ssdm name="WBRAM_1_2_8_addr"/></StgValue>
</operation>

<operation id="1902" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2561">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="717" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:81  %WBRAM_1_2_8_load = load float* %WBRAM_1_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_8_load"/></StgValue>
</operation>

<operation id="1903" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="744" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:108  %tmp_166_1_2_i = fmul float %p_10_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_1_2_i"/></StgValue>
</operation>

<operation id="1904" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="752" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:116  %accumulator_1_1_i = fadd float %accumulator_1_i, %tmp_166_1_1_i

]]></node>
<StgValue><ssdm name="accumulator_1_1_i"/></StgValue>
</operation>

<operation id="1905" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:38  %WBRAM_2_0_3_load = load float* %WBRAM_2_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_3_load"/></StgValue>
</operation>

<operation id="1906" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:40  %WBRAM_2_1_3_load = load float* %WBRAM_2_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_3_load"/></StgValue>
</operation>

<operation id="1907" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="824" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:42  %WBRAM_2_2_3_load = load float* %WBRAM_2_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_3_load"/></StgValue>
</operation>

<operation id="1908" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:46  %WBRAM_2_0_4_load = load float* %WBRAM_2_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_4_load"/></StgValue>
</operation>

<operation id="1909" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:48  %WBRAM_2_1_4_load = load float* %WBRAM_2_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_4_load"/></StgValue>
</operation>

<operation id="1910" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="832" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:50  %WBRAM_2_2_4_load = load float* %WBRAM_2_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_4_load"/></StgValue>
</operation>

<operation id="1911" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="834" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:52  %WBRAM_2_0_5_addr = getelementptr [1024 x float]* @WBRAM_2_0_5, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_5_addr"/></StgValue>
</operation>

<operation id="1912" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="835" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:53  %WBRAM_2_0_5_load = load float* %WBRAM_2_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_5_load"/></StgValue>
</operation>

<operation id="1913" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="836" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:54  %WBRAM_2_1_5_addr = getelementptr [1024 x float]* @WBRAM_2_1_5, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_5_addr"/></StgValue>
</operation>

<operation id="1914" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="837" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:55  %WBRAM_2_1_5_load = load float* %WBRAM_2_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_5_load"/></StgValue>
</operation>

<operation id="1915" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="838" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:56  %WBRAM_2_2_5_addr = getelementptr [1024 x float]* @WBRAM_2_2_5, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_5_addr"/></StgValue>
</operation>

<operation id="1916" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="839" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:57  %WBRAM_2_2_5_load = load float* %WBRAM_2_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_5_load"/></StgValue>
</operation>

<operation id="1917" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="842" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:60  %WBRAM_2_0_6_addr = getelementptr [1024 x float]* @WBRAM_2_0_6, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_6_addr"/></StgValue>
</operation>

<operation id="1918" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="843" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:61  %WBRAM_2_0_6_load = load float* %WBRAM_2_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_6_load"/></StgValue>
</operation>

<operation id="1919" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="844" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:62  %WBRAM_2_1_6_addr = getelementptr [1024 x float]* @WBRAM_2_1_6, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_6_addr"/></StgValue>
</operation>

<operation id="1920" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="845" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:63  %WBRAM_2_1_6_load = load float* %WBRAM_2_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_6_load"/></StgValue>
</operation>

<operation id="1921" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="846" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:64  %WBRAM_2_2_6_addr = getelementptr [1024 x float]* @WBRAM_2_2_6, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_6_addr"/></StgValue>
</operation>

<operation id="1922" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="847" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:65  %WBRAM_2_2_6_load = load float* %WBRAM_2_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_6_load"/></StgValue>
</operation>

<operation id="1923" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="851" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:69  %WBRAM_2_0_7_load = load float* %WBRAM_2_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_7_load"/></StgValue>
</operation>

<operation id="1924" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="853" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:71  %WBRAM_2_1_7_load = load float* %WBRAM_2_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_7_load"/></StgValue>
</operation>

<operation id="1925" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="855" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:73  %WBRAM_2_2_7_load = load float* %WBRAM_2_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_7_load"/></StgValue>
</operation>

<operation id="1926" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2581">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="858" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:76  %WBRAM_2_0_8_addr = getelementptr [1024 x float]* @WBRAM_2_0_8, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_0_8_addr"/></StgValue>
</operation>

<operation id="1927" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2569">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:77  %WBRAM_2_0_8_load = load float* %WBRAM_2_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_8_load"/></StgValue>
</operation>

<operation id="1928" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2582">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="860" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:78  %WBRAM_2_1_8_addr = getelementptr [1024 x float]* @WBRAM_2_1_8, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_1_8_addr"/></StgValue>
</operation>

<operation id="1929" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2573">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:79  %WBRAM_2_1_8_load = load float* %WBRAM_2_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_8_load"/></StgValue>
</operation>

<operation id="1930" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2583">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="862" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv50:80  %WBRAM_2_2_8_addr = getelementptr [1024 x float]* @WBRAM_2_2_8, i64 0, i64 %tmp_157_2_i

]]></node>
<StgValue><ssdm name="WBRAM_2_2_8_addr"/></StgValue>
</operation>

<operation id="1931" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2577">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="863" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:81  %WBRAM_2_2_8_load = load float* %WBRAM_2_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_8_load"/></StgValue>
</operation>

<operation id="1932" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="890" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:108  %tmp_166_2_2_i = fmul float %p_18_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_2_2_i"/></StgValue>
</operation>

<operation id="1933" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="898" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:116  %accumulator_2_1_i = fadd float %accumulator_2_i, %tmp_166_2_1_i

]]></node>
<StgValue><ssdm name="accumulator_2_1_i"/></StgValue>
</operation>

<operation id="1934" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:38  %WBRAM_3_0_3_load = load float* %WBRAM_3_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_3_load"/></StgValue>
</operation>

<operation id="1935" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:40  %WBRAM_3_1_3_load = load float* %WBRAM_3_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_3_load"/></StgValue>
</operation>

<operation id="1936" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="970" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:42  %WBRAM_3_2_3_load = load float* %WBRAM_3_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_3_load"/></StgValue>
</operation>

<operation id="1937" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:46  %WBRAM_3_0_4_load = load float* %WBRAM_3_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_4_load"/></StgValue>
</operation>

<operation id="1938" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:48  %WBRAM_3_1_4_load = load float* %WBRAM_3_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_4_load"/></StgValue>
</operation>

<operation id="1939" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="978" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:50  %WBRAM_3_2_4_load = load float* %WBRAM_3_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_4_load"/></StgValue>
</operation>

<operation id="1940" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="980" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:52  %WBRAM_3_0_5_addr = getelementptr [1024 x float]* @WBRAM_3_0_5, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_5_addr"/></StgValue>
</operation>

<operation id="1941" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="981" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:53  %WBRAM_3_0_5_load = load float* %WBRAM_3_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_5_load"/></StgValue>
</operation>

<operation id="1942" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="982" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:54  %WBRAM_3_1_5_addr = getelementptr [1024 x float]* @WBRAM_3_1_5, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_5_addr"/></StgValue>
</operation>

<operation id="1943" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="983" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:55  %WBRAM_3_1_5_load = load float* %WBRAM_3_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_5_load"/></StgValue>
</operation>

<operation id="1944" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="984" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:56  %WBRAM_3_2_5_addr = getelementptr [1024 x float]* @WBRAM_3_2_5, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_5_addr"/></StgValue>
</operation>

<operation id="1945" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="985" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:57  %WBRAM_3_2_5_load = load float* %WBRAM_3_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_5_load"/></StgValue>
</operation>

<operation id="1946" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="988" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:60  %WBRAM_3_0_6_addr = getelementptr [1024 x float]* @WBRAM_3_0_6, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_6_addr"/></StgValue>
</operation>

<operation id="1947" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="989" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:61  %WBRAM_3_0_6_load = load float* %WBRAM_3_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_6_load"/></StgValue>
</operation>

<operation id="1948" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="990" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:62  %WBRAM_3_1_6_addr = getelementptr [1024 x float]* @WBRAM_3_1_6, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_6_addr"/></StgValue>
</operation>

<operation id="1949" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="991" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:63  %WBRAM_3_1_6_load = load float* %WBRAM_3_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_6_load"/></StgValue>
</operation>

<operation id="1950" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="992" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:64  %WBRAM_3_2_6_addr = getelementptr [1024 x float]* @WBRAM_3_2_6, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_6_addr"/></StgValue>
</operation>

<operation id="1951" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="993" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:65  %WBRAM_3_2_6_load = load float* %WBRAM_3_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_6_load"/></StgValue>
</operation>

<operation id="1952" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="997" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:69  %WBRAM_3_0_7_load = load float* %WBRAM_3_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_7_load"/></StgValue>
</operation>

<operation id="1953" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="999" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:71  %WBRAM_3_1_7_load = load float* %WBRAM_3_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_7_load"/></StgValue>
</operation>

<operation id="1954" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1001" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:73  %WBRAM_3_2_7_load = load float* %WBRAM_3_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_7_load"/></StgValue>
</operation>

<operation id="1955" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2597">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1004" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:76  %WBRAM_3_0_8_addr = getelementptr [1024 x float]* @WBRAM_3_0_8, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_0_8_addr"/></StgValue>
</operation>

<operation id="1956" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2585">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:77  %WBRAM_3_0_8_load = load float* %WBRAM_3_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_8_load"/></StgValue>
</operation>

<operation id="1957" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2598">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1006" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:78  %WBRAM_3_1_8_addr = getelementptr [1024 x float]* @WBRAM_3_1_8, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_1_8_addr"/></StgValue>
</operation>

<operation id="1958" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2589">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:79  %WBRAM_3_1_8_load = load float* %WBRAM_3_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_8_load"/></StgValue>
</operation>

<operation id="1959" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2599">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1008" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv77:80  %WBRAM_3_2_8_addr = getelementptr [1024 x float]* @WBRAM_3_2_8, i64 0, i64 %tmp_157_3_i

]]></node>
<StgValue><ssdm name="WBRAM_3_2_8_addr"/></StgValue>
</operation>

<operation id="1960" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2593">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1009" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:81  %WBRAM_3_2_8_load = load float* %WBRAM_3_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_8_load"/></StgValue>
</operation>

<operation id="1961" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1036" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:108  %tmp_166_3_2_i = fmul float %p_26_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_3_2_i"/></StgValue>
</operation>

<operation id="1962" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1044" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:116  %accumulator_3_1_i = fadd float %accumulator_3_i, %tmp_166_3_1_i

]]></node>
<StgValue><ssdm name="accumulator_3_1_i"/></StgValue>
</operation>

<operation id="1963" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:38  %WBRAM_4_0_3_load = load float* %WBRAM_4_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_3_load"/></StgValue>
</operation>

<operation id="1964" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:40  %WBRAM_4_1_3_load = load float* %WBRAM_4_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_3_load"/></StgValue>
</operation>

<operation id="1965" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1116" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:42  %WBRAM_4_2_3_load = load float* %WBRAM_4_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_3_load"/></StgValue>
</operation>

<operation id="1966" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:46  %WBRAM_4_0_4_load = load float* %WBRAM_4_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_4_load"/></StgValue>
</operation>

<operation id="1967" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:48  %WBRAM_4_1_4_load = load float* %WBRAM_4_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_4_load"/></StgValue>
</operation>

<operation id="1968" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1124" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:50  %WBRAM_4_2_4_load = load float* %WBRAM_4_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_4_load"/></StgValue>
</operation>

<operation id="1969" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1126" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:52  %WBRAM_4_0_5_addr = getelementptr [1024 x float]* @WBRAM_4_0_5, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_5_addr"/></StgValue>
</operation>

<operation id="1970" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1127" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:53  %WBRAM_4_0_5_load = load float* %WBRAM_4_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_5_load"/></StgValue>
</operation>

<operation id="1971" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1128" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:54  %WBRAM_4_1_5_addr = getelementptr [1024 x float]* @WBRAM_4_1_5, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_5_addr"/></StgValue>
</operation>

<operation id="1972" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1129" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:55  %WBRAM_4_1_5_load = load float* %WBRAM_4_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_5_load"/></StgValue>
</operation>

<operation id="1973" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1130" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:56  %WBRAM_4_2_5_addr = getelementptr [1024 x float]* @WBRAM_4_2_5, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_5_addr"/></StgValue>
</operation>

<operation id="1974" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1131" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:57  %WBRAM_4_2_5_load = load float* %WBRAM_4_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_5_load"/></StgValue>
</operation>

<operation id="1975" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1134" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:60  %WBRAM_4_0_6_addr = getelementptr [1024 x float]* @WBRAM_4_0_6, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_6_addr"/></StgValue>
</operation>

<operation id="1976" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1135" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:61  %WBRAM_4_0_6_load = load float* %WBRAM_4_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_6_load"/></StgValue>
</operation>

<operation id="1977" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1136" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:62  %WBRAM_4_1_6_addr = getelementptr [1024 x float]* @WBRAM_4_1_6, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_6_addr"/></StgValue>
</operation>

<operation id="1978" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1137" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:63  %WBRAM_4_1_6_load = load float* %WBRAM_4_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_6_load"/></StgValue>
</operation>

<operation id="1979" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1138" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:64  %WBRAM_4_2_6_addr = getelementptr [1024 x float]* @WBRAM_4_2_6, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_6_addr"/></StgValue>
</operation>

<operation id="1980" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1139" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:65  %WBRAM_4_2_6_load = load float* %WBRAM_4_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_6_load"/></StgValue>
</operation>

<operation id="1981" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1143" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:69  %WBRAM_4_0_7_load = load float* %WBRAM_4_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_7_load"/></StgValue>
</operation>

<operation id="1982" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1145" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:71  %WBRAM_4_1_7_load = load float* %WBRAM_4_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_7_load"/></StgValue>
</operation>

<operation id="1983" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1147" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:73  %WBRAM_4_2_7_load = load float* %WBRAM_4_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_7_load"/></StgValue>
</operation>

<operation id="1984" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2613">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1150" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:76  %WBRAM_4_0_8_addr = getelementptr [1024 x float]* @WBRAM_4_0_8, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_0_8_addr"/></StgValue>
</operation>

<operation id="1985" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2601">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:77  %WBRAM_4_0_8_load = load float* %WBRAM_4_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_8_load"/></StgValue>
</operation>

<operation id="1986" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2614">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1152" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:78  %WBRAM_4_1_8_addr = getelementptr [1024 x float]* @WBRAM_4_1_8, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_1_8_addr"/></StgValue>
</operation>

<operation id="1987" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2605">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:79  %WBRAM_4_1_8_load = load float* %WBRAM_4_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_8_load"/></StgValue>
</operation>

<operation id="1988" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2615">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1154" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv104:80  %WBRAM_4_2_8_addr = getelementptr [1024 x float]* @WBRAM_4_2_8, i64 0, i64 %tmp_157_4_i

]]></node>
<StgValue><ssdm name="WBRAM_4_2_8_addr"/></StgValue>
</operation>

<operation id="1989" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2609">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1155" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:81  %WBRAM_4_2_8_load = load float* %WBRAM_4_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_8_load"/></StgValue>
</operation>

<operation id="1990" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1182" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:108  %tmp_166_4_2_i = fmul float %p_34_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_4_2_i"/></StgValue>
</operation>

<operation id="1991" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:116  %accumulator_4_1_i = fadd float %accumulator_4_i, %tmp_166_4_1_i

]]></node>
<StgValue><ssdm name="accumulator_4_1_i"/></StgValue>
</operation>

<operation id="1992" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:38  %WBRAM_5_0_3_load = load float* %WBRAM_5_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_3_load"/></StgValue>
</operation>

<operation id="1993" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:40  %WBRAM_5_1_3_load = load float* %WBRAM_5_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_3_load"/></StgValue>
</operation>

<operation id="1994" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1262" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:42  %WBRAM_5_2_3_load = load float* %WBRAM_5_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_3_load"/></StgValue>
</operation>

<operation id="1995" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:46  %WBRAM_5_0_4_load = load float* %WBRAM_5_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_4_load"/></StgValue>
</operation>

<operation id="1996" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:48  %WBRAM_5_1_4_load = load float* %WBRAM_5_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_4_load"/></StgValue>
</operation>

<operation id="1997" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1270" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:50  %WBRAM_5_2_4_load = load float* %WBRAM_5_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_4_load"/></StgValue>
</operation>

<operation id="1998" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1272" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:52  %WBRAM_5_0_5_addr = getelementptr [1024 x float]* @WBRAM_5_0_5, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_5_addr"/></StgValue>
</operation>

<operation id="1999" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1273" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:53  %WBRAM_5_0_5_load = load float* %WBRAM_5_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_5_load"/></StgValue>
</operation>

<operation id="2000" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1274" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:54  %WBRAM_5_1_5_addr = getelementptr [1024 x float]* @WBRAM_5_1_5, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_5_addr"/></StgValue>
</operation>

<operation id="2001" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1275" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:55  %WBRAM_5_1_5_load = load float* %WBRAM_5_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_5_load"/></StgValue>
</operation>

<operation id="2002" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1276" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:56  %WBRAM_5_2_5_addr = getelementptr [1024 x float]* @WBRAM_5_2_5, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_5_addr"/></StgValue>
</operation>

<operation id="2003" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1277" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:57  %WBRAM_5_2_5_load = load float* %WBRAM_5_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_5_load"/></StgValue>
</operation>

<operation id="2004" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1280" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:60  %WBRAM_5_0_6_addr = getelementptr [1024 x float]* @WBRAM_5_0_6, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_6_addr"/></StgValue>
</operation>

<operation id="2005" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1281" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:61  %WBRAM_5_0_6_load = load float* %WBRAM_5_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_6_load"/></StgValue>
</operation>

<operation id="2006" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1282" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:62  %WBRAM_5_1_6_addr = getelementptr [1024 x float]* @WBRAM_5_1_6, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_6_addr"/></StgValue>
</operation>

<operation id="2007" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1283" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:63  %WBRAM_5_1_6_load = load float* %WBRAM_5_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_6_load"/></StgValue>
</operation>

<operation id="2008" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1284" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:64  %WBRAM_5_2_6_addr = getelementptr [1024 x float]* @WBRAM_5_2_6, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_6_addr"/></StgValue>
</operation>

<operation id="2009" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1285" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:65  %WBRAM_5_2_6_load = load float* %WBRAM_5_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_6_load"/></StgValue>
</operation>

<operation id="2010" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1289" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:69  %WBRAM_5_0_7_load = load float* %WBRAM_5_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_7_load"/></StgValue>
</operation>

<operation id="2011" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1291" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:71  %WBRAM_5_1_7_load = load float* %WBRAM_5_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_7_load"/></StgValue>
</operation>

<operation id="2012" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1293" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:73  %WBRAM_5_2_7_load = load float* %WBRAM_5_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_7_load"/></StgValue>
</operation>

<operation id="2013" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2629">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1296" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:76  %WBRAM_5_0_8_addr = getelementptr [1024 x float]* @WBRAM_5_0_8, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_0_8_addr"/></StgValue>
</operation>

<operation id="2014" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2617">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:77  %WBRAM_5_0_8_load = load float* %WBRAM_5_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_8_load"/></StgValue>
</operation>

<operation id="2015" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2630">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1298" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:78  %WBRAM_5_1_8_addr = getelementptr [1024 x float]* @WBRAM_5_1_8, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_1_8_addr"/></StgValue>
</operation>

<operation id="2016" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2621">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:79  %WBRAM_5_1_8_load = load float* %WBRAM_5_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_8_load"/></StgValue>
</operation>

<operation id="2017" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2631">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1300" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv131:80  %WBRAM_5_2_8_addr = getelementptr [1024 x float]* @WBRAM_5_2_8, i64 0, i64 %tmp_157_5_i

]]></node>
<StgValue><ssdm name="WBRAM_5_2_8_addr"/></StgValue>
</operation>

<operation id="2018" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2625">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1301" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:81  %WBRAM_5_2_8_load = load float* %WBRAM_5_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_8_load"/></StgValue>
</operation>

<operation id="2019" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1328" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:108  %tmp_166_5_2_i = fmul float %p_42_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_5_2_i"/></StgValue>
</operation>

<operation id="2020" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1336" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:116  %accumulator_5_1_i = fadd float %accumulator_5_i, %tmp_166_5_1_i

]]></node>
<StgValue><ssdm name="accumulator_5_1_i"/></StgValue>
</operation>

<operation id="2021" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:38  %WBRAM_6_0_3_load = load float* %WBRAM_6_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_3_load"/></StgValue>
</operation>

<operation id="2022" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:40  %WBRAM_6_1_3_load = load float* %WBRAM_6_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_3_load"/></StgValue>
</operation>

<operation id="2023" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1408" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:42  %WBRAM_6_2_3_load = load float* %WBRAM_6_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_3_load"/></StgValue>
</operation>

<operation id="2024" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:46  %WBRAM_6_0_4_load = load float* %WBRAM_6_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_4_load"/></StgValue>
</operation>

<operation id="2025" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:48  %WBRAM_6_1_4_load = load float* %WBRAM_6_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_4_load"/></StgValue>
</operation>

<operation id="2026" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1416" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:50  %WBRAM_6_2_4_load = load float* %WBRAM_6_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_4_load"/></StgValue>
</operation>

<operation id="2027" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1418" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:52  %WBRAM_6_0_5_addr = getelementptr [1024 x float]* @WBRAM_6_0_5, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_5_addr"/></StgValue>
</operation>

<operation id="2028" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1419" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:53  %WBRAM_6_0_5_load = load float* %WBRAM_6_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_5_load"/></StgValue>
</operation>

<operation id="2029" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1420" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:54  %WBRAM_6_1_5_addr = getelementptr [1024 x float]* @WBRAM_6_1_5, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_5_addr"/></StgValue>
</operation>

<operation id="2030" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1421" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:55  %WBRAM_6_1_5_load = load float* %WBRAM_6_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_5_load"/></StgValue>
</operation>

<operation id="2031" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1422" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:56  %WBRAM_6_2_5_addr = getelementptr [1024 x float]* @WBRAM_6_2_5, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_5_addr"/></StgValue>
</operation>

<operation id="2032" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1423" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:57  %WBRAM_6_2_5_load = load float* %WBRAM_6_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_5_load"/></StgValue>
</operation>

<operation id="2033" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1426" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:60  %WBRAM_6_0_6_addr = getelementptr [1024 x float]* @WBRAM_6_0_6, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_6_addr"/></StgValue>
</operation>

<operation id="2034" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1427" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:61  %WBRAM_6_0_6_load = load float* %WBRAM_6_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_6_load"/></StgValue>
</operation>

<operation id="2035" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1428" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:62  %WBRAM_6_1_6_addr = getelementptr [1024 x float]* @WBRAM_6_1_6, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_6_addr"/></StgValue>
</operation>

<operation id="2036" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1429" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:63  %WBRAM_6_1_6_load = load float* %WBRAM_6_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_6_load"/></StgValue>
</operation>

<operation id="2037" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1430" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:64  %WBRAM_6_2_6_addr = getelementptr [1024 x float]* @WBRAM_6_2_6, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_6_addr"/></StgValue>
</operation>

<operation id="2038" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1431" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:65  %WBRAM_6_2_6_load = load float* %WBRAM_6_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_6_load"/></StgValue>
</operation>

<operation id="2039" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1435" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:69  %WBRAM_6_0_7_load = load float* %WBRAM_6_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_7_load"/></StgValue>
</operation>

<operation id="2040" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1437" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:71  %WBRAM_6_1_7_load = load float* %WBRAM_6_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_7_load"/></StgValue>
</operation>

<operation id="2041" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1439" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:73  %WBRAM_6_2_7_load = load float* %WBRAM_6_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_7_load"/></StgValue>
</operation>

<operation id="2042" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2645">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1442" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:76  %WBRAM_6_0_8_addr = getelementptr [1024 x float]* @WBRAM_6_0_8, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_0_8_addr"/></StgValue>
</operation>

<operation id="2043" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2633">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:77  %WBRAM_6_0_8_load = load float* %WBRAM_6_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_8_load"/></StgValue>
</operation>

<operation id="2044" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2646">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1444" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:78  %WBRAM_6_1_8_addr = getelementptr [1024 x float]* @WBRAM_6_1_8, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_1_8_addr"/></StgValue>
</operation>

<operation id="2045" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2637">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:79  %WBRAM_6_1_8_load = load float* %WBRAM_6_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_8_load"/></StgValue>
</operation>

<operation id="2046" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2647">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1446" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv158:80  %WBRAM_6_2_8_addr = getelementptr [1024 x float]* @WBRAM_6_2_8, i64 0, i64 %tmp_157_6_i

]]></node>
<StgValue><ssdm name="WBRAM_6_2_8_addr"/></StgValue>
</operation>

<operation id="2047" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2641">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1447" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:81  %WBRAM_6_2_8_load = load float* %WBRAM_6_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_8_load"/></StgValue>
</operation>

<operation id="2048" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1474" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:108  %tmp_166_6_2_i = fmul float %p_50_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_6_2_i"/></StgValue>
</operation>

<operation id="2049" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1482" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:116  %accumulator_6_1_i = fadd float %accumulator_6_i, %tmp_166_6_1_i

]]></node>
<StgValue><ssdm name="accumulator_6_1_i"/></StgValue>
</operation>

<operation id="2050" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:38  %WBRAM_7_0_3_load = load float* %WBRAM_7_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_3_load"/></StgValue>
</operation>

<operation id="2051" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:40  %WBRAM_7_1_3_load = load float* %WBRAM_7_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_3_load"/></StgValue>
</operation>

<operation id="2052" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1554" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:42  %WBRAM_7_2_3_load = load float* %WBRAM_7_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_3_load"/></StgValue>
</operation>

<operation id="2053" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:46  %WBRAM_7_0_4_load = load float* %WBRAM_7_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_4_load"/></StgValue>
</operation>

<operation id="2054" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:48  %WBRAM_7_1_4_load = load float* %WBRAM_7_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_4_load"/></StgValue>
</operation>

<operation id="2055" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1562" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:50  %WBRAM_7_2_4_load = load float* %WBRAM_7_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_4_load"/></StgValue>
</operation>

<operation id="2056" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1564" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:52  %WBRAM_7_0_5_addr = getelementptr [1024 x float]* @WBRAM_7_0_5, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_5_addr"/></StgValue>
</operation>

<operation id="2057" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1565" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:53  %WBRAM_7_0_5_load = load float* %WBRAM_7_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_5_load"/></StgValue>
</operation>

<operation id="2058" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1566" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:54  %WBRAM_7_1_5_addr = getelementptr [1024 x float]* @WBRAM_7_1_5, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_5_addr"/></StgValue>
</operation>

<operation id="2059" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:55  %WBRAM_7_1_5_load = load float* %WBRAM_7_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_5_load"/></StgValue>
</operation>

<operation id="2060" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1568" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:56  %WBRAM_7_2_5_addr = getelementptr [1024 x float]* @WBRAM_7_2_5, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_5_addr"/></StgValue>
</operation>

<operation id="2061" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:57  %WBRAM_7_2_5_load = load float* %WBRAM_7_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_5_load"/></StgValue>
</operation>

<operation id="2062" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1572" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:60  %WBRAM_7_0_6_addr = getelementptr [1024 x float]* @WBRAM_7_0_6, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_6_addr"/></StgValue>
</operation>

<operation id="2063" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1573" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:61  %WBRAM_7_0_6_load = load float* %WBRAM_7_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_6_load"/></StgValue>
</operation>

<operation id="2064" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1574" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:62  %WBRAM_7_1_6_addr = getelementptr [1024 x float]* @WBRAM_7_1_6, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_6_addr"/></StgValue>
</operation>

<operation id="2065" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1575" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:63  %WBRAM_7_1_6_load = load float* %WBRAM_7_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_6_load"/></StgValue>
</operation>

<operation id="2066" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1576" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:64  %WBRAM_7_2_6_addr = getelementptr [1024 x float]* @WBRAM_7_2_6, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_6_addr"/></StgValue>
</operation>

<operation id="2067" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1577" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:65  %WBRAM_7_2_6_load = load float* %WBRAM_7_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_6_load"/></StgValue>
</operation>

<operation id="2068" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1581" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:69  %WBRAM_7_0_7_load = load float* %WBRAM_7_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_7_load"/></StgValue>
</operation>

<operation id="2069" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1583" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:71  %WBRAM_7_1_7_load = load float* %WBRAM_7_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_7_load"/></StgValue>
</operation>

<operation id="2070" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1585" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:73  %WBRAM_7_2_7_load = load float* %WBRAM_7_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_7_load"/></StgValue>
</operation>

<operation id="2071" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2661">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1588" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:76  %WBRAM_7_0_8_addr = getelementptr [1024 x float]* @WBRAM_7_0_8, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_0_8_addr"/></StgValue>
</operation>

<operation id="2072" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2649">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:77  %WBRAM_7_0_8_load = load float* %WBRAM_7_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_8_load"/></StgValue>
</operation>

<operation id="2073" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2662">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1590" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:78  %WBRAM_7_1_8_addr = getelementptr [1024 x float]* @WBRAM_7_1_8, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_1_8_addr"/></StgValue>
</operation>

<operation id="2074" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2653">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:79  %WBRAM_7_1_8_load = load float* %WBRAM_7_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_8_load"/></StgValue>
</operation>

<operation id="2075" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2663">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1592" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv185:80  %WBRAM_7_2_8_addr = getelementptr [1024 x float]* @WBRAM_7_2_8, i64 0, i64 %tmp_157_7_i

]]></node>
<StgValue><ssdm name="WBRAM_7_2_8_addr"/></StgValue>
</operation>

<operation id="2076" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2657">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1593" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:81  %WBRAM_7_2_8_load = load float* %WBRAM_7_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_8_load"/></StgValue>
</operation>

<operation id="2077" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1620" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:108  %tmp_166_7_2_i = fmul float %p_58_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_7_2_i"/></StgValue>
</operation>

<operation id="2078" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1628" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:116  %accumulator_7_1_i = fadd float %accumulator_7_i, %tmp_166_7_1_i

]]></node>
<StgValue><ssdm name="accumulator_7_1_i"/></StgValue>
</operation>

<operation id="2079" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:38  %WBRAM_8_0_3_load = load float* %WBRAM_8_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_3_load"/></StgValue>
</operation>

<operation id="2080" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:40  %WBRAM_8_1_3_load = load float* %WBRAM_8_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_3_load"/></StgValue>
</operation>

<operation id="2081" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1700" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:42  %WBRAM_8_2_3_load = load float* %WBRAM_8_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_3_load"/></StgValue>
</operation>

<operation id="2082" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:46  %WBRAM_8_0_4_load = load float* %WBRAM_8_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_4_load"/></StgValue>
</operation>

<operation id="2083" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:48  %WBRAM_8_1_4_load = load float* %WBRAM_8_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_4_load"/></StgValue>
</operation>

<operation id="2084" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1708" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:50  %WBRAM_8_2_4_load = load float* %WBRAM_8_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_4_load"/></StgValue>
</operation>

<operation id="2085" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1710" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:52  %WBRAM_8_0_5_addr = getelementptr [1024 x float]* @WBRAM_8_0_5, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_5_addr"/></StgValue>
</operation>

<operation id="2086" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1711" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:53  %WBRAM_8_0_5_load = load float* %WBRAM_8_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_5_load"/></StgValue>
</operation>

<operation id="2087" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1712" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:54  %WBRAM_8_1_5_addr = getelementptr [1024 x float]* @WBRAM_8_1_5, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_5_addr"/></StgValue>
</operation>

<operation id="2088" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:55  %WBRAM_8_1_5_load = load float* %WBRAM_8_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_5_load"/></StgValue>
</operation>

<operation id="2089" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1714" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:56  %WBRAM_8_2_5_addr = getelementptr [1024 x float]* @WBRAM_8_2_5, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_5_addr"/></StgValue>
</operation>

<operation id="2090" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:57  %WBRAM_8_2_5_load = load float* %WBRAM_8_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_5_load"/></StgValue>
</operation>

<operation id="2091" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1718" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:60  %WBRAM_8_0_6_addr = getelementptr [1024 x float]* @WBRAM_8_0_6, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_6_addr"/></StgValue>
</operation>

<operation id="2092" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1719" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:61  %WBRAM_8_0_6_load = load float* %WBRAM_8_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_6_load"/></StgValue>
</operation>

<operation id="2093" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1720" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:62  %WBRAM_8_1_6_addr = getelementptr [1024 x float]* @WBRAM_8_1_6, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_6_addr"/></StgValue>
</operation>

<operation id="2094" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1721" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:63  %WBRAM_8_1_6_load = load float* %WBRAM_8_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_6_load"/></StgValue>
</operation>

<operation id="2095" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1722" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:64  %WBRAM_8_2_6_addr = getelementptr [1024 x float]* @WBRAM_8_2_6, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_6_addr"/></StgValue>
</operation>

<operation id="2096" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1723" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:65  %WBRAM_8_2_6_load = load float* %WBRAM_8_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_6_load"/></StgValue>
</operation>

<operation id="2097" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1727" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:69  %WBRAM_8_0_7_load = load float* %WBRAM_8_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_7_load"/></StgValue>
</operation>

<operation id="2098" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1729" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:71  %WBRAM_8_1_7_load = load float* %WBRAM_8_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_7_load"/></StgValue>
</operation>

<operation id="2099" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1731" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:73  %WBRAM_8_2_7_load = load float* %WBRAM_8_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_7_load"/></StgValue>
</operation>

<operation id="2100" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2677">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1734" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:76  %WBRAM_8_0_8_addr = getelementptr [1024 x float]* @WBRAM_8_0_8, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_0_8_addr"/></StgValue>
</operation>

<operation id="2101" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2665">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:77  %WBRAM_8_0_8_load = load float* %WBRAM_8_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_8_load"/></StgValue>
</operation>

<operation id="2102" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2678">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1736" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:78  %WBRAM_8_1_8_addr = getelementptr [1024 x float]* @WBRAM_8_1_8, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_1_8_addr"/></StgValue>
</operation>

<operation id="2103" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2669">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:79  %WBRAM_8_1_8_load = load float* %WBRAM_8_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_8_load"/></StgValue>
</operation>

<operation id="2104" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2679">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1738" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv212:80  %WBRAM_8_2_8_addr = getelementptr [1024 x float]* @WBRAM_8_2_8, i64 0, i64 %tmp_157_8_i

]]></node>
<StgValue><ssdm name="WBRAM_8_2_8_addr"/></StgValue>
</operation>

<operation id="2105" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2673">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1739" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:81  %WBRAM_8_2_8_load = load float* %WBRAM_8_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_8_load"/></StgValue>
</operation>

<operation id="2106" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1766" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:108  %tmp_166_8_2_i = fmul float %p_66_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_8_2_i"/></StgValue>
</operation>

<operation id="2107" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1774" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:116  %accumulator_8_1_i = fadd float %accumulator_8_i, %tmp_166_8_1_i

]]></node>
<StgValue><ssdm name="accumulator_8_1_i"/></StgValue>
</operation>

<operation id="2108" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1842" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:38  %WBRAM_9_0_3_load = load float* %WBRAM_9_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_3_load"/></StgValue>
</operation>

<operation id="2109" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1844" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:40  %WBRAM_9_1_3_load = load float* %WBRAM_9_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_3_load"/></StgValue>
</operation>

<operation id="2110" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1846" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:42  %WBRAM_9_2_3_load = load float* %WBRAM_9_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_3_load"/></StgValue>
</operation>

<operation id="2111" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1850" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:46  %WBRAM_9_0_4_load = load float* %WBRAM_9_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_4_load"/></StgValue>
</operation>

<operation id="2112" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1852" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:48  %WBRAM_9_1_4_load = load float* %WBRAM_9_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_4_load"/></StgValue>
</operation>

<operation id="2113" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1854" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:50  %WBRAM_9_2_4_load = load float* %WBRAM_9_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_4_load"/></StgValue>
</operation>

<operation id="2114" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1856" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:52  %WBRAM_9_0_5_addr = getelementptr [1024 x float]* @WBRAM_9_0_5, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_5_addr"/></StgValue>
</operation>

<operation id="2115" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1857" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:53  %WBRAM_9_0_5_load = load float* %WBRAM_9_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_5_load"/></StgValue>
</operation>

<operation id="2116" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1858" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:54  %WBRAM_9_1_5_addr = getelementptr [1024 x float]* @WBRAM_9_1_5, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_5_addr"/></StgValue>
</operation>

<operation id="2117" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:55  %WBRAM_9_1_5_load = load float* %WBRAM_9_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_5_load"/></StgValue>
</operation>

<operation id="2118" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1860" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:56  %WBRAM_9_2_5_addr = getelementptr [1024 x float]* @WBRAM_9_2_5, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_5_addr"/></StgValue>
</operation>

<operation id="2119" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:57  %WBRAM_9_2_5_load = load float* %WBRAM_9_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_5_load"/></StgValue>
</operation>

<operation id="2120" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1864" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:60  %WBRAM_9_0_6_addr = getelementptr [1024 x float]* @WBRAM_9_0_6, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_6_addr"/></StgValue>
</operation>

<operation id="2121" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1865" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:61  %WBRAM_9_0_6_load = load float* %WBRAM_9_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_6_load"/></StgValue>
</operation>

<operation id="2122" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1866" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:62  %WBRAM_9_1_6_addr = getelementptr [1024 x float]* @WBRAM_9_1_6, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_6_addr"/></StgValue>
</operation>

<operation id="2123" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1867" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:63  %WBRAM_9_1_6_load = load float* %WBRAM_9_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_6_load"/></StgValue>
</operation>

<operation id="2124" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1868" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:64  %WBRAM_9_2_6_addr = getelementptr [1024 x float]* @WBRAM_9_2_6, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_6_addr"/></StgValue>
</operation>

<operation id="2125" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1869" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:65  %WBRAM_9_2_6_load = load float* %WBRAM_9_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_6_load"/></StgValue>
</operation>

<operation id="2126" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1873" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:69  %WBRAM_9_0_7_load = load float* %WBRAM_9_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_7_load"/></StgValue>
</operation>

<operation id="2127" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1875" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:71  %WBRAM_9_1_7_load = load float* %WBRAM_9_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_7_load"/></StgValue>
</operation>

<operation id="2128" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1877" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:73  %WBRAM_9_2_7_load = load float* %WBRAM_9_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_7_load"/></StgValue>
</operation>

<operation id="2129" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2693">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1880" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:76  %WBRAM_9_0_8_addr = getelementptr [1024 x float]* @WBRAM_9_0_8, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_0_8_addr"/></StgValue>
</operation>

<operation id="2130" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2681">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1881" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:77  %WBRAM_9_0_8_load = load float* %WBRAM_9_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_8_load"/></StgValue>
</operation>

<operation id="2131" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2694">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1882" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:78  %WBRAM_9_1_8_addr = getelementptr [1024 x float]* @WBRAM_9_1_8, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_1_8_addr"/></StgValue>
</operation>

<operation id="2132" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2685">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1883" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:79  %WBRAM_9_1_8_load = load float* %WBRAM_9_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_8_load"/></StgValue>
</operation>

<operation id="2133" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2695">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1884" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv239:80  %WBRAM_9_2_8_addr = getelementptr [1024 x float]* @WBRAM_9_2_8, i64 0, i64 %tmp_157_9_i

]]></node>
<StgValue><ssdm name="WBRAM_9_2_8_addr"/></StgValue>
</operation>

<operation id="2134" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2689">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1885" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:81  %WBRAM_9_2_8_load = load float* %WBRAM_9_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_8_load"/></StgValue>
</operation>

<operation id="2135" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1912" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:108  %tmp_166_9_2_i = fmul float %p_74_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_9_2_i"/></StgValue>
</operation>

<operation id="2136" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1920" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:116  %accumulator_9_1_i = fadd float %accumulator_9_i, %tmp_166_9_1_i

]]></node>
<StgValue><ssdm name="accumulator_9_1_i"/></StgValue>
</operation>

<operation id="2137" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1988" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:38  %WBRAM_10_0_3_load = load float* %WBRAM_10_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_3_load"/></StgValue>
</operation>

<operation id="2138" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1990" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:40  %WBRAM_10_1_3_load = load float* %WBRAM_10_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_3_load"/></StgValue>
</operation>

<operation id="2139" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1992" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:42  %WBRAM_10_2_3_load = load float* %WBRAM_10_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_3_load"/></StgValue>
</operation>

<operation id="2140" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1996" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:46  %WBRAM_10_0_4_load = load float* %WBRAM_10_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_4_load"/></StgValue>
</operation>

<operation id="2141" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1998" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:48  %WBRAM_10_1_4_load = load float* %WBRAM_10_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_4_load"/></StgValue>
</operation>

<operation id="2142" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2000" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:50  %WBRAM_10_2_4_load = load float* %WBRAM_10_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_4_load"/></StgValue>
</operation>

<operation id="2143" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2002" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:52  %WBRAM_10_0_5_addr = getelementptr [1024 x float]* @WBRAM_10_0_5, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_5_addr"/></StgValue>
</operation>

<operation id="2144" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2003" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:53  %WBRAM_10_0_5_load = load float* %WBRAM_10_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_5_load"/></StgValue>
</operation>

<operation id="2145" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2004" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:54  %WBRAM_10_1_5_addr = getelementptr [1024 x float]* @WBRAM_10_1_5, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_5_addr"/></StgValue>
</operation>

<operation id="2146" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:55  %WBRAM_10_1_5_load = load float* %WBRAM_10_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_5_load"/></StgValue>
</operation>

<operation id="2147" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2006" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:56  %WBRAM_10_2_5_addr = getelementptr [1024 x float]* @WBRAM_10_2_5, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_5_addr"/></StgValue>
</operation>

<operation id="2148" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:57  %WBRAM_10_2_5_load = load float* %WBRAM_10_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_5_load"/></StgValue>
</operation>

<operation id="2149" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2010" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:60  %WBRAM_10_0_6_addr = getelementptr [1024 x float]* @WBRAM_10_0_6, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_6_addr"/></StgValue>
</operation>

<operation id="2150" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2011" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:61  %WBRAM_10_0_6_load = load float* %WBRAM_10_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_6_load"/></StgValue>
</operation>

<operation id="2151" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2012" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:62  %WBRAM_10_1_6_addr = getelementptr [1024 x float]* @WBRAM_10_1_6, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_6_addr"/></StgValue>
</operation>

<operation id="2152" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2013" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:63  %WBRAM_10_1_6_load = load float* %WBRAM_10_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_6_load"/></StgValue>
</operation>

<operation id="2153" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2014" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:64  %WBRAM_10_2_6_addr = getelementptr [1024 x float]* @WBRAM_10_2_6, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_6_addr"/></StgValue>
</operation>

<operation id="2154" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2015" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:65  %WBRAM_10_2_6_load = load float* %WBRAM_10_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_6_load"/></StgValue>
</operation>

<operation id="2155" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2019" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:69  %WBRAM_10_0_7_load = load float* %WBRAM_10_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_7_load"/></StgValue>
</operation>

<operation id="2156" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2021" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:71  %WBRAM_10_1_7_load = load float* %WBRAM_10_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_7_load"/></StgValue>
</operation>

<operation id="2157" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2023" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:73  %WBRAM_10_2_7_load = load float* %WBRAM_10_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_7_load"/></StgValue>
</operation>

<operation id="2158" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2709">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2026" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:76  %WBRAM_10_0_8_addr = getelementptr [1024 x float]* @WBRAM_10_0_8, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_0_8_addr"/></StgValue>
</operation>

<operation id="2159" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2697">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2027" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:77  %WBRAM_10_0_8_load = load float* %WBRAM_10_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_8_load"/></StgValue>
</operation>

<operation id="2160" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2710">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2028" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:78  %WBRAM_10_1_8_addr = getelementptr [1024 x float]* @WBRAM_10_1_8, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_1_8_addr"/></StgValue>
</operation>

<operation id="2161" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2701">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2029" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:79  %WBRAM_10_1_8_load = load float* %WBRAM_10_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_8_load"/></StgValue>
</operation>

<operation id="2162" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2711">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2030" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv266:80  %WBRAM_10_2_8_addr = getelementptr [1024 x float]* @WBRAM_10_2_8, i64 0, i64 %tmp_157_i_29

]]></node>
<StgValue><ssdm name="WBRAM_10_2_8_addr"/></StgValue>
</operation>

<operation id="2163" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2705">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2031" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:81  %WBRAM_10_2_8_load = load float* %WBRAM_10_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_8_load"/></StgValue>
</operation>

<operation id="2164" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2058" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:108  %tmp_166_10_2_i = fmul float %p_82_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_10_2_i"/></StgValue>
</operation>

<operation id="2165" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2066" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:116  %accumulator_10_1_i = fadd float %accumulator_10_i, %tmp_166_10_1_i

]]></node>
<StgValue><ssdm name="accumulator_10_1_i"/></StgValue>
</operation>

<operation id="2166" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2134" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:38  %WBRAM_11_0_3_load = load float* %WBRAM_11_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_3_load"/></StgValue>
</operation>

<operation id="2167" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2136" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:40  %WBRAM_11_1_3_load = load float* %WBRAM_11_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_3_load"/></StgValue>
</operation>

<operation id="2168" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2138" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:42  %WBRAM_11_2_3_load = load float* %WBRAM_11_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_3_load"/></StgValue>
</operation>

<operation id="2169" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2142" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:46  %WBRAM_11_0_4_load = load float* %WBRAM_11_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_4_load"/></StgValue>
</operation>

<operation id="2170" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2144" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:48  %WBRAM_11_1_4_load = load float* %WBRAM_11_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_4_load"/></StgValue>
</operation>

<operation id="2171" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2146" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:50  %WBRAM_11_2_4_load = load float* %WBRAM_11_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_4_load"/></StgValue>
</operation>

<operation id="2172" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2148" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:52  %WBRAM_11_0_5_addr = getelementptr [1024 x float]* @WBRAM_11_0_5, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_5_addr"/></StgValue>
</operation>

<operation id="2173" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2149" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:53  %WBRAM_11_0_5_load = load float* %WBRAM_11_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_5_load"/></StgValue>
</operation>

<operation id="2174" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2150" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:54  %WBRAM_11_1_5_addr = getelementptr [1024 x float]* @WBRAM_11_1_5, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_5_addr"/></StgValue>
</operation>

<operation id="2175" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:55  %WBRAM_11_1_5_load = load float* %WBRAM_11_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_5_load"/></StgValue>
</operation>

<operation id="2176" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2152" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:56  %WBRAM_11_2_5_addr = getelementptr [1024 x float]* @WBRAM_11_2_5, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_5_addr"/></StgValue>
</operation>

<operation id="2177" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:57  %WBRAM_11_2_5_load = load float* %WBRAM_11_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_5_load"/></StgValue>
</operation>

<operation id="2178" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2156" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:60  %WBRAM_11_0_6_addr = getelementptr [1024 x float]* @WBRAM_11_0_6, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_6_addr"/></StgValue>
</operation>

<operation id="2179" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2157" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:61  %WBRAM_11_0_6_load = load float* %WBRAM_11_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_6_load"/></StgValue>
</operation>

<operation id="2180" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2158" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:62  %WBRAM_11_1_6_addr = getelementptr [1024 x float]* @WBRAM_11_1_6, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_6_addr"/></StgValue>
</operation>

<operation id="2181" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2159" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:63  %WBRAM_11_1_6_load = load float* %WBRAM_11_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_6_load"/></StgValue>
</operation>

<operation id="2182" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2160" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:64  %WBRAM_11_2_6_addr = getelementptr [1024 x float]* @WBRAM_11_2_6, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_6_addr"/></StgValue>
</operation>

<operation id="2183" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2161" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:65  %WBRAM_11_2_6_load = load float* %WBRAM_11_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_6_load"/></StgValue>
</operation>

<operation id="2184" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2165" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:69  %WBRAM_11_0_7_load = load float* %WBRAM_11_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_7_load"/></StgValue>
</operation>

<operation id="2185" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2167" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:71  %WBRAM_11_1_7_load = load float* %WBRAM_11_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_7_load"/></StgValue>
</operation>

<operation id="2186" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2169" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:73  %WBRAM_11_2_7_load = load float* %WBRAM_11_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_7_load"/></StgValue>
</operation>

<operation id="2187" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2725">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2172" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:76  %WBRAM_11_0_8_addr = getelementptr [1024 x float]* @WBRAM_11_0_8, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_0_8_addr"/></StgValue>
</operation>

<operation id="2188" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2713">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2173" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:77  %WBRAM_11_0_8_load = load float* %WBRAM_11_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_8_load"/></StgValue>
</operation>

<operation id="2189" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2726">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2174" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:78  %WBRAM_11_1_8_addr = getelementptr [1024 x float]* @WBRAM_11_1_8, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_1_8_addr"/></StgValue>
</operation>

<operation id="2190" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2717">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2175" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:79  %WBRAM_11_1_8_load = load float* %WBRAM_11_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_8_load"/></StgValue>
</operation>

<operation id="2191" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2727">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2176" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv293:80  %WBRAM_11_2_8_addr = getelementptr [1024 x float]* @WBRAM_11_2_8, i64 0, i64 %tmp_157_10_i

]]></node>
<StgValue><ssdm name="WBRAM_11_2_8_addr"/></StgValue>
</operation>

<operation id="2192" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2721">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2177" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:81  %WBRAM_11_2_8_load = load float* %WBRAM_11_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_8_load"/></StgValue>
</operation>

<operation id="2193" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2204" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:108  %tmp_166_11_2_i = fmul float %p_90_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_11_2_i"/></StgValue>
</operation>

<operation id="2194" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:116  %accumulator_11_1_i = fadd float %accumulator_11_i, %tmp_166_11_1_i

]]></node>
<StgValue><ssdm name="accumulator_11_1_i"/></StgValue>
</operation>

<operation id="2195" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2280" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:38  %WBRAM_12_0_3_load = load float* %WBRAM_12_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_3_load"/></StgValue>
</operation>

<operation id="2196" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2282" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:40  %WBRAM_12_1_3_load = load float* %WBRAM_12_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_3_load"/></StgValue>
</operation>

<operation id="2197" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2284" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:42  %WBRAM_12_2_3_load = load float* %WBRAM_12_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_3_load"/></StgValue>
</operation>

<operation id="2198" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2288" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:46  %WBRAM_12_0_4_load = load float* %WBRAM_12_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_4_load"/></StgValue>
</operation>

<operation id="2199" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2290" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:48  %WBRAM_12_1_4_load = load float* %WBRAM_12_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_4_load"/></StgValue>
</operation>

<operation id="2200" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2292" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:50  %WBRAM_12_2_4_load = load float* %WBRAM_12_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_4_load"/></StgValue>
</operation>

<operation id="2201" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2294" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:52  %WBRAM_12_0_5_addr = getelementptr [1024 x float]* @WBRAM_12_0_5, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_5_addr"/></StgValue>
</operation>

<operation id="2202" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2295" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:53  %WBRAM_12_0_5_load = load float* %WBRAM_12_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_5_load"/></StgValue>
</operation>

<operation id="2203" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2296" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:54  %WBRAM_12_1_5_addr = getelementptr [1024 x float]* @WBRAM_12_1_5, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_5_addr"/></StgValue>
</operation>

<operation id="2204" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:55  %WBRAM_12_1_5_load = load float* %WBRAM_12_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_5_load"/></StgValue>
</operation>

<operation id="2205" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2298" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:56  %WBRAM_12_2_5_addr = getelementptr [1024 x float]* @WBRAM_12_2_5, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_5_addr"/></StgValue>
</operation>

<operation id="2206" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:57  %WBRAM_12_2_5_load = load float* %WBRAM_12_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_5_load"/></StgValue>
</operation>

<operation id="2207" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2302" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:60  %WBRAM_12_0_6_addr = getelementptr [1024 x float]* @WBRAM_12_0_6, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_6_addr"/></StgValue>
</operation>

<operation id="2208" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2303" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:61  %WBRAM_12_0_6_load = load float* %WBRAM_12_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_6_load"/></StgValue>
</operation>

<operation id="2209" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2304" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:62  %WBRAM_12_1_6_addr = getelementptr [1024 x float]* @WBRAM_12_1_6, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_6_addr"/></StgValue>
</operation>

<operation id="2210" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2305" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:63  %WBRAM_12_1_6_load = load float* %WBRAM_12_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_6_load"/></StgValue>
</operation>

<operation id="2211" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2306" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:64  %WBRAM_12_2_6_addr = getelementptr [1024 x float]* @WBRAM_12_2_6, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_6_addr"/></StgValue>
</operation>

<operation id="2212" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2307" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:65  %WBRAM_12_2_6_load = load float* %WBRAM_12_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_6_load"/></StgValue>
</operation>

<operation id="2213" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2311" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:69  %WBRAM_12_0_7_load = load float* %WBRAM_12_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_7_load"/></StgValue>
</operation>

<operation id="2214" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2313" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:71  %WBRAM_12_1_7_load = load float* %WBRAM_12_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_7_load"/></StgValue>
</operation>

<operation id="2215" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2315" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:73  %WBRAM_12_2_7_load = load float* %WBRAM_12_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_7_load"/></StgValue>
</operation>

<operation id="2216" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2741">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2318" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:76  %WBRAM_12_0_8_addr = getelementptr [1024 x float]* @WBRAM_12_0_8, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_0_8_addr"/></StgValue>
</operation>

<operation id="2217" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2729">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2319" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:77  %WBRAM_12_0_8_load = load float* %WBRAM_12_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_8_load"/></StgValue>
</operation>

<operation id="2218" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2742">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2320" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:78  %WBRAM_12_1_8_addr = getelementptr [1024 x float]* @WBRAM_12_1_8, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_1_8_addr"/></StgValue>
</operation>

<operation id="2219" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2733">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2321" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:79  %WBRAM_12_1_8_load = load float* %WBRAM_12_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_8_load"/></StgValue>
</operation>

<operation id="2220" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2743">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2322" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv320:80  %WBRAM_12_2_8_addr = getelementptr [1024 x float]* @WBRAM_12_2_8, i64 0, i64 %tmp_157_11_i

]]></node>
<StgValue><ssdm name="WBRAM_12_2_8_addr"/></StgValue>
</operation>

<operation id="2221" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2737">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2323" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:81  %WBRAM_12_2_8_load = load float* %WBRAM_12_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_8_load"/></StgValue>
</operation>

<operation id="2222" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2350" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:108  %tmp_166_12_2_i = fmul float %p_98_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_12_2_i"/></StgValue>
</operation>

<operation id="2223" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2358" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:116  %accumulator_12_1_i = fadd float %accumulator_12_i, %tmp_166_12_1_i

]]></node>
<StgValue><ssdm name="accumulator_12_1_i"/></StgValue>
</operation>

<operation id="2224" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2426" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:38  %WBRAM_13_0_3_load = load float* %WBRAM_13_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_3_load"/></StgValue>
</operation>

<operation id="2225" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2428" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:40  %WBRAM_13_1_3_load = load float* %WBRAM_13_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_3_load"/></StgValue>
</operation>

<operation id="2226" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2430" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:42  %WBRAM_13_2_3_load = load float* %WBRAM_13_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_3_load"/></StgValue>
</operation>

<operation id="2227" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2434" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:46  %WBRAM_13_0_4_load = load float* %WBRAM_13_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_4_load"/></StgValue>
</operation>

<operation id="2228" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2436" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:48  %WBRAM_13_1_4_load = load float* %WBRAM_13_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_4_load"/></StgValue>
</operation>

<operation id="2229" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2438" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:50  %WBRAM_13_2_4_load = load float* %WBRAM_13_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_4_load"/></StgValue>
</operation>

<operation id="2230" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2440" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:52  %WBRAM_13_0_5_addr = getelementptr [1024 x float]* @WBRAM_13_0_5, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_5_addr"/></StgValue>
</operation>

<operation id="2231" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2441" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:53  %WBRAM_13_0_5_load = load float* %WBRAM_13_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_5_load"/></StgValue>
</operation>

<operation id="2232" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2442" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:54  %WBRAM_13_1_5_addr = getelementptr [1024 x float]* @WBRAM_13_1_5, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_5_addr"/></StgValue>
</operation>

<operation id="2233" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:55  %WBRAM_13_1_5_load = load float* %WBRAM_13_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_5_load"/></StgValue>
</operation>

<operation id="2234" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2444" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:56  %WBRAM_13_2_5_addr = getelementptr [1024 x float]* @WBRAM_13_2_5, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_5_addr"/></StgValue>
</operation>

<operation id="2235" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:57  %WBRAM_13_2_5_load = load float* %WBRAM_13_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_5_load"/></StgValue>
</operation>

<operation id="2236" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2448" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:60  %WBRAM_13_0_6_addr = getelementptr [1024 x float]* @WBRAM_13_0_6, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_6_addr"/></StgValue>
</operation>

<operation id="2237" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2449" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:61  %WBRAM_13_0_6_load = load float* %WBRAM_13_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_6_load"/></StgValue>
</operation>

<operation id="2238" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2450" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:62  %WBRAM_13_1_6_addr = getelementptr [1024 x float]* @WBRAM_13_1_6, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_6_addr"/></StgValue>
</operation>

<operation id="2239" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2451" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:63  %WBRAM_13_1_6_load = load float* %WBRAM_13_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_6_load"/></StgValue>
</operation>

<operation id="2240" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2452" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:64  %WBRAM_13_2_6_addr = getelementptr [1024 x float]* @WBRAM_13_2_6, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_6_addr"/></StgValue>
</operation>

<operation id="2241" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2453" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:65  %WBRAM_13_2_6_load = load float* %WBRAM_13_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_6_load"/></StgValue>
</operation>

<operation id="2242" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2457" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:69  %WBRAM_13_0_7_load = load float* %WBRAM_13_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_7_load"/></StgValue>
</operation>

<operation id="2243" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2459" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:71  %WBRAM_13_1_7_load = load float* %WBRAM_13_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_7_load"/></StgValue>
</operation>

<operation id="2244" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2461" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:73  %WBRAM_13_2_7_load = load float* %WBRAM_13_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_7_load"/></StgValue>
</operation>

<operation id="2245" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2757">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2464" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:76  %WBRAM_13_0_8_addr = getelementptr [1024 x float]* @WBRAM_13_0_8, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_0_8_addr"/></StgValue>
</operation>

<operation id="2246" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2745">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2465" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:77  %WBRAM_13_0_8_load = load float* %WBRAM_13_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_8_load"/></StgValue>
</operation>

<operation id="2247" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2758">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2466" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:78  %WBRAM_13_1_8_addr = getelementptr [1024 x float]* @WBRAM_13_1_8, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_1_8_addr"/></StgValue>
</operation>

<operation id="2248" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2749">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2467" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:79  %WBRAM_13_1_8_load = load float* %WBRAM_13_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_8_load"/></StgValue>
</operation>

<operation id="2249" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2759">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2468" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv347:80  %WBRAM_13_2_8_addr = getelementptr [1024 x float]* @WBRAM_13_2_8, i64 0, i64 %tmp_157_12_i

]]></node>
<StgValue><ssdm name="WBRAM_13_2_8_addr"/></StgValue>
</operation>

<operation id="2250" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2753">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2469" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:81  %WBRAM_13_2_8_load = load float* %WBRAM_13_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_8_load"/></StgValue>
</operation>

<operation id="2251" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2496" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:108  %tmp_166_13_2_i = fmul float %p_106_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_13_2_i"/></StgValue>
</operation>

<operation id="2252" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2504" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:116  %accumulator_13_1_i = fadd float %accumulator_13_i, %tmp_166_13_1_i

]]></node>
<StgValue><ssdm name="accumulator_13_1_i"/></StgValue>
</operation>

<operation id="2253" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2572" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:38  %WBRAM_14_0_3_load = load float* %WBRAM_14_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_3_load"/></StgValue>
</operation>

<operation id="2254" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2574" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:40  %WBRAM_14_1_3_load = load float* %WBRAM_14_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_3_load"/></StgValue>
</operation>

<operation id="2255" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2576" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:42  %WBRAM_14_2_3_load = load float* %WBRAM_14_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_3_load"/></StgValue>
</operation>

<operation id="2256" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2580" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:46  %WBRAM_14_0_4_load = load float* %WBRAM_14_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_4_load"/></StgValue>
</operation>

<operation id="2257" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2582" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:48  %WBRAM_14_1_4_load = load float* %WBRAM_14_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_4_load"/></StgValue>
</operation>

<operation id="2258" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2584" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:50  %WBRAM_14_2_4_load = load float* %WBRAM_14_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_4_load"/></StgValue>
</operation>

<operation id="2259" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2586" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:52  %WBRAM_14_0_5_addr = getelementptr [1024 x float]* @WBRAM_14_0_5, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_5_addr"/></StgValue>
</operation>

<operation id="2260" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2587" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:53  %WBRAM_14_0_5_load = load float* %WBRAM_14_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_5_load"/></StgValue>
</operation>

<operation id="2261" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2588" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:54  %WBRAM_14_1_5_addr = getelementptr [1024 x float]* @WBRAM_14_1_5, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_5_addr"/></StgValue>
</operation>

<operation id="2262" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:55  %WBRAM_14_1_5_load = load float* %WBRAM_14_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_5_load"/></StgValue>
</operation>

<operation id="2263" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2590" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:56  %WBRAM_14_2_5_addr = getelementptr [1024 x float]* @WBRAM_14_2_5, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_5_addr"/></StgValue>
</operation>

<operation id="2264" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:57  %WBRAM_14_2_5_load = load float* %WBRAM_14_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_5_load"/></StgValue>
</operation>

<operation id="2265" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2594" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:60  %WBRAM_14_0_6_addr = getelementptr [1024 x float]* @WBRAM_14_0_6, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_6_addr"/></StgValue>
</operation>

<operation id="2266" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2595" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:61  %WBRAM_14_0_6_load = load float* %WBRAM_14_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_6_load"/></StgValue>
</operation>

<operation id="2267" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2596" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:62  %WBRAM_14_1_6_addr = getelementptr [1024 x float]* @WBRAM_14_1_6, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_6_addr"/></StgValue>
</operation>

<operation id="2268" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2597" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:63  %WBRAM_14_1_6_load = load float* %WBRAM_14_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_6_load"/></StgValue>
</operation>

<operation id="2269" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2598" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:64  %WBRAM_14_2_6_addr = getelementptr [1024 x float]* @WBRAM_14_2_6, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_6_addr"/></StgValue>
</operation>

<operation id="2270" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2599" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:65  %WBRAM_14_2_6_load = load float* %WBRAM_14_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_6_load"/></StgValue>
</operation>

<operation id="2271" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2603" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:69  %WBRAM_14_0_7_load = load float* %WBRAM_14_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_7_load"/></StgValue>
</operation>

<operation id="2272" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2605" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:71  %WBRAM_14_1_7_load = load float* %WBRAM_14_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_7_load"/></StgValue>
</operation>

<operation id="2273" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2607" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:73  %WBRAM_14_2_7_load = load float* %WBRAM_14_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_7_load"/></StgValue>
</operation>

<operation id="2274" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2773">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2610" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:76  %WBRAM_14_0_8_addr = getelementptr [1024 x float]* @WBRAM_14_0_8, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_0_8_addr"/></StgValue>
</operation>

<operation id="2275" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2761">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2611" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:77  %WBRAM_14_0_8_load = load float* %WBRAM_14_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_8_load"/></StgValue>
</operation>

<operation id="2276" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2774">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2612" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:78  %WBRAM_14_1_8_addr = getelementptr [1024 x float]* @WBRAM_14_1_8, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_1_8_addr"/></StgValue>
</operation>

<operation id="2277" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2765">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2613" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:79  %WBRAM_14_1_8_load = load float* %WBRAM_14_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_8_load"/></StgValue>
</operation>

<operation id="2278" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2775">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2614" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv374:80  %WBRAM_14_2_8_addr = getelementptr [1024 x float]* @WBRAM_14_2_8, i64 0, i64 %tmp_157_13_i

]]></node>
<StgValue><ssdm name="WBRAM_14_2_8_addr"/></StgValue>
</operation>

<operation id="2279" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2769">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2615" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:81  %WBRAM_14_2_8_load = load float* %WBRAM_14_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_8_load"/></StgValue>
</operation>

<operation id="2280" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2642" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:108  %tmp_166_14_2_i = fmul float %p_114_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_14_2_i"/></StgValue>
</operation>

<operation id="2281" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2650" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:116  %accumulator_14_1_i = fadd float %accumulator_14_i, %tmp_166_14_1_i

]]></node>
<StgValue><ssdm name="accumulator_14_1_i"/></StgValue>
</operation>

<operation id="2282" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2718" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:38  %WBRAM_15_0_3_load = load float* %WBRAM_15_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_3_load"/></StgValue>
</operation>

<operation id="2283" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2720" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:40  %WBRAM_15_1_3_load = load float* %WBRAM_15_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_3_load"/></StgValue>
</operation>

<operation id="2284" st_id="18" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2722" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:42  %WBRAM_15_2_3_load = load float* %WBRAM_15_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_3_load"/></StgValue>
</operation>

<operation id="2285" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2726" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:46  %WBRAM_15_0_4_load = load float* %WBRAM_15_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_4_load"/></StgValue>
</operation>

<operation id="2286" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2728" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:48  %WBRAM_15_1_4_load = load float* %WBRAM_15_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_4_load"/></StgValue>
</operation>

<operation id="2287" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2730" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:50  %WBRAM_15_2_4_load = load float* %WBRAM_15_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_4_load"/></StgValue>
</operation>

<operation id="2288" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2732" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:52  %WBRAM_15_0_5_addr = getelementptr [1024 x float]* @WBRAM_15_0_5, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_5_addr"/></StgValue>
</operation>

<operation id="2289" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2733" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:53  %WBRAM_15_0_5_load = load float* %WBRAM_15_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_5_load"/></StgValue>
</operation>

<operation id="2290" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2734" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:54  %WBRAM_15_1_5_addr = getelementptr [1024 x float]* @WBRAM_15_1_5, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_5_addr"/></StgValue>
</operation>

<operation id="2291" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:55  %WBRAM_15_1_5_load = load float* %WBRAM_15_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_5_load"/></StgValue>
</operation>

<operation id="2292" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2736" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:56  %WBRAM_15_2_5_addr = getelementptr [1024 x float]* @WBRAM_15_2_5, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_5_addr"/></StgValue>
</operation>

<operation id="2293" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:57  %WBRAM_15_2_5_load = load float* %WBRAM_15_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_5_load"/></StgValue>
</operation>

<operation id="2294" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2740" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:60  %WBRAM_15_0_6_addr = getelementptr [1024 x float]* @WBRAM_15_0_6, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_6_addr"/></StgValue>
</operation>

<operation id="2295" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2741" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:61  %WBRAM_15_0_6_load = load float* %WBRAM_15_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_6_load"/></StgValue>
</operation>

<operation id="2296" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2742" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:62  %WBRAM_15_1_6_addr = getelementptr [1024 x float]* @WBRAM_15_1_6, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_6_addr"/></StgValue>
</operation>

<operation id="2297" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2743" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:63  %WBRAM_15_1_6_load = load float* %WBRAM_15_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_6_load"/></StgValue>
</operation>

<operation id="2298" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2744" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:64  %WBRAM_15_2_6_addr = getelementptr [1024 x float]* @WBRAM_15_2_6, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_6_addr"/></StgValue>
</operation>

<operation id="2299" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2745" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:65  %WBRAM_15_2_6_load = load float* %WBRAM_15_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_6_load"/></StgValue>
</operation>

<operation id="2300" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2749" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:69  %WBRAM_15_0_7_load = load float* %WBRAM_15_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_7_load"/></StgValue>
</operation>

<operation id="2301" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2751" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:71  %WBRAM_15_1_7_load = load float* %WBRAM_15_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_7_load"/></StgValue>
</operation>

<operation id="2302" st_id="18" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2753" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:73  %WBRAM_15_2_7_load = load float* %WBRAM_15_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_7_load"/></StgValue>
</operation>

<operation id="2303" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2789">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2756" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:76  %WBRAM_15_0_8_addr = getelementptr [1024 x float]* @WBRAM_15_0_8, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_0_8_addr"/></StgValue>
</operation>

<operation id="2304" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2777">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2757" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:77  %WBRAM_15_0_8_load = load float* %WBRAM_15_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_8_load"/></StgValue>
</operation>

<operation id="2305" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2790">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2758" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:78  %WBRAM_15_1_8_addr = getelementptr [1024 x float]* @WBRAM_15_1_8, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_1_8_addr"/></StgValue>
</operation>

<operation id="2306" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2781">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2759" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:79  %WBRAM_15_1_8_load = load float* %WBRAM_15_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_8_load"/></StgValue>
</operation>

<operation id="2307" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2791">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2760" bw="10" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ifconv401:80  %WBRAM_15_2_8_addr = getelementptr [1024 x float]* @WBRAM_15_2_8, i64 0, i64 %tmp_157_14_i

]]></node>
<StgValue><ssdm name="WBRAM_15_2_8_addr"/></StgValue>
</operation>

<operation id="2308" st_id="18" stage="4" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2785">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2761" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:81  %WBRAM_15_2_8_load = load float* %WBRAM_15_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_8_load"/></StgValue>
</operation>

<operation id="2309" st_id="18" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2788" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:108  %tmp_166_15_2_i = fmul float %p_122_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_15_2_i"/></StgValue>
</operation>

<operation id="2310" st_id="18" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2796" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:116  %accumulator_15_1_i = fadd float %accumulator_15_i, %tmp_166_15_1_i

]]></node>
<StgValue><ssdm name="accumulator_15_1_i"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="2311" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:44  %WBRAM_0_0_3_load = load float* %WBRAM_0_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_3_load"/></StgValue>
</operation>

<operation id="2312" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:46  %WBRAM_0_1_3_load = load float* %WBRAM_0_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_3_load"/></StgValue>
</operation>

<operation id="2313" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="532" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:48  %WBRAM_0_2_3_load = load float* %WBRAM_0_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_3_load"/></StgValue>
</operation>

<operation id="2314" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="536" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:52  %WBRAM_0_0_4_load = load float* %WBRAM_0_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_4_load"/></StgValue>
</operation>

<operation id="2315" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="538" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:54  %WBRAM_0_1_4_load = load float* %WBRAM_0_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_4_load"/></StgValue>
</operation>

<operation id="2316" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="540" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:56  %WBRAM_0_2_4_load = load float* %WBRAM_0_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_4_load"/></StgValue>
</operation>

<operation id="2317" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="541" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:57  %weights_temp_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_4_load, float %WBRAM_0_1_4_load, float %WBRAM_0_2_4_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_4"/></StgValue>
</operation>

<operation id="2318" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="543" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:59  %WBRAM_0_0_5_load = load float* %WBRAM_0_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_5_load"/></StgValue>
</operation>

<operation id="2319" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="545" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:61  %WBRAM_0_1_5_load = load float* %WBRAM_0_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_5_load"/></StgValue>
</operation>

<operation id="2320" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="547" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:63  %WBRAM_0_2_5_load = load float* %WBRAM_0_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_5_load"/></StgValue>
</operation>

<operation id="2321" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="551" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:67  %WBRAM_0_0_6_load = load float* %WBRAM_0_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_6_load"/></StgValue>
</operation>

<operation id="2322" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="553" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:69  %WBRAM_0_1_6_load = load float* %WBRAM_0_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_6_load"/></StgValue>
</operation>

<operation id="2323" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="555" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:71  %WBRAM_0_2_6_load = load float* %WBRAM_0_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_6_load"/></StgValue>
</operation>

<operation id="2324" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="559" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:75  %WBRAM_0_0_7_load = load float* %WBRAM_0_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_7_load"/></StgValue>
</operation>

<operation id="2325" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="561" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:77  %WBRAM_0_1_7_load = load float* %WBRAM_0_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_7_load"/></StgValue>
</operation>

<operation id="2326" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="563" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:79  %WBRAM_0_2_7_load = load float* %WBRAM_0_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_7_load"/></StgValue>
</operation>

<operation id="2327" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="564" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:80  %weights_temp_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_7_load, float %WBRAM_0_1_7_load, float %WBRAM_0_2_7_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_7"/></StgValue>
</operation>

<operation id="2328" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2538">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:83  %WBRAM_0_0_8_load = load float* %WBRAM_0_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_8_load"/></StgValue>
</operation>

<operation id="2329" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2542">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:85  %WBRAM_0_1_8_load = load float* %WBRAM_0_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_8_load"/></StgValue>
</operation>

<operation id="2330" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2546">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="571" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:87  %WBRAM_0_2_8_load = load float* %WBRAM_0_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_8_load"/></StgValue>
</operation>

<operation id="2331" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="574" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:90  %sel_tmp1 = select i1 %tmp_162_0_i, float %weights_temp_7, float %weights_temp_4

]]></node>
<StgValue><ssdm name="sel_tmp1"/></StgValue>
</operation>

<operation id="2332" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="575" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:91  %sel_tmp2 = icmp eq i3 %weightID_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp2"/></StgValue>
</operation>

<operation id="2333" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="576" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:92  %sel_tmp3 = and i1 %tmp_162_0_i, %sel_tmp2

]]></node>
<StgValue><ssdm name="sel_tmp3"/></StgValue>
</operation>

<operation id="2334" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="577" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:93  %sel_tmp4 = select i1 %sel_tmp3, float %weights_temp_1, float %sel_tmp1

]]></node>
<StgValue><ssdm name="sel_tmp4"/></StgValue>
</operation>

<operation id="2335" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="578" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:94  %sel_tmp5 = icmp eq i3 %weightID_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp5"/></StgValue>
</operation>

<operation id="2336" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="579" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:95  %sel_tmp6 = and i1 %tmp_162_0_i, %sel_tmp5

]]></node>
<StgValue><ssdm name="sel_tmp6"/></StgValue>
</operation>

<operation id="2337" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="580" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:96  %sel_tmp7 = select i1 %sel_tmp6, float %weights_temp_2, float %sel_tmp4

]]></node>
<StgValue><ssdm name="sel_tmp7"/></StgValue>
</operation>

<operation id="2338" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="598" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:114  %tmp_166_0_2_i = fmul float %p_2_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_0_2_i"/></StgValue>
</operation>

<operation id="2339" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="606" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:122  %accumulator_0_1_i = fadd float %accumulator_0_i, %tmp_166_0_1_i

]]></node>
<StgValue><ssdm name="accumulator_0_1_i"/></StgValue>
</operation>

<operation id="2340" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:38  %WBRAM_1_0_3_load = load float* %WBRAM_1_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_3_load"/></StgValue>
</operation>

<operation id="2341" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:40  %WBRAM_1_1_3_load = load float* %WBRAM_1_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_3_load"/></StgValue>
</operation>

<operation id="2342" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="678" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:42  %WBRAM_1_2_3_load = load float* %WBRAM_1_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_3_load"/></StgValue>
</operation>

<operation id="2343" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="682" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:46  %WBRAM_1_0_4_load = load float* %WBRAM_1_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_4_load"/></StgValue>
</operation>

<operation id="2344" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="684" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:48  %WBRAM_1_1_4_load = load float* %WBRAM_1_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_4_load"/></StgValue>
</operation>

<operation id="2345" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="686" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:50  %WBRAM_1_2_4_load = load float* %WBRAM_1_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_4_load"/></StgValue>
</operation>

<operation id="2346" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="687" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:51  %weights_temp_4_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_4_load, float %WBRAM_1_1_4_load, float %WBRAM_1_2_4_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_4_1"/></StgValue>
</operation>

<operation id="2347" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="689" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:53  %WBRAM_1_0_5_load = load float* %WBRAM_1_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_5_load"/></StgValue>
</operation>

<operation id="2348" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="691" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:55  %WBRAM_1_1_5_load = load float* %WBRAM_1_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_5_load"/></StgValue>
</operation>

<operation id="2349" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="693" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:57  %WBRAM_1_2_5_load = load float* %WBRAM_1_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_5_load"/></StgValue>
</operation>

<operation id="2350" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="697" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:61  %WBRAM_1_0_6_load = load float* %WBRAM_1_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_6_load"/></StgValue>
</operation>

<operation id="2351" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="699" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:63  %WBRAM_1_1_6_load = load float* %WBRAM_1_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_6_load"/></StgValue>
</operation>

<operation id="2352" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="701" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:65  %WBRAM_1_2_6_load = load float* %WBRAM_1_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_6_load"/></StgValue>
</operation>

<operation id="2353" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="705" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:69  %WBRAM_1_0_7_load = load float* %WBRAM_1_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_7_load"/></StgValue>
</operation>

<operation id="2354" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="707" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:71  %WBRAM_1_1_7_load = load float* %WBRAM_1_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_7_load"/></StgValue>
</operation>

<operation id="2355" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="709" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:73  %WBRAM_1_2_7_load = load float* %WBRAM_1_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_7_load"/></StgValue>
</operation>

<operation id="2356" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="710" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:74  %weights_temp_7_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_7_load, float %WBRAM_1_1_7_load, float %WBRAM_1_2_7_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_7_1"/></StgValue>
</operation>

<operation id="2357" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2554">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:77  %WBRAM_1_0_8_load = load float* %WBRAM_1_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_8_load"/></StgValue>
</operation>

<operation id="2358" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2558">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:79  %WBRAM_1_1_8_load = load float* %WBRAM_1_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_8_load"/></StgValue>
</operation>

<operation id="2359" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2562">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="717" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:81  %WBRAM_1_2_8_load = load float* %WBRAM_1_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_8_load"/></StgValue>
</operation>

<operation id="2360" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="720" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:84  %sel_tmp21 = select i1 %tmp_162_0_i, float %weights_temp_7_1, float %weights_temp_4_1

]]></node>
<StgValue><ssdm name="sel_tmp21"/></StgValue>
</operation>

<operation id="2361" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="721" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:85  %sel_tmp22 = icmp eq i3 %weightID_1_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp22"/></StgValue>
</operation>

<operation id="2362" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="722" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:86  %sel_tmp23 = and i1 %tmp_162_0_i, %sel_tmp22

]]></node>
<StgValue><ssdm name="sel_tmp23"/></StgValue>
</operation>

<operation id="2363" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="723" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:87  %sel_tmp24 = select i1 %sel_tmp23, float %weights_temp_1_1, float %sel_tmp21

]]></node>
<StgValue><ssdm name="sel_tmp24"/></StgValue>
</operation>

<operation id="2364" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="724" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:88  %sel_tmp25 = icmp eq i3 %weightID_1_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp25"/></StgValue>
</operation>

<operation id="2365" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="725" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:89  %sel_tmp26 = and i1 %tmp_162_0_i, %sel_tmp25

]]></node>
<StgValue><ssdm name="sel_tmp26"/></StgValue>
</operation>

<operation id="2366" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="726" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:90  %sel_tmp27 = select i1 %sel_tmp26, float %weights_temp_2_1, float %sel_tmp24

]]></node>
<StgValue><ssdm name="sel_tmp27"/></StgValue>
</operation>

<operation id="2367" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="744" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:108  %tmp_166_1_2_i = fmul float %p_10_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_1_2_i"/></StgValue>
</operation>

<operation id="2368" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="752" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:116  %accumulator_1_1_i = fadd float %accumulator_1_i, %tmp_166_1_1_i

]]></node>
<StgValue><ssdm name="accumulator_1_1_i"/></StgValue>
</operation>

<operation id="2369" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:38  %WBRAM_2_0_3_load = load float* %WBRAM_2_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_3_load"/></StgValue>
</operation>

<operation id="2370" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:40  %WBRAM_2_1_3_load = load float* %WBRAM_2_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_3_load"/></StgValue>
</operation>

<operation id="2371" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="824" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:42  %WBRAM_2_2_3_load = load float* %WBRAM_2_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_3_load"/></StgValue>
</operation>

<operation id="2372" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="828" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:46  %WBRAM_2_0_4_load = load float* %WBRAM_2_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_4_load"/></StgValue>
</operation>

<operation id="2373" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="830" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:48  %WBRAM_2_1_4_load = load float* %WBRAM_2_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_4_load"/></StgValue>
</operation>

<operation id="2374" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="832" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:50  %WBRAM_2_2_4_load = load float* %WBRAM_2_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_4_load"/></StgValue>
</operation>

<operation id="2375" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="833" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:51  %weights_temp_4_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_4_load, float %WBRAM_2_1_4_load, float %WBRAM_2_2_4_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_4_2"/></StgValue>
</operation>

<operation id="2376" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="835" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:53  %WBRAM_2_0_5_load = load float* %WBRAM_2_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_5_load"/></StgValue>
</operation>

<operation id="2377" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="837" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:55  %WBRAM_2_1_5_load = load float* %WBRAM_2_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_5_load"/></StgValue>
</operation>

<operation id="2378" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="839" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:57  %WBRAM_2_2_5_load = load float* %WBRAM_2_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_5_load"/></StgValue>
</operation>

<operation id="2379" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="843" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:61  %WBRAM_2_0_6_load = load float* %WBRAM_2_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_6_load"/></StgValue>
</operation>

<operation id="2380" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="845" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:63  %WBRAM_2_1_6_load = load float* %WBRAM_2_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_6_load"/></StgValue>
</operation>

<operation id="2381" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="847" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:65  %WBRAM_2_2_6_load = load float* %WBRAM_2_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_6_load"/></StgValue>
</operation>

<operation id="2382" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="851" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:69  %WBRAM_2_0_7_load = load float* %WBRAM_2_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_7_load"/></StgValue>
</operation>

<operation id="2383" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="853" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:71  %WBRAM_2_1_7_load = load float* %WBRAM_2_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_7_load"/></StgValue>
</operation>

<operation id="2384" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="855" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:73  %WBRAM_2_2_7_load = load float* %WBRAM_2_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_7_load"/></StgValue>
</operation>

<operation id="2385" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="856" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:74  %weights_temp_7_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_7_load, float %WBRAM_2_1_7_load, float %WBRAM_2_2_7_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_7_2"/></StgValue>
</operation>

<operation id="2386" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2570">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:77  %WBRAM_2_0_8_load = load float* %WBRAM_2_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_8_load"/></StgValue>
</operation>

<operation id="2387" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2574">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:79  %WBRAM_2_1_8_load = load float* %WBRAM_2_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_8_load"/></StgValue>
</operation>

<operation id="2388" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2578">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="863" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:81  %WBRAM_2_2_8_load = load float* %WBRAM_2_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_8_load"/></StgValue>
</operation>

<operation id="2389" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="866" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:84  %sel_tmp42 = select i1 %tmp_162_0_i, float %weights_temp_7_2, float %weights_temp_4_2

]]></node>
<StgValue><ssdm name="sel_tmp42"/></StgValue>
</operation>

<operation id="2390" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="867" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:85  %sel_tmp43 = icmp eq i3 %weightID_2_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp43"/></StgValue>
</operation>

<operation id="2391" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="868" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:86  %sel_tmp44 = and i1 %tmp_162_0_i, %sel_tmp43

]]></node>
<StgValue><ssdm name="sel_tmp44"/></StgValue>
</operation>

<operation id="2392" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="869" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:87  %sel_tmp45 = select i1 %sel_tmp44, float %weights_temp_1_2, float %sel_tmp42

]]></node>
<StgValue><ssdm name="sel_tmp45"/></StgValue>
</operation>

<operation id="2393" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="870" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:88  %sel_tmp46 = icmp eq i3 %weightID_2_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp46"/></StgValue>
</operation>

<operation id="2394" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="871" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:89  %sel_tmp47 = and i1 %tmp_162_0_i, %sel_tmp46

]]></node>
<StgValue><ssdm name="sel_tmp47"/></StgValue>
</operation>

<operation id="2395" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="872" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:90  %sel_tmp48 = select i1 %sel_tmp47, float %weights_temp_2_2, float %sel_tmp45

]]></node>
<StgValue><ssdm name="sel_tmp48"/></StgValue>
</operation>

<operation id="2396" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="890" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:108  %tmp_166_2_2_i = fmul float %p_18_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_2_2_i"/></StgValue>
</operation>

<operation id="2397" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="898" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:116  %accumulator_2_1_i = fadd float %accumulator_2_i, %tmp_166_2_1_i

]]></node>
<StgValue><ssdm name="accumulator_2_1_i"/></StgValue>
</operation>

<operation id="2398" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:38  %WBRAM_3_0_3_load = load float* %WBRAM_3_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_3_load"/></StgValue>
</operation>

<operation id="2399" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:40  %WBRAM_3_1_3_load = load float* %WBRAM_3_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_3_load"/></StgValue>
</operation>

<operation id="2400" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="970" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:42  %WBRAM_3_2_3_load = load float* %WBRAM_3_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_3_load"/></StgValue>
</operation>

<operation id="2401" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="974" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:46  %WBRAM_3_0_4_load = load float* %WBRAM_3_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_4_load"/></StgValue>
</operation>

<operation id="2402" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="976" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:48  %WBRAM_3_1_4_load = load float* %WBRAM_3_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_4_load"/></StgValue>
</operation>

<operation id="2403" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="978" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:50  %WBRAM_3_2_4_load = load float* %WBRAM_3_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_4_load"/></StgValue>
</operation>

<operation id="2404" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="979" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:51  %weights_temp_4_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_4_load, float %WBRAM_3_1_4_load, float %WBRAM_3_2_4_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_4_3"/></StgValue>
</operation>

<operation id="2405" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="981" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:53  %WBRAM_3_0_5_load = load float* %WBRAM_3_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_5_load"/></StgValue>
</operation>

<operation id="2406" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="983" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:55  %WBRAM_3_1_5_load = load float* %WBRAM_3_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_5_load"/></StgValue>
</operation>

<operation id="2407" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="985" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:57  %WBRAM_3_2_5_load = load float* %WBRAM_3_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_5_load"/></StgValue>
</operation>

<operation id="2408" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="989" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:61  %WBRAM_3_0_6_load = load float* %WBRAM_3_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_6_load"/></StgValue>
</operation>

<operation id="2409" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="991" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:63  %WBRAM_3_1_6_load = load float* %WBRAM_3_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_6_load"/></StgValue>
</operation>

<operation id="2410" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="993" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:65  %WBRAM_3_2_6_load = load float* %WBRAM_3_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_6_load"/></StgValue>
</operation>

<operation id="2411" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="997" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:69  %WBRAM_3_0_7_load = load float* %WBRAM_3_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_7_load"/></StgValue>
</operation>

<operation id="2412" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="999" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:71  %WBRAM_3_1_7_load = load float* %WBRAM_3_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_7_load"/></StgValue>
</operation>

<operation id="2413" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1001" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:73  %WBRAM_3_2_7_load = load float* %WBRAM_3_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_7_load"/></StgValue>
</operation>

<operation id="2414" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1002" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:74  %weights_temp_7_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_7_load, float %WBRAM_3_1_7_load, float %WBRAM_3_2_7_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_7_3"/></StgValue>
</operation>

<operation id="2415" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2586">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:77  %WBRAM_3_0_8_load = load float* %WBRAM_3_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_8_load"/></StgValue>
</operation>

<operation id="2416" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2590">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:79  %WBRAM_3_1_8_load = load float* %WBRAM_3_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_8_load"/></StgValue>
</operation>

<operation id="2417" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2594">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1009" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:81  %WBRAM_3_2_8_load = load float* %WBRAM_3_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_8_load"/></StgValue>
</operation>

<operation id="2418" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1012" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:84  %sel_tmp63 = select i1 %tmp_162_0_i, float %weights_temp_7_3, float %weights_temp_4_3

]]></node>
<StgValue><ssdm name="sel_tmp63"/></StgValue>
</operation>

<operation id="2419" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1013" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:85  %sel_tmp64 = icmp eq i3 %weightID_3_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp64"/></StgValue>
</operation>

<operation id="2420" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1014" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:86  %sel_tmp65 = and i1 %tmp_162_0_i, %sel_tmp64

]]></node>
<StgValue><ssdm name="sel_tmp65"/></StgValue>
</operation>

<operation id="2421" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1015" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:87  %sel_tmp66 = select i1 %sel_tmp65, float %weights_temp_1_3, float %sel_tmp63

]]></node>
<StgValue><ssdm name="sel_tmp66"/></StgValue>
</operation>

<operation id="2422" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1016" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:88  %sel_tmp67 = icmp eq i3 %weightID_3_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp67"/></StgValue>
</operation>

<operation id="2423" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1017" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:89  %sel_tmp68 = and i1 %tmp_162_0_i, %sel_tmp67

]]></node>
<StgValue><ssdm name="sel_tmp68"/></StgValue>
</operation>

<operation id="2424" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1018" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:90  %sel_tmp69 = select i1 %sel_tmp68, float %weights_temp_2_3, float %sel_tmp66

]]></node>
<StgValue><ssdm name="sel_tmp69"/></StgValue>
</operation>

<operation id="2425" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1036" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:108  %tmp_166_3_2_i = fmul float %p_26_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_3_2_i"/></StgValue>
</operation>

<operation id="2426" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1044" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:116  %accumulator_3_1_i = fadd float %accumulator_3_i, %tmp_166_3_1_i

]]></node>
<StgValue><ssdm name="accumulator_3_1_i"/></StgValue>
</operation>

<operation id="2427" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:38  %WBRAM_4_0_3_load = load float* %WBRAM_4_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_3_load"/></StgValue>
</operation>

<operation id="2428" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:40  %WBRAM_4_1_3_load = load float* %WBRAM_4_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_3_load"/></StgValue>
</operation>

<operation id="2429" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1116" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:42  %WBRAM_4_2_3_load = load float* %WBRAM_4_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_3_load"/></StgValue>
</operation>

<operation id="2430" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1120" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:46  %WBRAM_4_0_4_load = load float* %WBRAM_4_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_4_load"/></StgValue>
</operation>

<operation id="2431" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1122" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:48  %WBRAM_4_1_4_load = load float* %WBRAM_4_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_4_load"/></StgValue>
</operation>

<operation id="2432" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1124" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:50  %WBRAM_4_2_4_load = load float* %WBRAM_4_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_4_load"/></StgValue>
</operation>

<operation id="2433" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1125" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:51  %weights_temp_4_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_4_load, float %WBRAM_4_1_4_load, float %WBRAM_4_2_4_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_4_4"/></StgValue>
</operation>

<operation id="2434" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1127" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:53  %WBRAM_4_0_5_load = load float* %WBRAM_4_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_5_load"/></StgValue>
</operation>

<operation id="2435" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1129" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:55  %WBRAM_4_1_5_load = load float* %WBRAM_4_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_5_load"/></StgValue>
</operation>

<operation id="2436" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1131" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:57  %WBRAM_4_2_5_load = load float* %WBRAM_4_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_5_load"/></StgValue>
</operation>

<operation id="2437" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1135" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:61  %WBRAM_4_0_6_load = load float* %WBRAM_4_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_6_load"/></StgValue>
</operation>

<operation id="2438" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1137" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:63  %WBRAM_4_1_6_load = load float* %WBRAM_4_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_6_load"/></StgValue>
</operation>

<operation id="2439" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1139" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:65  %WBRAM_4_2_6_load = load float* %WBRAM_4_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_6_load"/></StgValue>
</operation>

<operation id="2440" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1143" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:69  %WBRAM_4_0_7_load = load float* %WBRAM_4_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_7_load"/></StgValue>
</operation>

<operation id="2441" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1145" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:71  %WBRAM_4_1_7_load = load float* %WBRAM_4_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_7_load"/></StgValue>
</operation>

<operation id="2442" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1147" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:73  %WBRAM_4_2_7_load = load float* %WBRAM_4_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_7_load"/></StgValue>
</operation>

<operation id="2443" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1148" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:74  %weights_temp_7_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_7_load, float %WBRAM_4_1_7_load, float %WBRAM_4_2_7_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_7_4"/></StgValue>
</operation>

<operation id="2444" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2602">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:77  %WBRAM_4_0_8_load = load float* %WBRAM_4_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_8_load"/></StgValue>
</operation>

<operation id="2445" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2606">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:79  %WBRAM_4_1_8_load = load float* %WBRAM_4_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_8_load"/></StgValue>
</operation>

<operation id="2446" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2610">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1155" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:81  %WBRAM_4_2_8_load = load float* %WBRAM_4_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_8_load"/></StgValue>
</operation>

<operation id="2447" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1158" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:84  %sel_tmp84 = select i1 %tmp_162_0_i, float %weights_temp_7_4, float %weights_temp_4_4

]]></node>
<StgValue><ssdm name="sel_tmp84"/></StgValue>
</operation>

<operation id="2448" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1159" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:85  %sel_tmp85 = icmp eq i3 %weightID_4_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp85"/></StgValue>
</operation>

<operation id="2449" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:86  %sel_tmp86 = and i1 %tmp_162_0_i, %sel_tmp85

]]></node>
<StgValue><ssdm name="sel_tmp86"/></StgValue>
</operation>

<operation id="2450" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1161" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:87  %sel_tmp87 = select i1 %sel_tmp86, float %weights_temp_1_4, float %sel_tmp84

]]></node>
<StgValue><ssdm name="sel_tmp87"/></StgValue>
</operation>

<operation id="2451" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1162" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:88  %sel_tmp88 = icmp eq i3 %weightID_4_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp88"/></StgValue>
</operation>

<operation id="2452" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:89  %sel_tmp89 = and i1 %tmp_162_0_i, %sel_tmp88

]]></node>
<StgValue><ssdm name="sel_tmp89"/></StgValue>
</operation>

<operation id="2453" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1164" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:90  %sel_tmp90 = select i1 %sel_tmp89, float %weights_temp_2_4, float %sel_tmp87

]]></node>
<StgValue><ssdm name="sel_tmp90"/></StgValue>
</operation>

<operation id="2454" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1182" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:108  %tmp_166_4_2_i = fmul float %p_34_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_4_2_i"/></StgValue>
</operation>

<operation id="2455" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1190" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:116  %accumulator_4_1_i = fadd float %accumulator_4_i, %tmp_166_4_1_i

]]></node>
<StgValue><ssdm name="accumulator_4_1_i"/></StgValue>
</operation>

<operation id="2456" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:38  %WBRAM_5_0_3_load = load float* %WBRAM_5_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_3_load"/></StgValue>
</operation>

<operation id="2457" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:40  %WBRAM_5_1_3_load = load float* %WBRAM_5_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_3_load"/></StgValue>
</operation>

<operation id="2458" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1262" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:42  %WBRAM_5_2_3_load = load float* %WBRAM_5_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_3_load"/></StgValue>
</operation>

<operation id="2459" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1266" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:46  %WBRAM_5_0_4_load = load float* %WBRAM_5_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_4_load"/></StgValue>
</operation>

<operation id="2460" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1268" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:48  %WBRAM_5_1_4_load = load float* %WBRAM_5_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_4_load"/></StgValue>
</operation>

<operation id="2461" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1270" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:50  %WBRAM_5_2_4_load = load float* %WBRAM_5_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_4_load"/></StgValue>
</operation>

<operation id="2462" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1271" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:51  %weights_temp_4_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_4_load, float %WBRAM_5_1_4_load, float %WBRAM_5_2_4_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_4_5"/></StgValue>
</operation>

<operation id="2463" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1273" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:53  %WBRAM_5_0_5_load = load float* %WBRAM_5_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_5_load"/></StgValue>
</operation>

<operation id="2464" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1275" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:55  %WBRAM_5_1_5_load = load float* %WBRAM_5_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_5_load"/></StgValue>
</operation>

<operation id="2465" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1277" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:57  %WBRAM_5_2_5_load = load float* %WBRAM_5_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_5_load"/></StgValue>
</operation>

<operation id="2466" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1281" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:61  %WBRAM_5_0_6_load = load float* %WBRAM_5_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_6_load"/></StgValue>
</operation>

<operation id="2467" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1283" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:63  %WBRAM_5_1_6_load = load float* %WBRAM_5_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_6_load"/></StgValue>
</operation>

<operation id="2468" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1285" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:65  %WBRAM_5_2_6_load = load float* %WBRAM_5_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_6_load"/></StgValue>
</operation>

<operation id="2469" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1289" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:69  %WBRAM_5_0_7_load = load float* %WBRAM_5_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_7_load"/></StgValue>
</operation>

<operation id="2470" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1291" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:71  %WBRAM_5_1_7_load = load float* %WBRAM_5_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_7_load"/></StgValue>
</operation>

<operation id="2471" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1293" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:73  %WBRAM_5_2_7_load = load float* %WBRAM_5_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_7_load"/></StgValue>
</operation>

<operation id="2472" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1294" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:74  %weights_temp_7_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_7_load, float %WBRAM_5_1_7_load, float %WBRAM_5_2_7_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_7_5"/></StgValue>
</operation>

<operation id="2473" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2618">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:77  %WBRAM_5_0_8_load = load float* %WBRAM_5_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_8_load"/></StgValue>
</operation>

<operation id="2474" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2622">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:79  %WBRAM_5_1_8_load = load float* %WBRAM_5_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_8_load"/></StgValue>
</operation>

<operation id="2475" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2626">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1301" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:81  %WBRAM_5_2_8_load = load float* %WBRAM_5_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_8_load"/></StgValue>
</operation>

<operation id="2476" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1304" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:84  %sel_tmp105 = select i1 %tmp_162_0_i, float %weights_temp_7_5, float %weights_temp_4_5

]]></node>
<StgValue><ssdm name="sel_tmp105"/></StgValue>
</operation>

<operation id="2477" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1305" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:85  %sel_tmp106 = icmp eq i3 %weightID_5_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp106"/></StgValue>
</operation>

<operation id="2478" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1306" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:86  %sel_tmp107 = and i1 %tmp_162_0_i, %sel_tmp106

]]></node>
<StgValue><ssdm name="sel_tmp107"/></StgValue>
</operation>

<operation id="2479" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1307" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:87  %sel_tmp108 = select i1 %sel_tmp107, float %weights_temp_1_5, float %sel_tmp105

]]></node>
<StgValue><ssdm name="sel_tmp108"/></StgValue>
</operation>

<operation id="2480" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1308" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:88  %sel_tmp109 = icmp eq i3 %weightID_5_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp109"/></StgValue>
</operation>

<operation id="2481" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1309" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:89  %sel_tmp110 = and i1 %tmp_162_0_i, %sel_tmp109

]]></node>
<StgValue><ssdm name="sel_tmp110"/></StgValue>
</operation>

<operation id="2482" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1310" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:90  %sel_tmp111 = select i1 %sel_tmp110, float %weights_temp_2_5, float %sel_tmp108

]]></node>
<StgValue><ssdm name="sel_tmp111"/></StgValue>
</operation>

<operation id="2483" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1328" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:108  %tmp_166_5_2_i = fmul float %p_42_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_5_2_i"/></StgValue>
</operation>

<operation id="2484" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1336" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:116  %accumulator_5_1_i = fadd float %accumulator_5_i, %tmp_166_5_1_i

]]></node>
<StgValue><ssdm name="accumulator_5_1_i"/></StgValue>
</operation>

<operation id="2485" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:38  %WBRAM_6_0_3_load = load float* %WBRAM_6_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_3_load"/></StgValue>
</operation>

<operation id="2486" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:40  %WBRAM_6_1_3_load = load float* %WBRAM_6_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_3_load"/></StgValue>
</operation>

<operation id="2487" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1408" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:42  %WBRAM_6_2_3_load = load float* %WBRAM_6_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_3_load"/></StgValue>
</operation>

<operation id="2488" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1412" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:46  %WBRAM_6_0_4_load = load float* %WBRAM_6_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_4_load"/></StgValue>
</operation>

<operation id="2489" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1414" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:48  %WBRAM_6_1_4_load = load float* %WBRAM_6_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_4_load"/></StgValue>
</operation>

<operation id="2490" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1416" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:50  %WBRAM_6_2_4_load = load float* %WBRAM_6_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_4_load"/></StgValue>
</operation>

<operation id="2491" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1417" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:51  %weights_temp_4_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_4_load, float %WBRAM_6_1_4_load, float %WBRAM_6_2_4_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_4_6"/></StgValue>
</operation>

<operation id="2492" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1419" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:53  %WBRAM_6_0_5_load = load float* %WBRAM_6_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_5_load"/></StgValue>
</operation>

<operation id="2493" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1421" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:55  %WBRAM_6_1_5_load = load float* %WBRAM_6_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_5_load"/></StgValue>
</operation>

<operation id="2494" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1423" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:57  %WBRAM_6_2_5_load = load float* %WBRAM_6_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_5_load"/></StgValue>
</operation>

<operation id="2495" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1427" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:61  %WBRAM_6_0_6_load = load float* %WBRAM_6_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_6_load"/></StgValue>
</operation>

<operation id="2496" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1429" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:63  %WBRAM_6_1_6_load = load float* %WBRAM_6_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_6_load"/></StgValue>
</operation>

<operation id="2497" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1431" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:65  %WBRAM_6_2_6_load = load float* %WBRAM_6_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_6_load"/></StgValue>
</operation>

<operation id="2498" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1435" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:69  %WBRAM_6_0_7_load = load float* %WBRAM_6_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_7_load"/></StgValue>
</operation>

<operation id="2499" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1437" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:71  %WBRAM_6_1_7_load = load float* %WBRAM_6_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_7_load"/></StgValue>
</operation>

<operation id="2500" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1439" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:73  %WBRAM_6_2_7_load = load float* %WBRAM_6_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_7_load"/></StgValue>
</operation>

<operation id="2501" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1440" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:74  %weights_temp_7_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_7_load, float %WBRAM_6_1_7_load, float %WBRAM_6_2_7_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_7_6"/></StgValue>
</operation>

<operation id="2502" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2634">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:77  %WBRAM_6_0_8_load = load float* %WBRAM_6_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_8_load"/></StgValue>
</operation>

<operation id="2503" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2638">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:79  %WBRAM_6_1_8_load = load float* %WBRAM_6_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_8_load"/></StgValue>
</operation>

<operation id="2504" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2642">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1447" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:81  %WBRAM_6_2_8_load = load float* %WBRAM_6_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_8_load"/></StgValue>
</operation>

<operation id="2505" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1450" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:84  %sel_tmp126 = select i1 %tmp_162_0_i, float %weights_temp_7_6, float %weights_temp_4_6

]]></node>
<StgValue><ssdm name="sel_tmp126"/></StgValue>
</operation>

<operation id="2506" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1451" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:85  %sel_tmp127 = icmp eq i3 %weightID_6_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp127"/></StgValue>
</operation>

<operation id="2507" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1452" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:86  %sel_tmp128 = and i1 %tmp_162_0_i, %sel_tmp127

]]></node>
<StgValue><ssdm name="sel_tmp128"/></StgValue>
</operation>

<operation id="2508" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1453" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:87  %sel_tmp129 = select i1 %sel_tmp128, float %weights_temp_1_6, float %sel_tmp126

]]></node>
<StgValue><ssdm name="sel_tmp129"/></StgValue>
</operation>

<operation id="2509" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1454" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:88  %sel_tmp130 = icmp eq i3 %weightID_6_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp130"/></StgValue>
</operation>

<operation id="2510" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1455" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:89  %sel_tmp131 = and i1 %tmp_162_0_i, %sel_tmp130

]]></node>
<StgValue><ssdm name="sel_tmp131"/></StgValue>
</operation>

<operation id="2511" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1456" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:90  %sel_tmp132 = select i1 %sel_tmp131, float %weights_temp_2_6, float %sel_tmp129

]]></node>
<StgValue><ssdm name="sel_tmp132"/></StgValue>
</operation>

<operation id="2512" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1474" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:108  %tmp_166_6_2_i = fmul float %p_50_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_6_2_i"/></StgValue>
</operation>

<operation id="2513" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1482" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:116  %accumulator_6_1_i = fadd float %accumulator_6_i, %tmp_166_6_1_i

]]></node>
<StgValue><ssdm name="accumulator_6_1_i"/></StgValue>
</operation>

<operation id="2514" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:38  %WBRAM_7_0_3_load = load float* %WBRAM_7_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_3_load"/></StgValue>
</operation>

<operation id="2515" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:40  %WBRAM_7_1_3_load = load float* %WBRAM_7_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_3_load"/></StgValue>
</operation>

<operation id="2516" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1554" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:42  %WBRAM_7_2_3_load = load float* %WBRAM_7_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_3_load"/></StgValue>
</operation>

<operation id="2517" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1558" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:46  %WBRAM_7_0_4_load = load float* %WBRAM_7_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_4_load"/></StgValue>
</operation>

<operation id="2518" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1560" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:48  %WBRAM_7_1_4_load = load float* %WBRAM_7_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_4_load"/></StgValue>
</operation>

<operation id="2519" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1562" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:50  %WBRAM_7_2_4_load = load float* %WBRAM_7_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_4_load"/></StgValue>
</operation>

<operation id="2520" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1563" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:51  %weights_temp_4_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_4_load, float %WBRAM_7_1_4_load, float %WBRAM_7_2_4_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_4_7"/></StgValue>
</operation>

<operation id="2521" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1565" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:53  %WBRAM_7_0_5_load = load float* %WBRAM_7_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_5_load"/></StgValue>
</operation>

<operation id="2522" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:55  %WBRAM_7_1_5_load = load float* %WBRAM_7_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_5_load"/></StgValue>
</operation>

<operation id="2523" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:57  %WBRAM_7_2_5_load = load float* %WBRAM_7_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_5_load"/></StgValue>
</operation>

<operation id="2524" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1573" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:61  %WBRAM_7_0_6_load = load float* %WBRAM_7_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_6_load"/></StgValue>
</operation>

<operation id="2525" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1575" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:63  %WBRAM_7_1_6_load = load float* %WBRAM_7_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_6_load"/></StgValue>
</operation>

<operation id="2526" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1577" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:65  %WBRAM_7_2_6_load = load float* %WBRAM_7_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_6_load"/></StgValue>
</operation>

<operation id="2527" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1581" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:69  %WBRAM_7_0_7_load = load float* %WBRAM_7_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_7_load"/></StgValue>
</operation>

<operation id="2528" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1583" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:71  %WBRAM_7_1_7_load = load float* %WBRAM_7_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_7_load"/></StgValue>
</operation>

<operation id="2529" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1585" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:73  %WBRAM_7_2_7_load = load float* %WBRAM_7_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_7_load"/></StgValue>
</operation>

<operation id="2530" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1586" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:74  %weights_temp_7_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_7_load, float %WBRAM_7_1_7_load, float %WBRAM_7_2_7_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_7_7"/></StgValue>
</operation>

<operation id="2531" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2650">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:77  %WBRAM_7_0_8_load = load float* %WBRAM_7_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_8_load"/></StgValue>
</operation>

<operation id="2532" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2654">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:79  %WBRAM_7_1_8_load = load float* %WBRAM_7_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_8_load"/></StgValue>
</operation>

<operation id="2533" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2658">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1593" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:81  %WBRAM_7_2_8_load = load float* %WBRAM_7_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_8_load"/></StgValue>
</operation>

<operation id="2534" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1596" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:84  %sel_tmp147 = select i1 %tmp_162_0_i, float %weights_temp_7_7, float %weights_temp_4_7

]]></node>
<StgValue><ssdm name="sel_tmp147"/></StgValue>
</operation>

<operation id="2535" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1597" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:85  %sel_tmp148 = icmp eq i3 %weightID_7_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp148"/></StgValue>
</operation>

<operation id="2536" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1598" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:86  %sel_tmp149 = and i1 %tmp_162_0_i, %sel_tmp148

]]></node>
<StgValue><ssdm name="sel_tmp149"/></StgValue>
</operation>

<operation id="2537" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1599" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:87  %sel_tmp150 = select i1 %sel_tmp149, float %weights_temp_1_7, float %sel_tmp147

]]></node>
<StgValue><ssdm name="sel_tmp150"/></StgValue>
</operation>

<operation id="2538" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1600" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:88  %sel_tmp151 = icmp eq i3 %weightID_7_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp151"/></StgValue>
</operation>

<operation id="2539" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1601" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:89  %sel_tmp152 = and i1 %tmp_162_0_i, %sel_tmp151

]]></node>
<StgValue><ssdm name="sel_tmp152"/></StgValue>
</operation>

<operation id="2540" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1602" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:90  %sel_tmp153 = select i1 %sel_tmp152, float %weights_temp_2_7, float %sel_tmp150

]]></node>
<StgValue><ssdm name="sel_tmp153"/></StgValue>
</operation>

<operation id="2541" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1620" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:108  %tmp_166_7_2_i = fmul float %p_58_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_7_2_i"/></StgValue>
</operation>

<operation id="2542" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1628" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:116  %accumulator_7_1_i = fadd float %accumulator_7_i, %tmp_166_7_1_i

]]></node>
<StgValue><ssdm name="accumulator_7_1_i"/></StgValue>
</operation>

<operation id="2543" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:38  %WBRAM_8_0_3_load = load float* %WBRAM_8_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_3_load"/></StgValue>
</operation>

<operation id="2544" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:40  %WBRAM_8_1_3_load = load float* %WBRAM_8_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_3_load"/></StgValue>
</operation>

<operation id="2545" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1700" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:42  %WBRAM_8_2_3_load = load float* %WBRAM_8_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_3_load"/></StgValue>
</operation>

<operation id="2546" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1704" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:46  %WBRAM_8_0_4_load = load float* %WBRAM_8_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_4_load"/></StgValue>
</operation>

<operation id="2547" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1706" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:48  %WBRAM_8_1_4_load = load float* %WBRAM_8_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_4_load"/></StgValue>
</operation>

<operation id="2548" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1708" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:50  %WBRAM_8_2_4_load = load float* %WBRAM_8_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_4_load"/></StgValue>
</operation>

<operation id="2549" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1709" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:51  %weights_temp_4_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_4_load, float %WBRAM_8_1_4_load, float %WBRAM_8_2_4_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_4_8"/></StgValue>
</operation>

<operation id="2550" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1711" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:53  %WBRAM_8_0_5_load = load float* %WBRAM_8_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_5_load"/></StgValue>
</operation>

<operation id="2551" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:55  %WBRAM_8_1_5_load = load float* %WBRAM_8_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_5_load"/></StgValue>
</operation>

<operation id="2552" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:57  %WBRAM_8_2_5_load = load float* %WBRAM_8_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_5_load"/></StgValue>
</operation>

<operation id="2553" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1719" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:61  %WBRAM_8_0_6_load = load float* %WBRAM_8_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_6_load"/></StgValue>
</operation>

<operation id="2554" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1721" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:63  %WBRAM_8_1_6_load = load float* %WBRAM_8_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_6_load"/></StgValue>
</operation>

<operation id="2555" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1723" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:65  %WBRAM_8_2_6_load = load float* %WBRAM_8_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_6_load"/></StgValue>
</operation>

<operation id="2556" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1727" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:69  %WBRAM_8_0_7_load = load float* %WBRAM_8_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_7_load"/></StgValue>
</operation>

<operation id="2557" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1729" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:71  %WBRAM_8_1_7_load = load float* %WBRAM_8_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_7_load"/></StgValue>
</operation>

<operation id="2558" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1731" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:73  %WBRAM_8_2_7_load = load float* %WBRAM_8_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_7_load"/></StgValue>
</operation>

<operation id="2559" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1732" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:74  %weights_temp_7_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_7_load, float %WBRAM_8_1_7_load, float %WBRAM_8_2_7_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_7_8"/></StgValue>
</operation>

<operation id="2560" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2666">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:77  %WBRAM_8_0_8_load = load float* %WBRAM_8_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_8_load"/></StgValue>
</operation>

<operation id="2561" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2670">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:79  %WBRAM_8_1_8_load = load float* %WBRAM_8_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_8_load"/></StgValue>
</operation>

<operation id="2562" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2674">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1739" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:81  %WBRAM_8_2_8_load = load float* %WBRAM_8_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_8_load"/></StgValue>
</operation>

<operation id="2563" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1742" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:84  %sel_tmp168 = select i1 %tmp_162_0_i, float %weights_temp_7_8, float %weights_temp_4_8

]]></node>
<StgValue><ssdm name="sel_tmp168"/></StgValue>
</operation>

<operation id="2564" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1743" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:85  %sel_tmp169 = icmp eq i3 %weightID_8_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp169"/></StgValue>
</operation>

<operation id="2565" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1744" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:86  %sel_tmp170 = and i1 %tmp_162_0_i, %sel_tmp169

]]></node>
<StgValue><ssdm name="sel_tmp170"/></StgValue>
</operation>

<operation id="2566" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1745" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:87  %sel_tmp171 = select i1 %sel_tmp170, float %weights_temp_1_8, float %sel_tmp168

]]></node>
<StgValue><ssdm name="sel_tmp171"/></StgValue>
</operation>

<operation id="2567" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1746" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:88  %sel_tmp172 = icmp eq i3 %weightID_8_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp172"/></StgValue>
</operation>

<operation id="2568" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1747" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:89  %sel_tmp173 = and i1 %tmp_162_0_i, %sel_tmp172

]]></node>
<StgValue><ssdm name="sel_tmp173"/></StgValue>
</operation>

<operation id="2569" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1748" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:90  %sel_tmp174 = select i1 %sel_tmp173, float %weights_temp_2_8, float %sel_tmp171

]]></node>
<StgValue><ssdm name="sel_tmp174"/></StgValue>
</operation>

<operation id="2570" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1766" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:108  %tmp_166_8_2_i = fmul float %p_66_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_8_2_i"/></StgValue>
</operation>

<operation id="2571" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1774" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:116  %accumulator_8_1_i = fadd float %accumulator_8_i, %tmp_166_8_1_i

]]></node>
<StgValue><ssdm name="accumulator_8_1_i"/></StgValue>
</operation>

<operation id="2572" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1842" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:38  %WBRAM_9_0_3_load = load float* %WBRAM_9_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_3_load"/></StgValue>
</operation>

<operation id="2573" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1844" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:40  %WBRAM_9_1_3_load = load float* %WBRAM_9_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_3_load"/></StgValue>
</operation>

<operation id="2574" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1846" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:42  %WBRAM_9_2_3_load = load float* %WBRAM_9_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_3_load"/></StgValue>
</operation>

<operation id="2575" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1850" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:46  %WBRAM_9_0_4_load = load float* %WBRAM_9_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_4_load"/></StgValue>
</operation>

<operation id="2576" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1852" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:48  %WBRAM_9_1_4_load = load float* %WBRAM_9_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_4_load"/></StgValue>
</operation>

<operation id="2577" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1854" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:50  %WBRAM_9_2_4_load = load float* %WBRAM_9_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_4_load"/></StgValue>
</operation>

<operation id="2578" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1855" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:51  %weights_temp_4_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_4_load, float %WBRAM_9_1_4_load, float %WBRAM_9_2_4_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_4_9"/></StgValue>
</operation>

<operation id="2579" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1857" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:53  %WBRAM_9_0_5_load = load float* %WBRAM_9_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_5_load"/></StgValue>
</operation>

<operation id="2580" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:55  %WBRAM_9_1_5_load = load float* %WBRAM_9_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_5_load"/></StgValue>
</operation>

<operation id="2581" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:57  %WBRAM_9_2_5_load = load float* %WBRAM_9_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_5_load"/></StgValue>
</operation>

<operation id="2582" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1865" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:61  %WBRAM_9_0_6_load = load float* %WBRAM_9_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_6_load"/></StgValue>
</operation>

<operation id="2583" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1867" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:63  %WBRAM_9_1_6_load = load float* %WBRAM_9_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_6_load"/></StgValue>
</operation>

<operation id="2584" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1869" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:65  %WBRAM_9_2_6_load = load float* %WBRAM_9_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_6_load"/></StgValue>
</operation>

<operation id="2585" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1873" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:69  %WBRAM_9_0_7_load = load float* %WBRAM_9_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_7_load"/></StgValue>
</operation>

<operation id="2586" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1875" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:71  %WBRAM_9_1_7_load = load float* %WBRAM_9_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_7_load"/></StgValue>
</operation>

<operation id="2587" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1877" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:73  %WBRAM_9_2_7_load = load float* %WBRAM_9_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_7_load"/></StgValue>
</operation>

<operation id="2588" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1878" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:74  %weights_temp_7_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_7_load, float %WBRAM_9_1_7_load, float %WBRAM_9_2_7_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_7_9"/></StgValue>
</operation>

<operation id="2589" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2682">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1881" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:77  %WBRAM_9_0_8_load = load float* %WBRAM_9_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_8_load"/></StgValue>
</operation>

<operation id="2590" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2686">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1883" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:79  %WBRAM_9_1_8_load = load float* %WBRAM_9_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_8_load"/></StgValue>
</operation>

<operation id="2591" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2690">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1885" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:81  %WBRAM_9_2_8_load = load float* %WBRAM_9_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_8_load"/></StgValue>
</operation>

<operation id="2592" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1888" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:84  %sel_tmp189 = select i1 %tmp_162_0_i, float %weights_temp_7_9, float %weights_temp_4_9

]]></node>
<StgValue><ssdm name="sel_tmp189"/></StgValue>
</operation>

<operation id="2593" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1889" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:85  %sel_tmp190 = icmp eq i3 %weightID_9_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp190"/></StgValue>
</operation>

<operation id="2594" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1890" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:86  %sel_tmp191 = and i1 %tmp_162_0_i, %sel_tmp190

]]></node>
<StgValue><ssdm name="sel_tmp191"/></StgValue>
</operation>

<operation id="2595" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1891" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:87  %sel_tmp192 = select i1 %sel_tmp191, float %weights_temp_1_9, float %sel_tmp189

]]></node>
<StgValue><ssdm name="sel_tmp192"/></StgValue>
</operation>

<operation id="2596" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1892" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:88  %sel_tmp193 = icmp eq i3 %weightID_9_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp193"/></StgValue>
</operation>

<operation id="2597" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1893" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:89  %sel_tmp194 = and i1 %tmp_162_0_i, %sel_tmp193

]]></node>
<StgValue><ssdm name="sel_tmp194"/></StgValue>
</operation>

<operation id="2598" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1894" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:90  %sel_tmp195 = select i1 %sel_tmp194, float %weights_temp_2_9, float %sel_tmp192

]]></node>
<StgValue><ssdm name="sel_tmp195"/></StgValue>
</operation>

<operation id="2599" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1912" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:108  %tmp_166_9_2_i = fmul float %p_74_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_9_2_i"/></StgValue>
</operation>

<operation id="2600" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1920" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:116  %accumulator_9_1_i = fadd float %accumulator_9_i, %tmp_166_9_1_i

]]></node>
<StgValue><ssdm name="accumulator_9_1_i"/></StgValue>
</operation>

<operation id="2601" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1988" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:38  %WBRAM_10_0_3_load = load float* %WBRAM_10_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_3_load"/></StgValue>
</operation>

<operation id="2602" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1990" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:40  %WBRAM_10_1_3_load = load float* %WBRAM_10_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_3_load"/></StgValue>
</operation>

<operation id="2603" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1992" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:42  %WBRAM_10_2_3_load = load float* %WBRAM_10_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_3_load"/></StgValue>
</operation>

<operation id="2604" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1996" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:46  %WBRAM_10_0_4_load = load float* %WBRAM_10_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_4_load"/></StgValue>
</operation>

<operation id="2605" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1998" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:48  %WBRAM_10_1_4_load = load float* %WBRAM_10_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_4_load"/></StgValue>
</operation>

<operation id="2606" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2000" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:50  %WBRAM_10_2_4_load = load float* %WBRAM_10_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_4_load"/></StgValue>
</operation>

<operation id="2607" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2001" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:51  %weights_temp_4_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_4_load, float %WBRAM_10_1_4_load, float %WBRAM_10_2_4_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_4_10"/></StgValue>
</operation>

<operation id="2608" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2003" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:53  %WBRAM_10_0_5_load = load float* %WBRAM_10_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_5_load"/></StgValue>
</operation>

<operation id="2609" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:55  %WBRAM_10_1_5_load = load float* %WBRAM_10_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_5_load"/></StgValue>
</operation>

<operation id="2610" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:57  %WBRAM_10_2_5_load = load float* %WBRAM_10_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_5_load"/></StgValue>
</operation>

<operation id="2611" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2011" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:61  %WBRAM_10_0_6_load = load float* %WBRAM_10_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_6_load"/></StgValue>
</operation>

<operation id="2612" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2013" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:63  %WBRAM_10_1_6_load = load float* %WBRAM_10_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_6_load"/></StgValue>
</operation>

<operation id="2613" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2015" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:65  %WBRAM_10_2_6_load = load float* %WBRAM_10_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_6_load"/></StgValue>
</operation>

<operation id="2614" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2019" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:69  %WBRAM_10_0_7_load = load float* %WBRAM_10_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_7_load"/></StgValue>
</operation>

<operation id="2615" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2021" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:71  %WBRAM_10_1_7_load = load float* %WBRAM_10_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_7_load"/></StgValue>
</operation>

<operation id="2616" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2023" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:73  %WBRAM_10_2_7_load = load float* %WBRAM_10_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_7_load"/></StgValue>
</operation>

<operation id="2617" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2024" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:74  %weights_temp_7_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_7_load, float %WBRAM_10_1_7_load, float %WBRAM_10_2_7_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_7_10"/></StgValue>
</operation>

<operation id="2618" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2698">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2027" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:77  %WBRAM_10_0_8_load = load float* %WBRAM_10_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_8_load"/></StgValue>
</operation>

<operation id="2619" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2702">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2029" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:79  %WBRAM_10_1_8_load = load float* %WBRAM_10_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_8_load"/></StgValue>
</operation>

<operation id="2620" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2706">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2031" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:81  %WBRAM_10_2_8_load = load float* %WBRAM_10_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_8_load"/></StgValue>
</operation>

<operation id="2621" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2034" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:84  %sel_tmp210 = select i1 %tmp_162_0_i, float %weights_temp_7_10, float %weights_temp_4_10

]]></node>
<StgValue><ssdm name="sel_tmp210"/></StgValue>
</operation>

<operation id="2622" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2035" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:85  %sel_tmp211 = icmp eq i3 %weightID_i_28, 1

]]></node>
<StgValue><ssdm name="sel_tmp211"/></StgValue>
</operation>

<operation id="2623" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2036" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:86  %sel_tmp212 = and i1 %tmp_162_0_i, %sel_tmp211

]]></node>
<StgValue><ssdm name="sel_tmp212"/></StgValue>
</operation>

<operation id="2624" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2037" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:87  %sel_tmp213 = select i1 %sel_tmp212, float %weights_temp_1_10, float %sel_tmp210

]]></node>
<StgValue><ssdm name="sel_tmp213"/></StgValue>
</operation>

<operation id="2625" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2038" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:88  %sel_tmp214 = icmp eq i3 %weightID_i_28, 2

]]></node>
<StgValue><ssdm name="sel_tmp214"/></StgValue>
</operation>

<operation id="2626" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2039" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:89  %sel_tmp215 = and i1 %tmp_162_0_i, %sel_tmp214

]]></node>
<StgValue><ssdm name="sel_tmp215"/></StgValue>
</operation>

<operation id="2627" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2040" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:90  %sel_tmp216 = select i1 %sel_tmp215, float %weights_temp_2_10, float %sel_tmp213

]]></node>
<StgValue><ssdm name="sel_tmp216"/></StgValue>
</operation>

<operation id="2628" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2058" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:108  %tmp_166_10_2_i = fmul float %p_82_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_10_2_i"/></StgValue>
</operation>

<operation id="2629" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2066" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:116  %accumulator_10_1_i = fadd float %accumulator_10_i, %tmp_166_10_1_i

]]></node>
<StgValue><ssdm name="accumulator_10_1_i"/></StgValue>
</operation>

<operation id="2630" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2134" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:38  %WBRAM_11_0_3_load = load float* %WBRAM_11_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_3_load"/></StgValue>
</operation>

<operation id="2631" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2136" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:40  %WBRAM_11_1_3_load = load float* %WBRAM_11_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_3_load"/></StgValue>
</operation>

<operation id="2632" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2138" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:42  %WBRAM_11_2_3_load = load float* %WBRAM_11_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_3_load"/></StgValue>
</operation>

<operation id="2633" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2142" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:46  %WBRAM_11_0_4_load = load float* %WBRAM_11_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_4_load"/></StgValue>
</operation>

<operation id="2634" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2144" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:48  %WBRAM_11_1_4_load = load float* %WBRAM_11_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_4_load"/></StgValue>
</operation>

<operation id="2635" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2146" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:50  %WBRAM_11_2_4_load = load float* %WBRAM_11_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_4_load"/></StgValue>
</operation>

<operation id="2636" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2147" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:51  %weights_temp_4_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_4_load, float %WBRAM_11_1_4_load, float %WBRAM_11_2_4_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_4_11"/></StgValue>
</operation>

<operation id="2637" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2149" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:53  %WBRAM_11_0_5_load = load float* %WBRAM_11_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_5_load"/></StgValue>
</operation>

<operation id="2638" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:55  %WBRAM_11_1_5_load = load float* %WBRAM_11_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_5_load"/></StgValue>
</operation>

<operation id="2639" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:57  %WBRAM_11_2_5_load = load float* %WBRAM_11_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_5_load"/></StgValue>
</operation>

<operation id="2640" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2157" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:61  %WBRAM_11_0_6_load = load float* %WBRAM_11_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_6_load"/></StgValue>
</operation>

<operation id="2641" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2159" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:63  %WBRAM_11_1_6_load = load float* %WBRAM_11_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_6_load"/></StgValue>
</operation>

<operation id="2642" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2161" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:65  %WBRAM_11_2_6_load = load float* %WBRAM_11_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_6_load"/></StgValue>
</operation>

<operation id="2643" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2165" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:69  %WBRAM_11_0_7_load = load float* %WBRAM_11_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_7_load"/></StgValue>
</operation>

<operation id="2644" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2167" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:71  %WBRAM_11_1_7_load = load float* %WBRAM_11_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_7_load"/></StgValue>
</operation>

<operation id="2645" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2169" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:73  %WBRAM_11_2_7_load = load float* %WBRAM_11_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_7_load"/></StgValue>
</operation>

<operation id="2646" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2170" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:74  %weights_temp_7_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_7_load, float %WBRAM_11_1_7_load, float %WBRAM_11_2_7_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_7_11"/></StgValue>
</operation>

<operation id="2647" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2714">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2173" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:77  %WBRAM_11_0_8_load = load float* %WBRAM_11_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_8_load"/></StgValue>
</operation>

<operation id="2648" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2718">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2175" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:79  %WBRAM_11_1_8_load = load float* %WBRAM_11_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_8_load"/></StgValue>
</operation>

<operation id="2649" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2722">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2177" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:81  %WBRAM_11_2_8_load = load float* %WBRAM_11_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_8_load"/></StgValue>
</operation>

<operation id="2650" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2180" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:84  %sel_tmp231 = select i1 %tmp_162_0_i, float %weights_temp_7_11, float %weights_temp_4_11

]]></node>
<StgValue><ssdm name="sel_tmp231"/></StgValue>
</operation>

<operation id="2651" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2181" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:85  %sel_tmp232 = icmp eq i3 %weightID_10_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp232"/></StgValue>
</operation>

<operation id="2652" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2182" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:86  %sel_tmp233 = and i1 %tmp_162_0_i, %sel_tmp232

]]></node>
<StgValue><ssdm name="sel_tmp233"/></StgValue>
</operation>

<operation id="2653" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2183" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:87  %sel_tmp234 = select i1 %sel_tmp233, float %weights_temp_1_11, float %sel_tmp231

]]></node>
<StgValue><ssdm name="sel_tmp234"/></StgValue>
</operation>

<operation id="2654" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2184" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:88  %sel_tmp235 = icmp eq i3 %weightID_10_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp235"/></StgValue>
</operation>

<operation id="2655" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2185" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:89  %sel_tmp236 = and i1 %tmp_162_0_i, %sel_tmp235

]]></node>
<StgValue><ssdm name="sel_tmp236"/></StgValue>
</operation>

<operation id="2656" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2186" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:90  %sel_tmp237 = select i1 %sel_tmp236, float %weights_temp_2_11, float %sel_tmp234

]]></node>
<StgValue><ssdm name="sel_tmp237"/></StgValue>
</operation>

<operation id="2657" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2204" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:108  %tmp_166_11_2_i = fmul float %p_90_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_11_2_i"/></StgValue>
</operation>

<operation id="2658" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2212" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:116  %accumulator_11_1_i = fadd float %accumulator_11_i, %tmp_166_11_1_i

]]></node>
<StgValue><ssdm name="accumulator_11_1_i"/></StgValue>
</operation>

<operation id="2659" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2280" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:38  %WBRAM_12_0_3_load = load float* %WBRAM_12_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_3_load"/></StgValue>
</operation>

<operation id="2660" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2282" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:40  %WBRAM_12_1_3_load = load float* %WBRAM_12_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_3_load"/></StgValue>
</operation>

<operation id="2661" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2284" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:42  %WBRAM_12_2_3_load = load float* %WBRAM_12_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_3_load"/></StgValue>
</operation>

<operation id="2662" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2288" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:46  %WBRAM_12_0_4_load = load float* %WBRAM_12_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_4_load"/></StgValue>
</operation>

<operation id="2663" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2290" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:48  %WBRAM_12_1_4_load = load float* %WBRAM_12_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_4_load"/></StgValue>
</operation>

<operation id="2664" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2292" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:50  %WBRAM_12_2_4_load = load float* %WBRAM_12_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_4_load"/></StgValue>
</operation>

<operation id="2665" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2293" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:51  %weights_temp_4_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_4_load, float %WBRAM_12_1_4_load, float %WBRAM_12_2_4_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_4_12"/></StgValue>
</operation>

<operation id="2666" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2295" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:53  %WBRAM_12_0_5_load = load float* %WBRAM_12_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_5_load"/></StgValue>
</operation>

<operation id="2667" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:55  %WBRAM_12_1_5_load = load float* %WBRAM_12_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_5_load"/></StgValue>
</operation>

<operation id="2668" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:57  %WBRAM_12_2_5_load = load float* %WBRAM_12_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_5_load"/></StgValue>
</operation>

<operation id="2669" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2303" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:61  %WBRAM_12_0_6_load = load float* %WBRAM_12_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_6_load"/></StgValue>
</operation>

<operation id="2670" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2305" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:63  %WBRAM_12_1_6_load = load float* %WBRAM_12_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_6_load"/></StgValue>
</operation>

<operation id="2671" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2307" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:65  %WBRAM_12_2_6_load = load float* %WBRAM_12_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_6_load"/></StgValue>
</operation>

<operation id="2672" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2311" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:69  %WBRAM_12_0_7_load = load float* %WBRAM_12_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_7_load"/></StgValue>
</operation>

<operation id="2673" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2313" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:71  %WBRAM_12_1_7_load = load float* %WBRAM_12_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_7_load"/></StgValue>
</operation>

<operation id="2674" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2315" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:73  %WBRAM_12_2_7_load = load float* %WBRAM_12_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_7_load"/></StgValue>
</operation>

<operation id="2675" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2316" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:74  %weights_temp_7_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_7_load, float %WBRAM_12_1_7_load, float %WBRAM_12_2_7_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_7_12"/></StgValue>
</operation>

<operation id="2676" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2730">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2319" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:77  %WBRAM_12_0_8_load = load float* %WBRAM_12_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_8_load"/></StgValue>
</operation>

<operation id="2677" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2734">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2321" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:79  %WBRAM_12_1_8_load = load float* %WBRAM_12_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_8_load"/></StgValue>
</operation>

<operation id="2678" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2738">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2323" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:81  %WBRAM_12_2_8_load = load float* %WBRAM_12_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_8_load"/></StgValue>
</operation>

<operation id="2679" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2326" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:84  %sel_tmp252 = select i1 %tmp_162_0_i, float %weights_temp_7_12, float %weights_temp_4_12

]]></node>
<StgValue><ssdm name="sel_tmp252"/></StgValue>
</operation>

<operation id="2680" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2327" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:85  %sel_tmp253 = icmp eq i3 %weightID_11_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp253"/></StgValue>
</operation>

<operation id="2681" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2328" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:86  %sel_tmp254 = and i1 %tmp_162_0_i, %sel_tmp253

]]></node>
<StgValue><ssdm name="sel_tmp254"/></StgValue>
</operation>

<operation id="2682" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2329" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:87  %sel_tmp255 = select i1 %sel_tmp254, float %weights_temp_1_12, float %sel_tmp252

]]></node>
<StgValue><ssdm name="sel_tmp255"/></StgValue>
</operation>

<operation id="2683" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2330" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:88  %sel_tmp256 = icmp eq i3 %weightID_11_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp256"/></StgValue>
</operation>

<operation id="2684" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2331" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:89  %sel_tmp257 = and i1 %tmp_162_0_i, %sel_tmp256

]]></node>
<StgValue><ssdm name="sel_tmp257"/></StgValue>
</operation>

<operation id="2685" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2332" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:90  %sel_tmp258 = select i1 %sel_tmp257, float %weights_temp_2_12, float %sel_tmp255

]]></node>
<StgValue><ssdm name="sel_tmp258"/></StgValue>
</operation>

<operation id="2686" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2350" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:108  %tmp_166_12_2_i = fmul float %p_98_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_12_2_i"/></StgValue>
</operation>

<operation id="2687" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2358" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:116  %accumulator_12_1_i = fadd float %accumulator_12_i, %tmp_166_12_1_i

]]></node>
<StgValue><ssdm name="accumulator_12_1_i"/></StgValue>
</operation>

<operation id="2688" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2426" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:38  %WBRAM_13_0_3_load = load float* %WBRAM_13_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_3_load"/></StgValue>
</operation>

<operation id="2689" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2428" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:40  %WBRAM_13_1_3_load = load float* %WBRAM_13_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_3_load"/></StgValue>
</operation>

<operation id="2690" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2430" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:42  %WBRAM_13_2_3_load = load float* %WBRAM_13_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_3_load"/></StgValue>
</operation>

<operation id="2691" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2434" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:46  %WBRAM_13_0_4_load = load float* %WBRAM_13_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_4_load"/></StgValue>
</operation>

<operation id="2692" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2436" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:48  %WBRAM_13_1_4_load = load float* %WBRAM_13_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_4_load"/></StgValue>
</operation>

<operation id="2693" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2438" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:50  %WBRAM_13_2_4_load = load float* %WBRAM_13_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_4_load"/></StgValue>
</operation>

<operation id="2694" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2439" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:51  %weights_temp_4_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_4_load, float %WBRAM_13_1_4_load, float %WBRAM_13_2_4_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_4_13"/></StgValue>
</operation>

<operation id="2695" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2441" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:53  %WBRAM_13_0_5_load = load float* %WBRAM_13_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_5_load"/></StgValue>
</operation>

<operation id="2696" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:55  %WBRAM_13_1_5_load = load float* %WBRAM_13_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_5_load"/></StgValue>
</operation>

<operation id="2697" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:57  %WBRAM_13_2_5_load = load float* %WBRAM_13_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_5_load"/></StgValue>
</operation>

<operation id="2698" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2449" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:61  %WBRAM_13_0_6_load = load float* %WBRAM_13_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_6_load"/></StgValue>
</operation>

<operation id="2699" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2451" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:63  %WBRAM_13_1_6_load = load float* %WBRAM_13_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_6_load"/></StgValue>
</operation>

<operation id="2700" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2453" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:65  %WBRAM_13_2_6_load = load float* %WBRAM_13_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_6_load"/></StgValue>
</operation>

<operation id="2701" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2457" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:69  %WBRAM_13_0_7_load = load float* %WBRAM_13_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_7_load"/></StgValue>
</operation>

<operation id="2702" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2459" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:71  %WBRAM_13_1_7_load = load float* %WBRAM_13_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_7_load"/></StgValue>
</operation>

<operation id="2703" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2461" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:73  %WBRAM_13_2_7_load = load float* %WBRAM_13_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_7_load"/></StgValue>
</operation>

<operation id="2704" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2462" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:74  %weights_temp_7_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_7_load, float %WBRAM_13_1_7_load, float %WBRAM_13_2_7_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_7_13"/></StgValue>
</operation>

<operation id="2705" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2746">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2465" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:77  %WBRAM_13_0_8_load = load float* %WBRAM_13_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_8_load"/></StgValue>
</operation>

<operation id="2706" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2750">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2467" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:79  %WBRAM_13_1_8_load = load float* %WBRAM_13_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_8_load"/></StgValue>
</operation>

<operation id="2707" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2754">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2469" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:81  %WBRAM_13_2_8_load = load float* %WBRAM_13_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_8_load"/></StgValue>
</operation>

<operation id="2708" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2472" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:84  %sel_tmp273 = select i1 %tmp_162_0_i, float %weights_temp_7_13, float %weights_temp_4_13

]]></node>
<StgValue><ssdm name="sel_tmp273"/></StgValue>
</operation>

<operation id="2709" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2473" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:85  %sel_tmp274 = icmp eq i3 %weightID_12_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp274"/></StgValue>
</operation>

<operation id="2710" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2474" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:86  %sel_tmp275 = and i1 %tmp_162_0_i, %sel_tmp274

]]></node>
<StgValue><ssdm name="sel_tmp275"/></StgValue>
</operation>

<operation id="2711" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2475" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:87  %sel_tmp276 = select i1 %sel_tmp275, float %weights_temp_1_13, float %sel_tmp273

]]></node>
<StgValue><ssdm name="sel_tmp276"/></StgValue>
</operation>

<operation id="2712" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2476" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:88  %sel_tmp277 = icmp eq i3 %weightID_12_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp277"/></StgValue>
</operation>

<operation id="2713" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2477" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:89  %sel_tmp278 = and i1 %tmp_162_0_i, %sel_tmp277

]]></node>
<StgValue><ssdm name="sel_tmp278"/></StgValue>
</operation>

<operation id="2714" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2478" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:90  %sel_tmp279 = select i1 %sel_tmp278, float %weights_temp_2_13, float %sel_tmp276

]]></node>
<StgValue><ssdm name="sel_tmp279"/></StgValue>
</operation>

<operation id="2715" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2496" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:108  %tmp_166_13_2_i = fmul float %p_106_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_13_2_i"/></StgValue>
</operation>

<operation id="2716" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2504" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:116  %accumulator_13_1_i = fadd float %accumulator_13_i, %tmp_166_13_1_i

]]></node>
<StgValue><ssdm name="accumulator_13_1_i"/></StgValue>
</operation>

<operation id="2717" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2572" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:38  %WBRAM_14_0_3_load = load float* %WBRAM_14_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_3_load"/></StgValue>
</operation>

<operation id="2718" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2574" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:40  %WBRAM_14_1_3_load = load float* %WBRAM_14_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_3_load"/></StgValue>
</operation>

<operation id="2719" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2576" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:42  %WBRAM_14_2_3_load = load float* %WBRAM_14_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_3_load"/></StgValue>
</operation>

<operation id="2720" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2580" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:46  %WBRAM_14_0_4_load = load float* %WBRAM_14_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_4_load"/></StgValue>
</operation>

<operation id="2721" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2582" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:48  %WBRAM_14_1_4_load = load float* %WBRAM_14_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_4_load"/></StgValue>
</operation>

<operation id="2722" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2584" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:50  %WBRAM_14_2_4_load = load float* %WBRAM_14_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_4_load"/></StgValue>
</operation>

<operation id="2723" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2585" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:51  %weights_temp_4_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_4_load, float %WBRAM_14_1_4_load, float %WBRAM_14_2_4_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_4_14"/></StgValue>
</operation>

<operation id="2724" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2587" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:53  %WBRAM_14_0_5_load = load float* %WBRAM_14_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_5_load"/></StgValue>
</operation>

<operation id="2725" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:55  %WBRAM_14_1_5_load = load float* %WBRAM_14_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_5_load"/></StgValue>
</operation>

<operation id="2726" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:57  %WBRAM_14_2_5_load = load float* %WBRAM_14_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_5_load"/></StgValue>
</operation>

<operation id="2727" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2595" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:61  %WBRAM_14_0_6_load = load float* %WBRAM_14_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_6_load"/></StgValue>
</operation>

<operation id="2728" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2597" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:63  %WBRAM_14_1_6_load = load float* %WBRAM_14_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_6_load"/></StgValue>
</operation>

<operation id="2729" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2599" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:65  %WBRAM_14_2_6_load = load float* %WBRAM_14_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_6_load"/></StgValue>
</operation>

<operation id="2730" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2603" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:69  %WBRAM_14_0_7_load = load float* %WBRAM_14_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_7_load"/></StgValue>
</operation>

<operation id="2731" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2605" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:71  %WBRAM_14_1_7_load = load float* %WBRAM_14_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_7_load"/></StgValue>
</operation>

<operation id="2732" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2607" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:73  %WBRAM_14_2_7_load = load float* %WBRAM_14_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_7_load"/></StgValue>
</operation>

<operation id="2733" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2608" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:74  %weights_temp_7_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_7_load, float %WBRAM_14_1_7_load, float %WBRAM_14_2_7_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_7_14"/></StgValue>
</operation>

<operation id="2734" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2762">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2611" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:77  %WBRAM_14_0_8_load = load float* %WBRAM_14_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_8_load"/></StgValue>
</operation>

<operation id="2735" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2766">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2613" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:79  %WBRAM_14_1_8_load = load float* %WBRAM_14_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_8_load"/></StgValue>
</operation>

<operation id="2736" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2770">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2615" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:81  %WBRAM_14_2_8_load = load float* %WBRAM_14_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_8_load"/></StgValue>
</operation>

<operation id="2737" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2618" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:84  %sel_tmp294 = select i1 %tmp_162_0_i, float %weights_temp_7_14, float %weights_temp_4_14

]]></node>
<StgValue><ssdm name="sel_tmp294"/></StgValue>
</operation>

<operation id="2738" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2619" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:85  %sel_tmp295 = icmp eq i3 %weightID_13_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp295"/></StgValue>
</operation>

<operation id="2739" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2620" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:86  %sel_tmp296 = and i1 %tmp_162_0_i, %sel_tmp295

]]></node>
<StgValue><ssdm name="sel_tmp296"/></StgValue>
</operation>

<operation id="2740" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2621" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:87  %sel_tmp297 = select i1 %sel_tmp296, float %weights_temp_1_14, float %sel_tmp294

]]></node>
<StgValue><ssdm name="sel_tmp297"/></StgValue>
</operation>

<operation id="2741" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2622" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:88  %sel_tmp298 = icmp eq i3 %weightID_13_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp298"/></StgValue>
</operation>

<operation id="2742" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2623" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:89  %sel_tmp299 = and i1 %tmp_162_0_i, %sel_tmp298

]]></node>
<StgValue><ssdm name="sel_tmp299"/></StgValue>
</operation>

<operation id="2743" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2624" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:90  %sel_tmp300 = select i1 %sel_tmp299, float %weights_temp_2_14, float %sel_tmp297

]]></node>
<StgValue><ssdm name="sel_tmp300"/></StgValue>
</operation>

<operation id="2744" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2642" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:108  %tmp_166_14_2_i = fmul float %p_114_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_14_2_i"/></StgValue>
</operation>

<operation id="2745" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2650" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:116  %accumulator_14_1_i = fadd float %accumulator_14_i, %tmp_166_14_1_i

]]></node>
<StgValue><ssdm name="accumulator_14_1_i"/></StgValue>
</operation>

<operation id="2746" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2718" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:38  %WBRAM_15_0_3_load = load float* %WBRAM_15_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_3_load"/></StgValue>
</operation>

<operation id="2747" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2720" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:40  %WBRAM_15_1_3_load = load float* %WBRAM_15_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_3_load"/></StgValue>
</operation>

<operation id="2748" st_id="19" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2722" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:42  %WBRAM_15_2_3_load = load float* %WBRAM_15_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_3_load"/></StgValue>
</operation>

<operation id="2749" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2726" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:46  %WBRAM_15_0_4_load = load float* %WBRAM_15_0_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_4_load"/></StgValue>
</operation>

<operation id="2750" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2728" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:48  %WBRAM_15_1_4_load = load float* %WBRAM_15_1_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_4_load"/></StgValue>
</operation>

<operation id="2751" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2730" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:50  %WBRAM_15_2_4_load = load float* %WBRAM_15_2_4_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_4_load"/></StgValue>
</operation>

<operation id="2752" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2731" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:51  %weights_temp_4_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_4_load, float %WBRAM_15_1_4_load, float %WBRAM_15_2_4_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_4_15"/></StgValue>
</operation>

<operation id="2753" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2733" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:53  %WBRAM_15_0_5_load = load float* %WBRAM_15_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_5_load"/></StgValue>
</operation>

<operation id="2754" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:55  %WBRAM_15_1_5_load = load float* %WBRAM_15_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_5_load"/></StgValue>
</operation>

<operation id="2755" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:57  %WBRAM_15_2_5_load = load float* %WBRAM_15_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_5_load"/></StgValue>
</operation>

<operation id="2756" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2741" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:61  %WBRAM_15_0_6_load = load float* %WBRAM_15_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_6_load"/></StgValue>
</operation>

<operation id="2757" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2743" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:63  %WBRAM_15_1_6_load = load float* %WBRAM_15_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_6_load"/></StgValue>
</operation>

<operation id="2758" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2745" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:65  %WBRAM_15_2_6_load = load float* %WBRAM_15_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_6_load"/></StgValue>
</operation>

<operation id="2759" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2749" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:69  %WBRAM_15_0_7_load = load float* %WBRAM_15_0_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_7_load"/></StgValue>
</operation>

<operation id="2760" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2751" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:71  %WBRAM_15_1_7_load = load float* %WBRAM_15_1_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_7_load"/></StgValue>
</operation>

<operation id="2761" st_id="19" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2753" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:73  %WBRAM_15_2_7_load = load float* %WBRAM_15_2_7_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_7_load"/></StgValue>
</operation>

<operation id="2762" st_id="19" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2754" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:74  %weights_temp_7_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_7_load, float %WBRAM_15_1_7_load, float %WBRAM_15_2_7_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_7_15"/></StgValue>
</operation>

<operation id="2763" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2778">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2757" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:77  %WBRAM_15_0_8_load = load float* %WBRAM_15_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_8_load"/></StgValue>
</operation>

<operation id="2764" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2782">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2759" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:79  %WBRAM_15_1_8_load = load float* %WBRAM_15_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_8_load"/></StgValue>
</operation>

<operation id="2765" st_id="19" stage="3" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2786">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2761" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:81  %WBRAM_15_2_8_load = load float* %WBRAM_15_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_8_load"/></StgValue>
</operation>

<operation id="2766" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2764" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:84  %sel_tmp315 = select i1 %tmp_162_0_i, float %weights_temp_7_15, float %weights_temp_4_15

]]></node>
<StgValue><ssdm name="sel_tmp315"/></StgValue>
</operation>

<operation id="2767" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2765" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:85  %sel_tmp316 = icmp eq i3 %weightID_14_i, 1

]]></node>
<StgValue><ssdm name="sel_tmp316"/></StgValue>
</operation>

<operation id="2768" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2766" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:86  %sel_tmp317 = and i1 %tmp_162_0_i, %sel_tmp316

]]></node>
<StgValue><ssdm name="sel_tmp317"/></StgValue>
</operation>

<operation id="2769" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2767" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:87  %sel_tmp318 = select i1 %sel_tmp317, float %weights_temp_1_15, float %sel_tmp315

]]></node>
<StgValue><ssdm name="sel_tmp318"/></StgValue>
</operation>

<operation id="2770" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2768" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:88  %sel_tmp319 = icmp eq i3 %weightID_14_i, 2

]]></node>
<StgValue><ssdm name="sel_tmp319"/></StgValue>
</operation>

<operation id="2771" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2769" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:89  %sel_tmp320 = and i1 %tmp_162_0_i, %sel_tmp319

]]></node>
<StgValue><ssdm name="sel_tmp320"/></StgValue>
</operation>

<operation id="2772" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2770" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:90  %sel_tmp321 = select i1 %sel_tmp320, float %weights_temp_2_15, float %sel_tmp318

]]></node>
<StgValue><ssdm name="sel_tmp321"/></StgValue>
</operation>

<operation id="2773" st_id="19" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2788" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:108  %tmp_166_15_2_i = fmul float %p_122_i, %p_read_7

]]></node>
<StgValue><ssdm name="tmp_166_15_2_i"/></StgValue>
</operation>

<operation id="2774" st_id="19" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2796" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:116  %accumulator_15_1_i = fadd float %accumulator_15_i, %tmp_166_15_1_i

]]></node>
<StgValue><ssdm name="accumulator_15_1_i"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="2775" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="528" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:44  %WBRAM_0_0_3_load = load float* %WBRAM_0_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_3_load"/></StgValue>
</operation>

<operation id="2776" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="530" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:46  %WBRAM_0_1_3_load = load float* %WBRAM_0_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_3_load"/></StgValue>
</operation>

<operation id="2777" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="532" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:48  %WBRAM_0_2_3_load = load float* %WBRAM_0_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_3_load"/></StgValue>
</operation>

<operation id="2778" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="533" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:49  %weights_temp_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_3_load, float %WBRAM_0_1_3_load, float %WBRAM_0_2_3_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_3"/></StgValue>
</operation>

<operation id="2779" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="543" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:59  %WBRAM_0_0_5_load = load float* %WBRAM_0_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_5_load"/></StgValue>
</operation>

<operation id="2780" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="545" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:61  %WBRAM_0_1_5_load = load float* %WBRAM_0_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_5_load"/></StgValue>
</operation>

<operation id="2781" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="547" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:63  %WBRAM_0_2_5_load = load float* %WBRAM_0_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_5_load"/></StgValue>
</operation>

<operation id="2782" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="551" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:67  %WBRAM_0_0_6_load = load float* %WBRAM_0_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_6_load"/></StgValue>
</operation>

<operation id="2783" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="553" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:69  %WBRAM_0_1_6_load = load float* %WBRAM_0_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_6_load"/></StgValue>
</operation>

<operation id="2784" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="555" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:71  %WBRAM_0_2_6_load = load float* %WBRAM_0_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_6_load"/></StgValue>
</operation>

<operation id="2785" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="565" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:81  %p_7_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7

]]></node>
<StgValue><ssdm name="p_7_i"/></StgValue>
</operation>

<operation id="2786" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2539">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:83  %WBRAM_0_0_8_load = load float* %WBRAM_0_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_8_load"/></StgValue>
</operation>

<operation id="2787" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2543">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:85  %WBRAM_0_1_8_load = load float* %WBRAM_0_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_8_load"/></StgValue>
</operation>

<operation id="2788" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2547">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="571" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:87  %WBRAM_0_2_8_load = load float* %WBRAM_0_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_8_load"/></StgValue>
</operation>

<operation id="2789" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="581" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:97  %sel_tmp8 = icmp eq i3 %weightID_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp8"/></StgValue>
</operation>

<operation id="2790" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="582" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:98  %sel_tmp9 = and i1 %tmp_162_0_i, %sel_tmp8

]]></node>
<StgValue><ssdm name="sel_tmp9"/></StgValue>
</operation>

<operation id="2791" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="583" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:99  %sel_tmp = select i1 %sel_tmp9, float %weights_temp_3, float %sel_tmp7

]]></node>
<StgValue><ssdm name="sel_tmp"/></StgValue>
</operation>

<operation id="2792" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="584" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:100  %sel_tmp10 = icmp eq i3 %weightID_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp10"/></StgValue>
</operation>

<operation id="2793" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="585" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:101  %sel_tmp11 = and i1 %tmp_162_0_i, %sel_tmp10

]]></node>
<StgValue><ssdm name="sel_tmp11"/></StgValue>
</operation>

<operation id="2794" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="586" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:102  %sel_tmp12 = select i1 %sel_tmp11, float %weights_temp_4, float %sel_tmp

]]></node>
<StgValue><ssdm name="sel_tmp12"/></StgValue>
</operation>

<operation id="2795" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="603" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:119  %tmp_166_0_7_i = fmul float %p_7_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_0_7_i"/></StgValue>
</operation>

<operation id="2796" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="607" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:123  %accumulator_0_2_i = fadd float %accumulator_0_1_i, %tmp_166_0_2_i

]]></node>
<StgValue><ssdm name="accumulator_0_2_i"/></StgValue>
</operation>

<operation id="2797" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="674" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:38  %WBRAM_1_0_3_load = load float* %WBRAM_1_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_3_load"/></StgValue>
</operation>

<operation id="2798" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="676" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:40  %WBRAM_1_1_3_load = load float* %WBRAM_1_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_3_load"/></StgValue>
</operation>

<operation id="2799" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="678" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:42  %WBRAM_1_2_3_load = load float* %WBRAM_1_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_3_load"/></StgValue>
</operation>

<operation id="2800" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="679" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:43  %weights_temp_3_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_3_load, float %WBRAM_1_1_3_load, float %WBRAM_1_2_3_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_3_1"/></StgValue>
</operation>

<operation id="2801" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="689" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:53  %WBRAM_1_0_5_load = load float* %WBRAM_1_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_5_load"/></StgValue>
</operation>

<operation id="2802" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="691" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:55  %WBRAM_1_1_5_load = load float* %WBRAM_1_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_5_load"/></StgValue>
</operation>

<operation id="2803" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="693" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:57  %WBRAM_1_2_5_load = load float* %WBRAM_1_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_5_load"/></StgValue>
</operation>

<operation id="2804" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="697" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:61  %WBRAM_1_0_6_load = load float* %WBRAM_1_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_6_load"/></StgValue>
</operation>

<operation id="2805" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="699" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:63  %WBRAM_1_1_6_load = load float* %WBRAM_1_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_6_load"/></StgValue>
</operation>

<operation id="2806" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="701" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:65  %WBRAM_1_2_6_load = load float* %WBRAM_1_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_6_load"/></StgValue>
</operation>

<operation id="2807" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="711" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:75  %p_15_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_1

]]></node>
<StgValue><ssdm name="p_15_i"/></StgValue>
</operation>

<operation id="2808" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2555">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:77  %WBRAM_1_0_8_load = load float* %WBRAM_1_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_8_load"/></StgValue>
</operation>

<operation id="2809" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2559">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:79  %WBRAM_1_1_8_load = load float* %WBRAM_1_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_8_load"/></StgValue>
</operation>

<operation id="2810" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2563">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="717" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:81  %WBRAM_1_2_8_load = load float* %WBRAM_1_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_8_load"/></StgValue>
</operation>

<operation id="2811" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="727" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:91  %sel_tmp28 = icmp eq i3 %weightID_1_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp28"/></StgValue>
</operation>

<operation id="2812" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="728" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:92  %sel_tmp29 = and i1 %tmp_162_0_i, %sel_tmp28

]]></node>
<StgValue><ssdm name="sel_tmp29"/></StgValue>
</operation>

<operation id="2813" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="729" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:93  %sel_tmp30 = select i1 %sel_tmp29, float %weights_temp_3_1, float %sel_tmp27

]]></node>
<StgValue><ssdm name="sel_tmp30"/></StgValue>
</operation>

<operation id="2814" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="730" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:94  %sel_tmp31 = icmp eq i3 %weightID_1_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp31"/></StgValue>
</operation>

<operation id="2815" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="731" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:95  %sel_tmp32 = and i1 %tmp_162_0_i, %sel_tmp31

]]></node>
<StgValue><ssdm name="sel_tmp32"/></StgValue>
</operation>

<operation id="2816" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="732" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:96  %sel_tmp33 = select i1 %sel_tmp32, float %weights_temp_4_1, float %sel_tmp30

]]></node>
<StgValue><ssdm name="sel_tmp33"/></StgValue>
</operation>

<operation id="2817" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="749" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:113  %tmp_166_1_7_i = fmul float %p_15_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_1_7_i"/></StgValue>
</operation>

<operation id="2818" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="753" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:117  %accumulator_1_2_i = fadd float %accumulator_1_1_i, %tmp_166_1_2_i

]]></node>
<StgValue><ssdm name="accumulator_1_2_i"/></StgValue>
</operation>

<operation id="2819" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="820" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:38  %WBRAM_2_0_3_load = load float* %WBRAM_2_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_3_load"/></StgValue>
</operation>

<operation id="2820" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="822" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:40  %WBRAM_2_1_3_load = load float* %WBRAM_2_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_3_load"/></StgValue>
</operation>

<operation id="2821" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="824" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:42  %WBRAM_2_2_3_load = load float* %WBRAM_2_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_3_load"/></StgValue>
</operation>

<operation id="2822" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="825" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:43  %weights_temp_3_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_3_load, float %WBRAM_2_1_3_load, float %WBRAM_2_2_3_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_3_2"/></StgValue>
</operation>

<operation id="2823" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="835" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:53  %WBRAM_2_0_5_load = load float* %WBRAM_2_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_5_load"/></StgValue>
</operation>

<operation id="2824" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="837" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:55  %WBRAM_2_1_5_load = load float* %WBRAM_2_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_5_load"/></StgValue>
</operation>

<operation id="2825" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="839" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:57  %WBRAM_2_2_5_load = load float* %WBRAM_2_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_5_load"/></StgValue>
</operation>

<operation id="2826" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="843" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:61  %WBRAM_2_0_6_load = load float* %WBRAM_2_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_6_load"/></StgValue>
</operation>

<operation id="2827" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="845" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:63  %WBRAM_2_1_6_load = load float* %WBRAM_2_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_6_load"/></StgValue>
</operation>

<operation id="2828" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="847" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:65  %WBRAM_2_2_6_load = load float* %WBRAM_2_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_6_load"/></StgValue>
</operation>

<operation id="2829" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="857" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:75  %p_23_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_2

]]></node>
<StgValue><ssdm name="p_23_i"/></StgValue>
</operation>

<operation id="2830" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2571">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:77  %WBRAM_2_0_8_load = load float* %WBRAM_2_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_8_load"/></StgValue>
</operation>

<operation id="2831" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2575">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:79  %WBRAM_2_1_8_load = load float* %WBRAM_2_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_8_load"/></StgValue>
</operation>

<operation id="2832" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2579">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="863" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:81  %WBRAM_2_2_8_load = load float* %WBRAM_2_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_8_load"/></StgValue>
</operation>

<operation id="2833" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="873" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:91  %sel_tmp49 = icmp eq i3 %weightID_2_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp49"/></StgValue>
</operation>

<operation id="2834" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="874" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:92  %sel_tmp50 = and i1 %tmp_162_0_i, %sel_tmp49

]]></node>
<StgValue><ssdm name="sel_tmp50"/></StgValue>
</operation>

<operation id="2835" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="875" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:93  %sel_tmp51 = select i1 %sel_tmp50, float %weights_temp_3_2, float %sel_tmp48

]]></node>
<StgValue><ssdm name="sel_tmp51"/></StgValue>
</operation>

<operation id="2836" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="876" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:94  %sel_tmp52 = icmp eq i3 %weightID_2_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp52"/></StgValue>
</operation>

<operation id="2837" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="877" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:95  %sel_tmp53 = and i1 %tmp_162_0_i, %sel_tmp52

]]></node>
<StgValue><ssdm name="sel_tmp53"/></StgValue>
</operation>

<operation id="2838" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="878" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:96  %sel_tmp54 = select i1 %sel_tmp53, float %weights_temp_4_2, float %sel_tmp51

]]></node>
<StgValue><ssdm name="sel_tmp54"/></StgValue>
</operation>

<operation id="2839" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="895" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:113  %tmp_166_2_7_i = fmul float %p_23_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_2_7_i"/></StgValue>
</operation>

<operation id="2840" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="899" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:117  %accumulator_2_2_i = fadd float %accumulator_2_1_i, %tmp_166_2_2_i

]]></node>
<StgValue><ssdm name="accumulator_2_2_i"/></StgValue>
</operation>

<operation id="2841" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="966" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:38  %WBRAM_3_0_3_load = load float* %WBRAM_3_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_3_load"/></StgValue>
</operation>

<operation id="2842" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="968" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:40  %WBRAM_3_1_3_load = load float* %WBRAM_3_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_3_load"/></StgValue>
</operation>

<operation id="2843" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="970" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:42  %WBRAM_3_2_3_load = load float* %WBRAM_3_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_3_load"/></StgValue>
</operation>

<operation id="2844" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="971" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:43  %weights_temp_3_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_3_load, float %WBRAM_3_1_3_load, float %WBRAM_3_2_3_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_3_3"/></StgValue>
</operation>

<operation id="2845" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="981" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:53  %WBRAM_3_0_5_load = load float* %WBRAM_3_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_5_load"/></StgValue>
</operation>

<operation id="2846" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="983" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:55  %WBRAM_3_1_5_load = load float* %WBRAM_3_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_5_load"/></StgValue>
</operation>

<operation id="2847" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="985" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:57  %WBRAM_3_2_5_load = load float* %WBRAM_3_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_5_load"/></StgValue>
</operation>

<operation id="2848" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="989" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:61  %WBRAM_3_0_6_load = load float* %WBRAM_3_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_6_load"/></StgValue>
</operation>

<operation id="2849" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="991" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:63  %WBRAM_3_1_6_load = load float* %WBRAM_3_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_6_load"/></StgValue>
</operation>

<operation id="2850" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="993" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:65  %WBRAM_3_2_6_load = load float* %WBRAM_3_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_6_load"/></StgValue>
</operation>

<operation id="2851" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1003" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:75  %p_31_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_3

]]></node>
<StgValue><ssdm name="p_31_i"/></StgValue>
</operation>

<operation id="2852" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2587">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:77  %WBRAM_3_0_8_load = load float* %WBRAM_3_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_8_load"/></StgValue>
</operation>

<operation id="2853" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2591">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:79  %WBRAM_3_1_8_load = load float* %WBRAM_3_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_8_load"/></StgValue>
</operation>

<operation id="2854" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2595">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1009" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:81  %WBRAM_3_2_8_load = load float* %WBRAM_3_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_8_load"/></StgValue>
</operation>

<operation id="2855" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1019" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:91  %sel_tmp70 = icmp eq i3 %weightID_3_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp70"/></StgValue>
</operation>

<operation id="2856" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1020" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:92  %sel_tmp71 = and i1 %tmp_162_0_i, %sel_tmp70

]]></node>
<StgValue><ssdm name="sel_tmp71"/></StgValue>
</operation>

<operation id="2857" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1021" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:93  %sel_tmp72 = select i1 %sel_tmp71, float %weights_temp_3_3, float %sel_tmp69

]]></node>
<StgValue><ssdm name="sel_tmp72"/></StgValue>
</operation>

<operation id="2858" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1022" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:94  %sel_tmp73 = icmp eq i3 %weightID_3_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp73"/></StgValue>
</operation>

<operation id="2859" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1023" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:95  %sel_tmp74 = and i1 %tmp_162_0_i, %sel_tmp73

]]></node>
<StgValue><ssdm name="sel_tmp74"/></StgValue>
</operation>

<operation id="2860" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1024" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:96  %sel_tmp75 = select i1 %sel_tmp74, float %weights_temp_4_3, float %sel_tmp72

]]></node>
<StgValue><ssdm name="sel_tmp75"/></StgValue>
</operation>

<operation id="2861" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1041" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:113  %tmp_166_3_7_i = fmul float %p_31_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_3_7_i"/></StgValue>
</operation>

<operation id="2862" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1045" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:117  %accumulator_3_2_i = fadd float %accumulator_3_1_i, %tmp_166_3_2_i

]]></node>
<StgValue><ssdm name="accumulator_3_2_i"/></StgValue>
</operation>

<operation id="2863" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1112" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:38  %WBRAM_4_0_3_load = load float* %WBRAM_4_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_3_load"/></StgValue>
</operation>

<operation id="2864" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1114" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:40  %WBRAM_4_1_3_load = load float* %WBRAM_4_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_3_load"/></StgValue>
</operation>

<operation id="2865" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1116" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:42  %WBRAM_4_2_3_load = load float* %WBRAM_4_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_3_load"/></StgValue>
</operation>

<operation id="2866" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1117" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:43  %weights_temp_3_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_3_load, float %WBRAM_4_1_3_load, float %WBRAM_4_2_3_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_3_4"/></StgValue>
</operation>

<operation id="2867" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1127" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:53  %WBRAM_4_0_5_load = load float* %WBRAM_4_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_5_load"/></StgValue>
</operation>

<operation id="2868" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1129" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:55  %WBRAM_4_1_5_load = load float* %WBRAM_4_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_5_load"/></StgValue>
</operation>

<operation id="2869" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1131" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:57  %WBRAM_4_2_5_load = load float* %WBRAM_4_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_5_load"/></StgValue>
</operation>

<operation id="2870" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1135" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:61  %WBRAM_4_0_6_load = load float* %WBRAM_4_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_6_load"/></StgValue>
</operation>

<operation id="2871" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1137" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:63  %WBRAM_4_1_6_load = load float* %WBRAM_4_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_6_load"/></StgValue>
</operation>

<operation id="2872" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1139" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:65  %WBRAM_4_2_6_load = load float* %WBRAM_4_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_6_load"/></StgValue>
</operation>

<operation id="2873" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1149" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:75  %p_39_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_4

]]></node>
<StgValue><ssdm name="p_39_i"/></StgValue>
</operation>

<operation id="2874" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2603">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:77  %WBRAM_4_0_8_load = load float* %WBRAM_4_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_8_load"/></StgValue>
</operation>

<operation id="2875" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2607">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:79  %WBRAM_4_1_8_load = load float* %WBRAM_4_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_8_load"/></StgValue>
</operation>

<operation id="2876" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2611">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1155" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:81  %WBRAM_4_2_8_load = load float* %WBRAM_4_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_8_load"/></StgValue>
</operation>

<operation id="2877" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1165" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:91  %sel_tmp91 = icmp eq i3 %weightID_4_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp91"/></StgValue>
</operation>

<operation id="2878" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1166" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:92  %sel_tmp92 = and i1 %tmp_162_0_i, %sel_tmp91

]]></node>
<StgValue><ssdm name="sel_tmp92"/></StgValue>
</operation>

<operation id="2879" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1167" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:93  %sel_tmp93 = select i1 %sel_tmp92, float %weights_temp_3_4, float %sel_tmp90

]]></node>
<StgValue><ssdm name="sel_tmp93"/></StgValue>
</operation>

<operation id="2880" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1168" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:94  %sel_tmp94 = icmp eq i3 %weightID_4_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp94"/></StgValue>
</operation>

<operation id="2881" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1169" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:95  %sel_tmp95 = and i1 %tmp_162_0_i, %sel_tmp94

]]></node>
<StgValue><ssdm name="sel_tmp95"/></StgValue>
</operation>

<operation id="2882" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1170" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:96  %sel_tmp96 = select i1 %sel_tmp95, float %weights_temp_4_4, float %sel_tmp93

]]></node>
<StgValue><ssdm name="sel_tmp96"/></StgValue>
</operation>

<operation id="2883" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1187" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:113  %tmp_166_4_7_i = fmul float %p_39_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_4_7_i"/></StgValue>
</operation>

<operation id="2884" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1191" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:117  %accumulator_4_2_i = fadd float %accumulator_4_1_i, %tmp_166_4_2_i

]]></node>
<StgValue><ssdm name="accumulator_4_2_i"/></StgValue>
</operation>

<operation id="2885" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1258" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:38  %WBRAM_5_0_3_load = load float* %WBRAM_5_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_3_load"/></StgValue>
</operation>

<operation id="2886" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1260" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:40  %WBRAM_5_1_3_load = load float* %WBRAM_5_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_3_load"/></StgValue>
</operation>

<operation id="2887" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1262" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:42  %WBRAM_5_2_3_load = load float* %WBRAM_5_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_3_load"/></StgValue>
</operation>

<operation id="2888" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1263" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:43  %weights_temp_3_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_3_load, float %WBRAM_5_1_3_load, float %WBRAM_5_2_3_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_3_5"/></StgValue>
</operation>

<operation id="2889" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1273" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:53  %WBRAM_5_0_5_load = load float* %WBRAM_5_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_5_load"/></StgValue>
</operation>

<operation id="2890" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1275" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:55  %WBRAM_5_1_5_load = load float* %WBRAM_5_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_5_load"/></StgValue>
</operation>

<operation id="2891" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1277" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:57  %WBRAM_5_2_5_load = load float* %WBRAM_5_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_5_load"/></StgValue>
</operation>

<operation id="2892" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1281" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:61  %WBRAM_5_0_6_load = load float* %WBRAM_5_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_6_load"/></StgValue>
</operation>

<operation id="2893" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1283" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:63  %WBRAM_5_1_6_load = load float* %WBRAM_5_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_6_load"/></StgValue>
</operation>

<operation id="2894" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1285" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:65  %WBRAM_5_2_6_load = load float* %WBRAM_5_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_6_load"/></StgValue>
</operation>

<operation id="2895" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1295" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:75  %p_47_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_5

]]></node>
<StgValue><ssdm name="p_47_i"/></StgValue>
</operation>

<operation id="2896" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2619">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:77  %WBRAM_5_0_8_load = load float* %WBRAM_5_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_8_load"/></StgValue>
</operation>

<operation id="2897" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2623">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:79  %WBRAM_5_1_8_load = load float* %WBRAM_5_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_8_load"/></StgValue>
</operation>

<operation id="2898" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2627">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1301" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:81  %WBRAM_5_2_8_load = load float* %WBRAM_5_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_8_load"/></StgValue>
</operation>

<operation id="2899" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1311" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:91  %sel_tmp112 = icmp eq i3 %weightID_5_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp112"/></StgValue>
</operation>

<operation id="2900" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1312" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:92  %sel_tmp113 = and i1 %tmp_162_0_i, %sel_tmp112

]]></node>
<StgValue><ssdm name="sel_tmp113"/></StgValue>
</operation>

<operation id="2901" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1313" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:93  %sel_tmp114 = select i1 %sel_tmp113, float %weights_temp_3_5, float %sel_tmp111

]]></node>
<StgValue><ssdm name="sel_tmp114"/></StgValue>
</operation>

<operation id="2902" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1314" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:94  %sel_tmp115 = icmp eq i3 %weightID_5_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp115"/></StgValue>
</operation>

<operation id="2903" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1315" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:95  %sel_tmp116 = and i1 %tmp_162_0_i, %sel_tmp115

]]></node>
<StgValue><ssdm name="sel_tmp116"/></StgValue>
</operation>

<operation id="2904" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1316" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:96  %sel_tmp117 = select i1 %sel_tmp116, float %weights_temp_4_5, float %sel_tmp114

]]></node>
<StgValue><ssdm name="sel_tmp117"/></StgValue>
</operation>

<operation id="2905" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1333" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:113  %tmp_166_5_7_i = fmul float %p_47_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_5_7_i"/></StgValue>
</operation>

<operation id="2906" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1337" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:117  %accumulator_5_2_i = fadd float %accumulator_5_1_i, %tmp_166_5_2_i

]]></node>
<StgValue><ssdm name="accumulator_5_2_i"/></StgValue>
</operation>

<operation id="2907" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1404" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:38  %WBRAM_6_0_3_load = load float* %WBRAM_6_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_3_load"/></StgValue>
</operation>

<operation id="2908" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1406" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:40  %WBRAM_6_1_3_load = load float* %WBRAM_6_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_3_load"/></StgValue>
</operation>

<operation id="2909" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1408" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:42  %WBRAM_6_2_3_load = load float* %WBRAM_6_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_3_load"/></StgValue>
</operation>

<operation id="2910" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1409" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:43  %weights_temp_3_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_3_load, float %WBRAM_6_1_3_load, float %WBRAM_6_2_3_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_3_6"/></StgValue>
</operation>

<operation id="2911" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1419" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:53  %WBRAM_6_0_5_load = load float* %WBRAM_6_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_5_load"/></StgValue>
</operation>

<operation id="2912" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1421" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:55  %WBRAM_6_1_5_load = load float* %WBRAM_6_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_5_load"/></StgValue>
</operation>

<operation id="2913" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1423" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:57  %WBRAM_6_2_5_load = load float* %WBRAM_6_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_5_load"/></StgValue>
</operation>

<operation id="2914" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1427" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:61  %WBRAM_6_0_6_load = load float* %WBRAM_6_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_6_load"/></StgValue>
</operation>

<operation id="2915" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1429" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:63  %WBRAM_6_1_6_load = load float* %WBRAM_6_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_6_load"/></StgValue>
</operation>

<operation id="2916" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1431" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:65  %WBRAM_6_2_6_load = load float* %WBRAM_6_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_6_load"/></StgValue>
</operation>

<operation id="2917" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1441" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:75  %p_55_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_6

]]></node>
<StgValue><ssdm name="p_55_i"/></StgValue>
</operation>

<operation id="2918" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2635">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:77  %WBRAM_6_0_8_load = load float* %WBRAM_6_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_8_load"/></StgValue>
</operation>

<operation id="2919" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2639">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:79  %WBRAM_6_1_8_load = load float* %WBRAM_6_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_8_load"/></StgValue>
</operation>

<operation id="2920" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2643">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1447" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:81  %WBRAM_6_2_8_load = load float* %WBRAM_6_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_8_load"/></StgValue>
</operation>

<operation id="2921" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1457" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:91  %sel_tmp133 = icmp eq i3 %weightID_6_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp133"/></StgValue>
</operation>

<operation id="2922" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1458" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:92  %sel_tmp134 = and i1 %tmp_162_0_i, %sel_tmp133

]]></node>
<StgValue><ssdm name="sel_tmp134"/></StgValue>
</operation>

<operation id="2923" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1459" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:93  %sel_tmp135 = select i1 %sel_tmp134, float %weights_temp_3_6, float %sel_tmp132

]]></node>
<StgValue><ssdm name="sel_tmp135"/></StgValue>
</operation>

<operation id="2924" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1460" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:94  %sel_tmp136 = icmp eq i3 %weightID_6_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp136"/></StgValue>
</operation>

<operation id="2925" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1461" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:95  %sel_tmp137 = and i1 %tmp_162_0_i, %sel_tmp136

]]></node>
<StgValue><ssdm name="sel_tmp137"/></StgValue>
</operation>

<operation id="2926" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1462" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:96  %sel_tmp138 = select i1 %sel_tmp137, float %weights_temp_4_6, float %sel_tmp135

]]></node>
<StgValue><ssdm name="sel_tmp138"/></StgValue>
</operation>

<operation id="2927" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1479" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:113  %tmp_166_6_7_i = fmul float %p_55_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_6_7_i"/></StgValue>
</operation>

<operation id="2928" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:117  %accumulator_6_2_i = fadd float %accumulator_6_1_i, %tmp_166_6_2_i

]]></node>
<StgValue><ssdm name="accumulator_6_2_i"/></StgValue>
</operation>

<operation id="2929" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1550" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:38  %WBRAM_7_0_3_load = load float* %WBRAM_7_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_3_load"/></StgValue>
</operation>

<operation id="2930" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1552" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:40  %WBRAM_7_1_3_load = load float* %WBRAM_7_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_3_load"/></StgValue>
</operation>

<operation id="2931" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1554" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:42  %WBRAM_7_2_3_load = load float* %WBRAM_7_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_3_load"/></StgValue>
</operation>

<operation id="2932" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1555" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:43  %weights_temp_3_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_3_load, float %WBRAM_7_1_3_load, float %WBRAM_7_2_3_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_3_7"/></StgValue>
</operation>

<operation id="2933" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1565" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:53  %WBRAM_7_0_5_load = load float* %WBRAM_7_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_5_load"/></StgValue>
</operation>

<operation id="2934" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:55  %WBRAM_7_1_5_load = load float* %WBRAM_7_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_5_load"/></StgValue>
</operation>

<operation id="2935" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:57  %WBRAM_7_2_5_load = load float* %WBRAM_7_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_5_load"/></StgValue>
</operation>

<operation id="2936" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1573" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:61  %WBRAM_7_0_6_load = load float* %WBRAM_7_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_6_load"/></StgValue>
</operation>

<operation id="2937" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1575" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:63  %WBRAM_7_1_6_load = load float* %WBRAM_7_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_6_load"/></StgValue>
</operation>

<operation id="2938" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1577" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:65  %WBRAM_7_2_6_load = load float* %WBRAM_7_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_6_load"/></StgValue>
</operation>

<operation id="2939" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1587" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:75  %p_63_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_7

]]></node>
<StgValue><ssdm name="p_63_i"/></StgValue>
</operation>

<operation id="2940" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2651">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:77  %WBRAM_7_0_8_load = load float* %WBRAM_7_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_8_load"/></StgValue>
</operation>

<operation id="2941" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2655">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:79  %WBRAM_7_1_8_load = load float* %WBRAM_7_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_8_load"/></StgValue>
</operation>

<operation id="2942" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2659">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1593" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:81  %WBRAM_7_2_8_load = load float* %WBRAM_7_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_8_load"/></StgValue>
</operation>

<operation id="2943" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1603" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:91  %sel_tmp154 = icmp eq i3 %weightID_7_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp154"/></StgValue>
</operation>

<operation id="2944" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1604" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:92  %sel_tmp155 = and i1 %tmp_162_0_i, %sel_tmp154

]]></node>
<StgValue><ssdm name="sel_tmp155"/></StgValue>
</operation>

<operation id="2945" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1605" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:93  %sel_tmp156 = select i1 %sel_tmp155, float %weights_temp_3_7, float %sel_tmp153

]]></node>
<StgValue><ssdm name="sel_tmp156"/></StgValue>
</operation>

<operation id="2946" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1606" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:94  %sel_tmp157 = icmp eq i3 %weightID_7_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp157"/></StgValue>
</operation>

<operation id="2947" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1607" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:95  %sel_tmp158 = and i1 %tmp_162_0_i, %sel_tmp157

]]></node>
<StgValue><ssdm name="sel_tmp158"/></StgValue>
</operation>

<operation id="2948" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1608" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:96  %sel_tmp159 = select i1 %sel_tmp158, float %weights_temp_4_7, float %sel_tmp156

]]></node>
<StgValue><ssdm name="sel_tmp159"/></StgValue>
</operation>

<operation id="2949" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1625" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:113  %tmp_166_7_7_i = fmul float %p_63_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_7_7_i"/></StgValue>
</operation>

<operation id="2950" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1629" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:117  %accumulator_7_2_i = fadd float %accumulator_7_1_i, %tmp_166_7_2_i

]]></node>
<StgValue><ssdm name="accumulator_7_2_i"/></StgValue>
</operation>

<operation id="2951" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1696" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:38  %WBRAM_8_0_3_load = load float* %WBRAM_8_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_3_load"/></StgValue>
</operation>

<operation id="2952" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1698" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:40  %WBRAM_8_1_3_load = load float* %WBRAM_8_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_3_load"/></StgValue>
</operation>

<operation id="2953" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1700" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:42  %WBRAM_8_2_3_load = load float* %WBRAM_8_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_3_load"/></StgValue>
</operation>

<operation id="2954" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1701" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:43  %weights_temp_3_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_3_load, float %WBRAM_8_1_3_load, float %WBRAM_8_2_3_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_3_8"/></StgValue>
</operation>

<operation id="2955" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1711" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:53  %WBRAM_8_0_5_load = load float* %WBRAM_8_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_5_load"/></StgValue>
</operation>

<operation id="2956" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:55  %WBRAM_8_1_5_load = load float* %WBRAM_8_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_5_load"/></StgValue>
</operation>

<operation id="2957" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:57  %WBRAM_8_2_5_load = load float* %WBRAM_8_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_5_load"/></StgValue>
</operation>

<operation id="2958" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1719" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:61  %WBRAM_8_0_6_load = load float* %WBRAM_8_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_6_load"/></StgValue>
</operation>

<operation id="2959" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1721" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:63  %WBRAM_8_1_6_load = load float* %WBRAM_8_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_6_load"/></StgValue>
</operation>

<operation id="2960" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1723" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:65  %WBRAM_8_2_6_load = load float* %WBRAM_8_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_6_load"/></StgValue>
</operation>

<operation id="2961" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1733" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:75  %p_71_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_8

]]></node>
<StgValue><ssdm name="p_71_i"/></StgValue>
</operation>

<operation id="2962" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2667">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:77  %WBRAM_8_0_8_load = load float* %WBRAM_8_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_8_load"/></StgValue>
</operation>

<operation id="2963" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2671">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:79  %WBRAM_8_1_8_load = load float* %WBRAM_8_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_8_load"/></StgValue>
</operation>

<operation id="2964" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2675">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1739" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:81  %WBRAM_8_2_8_load = load float* %WBRAM_8_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_8_load"/></StgValue>
</operation>

<operation id="2965" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1749" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:91  %sel_tmp175 = icmp eq i3 %weightID_8_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp175"/></StgValue>
</operation>

<operation id="2966" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1750" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:92  %sel_tmp176 = and i1 %tmp_162_0_i, %sel_tmp175

]]></node>
<StgValue><ssdm name="sel_tmp176"/></StgValue>
</operation>

<operation id="2967" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1751" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:93  %sel_tmp177 = select i1 %sel_tmp176, float %weights_temp_3_8, float %sel_tmp174

]]></node>
<StgValue><ssdm name="sel_tmp177"/></StgValue>
</operation>

<operation id="2968" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1752" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:94  %sel_tmp178 = icmp eq i3 %weightID_8_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp178"/></StgValue>
</operation>

<operation id="2969" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1753" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:95  %sel_tmp179 = and i1 %tmp_162_0_i, %sel_tmp178

]]></node>
<StgValue><ssdm name="sel_tmp179"/></StgValue>
</operation>

<operation id="2970" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1754" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:96  %sel_tmp180 = select i1 %sel_tmp179, float %weights_temp_4_8, float %sel_tmp177

]]></node>
<StgValue><ssdm name="sel_tmp180"/></StgValue>
</operation>

<operation id="2971" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1771" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:113  %tmp_166_8_7_i = fmul float %p_71_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_8_7_i"/></StgValue>
</operation>

<operation id="2972" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1775" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:117  %accumulator_8_2_i = fadd float %accumulator_8_1_i, %tmp_166_8_2_i

]]></node>
<StgValue><ssdm name="accumulator_8_2_i"/></StgValue>
</operation>

<operation id="2973" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1842" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:38  %WBRAM_9_0_3_load = load float* %WBRAM_9_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_3_load"/></StgValue>
</operation>

<operation id="2974" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1844" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:40  %WBRAM_9_1_3_load = load float* %WBRAM_9_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_3_load"/></StgValue>
</operation>

<operation id="2975" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1846" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:42  %WBRAM_9_2_3_load = load float* %WBRAM_9_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_3_load"/></StgValue>
</operation>

<operation id="2976" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1847" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:43  %weights_temp_3_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_3_load, float %WBRAM_9_1_3_load, float %WBRAM_9_2_3_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_3_9"/></StgValue>
</operation>

<operation id="2977" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1857" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:53  %WBRAM_9_0_5_load = load float* %WBRAM_9_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_5_load"/></StgValue>
</operation>

<operation id="2978" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:55  %WBRAM_9_1_5_load = load float* %WBRAM_9_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_5_load"/></StgValue>
</operation>

<operation id="2979" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:57  %WBRAM_9_2_5_load = load float* %WBRAM_9_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_5_load"/></StgValue>
</operation>

<operation id="2980" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1865" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:61  %WBRAM_9_0_6_load = load float* %WBRAM_9_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_6_load"/></StgValue>
</operation>

<operation id="2981" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1867" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:63  %WBRAM_9_1_6_load = load float* %WBRAM_9_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_6_load"/></StgValue>
</operation>

<operation id="2982" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1869" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:65  %WBRAM_9_2_6_load = load float* %WBRAM_9_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_6_load"/></StgValue>
</operation>

<operation id="2983" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1879" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:75  %p_79_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_9

]]></node>
<StgValue><ssdm name="p_79_i"/></StgValue>
</operation>

<operation id="2984" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2683">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1881" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:77  %WBRAM_9_0_8_load = load float* %WBRAM_9_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_8_load"/></StgValue>
</operation>

<operation id="2985" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2687">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1883" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:79  %WBRAM_9_1_8_load = load float* %WBRAM_9_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_8_load"/></StgValue>
</operation>

<operation id="2986" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2691">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1885" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:81  %WBRAM_9_2_8_load = load float* %WBRAM_9_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_8_load"/></StgValue>
</operation>

<operation id="2987" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1895" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:91  %sel_tmp196 = icmp eq i3 %weightID_9_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp196"/></StgValue>
</operation>

<operation id="2988" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1896" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:92  %sel_tmp197 = and i1 %tmp_162_0_i, %sel_tmp196

]]></node>
<StgValue><ssdm name="sel_tmp197"/></StgValue>
</operation>

<operation id="2989" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1897" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:93  %sel_tmp198 = select i1 %sel_tmp197, float %weights_temp_3_9, float %sel_tmp195

]]></node>
<StgValue><ssdm name="sel_tmp198"/></StgValue>
</operation>

<operation id="2990" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1898" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:94  %sel_tmp199 = icmp eq i3 %weightID_9_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp199"/></StgValue>
</operation>

<operation id="2991" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1899" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:95  %sel_tmp200 = and i1 %tmp_162_0_i, %sel_tmp199

]]></node>
<StgValue><ssdm name="sel_tmp200"/></StgValue>
</operation>

<operation id="2992" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1900" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:96  %sel_tmp201 = select i1 %sel_tmp200, float %weights_temp_4_9, float %sel_tmp198

]]></node>
<StgValue><ssdm name="sel_tmp201"/></StgValue>
</operation>

<operation id="2993" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1917" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:113  %tmp_166_9_7_i = fmul float %p_79_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_9_7_i"/></StgValue>
</operation>

<operation id="2994" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1921" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:117  %accumulator_9_2_i = fadd float %accumulator_9_1_i, %tmp_166_9_2_i

]]></node>
<StgValue><ssdm name="accumulator_9_2_i"/></StgValue>
</operation>

<operation id="2995" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1988" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:38  %WBRAM_10_0_3_load = load float* %WBRAM_10_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_3_load"/></StgValue>
</operation>

<operation id="2996" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1990" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:40  %WBRAM_10_1_3_load = load float* %WBRAM_10_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_3_load"/></StgValue>
</operation>

<operation id="2997" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1992" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:42  %WBRAM_10_2_3_load = load float* %WBRAM_10_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_3_load"/></StgValue>
</operation>

<operation id="2998" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1993" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:43  %weights_temp_3_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_3_load, float %WBRAM_10_1_3_load, float %WBRAM_10_2_3_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_3_10"/></StgValue>
</operation>

<operation id="2999" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2003" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:53  %WBRAM_10_0_5_load = load float* %WBRAM_10_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_5_load"/></StgValue>
</operation>

<operation id="3000" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:55  %WBRAM_10_1_5_load = load float* %WBRAM_10_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_5_load"/></StgValue>
</operation>

<operation id="3001" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:57  %WBRAM_10_2_5_load = load float* %WBRAM_10_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_5_load"/></StgValue>
</operation>

<operation id="3002" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2011" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:61  %WBRAM_10_0_6_load = load float* %WBRAM_10_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_6_load"/></StgValue>
</operation>

<operation id="3003" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2013" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:63  %WBRAM_10_1_6_load = load float* %WBRAM_10_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_6_load"/></StgValue>
</operation>

<operation id="3004" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2015" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:65  %WBRAM_10_2_6_load = load float* %WBRAM_10_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_6_load"/></StgValue>
</operation>

<operation id="3005" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2025" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:75  %p_87_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_10

]]></node>
<StgValue><ssdm name="p_87_i"/></StgValue>
</operation>

<operation id="3006" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2699">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2027" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:77  %WBRAM_10_0_8_load = load float* %WBRAM_10_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_8_load"/></StgValue>
</operation>

<operation id="3007" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2703">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2029" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:79  %WBRAM_10_1_8_load = load float* %WBRAM_10_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_8_load"/></StgValue>
</operation>

<operation id="3008" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2707">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2031" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:81  %WBRAM_10_2_8_load = load float* %WBRAM_10_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_8_load"/></StgValue>
</operation>

<operation id="3009" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2041" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:91  %sel_tmp217 = icmp eq i3 %weightID_i_28, 3

]]></node>
<StgValue><ssdm name="sel_tmp217"/></StgValue>
</operation>

<operation id="3010" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2042" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:92  %sel_tmp218 = and i1 %tmp_162_0_i, %sel_tmp217

]]></node>
<StgValue><ssdm name="sel_tmp218"/></StgValue>
</operation>

<operation id="3011" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2043" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:93  %sel_tmp219 = select i1 %sel_tmp218, float %weights_temp_3_10, float %sel_tmp216

]]></node>
<StgValue><ssdm name="sel_tmp219"/></StgValue>
</operation>

<operation id="3012" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2044" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:94  %sel_tmp220 = icmp eq i3 %weightID_i_28, -4

]]></node>
<StgValue><ssdm name="sel_tmp220"/></StgValue>
</operation>

<operation id="3013" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2045" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:95  %sel_tmp221 = and i1 %tmp_162_0_i, %sel_tmp220

]]></node>
<StgValue><ssdm name="sel_tmp221"/></StgValue>
</operation>

<operation id="3014" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2046" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:96  %sel_tmp222 = select i1 %sel_tmp221, float %weights_temp_4_10, float %sel_tmp219

]]></node>
<StgValue><ssdm name="sel_tmp222"/></StgValue>
</operation>

<operation id="3015" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2063" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:113  %tmp_166_10_7_i = fmul float %p_87_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_10_7_i"/></StgValue>
</operation>

<operation id="3016" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2067" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:117  %accumulator_10_2_i = fadd float %accumulator_10_1_i, %tmp_166_10_2_i

]]></node>
<StgValue><ssdm name="accumulator_10_2_i"/></StgValue>
</operation>

<operation id="3017" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2134" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:38  %WBRAM_11_0_3_load = load float* %WBRAM_11_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_3_load"/></StgValue>
</operation>

<operation id="3018" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2136" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:40  %WBRAM_11_1_3_load = load float* %WBRAM_11_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_3_load"/></StgValue>
</operation>

<operation id="3019" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2138" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:42  %WBRAM_11_2_3_load = load float* %WBRAM_11_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_3_load"/></StgValue>
</operation>

<operation id="3020" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2139" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:43  %weights_temp_3_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_3_load, float %WBRAM_11_1_3_load, float %WBRAM_11_2_3_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_3_11"/></StgValue>
</operation>

<operation id="3021" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2149" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:53  %WBRAM_11_0_5_load = load float* %WBRAM_11_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_5_load"/></StgValue>
</operation>

<operation id="3022" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:55  %WBRAM_11_1_5_load = load float* %WBRAM_11_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_5_load"/></StgValue>
</operation>

<operation id="3023" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:57  %WBRAM_11_2_5_load = load float* %WBRAM_11_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_5_load"/></StgValue>
</operation>

<operation id="3024" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2157" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:61  %WBRAM_11_0_6_load = load float* %WBRAM_11_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_6_load"/></StgValue>
</operation>

<operation id="3025" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2159" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:63  %WBRAM_11_1_6_load = load float* %WBRAM_11_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_6_load"/></StgValue>
</operation>

<operation id="3026" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2161" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:65  %WBRAM_11_2_6_load = load float* %WBRAM_11_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_6_load"/></StgValue>
</operation>

<operation id="3027" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2171" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:75  %p_95_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_11

]]></node>
<StgValue><ssdm name="p_95_i"/></StgValue>
</operation>

<operation id="3028" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2715">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2173" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:77  %WBRAM_11_0_8_load = load float* %WBRAM_11_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_8_load"/></StgValue>
</operation>

<operation id="3029" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2719">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2175" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:79  %WBRAM_11_1_8_load = load float* %WBRAM_11_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_8_load"/></StgValue>
</operation>

<operation id="3030" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2723">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2177" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:81  %WBRAM_11_2_8_load = load float* %WBRAM_11_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_8_load"/></StgValue>
</operation>

<operation id="3031" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2187" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:91  %sel_tmp238 = icmp eq i3 %weightID_10_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp238"/></StgValue>
</operation>

<operation id="3032" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2188" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:92  %sel_tmp239 = and i1 %tmp_162_0_i, %sel_tmp238

]]></node>
<StgValue><ssdm name="sel_tmp239"/></StgValue>
</operation>

<operation id="3033" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2189" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:93  %sel_tmp240 = select i1 %sel_tmp239, float %weights_temp_3_11, float %sel_tmp237

]]></node>
<StgValue><ssdm name="sel_tmp240"/></StgValue>
</operation>

<operation id="3034" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2190" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:94  %sel_tmp241 = icmp eq i3 %weightID_10_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp241"/></StgValue>
</operation>

<operation id="3035" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2191" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:95  %sel_tmp242 = and i1 %tmp_162_0_i, %sel_tmp241

]]></node>
<StgValue><ssdm name="sel_tmp242"/></StgValue>
</operation>

<operation id="3036" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2192" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:96  %sel_tmp243 = select i1 %sel_tmp242, float %weights_temp_4_11, float %sel_tmp240

]]></node>
<StgValue><ssdm name="sel_tmp243"/></StgValue>
</operation>

<operation id="3037" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2209" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:113  %tmp_166_11_7_i = fmul float %p_95_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_11_7_i"/></StgValue>
</operation>

<operation id="3038" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2213" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:117  %accumulator_11_2_i = fadd float %accumulator_11_1_i, %tmp_166_11_2_i

]]></node>
<StgValue><ssdm name="accumulator_11_2_i"/></StgValue>
</operation>

<operation id="3039" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2280" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:38  %WBRAM_12_0_3_load = load float* %WBRAM_12_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_3_load"/></StgValue>
</operation>

<operation id="3040" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2282" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:40  %WBRAM_12_1_3_load = load float* %WBRAM_12_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_3_load"/></StgValue>
</operation>

<operation id="3041" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2284" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:42  %WBRAM_12_2_3_load = load float* %WBRAM_12_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_3_load"/></StgValue>
</operation>

<operation id="3042" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2285" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:43  %weights_temp_3_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_3_load, float %WBRAM_12_1_3_load, float %WBRAM_12_2_3_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_3_12"/></StgValue>
</operation>

<operation id="3043" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2295" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:53  %WBRAM_12_0_5_load = load float* %WBRAM_12_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_5_load"/></StgValue>
</operation>

<operation id="3044" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:55  %WBRAM_12_1_5_load = load float* %WBRAM_12_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_5_load"/></StgValue>
</operation>

<operation id="3045" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:57  %WBRAM_12_2_5_load = load float* %WBRAM_12_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_5_load"/></StgValue>
</operation>

<operation id="3046" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2303" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:61  %WBRAM_12_0_6_load = load float* %WBRAM_12_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_6_load"/></StgValue>
</operation>

<operation id="3047" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2305" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:63  %WBRAM_12_1_6_load = load float* %WBRAM_12_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_6_load"/></StgValue>
</operation>

<operation id="3048" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2307" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:65  %WBRAM_12_2_6_load = load float* %WBRAM_12_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_6_load"/></StgValue>
</operation>

<operation id="3049" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2317" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:75  %p_103_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_12

]]></node>
<StgValue><ssdm name="p_103_i"/></StgValue>
</operation>

<operation id="3050" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2731">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2319" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:77  %WBRAM_12_0_8_load = load float* %WBRAM_12_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_8_load"/></StgValue>
</operation>

<operation id="3051" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2735">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2321" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:79  %WBRAM_12_1_8_load = load float* %WBRAM_12_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_8_load"/></StgValue>
</operation>

<operation id="3052" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2739">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2323" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:81  %WBRAM_12_2_8_load = load float* %WBRAM_12_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_8_load"/></StgValue>
</operation>

<operation id="3053" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2333" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:91  %sel_tmp259 = icmp eq i3 %weightID_11_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp259"/></StgValue>
</operation>

<operation id="3054" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2334" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:92  %sel_tmp260 = and i1 %tmp_162_0_i, %sel_tmp259

]]></node>
<StgValue><ssdm name="sel_tmp260"/></StgValue>
</operation>

<operation id="3055" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2335" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:93  %sel_tmp261 = select i1 %sel_tmp260, float %weights_temp_3_12, float %sel_tmp258

]]></node>
<StgValue><ssdm name="sel_tmp261"/></StgValue>
</operation>

<operation id="3056" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2336" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:94  %sel_tmp262 = icmp eq i3 %weightID_11_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp262"/></StgValue>
</operation>

<operation id="3057" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2337" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:95  %sel_tmp263 = and i1 %tmp_162_0_i, %sel_tmp262

]]></node>
<StgValue><ssdm name="sel_tmp263"/></StgValue>
</operation>

<operation id="3058" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2338" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:96  %sel_tmp264 = select i1 %sel_tmp263, float %weights_temp_4_12, float %sel_tmp261

]]></node>
<StgValue><ssdm name="sel_tmp264"/></StgValue>
</operation>

<operation id="3059" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2355" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:113  %tmp_166_12_7_i = fmul float %p_103_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_12_7_i"/></StgValue>
</operation>

<operation id="3060" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2359" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:117  %accumulator_12_2_i = fadd float %accumulator_12_1_i, %tmp_166_12_2_i

]]></node>
<StgValue><ssdm name="accumulator_12_2_i"/></StgValue>
</operation>

<operation id="3061" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2426" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:38  %WBRAM_13_0_3_load = load float* %WBRAM_13_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_3_load"/></StgValue>
</operation>

<operation id="3062" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2428" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:40  %WBRAM_13_1_3_load = load float* %WBRAM_13_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_3_load"/></StgValue>
</operation>

<operation id="3063" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2430" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:42  %WBRAM_13_2_3_load = load float* %WBRAM_13_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_3_load"/></StgValue>
</operation>

<operation id="3064" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2431" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:43  %weights_temp_3_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_3_load, float %WBRAM_13_1_3_load, float %WBRAM_13_2_3_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_3_13"/></StgValue>
</operation>

<operation id="3065" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2441" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:53  %WBRAM_13_0_5_load = load float* %WBRAM_13_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_5_load"/></StgValue>
</operation>

<operation id="3066" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:55  %WBRAM_13_1_5_load = load float* %WBRAM_13_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_5_load"/></StgValue>
</operation>

<operation id="3067" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:57  %WBRAM_13_2_5_load = load float* %WBRAM_13_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_5_load"/></StgValue>
</operation>

<operation id="3068" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2449" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:61  %WBRAM_13_0_6_load = load float* %WBRAM_13_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_6_load"/></StgValue>
</operation>

<operation id="3069" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2451" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:63  %WBRAM_13_1_6_load = load float* %WBRAM_13_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_6_load"/></StgValue>
</operation>

<operation id="3070" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2453" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:65  %WBRAM_13_2_6_load = load float* %WBRAM_13_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_6_load"/></StgValue>
</operation>

<operation id="3071" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2463" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:75  %p_111_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_13

]]></node>
<StgValue><ssdm name="p_111_i"/></StgValue>
</operation>

<operation id="3072" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2747">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2465" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:77  %WBRAM_13_0_8_load = load float* %WBRAM_13_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_8_load"/></StgValue>
</operation>

<operation id="3073" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2751">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2467" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:79  %WBRAM_13_1_8_load = load float* %WBRAM_13_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_8_load"/></StgValue>
</operation>

<operation id="3074" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2755">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2469" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:81  %WBRAM_13_2_8_load = load float* %WBRAM_13_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_8_load"/></StgValue>
</operation>

<operation id="3075" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2479" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:91  %sel_tmp280 = icmp eq i3 %weightID_12_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp280"/></StgValue>
</operation>

<operation id="3076" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2480" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:92  %sel_tmp281 = and i1 %tmp_162_0_i, %sel_tmp280

]]></node>
<StgValue><ssdm name="sel_tmp281"/></StgValue>
</operation>

<operation id="3077" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2481" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:93  %sel_tmp282 = select i1 %sel_tmp281, float %weights_temp_3_13, float %sel_tmp279

]]></node>
<StgValue><ssdm name="sel_tmp282"/></StgValue>
</operation>

<operation id="3078" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2482" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:94  %sel_tmp283 = icmp eq i3 %weightID_12_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp283"/></StgValue>
</operation>

<operation id="3079" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2483" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:95  %sel_tmp284 = and i1 %tmp_162_0_i, %sel_tmp283

]]></node>
<StgValue><ssdm name="sel_tmp284"/></StgValue>
</operation>

<operation id="3080" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2484" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:96  %sel_tmp285 = select i1 %sel_tmp284, float %weights_temp_4_13, float %sel_tmp282

]]></node>
<StgValue><ssdm name="sel_tmp285"/></StgValue>
</operation>

<operation id="3081" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2501" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:113  %tmp_166_13_7_i = fmul float %p_111_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_13_7_i"/></StgValue>
</operation>

<operation id="3082" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2505" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:117  %accumulator_13_2_i = fadd float %accumulator_13_1_i, %tmp_166_13_2_i

]]></node>
<StgValue><ssdm name="accumulator_13_2_i"/></StgValue>
</operation>

<operation id="3083" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2572" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:38  %WBRAM_14_0_3_load = load float* %WBRAM_14_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_3_load"/></StgValue>
</operation>

<operation id="3084" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2574" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:40  %WBRAM_14_1_3_load = load float* %WBRAM_14_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_3_load"/></StgValue>
</operation>

<operation id="3085" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2576" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:42  %WBRAM_14_2_3_load = load float* %WBRAM_14_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_3_load"/></StgValue>
</operation>

<operation id="3086" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2577" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:43  %weights_temp_3_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_3_load, float %WBRAM_14_1_3_load, float %WBRAM_14_2_3_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_3_14"/></StgValue>
</operation>

<operation id="3087" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2587" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:53  %WBRAM_14_0_5_load = load float* %WBRAM_14_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_5_load"/></StgValue>
</operation>

<operation id="3088" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:55  %WBRAM_14_1_5_load = load float* %WBRAM_14_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_5_load"/></StgValue>
</operation>

<operation id="3089" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:57  %WBRAM_14_2_5_load = load float* %WBRAM_14_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_5_load"/></StgValue>
</operation>

<operation id="3090" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2595" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:61  %WBRAM_14_0_6_load = load float* %WBRAM_14_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_6_load"/></StgValue>
</operation>

<operation id="3091" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2597" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:63  %WBRAM_14_1_6_load = load float* %WBRAM_14_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_6_load"/></StgValue>
</operation>

<operation id="3092" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2599" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:65  %WBRAM_14_2_6_load = load float* %WBRAM_14_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_6_load"/></StgValue>
</operation>

<operation id="3093" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2609" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:75  %p_119_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_14

]]></node>
<StgValue><ssdm name="p_119_i"/></StgValue>
</operation>

<operation id="3094" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2763">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2611" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:77  %WBRAM_14_0_8_load = load float* %WBRAM_14_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_8_load"/></StgValue>
</operation>

<operation id="3095" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2767">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2613" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:79  %WBRAM_14_1_8_load = load float* %WBRAM_14_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_8_load"/></StgValue>
</operation>

<operation id="3096" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2771">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2615" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:81  %WBRAM_14_2_8_load = load float* %WBRAM_14_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_8_load"/></StgValue>
</operation>

<operation id="3097" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2625" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:91  %sel_tmp301 = icmp eq i3 %weightID_13_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp301"/></StgValue>
</operation>

<operation id="3098" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2626" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:92  %sel_tmp302 = and i1 %tmp_162_0_i, %sel_tmp301

]]></node>
<StgValue><ssdm name="sel_tmp302"/></StgValue>
</operation>

<operation id="3099" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2627" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:93  %sel_tmp303 = select i1 %sel_tmp302, float %weights_temp_3_14, float %sel_tmp300

]]></node>
<StgValue><ssdm name="sel_tmp303"/></StgValue>
</operation>

<operation id="3100" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2628" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:94  %sel_tmp304 = icmp eq i3 %weightID_13_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp304"/></StgValue>
</operation>

<operation id="3101" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2629" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:95  %sel_tmp305 = and i1 %tmp_162_0_i, %sel_tmp304

]]></node>
<StgValue><ssdm name="sel_tmp305"/></StgValue>
</operation>

<operation id="3102" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2630" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:96  %sel_tmp306 = select i1 %sel_tmp305, float %weights_temp_4_14, float %sel_tmp303

]]></node>
<StgValue><ssdm name="sel_tmp306"/></StgValue>
</operation>

<operation id="3103" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2647" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:113  %tmp_166_14_7_i = fmul float %p_119_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_14_7_i"/></StgValue>
</operation>

<operation id="3104" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2651" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:117  %accumulator_14_2_i = fadd float %accumulator_14_1_i, %tmp_166_14_2_i

]]></node>
<StgValue><ssdm name="accumulator_14_2_i"/></StgValue>
</operation>

<operation id="3105" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2718" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:38  %WBRAM_15_0_3_load = load float* %WBRAM_15_0_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_3_load"/></StgValue>
</operation>

<operation id="3106" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2720" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:40  %WBRAM_15_1_3_load = load float* %WBRAM_15_1_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_3_load"/></StgValue>
</operation>

<operation id="3107" st_id="20" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2722" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:42  %WBRAM_15_2_3_load = load float* %WBRAM_15_2_3_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_3_load"/></StgValue>
</operation>

<operation id="3108" st_id="20" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2723" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:43  %weights_temp_3_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_3_load, float %WBRAM_15_1_3_load, float %WBRAM_15_2_3_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_3_15"/></StgValue>
</operation>

<operation id="3109" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2733" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:53  %WBRAM_15_0_5_load = load float* %WBRAM_15_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_5_load"/></StgValue>
</operation>

<operation id="3110" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:55  %WBRAM_15_1_5_load = load float* %WBRAM_15_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_5_load"/></StgValue>
</operation>

<operation id="3111" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:57  %WBRAM_15_2_5_load = load float* %WBRAM_15_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_5_load"/></StgValue>
</operation>

<operation id="3112" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2741" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:61  %WBRAM_15_0_6_load = load float* %WBRAM_15_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_6_load"/></StgValue>
</operation>

<operation id="3113" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2743" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:63  %WBRAM_15_1_6_load = load float* %WBRAM_15_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_6_load"/></StgValue>
</operation>

<operation id="3114" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2745" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:65  %WBRAM_15_2_6_load = load float* %WBRAM_15_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_6_load"/></StgValue>
</operation>

<operation id="3115" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2755" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:75  %p_127_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_7_15

]]></node>
<StgValue><ssdm name="p_127_i"/></StgValue>
</operation>

<operation id="3116" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2779">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2757" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:77  %WBRAM_15_0_8_load = load float* %WBRAM_15_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_8_load"/></StgValue>
</operation>

<operation id="3117" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2783">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2759" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:79  %WBRAM_15_1_8_load = load float* %WBRAM_15_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_8_load"/></StgValue>
</operation>

<operation id="3118" st_id="20" stage="2" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2787">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2761" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:81  %WBRAM_15_2_8_load = load float* %WBRAM_15_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_8_load"/></StgValue>
</operation>

<operation id="3119" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2771" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:91  %sel_tmp322 = icmp eq i3 %weightID_14_i, 3

]]></node>
<StgValue><ssdm name="sel_tmp322"/></StgValue>
</operation>

<operation id="3120" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2772" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:92  %sel_tmp323 = and i1 %tmp_162_0_i, %sel_tmp322

]]></node>
<StgValue><ssdm name="sel_tmp323"/></StgValue>
</operation>

<operation id="3121" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2773" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:93  %sel_tmp324 = select i1 %sel_tmp323, float %weights_temp_3_15, float %sel_tmp321

]]></node>
<StgValue><ssdm name="sel_tmp324"/></StgValue>
</operation>

<operation id="3122" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2774" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:94  %sel_tmp325 = icmp eq i3 %weightID_14_i, -4

]]></node>
<StgValue><ssdm name="sel_tmp325"/></StgValue>
</operation>

<operation id="3123" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2775" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:95  %sel_tmp326 = and i1 %tmp_162_0_i, %sel_tmp325

]]></node>
<StgValue><ssdm name="sel_tmp326"/></StgValue>
</operation>

<operation id="3124" st_id="20" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2776" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:96  %sel_tmp327 = select i1 %sel_tmp326, float %weights_temp_4_15, float %sel_tmp324

]]></node>
<StgValue><ssdm name="sel_tmp327"/></StgValue>
</operation>

<operation id="3125" st_id="20" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2793" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:113  %tmp_166_15_7_i = fmul float %p_127_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_15_7_i"/></StgValue>
</operation>

<operation id="3126" st_id="20" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2797" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:117  %accumulator_15_2_i = fadd float %accumulator_15_1_i, %tmp_166_15_2_i

]]></node>
<StgValue><ssdm name="accumulator_15_2_i"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="3127" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="534" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:50  %p_3_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3

]]></node>
<StgValue><ssdm name="p_3_i"/></StgValue>
</operation>

<operation id="3128" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="543" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:59  %WBRAM_0_0_5_load = load float* %WBRAM_0_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_5_load"/></StgValue>
</operation>

<operation id="3129" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="545" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:61  %WBRAM_0_1_5_load = load float* %WBRAM_0_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_5_load"/></StgValue>
</operation>

<operation id="3130" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="547" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:63  %WBRAM_0_2_5_load = load float* %WBRAM_0_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_5_load"/></StgValue>
</operation>

<operation id="3131" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="548" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:64  %weights_temp_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_5_load, float %WBRAM_0_1_5_load, float %WBRAM_0_2_5_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_5"/></StgValue>
</operation>

<operation id="3132" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="549" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:65  %p_5_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5

]]></node>
<StgValue><ssdm name="p_5_i"/></StgValue>
</operation>

<operation id="3133" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="551" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:67  %WBRAM_0_0_6_load = load float* %WBRAM_0_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_6_load"/></StgValue>
</operation>

<operation id="3134" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="553" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:69  %WBRAM_0_1_6_load = load float* %WBRAM_0_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_6_load"/></StgValue>
</operation>

<operation id="3135" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="555" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:71  %WBRAM_0_2_6_load = load float* %WBRAM_0_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_6_load"/></StgValue>
</operation>

<operation id="3136" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="556" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:72  %weights_temp_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_6_load, float %WBRAM_0_1_6_load, float %WBRAM_0_2_6_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="weights_temp_6"/></StgValue>
</operation>

<operation id="3137" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="557" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:73  %p_6_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6

]]></node>
<StgValue><ssdm name="p_6_i"/></StgValue>
</operation>

<operation id="3138" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2540">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:83  %WBRAM_0_0_8_load = load float* %WBRAM_0_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_0_8_load"/></StgValue>
</operation>

<operation id="3139" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2544">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:85  %WBRAM_0_1_8_load = load float* %WBRAM_0_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_1_8_load"/></StgValue>
</operation>

<operation id="3140" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2548">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="571" bw="32" op_0_bw="10">
<![CDATA[
_ifconv:87  %WBRAM_0_2_8_load = load float* %WBRAM_0_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_0_2_8_load"/></StgValue>
</operation>

<operation id="3141" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2536">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="572" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv:88  %tmp_s = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_0_0_8_load, float %WBRAM_0_1_8_load, float %WBRAM_0_2_8_load, i2 %tmp_5)

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="3142" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="573" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:89  %p_8_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_s

]]></node>
<StgValue><ssdm name="p_8_i"/></StgValue>
</operation>

<operation id="3143" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="587" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:103  %sel_tmp13 = icmp eq i3 %weightID_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp13"/></StgValue>
</operation>

<operation id="3144" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="588" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:104  %sel_tmp14 = and i1 %tmp_162_0_i, %sel_tmp13

]]></node>
<StgValue><ssdm name="sel_tmp14"/></StgValue>
</operation>

<operation id="3145" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="589" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:105  %sel_tmp15 = select i1 %sel_tmp14, float %weights_temp_5, float %sel_tmp12

]]></node>
<StgValue><ssdm name="sel_tmp15"/></StgValue>
</operation>

<operation id="3146" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="590" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:106  %sel_tmp16 = icmp eq i3 %weightID_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp16"/></StgValue>
</operation>

<operation id="3147" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="591" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:107  %sel_tmp17 = and i1 %tmp_162_0_i, %sel_tmp16

]]></node>
<StgValue><ssdm name="sel_tmp17"/></StgValue>
</operation>

<operation id="3148" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="592" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:108  %sel_tmp18 = select i1 %sel_tmp17, float %weights_temp_6, float %sel_tmp15

]]></node>
<StgValue><ssdm name="sel_tmp18"/></StgValue>
</operation>

<operation id="3149" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="593" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv:109  %sel_tmp19 = icmp eq i3 %weightID_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp19"/></StgValue>
</operation>

<operation id="3150" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="594" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv:110  %sel_tmp20 = and i1 %tmp_162_0_i, %sel_tmp19

]]></node>
<StgValue><ssdm name="sel_tmp20"/></StgValue>
</operation>

<operation id="3151" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="595" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv:111  %weights_local_load_0_4_i = select i1 %sel_tmp20, float %weights_temp_0, float %sel_tmp18

]]></node>
<StgValue><ssdm name="weights_local_load_0_4_i"/></StgValue>
</operation>

<operation id="3152" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="599" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:115  %tmp_166_0_3_i = fmul float %p_3_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_0_3_i"/></StgValue>
</operation>

<operation id="3153" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="603" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:119  %tmp_166_0_7_i = fmul float %p_7_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_0_7_i"/></StgValue>
</operation>

<operation id="3154" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="607" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:123  %accumulator_0_2_i = fadd float %accumulator_0_1_i, %tmp_166_0_2_i

]]></node>
<StgValue><ssdm name="accumulator_0_2_i"/></StgValue>
</operation>

<operation id="3155" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="680" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:44  %p_11_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_1

]]></node>
<StgValue><ssdm name="p_11_i"/></StgValue>
</operation>

<operation id="3156" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="689" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:53  %WBRAM_1_0_5_load = load float* %WBRAM_1_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_5_load"/></StgValue>
</operation>

<operation id="3157" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="691" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:55  %WBRAM_1_1_5_load = load float* %WBRAM_1_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_5_load"/></StgValue>
</operation>

<operation id="3158" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="693" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:57  %WBRAM_1_2_5_load = load float* %WBRAM_1_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_5_load"/></StgValue>
</operation>

<operation id="3159" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="694" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:58  %weights_temp_5_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_5_load, float %WBRAM_1_1_5_load, float %WBRAM_1_2_5_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_5_1"/></StgValue>
</operation>

<operation id="3160" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="695" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:59  %p_13_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_1

]]></node>
<StgValue><ssdm name="p_13_i"/></StgValue>
</operation>

<operation id="3161" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="697" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:61  %WBRAM_1_0_6_load = load float* %WBRAM_1_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_6_load"/></StgValue>
</operation>

<operation id="3162" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="699" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:63  %WBRAM_1_1_6_load = load float* %WBRAM_1_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_6_load"/></StgValue>
</operation>

<operation id="3163" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="701" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:65  %WBRAM_1_2_6_load = load float* %WBRAM_1_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_6_load"/></StgValue>
</operation>

<operation id="3164" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="702" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:66  %weights_temp_6_1 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_6_load, float %WBRAM_1_1_6_load, float %WBRAM_1_2_6_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="weights_temp_6_1"/></StgValue>
</operation>

<operation id="3165" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="703" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:67  %p_14_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_1

]]></node>
<StgValue><ssdm name="p_14_i"/></StgValue>
</operation>

<operation id="3166" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2556">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:77  %WBRAM_1_0_8_load = load float* %WBRAM_1_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_0_8_load"/></StgValue>
</operation>

<operation id="3167" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2560">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:79  %WBRAM_1_1_8_load = load float* %WBRAM_1_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_1_8_load"/></StgValue>
</operation>

<operation id="3168" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2564">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="717" bw="32" op_0_bw="10">
<![CDATA[
_ifconv23:81  %WBRAM_1_2_8_load = load float* %WBRAM_1_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_1_2_8_load"/></StgValue>
</operation>

<operation id="3169" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2552">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="718" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv23:82  %tmp_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_1_0_8_load, float %WBRAM_1_1_8_load, float %WBRAM_1_2_8_load, i2 %tmp_11)

]]></node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="3170" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="719" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:83  %p_16_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_12

]]></node>
<StgValue><ssdm name="p_16_i"/></StgValue>
</operation>

<operation id="3171" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="733" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:97  %sel_tmp34 = icmp eq i3 %weightID_1_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp34"/></StgValue>
</operation>

<operation id="3172" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="734" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:98  %sel_tmp35 = and i1 %tmp_162_0_i, %sel_tmp34

]]></node>
<StgValue><ssdm name="sel_tmp35"/></StgValue>
</operation>

<operation id="3173" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="735" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:99  %sel_tmp36 = select i1 %sel_tmp35, float %weights_temp_5_1, float %sel_tmp33

]]></node>
<StgValue><ssdm name="sel_tmp36"/></StgValue>
</operation>

<operation id="3174" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="736" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:100  %sel_tmp37 = icmp eq i3 %weightID_1_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp37"/></StgValue>
</operation>

<operation id="3175" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="737" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:101  %sel_tmp38 = and i1 %tmp_162_0_i, %sel_tmp37

]]></node>
<StgValue><ssdm name="sel_tmp38"/></StgValue>
</operation>

<operation id="3176" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="738" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:102  %sel_tmp39 = select i1 %sel_tmp38, float %weights_temp_6_1, float %sel_tmp36

]]></node>
<StgValue><ssdm name="sel_tmp39"/></StgValue>
</operation>

<operation id="3177" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="739" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv23:103  %sel_tmp40 = icmp eq i3 %weightID_1_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp40"/></StgValue>
</operation>

<operation id="3178" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="740" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv23:104  %sel_tmp41 = and i1 %tmp_162_0_i, %sel_tmp40

]]></node>
<StgValue><ssdm name="sel_tmp41"/></StgValue>
</operation>

<operation id="3179" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="741" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv23:105  %weights_local_load_1_4_i = select i1 %sel_tmp41, float %weights_temp_0_1, float %sel_tmp39

]]></node>
<StgValue><ssdm name="weights_local_load_1_4_i"/></StgValue>
</operation>

<operation id="3180" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="745" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:109  %tmp_166_1_3_i = fmul float %p_11_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_1_3_i"/></StgValue>
</operation>

<operation id="3181" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="749" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:113  %tmp_166_1_7_i = fmul float %p_15_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_1_7_i"/></StgValue>
</operation>

<operation id="3182" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="753" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:117  %accumulator_1_2_i = fadd float %accumulator_1_1_i, %tmp_166_1_2_i

]]></node>
<StgValue><ssdm name="accumulator_1_2_i"/></StgValue>
</operation>

<operation id="3183" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="826" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:44  %p_19_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_2

]]></node>
<StgValue><ssdm name="p_19_i"/></StgValue>
</operation>

<operation id="3184" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="835" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:53  %WBRAM_2_0_5_load = load float* %WBRAM_2_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_5_load"/></StgValue>
</operation>

<operation id="3185" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="837" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:55  %WBRAM_2_1_5_load = load float* %WBRAM_2_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_5_load"/></StgValue>
</operation>

<operation id="3186" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="839" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:57  %WBRAM_2_2_5_load = load float* %WBRAM_2_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_5_load"/></StgValue>
</operation>

<operation id="3187" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="840" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:58  %weights_temp_5_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_5_load, float %WBRAM_2_1_5_load, float %WBRAM_2_2_5_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_5_2"/></StgValue>
</operation>

<operation id="3188" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="841" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:59  %p_21_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_2

]]></node>
<StgValue><ssdm name="p_21_i"/></StgValue>
</operation>

<operation id="3189" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="843" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:61  %WBRAM_2_0_6_load = load float* %WBRAM_2_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_6_load"/></StgValue>
</operation>

<operation id="3190" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="845" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:63  %WBRAM_2_1_6_load = load float* %WBRAM_2_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_6_load"/></StgValue>
</operation>

<operation id="3191" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="847" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:65  %WBRAM_2_2_6_load = load float* %WBRAM_2_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_6_load"/></StgValue>
</operation>

<operation id="3192" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="848" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:66  %weights_temp_6_2 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_6_load, float %WBRAM_2_1_6_load, float %WBRAM_2_2_6_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="weights_temp_6_2"/></StgValue>
</operation>

<operation id="3193" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="849" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:67  %p_22_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_2

]]></node>
<StgValue><ssdm name="p_22_i"/></StgValue>
</operation>

<operation id="3194" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2572">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:77  %WBRAM_2_0_8_load = load float* %WBRAM_2_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_0_8_load"/></StgValue>
</operation>

<operation id="3195" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2576">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:79  %WBRAM_2_1_8_load = load float* %WBRAM_2_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_1_8_load"/></StgValue>
</operation>

<operation id="3196" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2580">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="863" bw="32" op_0_bw="10">
<![CDATA[
_ifconv50:81  %WBRAM_2_2_8_load = load float* %WBRAM_2_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_2_2_8_load"/></StgValue>
</operation>

<operation id="3197" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2568">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="864" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv50:82  %tmp_19 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_2_0_8_load, float %WBRAM_2_1_8_load, float %WBRAM_2_2_8_load, i2 %tmp_18)

]]></node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="3198" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="865" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:83  %p_24_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_19

]]></node>
<StgValue><ssdm name="p_24_i"/></StgValue>
</operation>

<operation id="3199" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="879" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:97  %sel_tmp55 = icmp eq i3 %weightID_2_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp55"/></StgValue>
</operation>

<operation id="3200" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="880" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:98  %sel_tmp56 = and i1 %tmp_162_0_i, %sel_tmp55

]]></node>
<StgValue><ssdm name="sel_tmp56"/></StgValue>
</operation>

<operation id="3201" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="881" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:99  %sel_tmp57 = select i1 %sel_tmp56, float %weights_temp_5_2, float %sel_tmp54

]]></node>
<StgValue><ssdm name="sel_tmp57"/></StgValue>
</operation>

<operation id="3202" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="882" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:100  %sel_tmp58 = icmp eq i3 %weightID_2_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp58"/></StgValue>
</operation>

<operation id="3203" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="883" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:101  %sel_tmp59 = and i1 %tmp_162_0_i, %sel_tmp58

]]></node>
<StgValue><ssdm name="sel_tmp59"/></StgValue>
</operation>

<operation id="3204" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="884" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:102  %sel_tmp60 = select i1 %sel_tmp59, float %weights_temp_6_2, float %sel_tmp57

]]></node>
<StgValue><ssdm name="sel_tmp60"/></StgValue>
</operation>

<operation id="3205" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="885" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv50:103  %sel_tmp61 = icmp eq i3 %weightID_2_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp61"/></StgValue>
</operation>

<operation id="3206" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="886" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv50:104  %sel_tmp62 = and i1 %tmp_162_0_i, %sel_tmp61

]]></node>
<StgValue><ssdm name="sel_tmp62"/></StgValue>
</operation>

<operation id="3207" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="887" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv50:105  %weights_local_load_2_4_i = select i1 %sel_tmp62, float %weights_temp_0_2, float %sel_tmp60

]]></node>
<StgValue><ssdm name="weights_local_load_2_4_i"/></StgValue>
</operation>

<operation id="3208" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="891" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:109  %tmp_166_2_3_i = fmul float %p_19_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_2_3_i"/></StgValue>
</operation>

<operation id="3209" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="895" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:113  %tmp_166_2_7_i = fmul float %p_23_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_2_7_i"/></StgValue>
</operation>

<operation id="3210" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="899" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:117  %accumulator_2_2_i = fadd float %accumulator_2_1_i, %tmp_166_2_2_i

]]></node>
<StgValue><ssdm name="accumulator_2_2_i"/></StgValue>
</operation>

<operation id="3211" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="972" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:44  %p_27_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_3

]]></node>
<StgValue><ssdm name="p_27_i"/></StgValue>
</operation>

<operation id="3212" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="981" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:53  %WBRAM_3_0_5_load = load float* %WBRAM_3_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_5_load"/></StgValue>
</operation>

<operation id="3213" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="983" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:55  %WBRAM_3_1_5_load = load float* %WBRAM_3_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_5_load"/></StgValue>
</operation>

<operation id="3214" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="985" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:57  %WBRAM_3_2_5_load = load float* %WBRAM_3_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_5_load"/></StgValue>
</operation>

<operation id="3215" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="986" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:58  %weights_temp_5_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_5_load, float %WBRAM_3_1_5_load, float %WBRAM_3_2_5_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_5_3"/></StgValue>
</operation>

<operation id="3216" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="987" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:59  %p_29_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_3

]]></node>
<StgValue><ssdm name="p_29_i"/></StgValue>
</operation>

<operation id="3217" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="989" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:61  %WBRAM_3_0_6_load = load float* %WBRAM_3_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_6_load"/></StgValue>
</operation>

<operation id="3218" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="991" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:63  %WBRAM_3_1_6_load = load float* %WBRAM_3_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_6_load"/></StgValue>
</operation>

<operation id="3219" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="993" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:65  %WBRAM_3_2_6_load = load float* %WBRAM_3_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_6_load"/></StgValue>
</operation>

<operation id="3220" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="994" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:66  %weights_temp_6_3 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_6_load, float %WBRAM_3_1_6_load, float %WBRAM_3_2_6_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="weights_temp_6_3"/></StgValue>
</operation>

<operation id="3221" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="995" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:67  %p_30_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_3

]]></node>
<StgValue><ssdm name="p_30_i"/></StgValue>
</operation>

<operation id="3222" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2588">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:77  %WBRAM_3_0_8_load = load float* %WBRAM_3_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_0_8_load"/></StgValue>
</operation>

<operation id="3223" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2592">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:79  %WBRAM_3_1_8_load = load float* %WBRAM_3_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_1_8_load"/></StgValue>
</operation>

<operation id="3224" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2596">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1009" bw="32" op_0_bw="10">
<![CDATA[
_ifconv77:81  %WBRAM_3_2_8_load = load float* %WBRAM_3_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_3_2_8_load"/></StgValue>
</operation>

<operation id="3225" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2584">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1010" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv77:82  %tmp_26 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_3_0_8_load, float %WBRAM_3_1_8_load, float %WBRAM_3_2_8_load, i2 %tmp_25)

]]></node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="3226" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1011" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:83  %p_32_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_26

]]></node>
<StgValue><ssdm name="p_32_i"/></StgValue>
</operation>

<operation id="3227" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1025" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:97  %sel_tmp76 = icmp eq i3 %weightID_3_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp76"/></StgValue>
</operation>

<operation id="3228" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1026" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:98  %sel_tmp77 = and i1 %tmp_162_0_i, %sel_tmp76

]]></node>
<StgValue><ssdm name="sel_tmp77"/></StgValue>
</operation>

<operation id="3229" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1027" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:99  %sel_tmp78 = select i1 %sel_tmp77, float %weights_temp_5_3, float %sel_tmp75

]]></node>
<StgValue><ssdm name="sel_tmp78"/></StgValue>
</operation>

<operation id="3230" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1028" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:100  %sel_tmp79 = icmp eq i3 %weightID_3_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp79"/></StgValue>
</operation>

<operation id="3231" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1029" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:101  %sel_tmp80 = and i1 %tmp_162_0_i, %sel_tmp79

]]></node>
<StgValue><ssdm name="sel_tmp80"/></StgValue>
</operation>

<operation id="3232" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1030" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:102  %sel_tmp81 = select i1 %sel_tmp80, float %weights_temp_6_3, float %sel_tmp78

]]></node>
<StgValue><ssdm name="sel_tmp81"/></StgValue>
</operation>

<operation id="3233" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1031" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv77:103  %sel_tmp82 = icmp eq i3 %weightID_3_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp82"/></StgValue>
</operation>

<operation id="3234" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1032" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv77:104  %sel_tmp83 = and i1 %tmp_162_0_i, %sel_tmp82

]]></node>
<StgValue><ssdm name="sel_tmp83"/></StgValue>
</operation>

<operation id="3235" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1033" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv77:105  %weights_local_load_3_4_i = select i1 %sel_tmp83, float %weights_temp_0_3, float %sel_tmp81

]]></node>
<StgValue><ssdm name="weights_local_load_3_4_i"/></StgValue>
</operation>

<operation id="3236" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1037" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:109  %tmp_166_3_3_i = fmul float %p_27_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_3_3_i"/></StgValue>
</operation>

<operation id="3237" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1041" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:113  %tmp_166_3_7_i = fmul float %p_31_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_3_7_i"/></StgValue>
</operation>

<operation id="3238" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1045" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:117  %accumulator_3_2_i = fadd float %accumulator_3_1_i, %tmp_166_3_2_i

]]></node>
<StgValue><ssdm name="accumulator_3_2_i"/></StgValue>
</operation>

<operation id="3239" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1118" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:44  %p_35_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_4

]]></node>
<StgValue><ssdm name="p_35_i"/></StgValue>
</operation>

<operation id="3240" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1127" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:53  %WBRAM_4_0_5_load = load float* %WBRAM_4_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_5_load"/></StgValue>
</operation>

<operation id="3241" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1129" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:55  %WBRAM_4_1_5_load = load float* %WBRAM_4_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_5_load"/></StgValue>
</operation>

<operation id="3242" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1131" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:57  %WBRAM_4_2_5_load = load float* %WBRAM_4_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_5_load"/></StgValue>
</operation>

<operation id="3243" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1132" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:58  %weights_temp_5_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_5_load, float %WBRAM_4_1_5_load, float %WBRAM_4_2_5_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_5_4"/></StgValue>
</operation>

<operation id="3244" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1133" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:59  %p_37_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_4

]]></node>
<StgValue><ssdm name="p_37_i"/></StgValue>
</operation>

<operation id="3245" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1135" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:61  %WBRAM_4_0_6_load = load float* %WBRAM_4_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_6_load"/></StgValue>
</operation>

<operation id="3246" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1137" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:63  %WBRAM_4_1_6_load = load float* %WBRAM_4_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_6_load"/></StgValue>
</operation>

<operation id="3247" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1139" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:65  %WBRAM_4_2_6_load = load float* %WBRAM_4_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_6_load"/></StgValue>
</operation>

<operation id="3248" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1140" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:66  %weights_temp_6_4 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_6_load, float %WBRAM_4_1_6_load, float %WBRAM_4_2_6_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="weights_temp_6_4"/></StgValue>
</operation>

<operation id="3249" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1141" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:67  %p_38_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_4

]]></node>
<StgValue><ssdm name="p_38_i"/></StgValue>
</operation>

<operation id="3250" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2604">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:77  %WBRAM_4_0_8_load = load float* %WBRAM_4_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_0_8_load"/></StgValue>
</operation>

<operation id="3251" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2608">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:79  %WBRAM_4_1_8_load = load float* %WBRAM_4_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_1_8_load"/></StgValue>
</operation>

<operation id="3252" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2612">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1155" bw="32" op_0_bw="10">
<![CDATA[
_ifconv104:81  %WBRAM_4_2_8_load = load float* %WBRAM_4_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_4_2_8_load"/></StgValue>
</operation>

<operation id="3253" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2600">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1156" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv104:82  %tmp_33 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_4_0_8_load, float %WBRAM_4_1_8_load, float %WBRAM_4_2_8_load, i2 %tmp_32)

]]></node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="3254" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1157" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:83  %p_40_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_33

]]></node>
<StgValue><ssdm name="p_40_i"/></StgValue>
</operation>

<operation id="3255" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1171" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:97  %sel_tmp97 = icmp eq i3 %weightID_4_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp97"/></StgValue>
</operation>

<operation id="3256" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:98  %sel_tmp98 = and i1 %tmp_162_0_i, %sel_tmp97

]]></node>
<StgValue><ssdm name="sel_tmp98"/></StgValue>
</operation>

<operation id="3257" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1173" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:99  %sel_tmp99 = select i1 %sel_tmp98, float %weights_temp_5_4, float %sel_tmp96

]]></node>
<StgValue><ssdm name="sel_tmp99"/></StgValue>
</operation>

<operation id="3258" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1174" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:100  %sel_tmp100 = icmp eq i3 %weightID_4_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp100"/></StgValue>
</operation>

<operation id="3259" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1175" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:101  %sel_tmp101 = and i1 %tmp_162_0_i, %sel_tmp100

]]></node>
<StgValue><ssdm name="sel_tmp101"/></StgValue>
</operation>

<operation id="3260" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1176" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:102  %sel_tmp102 = select i1 %sel_tmp101, float %weights_temp_6_4, float %sel_tmp99

]]></node>
<StgValue><ssdm name="sel_tmp102"/></StgValue>
</operation>

<operation id="3261" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1177" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv104:103  %sel_tmp103 = icmp eq i3 %weightID_4_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp103"/></StgValue>
</operation>

<operation id="3262" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1178" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv104:104  %sel_tmp104 = and i1 %tmp_162_0_i, %sel_tmp103

]]></node>
<StgValue><ssdm name="sel_tmp104"/></StgValue>
</operation>

<operation id="3263" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1179" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv104:105  %weights_local_load_4_4_i = select i1 %sel_tmp104, float %weights_temp_0_4, float %sel_tmp102

]]></node>
<StgValue><ssdm name="weights_local_load_4_4_i"/></StgValue>
</operation>

<operation id="3264" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:109  %tmp_166_4_3_i = fmul float %p_35_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_4_3_i"/></StgValue>
</operation>

<operation id="3265" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1187" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:113  %tmp_166_4_7_i = fmul float %p_39_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_4_7_i"/></StgValue>
</operation>

<operation id="3266" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1191" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:117  %accumulator_4_2_i = fadd float %accumulator_4_1_i, %tmp_166_4_2_i

]]></node>
<StgValue><ssdm name="accumulator_4_2_i"/></StgValue>
</operation>

<operation id="3267" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1264" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:44  %p_43_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_5

]]></node>
<StgValue><ssdm name="p_43_i"/></StgValue>
</operation>

<operation id="3268" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1273" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:53  %WBRAM_5_0_5_load = load float* %WBRAM_5_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_5_load"/></StgValue>
</operation>

<operation id="3269" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1275" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:55  %WBRAM_5_1_5_load = load float* %WBRAM_5_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_5_load"/></StgValue>
</operation>

<operation id="3270" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1277" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:57  %WBRAM_5_2_5_load = load float* %WBRAM_5_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_5_load"/></StgValue>
</operation>

<operation id="3271" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1278" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:58  %weights_temp_5_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_5_load, float %WBRAM_5_1_5_load, float %WBRAM_5_2_5_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_5_5"/></StgValue>
</operation>

<operation id="3272" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1279" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:59  %p_45_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_5

]]></node>
<StgValue><ssdm name="p_45_i"/></StgValue>
</operation>

<operation id="3273" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1281" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:61  %WBRAM_5_0_6_load = load float* %WBRAM_5_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_6_load"/></StgValue>
</operation>

<operation id="3274" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1283" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:63  %WBRAM_5_1_6_load = load float* %WBRAM_5_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_6_load"/></StgValue>
</operation>

<operation id="3275" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1285" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:65  %WBRAM_5_2_6_load = load float* %WBRAM_5_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_6_load"/></StgValue>
</operation>

<operation id="3276" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1286" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:66  %weights_temp_6_5 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_6_load, float %WBRAM_5_1_6_load, float %WBRAM_5_2_6_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="weights_temp_6_5"/></StgValue>
</operation>

<operation id="3277" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1287" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:67  %p_46_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_5

]]></node>
<StgValue><ssdm name="p_46_i"/></StgValue>
</operation>

<operation id="3278" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2620">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:77  %WBRAM_5_0_8_load = load float* %WBRAM_5_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_0_8_load"/></StgValue>
</operation>

<operation id="3279" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2624">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:79  %WBRAM_5_1_8_load = load float* %WBRAM_5_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_1_8_load"/></StgValue>
</operation>

<operation id="3280" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2628">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1301" bw="32" op_0_bw="10">
<![CDATA[
_ifconv131:81  %WBRAM_5_2_8_load = load float* %WBRAM_5_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_5_2_8_load"/></StgValue>
</operation>

<operation id="3281" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2616">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1302" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv131:82  %tmp_40 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_5_0_8_load, float %WBRAM_5_1_8_load, float %WBRAM_5_2_8_load, i2 %tmp_39)

]]></node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="3282" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1303" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:83  %p_48_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_40

]]></node>
<StgValue><ssdm name="p_48_i"/></StgValue>
</operation>

<operation id="3283" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1317" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:97  %sel_tmp118 = icmp eq i3 %weightID_5_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp118"/></StgValue>
</operation>

<operation id="3284" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1318" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:98  %sel_tmp119 = and i1 %tmp_162_0_i, %sel_tmp118

]]></node>
<StgValue><ssdm name="sel_tmp119"/></StgValue>
</operation>

<operation id="3285" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1319" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:99  %sel_tmp120 = select i1 %sel_tmp119, float %weights_temp_5_5, float %sel_tmp117

]]></node>
<StgValue><ssdm name="sel_tmp120"/></StgValue>
</operation>

<operation id="3286" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1320" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:100  %sel_tmp121 = icmp eq i3 %weightID_5_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp121"/></StgValue>
</operation>

<operation id="3287" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1321" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:101  %sel_tmp122 = and i1 %tmp_162_0_i, %sel_tmp121

]]></node>
<StgValue><ssdm name="sel_tmp122"/></StgValue>
</operation>

<operation id="3288" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1322" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:102  %sel_tmp123 = select i1 %sel_tmp122, float %weights_temp_6_5, float %sel_tmp120

]]></node>
<StgValue><ssdm name="sel_tmp123"/></StgValue>
</operation>

<operation id="3289" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1323" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv131:103  %sel_tmp124 = icmp eq i3 %weightID_5_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp124"/></StgValue>
</operation>

<operation id="3290" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1324" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv131:104  %sel_tmp125 = and i1 %tmp_162_0_i, %sel_tmp124

]]></node>
<StgValue><ssdm name="sel_tmp125"/></StgValue>
</operation>

<operation id="3291" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1325" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv131:105  %weights_local_load_5_4_i = select i1 %sel_tmp125, float %weights_temp_0_5, float %sel_tmp123

]]></node>
<StgValue><ssdm name="weights_local_load_5_4_i"/></StgValue>
</operation>

<operation id="3292" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1329" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:109  %tmp_166_5_3_i = fmul float %p_43_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_5_3_i"/></StgValue>
</operation>

<operation id="3293" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1333" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:113  %tmp_166_5_7_i = fmul float %p_47_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_5_7_i"/></StgValue>
</operation>

<operation id="3294" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1337" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:117  %accumulator_5_2_i = fadd float %accumulator_5_1_i, %tmp_166_5_2_i

]]></node>
<StgValue><ssdm name="accumulator_5_2_i"/></StgValue>
</operation>

<operation id="3295" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1410" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:44  %p_51_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_6

]]></node>
<StgValue><ssdm name="p_51_i"/></StgValue>
</operation>

<operation id="3296" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1419" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:53  %WBRAM_6_0_5_load = load float* %WBRAM_6_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_5_load"/></StgValue>
</operation>

<operation id="3297" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1421" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:55  %WBRAM_6_1_5_load = load float* %WBRAM_6_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_5_load"/></StgValue>
</operation>

<operation id="3298" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1423" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:57  %WBRAM_6_2_5_load = load float* %WBRAM_6_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_5_load"/></StgValue>
</operation>

<operation id="3299" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1424" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:58  %weights_temp_5_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_5_load, float %WBRAM_6_1_5_load, float %WBRAM_6_2_5_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_5_6"/></StgValue>
</operation>

<operation id="3300" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1425" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:59  %p_53_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_6

]]></node>
<StgValue><ssdm name="p_53_i"/></StgValue>
</operation>

<operation id="3301" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1427" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:61  %WBRAM_6_0_6_load = load float* %WBRAM_6_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_6_load"/></StgValue>
</operation>

<operation id="3302" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1429" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:63  %WBRAM_6_1_6_load = load float* %WBRAM_6_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_6_load"/></StgValue>
</operation>

<operation id="3303" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1431" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:65  %WBRAM_6_2_6_load = load float* %WBRAM_6_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_6_load"/></StgValue>
</operation>

<operation id="3304" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1432" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:66  %weights_temp_6_6 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_6_load, float %WBRAM_6_1_6_load, float %WBRAM_6_2_6_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="weights_temp_6_6"/></StgValue>
</operation>

<operation id="3305" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1433" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:67  %p_54_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_6

]]></node>
<StgValue><ssdm name="p_54_i"/></StgValue>
</operation>

<operation id="3306" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2636">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:77  %WBRAM_6_0_8_load = load float* %WBRAM_6_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_0_8_load"/></StgValue>
</operation>

<operation id="3307" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2640">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:79  %WBRAM_6_1_8_load = load float* %WBRAM_6_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_1_8_load"/></StgValue>
</operation>

<operation id="3308" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2644">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1447" bw="32" op_0_bw="10">
<![CDATA[
_ifconv158:81  %WBRAM_6_2_8_load = load float* %WBRAM_6_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_6_2_8_load"/></StgValue>
</operation>

<operation id="3309" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2632">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1448" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv158:82  %tmp_47 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_6_0_8_load, float %WBRAM_6_1_8_load, float %WBRAM_6_2_8_load, i2 %tmp_46)

]]></node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="3310" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1449" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:83  %p_56_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_47

]]></node>
<StgValue><ssdm name="p_56_i"/></StgValue>
</operation>

<operation id="3311" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1463" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:97  %sel_tmp139 = icmp eq i3 %weightID_6_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp139"/></StgValue>
</operation>

<operation id="3312" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1464" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:98  %sel_tmp140 = and i1 %tmp_162_0_i, %sel_tmp139

]]></node>
<StgValue><ssdm name="sel_tmp140"/></StgValue>
</operation>

<operation id="3313" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1465" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:99  %sel_tmp141 = select i1 %sel_tmp140, float %weights_temp_5_6, float %sel_tmp138

]]></node>
<StgValue><ssdm name="sel_tmp141"/></StgValue>
</operation>

<operation id="3314" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1466" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:100  %sel_tmp142 = icmp eq i3 %weightID_6_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp142"/></StgValue>
</operation>

<operation id="3315" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1467" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:101  %sel_tmp143 = and i1 %tmp_162_0_i, %sel_tmp142

]]></node>
<StgValue><ssdm name="sel_tmp143"/></StgValue>
</operation>

<operation id="3316" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1468" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:102  %sel_tmp144 = select i1 %sel_tmp143, float %weights_temp_6_6, float %sel_tmp141

]]></node>
<StgValue><ssdm name="sel_tmp144"/></StgValue>
</operation>

<operation id="3317" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1469" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv158:103  %sel_tmp145 = icmp eq i3 %weightID_6_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp145"/></StgValue>
</operation>

<operation id="3318" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1470" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv158:104  %sel_tmp146 = and i1 %tmp_162_0_i, %sel_tmp145

]]></node>
<StgValue><ssdm name="sel_tmp146"/></StgValue>
</operation>

<operation id="3319" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1471" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv158:105  %weights_local_load_6_4_i = select i1 %sel_tmp146, float %weights_temp_0_6, float %sel_tmp144

]]></node>
<StgValue><ssdm name="weights_local_load_6_4_i"/></StgValue>
</operation>

<operation id="3320" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1475" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:109  %tmp_166_6_3_i = fmul float %p_51_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_6_3_i"/></StgValue>
</operation>

<operation id="3321" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1479" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:113  %tmp_166_6_7_i = fmul float %p_55_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_6_7_i"/></StgValue>
</operation>

<operation id="3322" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:117  %accumulator_6_2_i = fadd float %accumulator_6_1_i, %tmp_166_6_2_i

]]></node>
<StgValue><ssdm name="accumulator_6_2_i"/></StgValue>
</operation>

<operation id="3323" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1556" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:44  %p_59_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_7

]]></node>
<StgValue><ssdm name="p_59_i"/></StgValue>
</operation>

<operation id="3324" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1565" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:53  %WBRAM_7_0_5_load = load float* %WBRAM_7_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_5_load"/></StgValue>
</operation>

<operation id="3325" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1567" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:55  %WBRAM_7_1_5_load = load float* %WBRAM_7_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_5_load"/></StgValue>
</operation>

<operation id="3326" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1569" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:57  %WBRAM_7_2_5_load = load float* %WBRAM_7_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_5_load"/></StgValue>
</operation>

<operation id="3327" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1570" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:58  %weights_temp_5_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_5_load, float %WBRAM_7_1_5_load, float %WBRAM_7_2_5_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_5_7"/></StgValue>
</operation>

<operation id="3328" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1571" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:59  %p_61_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_7

]]></node>
<StgValue><ssdm name="p_61_i"/></StgValue>
</operation>

<operation id="3329" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1573" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:61  %WBRAM_7_0_6_load = load float* %WBRAM_7_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_6_load"/></StgValue>
</operation>

<operation id="3330" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1575" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:63  %WBRAM_7_1_6_load = load float* %WBRAM_7_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_6_load"/></StgValue>
</operation>

<operation id="3331" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1577" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:65  %WBRAM_7_2_6_load = load float* %WBRAM_7_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_6_load"/></StgValue>
</operation>

<operation id="3332" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1578" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:66  %weights_temp_6_7 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_6_load, float %WBRAM_7_1_6_load, float %WBRAM_7_2_6_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="weights_temp_6_7"/></StgValue>
</operation>

<operation id="3333" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1579" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:67  %p_62_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_7

]]></node>
<StgValue><ssdm name="p_62_i"/></StgValue>
</operation>

<operation id="3334" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2652">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:77  %WBRAM_7_0_8_load = load float* %WBRAM_7_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_0_8_load"/></StgValue>
</operation>

<operation id="3335" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2656">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:79  %WBRAM_7_1_8_load = load float* %WBRAM_7_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_1_8_load"/></StgValue>
</operation>

<operation id="3336" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2660">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1593" bw="32" op_0_bw="10">
<![CDATA[
_ifconv185:81  %WBRAM_7_2_8_load = load float* %WBRAM_7_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_7_2_8_load"/></StgValue>
</operation>

<operation id="3337" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2648">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1594" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv185:82  %tmp_54 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_7_0_8_load, float %WBRAM_7_1_8_load, float %WBRAM_7_2_8_load, i2 %tmp_53)

]]></node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="3338" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1595" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:83  %p_64_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_54

]]></node>
<StgValue><ssdm name="p_64_i"/></StgValue>
</operation>

<operation id="3339" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1609" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:97  %sel_tmp160 = icmp eq i3 %weightID_7_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp160"/></StgValue>
</operation>

<operation id="3340" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1610" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:98  %sel_tmp161 = and i1 %tmp_162_0_i, %sel_tmp160

]]></node>
<StgValue><ssdm name="sel_tmp161"/></StgValue>
</operation>

<operation id="3341" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1611" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:99  %sel_tmp162 = select i1 %sel_tmp161, float %weights_temp_5_7, float %sel_tmp159

]]></node>
<StgValue><ssdm name="sel_tmp162"/></StgValue>
</operation>

<operation id="3342" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1612" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:100  %sel_tmp163 = icmp eq i3 %weightID_7_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp163"/></StgValue>
</operation>

<operation id="3343" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1613" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:101  %sel_tmp164 = and i1 %tmp_162_0_i, %sel_tmp163

]]></node>
<StgValue><ssdm name="sel_tmp164"/></StgValue>
</operation>

<operation id="3344" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1614" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:102  %sel_tmp165 = select i1 %sel_tmp164, float %weights_temp_6_7, float %sel_tmp162

]]></node>
<StgValue><ssdm name="sel_tmp165"/></StgValue>
</operation>

<operation id="3345" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1615" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv185:103  %sel_tmp166 = icmp eq i3 %weightID_7_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp166"/></StgValue>
</operation>

<operation id="3346" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1616" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv185:104  %sel_tmp167 = and i1 %tmp_162_0_i, %sel_tmp166

]]></node>
<StgValue><ssdm name="sel_tmp167"/></StgValue>
</operation>

<operation id="3347" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1617" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv185:105  %weights_local_load_7_4_i = select i1 %sel_tmp167, float %weights_temp_0_7, float %sel_tmp165

]]></node>
<StgValue><ssdm name="weights_local_load_7_4_i"/></StgValue>
</operation>

<operation id="3348" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:109  %tmp_166_7_3_i = fmul float %p_59_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_7_3_i"/></StgValue>
</operation>

<operation id="3349" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1625" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:113  %tmp_166_7_7_i = fmul float %p_63_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_7_7_i"/></StgValue>
</operation>

<operation id="3350" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1629" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:117  %accumulator_7_2_i = fadd float %accumulator_7_1_i, %tmp_166_7_2_i

]]></node>
<StgValue><ssdm name="accumulator_7_2_i"/></StgValue>
</operation>

<operation id="3351" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1702" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:44  %p_67_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_8

]]></node>
<StgValue><ssdm name="p_67_i"/></StgValue>
</operation>

<operation id="3352" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1711" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:53  %WBRAM_8_0_5_load = load float* %WBRAM_8_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_5_load"/></StgValue>
</operation>

<operation id="3353" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1713" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:55  %WBRAM_8_1_5_load = load float* %WBRAM_8_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_5_load"/></StgValue>
</operation>

<operation id="3354" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1715" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:57  %WBRAM_8_2_5_load = load float* %WBRAM_8_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_5_load"/></StgValue>
</operation>

<operation id="3355" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1716" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:58  %weights_temp_5_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_5_load, float %WBRAM_8_1_5_load, float %WBRAM_8_2_5_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_5_8"/></StgValue>
</operation>

<operation id="3356" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1717" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:59  %p_69_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_8

]]></node>
<StgValue><ssdm name="p_69_i"/></StgValue>
</operation>

<operation id="3357" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1719" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:61  %WBRAM_8_0_6_load = load float* %WBRAM_8_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_6_load"/></StgValue>
</operation>

<operation id="3358" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1721" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:63  %WBRAM_8_1_6_load = load float* %WBRAM_8_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_6_load"/></StgValue>
</operation>

<operation id="3359" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1723" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:65  %WBRAM_8_2_6_load = load float* %WBRAM_8_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_6_load"/></StgValue>
</operation>

<operation id="3360" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1724" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:66  %weights_temp_6_8 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_6_load, float %WBRAM_8_1_6_load, float %WBRAM_8_2_6_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="weights_temp_6_8"/></StgValue>
</operation>

<operation id="3361" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1725" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:67  %p_70_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_8

]]></node>
<StgValue><ssdm name="p_70_i"/></StgValue>
</operation>

<operation id="3362" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2668">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:77  %WBRAM_8_0_8_load = load float* %WBRAM_8_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_0_8_load"/></StgValue>
</operation>

<operation id="3363" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2672">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:79  %WBRAM_8_1_8_load = load float* %WBRAM_8_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_1_8_load"/></StgValue>
</operation>

<operation id="3364" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2676">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1739" bw="32" op_0_bw="10">
<![CDATA[
_ifconv212:81  %WBRAM_8_2_8_load = load float* %WBRAM_8_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_8_2_8_load"/></StgValue>
</operation>

<operation id="3365" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2664">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1740" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv212:82  %tmp_61 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_8_0_8_load, float %WBRAM_8_1_8_load, float %WBRAM_8_2_8_load, i2 %tmp_60)

]]></node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="3366" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1741" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:83  %p_72_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_61

]]></node>
<StgValue><ssdm name="p_72_i"/></StgValue>
</operation>

<operation id="3367" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1755" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:97  %sel_tmp181 = icmp eq i3 %weightID_8_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp181"/></StgValue>
</operation>

<operation id="3368" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1756" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:98  %sel_tmp182 = and i1 %tmp_162_0_i, %sel_tmp181

]]></node>
<StgValue><ssdm name="sel_tmp182"/></StgValue>
</operation>

<operation id="3369" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1757" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:99  %sel_tmp183 = select i1 %sel_tmp182, float %weights_temp_5_8, float %sel_tmp180

]]></node>
<StgValue><ssdm name="sel_tmp183"/></StgValue>
</operation>

<operation id="3370" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1758" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:100  %sel_tmp184 = icmp eq i3 %weightID_8_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp184"/></StgValue>
</operation>

<operation id="3371" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1759" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:101  %sel_tmp185 = and i1 %tmp_162_0_i, %sel_tmp184

]]></node>
<StgValue><ssdm name="sel_tmp185"/></StgValue>
</operation>

<operation id="3372" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1760" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:102  %sel_tmp186 = select i1 %sel_tmp185, float %weights_temp_6_8, float %sel_tmp183

]]></node>
<StgValue><ssdm name="sel_tmp186"/></StgValue>
</operation>

<operation id="3373" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1761" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv212:103  %sel_tmp187 = icmp eq i3 %weightID_8_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp187"/></StgValue>
</operation>

<operation id="3374" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1762" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv212:104  %sel_tmp188 = and i1 %tmp_162_0_i, %sel_tmp187

]]></node>
<StgValue><ssdm name="sel_tmp188"/></StgValue>
</operation>

<operation id="3375" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1763" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv212:105  %weights_local_load_8_4_i = select i1 %sel_tmp188, float %weights_temp_0_8, float %sel_tmp186

]]></node>
<StgValue><ssdm name="weights_local_load_8_4_i"/></StgValue>
</operation>

<operation id="3376" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:109  %tmp_166_8_3_i = fmul float %p_67_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_8_3_i"/></StgValue>
</operation>

<operation id="3377" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1771" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:113  %tmp_166_8_7_i = fmul float %p_71_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_8_7_i"/></StgValue>
</operation>

<operation id="3378" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1775" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:117  %accumulator_8_2_i = fadd float %accumulator_8_1_i, %tmp_166_8_2_i

]]></node>
<StgValue><ssdm name="accumulator_8_2_i"/></StgValue>
</operation>

<operation id="3379" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1848" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:44  %p_75_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_9

]]></node>
<StgValue><ssdm name="p_75_i"/></StgValue>
</operation>

<operation id="3380" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1857" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:53  %WBRAM_9_0_5_load = load float* %WBRAM_9_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_5_load"/></StgValue>
</operation>

<operation id="3381" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1859" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:55  %WBRAM_9_1_5_load = load float* %WBRAM_9_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_5_load"/></StgValue>
</operation>

<operation id="3382" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1861" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:57  %WBRAM_9_2_5_load = load float* %WBRAM_9_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_5_load"/></StgValue>
</operation>

<operation id="3383" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1862" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:58  %weights_temp_5_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_5_load, float %WBRAM_9_1_5_load, float %WBRAM_9_2_5_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_5_9"/></StgValue>
</operation>

<operation id="3384" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1863" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:59  %p_77_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_9

]]></node>
<StgValue><ssdm name="p_77_i"/></StgValue>
</operation>

<operation id="3385" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1865" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:61  %WBRAM_9_0_6_load = load float* %WBRAM_9_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_6_load"/></StgValue>
</operation>

<operation id="3386" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1867" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:63  %WBRAM_9_1_6_load = load float* %WBRAM_9_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_6_load"/></StgValue>
</operation>

<operation id="3387" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1869" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:65  %WBRAM_9_2_6_load = load float* %WBRAM_9_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_6_load"/></StgValue>
</operation>

<operation id="3388" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1870" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:66  %weights_temp_6_9 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_6_load, float %WBRAM_9_1_6_load, float %WBRAM_9_2_6_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="weights_temp_6_9"/></StgValue>
</operation>

<operation id="3389" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1871" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:67  %p_78_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_9

]]></node>
<StgValue><ssdm name="p_78_i"/></StgValue>
</operation>

<operation id="3390" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2684">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1881" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:77  %WBRAM_9_0_8_load = load float* %WBRAM_9_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_0_8_load"/></StgValue>
</operation>

<operation id="3391" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2688">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1883" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:79  %WBRAM_9_1_8_load = load float* %WBRAM_9_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_1_8_load"/></StgValue>
</operation>

<operation id="3392" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2692">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1885" bw="32" op_0_bw="10">
<![CDATA[
_ifconv239:81  %WBRAM_9_2_8_load = load float* %WBRAM_9_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_9_2_8_load"/></StgValue>
</operation>

<operation id="3393" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2680">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1886" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv239:82  %tmp_68 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_9_0_8_load, float %WBRAM_9_1_8_load, float %WBRAM_9_2_8_load, i2 %tmp_67)

]]></node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="3394" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1887" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:83  %p_80_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_68

]]></node>
<StgValue><ssdm name="p_80_i"/></StgValue>
</operation>

<operation id="3395" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1901" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:97  %sel_tmp202 = icmp eq i3 %weightID_9_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp202"/></StgValue>
</operation>

<operation id="3396" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1902" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:98  %sel_tmp203 = and i1 %tmp_162_0_i, %sel_tmp202

]]></node>
<StgValue><ssdm name="sel_tmp203"/></StgValue>
</operation>

<operation id="3397" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1903" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:99  %sel_tmp204 = select i1 %sel_tmp203, float %weights_temp_5_9, float %sel_tmp201

]]></node>
<StgValue><ssdm name="sel_tmp204"/></StgValue>
</operation>

<operation id="3398" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1904" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:100  %sel_tmp205 = icmp eq i3 %weightID_9_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp205"/></StgValue>
</operation>

<operation id="3399" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1905" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:101  %sel_tmp206 = and i1 %tmp_162_0_i, %sel_tmp205

]]></node>
<StgValue><ssdm name="sel_tmp206"/></StgValue>
</operation>

<operation id="3400" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1906" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:102  %sel_tmp207 = select i1 %sel_tmp206, float %weights_temp_6_9, float %sel_tmp204

]]></node>
<StgValue><ssdm name="sel_tmp207"/></StgValue>
</operation>

<operation id="3401" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1907" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv239:103  %sel_tmp208 = icmp eq i3 %weightID_9_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp208"/></StgValue>
</operation>

<operation id="3402" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1908" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv239:104  %sel_tmp209 = and i1 %tmp_162_0_i, %sel_tmp208

]]></node>
<StgValue><ssdm name="sel_tmp209"/></StgValue>
</operation>

<operation id="3403" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1909" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv239:105  %weights_local_load_9_4_i = select i1 %sel_tmp209, float %weights_temp_0_9, float %sel_tmp207

]]></node>
<StgValue><ssdm name="weights_local_load_9_4_i"/></StgValue>
</operation>

<operation id="3404" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:109  %tmp_166_9_3_i = fmul float %p_75_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_9_3_i"/></StgValue>
</operation>

<operation id="3405" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1917" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:113  %tmp_166_9_7_i = fmul float %p_79_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_9_7_i"/></StgValue>
</operation>

<operation id="3406" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1921" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:117  %accumulator_9_2_i = fadd float %accumulator_9_1_i, %tmp_166_9_2_i

]]></node>
<StgValue><ssdm name="accumulator_9_2_i"/></StgValue>
</operation>

<operation id="3407" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1994" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:44  %p_83_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_10

]]></node>
<StgValue><ssdm name="p_83_i"/></StgValue>
</operation>

<operation id="3408" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2003" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:53  %WBRAM_10_0_5_load = load float* %WBRAM_10_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_5_load"/></StgValue>
</operation>

<operation id="3409" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2005" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:55  %WBRAM_10_1_5_load = load float* %WBRAM_10_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_5_load"/></StgValue>
</operation>

<operation id="3410" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2007" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:57  %WBRAM_10_2_5_load = load float* %WBRAM_10_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_5_load"/></StgValue>
</operation>

<operation id="3411" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2008" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:58  %weights_temp_5_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_5_load, float %WBRAM_10_1_5_load, float %WBRAM_10_2_5_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_5_10"/></StgValue>
</operation>

<operation id="3412" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2009" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:59  %p_85_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_10

]]></node>
<StgValue><ssdm name="p_85_i"/></StgValue>
</operation>

<operation id="3413" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2011" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:61  %WBRAM_10_0_6_load = load float* %WBRAM_10_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_6_load"/></StgValue>
</operation>

<operation id="3414" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2013" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:63  %WBRAM_10_1_6_load = load float* %WBRAM_10_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_6_load"/></StgValue>
</operation>

<operation id="3415" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2015" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:65  %WBRAM_10_2_6_load = load float* %WBRAM_10_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_6_load"/></StgValue>
</operation>

<operation id="3416" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2016" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:66  %weights_temp_6_10 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_6_load, float %WBRAM_10_1_6_load, float %WBRAM_10_2_6_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="weights_temp_6_10"/></StgValue>
</operation>

<operation id="3417" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2017" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:67  %p_86_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_10

]]></node>
<StgValue><ssdm name="p_86_i"/></StgValue>
</operation>

<operation id="3418" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2700">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2027" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:77  %WBRAM_10_0_8_load = load float* %WBRAM_10_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_0_8_load"/></StgValue>
</operation>

<operation id="3419" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2704">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2029" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:79  %WBRAM_10_1_8_load = load float* %WBRAM_10_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_1_8_load"/></StgValue>
</operation>

<operation id="3420" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2708">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2031" bw="32" op_0_bw="10">
<![CDATA[
_ifconv266:81  %WBRAM_10_2_8_load = load float* %WBRAM_10_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_10_2_8_load"/></StgValue>
</operation>

<operation id="3421" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2696">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2032" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv266:82  %tmp_75 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_10_0_8_load, float %WBRAM_10_1_8_load, float %WBRAM_10_2_8_load, i2 %tmp_74)

]]></node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="3422" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2033" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:83  %p_88_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_75

]]></node>
<StgValue><ssdm name="p_88_i"/></StgValue>
</operation>

<operation id="3423" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2047" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:97  %sel_tmp223 = icmp eq i3 %weightID_i_28, -3

]]></node>
<StgValue><ssdm name="sel_tmp223"/></StgValue>
</operation>

<operation id="3424" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2048" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:98  %sel_tmp224 = and i1 %tmp_162_0_i, %sel_tmp223

]]></node>
<StgValue><ssdm name="sel_tmp224"/></StgValue>
</operation>

<operation id="3425" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2049" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:99  %sel_tmp225 = select i1 %sel_tmp224, float %weights_temp_5_10, float %sel_tmp222

]]></node>
<StgValue><ssdm name="sel_tmp225"/></StgValue>
</operation>

<operation id="3426" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2050" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:100  %sel_tmp226 = icmp eq i3 %weightID_i_28, -2

]]></node>
<StgValue><ssdm name="sel_tmp226"/></StgValue>
</operation>

<operation id="3427" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2051" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:101  %sel_tmp227 = and i1 %tmp_162_0_i, %sel_tmp226

]]></node>
<StgValue><ssdm name="sel_tmp227"/></StgValue>
</operation>

<operation id="3428" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2052" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:102  %sel_tmp228 = select i1 %sel_tmp227, float %weights_temp_6_10, float %sel_tmp225

]]></node>
<StgValue><ssdm name="sel_tmp228"/></StgValue>
</operation>

<operation id="3429" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2053" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv266:103  %sel_tmp229 = icmp eq i3 %weightID_i_28, 0

]]></node>
<StgValue><ssdm name="sel_tmp229"/></StgValue>
</operation>

<operation id="3430" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2054" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv266:104  %sel_tmp230 = and i1 %tmp_162_0_i, %sel_tmp229

]]></node>
<StgValue><ssdm name="sel_tmp230"/></StgValue>
</operation>

<operation id="3431" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2055" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv266:105  %weights_local_load_10_4_i = select i1 %sel_tmp230, float %weights_temp_0_10, float %sel_tmp228

]]></node>
<StgValue><ssdm name="weights_local_load_10_4_i"/></StgValue>
</operation>

<operation id="3432" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:109  %tmp_166_10_3_i = fmul float %p_83_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_10_3_i"/></StgValue>
</operation>

<operation id="3433" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2063" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:113  %tmp_166_10_7_i = fmul float %p_87_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_10_7_i"/></StgValue>
</operation>

<operation id="3434" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2067" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:117  %accumulator_10_2_i = fadd float %accumulator_10_1_i, %tmp_166_10_2_i

]]></node>
<StgValue><ssdm name="accumulator_10_2_i"/></StgValue>
</operation>

<operation id="3435" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2140" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:44  %p_91_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_11

]]></node>
<StgValue><ssdm name="p_91_i"/></StgValue>
</operation>

<operation id="3436" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2149" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:53  %WBRAM_11_0_5_load = load float* %WBRAM_11_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_5_load"/></StgValue>
</operation>

<operation id="3437" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2151" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:55  %WBRAM_11_1_5_load = load float* %WBRAM_11_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_5_load"/></StgValue>
</operation>

<operation id="3438" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2153" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:57  %WBRAM_11_2_5_load = load float* %WBRAM_11_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_5_load"/></StgValue>
</operation>

<operation id="3439" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2154" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:58  %weights_temp_5_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_5_load, float %WBRAM_11_1_5_load, float %WBRAM_11_2_5_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_5_11"/></StgValue>
</operation>

<operation id="3440" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2155" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:59  %p_93_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_11

]]></node>
<StgValue><ssdm name="p_93_i"/></StgValue>
</operation>

<operation id="3441" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2157" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:61  %WBRAM_11_0_6_load = load float* %WBRAM_11_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_6_load"/></StgValue>
</operation>

<operation id="3442" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2159" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:63  %WBRAM_11_1_6_load = load float* %WBRAM_11_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_6_load"/></StgValue>
</operation>

<operation id="3443" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2161" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:65  %WBRAM_11_2_6_load = load float* %WBRAM_11_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_6_load"/></StgValue>
</operation>

<operation id="3444" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2162" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:66  %weights_temp_6_11 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_6_load, float %WBRAM_11_1_6_load, float %WBRAM_11_2_6_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="weights_temp_6_11"/></StgValue>
</operation>

<operation id="3445" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2163" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:67  %p_94_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_11

]]></node>
<StgValue><ssdm name="p_94_i"/></StgValue>
</operation>

<operation id="3446" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2716">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2173" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:77  %WBRAM_11_0_8_load = load float* %WBRAM_11_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_0_8_load"/></StgValue>
</operation>

<operation id="3447" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2720">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2175" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:79  %WBRAM_11_1_8_load = load float* %WBRAM_11_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_1_8_load"/></StgValue>
</operation>

<operation id="3448" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2724">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2177" bw="32" op_0_bw="10">
<![CDATA[
_ifconv293:81  %WBRAM_11_2_8_load = load float* %WBRAM_11_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_11_2_8_load"/></StgValue>
</operation>

<operation id="3449" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2712">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2178" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv293:82  %tmp_82 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_11_0_8_load, float %WBRAM_11_1_8_load, float %WBRAM_11_2_8_load, i2 %tmp_81)

]]></node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="3450" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2179" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:83  %p_96_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_82

]]></node>
<StgValue><ssdm name="p_96_i"/></StgValue>
</operation>

<operation id="3451" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2193" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:97  %sel_tmp244 = icmp eq i3 %weightID_10_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp244"/></StgValue>
</operation>

<operation id="3452" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2194" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:98  %sel_tmp245 = and i1 %tmp_162_0_i, %sel_tmp244

]]></node>
<StgValue><ssdm name="sel_tmp245"/></StgValue>
</operation>

<operation id="3453" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2195" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:99  %sel_tmp246 = select i1 %sel_tmp245, float %weights_temp_5_11, float %sel_tmp243

]]></node>
<StgValue><ssdm name="sel_tmp246"/></StgValue>
</operation>

<operation id="3454" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2196" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:100  %sel_tmp247 = icmp eq i3 %weightID_10_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp247"/></StgValue>
</operation>

<operation id="3455" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2197" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:101  %sel_tmp248 = and i1 %tmp_162_0_i, %sel_tmp247

]]></node>
<StgValue><ssdm name="sel_tmp248"/></StgValue>
</operation>

<operation id="3456" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2198" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:102  %sel_tmp249 = select i1 %sel_tmp248, float %weights_temp_6_11, float %sel_tmp246

]]></node>
<StgValue><ssdm name="sel_tmp249"/></StgValue>
</operation>

<operation id="3457" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2199" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv293:103  %sel_tmp250 = icmp eq i3 %weightID_10_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp250"/></StgValue>
</operation>

<operation id="3458" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2200" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv293:104  %sel_tmp251 = and i1 %tmp_162_0_i, %sel_tmp250

]]></node>
<StgValue><ssdm name="sel_tmp251"/></StgValue>
</operation>

<operation id="3459" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2201" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv293:105  %weights_local_load_11_4_i = select i1 %sel_tmp251, float %weights_temp_0_11, float %sel_tmp249

]]></node>
<StgValue><ssdm name="weights_local_load_11_4_i"/></StgValue>
</operation>

<operation id="3460" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:109  %tmp_166_11_3_i = fmul float %p_91_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_11_3_i"/></StgValue>
</operation>

<operation id="3461" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2209" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:113  %tmp_166_11_7_i = fmul float %p_95_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_11_7_i"/></StgValue>
</operation>

<operation id="3462" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2213" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:117  %accumulator_11_2_i = fadd float %accumulator_11_1_i, %tmp_166_11_2_i

]]></node>
<StgValue><ssdm name="accumulator_11_2_i"/></StgValue>
</operation>

<operation id="3463" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2286" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:44  %p_99_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_12

]]></node>
<StgValue><ssdm name="p_99_i"/></StgValue>
</operation>

<operation id="3464" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2295" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:53  %WBRAM_12_0_5_load = load float* %WBRAM_12_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_5_load"/></StgValue>
</operation>

<operation id="3465" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2297" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:55  %WBRAM_12_1_5_load = load float* %WBRAM_12_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_5_load"/></StgValue>
</operation>

<operation id="3466" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2299" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:57  %WBRAM_12_2_5_load = load float* %WBRAM_12_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_5_load"/></StgValue>
</operation>

<operation id="3467" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2300" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:58  %weights_temp_5_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_5_load, float %WBRAM_12_1_5_load, float %WBRAM_12_2_5_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_5_12"/></StgValue>
</operation>

<operation id="3468" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2301" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:59  %p_101_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_12

]]></node>
<StgValue><ssdm name="p_101_i"/></StgValue>
</operation>

<operation id="3469" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2303" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:61  %WBRAM_12_0_6_load = load float* %WBRAM_12_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_6_load"/></StgValue>
</operation>

<operation id="3470" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2305" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:63  %WBRAM_12_1_6_load = load float* %WBRAM_12_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_6_load"/></StgValue>
</operation>

<operation id="3471" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2307" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:65  %WBRAM_12_2_6_load = load float* %WBRAM_12_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_6_load"/></StgValue>
</operation>

<operation id="3472" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2308" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:66  %weights_temp_6_12 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_6_load, float %WBRAM_12_1_6_load, float %WBRAM_12_2_6_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="weights_temp_6_12"/></StgValue>
</operation>

<operation id="3473" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2309" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:67  %p_102_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_12

]]></node>
<StgValue><ssdm name="p_102_i"/></StgValue>
</operation>

<operation id="3474" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2732">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2319" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:77  %WBRAM_12_0_8_load = load float* %WBRAM_12_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_0_8_load"/></StgValue>
</operation>

<operation id="3475" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2736">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2321" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:79  %WBRAM_12_1_8_load = load float* %WBRAM_12_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_1_8_load"/></StgValue>
</operation>

<operation id="3476" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2740">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2323" bw="32" op_0_bw="10">
<![CDATA[
_ifconv320:81  %WBRAM_12_2_8_load = load float* %WBRAM_12_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_12_2_8_load"/></StgValue>
</operation>

<operation id="3477" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2728">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2324" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv320:82  %tmp_89 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_12_0_8_load, float %WBRAM_12_1_8_load, float %WBRAM_12_2_8_load, i2 %tmp_88)

]]></node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="3478" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2325" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:83  %p_104_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_89

]]></node>
<StgValue><ssdm name="p_104_i"/></StgValue>
</operation>

<operation id="3479" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2339" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:97  %sel_tmp265 = icmp eq i3 %weightID_11_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp265"/></StgValue>
</operation>

<operation id="3480" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2340" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:98  %sel_tmp266 = and i1 %tmp_162_0_i, %sel_tmp265

]]></node>
<StgValue><ssdm name="sel_tmp266"/></StgValue>
</operation>

<operation id="3481" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2341" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:99  %sel_tmp267 = select i1 %sel_tmp266, float %weights_temp_5_12, float %sel_tmp264

]]></node>
<StgValue><ssdm name="sel_tmp267"/></StgValue>
</operation>

<operation id="3482" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2342" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:100  %sel_tmp268 = icmp eq i3 %weightID_11_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp268"/></StgValue>
</operation>

<operation id="3483" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2343" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:101  %sel_tmp269 = and i1 %tmp_162_0_i, %sel_tmp268

]]></node>
<StgValue><ssdm name="sel_tmp269"/></StgValue>
</operation>

<operation id="3484" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2344" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:102  %sel_tmp270 = select i1 %sel_tmp269, float %weights_temp_6_12, float %sel_tmp267

]]></node>
<StgValue><ssdm name="sel_tmp270"/></StgValue>
</operation>

<operation id="3485" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2345" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv320:103  %sel_tmp271 = icmp eq i3 %weightID_11_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp271"/></StgValue>
</operation>

<operation id="3486" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2346" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv320:104  %sel_tmp272 = and i1 %tmp_162_0_i, %sel_tmp271

]]></node>
<StgValue><ssdm name="sel_tmp272"/></StgValue>
</operation>

<operation id="3487" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2347" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv320:105  %weights_local_load_12_4_i = select i1 %sel_tmp272, float %weights_temp_0_12, float %sel_tmp270

]]></node>
<StgValue><ssdm name="weights_local_load_12_4_i"/></StgValue>
</operation>

<operation id="3488" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:109  %tmp_166_12_3_i = fmul float %p_99_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_12_3_i"/></StgValue>
</operation>

<operation id="3489" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2355" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:113  %tmp_166_12_7_i = fmul float %p_103_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_12_7_i"/></StgValue>
</operation>

<operation id="3490" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2359" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:117  %accumulator_12_2_i = fadd float %accumulator_12_1_i, %tmp_166_12_2_i

]]></node>
<StgValue><ssdm name="accumulator_12_2_i"/></StgValue>
</operation>

<operation id="3491" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2432" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:44  %p_107_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_13

]]></node>
<StgValue><ssdm name="p_107_i"/></StgValue>
</operation>

<operation id="3492" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2441" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:53  %WBRAM_13_0_5_load = load float* %WBRAM_13_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_5_load"/></StgValue>
</operation>

<operation id="3493" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2443" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:55  %WBRAM_13_1_5_load = load float* %WBRAM_13_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_5_load"/></StgValue>
</operation>

<operation id="3494" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2445" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:57  %WBRAM_13_2_5_load = load float* %WBRAM_13_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_5_load"/></StgValue>
</operation>

<operation id="3495" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2446" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:58  %weights_temp_5_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_5_load, float %WBRAM_13_1_5_load, float %WBRAM_13_2_5_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_5_13"/></StgValue>
</operation>

<operation id="3496" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2447" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:59  %p_109_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_13

]]></node>
<StgValue><ssdm name="p_109_i"/></StgValue>
</operation>

<operation id="3497" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2449" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:61  %WBRAM_13_0_6_load = load float* %WBRAM_13_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_6_load"/></StgValue>
</operation>

<operation id="3498" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2451" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:63  %WBRAM_13_1_6_load = load float* %WBRAM_13_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_6_load"/></StgValue>
</operation>

<operation id="3499" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2453" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:65  %WBRAM_13_2_6_load = load float* %WBRAM_13_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_6_load"/></StgValue>
</operation>

<operation id="3500" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2454" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:66  %weights_temp_6_13 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_6_load, float %WBRAM_13_1_6_load, float %WBRAM_13_2_6_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="weights_temp_6_13"/></StgValue>
</operation>

<operation id="3501" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2455" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:67  %p_110_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_13

]]></node>
<StgValue><ssdm name="p_110_i"/></StgValue>
</operation>

<operation id="3502" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2748">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2465" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:77  %WBRAM_13_0_8_load = load float* %WBRAM_13_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_0_8_load"/></StgValue>
</operation>

<operation id="3503" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2752">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2467" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:79  %WBRAM_13_1_8_load = load float* %WBRAM_13_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_1_8_load"/></StgValue>
</operation>

<operation id="3504" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2756">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2469" bw="32" op_0_bw="10">
<![CDATA[
_ifconv347:81  %WBRAM_13_2_8_load = load float* %WBRAM_13_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_13_2_8_load"/></StgValue>
</operation>

<operation id="3505" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2744">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2470" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv347:82  %tmp_96 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_13_0_8_load, float %WBRAM_13_1_8_load, float %WBRAM_13_2_8_load, i2 %tmp_95)

]]></node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="3506" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2471" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:83  %p_112_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_96

]]></node>
<StgValue><ssdm name="p_112_i"/></StgValue>
</operation>

<operation id="3507" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2485" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:97  %sel_tmp286 = icmp eq i3 %weightID_12_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp286"/></StgValue>
</operation>

<operation id="3508" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2486" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:98  %sel_tmp287 = and i1 %tmp_162_0_i, %sel_tmp286

]]></node>
<StgValue><ssdm name="sel_tmp287"/></StgValue>
</operation>

<operation id="3509" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2487" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:99  %sel_tmp288 = select i1 %sel_tmp287, float %weights_temp_5_13, float %sel_tmp285

]]></node>
<StgValue><ssdm name="sel_tmp288"/></StgValue>
</operation>

<operation id="3510" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2488" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:100  %sel_tmp289 = icmp eq i3 %weightID_12_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp289"/></StgValue>
</operation>

<operation id="3511" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2489" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:101  %sel_tmp290 = and i1 %tmp_162_0_i, %sel_tmp289

]]></node>
<StgValue><ssdm name="sel_tmp290"/></StgValue>
</operation>

<operation id="3512" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2490" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:102  %sel_tmp291 = select i1 %sel_tmp290, float %weights_temp_6_13, float %sel_tmp288

]]></node>
<StgValue><ssdm name="sel_tmp291"/></StgValue>
</operation>

<operation id="3513" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2491" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv347:103  %sel_tmp292 = icmp eq i3 %weightID_12_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp292"/></StgValue>
</operation>

<operation id="3514" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2492" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv347:104  %sel_tmp293 = and i1 %tmp_162_0_i, %sel_tmp292

]]></node>
<StgValue><ssdm name="sel_tmp293"/></StgValue>
</operation>

<operation id="3515" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2493" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv347:105  %weights_local_load_13_4_i = select i1 %sel_tmp293, float %weights_temp_0_13, float %sel_tmp291

]]></node>
<StgValue><ssdm name="weights_local_load_13_4_i"/></StgValue>
</operation>

<operation id="3516" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:109  %tmp_166_13_3_i = fmul float %p_107_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_13_3_i"/></StgValue>
</operation>

<operation id="3517" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2501" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:113  %tmp_166_13_7_i = fmul float %p_111_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_13_7_i"/></StgValue>
</operation>

<operation id="3518" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2505" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:117  %accumulator_13_2_i = fadd float %accumulator_13_1_i, %tmp_166_13_2_i

]]></node>
<StgValue><ssdm name="accumulator_13_2_i"/></StgValue>
</operation>

<operation id="3519" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2578" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:44  %p_115_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_14

]]></node>
<StgValue><ssdm name="p_115_i"/></StgValue>
</operation>

<operation id="3520" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2587" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:53  %WBRAM_14_0_5_load = load float* %WBRAM_14_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_5_load"/></StgValue>
</operation>

<operation id="3521" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2589" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:55  %WBRAM_14_1_5_load = load float* %WBRAM_14_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_5_load"/></StgValue>
</operation>

<operation id="3522" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2591" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:57  %WBRAM_14_2_5_load = load float* %WBRAM_14_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_5_load"/></StgValue>
</operation>

<operation id="3523" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2592" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:58  %weights_temp_5_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_5_load, float %WBRAM_14_1_5_load, float %WBRAM_14_2_5_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_5_14"/></StgValue>
</operation>

<operation id="3524" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2593" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:59  %p_117_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_14

]]></node>
<StgValue><ssdm name="p_117_i"/></StgValue>
</operation>

<operation id="3525" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2595" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:61  %WBRAM_14_0_6_load = load float* %WBRAM_14_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_6_load"/></StgValue>
</operation>

<operation id="3526" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2597" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:63  %WBRAM_14_1_6_load = load float* %WBRAM_14_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_6_load"/></StgValue>
</operation>

<operation id="3527" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2599" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:65  %WBRAM_14_2_6_load = load float* %WBRAM_14_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_6_load"/></StgValue>
</operation>

<operation id="3528" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2600" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:66  %weights_temp_6_14 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_6_load, float %WBRAM_14_1_6_load, float %WBRAM_14_2_6_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="weights_temp_6_14"/></StgValue>
</operation>

<operation id="3529" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2601" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:67  %p_118_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_14

]]></node>
<StgValue><ssdm name="p_118_i"/></StgValue>
</operation>

<operation id="3530" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2764">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2611" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:77  %WBRAM_14_0_8_load = load float* %WBRAM_14_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_0_8_load"/></StgValue>
</operation>

<operation id="3531" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2768">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2613" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:79  %WBRAM_14_1_8_load = load float* %WBRAM_14_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_1_8_load"/></StgValue>
</operation>

<operation id="3532" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2772">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2615" bw="32" op_0_bw="10">
<![CDATA[
_ifconv374:81  %WBRAM_14_2_8_load = load float* %WBRAM_14_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_14_2_8_load"/></StgValue>
</operation>

<operation id="3533" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2760">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2616" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv374:82  %tmp_103 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_14_0_8_load, float %WBRAM_14_1_8_load, float %WBRAM_14_2_8_load, i2 %tmp_102)

]]></node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="3534" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2617" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:83  %p_120_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_103

]]></node>
<StgValue><ssdm name="p_120_i"/></StgValue>
</operation>

<operation id="3535" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2631" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:97  %sel_tmp307 = icmp eq i3 %weightID_13_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp307"/></StgValue>
</operation>

<operation id="3536" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2632" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:98  %sel_tmp308 = and i1 %tmp_162_0_i, %sel_tmp307

]]></node>
<StgValue><ssdm name="sel_tmp308"/></StgValue>
</operation>

<operation id="3537" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2633" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:99  %sel_tmp309 = select i1 %sel_tmp308, float %weights_temp_5_14, float %sel_tmp306

]]></node>
<StgValue><ssdm name="sel_tmp309"/></StgValue>
</operation>

<operation id="3538" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2634" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:100  %sel_tmp310 = icmp eq i3 %weightID_13_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp310"/></StgValue>
</operation>

<operation id="3539" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2635" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:101  %sel_tmp311 = and i1 %tmp_162_0_i, %sel_tmp310

]]></node>
<StgValue><ssdm name="sel_tmp311"/></StgValue>
</operation>

<operation id="3540" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2636" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:102  %sel_tmp312 = select i1 %sel_tmp311, float %weights_temp_6_14, float %sel_tmp309

]]></node>
<StgValue><ssdm name="sel_tmp312"/></StgValue>
</operation>

<operation id="3541" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2637" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv374:103  %sel_tmp313 = icmp eq i3 %weightID_13_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp313"/></StgValue>
</operation>

<operation id="3542" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2638" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv374:104  %sel_tmp314 = and i1 %tmp_162_0_i, %sel_tmp313

]]></node>
<StgValue><ssdm name="sel_tmp314"/></StgValue>
</operation>

<operation id="3543" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2639" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv374:105  %weights_local_load_14_4_i = select i1 %sel_tmp314, float %weights_temp_0_14, float %sel_tmp312

]]></node>
<StgValue><ssdm name="weights_local_load_14_4_i"/></StgValue>
</operation>

<operation id="3544" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:109  %tmp_166_14_3_i = fmul float %p_115_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_14_3_i"/></StgValue>
</operation>

<operation id="3545" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2647" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:113  %tmp_166_14_7_i = fmul float %p_119_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_14_7_i"/></StgValue>
</operation>

<operation id="3546" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2651" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:117  %accumulator_14_2_i = fadd float %accumulator_14_1_i, %tmp_166_14_2_i

]]></node>
<StgValue><ssdm name="accumulator_14_2_i"/></StgValue>
</operation>

<operation id="3547" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2724" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:44  %p_123_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_3_15

]]></node>
<StgValue><ssdm name="p_123_i"/></StgValue>
</operation>

<operation id="3548" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2733" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:53  %WBRAM_15_0_5_load = load float* %WBRAM_15_0_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_5_load"/></StgValue>
</operation>

<operation id="3549" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2735" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:55  %WBRAM_15_1_5_load = load float* %WBRAM_15_1_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_5_load"/></StgValue>
</operation>

<operation id="3550" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2737" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:57  %WBRAM_15_2_5_load = load float* %WBRAM_15_2_5_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_5_load"/></StgValue>
</operation>

<operation id="3551" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2738" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:58  %weights_temp_5_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_5_load, float %WBRAM_15_1_5_load, float %WBRAM_15_2_5_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_5_15"/></StgValue>
</operation>

<operation id="3552" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2739" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:59  %p_125_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_5_15

]]></node>
<StgValue><ssdm name="p_125_i"/></StgValue>
</operation>

<operation id="3553" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2741" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:61  %WBRAM_15_0_6_load = load float* %WBRAM_15_0_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_6_load"/></StgValue>
</operation>

<operation id="3554" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2743" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:63  %WBRAM_15_1_6_load = load float* %WBRAM_15_1_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_6_load"/></StgValue>
</operation>

<operation id="3555" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2745" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:65  %WBRAM_15_2_6_load = load float* %WBRAM_15_2_6_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_6_load"/></StgValue>
</operation>

<operation id="3556" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2746" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:66  %weights_temp_6_15 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_6_load, float %WBRAM_15_1_6_load, float %WBRAM_15_2_6_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="weights_temp_6_15"/></StgValue>
</operation>

<operation id="3557" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2747" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:67  %p_126_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %weights_temp_6_15

]]></node>
<StgValue><ssdm name="p_126_i"/></StgValue>
</operation>

<operation id="3558" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2780">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2757" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:77  %WBRAM_15_0_8_load = load float* %WBRAM_15_0_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_0_8_load"/></StgValue>
</operation>

<operation id="3559" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2784">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2759" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:79  %WBRAM_15_1_8_load = load float* %WBRAM_15_1_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_1_8_load"/></StgValue>
</operation>

<operation id="3560" st_id="21" stage="1" lat="4">
<core>RAM_S2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2788">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2761" bw="32" op_0_bw="10">
<![CDATA[
_ifconv401:81  %WBRAM_15_2_8_load = load float* %WBRAM_15_2_8_addr, align 4

]]></node>
<StgValue><ssdm name="WBRAM_15_2_8_load"/></StgValue>
</operation>

<operation id="3561" st_id="21" stage="1" lat="1">
<core>MuxnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="2776">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
<literal name="tmp_162_0_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2762" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="2">
<![CDATA[
_ifconv401:82  %tmp_110 = call float @_ssdm_op_Mux.ap_auto.3float.i2(float %WBRAM_15_0_8_load, float %WBRAM_15_1_8_load, float %WBRAM_15_2_8_load, i2 %tmp_109)

]]></node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="3562" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2763" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:83  %p_128_i = select i1 %tmp_162_0_i, float 0.000000e+00, float %tmp_110

]]></node>
<StgValue><ssdm name="p_128_i"/></StgValue>
</operation>

<operation id="3563" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2777" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:97  %sel_tmp328 = icmp eq i3 %weightID_14_i, -3

]]></node>
<StgValue><ssdm name="sel_tmp328"/></StgValue>
</operation>

<operation id="3564" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2778" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:98  %sel_tmp329 = and i1 %tmp_162_0_i, %sel_tmp328

]]></node>
<StgValue><ssdm name="sel_tmp329"/></StgValue>
</operation>

<operation id="3565" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2779" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:99  %sel_tmp330 = select i1 %sel_tmp329, float %weights_temp_5_15, float %sel_tmp327

]]></node>
<StgValue><ssdm name="sel_tmp330"/></StgValue>
</operation>

<operation id="3566" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2780" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:100  %sel_tmp331 = icmp eq i3 %weightID_14_i, -2

]]></node>
<StgValue><ssdm name="sel_tmp331"/></StgValue>
</operation>

<operation id="3567" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2781" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:101  %sel_tmp332 = and i1 %tmp_162_0_i, %sel_tmp331

]]></node>
<StgValue><ssdm name="sel_tmp332"/></StgValue>
</operation>

<operation id="3568" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2782" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:102  %sel_tmp333 = select i1 %sel_tmp332, float %weights_temp_6_15, float %sel_tmp330

]]></node>
<StgValue><ssdm name="sel_tmp333"/></StgValue>
</operation>

<operation id="3569" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2783" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
_ifconv401:103  %sel_tmp334 = icmp eq i3 %weightID_14_i, 0

]]></node>
<StgValue><ssdm name="sel_tmp334"/></StgValue>
</operation>

<operation id="3570" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2784" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ifconv401:104  %sel_tmp335 = and i1 %tmp_162_0_i, %sel_tmp334

]]></node>
<StgValue><ssdm name="sel_tmp335"/></StgValue>
</operation>

<operation id="3571" st_id="21" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2785" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ifconv401:105  %weights_local_load_15_4_i = select i1 %sel_tmp335, float %weights_temp_0_15, float %sel_tmp333

]]></node>
<StgValue><ssdm name="weights_local_load_15_4_i"/></StgValue>
</operation>

<operation id="3572" st_id="21" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:109  %tmp_166_15_3_i = fmul float %p_123_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_15_3_i"/></StgValue>
</operation>

<operation id="3573" st_id="21" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2793" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:113  %tmp_166_15_7_i = fmul float %p_127_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_15_7_i"/></StgValue>
</operation>

<operation id="3574" st_id="21" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2797" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:117  %accumulator_15_2_i = fadd float %accumulator_15_1_i, %tmp_166_15_2_i

]]></node>
<StgValue><ssdm name="accumulator_15_2_i"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="3575" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="599" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:115  %tmp_166_0_3_i = fmul float %p_3_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_0_3_i"/></StgValue>
</operation>

<operation id="3576" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="600" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:116  %tmp_166_0_4_i = fmul float %weights_local_load_0_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_0_4_i"/></StgValue>
</operation>

<operation id="3577" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="601" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:117  %tmp_166_0_5_i = fmul float %p_5_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_0_5_i"/></StgValue>
</operation>

<operation id="3578" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="602" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:118  %tmp_166_0_6_i = fmul float %p_6_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_0_6_i"/></StgValue>
</operation>

<operation id="3579" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="603" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:119  %tmp_166_0_7_i = fmul float %p_7_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_0_7_i"/></StgValue>
</operation>

<operation id="3580" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="604" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:120  %tmp_166_0_8_i = fmul float %p_8_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_0_8_i"/></StgValue>
</operation>

<operation id="3581" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="607" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:123  %accumulator_0_2_i = fadd float %accumulator_0_1_i, %tmp_166_0_2_i

]]></node>
<StgValue><ssdm name="accumulator_0_2_i"/></StgValue>
</operation>

<operation id="3582" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="745" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:109  %tmp_166_1_3_i = fmul float %p_11_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_1_3_i"/></StgValue>
</operation>

<operation id="3583" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="746" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:110  %tmp_166_1_4_i = fmul float %weights_local_load_1_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_1_4_i"/></StgValue>
</operation>

<operation id="3584" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="747" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:111  %tmp_166_1_5_i = fmul float %p_13_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_1_5_i"/></StgValue>
</operation>

<operation id="3585" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="748" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:112  %tmp_166_1_6_i = fmul float %p_14_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_1_6_i"/></StgValue>
</operation>

<operation id="3586" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="749" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:113  %tmp_166_1_7_i = fmul float %p_15_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_1_7_i"/></StgValue>
</operation>

<operation id="3587" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="750" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:114  %tmp_166_1_8_i = fmul float %p_16_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_1_8_i"/></StgValue>
</operation>

<operation id="3588" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="753" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:117  %accumulator_1_2_i = fadd float %accumulator_1_1_i, %tmp_166_1_2_i

]]></node>
<StgValue><ssdm name="accumulator_1_2_i"/></StgValue>
</operation>

<operation id="3589" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="891" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:109  %tmp_166_2_3_i = fmul float %p_19_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_2_3_i"/></StgValue>
</operation>

<operation id="3590" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="892" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:110  %tmp_166_2_4_i = fmul float %weights_local_load_2_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_2_4_i"/></StgValue>
</operation>

<operation id="3591" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="893" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:111  %tmp_166_2_5_i = fmul float %p_21_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_2_5_i"/></StgValue>
</operation>

<operation id="3592" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="894" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:112  %tmp_166_2_6_i = fmul float %p_22_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_2_6_i"/></StgValue>
</operation>

<operation id="3593" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="895" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:113  %tmp_166_2_7_i = fmul float %p_23_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_2_7_i"/></StgValue>
</operation>

<operation id="3594" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="896" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:114  %tmp_166_2_8_i = fmul float %p_24_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_2_8_i"/></StgValue>
</operation>

<operation id="3595" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="899" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:117  %accumulator_2_2_i = fadd float %accumulator_2_1_i, %tmp_166_2_2_i

]]></node>
<StgValue><ssdm name="accumulator_2_2_i"/></StgValue>
</operation>

<operation id="3596" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1037" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:109  %tmp_166_3_3_i = fmul float %p_27_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_3_3_i"/></StgValue>
</operation>

<operation id="3597" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1038" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:110  %tmp_166_3_4_i = fmul float %weights_local_load_3_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_3_4_i"/></StgValue>
</operation>

<operation id="3598" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1039" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:111  %tmp_166_3_5_i = fmul float %p_29_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_3_5_i"/></StgValue>
</operation>

<operation id="3599" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1040" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:112  %tmp_166_3_6_i = fmul float %p_30_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_3_6_i"/></StgValue>
</operation>

<operation id="3600" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1041" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:113  %tmp_166_3_7_i = fmul float %p_31_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_3_7_i"/></StgValue>
</operation>

<operation id="3601" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1042" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:114  %tmp_166_3_8_i = fmul float %p_32_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_3_8_i"/></StgValue>
</operation>

<operation id="3602" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1045" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:117  %accumulator_3_2_i = fadd float %accumulator_3_1_i, %tmp_166_3_2_i

]]></node>
<StgValue><ssdm name="accumulator_3_2_i"/></StgValue>
</operation>

<operation id="3603" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:109  %tmp_166_4_3_i = fmul float %p_35_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_4_3_i"/></StgValue>
</operation>

<operation id="3604" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:110  %tmp_166_4_4_i = fmul float %weights_local_load_4_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_4_4_i"/></StgValue>
</operation>

<operation id="3605" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1185" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:111  %tmp_166_4_5_i = fmul float %p_37_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_4_5_i"/></StgValue>
</operation>

<operation id="3606" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1186" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:112  %tmp_166_4_6_i = fmul float %p_38_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_4_6_i"/></StgValue>
</operation>

<operation id="3607" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1187" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:113  %tmp_166_4_7_i = fmul float %p_39_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_4_7_i"/></StgValue>
</operation>

<operation id="3608" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1188" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:114  %tmp_166_4_8_i = fmul float %p_40_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_4_8_i"/></StgValue>
</operation>

<operation id="3609" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1191" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:117  %accumulator_4_2_i = fadd float %accumulator_4_1_i, %tmp_166_4_2_i

]]></node>
<StgValue><ssdm name="accumulator_4_2_i"/></StgValue>
</operation>

<operation id="3610" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1329" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:109  %tmp_166_5_3_i = fmul float %p_43_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_5_3_i"/></StgValue>
</operation>

<operation id="3611" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1330" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:110  %tmp_166_5_4_i = fmul float %weights_local_load_5_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_5_4_i"/></StgValue>
</operation>

<operation id="3612" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1331" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:111  %tmp_166_5_5_i = fmul float %p_45_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_5_5_i"/></StgValue>
</operation>

<operation id="3613" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1332" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:112  %tmp_166_5_6_i = fmul float %p_46_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_5_6_i"/></StgValue>
</operation>

<operation id="3614" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1333" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:113  %tmp_166_5_7_i = fmul float %p_47_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_5_7_i"/></StgValue>
</operation>

<operation id="3615" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1334" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:114  %tmp_166_5_8_i = fmul float %p_48_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_5_8_i"/></StgValue>
</operation>

<operation id="3616" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1337" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:117  %accumulator_5_2_i = fadd float %accumulator_5_1_i, %tmp_166_5_2_i

]]></node>
<StgValue><ssdm name="accumulator_5_2_i"/></StgValue>
</operation>

<operation id="3617" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1475" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:109  %tmp_166_6_3_i = fmul float %p_51_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_6_3_i"/></StgValue>
</operation>

<operation id="3618" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1476" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:110  %tmp_166_6_4_i = fmul float %weights_local_load_6_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_6_4_i"/></StgValue>
</operation>

<operation id="3619" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1477" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:111  %tmp_166_6_5_i = fmul float %p_53_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_6_5_i"/></StgValue>
</operation>

<operation id="3620" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1478" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:112  %tmp_166_6_6_i = fmul float %p_54_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_6_6_i"/></StgValue>
</operation>

<operation id="3621" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1479" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:113  %tmp_166_6_7_i = fmul float %p_55_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_6_7_i"/></StgValue>
</operation>

<operation id="3622" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1480" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:114  %tmp_166_6_8_i = fmul float %p_56_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_6_8_i"/></StgValue>
</operation>

<operation id="3623" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:117  %accumulator_6_2_i = fadd float %accumulator_6_1_i, %tmp_166_6_2_i

]]></node>
<StgValue><ssdm name="accumulator_6_2_i"/></StgValue>
</operation>

<operation id="3624" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:109  %tmp_166_7_3_i = fmul float %p_59_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_7_3_i"/></StgValue>
</operation>

<operation id="3625" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1622" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:110  %tmp_166_7_4_i = fmul float %weights_local_load_7_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_7_4_i"/></StgValue>
</operation>

<operation id="3626" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1623" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:111  %tmp_166_7_5_i = fmul float %p_61_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_7_5_i"/></StgValue>
</operation>

<operation id="3627" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1624" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:112  %tmp_166_7_6_i = fmul float %p_62_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_7_6_i"/></StgValue>
</operation>

<operation id="3628" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1625" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:113  %tmp_166_7_7_i = fmul float %p_63_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_7_7_i"/></StgValue>
</operation>

<operation id="3629" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1626" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:114  %tmp_166_7_8_i = fmul float %p_64_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_7_8_i"/></StgValue>
</operation>

<operation id="3630" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1629" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:117  %accumulator_7_2_i = fadd float %accumulator_7_1_i, %tmp_166_7_2_i

]]></node>
<StgValue><ssdm name="accumulator_7_2_i"/></StgValue>
</operation>

<operation id="3631" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:109  %tmp_166_8_3_i = fmul float %p_67_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_8_3_i"/></StgValue>
</operation>

<operation id="3632" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1768" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:110  %tmp_166_8_4_i = fmul float %weights_local_load_8_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_8_4_i"/></StgValue>
</operation>

<operation id="3633" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1769" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:111  %tmp_166_8_5_i = fmul float %p_69_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_8_5_i"/></StgValue>
</operation>

<operation id="3634" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1770" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:112  %tmp_166_8_6_i = fmul float %p_70_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_8_6_i"/></StgValue>
</operation>

<operation id="3635" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1771" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:113  %tmp_166_8_7_i = fmul float %p_71_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_8_7_i"/></StgValue>
</operation>

<operation id="3636" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1772" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:114  %tmp_166_8_8_i = fmul float %p_72_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_8_8_i"/></StgValue>
</operation>

<operation id="3637" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1775" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:117  %accumulator_8_2_i = fadd float %accumulator_8_1_i, %tmp_166_8_2_i

]]></node>
<StgValue><ssdm name="accumulator_8_2_i"/></StgValue>
</operation>

<operation id="3638" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:109  %tmp_166_9_3_i = fmul float %p_75_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_9_3_i"/></StgValue>
</operation>

<operation id="3639" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1914" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:110  %tmp_166_9_4_i = fmul float %weights_local_load_9_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_9_4_i"/></StgValue>
</operation>

<operation id="3640" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1915" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:111  %tmp_166_9_5_i = fmul float %p_77_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_9_5_i"/></StgValue>
</operation>

<operation id="3641" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1916" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:112  %tmp_166_9_6_i = fmul float %p_78_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_9_6_i"/></StgValue>
</operation>

<operation id="3642" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1917" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:113  %tmp_166_9_7_i = fmul float %p_79_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_9_7_i"/></StgValue>
</operation>

<operation id="3643" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1918" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:114  %tmp_166_9_8_i = fmul float %p_80_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_9_8_i"/></StgValue>
</operation>

<operation id="3644" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1921" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:117  %accumulator_9_2_i = fadd float %accumulator_9_1_i, %tmp_166_9_2_i

]]></node>
<StgValue><ssdm name="accumulator_9_2_i"/></StgValue>
</operation>

<operation id="3645" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:109  %tmp_166_10_3_i = fmul float %p_83_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_10_3_i"/></StgValue>
</operation>

<operation id="3646" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2060" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:110  %tmp_166_10_4_i = fmul float %weights_local_load_10_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_10_4_i"/></StgValue>
</operation>

<operation id="3647" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2061" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:111  %tmp_166_10_5_i = fmul float %p_85_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_10_5_i"/></StgValue>
</operation>

<operation id="3648" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2062" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:112  %tmp_166_10_6_i = fmul float %p_86_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_10_6_i"/></StgValue>
</operation>

<operation id="3649" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2063" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:113  %tmp_166_10_7_i = fmul float %p_87_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_10_7_i"/></StgValue>
</operation>

<operation id="3650" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2064" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:114  %tmp_166_10_8_i = fmul float %p_88_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_10_8_i"/></StgValue>
</operation>

<operation id="3651" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2067" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:117  %accumulator_10_2_i = fadd float %accumulator_10_1_i, %tmp_166_10_2_i

]]></node>
<StgValue><ssdm name="accumulator_10_2_i"/></StgValue>
</operation>

<operation id="3652" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:109  %tmp_166_11_3_i = fmul float %p_91_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_11_3_i"/></StgValue>
</operation>

<operation id="3653" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2206" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:110  %tmp_166_11_4_i = fmul float %weights_local_load_11_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_11_4_i"/></StgValue>
</operation>

<operation id="3654" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2207" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:111  %tmp_166_11_5_i = fmul float %p_93_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_11_5_i"/></StgValue>
</operation>

<operation id="3655" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2208" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:112  %tmp_166_11_6_i = fmul float %p_94_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_11_6_i"/></StgValue>
</operation>

<operation id="3656" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2209" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:113  %tmp_166_11_7_i = fmul float %p_95_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_11_7_i"/></StgValue>
</operation>

<operation id="3657" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2210" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:114  %tmp_166_11_8_i = fmul float %p_96_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_11_8_i"/></StgValue>
</operation>

<operation id="3658" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2213" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:117  %accumulator_11_2_i = fadd float %accumulator_11_1_i, %tmp_166_11_2_i

]]></node>
<StgValue><ssdm name="accumulator_11_2_i"/></StgValue>
</operation>

<operation id="3659" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:109  %tmp_166_12_3_i = fmul float %p_99_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_12_3_i"/></StgValue>
</operation>

<operation id="3660" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2352" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:110  %tmp_166_12_4_i = fmul float %weights_local_load_12_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_12_4_i"/></StgValue>
</operation>

<operation id="3661" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2353" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:111  %tmp_166_12_5_i = fmul float %p_101_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_12_5_i"/></StgValue>
</operation>

<operation id="3662" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2354" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:112  %tmp_166_12_6_i = fmul float %p_102_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_12_6_i"/></StgValue>
</operation>

<operation id="3663" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2355" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:113  %tmp_166_12_7_i = fmul float %p_103_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_12_7_i"/></StgValue>
</operation>

<operation id="3664" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2356" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:114  %tmp_166_12_8_i = fmul float %p_104_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_12_8_i"/></StgValue>
</operation>

<operation id="3665" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2359" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:117  %accumulator_12_2_i = fadd float %accumulator_12_1_i, %tmp_166_12_2_i

]]></node>
<StgValue><ssdm name="accumulator_12_2_i"/></StgValue>
</operation>

<operation id="3666" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:109  %tmp_166_13_3_i = fmul float %p_107_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_13_3_i"/></StgValue>
</operation>

<operation id="3667" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2498" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:110  %tmp_166_13_4_i = fmul float %weights_local_load_13_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_13_4_i"/></StgValue>
</operation>

<operation id="3668" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2499" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:111  %tmp_166_13_5_i = fmul float %p_109_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_13_5_i"/></StgValue>
</operation>

<operation id="3669" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2500" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:112  %tmp_166_13_6_i = fmul float %p_110_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_13_6_i"/></StgValue>
</operation>

<operation id="3670" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2501" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:113  %tmp_166_13_7_i = fmul float %p_111_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_13_7_i"/></StgValue>
</operation>

<operation id="3671" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2502" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:114  %tmp_166_13_8_i = fmul float %p_112_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_13_8_i"/></StgValue>
</operation>

<operation id="3672" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2505" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:117  %accumulator_13_2_i = fadd float %accumulator_13_1_i, %tmp_166_13_2_i

]]></node>
<StgValue><ssdm name="accumulator_13_2_i"/></StgValue>
</operation>

<operation id="3673" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:109  %tmp_166_14_3_i = fmul float %p_115_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_14_3_i"/></StgValue>
</operation>

<operation id="3674" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2644" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:110  %tmp_166_14_4_i = fmul float %weights_local_load_14_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_14_4_i"/></StgValue>
</operation>

<operation id="3675" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2645" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:111  %tmp_166_14_5_i = fmul float %p_117_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_14_5_i"/></StgValue>
</operation>

<operation id="3676" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2646" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:112  %tmp_166_14_6_i = fmul float %p_118_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_14_6_i"/></StgValue>
</operation>

<operation id="3677" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2647" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:113  %tmp_166_14_7_i = fmul float %p_119_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_14_7_i"/></StgValue>
</operation>

<operation id="3678" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2648" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:114  %tmp_166_14_8_i = fmul float %p_120_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_14_8_i"/></StgValue>
</operation>

<operation id="3679" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2651" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:117  %accumulator_14_2_i = fadd float %accumulator_14_1_i, %tmp_166_14_2_i

]]></node>
<StgValue><ssdm name="accumulator_14_2_i"/></StgValue>
</operation>

<operation id="3680" st_id="22" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:109  %tmp_166_15_3_i = fmul float %p_123_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_15_3_i"/></StgValue>
</operation>

<operation id="3681" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2790" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:110  %tmp_166_15_4_i = fmul float %weights_local_load_15_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_15_4_i"/></StgValue>
</operation>

<operation id="3682" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2791" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:111  %tmp_166_15_5_i = fmul float %p_125_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_15_5_i"/></StgValue>
</operation>

<operation id="3683" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2792" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:112  %tmp_166_15_6_i = fmul float %p_126_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_15_6_i"/></StgValue>
</operation>

<operation id="3684" st_id="22" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2793" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:113  %tmp_166_15_7_i = fmul float %p_127_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_15_7_i"/></StgValue>
</operation>

<operation id="3685" st_id="22" stage="4" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2794" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:114  %tmp_166_15_8_i = fmul float %p_128_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_15_8_i"/></StgValue>
</operation>

<operation id="3686" st_id="22" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2797" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:117  %accumulator_15_2_i = fadd float %accumulator_15_1_i, %tmp_166_15_2_i

]]></node>
<StgValue><ssdm name="accumulator_15_2_i"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="3687" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="599" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:115  %tmp_166_0_3_i = fmul float %p_3_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_0_3_i"/></StgValue>
</operation>

<operation id="3688" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="600" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:116  %tmp_166_0_4_i = fmul float %weights_local_load_0_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_0_4_i"/></StgValue>
</operation>

<operation id="3689" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="601" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:117  %tmp_166_0_5_i = fmul float %p_5_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_0_5_i"/></StgValue>
</operation>

<operation id="3690" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="602" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:118  %tmp_166_0_6_i = fmul float %p_6_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_0_6_i"/></StgValue>
</operation>

<operation id="3691" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="603" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:119  %tmp_166_0_7_i = fmul float %p_7_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_0_7_i"/></StgValue>
</operation>

<operation id="3692" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="604" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:120  %tmp_166_0_8_i = fmul float %p_8_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_0_8_i"/></StgValue>
</operation>

<operation id="3693" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="607" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:123  %accumulator_0_2_i = fadd float %accumulator_0_1_i, %tmp_166_0_2_i

]]></node>
<StgValue><ssdm name="accumulator_0_2_i"/></StgValue>
</operation>

<operation id="3694" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="745" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:109  %tmp_166_1_3_i = fmul float %p_11_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_1_3_i"/></StgValue>
</operation>

<operation id="3695" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="746" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:110  %tmp_166_1_4_i = fmul float %weights_local_load_1_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_1_4_i"/></StgValue>
</operation>

<operation id="3696" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="747" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:111  %tmp_166_1_5_i = fmul float %p_13_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_1_5_i"/></StgValue>
</operation>

<operation id="3697" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="748" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:112  %tmp_166_1_6_i = fmul float %p_14_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_1_6_i"/></StgValue>
</operation>

<operation id="3698" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="749" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:113  %tmp_166_1_7_i = fmul float %p_15_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_1_7_i"/></StgValue>
</operation>

<operation id="3699" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="750" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:114  %tmp_166_1_8_i = fmul float %p_16_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_1_8_i"/></StgValue>
</operation>

<operation id="3700" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="753" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:117  %accumulator_1_2_i = fadd float %accumulator_1_1_i, %tmp_166_1_2_i

]]></node>
<StgValue><ssdm name="accumulator_1_2_i"/></StgValue>
</operation>

<operation id="3701" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="891" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:109  %tmp_166_2_3_i = fmul float %p_19_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_2_3_i"/></StgValue>
</operation>

<operation id="3702" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="892" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:110  %tmp_166_2_4_i = fmul float %weights_local_load_2_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_2_4_i"/></StgValue>
</operation>

<operation id="3703" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="893" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:111  %tmp_166_2_5_i = fmul float %p_21_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_2_5_i"/></StgValue>
</operation>

<operation id="3704" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="894" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:112  %tmp_166_2_6_i = fmul float %p_22_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_2_6_i"/></StgValue>
</operation>

<operation id="3705" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="895" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:113  %tmp_166_2_7_i = fmul float %p_23_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_2_7_i"/></StgValue>
</operation>

<operation id="3706" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="896" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:114  %tmp_166_2_8_i = fmul float %p_24_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_2_8_i"/></StgValue>
</operation>

<operation id="3707" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="899" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:117  %accumulator_2_2_i = fadd float %accumulator_2_1_i, %tmp_166_2_2_i

]]></node>
<StgValue><ssdm name="accumulator_2_2_i"/></StgValue>
</operation>

<operation id="3708" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1037" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:109  %tmp_166_3_3_i = fmul float %p_27_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_3_3_i"/></StgValue>
</operation>

<operation id="3709" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1038" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:110  %tmp_166_3_4_i = fmul float %weights_local_load_3_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_3_4_i"/></StgValue>
</operation>

<operation id="3710" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1039" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:111  %tmp_166_3_5_i = fmul float %p_29_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_3_5_i"/></StgValue>
</operation>

<operation id="3711" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1040" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:112  %tmp_166_3_6_i = fmul float %p_30_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_3_6_i"/></StgValue>
</operation>

<operation id="3712" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1041" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:113  %tmp_166_3_7_i = fmul float %p_31_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_3_7_i"/></StgValue>
</operation>

<operation id="3713" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1042" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:114  %tmp_166_3_8_i = fmul float %p_32_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_3_8_i"/></StgValue>
</operation>

<operation id="3714" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1045" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:117  %accumulator_3_2_i = fadd float %accumulator_3_1_i, %tmp_166_3_2_i

]]></node>
<StgValue><ssdm name="accumulator_3_2_i"/></StgValue>
</operation>

<operation id="3715" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:109  %tmp_166_4_3_i = fmul float %p_35_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_4_3_i"/></StgValue>
</operation>

<operation id="3716" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:110  %tmp_166_4_4_i = fmul float %weights_local_load_4_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_4_4_i"/></StgValue>
</operation>

<operation id="3717" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1185" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:111  %tmp_166_4_5_i = fmul float %p_37_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_4_5_i"/></StgValue>
</operation>

<operation id="3718" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1186" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:112  %tmp_166_4_6_i = fmul float %p_38_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_4_6_i"/></StgValue>
</operation>

<operation id="3719" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1187" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:113  %tmp_166_4_7_i = fmul float %p_39_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_4_7_i"/></StgValue>
</operation>

<operation id="3720" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1188" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:114  %tmp_166_4_8_i = fmul float %p_40_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_4_8_i"/></StgValue>
</operation>

<operation id="3721" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1191" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:117  %accumulator_4_2_i = fadd float %accumulator_4_1_i, %tmp_166_4_2_i

]]></node>
<StgValue><ssdm name="accumulator_4_2_i"/></StgValue>
</operation>

<operation id="3722" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1329" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:109  %tmp_166_5_3_i = fmul float %p_43_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_5_3_i"/></StgValue>
</operation>

<operation id="3723" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1330" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:110  %tmp_166_5_4_i = fmul float %weights_local_load_5_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_5_4_i"/></StgValue>
</operation>

<operation id="3724" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1331" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:111  %tmp_166_5_5_i = fmul float %p_45_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_5_5_i"/></StgValue>
</operation>

<operation id="3725" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1332" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:112  %tmp_166_5_6_i = fmul float %p_46_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_5_6_i"/></StgValue>
</operation>

<operation id="3726" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1333" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:113  %tmp_166_5_7_i = fmul float %p_47_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_5_7_i"/></StgValue>
</operation>

<operation id="3727" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1334" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:114  %tmp_166_5_8_i = fmul float %p_48_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_5_8_i"/></StgValue>
</operation>

<operation id="3728" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1337" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:117  %accumulator_5_2_i = fadd float %accumulator_5_1_i, %tmp_166_5_2_i

]]></node>
<StgValue><ssdm name="accumulator_5_2_i"/></StgValue>
</operation>

<operation id="3729" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1475" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:109  %tmp_166_6_3_i = fmul float %p_51_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_6_3_i"/></StgValue>
</operation>

<operation id="3730" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1476" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:110  %tmp_166_6_4_i = fmul float %weights_local_load_6_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_6_4_i"/></StgValue>
</operation>

<operation id="3731" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1477" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:111  %tmp_166_6_5_i = fmul float %p_53_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_6_5_i"/></StgValue>
</operation>

<operation id="3732" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1478" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:112  %tmp_166_6_6_i = fmul float %p_54_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_6_6_i"/></StgValue>
</operation>

<operation id="3733" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1479" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:113  %tmp_166_6_7_i = fmul float %p_55_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_6_7_i"/></StgValue>
</operation>

<operation id="3734" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1480" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:114  %tmp_166_6_8_i = fmul float %p_56_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_6_8_i"/></StgValue>
</operation>

<operation id="3735" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:117  %accumulator_6_2_i = fadd float %accumulator_6_1_i, %tmp_166_6_2_i

]]></node>
<StgValue><ssdm name="accumulator_6_2_i"/></StgValue>
</operation>

<operation id="3736" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:109  %tmp_166_7_3_i = fmul float %p_59_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_7_3_i"/></StgValue>
</operation>

<operation id="3737" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1622" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:110  %tmp_166_7_4_i = fmul float %weights_local_load_7_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_7_4_i"/></StgValue>
</operation>

<operation id="3738" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1623" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:111  %tmp_166_7_5_i = fmul float %p_61_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_7_5_i"/></StgValue>
</operation>

<operation id="3739" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1624" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:112  %tmp_166_7_6_i = fmul float %p_62_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_7_6_i"/></StgValue>
</operation>

<operation id="3740" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1625" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:113  %tmp_166_7_7_i = fmul float %p_63_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_7_7_i"/></StgValue>
</operation>

<operation id="3741" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1626" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:114  %tmp_166_7_8_i = fmul float %p_64_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_7_8_i"/></StgValue>
</operation>

<operation id="3742" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1629" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:117  %accumulator_7_2_i = fadd float %accumulator_7_1_i, %tmp_166_7_2_i

]]></node>
<StgValue><ssdm name="accumulator_7_2_i"/></StgValue>
</operation>

<operation id="3743" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:109  %tmp_166_8_3_i = fmul float %p_67_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_8_3_i"/></StgValue>
</operation>

<operation id="3744" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1768" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:110  %tmp_166_8_4_i = fmul float %weights_local_load_8_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_8_4_i"/></StgValue>
</operation>

<operation id="3745" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1769" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:111  %tmp_166_8_5_i = fmul float %p_69_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_8_5_i"/></StgValue>
</operation>

<operation id="3746" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1770" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:112  %tmp_166_8_6_i = fmul float %p_70_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_8_6_i"/></StgValue>
</operation>

<operation id="3747" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1771" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:113  %tmp_166_8_7_i = fmul float %p_71_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_8_7_i"/></StgValue>
</operation>

<operation id="3748" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1772" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:114  %tmp_166_8_8_i = fmul float %p_72_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_8_8_i"/></StgValue>
</operation>

<operation id="3749" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1775" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:117  %accumulator_8_2_i = fadd float %accumulator_8_1_i, %tmp_166_8_2_i

]]></node>
<StgValue><ssdm name="accumulator_8_2_i"/></StgValue>
</operation>

<operation id="3750" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:109  %tmp_166_9_3_i = fmul float %p_75_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_9_3_i"/></StgValue>
</operation>

<operation id="3751" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1914" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:110  %tmp_166_9_4_i = fmul float %weights_local_load_9_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_9_4_i"/></StgValue>
</operation>

<operation id="3752" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1915" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:111  %tmp_166_9_5_i = fmul float %p_77_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_9_5_i"/></StgValue>
</operation>

<operation id="3753" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1916" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:112  %tmp_166_9_6_i = fmul float %p_78_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_9_6_i"/></StgValue>
</operation>

<operation id="3754" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1917" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:113  %tmp_166_9_7_i = fmul float %p_79_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_9_7_i"/></StgValue>
</operation>

<operation id="3755" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1918" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:114  %tmp_166_9_8_i = fmul float %p_80_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_9_8_i"/></StgValue>
</operation>

<operation id="3756" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1921" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:117  %accumulator_9_2_i = fadd float %accumulator_9_1_i, %tmp_166_9_2_i

]]></node>
<StgValue><ssdm name="accumulator_9_2_i"/></StgValue>
</operation>

<operation id="3757" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:109  %tmp_166_10_3_i = fmul float %p_83_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_10_3_i"/></StgValue>
</operation>

<operation id="3758" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2060" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:110  %tmp_166_10_4_i = fmul float %weights_local_load_10_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_10_4_i"/></StgValue>
</operation>

<operation id="3759" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2061" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:111  %tmp_166_10_5_i = fmul float %p_85_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_10_5_i"/></StgValue>
</operation>

<operation id="3760" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2062" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:112  %tmp_166_10_6_i = fmul float %p_86_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_10_6_i"/></StgValue>
</operation>

<operation id="3761" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2063" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:113  %tmp_166_10_7_i = fmul float %p_87_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_10_7_i"/></StgValue>
</operation>

<operation id="3762" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2064" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:114  %tmp_166_10_8_i = fmul float %p_88_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_10_8_i"/></StgValue>
</operation>

<operation id="3763" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2067" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:117  %accumulator_10_2_i = fadd float %accumulator_10_1_i, %tmp_166_10_2_i

]]></node>
<StgValue><ssdm name="accumulator_10_2_i"/></StgValue>
</operation>

<operation id="3764" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:109  %tmp_166_11_3_i = fmul float %p_91_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_11_3_i"/></StgValue>
</operation>

<operation id="3765" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2206" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:110  %tmp_166_11_4_i = fmul float %weights_local_load_11_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_11_4_i"/></StgValue>
</operation>

<operation id="3766" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2207" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:111  %tmp_166_11_5_i = fmul float %p_93_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_11_5_i"/></StgValue>
</operation>

<operation id="3767" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2208" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:112  %tmp_166_11_6_i = fmul float %p_94_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_11_6_i"/></StgValue>
</operation>

<operation id="3768" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2209" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:113  %tmp_166_11_7_i = fmul float %p_95_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_11_7_i"/></StgValue>
</operation>

<operation id="3769" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2210" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:114  %tmp_166_11_8_i = fmul float %p_96_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_11_8_i"/></StgValue>
</operation>

<operation id="3770" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2213" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:117  %accumulator_11_2_i = fadd float %accumulator_11_1_i, %tmp_166_11_2_i

]]></node>
<StgValue><ssdm name="accumulator_11_2_i"/></StgValue>
</operation>

<operation id="3771" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:109  %tmp_166_12_3_i = fmul float %p_99_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_12_3_i"/></StgValue>
</operation>

<operation id="3772" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2352" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:110  %tmp_166_12_4_i = fmul float %weights_local_load_12_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_12_4_i"/></StgValue>
</operation>

<operation id="3773" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2353" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:111  %tmp_166_12_5_i = fmul float %p_101_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_12_5_i"/></StgValue>
</operation>

<operation id="3774" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2354" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:112  %tmp_166_12_6_i = fmul float %p_102_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_12_6_i"/></StgValue>
</operation>

<operation id="3775" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2355" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:113  %tmp_166_12_7_i = fmul float %p_103_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_12_7_i"/></StgValue>
</operation>

<operation id="3776" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2356" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:114  %tmp_166_12_8_i = fmul float %p_104_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_12_8_i"/></StgValue>
</operation>

<operation id="3777" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2359" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:117  %accumulator_12_2_i = fadd float %accumulator_12_1_i, %tmp_166_12_2_i

]]></node>
<StgValue><ssdm name="accumulator_12_2_i"/></StgValue>
</operation>

<operation id="3778" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:109  %tmp_166_13_3_i = fmul float %p_107_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_13_3_i"/></StgValue>
</operation>

<operation id="3779" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2498" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:110  %tmp_166_13_4_i = fmul float %weights_local_load_13_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_13_4_i"/></StgValue>
</operation>

<operation id="3780" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2499" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:111  %tmp_166_13_5_i = fmul float %p_109_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_13_5_i"/></StgValue>
</operation>

<operation id="3781" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2500" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:112  %tmp_166_13_6_i = fmul float %p_110_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_13_6_i"/></StgValue>
</operation>

<operation id="3782" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2501" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:113  %tmp_166_13_7_i = fmul float %p_111_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_13_7_i"/></StgValue>
</operation>

<operation id="3783" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2502" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:114  %tmp_166_13_8_i = fmul float %p_112_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_13_8_i"/></StgValue>
</operation>

<operation id="3784" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2505" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:117  %accumulator_13_2_i = fadd float %accumulator_13_1_i, %tmp_166_13_2_i

]]></node>
<StgValue><ssdm name="accumulator_13_2_i"/></StgValue>
</operation>

<operation id="3785" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:109  %tmp_166_14_3_i = fmul float %p_115_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_14_3_i"/></StgValue>
</operation>

<operation id="3786" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2644" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:110  %tmp_166_14_4_i = fmul float %weights_local_load_14_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_14_4_i"/></StgValue>
</operation>

<operation id="3787" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2645" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:111  %tmp_166_14_5_i = fmul float %p_117_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_14_5_i"/></StgValue>
</operation>

<operation id="3788" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2646" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:112  %tmp_166_14_6_i = fmul float %p_118_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_14_6_i"/></StgValue>
</operation>

<operation id="3789" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2647" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:113  %tmp_166_14_7_i = fmul float %p_119_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_14_7_i"/></StgValue>
</operation>

<operation id="3790" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2648" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:114  %tmp_166_14_8_i = fmul float %p_120_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_14_8_i"/></StgValue>
</operation>

<operation id="3791" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2651" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:117  %accumulator_14_2_i = fadd float %accumulator_14_1_i, %tmp_166_14_2_i

]]></node>
<StgValue><ssdm name="accumulator_14_2_i"/></StgValue>
</operation>

<operation id="3792" st_id="23" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:109  %tmp_166_15_3_i = fmul float %p_123_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_15_3_i"/></StgValue>
</operation>

<operation id="3793" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2790" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:110  %tmp_166_15_4_i = fmul float %weights_local_load_15_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_15_4_i"/></StgValue>
</operation>

<operation id="3794" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2791" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:111  %tmp_166_15_5_i = fmul float %p_125_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_15_5_i"/></StgValue>
</operation>

<operation id="3795" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2792" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:112  %tmp_166_15_6_i = fmul float %p_126_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_15_6_i"/></StgValue>
</operation>

<operation id="3796" st_id="23" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2793" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:113  %tmp_166_15_7_i = fmul float %p_127_i, %p_read_2

]]></node>
<StgValue><ssdm name="tmp_166_15_7_i"/></StgValue>
</operation>

<operation id="3797" st_id="23" stage="3" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2794" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:114  %tmp_166_15_8_i = fmul float %p_128_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_15_8_i"/></StgValue>
</operation>

<operation id="3798" st_id="23" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2797" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:117  %accumulator_15_2_i = fadd float %accumulator_15_1_i, %tmp_166_15_2_i

]]></node>
<StgValue><ssdm name="accumulator_15_2_i"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="3799" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="599" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:115  %tmp_166_0_3_i = fmul float %p_3_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_0_3_i"/></StgValue>
</operation>

<operation id="3800" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="600" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:116  %tmp_166_0_4_i = fmul float %weights_local_load_0_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_0_4_i"/></StgValue>
</operation>

<operation id="3801" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="601" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:117  %tmp_166_0_5_i = fmul float %p_5_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_0_5_i"/></StgValue>
</operation>

<operation id="3802" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="602" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:118  %tmp_166_0_6_i = fmul float %p_6_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_0_6_i"/></StgValue>
</operation>

<operation id="3803" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="604" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:120  %tmp_166_0_8_i = fmul float %p_8_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_0_8_i"/></StgValue>
</operation>

<operation id="3804" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="607" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:123  %accumulator_0_2_i = fadd float %accumulator_0_1_i, %tmp_166_0_2_i

]]></node>
<StgValue><ssdm name="accumulator_0_2_i"/></StgValue>
</operation>

<operation id="3805" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="745" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:109  %tmp_166_1_3_i = fmul float %p_11_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_1_3_i"/></StgValue>
</operation>

<operation id="3806" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="746" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:110  %tmp_166_1_4_i = fmul float %weights_local_load_1_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_1_4_i"/></StgValue>
</operation>

<operation id="3807" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="747" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:111  %tmp_166_1_5_i = fmul float %p_13_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_1_5_i"/></StgValue>
</operation>

<operation id="3808" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="748" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:112  %tmp_166_1_6_i = fmul float %p_14_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_1_6_i"/></StgValue>
</operation>

<operation id="3809" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="750" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:114  %tmp_166_1_8_i = fmul float %p_16_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_1_8_i"/></StgValue>
</operation>

<operation id="3810" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="753" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:117  %accumulator_1_2_i = fadd float %accumulator_1_1_i, %tmp_166_1_2_i

]]></node>
<StgValue><ssdm name="accumulator_1_2_i"/></StgValue>
</operation>

<operation id="3811" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="891" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:109  %tmp_166_2_3_i = fmul float %p_19_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_2_3_i"/></StgValue>
</operation>

<operation id="3812" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="892" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:110  %tmp_166_2_4_i = fmul float %weights_local_load_2_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_2_4_i"/></StgValue>
</operation>

<operation id="3813" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="893" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:111  %tmp_166_2_5_i = fmul float %p_21_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_2_5_i"/></StgValue>
</operation>

<operation id="3814" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="894" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:112  %tmp_166_2_6_i = fmul float %p_22_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_2_6_i"/></StgValue>
</operation>

<operation id="3815" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="896" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:114  %tmp_166_2_8_i = fmul float %p_24_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_2_8_i"/></StgValue>
</operation>

<operation id="3816" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="899" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:117  %accumulator_2_2_i = fadd float %accumulator_2_1_i, %tmp_166_2_2_i

]]></node>
<StgValue><ssdm name="accumulator_2_2_i"/></StgValue>
</operation>

<operation id="3817" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1037" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:109  %tmp_166_3_3_i = fmul float %p_27_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_3_3_i"/></StgValue>
</operation>

<operation id="3818" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1038" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:110  %tmp_166_3_4_i = fmul float %weights_local_load_3_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_3_4_i"/></StgValue>
</operation>

<operation id="3819" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1039" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:111  %tmp_166_3_5_i = fmul float %p_29_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_3_5_i"/></StgValue>
</operation>

<operation id="3820" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1040" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:112  %tmp_166_3_6_i = fmul float %p_30_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_3_6_i"/></StgValue>
</operation>

<operation id="3821" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1042" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:114  %tmp_166_3_8_i = fmul float %p_32_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_3_8_i"/></StgValue>
</operation>

<operation id="3822" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1045" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:117  %accumulator_3_2_i = fadd float %accumulator_3_1_i, %tmp_166_3_2_i

]]></node>
<StgValue><ssdm name="accumulator_3_2_i"/></StgValue>
</operation>

<operation id="3823" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:109  %tmp_166_4_3_i = fmul float %p_35_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_4_3_i"/></StgValue>
</operation>

<operation id="3824" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:110  %tmp_166_4_4_i = fmul float %weights_local_load_4_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_4_4_i"/></StgValue>
</operation>

<operation id="3825" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1185" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:111  %tmp_166_4_5_i = fmul float %p_37_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_4_5_i"/></StgValue>
</operation>

<operation id="3826" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1186" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:112  %tmp_166_4_6_i = fmul float %p_38_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_4_6_i"/></StgValue>
</operation>

<operation id="3827" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1188" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:114  %tmp_166_4_8_i = fmul float %p_40_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_4_8_i"/></StgValue>
</operation>

<operation id="3828" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1191" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:117  %accumulator_4_2_i = fadd float %accumulator_4_1_i, %tmp_166_4_2_i

]]></node>
<StgValue><ssdm name="accumulator_4_2_i"/></StgValue>
</operation>

<operation id="3829" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1329" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:109  %tmp_166_5_3_i = fmul float %p_43_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_5_3_i"/></StgValue>
</operation>

<operation id="3830" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1330" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:110  %tmp_166_5_4_i = fmul float %weights_local_load_5_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_5_4_i"/></StgValue>
</operation>

<operation id="3831" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1331" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:111  %tmp_166_5_5_i = fmul float %p_45_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_5_5_i"/></StgValue>
</operation>

<operation id="3832" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1332" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:112  %tmp_166_5_6_i = fmul float %p_46_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_5_6_i"/></StgValue>
</operation>

<operation id="3833" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1334" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:114  %tmp_166_5_8_i = fmul float %p_48_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_5_8_i"/></StgValue>
</operation>

<operation id="3834" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1337" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:117  %accumulator_5_2_i = fadd float %accumulator_5_1_i, %tmp_166_5_2_i

]]></node>
<StgValue><ssdm name="accumulator_5_2_i"/></StgValue>
</operation>

<operation id="3835" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1475" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:109  %tmp_166_6_3_i = fmul float %p_51_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_6_3_i"/></StgValue>
</operation>

<operation id="3836" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1476" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:110  %tmp_166_6_4_i = fmul float %weights_local_load_6_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_6_4_i"/></StgValue>
</operation>

<operation id="3837" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1477" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:111  %tmp_166_6_5_i = fmul float %p_53_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_6_5_i"/></StgValue>
</operation>

<operation id="3838" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1478" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:112  %tmp_166_6_6_i = fmul float %p_54_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_6_6_i"/></StgValue>
</operation>

<operation id="3839" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1480" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:114  %tmp_166_6_8_i = fmul float %p_56_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_6_8_i"/></StgValue>
</operation>

<operation id="3840" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:117  %accumulator_6_2_i = fadd float %accumulator_6_1_i, %tmp_166_6_2_i

]]></node>
<StgValue><ssdm name="accumulator_6_2_i"/></StgValue>
</operation>

<operation id="3841" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:109  %tmp_166_7_3_i = fmul float %p_59_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_7_3_i"/></StgValue>
</operation>

<operation id="3842" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1622" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:110  %tmp_166_7_4_i = fmul float %weights_local_load_7_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_7_4_i"/></StgValue>
</operation>

<operation id="3843" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1623" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:111  %tmp_166_7_5_i = fmul float %p_61_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_7_5_i"/></StgValue>
</operation>

<operation id="3844" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1624" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:112  %tmp_166_7_6_i = fmul float %p_62_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_7_6_i"/></StgValue>
</operation>

<operation id="3845" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1626" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:114  %tmp_166_7_8_i = fmul float %p_64_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_7_8_i"/></StgValue>
</operation>

<operation id="3846" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1629" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:117  %accumulator_7_2_i = fadd float %accumulator_7_1_i, %tmp_166_7_2_i

]]></node>
<StgValue><ssdm name="accumulator_7_2_i"/></StgValue>
</operation>

<operation id="3847" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:109  %tmp_166_8_3_i = fmul float %p_67_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_8_3_i"/></StgValue>
</operation>

<operation id="3848" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1768" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:110  %tmp_166_8_4_i = fmul float %weights_local_load_8_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_8_4_i"/></StgValue>
</operation>

<operation id="3849" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1769" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:111  %tmp_166_8_5_i = fmul float %p_69_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_8_5_i"/></StgValue>
</operation>

<operation id="3850" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1770" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:112  %tmp_166_8_6_i = fmul float %p_70_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_8_6_i"/></StgValue>
</operation>

<operation id="3851" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1772" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:114  %tmp_166_8_8_i = fmul float %p_72_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_8_8_i"/></StgValue>
</operation>

<operation id="3852" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1775" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:117  %accumulator_8_2_i = fadd float %accumulator_8_1_i, %tmp_166_8_2_i

]]></node>
<StgValue><ssdm name="accumulator_8_2_i"/></StgValue>
</operation>

<operation id="3853" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:109  %tmp_166_9_3_i = fmul float %p_75_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_9_3_i"/></StgValue>
</operation>

<operation id="3854" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1914" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:110  %tmp_166_9_4_i = fmul float %weights_local_load_9_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_9_4_i"/></StgValue>
</operation>

<operation id="3855" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1915" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:111  %tmp_166_9_5_i = fmul float %p_77_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_9_5_i"/></StgValue>
</operation>

<operation id="3856" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1916" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:112  %tmp_166_9_6_i = fmul float %p_78_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_9_6_i"/></StgValue>
</operation>

<operation id="3857" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1918" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:114  %tmp_166_9_8_i = fmul float %p_80_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_9_8_i"/></StgValue>
</operation>

<operation id="3858" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1921" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:117  %accumulator_9_2_i = fadd float %accumulator_9_1_i, %tmp_166_9_2_i

]]></node>
<StgValue><ssdm name="accumulator_9_2_i"/></StgValue>
</operation>

<operation id="3859" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:109  %tmp_166_10_3_i = fmul float %p_83_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_10_3_i"/></StgValue>
</operation>

<operation id="3860" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2060" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:110  %tmp_166_10_4_i = fmul float %weights_local_load_10_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_10_4_i"/></StgValue>
</operation>

<operation id="3861" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2061" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:111  %tmp_166_10_5_i = fmul float %p_85_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_10_5_i"/></StgValue>
</operation>

<operation id="3862" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2062" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:112  %tmp_166_10_6_i = fmul float %p_86_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_10_6_i"/></StgValue>
</operation>

<operation id="3863" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2064" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:114  %tmp_166_10_8_i = fmul float %p_88_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_10_8_i"/></StgValue>
</operation>

<operation id="3864" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2067" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:117  %accumulator_10_2_i = fadd float %accumulator_10_1_i, %tmp_166_10_2_i

]]></node>
<StgValue><ssdm name="accumulator_10_2_i"/></StgValue>
</operation>

<operation id="3865" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:109  %tmp_166_11_3_i = fmul float %p_91_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_11_3_i"/></StgValue>
</operation>

<operation id="3866" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2206" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:110  %tmp_166_11_4_i = fmul float %weights_local_load_11_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_11_4_i"/></StgValue>
</operation>

<operation id="3867" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2207" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:111  %tmp_166_11_5_i = fmul float %p_93_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_11_5_i"/></StgValue>
</operation>

<operation id="3868" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2208" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:112  %tmp_166_11_6_i = fmul float %p_94_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_11_6_i"/></StgValue>
</operation>

<operation id="3869" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2210" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:114  %tmp_166_11_8_i = fmul float %p_96_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_11_8_i"/></StgValue>
</operation>

<operation id="3870" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2213" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:117  %accumulator_11_2_i = fadd float %accumulator_11_1_i, %tmp_166_11_2_i

]]></node>
<StgValue><ssdm name="accumulator_11_2_i"/></StgValue>
</operation>

<operation id="3871" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:109  %tmp_166_12_3_i = fmul float %p_99_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_12_3_i"/></StgValue>
</operation>

<operation id="3872" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2352" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:110  %tmp_166_12_4_i = fmul float %weights_local_load_12_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_12_4_i"/></StgValue>
</operation>

<operation id="3873" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2353" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:111  %tmp_166_12_5_i = fmul float %p_101_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_12_5_i"/></StgValue>
</operation>

<operation id="3874" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2354" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:112  %tmp_166_12_6_i = fmul float %p_102_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_12_6_i"/></StgValue>
</operation>

<operation id="3875" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2356" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:114  %tmp_166_12_8_i = fmul float %p_104_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_12_8_i"/></StgValue>
</operation>

<operation id="3876" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2359" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:117  %accumulator_12_2_i = fadd float %accumulator_12_1_i, %tmp_166_12_2_i

]]></node>
<StgValue><ssdm name="accumulator_12_2_i"/></StgValue>
</operation>

<operation id="3877" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:109  %tmp_166_13_3_i = fmul float %p_107_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_13_3_i"/></StgValue>
</operation>

<operation id="3878" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2498" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:110  %tmp_166_13_4_i = fmul float %weights_local_load_13_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_13_4_i"/></StgValue>
</operation>

<operation id="3879" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2499" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:111  %tmp_166_13_5_i = fmul float %p_109_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_13_5_i"/></StgValue>
</operation>

<operation id="3880" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2500" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:112  %tmp_166_13_6_i = fmul float %p_110_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_13_6_i"/></StgValue>
</operation>

<operation id="3881" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2502" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:114  %tmp_166_13_8_i = fmul float %p_112_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_13_8_i"/></StgValue>
</operation>

<operation id="3882" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2505" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:117  %accumulator_13_2_i = fadd float %accumulator_13_1_i, %tmp_166_13_2_i

]]></node>
<StgValue><ssdm name="accumulator_13_2_i"/></StgValue>
</operation>

<operation id="3883" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:109  %tmp_166_14_3_i = fmul float %p_115_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_14_3_i"/></StgValue>
</operation>

<operation id="3884" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2644" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:110  %tmp_166_14_4_i = fmul float %weights_local_load_14_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_14_4_i"/></StgValue>
</operation>

<operation id="3885" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2645" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:111  %tmp_166_14_5_i = fmul float %p_117_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_14_5_i"/></StgValue>
</operation>

<operation id="3886" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2646" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:112  %tmp_166_14_6_i = fmul float %p_118_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_14_6_i"/></StgValue>
</operation>

<operation id="3887" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2648" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:114  %tmp_166_14_8_i = fmul float %p_120_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_14_8_i"/></StgValue>
</operation>

<operation id="3888" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2651" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:117  %accumulator_14_2_i = fadd float %accumulator_14_1_i, %tmp_166_14_2_i

]]></node>
<StgValue><ssdm name="accumulator_14_2_i"/></StgValue>
</operation>

<operation id="3889" st_id="24" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:109  %tmp_166_15_3_i = fmul float %p_123_i, %p_read_6

]]></node>
<StgValue><ssdm name="tmp_166_15_3_i"/></StgValue>
</operation>

<operation id="3890" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2790" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:110  %tmp_166_15_4_i = fmul float %weights_local_load_15_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_15_4_i"/></StgValue>
</operation>

<operation id="3891" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2791" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:111  %tmp_166_15_5_i = fmul float %p_125_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_15_5_i"/></StgValue>
</operation>

<operation id="3892" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2792" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:112  %tmp_166_15_6_i = fmul float %p_126_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_15_6_i"/></StgValue>
</operation>

<operation id="3893" st_id="24" stage="2" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2794" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:114  %tmp_166_15_8_i = fmul float %p_128_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_15_8_i"/></StgValue>
</operation>

<operation id="3894" st_id="24" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2797" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:117  %accumulator_15_2_i = fadd float %accumulator_15_1_i, %tmp_166_15_2_i

]]></node>
<StgValue><ssdm name="accumulator_15_2_i"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="3895" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="600" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:116  %tmp_166_0_4_i = fmul float %weights_local_load_0_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_0_4_i"/></StgValue>
</operation>

<operation id="3896" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="601" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:117  %tmp_166_0_5_i = fmul float %p_5_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_0_5_i"/></StgValue>
</operation>

<operation id="3897" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="602" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:118  %tmp_166_0_6_i = fmul float %p_6_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_0_6_i"/></StgValue>
</operation>

<operation id="3898" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="604" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:120  %tmp_166_0_8_i = fmul float %p_8_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_0_8_i"/></StgValue>
</operation>

<operation id="3899" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="608" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:124  %accumulator_0_3_i = fadd float %accumulator_0_2_i, %tmp_166_0_3_i

]]></node>
<StgValue><ssdm name="accumulator_0_3_i"/></StgValue>
</operation>

<operation id="3900" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="746" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:110  %tmp_166_1_4_i = fmul float %weights_local_load_1_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_1_4_i"/></StgValue>
</operation>

<operation id="3901" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="747" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:111  %tmp_166_1_5_i = fmul float %p_13_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_1_5_i"/></StgValue>
</operation>

<operation id="3902" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="748" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:112  %tmp_166_1_6_i = fmul float %p_14_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_1_6_i"/></StgValue>
</operation>

<operation id="3903" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="750" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:114  %tmp_166_1_8_i = fmul float %p_16_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_1_8_i"/></StgValue>
</operation>

<operation id="3904" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="754" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:118  %accumulator_1_3_i = fadd float %accumulator_1_2_i, %tmp_166_1_3_i

]]></node>
<StgValue><ssdm name="accumulator_1_3_i"/></StgValue>
</operation>

<operation id="3905" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="892" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:110  %tmp_166_2_4_i = fmul float %weights_local_load_2_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_2_4_i"/></StgValue>
</operation>

<operation id="3906" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="893" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:111  %tmp_166_2_5_i = fmul float %p_21_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_2_5_i"/></StgValue>
</operation>

<operation id="3907" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="894" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:112  %tmp_166_2_6_i = fmul float %p_22_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_2_6_i"/></StgValue>
</operation>

<operation id="3908" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="896" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:114  %tmp_166_2_8_i = fmul float %p_24_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_2_8_i"/></StgValue>
</operation>

<operation id="3909" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="900" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:118  %accumulator_2_3_i = fadd float %accumulator_2_2_i, %tmp_166_2_3_i

]]></node>
<StgValue><ssdm name="accumulator_2_3_i"/></StgValue>
</operation>

<operation id="3910" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1038" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:110  %tmp_166_3_4_i = fmul float %weights_local_load_3_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_3_4_i"/></StgValue>
</operation>

<operation id="3911" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1039" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:111  %tmp_166_3_5_i = fmul float %p_29_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_3_5_i"/></StgValue>
</operation>

<operation id="3912" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1040" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:112  %tmp_166_3_6_i = fmul float %p_30_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_3_6_i"/></StgValue>
</operation>

<operation id="3913" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1042" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:114  %tmp_166_3_8_i = fmul float %p_32_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_3_8_i"/></StgValue>
</operation>

<operation id="3914" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1046" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:118  %accumulator_3_3_i = fadd float %accumulator_3_2_i, %tmp_166_3_3_i

]]></node>
<StgValue><ssdm name="accumulator_3_3_i"/></StgValue>
</operation>

<operation id="3915" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1184" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:110  %tmp_166_4_4_i = fmul float %weights_local_load_4_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_4_4_i"/></StgValue>
</operation>

<operation id="3916" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1185" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:111  %tmp_166_4_5_i = fmul float %p_37_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_4_5_i"/></StgValue>
</operation>

<operation id="3917" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1186" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:112  %tmp_166_4_6_i = fmul float %p_38_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_4_6_i"/></StgValue>
</operation>

<operation id="3918" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1188" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:114  %tmp_166_4_8_i = fmul float %p_40_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_4_8_i"/></StgValue>
</operation>

<operation id="3919" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1192" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:118  %accumulator_4_3_i = fadd float %accumulator_4_2_i, %tmp_166_4_3_i

]]></node>
<StgValue><ssdm name="accumulator_4_3_i"/></StgValue>
</operation>

<operation id="3920" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1330" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:110  %tmp_166_5_4_i = fmul float %weights_local_load_5_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_5_4_i"/></StgValue>
</operation>

<operation id="3921" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1331" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:111  %tmp_166_5_5_i = fmul float %p_45_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_5_5_i"/></StgValue>
</operation>

<operation id="3922" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1332" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:112  %tmp_166_5_6_i = fmul float %p_46_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_5_6_i"/></StgValue>
</operation>

<operation id="3923" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1334" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:114  %tmp_166_5_8_i = fmul float %p_48_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_5_8_i"/></StgValue>
</operation>

<operation id="3924" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:118  %accumulator_5_3_i = fadd float %accumulator_5_2_i, %tmp_166_5_3_i

]]></node>
<StgValue><ssdm name="accumulator_5_3_i"/></StgValue>
</operation>

<operation id="3925" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1476" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:110  %tmp_166_6_4_i = fmul float %weights_local_load_6_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_6_4_i"/></StgValue>
</operation>

<operation id="3926" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1477" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:111  %tmp_166_6_5_i = fmul float %p_53_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_6_5_i"/></StgValue>
</operation>

<operation id="3927" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1478" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:112  %tmp_166_6_6_i = fmul float %p_54_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_6_6_i"/></StgValue>
</operation>

<operation id="3928" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1480" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:114  %tmp_166_6_8_i = fmul float %p_56_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_6_8_i"/></StgValue>
</operation>

<operation id="3929" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1484" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:118  %accumulator_6_3_i = fadd float %accumulator_6_2_i, %tmp_166_6_3_i

]]></node>
<StgValue><ssdm name="accumulator_6_3_i"/></StgValue>
</operation>

<operation id="3930" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1622" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:110  %tmp_166_7_4_i = fmul float %weights_local_load_7_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_7_4_i"/></StgValue>
</operation>

<operation id="3931" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1623" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:111  %tmp_166_7_5_i = fmul float %p_61_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_7_5_i"/></StgValue>
</operation>

<operation id="3932" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1624" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:112  %tmp_166_7_6_i = fmul float %p_62_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_7_6_i"/></StgValue>
</operation>

<operation id="3933" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1626" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:114  %tmp_166_7_8_i = fmul float %p_64_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_7_8_i"/></StgValue>
</operation>

<operation id="3934" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1630" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:118  %accumulator_7_3_i = fadd float %accumulator_7_2_i, %tmp_166_7_3_i

]]></node>
<StgValue><ssdm name="accumulator_7_3_i"/></StgValue>
</operation>

<operation id="3935" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1768" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:110  %tmp_166_8_4_i = fmul float %weights_local_load_8_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_8_4_i"/></StgValue>
</operation>

<operation id="3936" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1769" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:111  %tmp_166_8_5_i = fmul float %p_69_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_8_5_i"/></StgValue>
</operation>

<operation id="3937" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1770" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:112  %tmp_166_8_6_i = fmul float %p_70_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_8_6_i"/></StgValue>
</operation>

<operation id="3938" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1772" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:114  %tmp_166_8_8_i = fmul float %p_72_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_8_8_i"/></StgValue>
</operation>

<operation id="3939" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1776" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:118  %accumulator_8_3_i = fadd float %accumulator_8_2_i, %tmp_166_8_3_i

]]></node>
<StgValue><ssdm name="accumulator_8_3_i"/></StgValue>
</operation>

<operation id="3940" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1914" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:110  %tmp_166_9_4_i = fmul float %weights_local_load_9_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_9_4_i"/></StgValue>
</operation>

<operation id="3941" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1915" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:111  %tmp_166_9_5_i = fmul float %p_77_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_9_5_i"/></StgValue>
</operation>

<operation id="3942" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1916" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:112  %tmp_166_9_6_i = fmul float %p_78_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_9_6_i"/></StgValue>
</operation>

<operation id="3943" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1918" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:114  %tmp_166_9_8_i = fmul float %p_80_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_9_8_i"/></StgValue>
</operation>

<operation id="3944" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1922" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:118  %accumulator_9_3_i = fadd float %accumulator_9_2_i, %tmp_166_9_3_i

]]></node>
<StgValue><ssdm name="accumulator_9_3_i"/></StgValue>
</operation>

<operation id="3945" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2060" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:110  %tmp_166_10_4_i = fmul float %weights_local_load_10_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_10_4_i"/></StgValue>
</operation>

<operation id="3946" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2061" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:111  %tmp_166_10_5_i = fmul float %p_85_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_10_5_i"/></StgValue>
</operation>

<operation id="3947" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2062" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:112  %tmp_166_10_6_i = fmul float %p_86_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_10_6_i"/></StgValue>
</operation>

<operation id="3948" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2064" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:114  %tmp_166_10_8_i = fmul float %p_88_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_10_8_i"/></StgValue>
</operation>

<operation id="3949" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2068" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:118  %accumulator_10_3_i = fadd float %accumulator_10_2_i, %tmp_166_10_3_i

]]></node>
<StgValue><ssdm name="accumulator_10_3_i"/></StgValue>
</operation>

<operation id="3950" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2206" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:110  %tmp_166_11_4_i = fmul float %weights_local_load_11_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_11_4_i"/></StgValue>
</operation>

<operation id="3951" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2207" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:111  %tmp_166_11_5_i = fmul float %p_93_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_11_5_i"/></StgValue>
</operation>

<operation id="3952" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2208" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:112  %tmp_166_11_6_i = fmul float %p_94_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_11_6_i"/></StgValue>
</operation>

<operation id="3953" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2210" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:114  %tmp_166_11_8_i = fmul float %p_96_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_11_8_i"/></StgValue>
</operation>

<operation id="3954" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2214" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:118  %accumulator_11_3_i = fadd float %accumulator_11_2_i, %tmp_166_11_3_i

]]></node>
<StgValue><ssdm name="accumulator_11_3_i"/></StgValue>
</operation>

<operation id="3955" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2352" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:110  %tmp_166_12_4_i = fmul float %weights_local_load_12_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_12_4_i"/></StgValue>
</operation>

<operation id="3956" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2353" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:111  %tmp_166_12_5_i = fmul float %p_101_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_12_5_i"/></StgValue>
</operation>

<operation id="3957" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2354" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:112  %tmp_166_12_6_i = fmul float %p_102_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_12_6_i"/></StgValue>
</operation>

<operation id="3958" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2356" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:114  %tmp_166_12_8_i = fmul float %p_104_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_12_8_i"/></StgValue>
</operation>

<operation id="3959" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2360" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:118  %accumulator_12_3_i = fadd float %accumulator_12_2_i, %tmp_166_12_3_i

]]></node>
<StgValue><ssdm name="accumulator_12_3_i"/></StgValue>
</operation>

<operation id="3960" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2498" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:110  %tmp_166_13_4_i = fmul float %weights_local_load_13_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_13_4_i"/></StgValue>
</operation>

<operation id="3961" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2499" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:111  %tmp_166_13_5_i = fmul float %p_109_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_13_5_i"/></StgValue>
</operation>

<operation id="3962" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2500" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:112  %tmp_166_13_6_i = fmul float %p_110_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_13_6_i"/></StgValue>
</operation>

<operation id="3963" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2502" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:114  %tmp_166_13_8_i = fmul float %p_112_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_13_8_i"/></StgValue>
</operation>

<operation id="3964" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2506" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:118  %accumulator_13_3_i = fadd float %accumulator_13_2_i, %tmp_166_13_3_i

]]></node>
<StgValue><ssdm name="accumulator_13_3_i"/></StgValue>
</operation>

<operation id="3965" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2644" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:110  %tmp_166_14_4_i = fmul float %weights_local_load_14_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_14_4_i"/></StgValue>
</operation>

<operation id="3966" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2645" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:111  %tmp_166_14_5_i = fmul float %p_117_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_14_5_i"/></StgValue>
</operation>

<operation id="3967" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2646" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:112  %tmp_166_14_6_i = fmul float %p_118_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_14_6_i"/></StgValue>
</operation>

<operation id="3968" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2648" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:114  %tmp_166_14_8_i = fmul float %p_120_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_14_8_i"/></StgValue>
</operation>

<operation id="3969" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2652" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:118  %accumulator_14_3_i = fadd float %accumulator_14_2_i, %tmp_166_14_3_i

]]></node>
<StgValue><ssdm name="accumulator_14_3_i"/></StgValue>
</operation>

<operation id="3970" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2790" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:110  %tmp_166_15_4_i = fmul float %weights_local_load_15_4_i, %p_read_5

]]></node>
<StgValue><ssdm name="tmp_166_15_4_i"/></StgValue>
</operation>

<operation id="3971" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2791" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:111  %tmp_166_15_5_i = fmul float %p_125_i, %p_read_4

]]></node>
<StgValue><ssdm name="tmp_166_15_5_i"/></StgValue>
</operation>

<operation id="3972" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2792" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:112  %tmp_166_15_6_i = fmul float %p_126_i, %p_read_3

]]></node>
<StgValue><ssdm name="tmp_166_15_6_i"/></StgValue>
</operation>

<operation id="3973" st_id="25" stage="1" lat="4">
<core>FMul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2794" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:114  %tmp_166_15_8_i = fmul float %p_128_i, %p_read_1

]]></node>
<StgValue><ssdm name="tmp_166_15_8_i"/></StgValue>
</operation>

<operation id="3974" st_id="25" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2798" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:118  %accumulator_15_3_i = fadd float %accumulator_15_2_i, %tmp_166_15_3_i

]]></node>
<StgValue><ssdm name="accumulator_15_3_i"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="3975" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="608" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:124  %accumulator_0_3_i = fadd float %accumulator_0_2_i, %tmp_166_0_3_i

]]></node>
<StgValue><ssdm name="accumulator_0_3_i"/></StgValue>
</operation>

<operation id="3976" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="754" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:118  %accumulator_1_3_i = fadd float %accumulator_1_2_i, %tmp_166_1_3_i

]]></node>
<StgValue><ssdm name="accumulator_1_3_i"/></StgValue>
</operation>

<operation id="3977" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="900" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:118  %accumulator_2_3_i = fadd float %accumulator_2_2_i, %tmp_166_2_3_i

]]></node>
<StgValue><ssdm name="accumulator_2_3_i"/></StgValue>
</operation>

<operation id="3978" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1046" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:118  %accumulator_3_3_i = fadd float %accumulator_3_2_i, %tmp_166_3_3_i

]]></node>
<StgValue><ssdm name="accumulator_3_3_i"/></StgValue>
</operation>

<operation id="3979" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1192" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:118  %accumulator_4_3_i = fadd float %accumulator_4_2_i, %tmp_166_4_3_i

]]></node>
<StgValue><ssdm name="accumulator_4_3_i"/></StgValue>
</operation>

<operation id="3980" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:118  %accumulator_5_3_i = fadd float %accumulator_5_2_i, %tmp_166_5_3_i

]]></node>
<StgValue><ssdm name="accumulator_5_3_i"/></StgValue>
</operation>

<operation id="3981" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1484" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:118  %accumulator_6_3_i = fadd float %accumulator_6_2_i, %tmp_166_6_3_i

]]></node>
<StgValue><ssdm name="accumulator_6_3_i"/></StgValue>
</operation>

<operation id="3982" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1630" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:118  %accumulator_7_3_i = fadd float %accumulator_7_2_i, %tmp_166_7_3_i

]]></node>
<StgValue><ssdm name="accumulator_7_3_i"/></StgValue>
</operation>

<operation id="3983" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1776" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:118  %accumulator_8_3_i = fadd float %accumulator_8_2_i, %tmp_166_8_3_i

]]></node>
<StgValue><ssdm name="accumulator_8_3_i"/></StgValue>
</operation>

<operation id="3984" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1922" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:118  %accumulator_9_3_i = fadd float %accumulator_9_2_i, %tmp_166_9_3_i

]]></node>
<StgValue><ssdm name="accumulator_9_3_i"/></StgValue>
</operation>

<operation id="3985" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2068" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:118  %accumulator_10_3_i = fadd float %accumulator_10_2_i, %tmp_166_10_3_i

]]></node>
<StgValue><ssdm name="accumulator_10_3_i"/></StgValue>
</operation>

<operation id="3986" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2214" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:118  %accumulator_11_3_i = fadd float %accumulator_11_2_i, %tmp_166_11_3_i

]]></node>
<StgValue><ssdm name="accumulator_11_3_i"/></StgValue>
</operation>

<operation id="3987" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2360" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:118  %accumulator_12_3_i = fadd float %accumulator_12_2_i, %tmp_166_12_3_i

]]></node>
<StgValue><ssdm name="accumulator_12_3_i"/></StgValue>
</operation>

<operation id="3988" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2506" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:118  %accumulator_13_3_i = fadd float %accumulator_13_2_i, %tmp_166_13_3_i

]]></node>
<StgValue><ssdm name="accumulator_13_3_i"/></StgValue>
</operation>

<operation id="3989" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2652" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:118  %accumulator_14_3_i = fadd float %accumulator_14_2_i, %tmp_166_14_3_i

]]></node>
<StgValue><ssdm name="accumulator_14_3_i"/></StgValue>
</operation>

<operation id="3990" st_id="26" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2798" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:118  %accumulator_15_3_i = fadd float %accumulator_15_2_i, %tmp_166_15_3_i

]]></node>
<StgValue><ssdm name="accumulator_15_3_i"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="3991" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="608" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:124  %accumulator_0_3_i = fadd float %accumulator_0_2_i, %tmp_166_0_3_i

]]></node>
<StgValue><ssdm name="accumulator_0_3_i"/></StgValue>
</operation>

<operation id="3992" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="754" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:118  %accumulator_1_3_i = fadd float %accumulator_1_2_i, %tmp_166_1_3_i

]]></node>
<StgValue><ssdm name="accumulator_1_3_i"/></StgValue>
</operation>

<operation id="3993" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="900" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:118  %accumulator_2_3_i = fadd float %accumulator_2_2_i, %tmp_166_2_3_i

]]></node>
<StgValue><ssdm name="accumulator_2_3_i"/></StgValue>
</operation>

<operation id="3994" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1046" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:118  %accumulator_3_3_i = fadd float %accumulator_3_2_i, %tmp_166_3_3_i

]]></node>
<StgValue><ssdm name="accumulator_3_3_i"/></StgValue>
</operation>

<operation id="3995" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1192" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:118  %accumulator_4_3_i = fadd float %accumulator_4_2_i, %tmp_166_4_3_i

]]></node>
<StgValue><ssdm name="accumulator_4_3_i"/></StgValue>
</operation>

<operation id="3996" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:118  %accumulator_5_3_i = fadd float %accumulator_5_2_i, %tmp_166_5_3_i

]]></node>
<StgValue><ssdm name="accumulator_5_3_i"/></StgValue>
</operation>

<operation id="3997" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1484" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:118  %accumulator_6_3_i = fadd float %accumulator_6_2_i, %tmp_166_6_3_i

]]></node>
<StgValue><ssdm name="accumulator_6_3_i"/></StgValue>
</operation>

<operation id="3998" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1630" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:118  %accumulator_7_3_i = fadd float %accumulator_7_2_i, %tmp_166_7_3_i

]]></node>
<StgValue><ssdm name="accumulator_7_3_i"/></StgValue>
</operation>

<operation id="3999" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1776" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:118  %accumulator_8_3_i = fadd float %accumulator_8_2_i, %tmp_166_8_3_i

]]></node>
<StgValue><ssdm name="accumulator_8_3_i"/></StgValue>
</operation>

<operation id="4000" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1922" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:118  %accumulator_9_3_i = fadd float %accumulator_9_2_i, %tmp_166_9_3_i

]]></node>
<StgValue><ssdm name="accumulator_9_3_i"/></StgValue>
</operation>

<operation id="4001" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2068" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:118  %accumulator_10_3_i = fadd float %accumulator_10_2_i, %tmp_166_10_3_i

]]></node>
<StgValue><ssdm name="accumulator_10_3_i"/></StgValue>
</operation>

<operation id="4002" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2214" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:118  %accumulator_11_3_i = fadd float %accumulator_11_2_i, %tmp_166_11_3_i

]]></node>
<StgValue><ssdm name="accumulator_11_3_i"/></StgValue>
</operation>

<operation id="4003" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2360" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:118  %accumulator_12_3_i = fadd float %accumulator_12_2_i, %tmp_166_12_3_i

]]></node>
<StgValue><ssdm name="accumulator_12_3_i"/></StgValue>
</operation>

<operation id="4004" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2506" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:118  %accumulator_13_3_i = fadd float %accumulator_13_2_i, %tmp_166_13_3_i

]]></node>
<StgValue><ssdm name="accumulator_13_3_i"/></StgValue>
</operation>

<operation id="4005" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2652" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:118  %accumulator_14_3_i = fadd float %accumulator_14_2_i, %tmp_166_14_3_i

]]></node>
<StgValue><ssdm name="accumulator_14_3_i"/></StgValue>
</operation>

<operation id="4006" st_id="27" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2798" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:118  %accumulator_15_3_i = fadd float %accumulator_15_2_i, %tmp_166_15_3_i

]]></node>
<StgValue><ssdm name="accumulator_15_3_i"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="4007" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="608" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:124  %accumulator_0_3_i = fadd float %accumulator_0_2_i, %tmp_166_0_3_i

]]></node>
<StgValue><ssdm name="accumulator_0_3_i"/></StgValue>
</operation>

<operation id="4008" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="754" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:118  %accumulator_1_3_i = fadd float %accumulator_1_2_i, %tmp_166_1_3_i

]]></node>
<StgValue><ssdm name="accumulator_1_3_i"/></StgValue>
</operation>

<operation id="4009" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="900" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:118  %accumulator_2_3_i = fadd float %accumulator_2_2_i, %tmp_166_2_3_i

]]></node>
<StgValue><ssdm name="accumulator_2_3_i"/></StgValue>
</operation>

<operation id="4010" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1046" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:118  %accumulator_3_3_i = fadd float %accumulator_3_2_i, %tmp_166_3_3_i

]]></node>
<StgValue><ssdm name="accumulator_3_3_i"/></StgValue>
</operation>

<operation id="4011" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1192" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:118  %accumulator_4_3_i = fadd float %accumulator_4_2_i, %tmp_166_4_3_i

]]></node>
<StgValue><ssdm name="accumulator_4_3_i"/></StgValue>
</operation>

<operation id="4012" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:118  %accumulator_5_3_i = fadd float %accumulator_5_2_i, %tmp_166_5_3_i

]]></node>
<StgValue><ssdm name="accumulator_5_3_i"/></StgValue>
</operation>

<operation id="4013" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1484" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:118  %accumulator_6_3_i = fadd float %accumulator_6_2_i, %tmp_166_6_3_i

]]></node>
<StgValue><ssdm name="accumulator_6_3_i"/></StgValue>
</operation>

<operation id="4014" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1630" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:118  %accumulator_7_3_i = fadd float %accumulator_7_2_i, %tmp_166_7_3_i

]]></node>
<StgValue><ssdm name="accumulator_7_3_i"/></StgValue>
</operation>

<operation id="4015" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1776" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:118  %accumulator_8_3_i = fadd float %accumulator_8_2_i, %tmp_166_8_3_i

]]></node>
<StgValue><ssdm name="accumulator_8_3_i"/></StgValue>
</operation>

<operation id="4016" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1922" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:118  %accumulator_9_3_i = fadd float %accumulator_9_2_i, %tmp_166_9_3_i

]]></node>
<StgValue><ssdm name="accumulator_9_3_i"/></StgValue>
</operation>

<operation id="4017" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2068" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:118  %accumulator_10_3_i = fadd float %accumulator_10_2_i, %tmp_166_10_3_i

]]></node>
<StgValue><ssdm name="accumulator_10_3_i"/></StgValue>
</operation>

<operation id="4018" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2214" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:118  %accumulator_11_3_i = fadd float %accumulator_11_2_i, %tmp_166_11_3_i

]]></node>
<StgValue><ssdm name="accumulator_11_3_i"/></StgValue>
</operation>

<operation id="4019" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2360" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:118  %accumulator_12_3_i = fadd float %accumulator_12_2_i, %tmp_166_12_3_i

]]></node>
<StgValue><ssdm name="accumulator_12_3_i"/></StgValue>
</operation>

<operation id="4020" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2506" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:118  %accumulator_13_3_i = fadd float %accumulator_13_2_i, %tmp_166_13_3_i

]]></node>
<StgValue><ssdm name="accumulator_13_3_i"/></StgValue>
</operation>

<operation id="4021" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2652" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:118  %accumulator_14_3_i = fadd float %accumulator_14_2_i, %tmp_166_14_3_i

]]></node>
<StgValue><ssdm name="accumulator_14_3_i"/></StgValue>
</operation>

<operation id="4022" st_id="28" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2798" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:118  %accumulator_15_3_i = fadd float %accumulator_15_2_i, %tmp_166_15_3_i

]]></node>
<StgValue><ssdm name="accumulator_15_3_i"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="4023" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="608" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:124  %accumulator_0_3_i = fadd float %accumulator_0_2_i, %tmp_166_0_3_i

]]></node>
<StgValue><ssdm name="accumulator_0_3_i"/></StgValue>
</operation>

<operation id="4024" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="754" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:118  %accumulator_1_3_i = fadd float %accumulator_1_2_i, %tmp_166_1_3_i

]]></node>
<StgValue><ssdm name="accumulator_1_3_i"/></StgValue>
</operation>

<operation id="4025" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="900" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:118  %accumulator_2_3_i = fadd float %accumulator_2_2_i, %tmp_166_2_3_i

]]></node>
<StgValue><ssdm name="accumulator_2_3_i"/></StgValue>
</operation>

<operation id="4026" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1046" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:118  %accumulator_3_3_i = fadd float %accumulator_3_2_i, %tmp_166_3_3_i

]]></node>
<StgValue><ssdm name="accumulator_3_3_i"/></StgValue>
</operation>

<operation id="4027" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1192" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:118  %accumulator_4_3_i = fadd float %accumulator_4_2_i, %tmp_166_4_3_i

]]></node>
<StgValue><ssdm name="accumulator_4_3_i"/></StgValue>
</operation>

<operation id="4028" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1338" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:118  %accumulator_5_3_i = fadd float %accumulator_5_2_i, %tmp_166_5_3_i

]]></node>
<StgValue><ssdm name="accumulator_5_3_i"/></StgValue>
</operation>

<operation id="4029" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1484" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:118  %accumulator_6_3_i = fadd float %accumulator_6_2_i, %tmp_166_6_3_i

]]></node>
<StgValue><ssdm name="accumulator_6_3_i"/></StgValue>
</operation>

<operation id="4030" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1630" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:118  %accumulator_7_3_i = fadd float %accumulator_7_2_i, %tmp_166_7_3_i

]]></node>
<StgValue><ssdm name="accumulator_7_3_i"/></StgValue>
</operation>

<operation id="4031" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1776" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:118  %accumulator_8_3_i = fadd float %accumulator_8_2_i, %tmp_166_8_3_i

]]></node>
<StgValue><ssdm name="accumulator_8_3_i"/></StgValue>
</operation>

<operation id="4032" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1922" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:118  %accumulator_9_3_i = fadd float %accumulator_9_2_i, %tmp_166_9_3_i

]]></node>
<StgValue><ssdm name="accumulator_9_3_i"/></StgValue>
</operation>

<operation id="4033" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2068" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:118  %accumulator_10_3_i = fadd float %accumulator_10_2_i, %tmp_166_10_3_i

]]></node>
<StgValue><ssdm name="accumulator_10_3_i"/></StgValue>
</operation>

<operation id="4034" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2214" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:118  %accumulator_11_3_i = fadd float %accumulator_11_2_i, %tmp_166_11_3_i

]]></node>
<StgValue><ssdm name="accumulator_11_3_i"/></StgValue>
</operation>

<operation id="4035" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2360" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:118  %accumulator_12_3_i = fadd float %accumulator_12_2_i, %tmp_166_12_3_i

]]></node>
<StgValue><ssdm name="accumulator_12_3_i"/></StgValue>
</operation>

<operation id="4036" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2506" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:118  %accumulator_13_3_i = fadd float %accumulator_13_2_i, %tmp_166_13_3_i

]]></node>
<StgValue><ssdm name="accumulator_13_3_i"/></StgValue>
</operation>

<operation id="4037" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2652" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:118  %accumulator_14_3_i = fadd float %accumulator_14_2_i, %tmp_166_14_3_i

]]></node>
<StgValue><ssdm name="accumulator_14_3_i"/></StgValue>
</operation>

<operation id="4038" st_id="29" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2798" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:118  %accumulator_15_3_i = fadd float %accumulator_15_2_i, %tmp_166_15_3_i

]]></node>
<StgValue><ssdm name="accumulator_15_3_i"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="4039" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="609" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:125  %accumulator_0_4_i = fadd float %accumulator_0_3_i, %tmp_166_0_4_i

]]></node>
<StgValue><ssdm name="accumulator_0_4_i"/></StgValue>
</operation>

<operation id="4040" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="755" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:119  %accumulator_1_4_i = fadd float %accumulator_1_3_i, %tmp_166_1_4_i

]]></node>
<StgValue><ssdm name="accumulator_1_4_i"/></StgValue>
</operation>

<operation id="4041" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="901" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:119  %accumulator_2_4_i = fadd float %accumulator_2_3_i, %tmp_166_2_4_i

]]></node>
<StgValue><ssdm name="accumulator_2_4_i"/></StgValue>
</operation>

<operation id="4042" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1047" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:119  %accumulator_3_4_i = fadd float %accumulator_3_3_i, %tmp_166_3_4_i

]]></node>
<StgValue><ssdm name="accumulator_3_4_i"/></StgValue>
</operation>

<operation id="4043" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1193" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:119  %accumulator_4_4_i = fadd float %accumulator_4_3_i, %tmp_166_4_4_i

]]></node>
<StgValue><ssdm name="accumulator_4_4_i"/></StgValue>
</operation>

<operation id="4044" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1339" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:119  %accumulator_5_4_i = fadd float %accumulator_5_3_i, %tmp_166_5_4_i

]]></node>
<StgValue><ssdm name="accumulator_5_4_i"/></StgValue>
</operation>

<operation id="4045" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1485" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:119  %accumulator_6_4_i = fadd float %accumulator_6_3_i, %tmp_166_6_4_i

]]></node>
<StgValue><ssdm name="accumulator_6_4_i"/></StgValue>
</operation>

<operation id="4046" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1631" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:119  %accumulator_7_4_i = fadd float %accumulator_7_3_i, %tmp_166_7_4_i

]]></node>
<StgValue><ssdm name="accumulator_7_4_i"/></StgValue>
</operation>

<operation id="4047" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1777" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:119  %accumulator_8_4_i = fadd float %accumulator_8_3_i, %tmp_166_8_4_i

]]></node>
<StgValue><ssdm name="accumulator_8_4_i"/></StgValue>
</operation>

<operation id="4048" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1923" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:119  %accumulator_9_4_i = fadd float %accumulator_9_3_i, %tmp_166_9_4_i

]]></node>
<StgValue><ssdm name="accumulator_9_4_i"/></StgValue>
</operation>

<operation id="4049" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2069" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:119  %accumulator_10_4_i = fadd float %accumulator_10_3_i, %tmp_166_10_4_i

]]></node>
<StgValue><ssdm name="accumulator_10_4_i"/></StgValue>
</operation>

<operation id="4050" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2215" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:119  %accumulator_11_4_i = fadd float %accumulator_11_3_i, %tmp_166_11_4_i

]]></node>
<StgValue><ssdm name="accumulator_11_4_i"/></StgValue>
</operation>

<operation id="4051" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2361" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:119  %accumulator_12_4_i = fadd float %accumulator_12_3_i, %tmp_166_12_4_i

]]></node>
<StgValue><ssdm name="accumulator_12_4_i"/></StgValue>
</operation>

<operation id="4052" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2507" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:119  %accumulator_13_4_i = fadd float %accumulator_13_3_i, %tmp_166_13_4_i

]]></node>
<StgValue><ssdm name="accumulator_13_4_i"/></StgValue>
</operation>

<operation id="4053" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2653" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:119  %accumulator_14_4_i = fadd float %accumulator_14_3_i, %tmp_166_14_4_i

]]></node>
<StgValue><ssdm name="accumulator_14_4_i"/></StgValue>
</operation>

<operation id="4054" st_id="30" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2799" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:119  %accumulator_15_4_i = fadd float %accumulator_15_3_i, %tmp_166_15_4_i

]]></node>
<StgValue><ssdm name="accumulator_15_4_i"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="4055" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="609" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:125  %accumulator_0_4_i = fadd float %accumulator_0_3_i, %tmp_166_0_4_i

]]></node>
<StgValue><ssdm name="accumulator_0_4_i"/></StgValue>
</operation>

<operation id="4056" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="755" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:119  %accumulator_1_4_i = fadd float %accumulator_1_3_i, %tmp_166_1_4_i

]]></node>
<StgValue><ssdm name="accumulator_1_4_i"/></StgValue>
</operation>

<operation id="4057" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="901" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:119  %accumulator_2_4_i = fadd float %accumulator_2_3_i, %tmp_166_2_4_i

]]></node>
<StgValue><ssdm name="accumulator_2_4_i"/></StgValue>
</operation>

<operation id="4058" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1047" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:119  %accumulator_3_4_i = fadd float %accumulator_3_3_i, %tmp_166_3_4_i

]]></node>
<StgValue><ssdm name="accumulator_3_4_i"/></StgValue>
</operation>

<operation id="4059" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1193" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:119  %accumulator_4_4_i = fadd float %accumulator_4_3_i, %tmp_166_4_4_i

]]></node>
<StgValue><ssdm name="accumulator_4_4_i"/></StgValue>
</operation>

<operation id="4060" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1339" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:119  %accumulator_5_4_i = fadd float %accumulator_5_3_i, %tmp_166_5_4_i

]]></node>
<StgValue><ssdm name="accumulator_5_4_i"/></StgValue>
</operation>

<operation id="4061" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1485" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:119  %accumulator_6_4_i = fadd float %accumulator_6_3_i, %tmp_166_6_4_i

]]></node>
<StgValue><ssdm name="accumulator_6_4_i"/></StgValue>
</operation>

<operation id="4062" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1631" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:119  %accumulator_7_4_i = fadd float %accumulator_7_3_i, %tmp_166_7_4_i

]]></node>
<StgValue><ssdm name="accumulator_7_4_i"/></StgValue>
</operation>

<operation id="4063" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1777" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:119  %accumulator_8_4_i = fadd float %accumulator_8_3_i, %tmp_166_8_4_i

]]></node>
<StgValue><ssdm name="accumulator_8_4_i"/></StgValue>
</operation>

<operation id="4064" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1923" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:119  %accumulator_9_4_i = fadd float %accumulator_9_3_i, %tmp_166_9_4_i

]]></node>
<StgValue><ssdm name="accumulator_9_4_i"/></StgValue>
</operation>

<operation id="4065" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2069" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:119  %accumulator_10_4_i = fadd float %accumulator_10_3_i, %tmp_166_10_4_i

]]></node>
<StgValue><ssdm name="accumulator_10_4_i"/></StgValue>
</operation>

<operation id="4066" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2215" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:119  %accumulator_11_4_i = fadd float %accumulator_11_3_i, %tmp_166_11_4_i

]]></node>
<StgValue><ssdm name="accumulator_11_4_i"/></StgValue>
</operation>

<operation id="4067" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2361" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:119  %accumulator_12_4_i = fadd float %accumulator_12_3_i, %tmp_166_12_4_i

]]></node>
<StgValue><ssdm name="accumulator_12_4_i"/></StgValue>
</operation>

<operation id="4068" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2507" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:119  %accumulator_13_4_i = fadd float %accumulator_13_3_i, %tmp_166_13_4_i

]]></node>
<StgValue><ssdm name="accumulator_13_4_i"/></StgValue>
</operation>

<operation id="4069" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2653" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:119  %accumulator_14_4_i = fadd float %accumulator_14_3_i, %tmp_166_14_4_i

]]></node>
<StgValue><ssdm name="accumulator_14_4_i"/></StgValue>
</operation>

<operation id="4070" st_id="31" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2799" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:119  %accumulator_15_4_i = fadd float %accumulator_15_3_i, %tmp_166_15_4_i

]]></node>
<StgValue><ssdm name="accumulator_15_4_i"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="4071" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="609" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:125  %accumulator_0_4_i = fadd float %accumulator_0_3_i, %tmp_166_0_4_i

]]></node>
<StgValue><ssdm name="accumulator_0_4_i"/></StgValue>
</operation>

<operation id="4072" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="755" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:119  %accumulator_1_4_i = fadd float %accumulator_1_3_i, %tmp_166_1_4_i

]]></node>
<StgValue><ssdm name="accumulator_1_4_i"/></StgValue>
</operation>

<operation id="4073" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="901" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:119  %accumulator_2_4_i = fadd float %accumulator_2_3_i, %tmp_166_2_4_i

]]></node>
<StgValue><ssdm name="accumulator_2_4_i"/></StgValue>
</operation>

<operation id="4074" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1047" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:119  %accumulator_3_4_i = fadd float %accumulator_3_3_i, %tmp_166_3_4_i

]]></node>
<StgValue><ssdm name="accumulator_3_4_i"/></StgValue>
</operation>

<operation id="4075" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1193" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:119  %accumulator_4_4_i = fadd float %accumulator_4_3_i, %tmp_166_4_4_i

]]></node>
<StgValue><ssdm name="accumulator_4_4_i"/></StgValue>
</operation>

<operation id="4076" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1339" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:119  %accumulator_5_4_i = fadd float %accumulator_5_3_i, %tmp_166_5_4_i

]]></node>
<StgValue><ssdm name="accumulator_5_4_i"/></StgValue>
</operation>

<operation id="4077" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1485" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:119  %accumulator_6_4_i = fadd float %accumulator_6_3_i, %tmp_166_6_4_i

]]></node>
<StgValue><ssdm name="accumulator_6_4_i"/></StgValue>
</operation>

<operation id="4078" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1631" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:119  %accumulator_7_4_i = fadd float %accumulator_7_3_i, %tmp_166_7_4_i

]]></node>
<StgValue><ssdm name="accumulator_7_4_i"/></StgValue>
</operation>

<operation id="4079" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1777" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:119  %accumulator_8_4_i = fadd float %accumulator_8_3_i, %tmp_166_8_4_i

]]></node>
<StgValue><ssdm name="accumulator_8_4_i"/></StgValue>
</operation>

<operation id="4080" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1923" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:119  %accumulator_9_4_i = fadd float %accumulator_9_3_i, %tmp_166_9_4_i

]]></node>
<StgValue><ssdm name="accumulator_9_4_i"/></StgValue>
</operation>

<operation id="4081" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2069" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:119  %accumulator_10_4_i = fadd float %accumulator_10_3_i, %tmp_166_10_4_i

]]></node>
<StgValue><ssdm name="accumulator_10_4_i"/></StgValue>
</operation>

<operation id="4082" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2215" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:119  %accumulator_11_4_i = fadd float %accumulator_11_3_i, %tmp_166_11_4_i

]]></node>
<StgValue><ssdm name="accumulator_11_4_i"/></StgValue>
</operation>

<operation id="4083" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2361" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:119  %accumulator_12_4_i = fadd float %accumulator_12_3_i, %tmp_166_12_4_i

]]></node>
<StgValue><ssdm name="accumulator_12_4_i"/></StgValue>
</operation>

<operation id="4084" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2507" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:119  %accumulator_13_4_i = fadd float %accumulator_13_3_i, %tmp_166_13_4_i

]]></node>
<StgValue><ssdm name="accumulator_13_4_i"/></StgValue>
</operation>

<operation id="4085" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2653" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:119  %accumulator_14_4_i = fadd float %accumulator_14_3_i, %tmp_166_14_4_i

]]></node>
<StgValue><ssdm name="accumulator_14_4_i"/></StgValue>
</operation>

<operation id="4086" st_id="32" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2799" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:119  %accumulator_15_4_i = fadd float %accumulator_15_3_i, %tmp_166_15_4_i

]]></node>
<StgValue><ssdm name="accumulator_15_4_i"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="4087" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="609" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:125  %accumulator_0_4_i = fadd float %accumulator_0_3_i, %tmp_166_0_4_i

]]></node>
<StgValue><ssdm name="accumulator_0_4_i"/></StgValue>
</operation>

<operation id="4088" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="755" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:119  %accumulator_1_4_i = fadd float %accumulator_1_3_i, %tmp_166_1_4_i

]]></node>
<StgValue><ssdm name="accumulator_1_4_i"/></StgValue>
</operation>

<operation id="4089" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="901" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:119  %accumulator_2_4_i = fadd float %accumulator_2_3_i, %tmp_166_2_4_i

]]></node>
<StgValue><ssdm name="accumulator_2_4_i"/></StgValue>
</operation>

<operation id="4090" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1047" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:119  %accumulator_3_4_i = fadd float %accumulator_3_3_i, %tmp_166_3_4_i

]]></node>
<StgValue><ssdm name="accumulator_3_4_i"/></StgValue>
</operation>

<operation id="4091" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1193" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:119  %accumulator_4_4_i = fadd float %accumulator_4_3_i, %tmp_166_4_4_i

]]></node>
<StgValue><ssdm name="accumulator_4_4_i"/></StgValue>
</operation>

<operation id="4092" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1339" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:119  %accumulator_5_4_i = fadd float %accumulator_5_3_i, %tmp_166_5_4_i

]]></node>
<StgValue><ssdm name="accumulator_5_4_i"/></StgValue>
</operation>

<operation id="4093" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1485" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:119  %accumulator_6_4_i = fadd float %accumulator_6_3_i, %tmp_166_6_4_i

]]></node>
<StgValue><ssdm name="accumulator_6_4_i"/></StgValue>
</operation>

<operation id="4094" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1631" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:119  %accumulator_7_4_i = fadd float %accumulator_7_3_i, %tmp_166_7_4_i

]]></node>
<StgValue><ssdm name="accumulator_7_4_i"/></StgValue>
</operation>

<operation id="4095" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1777" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:119  %accumulator_8_4_i = fadd float %accumulator_8_3_i, %tmp_166_8_4_i

]]></node>
<StgValue><ssdm name="accumulator_8_4_i"/></StgValue>
</operation>

<operation id="4096" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1923" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:119  %accumulator_9_4_i = fadd float %accumulator_9_3_i, %tmp_166_9_4_i

]]></node>
<StgValue><ssdm name="accumulator_9_4_i"/></StgValue>
</operation>

<operation id="4097" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2069" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:119  %accumulator_10_4_i = fadd float %accumulator_10_3_i, %tmp_166_10_4_i

]]></node>
<StgValue><ssdm name="accumulator_10_4_i"/></StgValue>
</operation>

<operation id="4098" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2215" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:119  %accumulator_11_4_i = fadd float %accumulator_11_3_i, %tmp_166_11_4_i

]]></node>
<StgValue><ssdm name="accumulator_11_4_i"/></StgValue>
</operation>

<operation id="4099" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2361" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:119  %accumulator_12_4_i = fadd float %accumulator_12_3_i, %tmp_166_12_4_i

]]></node>
<StgValue><ssdm name="accumulator_12_4_i"/></StgValue>
</operation>

<operation id="4100" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2507" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:119  %accumulator_13_4_i = fadd float %accumulator_13_3_i, %tmp_166_13_4_i

]]></node>
<StgValue><ssdm name="accumulator_13_4_i"/></StgValue>
</operation>

<operation id="4101" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2653" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:119  %accumulator_14_4_i = fadd float %accumulator_14_3_i, %tmp_166_14_4_i

]]></node>
<StgValue><ssdm name="accumulator_14_4_i"/></StgValue>
</operation>

<operation id="4102" st_id="33" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2799" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:119  %accumulator_15_4_i = fadd float %accumulator_15_3_i, %tmp_166_15_4_i

]]></node>
<StgValue><ssdm name="accumulator_15_4_i"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="4103" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="609" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:125  %accumulator_0_4_i = fadd float %accumulator_0_3_i, %tmp_166_0_4_i

]]></node>
<StgValue><ssdm name="accumulator_0_4_i"/></StgValue>
</operation>

<operation id="4104" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="755" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:119  %accumulator_1_4_i = fadd float %accumulator_1_3_i, %tmp_166_1_4_i

]]></node>
<StgValue><ssdm name="accumulator_1_4_i"/></StgValue>
</operation>

<operation id="4105" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="901" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:119  %accumulator_2_4_i = fadd float %accumulator_2_3_i, %tmp_166_2_4_i

]]></node>
<StgValue><ssdm name="accumulator_2_4_i"/></StgValue>
</operation>

<operation id="4106" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1047" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:119  %accumulator_3_4_i = fadd float %accumulator_3_3_i, %tmp_166_3_4_i

]]></node>
<StgValue><ssdm name="accumulator_3_4_i"/></StgValue>
</operation>

<operation id="4107" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1193" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:119  %accumulator_4_4_i = fadd float %accumulator_4_3_i, %tmp_166_4_4_i

]]></node>
<StgValue><ssdm name="accumulator_4_4_i"/></StgValue>
</operation>

<operation id="4108" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1339" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:119  %accumulator_5_4_i = fadd float %accumulator_5_3_i, %tmp_166_5_4_i

]]></node>
<StgValue><ssdm name="accumulator_5_4_i"/></StgValue>
</operation>

<operation id="4109" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1485" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:119  %accumulator_6_4_i = fadd float %accumulator_6_3_i, %tmp_166_6_4_i

]]></node>
<StgValue><ssdm name="accumulator_6_4_i"/></StgValue>
</operation>

<operation id="4110" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1631" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:119  %accumulator_7_4_i = fadd float %accumulator_7_3_i, %tmp_166_7_4_i

]]></node>
<StgValue><ssdm name="accumulator_7_4_i"/></StgValue>
</operation>

<operation id="4111" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1777" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:119  %accumulator_8_4_i = fadd float %accumulator_8_3_i, %tmp_166_8_4_i

]]></node>
<StgValue><ssdm name="accumulator_8_4_i"/></StgValue>
</operation>

<operation id="4112" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1923" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:119  %accumulator_9_4_i = fadd float %accumulator_9_3_i, %tmp_166_9_4_i

]]></node>
<StgValue><ssdm name="accumulator_9_4_i"/></StgValue>
</operation>

<operation id="4113" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2069" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:119  %accumulator_10_4_i = fadd float %accumulator_10_3_i, %tmp_166_10_4_i

]]></node>
<StgValue><ssdm name="accumulator_10_4_i"/></StgValue>
</operation>

<operation id="4114" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2215" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:119  %accumulator_11_4_i = fadd float %accumulator_11_3_i, %tmp_166_11_4_i

]]></node>
<StgValue><ssdm name="accumulator_11_4_i"/></StgValue>
</operation>

<operation id="4115" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2361" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:119  %accumulator_12_4_i = fadd float %accumulator_12_3_i, %tmp_166_12_4_i

]]></node>
<StgValue><ssdm name="accumulator_12_4_i"/></StgValue>
</operation>

<operation id="4116" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2507" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:119  %accumulator_13_4_i = fadd float %accumulator_13_3_i, %tmp_166_13_4_i

]]></node>
<StgValue><ssdm name="accumulator_13_4_i"/></StgValue>
</operation>

<operation id="4117" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2653" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:119  %accumulator_14_4_i = fadd float %accumulator_14_3_i, %tmp_166_14_4_i

]]></node>
<StgValue><ssdm name="accumulator_14_4_i"/></StgValue>
</operation>

<operation id="4118" st_id="34" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2799" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:119  %accumulator_15_4_i = fadd float %accumulator_15_3_i, %tmp_166_15_4_i

]]></node>
<StgValue><ssdm name="accumulator_15_4_i"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="4119" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:126  %accumulator_0_5_i = fadd float %accumulator_0_4_i, %tmp_166_0_5_i

]]></node>
<StgValue><ssdm name="accumulator_0_5_i"/></StgValue>
</operation>

<operation id="4120" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="756" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:120  %accumulator_1_5_i = fadd float %accumulator_1_4_i, %tmp_166_1_5_i

]]></node>
<StgValue><ssdm name="accumulator_1_5_i"/></StgValue>
</operation>

<operation id="4121" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="902" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:120  %accumulator_2_5_i = fadd float %accumulator_2_4_i, %tmp_166_2_5_i

]]></node>
<StgValue><ssdm name="accumulator_2_5_i"/></StgValue>
</operation>

<operation id="4122" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1048" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:120  %accumulator_3_5_i = fadd float %accumulator_3_4_i, %tmp_166_3_5_i

]]></node>
<StgValue><ssdm name="accumulator_3_5_i"/></StgValue>
</operation>

<operation id="4123" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1194" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:120  %accumulator_4_5_i = fadd float %accumulator_4_4_i, %tmp_166_4_5_i

]]></node>
<StgValue><ssdm name="accumulator_4_5_i"/></StgValue>
</operation>

<operation id="4124" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1340" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:120  %accumulator_5_5_i = fadd float %accumulator_5_4_i, %tmp_166_5_5_i

]]></node>
<StgValue><ssdm name="accumulator_5_5_i"/></StgValue>
</operation>

<operation id="4125" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:120  %accumulator_6_5_i = fadd float %accumulator_6_4_i, %tmp_166_6_5_i

]]></node>
<StgValue><ssdm name="accumulator_6_5_i"/></StgValue>
</operation>

<operation id="4126" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1632" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:120  %accumulator_7_5_i = fadd float %accumulator_7_4_i, %tmp_166_7_5_i

]]></node>
<StgValue><ssdm name="accumulator_7_5_i"/></StgValue>
</operation>

<operation id="4127" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1778" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:120  %accumulator_8_5_i = fadd float %accumulator_8_4_i, %tmp_166_8_5_i

]]></node>
<StgValue><ssdm name="accumulator_8_5_i"/></StgValue>
</operation>

<operation id="4128" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1924" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:120  %accumulator_9_5_i = fadd float %accumulator_9_4_i, %tmp_166_9_5_i

]]></node>
<StgValue><ssdm name="accumulator_9_5_i"/></StgValue>
</operation>

<operation id="4129" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2070" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:120  %accumulator_10_5_i = fadd float %accumulator_10_4_i, %tmp_166_10_5_i

]]></node>
<StgValue><ssdm name="accumulator_10_5_i"/></StgValue>
</operation>

<operation id="4130" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2216" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:120  %accumulator_11_5_i = fadd float %accumulator_11_4_i, %tmp_166_11_5_i

]]></node>
<StgValue><ssdm name="accumulator_11_5_i"/></StgValue>
</operation>

<operation id="4131" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2362" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:120  %accumulator_12_5_i = fadd float %accumulator_12_4_i, %tmp_166_12_5_i

]]></node>
<StgValue><ssdm name="accumulator_12_5_i"/></StgValue>
</operation>

<operation id="4132" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2508" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:120  %accumulator_13_5_i = fadd float %accumulator_13_4_i, %tmp_166_13_5_i

]]></node>
<StgValue><ssdm name="accumulator_13_5_i"/></StgValue>
</operation>

<operation id="4133" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2654" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:120  %accumulator_14_5_i = fadd float %accumulator_14_4_i, %tmp_166_14_5_i

]]></node>
<StgValue><ssdm name="accumulator_14_5_i"/></StgValue>
</operation>

<operation id="4134" st_id="35" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2800" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:120  %accumulator_15_5_i = fadd float %accumulator_15_4_i, %tmp_166_15_5_i

]]></node>
<StgValue><ssdm name="accumulator_15_5_i"/></StgValue>
</operation>
</state>

<state id="36" st_id="36">

<operation id="4135" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:126  %accumulator_0_5_i = fadd float %accumulator_0_4_i, %tmp_166_0_5_i

]]></node>
<StgValue><ssdm name="accumulator_0_5_i"/></StgValue>
</operation>

<operation id="4136" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="756" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:120  %accumulator_1_5_i = fadd float %accumulator_1_4_i, %tmp_166_1_5_i

]]></node>
<StgValue><ssdm name="accumulator_1_5_i"/></StgValue>
</operation>

<operation id="4137" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="902" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:120  %accumulator_2_5_i = fadd float %accumulator_2_4_i, %tmp_166_2_5_i

]]></node>
<StgValue><ssdm name="accumulator_2_5_i"/></StgValue>
</operation>

<operation id="4138" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1048" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:120  %accumulator_3_5_i = fadd float %accumulator_3_4_i, %tmp_166_3_5_i

]]></node>
<StgValue><ssdm name="accumulator_3_5_i"/></StgValue>
</operation>

<operation id="4139" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1194" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:120  %accumulator_4_5_i = fadd float %accumulator_4_4_i, %tmp_166_4_5_i

]]></node>
<StgValue><ssdm name="accumulator_4_5_i"/></StgValue>
</operation>

<operation id="4140" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1340" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:120  %accumulator_5_5_i = fadd float %accumulator_5_4_i, %tmp_166_5_5_i

]]></node>
<StgValue><ssdm name="accumulator_5_5_i"/></StgValue>
</operation>

<operation id="4141" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:120  %accumulator_6_5_i = fadd float %accumulator_6_4_i, %tmp_166_6_5_i

]]></node>
<StgValue><ssdm name="accumulator_6_5_i"/></StgValue>
</operation>

<operation id="4142" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1632" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:120  %accumulator_7_5_i = fadd float %accumulator_7_4_i, %tmp_166_7_5_i

]]></node>
<StgValue><ssdm name="accumulator_7_5_i"/></StgValue>
</operation>

<operation id="4143" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1778" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:120  %accumulator_8_5_i = fadd float %accumulator_8_4_i, %tmp_166_8_5_i

]]></node>
<StgValue><ssdm name="accumulator_8_5_i"/></StgValue>
</operation>

<operation id="4144" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1924" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:120  %accumulator_9_5_i = fadd float %accumulator_9_4_i, %tmp_166_9_5_i

]]></node>
<StgValue><ssdm name="accumulator_9_5_i"/></StgValue>
</operation>

<operation id="4145" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2070" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:120  %accumulator_10_5_i = fadd float %accumulator_10_4_i, %tmp_166_10_5_i

]]></node>
<StgValue><ssdm name="accumulator_10_5_i"/></StgValue>
</operation>

<operation id="4146" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2216" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:120  %accumulator_11_5_i = fadd float %accumulator_11_4_i, %tmp_166_11_5_i

]]></node>
<StgValue><ssdm name="accumulator_11_5_i"/></StgValue>
</operation>

<operation id="4147" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2362" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:120  %accumulator_12_5_i = fadd float %accumulator_12_4_i, %tmp_166_12_5_i

]]></node>
<StgValue><ssdm name="accumulator_12_5_i"/></StgValue>
</operation>

<operation id="4148" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2508" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:120  %accumulator_13_5_i = fadd float %accumulator_13_4_i, %tmp_166_13_5_i

]]></node>
<StgValue><ssdm name="accumulator_13_5_i"/></StgValue>
</operation>

<operation id="4149" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2654" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:120  %accumulator_14_5_i = fadd float %accumulator_14_4_i, %tmp_166_14_5_i

]]></node>
<StgValue><ssdm name="accumulator_14_5_i"/></StgValue>
</operation>

<operation id="4150" st_id="36" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2800" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:120  %accumulator_15_5_i = fadd float %accumulator_15_4_i, %tmp_166_15_5_i

]]></node>
<StgValue><ssdm name="accumulator_15_5_i"/></StgValue>
</operation>
</state>

<state id="37" st_id="37">

<operation id="4151" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:126  %accumulator_0_5_i = fadd float %accumulator_0_4_i, %tmp_166_0_5_i

]]></node>
<StgValue><ssdm name="accumulator_0_5_i"/></StgValue>
</operation>

<operation id="4152" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="756" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:120  %accumulator_1_5_i = fadd float %accumulator_1_4_i, %tmp_166_1_5_i

]]></node>
<StgValue><ssdm name="accumulator_1_5_i"/></StgValue>
</operation>

<operation id="4153" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="902" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:120  %accumulator_2_5_i = fadd float %accumulator_2_4_i, %tmp_166_2_5_i

]]></node>
<StgValue><ssdm name="accumulator_2_5_i"/></StgValue>
</operation>

<operation id="4154" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1048" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:120  %accumulator_3_5_i = fadd float %accumulator_3_4_i, %tmp_166_3_5_i

]]></node>
<StgValue><ssdm name="accumulator_3_5_i"/></StgValue>
</operation>

<operation id="4155" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1194" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:120  %accumulator_4_5_i = fadd float %accumulator_4_4_i, %tmp_166_4_5_i

]]></node>
<StgValue><ssdm name="accumulator_4_5_i"/></StgValue>
</operation>

<operation id="4156" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1340" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:120  %accumulator_5_5_i = fadd float %accumulator_5_4_i, %tmp_166_5_5_i

]]></node>
<StgValue><ssdm name="accumulator_5_5_i"/></StgValue>
</operation>

<operation id="4157" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:120  %accumulator_6_5_i = fadd float %accumulator_6_4_i, %tmp_166_6_5_i

]]></node>
<StgValue><ssdm name="accumulator_6_5_i"/></StgValue>
</operation>

<operation id="4158" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1632" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:120  %accumulator_7_5_i = fadd float %accumulator_7_4_i, %tmp_166_7_5_i

]]></node>
<StgValue><ssdm name="accumulator_7_5_i"/></StgValue>
</operation>

<operation id="4159" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1778" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:120  %accumulator_8_5_i = fadd float %accumulator_8_4_i, %tmp_166_8_5_i

]]></node>
<StgValue><ssdm name="accumulator_8_5_i"/></StgValue>
</operation>

<operation id="4160" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1924" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:120  %accumulator_9_5_i = fadd float %accumulator_9_4_i, %tmp_166_9_5_i

]]></node>
<StgValue><ssdm name="accumulator_9_5_i"/></StgValue>
</operation>

<operation id="4161" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2070" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:120  %accumulator_10_5_i = fadd float %accumulator_10_4_i, %tmp_166_10_5_i

]]></node>
<StgValue><ssdm name="accumulator_10_5_i"/></StgValue>
</operation>

<operation id="4162" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2216" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:120  %accumulator_11_5_i = fadd float %accumulator_11_4_i, %tmp_166_11_5_i

]]></node>
<StgValue><ssdm name="accumulator_11_5_i"/></StgValue>
</operation>

<operation id="4163" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2362" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:120  %accumulator_12_5_i = fadd float %accumulator_12_4_i, %tmp_166_12_5_i

]]></node>
<StgValue><ssdm name="accumulator_12_5_i"/></StgValue>
</operation>

<operation id="4164" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2508" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:120  %accumulator_13_5_i = fadd float %accumulator_13_4_i, %tmp_166_13_5_i

]]></node>
<StgValue><ssdm name="accumulator_13_5_i"/></StgValue>
</operation>

<operation id="4165" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2654" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:120  %accumulator_14_5_i = fadd float %accumulator_14_4_i, %tmp_166_14_5_i

]]></node>
<StgValue><ssdm name="accumulator_14_5_i"/></StgValue>
</operation>

<operation id="4166" st_id="37" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2800" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:120  %accumulator_15_5_i = fadd float %accumulator_15_4_i, %tmp_166_15_5_i

]]></node>
<StgValue><ssdm name="accumulator_15_5_i"/></StgValue>
</operation>
</state>

<state id="38" st_id="38">

<operation id="4167" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:126  %accumulator_0_5_i = fadd float %accumulator_0_4_i, %tmp_166_0_5_i

]]></node>
<StgValue><ssdm name="accumulator_0_5_i"/></StgValue>
</operation>

<operation id="4168" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="756" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:120  %accumulator_1_5_i = fadd float %accumulator_1_4_i, %tmp_166_1_5_i

]]></node>
<StgValue><ssdm name="accumulator_1_5_i"/></StgValue>
</operation>

<operation id="4169" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="902" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:120  %accumulator_2_5_i = fadd float %accumulator_2_4_i, %tmp_166_2_5_i

]]></node>
<StgValue><ssdm name="accumulator_2_5_i"/></StgValue>
</operation>

<operation id="4170" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1048" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:120  %accumulator_3_5_i = fadd float %accumulator_3_4_i, %tmp_166_3_5_i

]]></node>
<StgValue><ssdm name="accumulator_3_5_i"/></StgValue>
</operation>

<operation id="4171" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1194" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:120  %accumulator_4_5_i = fadd float %accumulator_4_4_i, %tmp_166_4_5_i

]]></node>
<StgValue><ssdm name="accumulator_4_5_i"/></StgValue>
</operation>

<operation id="4172" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1340" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:120  %accumulator_5_5_i = fadd float %accumulator_5_4_i, %tmp_166_5_5_i

]]></node>
<StgValue><ssdm name="accumulator_5_5_i"/></StgValue>
</operation>

<operation id="4173" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:120  %accumulator_6_5_i = fadd float %accumulator_6_4_i, %tmp_166_6_5_i

]]></node>
<StgValue><ssdm name="accumulator_6_5_i"/></StgValue>
</operation>

<operation id="4174" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1632" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:120  %accumulator_7_5_i = fadd float %accumulator_7_4_i, %tmp_166_7_5_i

]]></node>
<StgValue><ssdm name="accumulator_7_5_i"/></StgValue>
</operation>

<operation id="4175" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1778" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:120  %accumulator_8_5_i = fadd float %accumulator_8_4_i, %tmp_166_8_5_i

]]></node>
<StgValue><ssdm name="accumulator_8_5_i"/></StgValue>
</operation>

<operation id="4176" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1924" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:120  %accumulator_9_5_i = fadd float %accumulator_9_4_i, %tmp_166_9_5_i

]]></node>
<StgValue><ssdm name="accumulator_9_5_i"/></StgValue>
</operation>

<operation id="4177" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2070" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:120  %accumulator_10_5_i = fadd float %accumulator_10_4_i, %tmp_166_10_5_i

]]></node>
<StgValue><ssdm name="accumulator_10_5_i"/></StgValue>
</operation>

<operation id="4178" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2216" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:120  %accumulator_11_5_i = fadd float %accumulator_11_4_i, %tmp_166_11_5_i

]]></node>
<StgValue><ssdm name="accumulator_11_5_i"/></StgValue>
</operation>

<operation id="4179" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2362" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:120  %accumulator_12_5_i = fadd float %accumulator_12_4_i, %tmp_166_12_5_i

]]></node>
<StgValue><ssdm name="accumulator_12_5_i"/></StgValue>
</operation>

<operation id="4180" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2508" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:120  %accumulator_13_5_i = fadd float %accumulator_13_4_i, %tmp_166_13_5_i

]]></node>
<StgValue><ssdm name="accumulator_13_5_i"/></StgValue>
</operation>

<operation id="4181" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2654" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:120  %accumulator_14_5_i = fadd float %accumulator_14_4_i, %tmp_166_14_5_i

]]></node>
<StgValue><ssdm name="accumulator_14_5_i"/></StgValue>
</operation>

<operation id="4182" st_id="38" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2800" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:120  %accumulator_15_5_i = fadd float %accumulator_15_4_i, %tmp_166_15_5_i

]]></node>
<StgValue><ssdm name="accumulator_15_5_i"/></StgValue>
</operation>
</state>

<state id="39" st_id="39">

<operation id="4183" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="610" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:126  %accumulator_0_5_i = fadd float %accumulator_0_4_i, %tmp_166_0_5_i

]]></node>
<StgValue><ssdm name="accumulator_0_5_i"/></StgValue>
</operation>

<operation id="4184" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="756" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:120  %accumulator_1_5_i = fadd float %accumulator_1_4_i, %tmp_166_1_5_i

]]></node>
<StgValue><ssdm name="accumulator_1_5_i"/></StgValue>
</operation>

<operation id="4185" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="902" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:120  %accumulator_2_5_i = fadd float %accumulator_2_4_i, %tmp_166_2_5_i

]]></node>
<StgValue><ssdm name="accumulator_2_5_i"/></StgValue>
</operation>

<operation id="4186" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1048" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:120  %accumulator_3_5_i = fadd float %accumulator_3_4_i, %tmp_166_3_5_i

]]></node>
<StgValue><ssdm name="accumulator_3_5_i"/></StgValue>
</operation>

<operation id="4187" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1194" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:120  %accumulator_4_5_i = fadd float %accumulator_4_4_i, %tmp_166_4_5_i

]]></node>
<StgValue><ssdm name="accumulator_4_5_i"/></StgValue>
</operation>

<operation id="4188" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1340" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:120  %accumulator_5_5_i = fadd float %accumulator_5_4_i, %tmp_166_5_5_i

]]></node>
<StgValue><ssdm name="accumulator_5_5_i"/></StgValue>
</operation>

<operation id="4189" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1486" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:120  %accumulator_6_5_i = fadd float %accumulator_6_4_i, %tmp_166_6_5_i

]]></node>
<StgValue><ssdm name="accumulator_6_5_i"/></StgValue>
</operation>

<operation id="4190" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1632" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:120  %accumulator_7_5_i = fadd float %accumulator_7_4_i, %tmp_166_7_5_i

]]></node>
<StgValue><ssdm name="accumulator_7_5_i"/></StgValue>
</operation>

<operation id="4191" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1778" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:120  %accumulator_8_5_i = fadd float %accumulator_8_4_i, %tmp_166_8_5_i

]]></node>
<StgValue><ssdm name="accumulator_8_5_i"/></StgValue>
</operation>

<operation id="4192" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1924" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:120  %accumulator_9_5_i = fadd float %accumulator_9_4_i, %tmp_166_9_5_i

]]></node>
<StgValue><ssdm name="accumulator_9_5_i"/></StgValue>
</operation>

<operation id="4193" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2070" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:120  %accumulator_10_5_i = fadd float %accumulator_10_4_i, %tmp_166_10_5_i

]]></node>
<StgValue><ssdm name="accumulator_10_5_i"/></StgValue>
</operation>

<operation id="4194" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2216" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:120  %accumulator_11_5_i = fadd float %accumulator_11_4_i, %tmp_166_11_5_i

]]></node>
<StgValue><ssdm name="accumulator_11_5_i"/></StgValue>
</operation>

<operation id="4195" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2362" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:120  %accumulator_12_5_i = fadd float %accumulator_12_4_i, %tmp_166_12_5_i

]]></node>
<StgValue><ssdm name="accumulator_12_5_i"/></StgValue>
</operation>

<operation id="4196" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2508" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:120  %accumulator_13_5_i = fadd float %accumulator_13_4_i, %tmp_166_13_5_i

]]></node>
<StgValue><ssdm name="accumulator_13_5_i"/></StgValue>
</operation>

<operation id="4197" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2654" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:120  %accumulator_14_5_i = fadd float %accumulator_14_4_i, %tmp_166_14_5_i

]]></node>
<StgValue><ssdm name="accumulator_14_5_i"/></StgValue>
</operation>

<operation id="4198" st_id="39" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2800" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:120  %accumulator_15_5_i = fadd float %accumulator_15_4_i, %tmp_166_15_5_i

]]></node>
<StgValue><ssdm name="accumulator_15_5_i"/></StgValue>
</operation>
</state>

<state id="40" st_id="40">

<operation id="4199" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="611" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:127  %accumulator_0_6_i = fadd float %accumulator_0_5_i, %tmp_166_0_6_i

]]></node>
<StgValue><ssdm name="accumulator_0_6_i"/></StgValue>
</operation>

<operation id="4200" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="757" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:121  %accumulator_1_6_i = fadd float %accumulator_1_5_i, %tmp_166_1_6_i

]]></node>
<StgValue><ssdm name="accumulator_1_6_i"/></StgValue>
</operation>

<operation id="4201" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="903" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:121  %accumulator_2_6_i = fadd float %accumulator_2_5_i, %tmp_166_2_6_i

]]></node>
<StgValue><ssdm name="accumulator_2_6_i"/></StgValue>
</operation>

<operation id="4202" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1049" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:121  %accumulator_3_6_i = fadd float %accumulator_3_5_i, %tmp_166_3_6_i

]]></node>
<StgValue><ssdm name="accumulator_3_6_i"/></StgValue>
</operation>

<operation id="4203" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1195" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:121  %accumulator_4_6_i = fadd float %accumulator_4_5_i, %tmp_166_4_6_i

]]></node>
<StgValue><ssdm name="accumulator_4_6_i"/></StgValue>
</operation>

<operation id="4204" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1341" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:121  %accumulator_5_6_i = fadd float %accumulator_5_5_i, %tmp_166_5_6_i

]]></node>
<StgValue><ssdm name="accumulator_5_6_i"/></StgValue>
</operation>

<operation id="4205" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1487" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:121  %accumulator_6_6_i = fadd float %accumulator_6_5_i, %tmp_166_6_6_i

]]></node>
<StgValue><ssdm name="accumulator_6_6_i"/></StgValue>
</operation>

<operation id="4206" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1633" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:121  %accumulator_7_6_i = fadd float %accumulator_7_5_i, %tmp_166_7_6_i

]]></node>
<StgValue><ssdm name="accumulator_7_6_i"/></StgValue>
</operation>

<operation id="4207" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1779" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:121  %accumulator_8_6_i = fadd float %accumulator_8_5_i, %tmp_166_8_6_i

]]></node>
<StgValue><ssdm name="accumulator_8_6_i"/></StgValue>
</operation>

<operation id="4208" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1925" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:121  %accumulator_9_6_i = fadd float %accumulator_9_5_i, %tmp_166_9_6_i

]]></node>
<StgValue><ssdm name="accumulator_9_6_i"/></StgValue>
</operation>

<operation id="4209" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2071" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:121  %accumulator_10_6_i = fadd float %accumulator_10_5_i, %tmp_166_10_6_i

]]></node>
<StgValue><ssdm name="accumulator_10_6_i"/></StgValue>
</operation>

<operation id="4210" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:121  %accumulator_11_6_i = fadd float %accumulator_11_5_i, %tmp_166_11_6_i

]]></node>
<StgValue><ssdm name="accumulator_11_6_i"/></StgValue>
</operation>

<operation id="4211" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2363" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:121  %accumulator_12_6_i = fadd float %accumulator_12_5_i, %tmp_166_12_6_i

]]></node>
<StgValue><ssdm name="accumulator_12_6_i"/></StgValue>
</operation>

<operation id="4212" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2509" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:121  %accumulator_13_6_i = fadd float %accumulator_13_5_i, %tmp_166_13_6_i

]]></node>
<StgValue><ssdm name="accumulator_13_6_i"/></StgValue>
</operation>

<operation id="4213" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2655" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:121  %accumulator_14_6_i = fadd float %accumulator_14_5_i, %tmp_166_14_6_i

]]></node>
<StgValue><ssdm name="accumulator_14_6_i"/></StgValue>
</operation>

<operation id="4214" st_id="40" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2801" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:121  %accumulator_15_6_i = fadd float %accumulator_15_5_i, %tmp_166_15_6_i

]]></node>
<StgValue><ssdm name="accumulator_15_6_i"/></StgValue>
</operation>
</state>

<state id="41" st_id="41">

<operation id="4215" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="611" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:127  %accumulator_0_6_i = fadd float %accumulator_0_5_i, %tmp_166_0_6_i

]]></node>
<StgValue><ssdm name="accumulator_0_6_i"/></StgValue>
</operation>

<operation id="4216" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="757" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:121  %accumulator_1_6_i = fadd float %accumulator_1_5_i, %tmp_166_1_6_i

]]></node>
<StgValue><ssdm name="accumulator_1_6_i"/></StgValue>
</operation>

<operation id="4217" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="903" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:121  %accumulator_2_6_i = fadd float %accumulator_2_5_i, %tmp_166_2_6_i

]]></node>
<StgValue><ssdm name="accumulator_2_6_i"/></StgValue>
</operation>

<operation id="4218" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1049" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:121  %accumulator_3_6_i = fadd float %accumulator_3_5_i, %tmp_166_3_6_i

]]></node>
<StgValue><ssdm name="accumulator_3_6_i"/></StgValue>
</operation>

<operation id="4219" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1195" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:121  %accumulator_4_6_i = fadd float %accumulator_4_5_i, %tmp_166_4_6_i

]]></node>
<StgValue><ssdm name="accumulator_4_6_i"/></StgValue>
</operation>

<operation id="4220" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1341" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:121  %accumulator_5_6_i = fadd float %accumulator_5_5_i, %tmp_166_5_6_i

]]></node>
<StgValue><ssdm name="accumulator_5_6_i"/></StgValue>
</operation>

<operation id="4221" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1487" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:121  %accumulator_6_6_i = fadd float %accumulator_6_5_i, %tmp_166_6_6_i

]]></node>
<StgValue><ssdm name="accumulator_6_6_i"/></StgValue>
</operation>

<operation id="4222" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1633" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:121  %accumulator_7_6_i = fadd float %accumulator_7_5_i, %tmp_166_7_6_i

]]></node>
<StgValue><ssdm name="accumulator_7_6_i"/></StgValue>
</operation>

<operation id="4223" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1779" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:121  %accumulator_8_6_i = fadd float %accumulator_8_5_i, %tmp_166_8_6_i

]]></node>
<StgValue><ssdm name="accumulator_8_6_i"/></StgValue>
</operation>

<operation id="4224" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1925" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:121  %accumulator_9_6_i = fadd float %accumulator_9_5_i, %tmp_166_9_6_i

]]></node>
<StgValue><ssdm name="accumulator_9_6_i"/></StgValue>
</operation>

<operation id="4225" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2071" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:121  %accumulator_10_6_i = fadd float %accumulator_10_5_i, %tmp_166_10_6_i

]]></node>
<StgValue><ssdm name="accumulator_10_6_i"/></StgValue>
</operation>

<operation id="4226" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:121  %accumulator_11_6_i = fadd float %accumulator_11_5_i, %tmp_166_11_6_i

]]></node>
<StgValue><ssdm name="accumulator_11_6_i"/></StgValue>
</operation>

<operation id="4227" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2363" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:121  %accumulator_12_6_i = fadd float %accumulator_12_5_i, %tmp_166_12_6_i

]]></node>
<StgValue><ssdm name="accumulator_12_6_i"/></StgValue>
</operation>

<operation id="4228" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2509" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:121  %accumulator_13_6_i = fadd float %accumulator_13_5_i, %tmp_166_13_6_i

]]></node>
<StgValue><ssdm name="accumulator_13_6_i"/></StgValue>
</operation>

<operation id="4229" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2655" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:121  %accumulator_14_6_i = fadd float %accumulator_14_5_i, %tmp_166_14_6_i

]]></node>
<StgValue><ssdm name="accumulator_14_6_i"/></StgValue>
</operation>

<operation id="4230" st_id="41" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2801" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:121  %accumulator_15_6_i = fadd float %accumulator_15_5_i, %tmp_166_15_6_i

]]></node>
<StgValue><ssdm name="accumulator_15_6_i"/></StgValue>
</operation>
</state>

<state id="42" st_id="42">

<operation id="4231" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="611" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:127  %accumulator_0_6_i = fadd float %accumulator_0_5_i, %tmp_166_0_6_i

]]></node>
<StgValue><ssdm name="accumulator_0_6_i"/></StgValue>
</operation>

<operation id="4232" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="757" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:121  %accumulator_1_6_i = fadd float %accumulator_1_5_i, %tmp_166_1_6_i

]]></node>
<StgValue><ssdm name="accumulator_1_6_i"/></StgValue>
</operation>

<operation id="4233" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="903" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:121  %accumulator_2_6_i = fadd float %accumulator_2_5_i, %tmp_166_2_6_i

]]></node>
<StgValue><ssdm name="accumulator_2_6_i"/></StgValue>
</operation>

<operation id="4234" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1049" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:121  %accumulator_3_6_i = fadd float %accumulator_3_5_i, %tmp_166_3_6_i

]]></node>
<StgValue><ssdm name="accumulator_3_6_i"/></StgValue>
</operation>

<operation id="4235" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1195" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:121  %accumulator_4_6_i = fadd float %accumulator_4_5_i, %tmp_166_4_6_i

]]></node>
<StgValue><ssdm name="accumulator_4_6_i"/></StgValue>
</operation>

<operation id="4236" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1341" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:121  %accumulator_5_6_i = fadd float %accumulator_5_5_i, %tmp_166_5_6_i

]]></node>
<StgValue><ssdm name="accumulator_5_6_i"/></StgValue>
</operation>

<operation id="4237" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1487" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:121  %accumulator_6_6_i = fadd float %accumulator_6_5_i, %tmp_166_6_6_i

]]></node>
<StgValue><ssdm name="accumulator_6_6_i"/></StgValue>
</operation>

<operation id="4238" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1633" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:121  %accumulator_7_6_i = fadd float %accumulator_7_5_i, %tmp_166_7_6_i

]]></node>
<StgValue><ssdm name="accumulator_7_6_i"/></StgValue>
</operation>

<operation id="4239" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1779" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:121  %accumulator_8_6_i = fadd float %accumulator_8_5_i, %tmp_166_8_6_i

]]></node>
<StgValue><ssdm name="accumulator_8_6_i"/></StgValue>
</operation>

<operation id="4240" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1925" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:121  %accumulator_9_6_i = fadd float %accumulator_9_5_i, %tmp_166_9_6_i

]]></node>
<StgValue><ssdm name="accumulator_9_6_i"/></StgValue>
</operation>

<operation id="4241" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2071" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:121  %accumulator_10_6_i = fadd float %accumulator_10_5_i, %tmp_166_10_6_i

]]></node>
<StgValue><ssdm name="accumulator_10_6_i"/></StgValue>
</operation>

<operation id="4242" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:121  %accumulator_11_6_i = fadd float %accumulator_11_5_i, %tmp_166_11_6_i

]]></node>
<StgValue><ssdm name="accumulator_11_6_i"/></StgValue>
</operation>

<operation id="4243" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2363" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:121  %accumulator_12_6_i = fadd float %accumulator_12_5_i, %tmp_166_12_6_i

]]></node>
<StgValue><ssdm name="accumulator_12_6_i"/></StgValue>
</operation>

<operation id="4244" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2509" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:121  %accumulator_13_6_i = fadd float %accumulator_13_5_i, %tmp_166_13_6_i

]]></node>
<StgValue><ssdm name="accumulator_13_6_i"/></StgValue>
</operation>

<operation id="4245" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2655" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:121  %accumulator_14_6_i = fadd float %accumulator_14_5_i, %tmp_166_14_6_i

]]></node>
<StgValue><ssdm name="accumulator_14_6_i"/></StgValue>
</operation>

<operation id="4246" st_id="42" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2801" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:121  %accumulator_15_6_i = fadd float %accumulator_15_5_i, %tmp_166_15_6_i

]]></node>
<StgValue><ssdm name="accumulator_15_6_i"/></StgValue>
</operation>
</state>

<state id="43" st_id="43">

<operation id="4247" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="611" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:127  %accumulator_0_6_i = fadd float %accumulator_0_5_i, %tmp_166_0_6_i

]]></node>
<StgValue><ssdm name="accumulator_0_6_i"/></StgValue>
</operation>

<operation id="4248" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="757" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:121  %accumulator_1_6_i = fadd float %accumulator_1_5_i, %tmp_166_1_6_i

]]></node>
<StgValue><ssdm name="accumulator_1_6_i"/></StgValue>
</operation>

<operation id="4249" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="903" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:121  %accumulator_2_6_i = fadd float %accumulator_2_5_i, %tmp_166_2_6_i

]]></node>
<StgValue><ssdm name="accumulator_2_6_i"/></StgValue>
</operation>

<operation id="4250" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1049" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:121  %accumulator_3_6_i = fadd float %accumulator_3_5_i, %tmp_166_3_6_i

]]></node>
<StgValue><ssdm name="accumulator_3_6_i"/></StgValue>
</operation>

<operation id="4251" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1195" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:121  %accumulator_4_6_i = fadd float %accumulator_4_5_i, %tmp_166_4_6_i

]]></node>
<StgValue><ssdm name="accumulator_4_6_i"/></StgValue>
</operation>

<operation id="4252" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1341" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:121  %accumulator_5_6_i = fadd float %accumulator_5_5_i, %tmp_166_5_6_i

]]></node>
<StgValue><ssdm name="accumulator_5_6_i"/></StgValue>
</operation>

<operation id="4253" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1487" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:121  %accumulator_6_6_i = fadd float %accumulator_6_5_i, %tmp_166_6_6_i

]]></node>
<StgValue><ssdm name="accumulator_6_6_i"/></StgValue>
</operation>

<operation id="4254" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1633" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:121  %accumulator_7_6_i = fadd float %accumulator_7_5_i, %tmp_166_7_6_i

]]></node>
<StgValue><ssdm name="accumulator_7_6_i"/></StgValue>
</operation>

<operation id="4255" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1779" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:121  %accumulator_8_6_i = fadd float %accumulator_8_5_i, %tmp_166_8_6_i

]]></node>
<StgValue><ssdm name="accumulator_8_6_i"/></StgValue>
</operation>

<operation id="4256" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1925" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:121  %accumulator_9_6_i = fadd float %accumulator_9_5_i, %tmp_166_9_6_i

]]></node>
<StgValue><ssdm name="accumulator_9_6_i"/></StgValue>
</operation>

<operation id="4257" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2071" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:121  %accumulator_10_6_i = fadd float %accumulator_10_5_i, %tmp_166_10_6_i

]]></node>
<StgValue><ssdm name="accumulator_10_6_i"/></StgValue>
</operation>

<operation id="4258" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:121  %accumulator_11_6_i = fadd float %accumulator_11_5_i, %tmp_166_11_6_i

]]></node>
<StgValue><ssdm name="accumulator_11_6_i"/></StgValue>
</operation>

<operation id="4259" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2363" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:121  %accumulator_12_6_i = fadd float %accumulator_12_5_i, %tmp_166_12_6_i

]]></node>
<StgValue><ssdm name="accumulator_12_6_i"/></StgValue>
</operation>

<operation id="4260" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2509" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:121  %accumulator_13_6_i = fadd float %accumulator_13_5_i, %tmp_166_13_6_i

]]></node>
<StgValue><ssdm name="accumulator_13_6_i"/></StgValue>
</operation>

<operation id="4261" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2655" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:121  %accumulator_14_6_i = fadd float %accumulator_14_5_i, %tmp_166_14_6_i

]]></node>
<StgValue><ssdm name="accumulator_14_6_i"/></StgValue>
</operation>

<operation id="4262" st_id="43" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2801" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:121  %accumulator_15_6_i = fadd float %accumulator_15_5_i, %tmp_166_15_6_i

]]></node>
<StgValue><ssdm name="accumulator_15_6_i"/></StgValue>
</operation>
</state>

<state id="44" st_id="44">

<operation id="4263" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="611" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:127  %accumulator_0_6_i = fadd float %accumulator_0_5_i, %tmp_166_0_6_i

]]></node>
<StgValue><ssdm name="accumulator_0_6_i"/></StgValue>
</operation>

<operation id="4264" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="757" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:121  %accumulator_1_6_i = fadd float %accumulator_1_5_i, %tmp_166_1_6_i

]]></node>
<StgValue><ssdm name="accumulator_1_6_i"/></StgValue>
</operation>

<operation id="4265" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="903" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:121  %accumulator_2_6_i = fadd float %accumulator_2_5_i, %tmp_166_2_6_i

]]></node>
<StgValue><ssdm name="accumulator_2_6_i"/></StgValue>
</operation>

<operation id="4266" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1049" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:121  %accumulator_3_6_i = fadd float %accumulator_3_5_i, %tmp_166_3_6_i

]]></node>
<StgValue><ssdm name="accumulator_3_6_i"/></StgValue>
</operation>

<operation id="4267" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1195" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:121  %accumulator_4_6_i = fadd float %accumulator_4_5_i, %tmp_166_4_6_i

]]></node>
<StgValue><ssdm name="accumulator_4_6_i"/></StgValue>
</operation>

<operation id="4268" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1341" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:121  %accumulator_5_6_i = fadd float %accumulator_5_5_i, %tmp_166_5_6_i

]]></node>
<StgValue><ssdm name="accumulator_5_6_i"/></StgValue>
</operation>

<operation id="4269" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1487" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:121  %accumulator_6_6_i = fadd float %accumulator_6_5_i, %tmp_166_6_6_i

]]></node>
<StgValue><ssdm name="accumulator_6_6_i"/></StgValue>
</operation>

<operation id="4270" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1633" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:121  %accumulator_7_6_i = fadd float %accumulator_7_5_i, %tmp_166_7_6_i

]]></node>
<StgValue><ssdm name="accumulator_7_6_i"/></StgValue>
</operation>

<operation id="4271" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1779" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:121  %accumulator_8_6_i = fadd float %accumulator_8_5_i, %tmp_166_8_6_i

]]></node>
<StgValue><ssdm name="accumulator_8_6_i"/></StgValue>
</operation>

<operation id="4272" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1925" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:121  %accumulator_9_6_i = fadd float %accumulator_9_5_i, %tmp_166_9_6_i

]]></node>
<StgValue><ssdm name="accumulator_9_6_i"/></StgValue>
</operation>

<operation id="4273" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2071" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:121  %accumulator_10_6_i = fadd float %accumulator_10_5_i, %tmp_166_10_6_i

]]></node>
<StgValue><ssdm name="accumulator_10_6_i"/></StgValue>
</operation>

<operation id="4274" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2217" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:121  %accumulator_11_6_i = fadd float %accumulator_11_5_i, %tmp_166_11_6_i

]]></node>
<StgValue><ssdm name="accumulator_11_6_i"/></StgValue>
</operation>

<operation id="4275" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2363" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:121  %accumulator_12_6_i = fadd float %accumulator_12_5_i, %tmp_166_12_6_i

]]></node>
<StgValue><ssdm name="accumulator_12_6_i"/></StgValue>
</operation>

<operation id="4276" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2509" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:121  %accumulator_13_6_i = fadd float %accumulator_13_5_i, %tmp_166_13_6_i

]]></node>
<StgValue><ssdm name="accumulator_13_6_i"/></StgValue>
</operation>

<operation id="4277" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2655" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:121  %accumulator_14_6_i = fadd float %accumulator_14_5_i, %tmp_166_14_6_i

]]></node>
<StgValue><ssdm name="accumulator_14_6_i"/></StgValue>
</operation>

<operation id="4278" st_id="44" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2801" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:121  %accumulator_15_6_i = fadd float %accumulator_15_5_i, %tmp_166_15_6_i

]]></node>
<StgValue><ssdm name="accumulator_15_6_i"/></StgValue>
</operation>
</state>

<state id="45" st_id="45">

<operation id="4279" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="612" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:128  %accumulator_0_7_i = fadd float %accumulator_0_6_i, %tmp_166_0_7_i

]]></node>
<StgValue><ssdm name="accumulator_0_7_i"/></StgValue>
</operation>

<operation id="4280" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="758" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:122  %accumulator_1_7_i = fadd float %accumulator_1_6_i, %tmp_166_1_7_i

]]></node>
<StgValue><ssdm name="accumulator_1_7_i"/></StgValue>
</operation>

<operation id="4281" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="904" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:122  %accumulator_2_7_i = fadd float %accumulator_2_6_i, %tmp_166_2_7_i

]]></node>
<StgValue><ssdm name="accumulator_2_7_i"/></StgValue>
</operation>

<operation id="4282" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1050" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:122  %accumulator_3_7_i = fadd float %accumulator_3_6_i, %tmp_166_3_7_i

]]></node>
<StgValue><ssdm name="accumulator_3_7_i"/></StgValue>
</operation>

<operation id="4283" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1196" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:122  %accumulator_4_7_i = fadd float %accumulator_4_6_i, %tmp_166_4_7_i

]]></node>
<StgValue><ssdm name="accumulator_4_7_i"/></StgValue>
</operation>

<operation id="4284" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1342" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:122  %accumulator_5_7_i = fadd float %accumulator_5_6_i, %tmp_166_5_7_i

]]></node>
<StgValue><ssdm name="accumulator_5_7_i"/></StgValue>
</operation>

<operation id="4285" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1488" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:122  %accumulator_6_7_i = fadd float %accumulator_6_6_i, %tmp_166_6_7_i

]]></node>
<StgValue><ssdm name="accumulator_6_7_i"/></StgValue>
</operation>

<operation id="4286" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1634" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:122  %accumulator_7_7_i = fadd float %accumulator_7_6_i, %tmp_166_7_7_i

]]></node>
<StgValue><ssdm name="accumulator_7_7_i"/></StgValue>
</operation>

<operation id="4287" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1780" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:122  %accumulator_8_7_i = fadd float %accumulator_8_6_i, %tmp_166_8_7_i

]]></node>
<StgValue><ssdm name="accumulator_8_7_i"/></StgValue>
</operation>

<operation id="4288" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1926" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:122  %accumulator_9_7_i = fadd float %accumulator_9_6_i, %tmp_166_9_7_i

]]></node>
<StgValue><ssdm name="accumulator_9_7_i"/></StgValue>
</operation>

<operation id="4289" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2072" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:122  %accumulator_10_7_i = fadd float %accumulator_10_6_i, %tmp_166_10_7_i

]]></node>
<StgValue><ssdm name="accumulator_10_7_i"/></StgValue>
</operation>

<operation id="4290" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:122  %accumulator_11_7_i = fadd float %accumulator_11_6_i, %tmp_166_11_7_i

]]></node>
<StgValue><ssdm name="accumulator_11_7_i"/></StgValue>
</operation>

<operation id="4291" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2364" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:122  %accumulator_12_7_i = fadd float %accumulator_12_6_i, %tmp_166_12_7_i

]]></node>
<StgValue><ssdm name="accumulator_12_7_i"/></StgValue>
</operation>

<operation id="4292" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2510" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:122  %accumulator_13_7_i = fadd float %accumulator_13_6_i, %tmp_166_13_7_i

]]></node>
<StgValue><ssdm name="accumulator_13_7_i"/></StgValue>
</operation>

<operation id="4293" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:122  %accumulator_14_7_i = fadd float %accumulator_14_6_i, %tmp_166_14_7_i

]]></node>
<StgValue><ssdm name="accumulator_14_7_i"/></StgValue>
</operation>

<operation id="4294" st_id="45" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2802" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:122  %accumulator_15_7_i = fadd float %accumulator_15_6_i, %tmp_166_15_7_i

]]></node>
<StgValue><ssdm name="accumulator_15_7_i"/></StgValue>
</operation>
</state>

<state id="46" st_id="46">

<operation id="4295" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="612" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:128  %accumulator_0_7_i = fadd float %accumulator_0_6_i, %tmp_166_0_7_i

]]></node>
<StgValue><ssdm name="accumulator_0_7_i"/></StgValue>
</operation>

<operation id="4296" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="758" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:122  %accumulator_1_7_i = fadd float %accumulator_1_6_i, %tmp_166_1_7_i

]]></node>
<StgValue><ssdm name="accumulator_1_7_i"/></StgValue>
</operation>

<operation id="4297" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="904" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:122  %accumulator_2_7_i = fadd float %accumulator_2_6_i, %tmp_166_2_7_i

]]></node>
<StgValue><ssdm name="accumulator_2_7_i"/></StgValue>
</operation>

<operation id="4298" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1050" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:122  %accumulator_3_7_i = fadd float %accumulator_3_6_i, %tmp_166_3_7_i

]]></node>
<StgValue><ssdm name="accumulator_3_7_i"/></StgValue>
</operation>

<operation id="4299" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1196" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:122  %accumulator_4_7_i = fadd float %accumulator_4_6_i, %tmp_166_4_7_i

]]></node>
<StgValue><ssdm name="accumulator_4_7_i"/></StgValue>
</operation>

<operation id="4300" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1342" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:122  %accumulator_5_7_i = fadd float %accumulator_5_6_i, %tmp_166_5_7_i

]]></node>
<StgValue><ssdm name="accumulator_5_7_i"/></StgValue>
</operation>

<operation id="4301" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1488" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:122  %accumulator_6_7_i = fadd float %accumulator_6_6_i, %tmp_166_6_7_i

]]></node>
<StgValue><ssdm name="accumulator_6_7_i"/></StgValue>
</operation>

<operation id="4302" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1634" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:122  %accumulator_7_7_i = fadd float %accumulator_7_6_i, %tmp_166_7_7_i

]]></node>
<StgValue><ssdm name="accumulator_7_7_i"/></StgValue>
</operation>

<operation id="4303" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1780" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:122  %accumulator_8_7_i = fadd float %accumulator_8_6_i, %tmp_166_8_7_i

]]></node>
<StgValue><ssdm name="accumulator_8_7_i"/></StgValue>
</operation>

<operation id="4304" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1926" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:122  %accumulator_9_7_i = fadd float %accumulator_9_6_i, %tmp_166_9_7_i

]]></node>
<StgValue><ssdm name="accumulator_9_7_i"/></StgValue>
</operation>

<operation id="4305" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2072" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:122  %accumulator_10_7_i = fadd float %accumulator_10_6_i, %tmp_166_10_7_i

]]></node>
<StgValue><ssdm name="accumulator_10_7_i"/></StgValue>
</operation>

<operation id="4306" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:122  %accumulator_11_7_i = fadd float %accumulator_11_6_i, %tmp_166_11_7_i

]]></node>
<StgValue><ssdm name="accumulator_11_7_i"/></StgValue>
</operation>

<operation id="4307" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2364" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:122  %accumulator_12_7_i = fadd float %accumulator_12_6_i, %tmp_166_12_7_i

]]></node>
<StgValue><ssdm name="accumulator_12_7_i"/></StgValue>
</operation>

<operation id="4308" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2510" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:122  %accumulator_13_7_i = fadd float %accumulator_13_6_i, %tmp_166_13_7_i

]]></node>
<StgValue><ssdm name="accumulator_13_7_i"/></StgValue>
</operation>

<operation id="4309" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:122  %accumulator_14_7_i = fadd float %accumulator_14_6_i, %tmp_166_14_7_i

]]></node>
<StgValue><ssdm name="accumulator_14_7_i"/></StgValue>
</operation>

<operation id="4310" st_id="46" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2802" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:122  %accumulator_15_7_i = fadd float %accumulator_15_6_i, %tmp_166_15_7_i

]]></node>
<StgValue><ssdm name="accumulator_15_7_i"/></StgValue>
</operation>
</state>

<state id="47" st_id="47">

<operation id="4311" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="612" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:128  %accumulator_0_7_i = fadd float %accumulator_0_6_i, %tmp_166_0_7_i

]]></node>
<StgValue><ssdm name="accumulator_0_7_i"/></StgValue>
</operation>

<operation id="4312" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="758" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:122  %accumulator_1_7_i = fadd float %accumulator_1_6_i, %tmp_166_1_7_i

]]></node>
<StgValue><ssdm name="accumulator_1_7_i"/></StgValue>
</operation>

<operation id="4313" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="904" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:122  %accumulator_2_7_i = fadd float %accumulator_2_6_i, %tmp_166_2_7_i

]]></node>
<StgValue><ssdm name="accumulator_2_7_i"/></StgValue>
</operation>

<operation id="4314" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1050" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:122  %accumulator_3_7_i = fadd float %accumulator_3_6_i, %tmp_166_3_7_i

]]></node>
<StgValue><ssdm name="accumulator_3_7_i"/></StgValue>
</operation>

<operation id="4315" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1196" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:122  %accumulator_4_7_i = fadd float %accumulator_4_6_i, %tmp_166_4_7_i

]]></node>
<StgValue><ssdm name="accumulator_4_7_i"/></StgValue>
</operation>

<operation id="4316" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1342" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:122  %accumulator_5_7_i = fadd float %accumulator_5_6_i, %tmp_166_5_7_i

]]></node>
<StgValue><ssdm name="accumulator_5_7_i"/></StgValue>
</operation>

<operation id="4317" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1488" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:122  %accumulator_6_7_i = fadd float %accumulator_6_6_i, %tmp_166_6_7_i

]]></node>
<StgValue><ssdm name="accumulator_6_7_i"/></StgValue>
</operation>

<operation id="4318" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1634" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:122  %accumulator_7_7_i = fadd float %accumulator_7_6_i, %tmp_166_7_7_i

]]></node>
<StgValue><ssdm name="accumulator_7_7_i"/></StgValue>
</operation>

<operation id="4319" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1780" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:122  %accumulator_8_7_i = fadd float %accumulator_8_6_i, %tmp_166_8_7_i

]]></node>
<StgValue><ssdm name="accumulator_8_7_i"/></StgValue>
</operation>

<operation id="4320" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1926" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:122  %accumulator_9_7_i = fadd float %accumulator_9_6_i, %tmp_166_9_7_i

]]></node>
<StgValue><ssdm name="accumulator_9_7_i"/></StgValue>
</operation>

<operation id="4321" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2072" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:122  %accumulator_10_7_i = fadd float %accumulator_10_6_i, %tmp_166_10_7_i

]]></node>
<StgValue><ssdm name="accumulator_10_7_i"/></StgValue>
</operation>

<operation id="4322" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:122  %accumulator_11_7_i = fadd float %accumulator_11_6_i, %tmp_166_11_7_i

]]></node>
<StgValue><ssdm name="accumulator_11_7_i"/></StgValue>
</operation>

<operation id="4323" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2364" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:122  %accumulator_12_7_i = fadd float %accumulator_12_6_i, %tmp_166_12_7_i

]]></node>
<StgValue><ssdm name="accumulator_12_7_i"/></StgValue>
</operation>

<operation id="4324" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2510" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:122  %accumulator_13_7_i = fadd float %accumulator_13_6_i, %tmp_166_13_7_i

]]></node>
<StgValue><ssdm name="accumulator_13_7_i"/></StgValue>
</operation>

<operation id="4325" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:122  %accumulator_14_7_i = fadd float %accumulator_14_6_i, %tmp_166_14_7_i

]]></node>
<StgValue><ssdm name="accumulator_14_7_i"/></StgValue>
</operation>

<operation id="4326" st_id="47" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2802" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:122  %accumulator_15_7_i = fadd float %accumulator_15_6_i, %tmp_166_15_7_i

]]></node>
<StgValue><ssdm name="accumulator_15_7_i"/></StgValue>
</operation>
</state>

<state id="48" st_id="48">

<operation id="4327" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="612" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:128  %accumulator_0_7_i = fadd float %accumulator_0_6_i, %tmp_166_0_7_i

]]></node>
<StgValue><ssdm name="accumulator_0_7_i"/></StgValue>
</operation>

<operation id="4328" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="758" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:122  %accumulator_1_7_i = fadd float %accumulator_1_6_i, %tmp_166_1_7_i

]]></node>
<StgValue><ssdm name="accumulator_1_7_i"/></StgValue>
</operation>

<operation id="4329" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="904" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:122  %accumulator_2_7_i = fadd float %accumulator_2_6_i, %tmp_166_2_7_i

]]></node>
<StgValue><ssdm name="accumulator_2_7_i"/></StgValue>
</operation>

<operation id="4330" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1050" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:122  %accumulator_3_7_i = fadd float %accumulator_3_6_i, %tmp_166_3_7_i

]]></node>
<StgValue><ssdm name="accumulator_3_7_i"/></StgValue>
</operation>

<operation id="4331" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1196" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:122  %accumulator_4_7_i = fadd float %accumulator_4_6_i, %tmp_166_4_7_i

]]></node>
<StgValue><ssdm name="accumulator_4_7_i"/></StgValue>
</operation>

<operation id="4332" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1342" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:122  %accumulator_5_7_i = fadd float %accumulator_5_6_i, %tmp_166_5_7_i

]]></node>
<StgValue><ssdm name="accumulator_5_7_i"/></StgValue>
</operation>

<operation id="4333" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1488" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:122  %accumulator_6_7_i = fadd float %accumulator_6_6_i, %tmp_166_6_7_i

]]></node>
<StgValue><ssdm name="accumulator_6_7_i"/></StgValue>
</operation>

<operation id="4334" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1634" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:122  %accumulator_7_7_i = fadd float %accumulator_7_6_i, %tmp_166_7_7_i

]]></node>
<StgValue><ssdm name="accumulator_7_7_i"/></StgValue>
</operation>

<operation id="4335" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1780" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:122  %accumulator_8_7_i = fadd float %accumulator_8_6_i, %tmp_166_8_7_i

]]></node>
<StgValue><ssdm name="accumulator_8_7_i"/></StgValue>
</operation>

<operation id="4336" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1926" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:122  %accumulator_9_7_i = fadd float %accumulator_9_6_i, %tmp_166_9_7_i

]]></node>
<StgValue><ssdm name="accumulator_9_7_i"/></StgValue>
</operation>

<operation id="4337" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2072" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:122  %accumulator_10_7_i = fadd float %accumulator_10_6_i, %tmp_166_10_7_i

]]></node>
<StgValue><ssdm name="accumulator_10_7_i"/></StgValue>
</operation>

<operation id="4338" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:122  %accumulator_11_7_i = fadd float %accumulator_11_6_i, %tmp_166_11_7_i

]]></node>
<StgValue><ssdm name="accumulator_11_7_i"/></StgValue>
</operation>

<operation id="4339" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2364" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:122  %accumulator_12_7_i = fadd float %accumulator_12_6_i, %tmp_166_12_7_i

]]></node>
<StgValue><ssdm name="accumulator_12_7_i"/></StgValue>
</operation>

<operation id="4340" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2510" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:122  %accumulator_13_7_i = fadd float %accumulator_13_6_i, %tmp_166_13_7_i

]]></node>
<StgValue><ssdm name="accumulator_13_7_i"/></StgValue>
</operation>

<operation id="4341" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:122  %accumulator_14_7_i = fadd float %accumulator_14_6_i, %tmp_166_14_7_i

]]></node>
<StgValue><ssdm name="accumulator_14_7_i"/></StgValue>
</operation>

<operation id="4342" st_id="48" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2802" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:122  %accumulator_15_7_i = fadd float %accumulator_15_6_i, %tmp_166_15_7_i

]]></node>
<StgValue><ssdm name="accumulator_15_7_i"/></StgValue>
</operation>
</state>

<state id="49" st_id="49">

<operation id="4343" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="612" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:128  %accumulator_0_7_i = fadd float %accumulator_0_6_i, %tmp_166_0_7_i

]]></node>
<StgValue><ssdm name="accumulator_0_7_i"/></StgValue>
</operation>

<operation id="4344" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="758" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:122  %accumulator_1_7_i = fadd float %accumulator_1_6_i, %tmp_166_1_7_i

]]></node>
<StgValue><ssdm name="accumulator_1_7_i"/></StgValue>
</operation>

<operation id="4345" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="904" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:122  %accumulator_2_7_i = fadd float %accumulator_2_6_i, %tmp_166_2_7_i

]]></node>
<StgValue><ssdm name="accumulator_2_7_i"/></StgValue>
</operation>

<operation id="4346" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1050" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:122  %accumulator_3_7_i = fadd float %accumulator_3_6_i, %tmp_166_3_7_i

]]></node>
<StgValue><ssdm name="accumulator_3_7_i"/></StgValue>
</operation>

<operation id="4347" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1196" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:122  %accumulator_4_7_i = fadd float %accumulator_4_6_i, %tmp_166_4_7_i

]]></node>
<StgValue><ssdm name="accumulator_4_7_i"/></StgValue>
</operation>

<operation id="4348" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1342" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:122  %accumulator_5_7_i = fadd float %accumulator_5_6_i, %tmp_166_5_7_i

]]></node>
<StgValue><ssdm name="accumulator_5_7_i"/></StgValue>
</operation>

<operation id="4349" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1488" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:122  %accumulator_6_7_i = fadd float %accumulator_6_6_i, %tmp_166_6_7_i

]]></node>
<StgValue><ssdm name="accumulator_6_7_i"/></StgValue>
</operation>

<operation id="4350" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1634" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:122  %accumulator_7_7_i = fadd float %accumulator_7_6_i, %tmp_166_7_7_i

]]></node>
<StgValue><ssdm name="accumulator_7_7_i"/></StgValue>
</operation>

<operation id="4351" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1780" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:122  %accumulator_8_7_i = fadd float %accumulator_8_6_i, %tmp_166_8_7_i

]]></node>
<StgValue><ssdm name="accumulator_8_7_i"/></StgValue>
</operation>

<operation id="4352" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1926" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:122  %accumulator_9_7_i = fadd float %accumulator_9_6_i, %tmp_166_9_7_i

]]></node>
<StgValue><ssdm name="accumulator_9_7_i"/></StgValue>
</operation>

<operation id="4353" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2072" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:122  %accumulator_10_7_i = fadd float %accumulator_10_6_i, %tmp_166_10_7_i

]]></node>
<StgValue><ssdm name="accumulator_10_7_i"/></StgValue>
</operation>

<operation id="4354" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2218" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:122  %accumulator_11_7_i = fadd float %accumulator_11_6_i, %tmp_166_11_7_i

]]></node>
<StgValue><ssdm name="accumulator_11_7_i"/></StgValue>
</operation>

<operation id="4355" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2364" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:122  %accumulator_12_7_i = fadd float %accumulator_12_6_i, %tmp_166_12_7_i

]]></node>
<StgValue><ssdm name="accumulator_12_7_i"/></StgValue>
</operation>

<operation id="4356" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2510" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:122  %accumulator_13_7_i = fadd float %accumulator_13_6_i, %tmp_166_13_7_i

]]></node>
<StgValue><ssdm name="accumulator_13_7_i"/></StgValue>
</operation>

<operation id="4357" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2656" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:122  %accumulator_14_7_i = fadd float %accumulator_14_6_i, %tmp_166_14_7_i

]]></node>
<StgValue><ssdm name="accumulator_14_7_i"/></StgValue>
</operation>

<operation id="4358" st_id="49" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2802" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:122  %accumulator_15_7_i = fadd float %accumulator_15_6_i, %tmp_166_15_7_i

]]></node>
<StgValue><ssdm name="accumulator_15_7_i"/></StgValue>
</operation>
</state>

<state id="50" st_id="50">

<operation id="4359" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="613" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:129  %accumulator_0_8_i = fadd float %accumulator_0_7_i, %tmp_166_0_8_i

]]></node>
<StgValue><ssdm name="accumulator_0_8_i"/></StgValue>
</operation>

<operation id="4360" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="759" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:123  %accumulator_1_8_i = fadd float %accumulator_1_7_i, %tmp_166_1_8_i

]]></node>
<StgValue><ssdm name="accumulator_1_8_i"/></StgValue>
</operation>

<operation id="4361" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="905" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:123  %accumulator_2_8_i = fadd float %accumulator_2_7_i, %tmp_166_2_8_i

]]></node>
<StgValue><ssdm name="accumulator_2_8_i"/></StgValue>
</operation>

<operation id="4362" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1051" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:123  %accumulator_3_8_i = fadd float %accumulator_3_7_i, %tmp_166_3_8_i

]]></node>
<StgValue><ssdm name="accumulator_3_8_i"/></StgValue>
</operation>

<operation id="4363" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:123  %accumulator_4_8_i = fadd float %accumulator_4_7_i, %tmp_166_4_8_i

]]></node>
<StgValue><ssdm name="accumulator_4_8_i"/></StgValue>
</operation>

<operation id="4364" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1343" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:123  %accumulator_5_8_i = fadd float %accumulator_5_7_i, %tmp_166_5_8_i

]]></node>
<StgValue><ssdm name="accumulator_5_8_i"/></StgValue>
</operation>

<operation id="4365" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1489" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:123  %accumulator_6_8_i = fadd float %accumulator_6_7_i, %tmp_166_6_8_i

]]></node>
<StgValue><ssdm name="accumulator_6_8_i"/></StgValue>
</operation>

<operation id="4366" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1635" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:123  %accumulator_7_8_i = fadd float %accumulator_7_7_i, %tmp_166_7_8_i

]]></node>
<StgValue><ssdm name="accumulator_7_8_i"/></StgValue>
</operation>

<operation id="4367" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1781" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:123  %accumulator_8_8_i = fadd float %accumulator_8_7_i, %tmp_166_8_8_i

]]></node>
<StgValue><ssdm name="accumulator_8_8_i"/></StgValue>
</operation>

<operation id="4368" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1927" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:123  %accumulator_9_8_i = fadd float %accumulator_9_7_i, %tmp_166_9_8_i

]]></node>
<StgValue><ssdm name="accumulator_9_8_i"/></StgValue>
</operation>

<operation id="4369" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2073" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:123  %accumulator_10_8_i = fadd float %accumulator_10_7_i, %tmp_166_10_8_i

]]></node>
<StgValue><ssdm name="accumulator_10_8_i"/></StgValue>
</operation>

<operation id="4370" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2219" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:123  %accumulator_11_8_i = fadd float %accumulator_11_7_i, %tmp_166_11_8_i

]]></node>
<StgValue><ssdm name="accumulator_11_8_i"/></StgValue>
</operation>

<operation id="4371" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2365" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:123  %accumulator_12_8_i = fadd float %accumulator_12_7_i, %tmp_166_12_8_i

]]></node>
<StgValue><ssdm name="accumulator_12_8_i"/></StgValue>
</operation>

<operation id="4372" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2511" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:123  %accumulator_13_8_i = fadd float %accumulator_13_7_i, %tmp_166_13_8_i

]]></node>
<StgValue><ssdm name="accumulator_13_8_i"/></StgValue>
</operation>

<operation id="4373" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2657" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:123  %accumulator_14_8_i = fadd float %accumulator_14_7_i, %tmp_166_14_8_i

]]></node>
<StgValue><ssdm name="accumulator_14_8_i"/></StgValue>
</operation>

<operation id="4374" st_id="50" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2803" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:123  %accumulator_15_8_i = fadd float %accumulator_15_7_i, %tmp_166_15_8_i

]]></node>
<StgValue><ssdm name="accumulator_15_8_i"/></StgValue>
</operation>
</state>

<state id="51" st_id="51">

<operation id="4375" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="613" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:129  %accumulator_0_8_i = fadd float %accumulator_0_7_i, %tmp_166_0_8_i

]]></node>
<StgValue><ssdm name="accumulator_0_8_i"/></StgValue>
</operation>

<operation id="4376" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="759" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:123  %accumulator_1_8_i = fadd float %accumulator_1_7_i, %tmp_166_1_8_i

]]></node>
<StgValue><ssdm name="accumulator_1_8_i"/></StgValue>
</operation>

<operation id="4377" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="905" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:123  %accumulator_2_8_i = fadd float %accumulator_2_7_i, %tmp_166_2_8_i

]]></node>
<StgValue><ssdm name="accumulator_2_8_i"/></StgValue>
</operation>

<operation id="4378" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1051" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:123  %accumulator_3_8_i = fadd float %accumulator_3_7_i, %tmp_166_3_8_i

]]></node>
<StgValue><ssdm name="accumulator_3_8_i"/></StgValue>
</operation>

<operation id="4379" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:123  %accumulator_4_8_i = fadd float %accumulator_4_7_i, %tmp_166_4_8_i

]]></node>
<StgValue><ssdm name="accumulator_4_8_i"/></StgValue>
</operation>

<operation id="4380" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1343" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:123  %accumulator_5_8_i = fadd float %accumulator_5_7_i, %tmp_166_5_8_i

]]></node>
<StgValue><ssdm name="accumulator_5_8_i"/></StgValue>
</operation>

<operation id="4381" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1489" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:123  %accumulator_6_8_i = fadd float %accumulator_6_7_i, %tmp_166_6_8_i

]]></node>
<StgValue><ssdm name="accumulator_6_8_i"/></StgValue>
</operation>

<operation id="4382" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1635" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:123  %accumulator_7_8_i = fadd float %accumulator_7_7_i, %tmp_166_7_8_i

]]></node>
<StgValue><ssdm name="accumulator_7_8_i"/></StgValue>
</operation>

<operation id="4383" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1781" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:123  %accumulator_8_8_i = fadd float %accumulator_8_7_i, %tmp_166_8_8_i

]]></node>
<StgValue><ssdm name="accumulator_8_8_i"/></StgValue>
</operation>

<operation id="4384" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1927" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:123  %accumulator_9_8_i = fadd float %accumulator_9_7_i, %tmp_166_9_8_i

]]></node>
<StgValue><ssdm name="accumulator_9_8_i"/></StgValue>
</operation>

<operation id="4385" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2073" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:123  %accumulator_10_8_i = fadd float %accumulator_10_7_i, %tmp_166_10_8_i

]]></node>
<StgValue><ssdm name="accumulator_10_8_i"/></StgValue>
</operation>

<operation id="4386" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2219" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:123  %accumulator_11_8_i = fadd float %accumulator_11_7_i, %tmp_166_11_8_i

]]></node>
<StgValue><ssdm name="accumulator_11_8_i"/></StgValue>
</operation>

<operation id="4387" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2365" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:123  %accumulator_12_8_i = fadd float %accumulator_12_7_i, %tmp_166_12_8_i

]]></node>
<StgValue><ssdm name="accumulator_12_8_i"/></StgValue>
</operation>

<operation id="4388" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2511" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:123  %accumulator_13_8_i = fadd float %accumulator_13_7_i, %tmp_166_13_8_i

]]></node>
<StgValue><ssdm name="accumulator_13_8_i"/></StgValue>
</operation>

<operation id="4389" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2657" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:123  %accumulator_14_8_i = fadd float %accumulator_14_7_i, %tmp_166_14_8_i

]]></node>
<StgValue><ssdm name="accumulator_14_8_i"/></StgValue>
</operation>

<operation id="4390" st_id="51" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2803" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:123  %accumulator_15_8_i = fadd float %accumulator_15_7_i, %tmp_166_15_8_i

]]></node>
<StgValue><ssdm name="accumulator_15_8_i"/></StgValue>
</operation>
</state>

<state id="52" st_id="52">

<operation id="4391" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="613" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:129  %accumulator_0_8_i = fadd float %accumulator_0_7_i, %tmp_166_0_8_i

]]></node>
<StgValue><ssdm name="accumulator_0_8_i"/></StgValue>
</operation>

<operation id="4392" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="759" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:123  %accumulator_1_8_i = fadd float %accumulator_1_7_i, %tmp_166_1_8_i

]]></node>
<StgValue><ssdm name="accumulator_1_8_i"/></StgValue>
</operation>

<operation id="4393" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="905" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:123  %accumulator_2_8_i = fadd float %accumulator_2_7_i, %tmp_166_2_8_i

]]></node>
<StgValue><ssdm name="accumulator_2_8_i"/></StgValue>
</operation>

<operation id="4394" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1051" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:123  %accumulator_3_8_i = fadd float %accumulator_3_7_i, %tmp_166_3_8_i

]]></node>
<StgValue><ssdm name="accumulator_3_8_i"/></StgValue>
</operation>

<operation id="4395" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:123  %accumulator_4_8_i = fadd float %accumulator_4_7_i, %tmp_166_4_8_i

]]></node>
<StgValue><ssdm name="accumulator_4_8_i"/></StgValue>
</operation>

<operation id="4396" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1343" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:123  %accumulator_5_8_i = fadd float %accumulator_5_7_i, %tmp_166_5_8_i

]]></node>
<StgValue><ssdm name="accumulator_5_8_i"/></StgValue>
</operation>

<operation id="4397" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1489" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:123  %accumulator_6_8_i = fadd float %accumulator_6_7_i, %tmp_166_6_8_i

]]></node>
<StgValue><ssdm name="accumulator_6_8_i"/></StgValue>
</operation>

<operation id="4398" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1635" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:123  %accumulator_7_8_i = fadd float %accumulator_7_7_i, %tmp_166_7_8_i

]]></node>
<StgValue><ssdm name="accumulator_7_8_i"/></StgValue>
</operation>

<operation id="4399" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1781" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:123  %accumulator_8_8_i = fadd float %accumulator_8_7_i, %tmp_166_8_8_i

]]></node>
<StgValue><ssdm name="accumulator_8_8_i"/></StgValue>
</operation>

<operation id="4400" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1927" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:123  %accumulator_9_8_i = fadd float %accumulator_9_7_i, %tmp_166_9_8_i

]]></node>
<StgValue><ssdm name="accumulator_9_8_i"/></StgValue>
</operation>

<operation id="4401" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2073" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:123  %accumulator_10_8_i = fadd float %accumulator_10_7_i, %tmp_166_10_8_i

]]></node>
<StgValue><ssdm name="accumulator_10_8_i"/></StgValue>
</operation>

<operation id="4402" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2219" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:123  %accumulator_11_8_i = fadd float %accumulator_11_7_i, %tmp_166_11_8_i

]]></node>
<StgValue><ssdm name="accumulator_11_8_i"/></StgValue>
</operation>

<operation id="4403" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2365" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:123  %accumulator_12_8_i = fadd float %accumulator_12_7_i, %tmp_166_12_8_i

]]></node>
<StgValue><ssdm name="accumulator_12_8_i"/></StgValue>
</operation>

<operation id="4404" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2511" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:123  %accumulator_13_8_i = fadd float %accumulator_13_7_i, %tmp_166_13_8_i

]]></node>
<StgValue><ssdm name="accumulator_13_8_i"/></StgValue>
</operation>

<operation id="4405" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2657" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:123  %accumulator_14_8_i = fadd float %accumulator_14_7_i, %tmp_166_14_8_i

]]></node>
<StgValue><ssdm name="accumulator_14_8_i"/></StgValue>
</operation>

<operation id="4406" st_id="52" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2803" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:123  %accumulator_15_8_i = fadd float %accumulator_15_7_i, %tmp_166_15_8_i

]]></node>
<StgValue><ssdm name="accumulator_15_8_i"/></StgValue>
</operation>
</state>

<state id="53" st_id="53">

<operation id="4407" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="613" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:129  %accumulator_0_8_i = fadd float %accumulator_0_7_i, %tmp_166_0_8_i

]]></node>
<StgValue><ssdm name="accumulator_0_8_i"/></StgValue>
</operation>

<operation id="4408" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="759" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:123  %accumulator_1_8_i = fadd float %accumulator_1_7_i, %tmp_166_1_8_i

]]></node>
<StgValue><ssdm name="accumulator_1_8_i"/></StgValue>
</operation>

<operation id="4409" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="905" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:123  %accumulator_2_8_i = fadd float %accumulator_2_7_i, %tmp_166_2_8_i

]]></node>
<StgValue><ssdm name="accumulator_2_8_i"/></StgValue>
</operation>

<operation id="4410" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1051" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:123  %accumulator_3_8_i = fadd float %accumulator_3_7_i, %tmp_166_3_8_i

]]></node>
<StgValue><ssdm name="accumulator_3_8_i"/></StgValue>
</operation>

<operation id="4411" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:123  %accumulator_4_8_i = fadd float %accumulator_4_7_i, %tmp_166_4_8_i

]]></node>
<StgValue><ssdm name="accumulator_4_8_i"/></StgValue>
</operation>

<operation id="4412" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1343" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:123  %accumulator_5_8_i = fadd float %accumulator_5_7_i, %tmp_166_5_8_i

]]></node>
<StgValue><ssdm name="accumulator_5_8_i"/></StgValue>
</operation>

<operation id="4413" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1489" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:123  %accumulator_6_8_i = fadd float %accumulator_6_7_i, %tmp_166_6_8_i

]]></node>
<StgValue><ssdm name="accumulator_6_8_i"/></StgValue>
</operation>

<operation id="4414" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1635" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:123  %accumulator_7_8_i = fadd float %accumulator_7_7_i, %tmp_166_7_8_i

]]></node>
<StgValue><ssdm name="accumulator_7_8_i"/></StgValue>
</operation>

<operation id="4415" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1781" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:123  %accumulator_8_8_i = fadd float %accumulator_8_7_i, %tmp_166_8_8_i

]]></node>
<StgValue><ssdm name="accumulator_8_8_i"/></StgValue>
</operation>

<operation id="4416" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1927" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:123  %accumulator_9_8_i = fadd float %accumulator_9_7_i, %tmp_166_9_8_i

]]></node>
<StgValue><ssdm name="accumulator_9_8_i"/></StgValue>
</operation>

<operation id="4417" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2073" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:123  %accumulator_10_8_i = fadd float %accumulator_10_7_i, %tmp_166_10_8_i

]]></node>
<StgValue><ssdm name="accumulator_10_8_i"/></StgValue>
</operation>

<operation id="4418" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2219" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:123  %accumulator_11_8_i = fadd float %accumulator_11_7_i, %tmp_166_11_8_i

]]></node>
<StgValue><ssdm name="accumulator_11_8_i"/></StgValue>
</operation>

<operation id="4419" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2365" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:123  %accumulator_12_8_i = fadd float %accumulator_12_7_i, %tmp_166_12_8_i

]]></node>
<StgValue><ssdm name="accumulator_12_8_i"/></StgValue>
</operation>

<operation id="4420" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2511" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:123  %accumulator_13_8_i = fadd float %accumulator_13_7_i, %tmp_166_13_8_i

]]></node>
<StgValue><ssdm name="accumulator_13_8_i"/></StgValue>
</operation>

<operation id="4421" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2657" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:123  %accumulator_14_8_i = fadd float %accumulator_14_7_i, %tmp_166_14_8_i

]]></node>
<StgValue><ssdm name="accumulator_14_8_i"/></StgValue>
</operation>

<operation id="4422" st_id="53" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2803" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:123  %accumulator_15_8_i = fadd float %accumulator_15_7_i, %tmp_166_15_8_i

]]></node>
<StgValue><ssdm name="accumulator_15_8_i"/></StgValue>
</operation>
</state>

<state id="54" st_id="54">

<operation id="4423" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="484" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
_ifconv:0  call void (...)* @_ssdm_op_SpecLoopTripCount(i64 1, i64 64, i64 17)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4424" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="485" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
_ifconv:1  call void (...)* @_ssdm_op_SpecLoopName([9 x i8]* @p_str1807) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4425" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="487" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
_ifconv:3  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 1, i32 1, i32 0, [1 x i8]* @p_str18053794) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4426" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="488" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv:4  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4427" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="501">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="613" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv:129  %accumulator_0_8_i = fadd float %accumulator_0_7_i, %tmp_166_0_8_i

]]></node>
<StgValue><ssdm name="accumulator_0_8_i"/></StgValue>
</operation>

<operation id="4428" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="637" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv23:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4429" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1382">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="759" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv23:123  %accumulator_1_8_i = fadd float %accumulator_1_7_i, %tmp_166_1_8_i

]]></node>
<StgValue><ssdm name="accumulator_1_8_i"/></StgValue>
</operation>

<operation id="4430" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="783" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv50:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4431" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1384">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="905" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv50:123  %accumulator_2_8_i = fadd float %accumulator_2_7_i, %tmp_166_2_8_i

]]></node>
<StgValue><ssdm name="accumulator_2_8_i"/></StgValue>
</operation>

<operation id="4432" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="929" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv77:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4433" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1386">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1051" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv77:123  %accumulator_3_8_i = fadd float %accumulator_3_7_i, %tmp_166_3_8_i

]]></node>
<StgValue><ssdm name="accumulator_3_8_i"/></StgValue>
</operation>

<operation id="4434" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1075" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv104:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4435" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1388">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1197" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv104:123  %accumulator_4_8_i = fadd float %accumulator_4_7_i, %tmp_166_4_8_i

]]></node>
<StgValue><ssdm name="accumulator_4_8_i"/></StgValue>
</operation>

<operation id="4436" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1221" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv131:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4437" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1390">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1343" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv131:123  %accumulator_5_8_i = fadd float %accumulator_5_7_i, %tmp_166_5_8_i

]]></node>
<StgValue><ssdm name="accumulator_5_8_i"/></StgValue>
</operation>

<operation id="4438" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1367" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv158:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4439" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1392">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1489" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv158:123  %accumulator_6_8_i = fadd float %accumulator_6_7_i, %tmp_166_6_8_i

]]></node>
<StgValue><ssdm name="accumulator_6_8_i"/></StgValue>
</operation>

<operation id="4440" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1513" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv185:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4441" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1394">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1635" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv185:123  %accumulator_7_8_i = fadd float %accumulator_7_7_i, %tmp_166_7_8_i

]]></node>
<StgValue><ssdm name="accumulator_7_8_i"/></StgValue>
</operation>

<operation id="4442" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1659" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv212:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4443" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1396">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1781" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv212:123  %accumulator_8_8_i = fadd float %accumulator_8_7_i, %tmp_166_8_8_i

]]></node>
<StgValue><ssdm name="accumulator_8_8_i"/></StgValue>
</operation>

<operation id="4444" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1805" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv239:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4445" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1398">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1927" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv239:123  %accumulator_9_8_i = fadd float %accumulator_9_7_i, %tmp_166_9_8_i

]]></node>
<StgValue><ssdm name="accumulator_9_8_i"/></StgValue>
</operation>

<operation id="4446" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1951" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv266:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4447" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1400">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2073" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv266:123  %accumulator_10_8_i = fadd float %accumulator_10_7_i, %tmp_166_10_8_i

]]></node>
<StgValue><ssdm name="accumulator_10_8_i"/></StgValue>
</operation>

<operation id="4448" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2097" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv293:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4449" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1402">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2219" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv293:123  %accumulator_11_8_i = fadd float %accumulator_11_7_i, %tmp_166_11_8_i

]]></node>
<StgValue><ssdm name="accumulator_11_8_i"/></StgValue>
</operation>

<operation id="4450" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2243" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv320:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4451" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1404">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2365" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv320:123  %accumulator_12_8_i = fadd float %accumulator_12_7_i, %tmp_166_12_8_i

]]></node>
<StgValue><ssdm name="accumulator_12_8_i"/></StgValue>
</operation>

<operation id="4452" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2389" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv347:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4453" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1406">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2511" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv347:123  %accumulator_13_8_i = fadd float %accumulator_13_7_i, %tmp_166_13_8_i

]]></node>
<StgValue><ssdm name="accumulator_13_8_i"/></StgValue>
</operation>

<operation id="4454" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2535" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv374:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4455" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1408">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2657" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv374:123  %accumulator_14_8_i = fadd float %accumulator_14_7_i, %tmp_166_14_8_i

]]></node>
<StgValue><ssdm name="accumulator_14_8_i"/></StgValue>
</operation>

<operation id="4456" st_id="54" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2681" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="32" op_185_bw="32" op_186_bw="32" op_187_bw="32" op_188_bw="32" op_189_bw="32" op_190_bw="32" op_191_bw="32" op_192_bw="32" op_193_bw="32" op_194_bw="32" op_195_bw="32" op_196_bw="32" op_197_bw="32" op_198_bw="32" op_199_bw="32" op_200_bw="32" op_201_bw="32" op_202_bw="32" op_203_bw="32" op_204_bw="32" op_205_bw="32" op_206_bw="32" op_207_bw="32" op_208_bw="32" op_209_bw="32" op_210_bw="32" op_211_bw="32" op_212_bw="32" op_213_bw="32" op_214_bw="32" op_215_bw="32" op_216_bw="32" op_217_bw="32" op_218_bw="32" op_219_bw="32" op_220_bw="32" op_221_bw="32" op_222_bw="32" op_223_bw="32" op_224_bw="32" op_225_bw="32" op_226_bw="32" op_227_bw="32" op_228_bw="32" op_229_bw="32" op_230_bw="32" op_231_bw="32" op_232_bw="32" op_233_bw="32" op_234_bw="32" op_235_bw="32" op_236_bw="32" op_237_bw="32" op_238_bw="32" op_239_bw="32" op_240_bw="32" op_241_bw="32" op_242_bw="32" op_243_bw="32" op_244_bw="32" op_245_bw="32" op_246_bw="32" op_247_bw="32" op_248_bw="32" op_249_bw="32" op_250_bw="32" op_251_bw="32" op_252_bw="32" op_253_bw="32" op_254_bw="32" op_255_bw="32" op_256_bw="32" op_257_bw="32" op_258_bw="32" op_259_bw="32" op_260_bw="32" op_261_bw="32" op_262_bw="32" op_263_bw="32" op_264_bw="32" op_265_bw="32" op_266_bw="32" op_267_bw="32" op_268_bw="32" op_269_bw="32" op_270_bw="32" op_271_bw="32" op_272_bw="32" op_273_bw="32" op_274_bw="32" op_275_bw="32" op_276_bw="32" op_277_bw="32" op_278_bw="32" op_279_bw="32" op_280_bw="32" op_281_bw="32" op_282_bw="32" op_283_bw="32" op_284_bw="32" op_285_bw="32" op_286_bw="32" op_287_bw="32" op_288_bw="32" op_289_bw="32" op_290_bw="32" op_291_bw="32" op_292_bw="32" op_293_bw="32" op_294_bw="32" op_295_bw="32" op_296_bw="32" op_297_bw="32" op_298_bw="32" op_299_bw="32" op_300_bw="32" op_301_bw="32" op_302_bw="32" op_303_bw="32" op_304_bw="32" op_305_bw="32" op_306_bw="32" op_307_bw="32" op_308_bw="32" op_309_bw="32" op_310_bw="32" op_311_bw="32" op_312_bw="32" op_313_bw="32" op_314_bw="32" op_315_bw="32" op_316_bw="32" op_317_bw="32" op_318_bw="32" op_319_bw="32" op_320_bw="32" op_321_bw="32" op_322_bw="32" op_323_bw="32" op_324_bw="32" op_325_bw="32" op_326_bw="32" op_327_bw="32" op_328_bw="32" op_329_bw="32" op_330_bw="32" op_331_bw="32" op_332_bw="32" op_333_bw="32" op_334_bw="32" op_335_bw="32" op_336_bw="32" op_337_bw="32" op_338_bw="32" op_339_bw="32" op_340_bw="32" op_341_bw="32" op_342_bw="32" op_343_bw="32" op_344_bw="32" op_345_bw="32" op_346_bw="32" op_347_bw="32" op_348_bw="32" op_349_bw="32" op_350_bw="32" op_351_bw="32" op_352_bw="32" op_353_bw="32" op_354_bw="32" op_355_bw="32" op_356_bw="32" op_357_bw="32" op_358_bw="32" op_359_bw="32" op_360_bw="32" op_361_bw="32" op_362_bw="32" op_363_bw="32" op_364_bw="32" op_365_bw="32" op_366_bw="32" op_367_bw="32" op_368_bw="32" op_369_bw="32" op_370_bw="32" op_371_bw="32" op_372_bw="32" op_373_bw="32" op_374_bw="32" op_375_bw="32" op_376_bw="32" op_377_bw="32" op_378_bw="32" op_379_bw="32" op_380_bw="32" op_381_bw="32" op_382_bw="32" op_383_bw="32" op_384_bw="32" op_385_bw="32" op_386_bw="32" op_387_bw="32" op_388_bw="32" op_389_bw="32" op_390_bw="32" op_391_bw="32" op_392_bw="32" op_393_bw="32" op_394_bw="32" op_395_bw="32" op_396_bw="32" op_397_bw="32" op_398_bw="32" op_399_bw="32" op_400_bw="32" op_401_bw="32" op_402_bw="32" op_403_bw="32" op_404_bw="32" op_405_bw="32" op_406_bw="32" op_407_bw="32" op_408_bw="32" op_409_bw="32" op_410_bw="32" op_411_bw="32" op_412_bw="32" op_413_bw="32" op_414_bw="32" op_415_bw="32" op_416_bw="32" op_417_bw="32" op_418_bw="32" op_419_bw="32" op_420_bw="32" op_421_bw="32" op_422_bw="32" op_423_bw="32" op_424_bw="32" op_425_bw="32" op_426_bw="32" op_427_bw="32" op_428_bw="32" op_429_bw="32" op_430_bw="32" op_431_bw="32" op_432_bw="32" op_433_bw="8" op_434_bw="8" op_435_bw="8" op_436_bw="32" op_437_bw="8" op_438_bw="8" op_439_bw="8">
<![CDATA[
_ifconv401:1  call void (...)* @_ssdm_op_SpecMemCore([1024 x float]* @WBRAM_0_0_0, [1024 x float]* @WBRAM_0_0_1, [1024 x float]* @WBRAM_0_0_2, [1024 x float]* @WBRAM_0_0_3, [1024 x float]* @WBRAM_0_0_4, [1024 x float]* @WBRAM_0_0_5, [1024 x float]* @WBRAM_0_0_6, [1024 x float]* @WBRAM_0_0_7, [1024 x float]* @WBRAM_0_0_8, [1024 x float]* @WBRAM_0_1_0, [1024 x float]* @WBRAM_0_1_1, [1024 x float]* @WBRAM_0_1_2, [1024 x float]* @WBRAM_0_1_3, [1024 x float]* @WBRAM_0_1_4, [1024 x float]* @WBRAM_0_1_5, [1024 x float]* @WBRAM_0_1_6, [1024 x float]* @WBRAM_0_1_7, [1024 x float]* @WBRAM_0_1_8, [1024 x float]* @WBRAM_0_2_0, [1024 x float]* @WBRAM_0_2_1, [1024 x float]* @WBRAM_0_2_2, [1024 x float]* @WBRAM_0_2_3, [1024 x float]* @WBRAM_0_2_4, [1024 x float]* @WBRAM_0_2_5, [1024 x float]* @WBRAM_0_2_6, [1024 x float]* @WBRAM_0_2_7, [1024 x float]* @WBRAM_0_2_8, [1024 x float]* @WBRAM_1_0_0, [1024 x float]* @WBRAM_1_0_1, [1024 x float]* @WBRAM_1_0_2, [1024 x float]* @WBRAM_1_0_3, [1024 x float]* @WBRAM_1_0_4, [1024 x float]* @WBRAM_1_0_5, [1024 x float]* @WBRAM_1_0_6, [1024 x float]* @WBRAM_1_0_7, [1024 x float]* @WBRAM_1_0_8, [1024 x float]* @WBRAM_1_1_0, [1024 x float]* @WBRAM_1_1_1, [1024 x float]* @WBRAM_1_1_2, [1024 x float]* @WBRAM_1_1_3, [1024 x float]* @WBRAM_1_1_4, [1024 x float]* @WBRAM_1_1_5, [1024 x float]* @WBRAM_1_1_6, [1024 x float]* @WBRAM_1_1_7, [1024 x float]* @WBRAM_1_1_8, [1024 x float]* @WBRAM_1_2_0, [1024 x float]* @WBRAM_1_2_1, [1024 x float]* @WBRAM_1_2_2, [1024 x float]* @WBRAM_1_2_3, [1024 x float]* @WBRAM_1_2_4, [1024 x float]* @WBRAM_1_2_5, [1024 x float]* @WBRAM_1_2_6, [1024 x float]* @WBRAM_1_2_7, [1024 x float]* @WBRAM_1_2_8, [1024 x float]* @WBRAM_2_0_0, [1024 x float]* @WBRAM_2_0_1, [1024 x float]* @WBRAM_2_0_2, [1024 x float]* @WBRAM_2_0_3, [1024 x float]* @WBRAM_2_0_4, [1024 x float]* @WBRAM_2_0_5, [1024 x float]* @WBRAM_2_0_6, [1024 x float]* @WBRAM_2_0_7, [1024 x float]* @WBRAM_2_0_8, [1024 x float]* @WBRAM_2_1_0, [1024 x float]* @WBRAM_2_1_1, [1024 x float]* @WBRAM_2_1_2, [1024 x float]* @WBRAM_2_1_3, [1024 x float]* @WBRAM_2_1_4, [1024 x float]* @WBRAM_2_1_5, [1024 x float]* @WBRAM_2_1_6, [1024 x float]* @WBRAM_2_1_7, [1024 x float]* @WBRAM_2_1_8, [1024 x float]* @WBRAM_2_2_0, [1024 x float]* @WBRAM_2_2_1, [1024 x float]* @WBRAM_2_2_2, [1024 x float]* @WBRAM_2_2_3, [1024 x float]* @WBRAM_2_2_4, [1024 x float]* @WBRAM_2_2_5, [1024 x float]* @WBRAM_2_2_6, [1024 x float]* @WBRAM_2_2_7, [1024 x float]* @WBRAM_2_2_8, [1024 x float]* @WBRAM_3_0_0, [1024 x float]* @WBRAM_3_0_1, [1024 x float]* @WBRAM_3_0_2, [1024 x float]* @WBRAM_3_0_3, [1024 x float]* @WBRAM_3_0_4, [1024 x float]* @WBRAM_3_0_5, [1024 x float]* @WBRAM_3_0_6, [1024 x float]* @WBRAM_3_0_7, [1024 x float]* @WBRAM_3_0_8, [1024 x float]* @WBRAM_3_1_0, [1024 x float]* @WBRAM_3_1_1, [1024 x float]* @WBRAM_3_1_2, [1024 x float]* @WBRAM_3_1_3, [1024 x float]* @WBRAM_3_1_4, [1024 x float]* @WBRAM_3_1_5, [1024 x float]* @WBRAM_3_1_6, [1024 x float]* @WBRAM_3_1_7, [1024 x float]* @WBRAM_3_1_8, [1024 x float]* @WBRAM_3_2_0, [1024 x float]* @WBRAM_3_2_1, [1024 x float]* @WBRAM_3_2_2, [1024 x float]* @WBRAM_3_2_3, [1024 x float]* @WBRAM_3_2_4, [1024 x float]* @WBRAM_3_2_5, [1024 x float]* @WBRAM_3_2_6, [1024 x float]* @WBRAM_3_2_7, [1024 x float]* @WBRAM_3_2_8, [1024 x float]* @WBRAM_4_0_0, [1024 x float]* @WBRAM_4_0_1, [1024 x float]* @WBRAM_4_0_2, [1024 x float]* @WBRAM_4_0_3, [1024 x float]* @WBRAM_4_0_4, [1024 x float]* @WBRAM_4_0_5, [1024 x float]* @WBRAM_4_0_6, [1024 x float]* @WBRAM_4_0_7, [1024 x float]* @WBRAM_4_0_8, [1024 x float]* @WBRAM_4_1_0, [1024 x float]* @WBRAM_4_1_1, [1024 x float]* @WBRAM_4_1_2, [1024 x float]* @WBRAM_4_1_3, [1024 x float]* @WBRAM_4_1_4, [1024 x float]* @WBRAM_4_1_5, [1024 x float]* @WBRAM_4_1_6, [1024 x float]* @WBRAM_4_1_7, [1024 x float]* @WBRAM_4_1_8, [1024 x float]* @WBRAM_4_2_0, [1024 x float]* @WBRAM_4_2_1, [1024 x float]* @WBRAM_4_2_2, [1024 x float]* @WBRAM_4_2_3, [1024 x float]* @WBRAM_4_2_4, [1024 x float]* @WBRAM_4_2_5, [1024 x float]* @WBRAM_4_2_6, [1024 x float]* @WBRAM_4_2_7, [1024 x float]* @WBRAM_4_2_8, [1024 x float]* @WBRAM_5_0_0, [1024 x float]* @WBRAM_5_0_1, [1024 x float]* @WBRAM_5_0_2, [1024 x float]* @WBRAM_5_0_3, [1024 x float]* @WBRAM_5_0_4, [1024 x float]* @WBRAM_5_0_5, [1024 x float]* @WBRAM_5_0_6, [1024 x float]* @WBRAM_5_0_7, [1024 x float]* @WBRAM_5_0_8, [1024 x float]* @WBRAM_5_1_0, [1024 x float]* @WBRAM_5_1_1, [1024 x float]* @WBRAM_5_1_2, [1024 x float]* @WBRAM_5_1_3, [1024 x float]* @WBRAM_5_1_4, [1024 x float]* @WBRAM_5_1_5, [1024 x float]* @WBRAM_5_1_6, [1024 x float]* @WBRAM_5_1_7, [1024 x float]* @WBRAM_5_1_8, [1024 x float]* @WBRAM_5_2_0, [1024 x float]* @WBRAM_5_2_1, [1024 x float]* @WBRAM_5_2_2, [1024 x float]* @WBRAM_5_2_3, [1024 x float]* @WBRAM_5_2_4, [1024 x float]* @WBRAM_5_2_5, [1024 x float]* @WBRAM_5_2_6, [1024 x float]* @WBRAM_5_2_7, [1024 x float]* @WBRAM_5_2_8, [1024 x float]* @WBRAM_6_0_0, [1024 x float]* @WBRAM_6_0_1, [1024 x float]* @WBRAM_6_0_2, [1024 x float]* @WBRAM_6_0_3, [1024 x float]* @WBRAM_6_0_4, [1024 x float]* @WBRAM_6_0_5, [1024 x float]* @WBRAM_6_0_6, [1024 x float]* @WBRAM_6_0_7, [1024 x float]* @WBRAM_6_0_8, [1024 x float]* @WBRAM_6_1_0, [1024 x float]* @WBRAM_6_1_1, [1024 x float]* @WBRAM_6_1_2, [1024 x float]* @WBRAM_6_1_3, [1024 x float]* @WBRAM_6_1_4, [1024 x float]* @WBRAM_6_1_5, [1024 x float]* @WBRAM_6_1_6, [1024 x float]* @WBRAM_6_1_7, [1024 x float]* @WBRAM_6_1_8, [1024 x float]* @WBRAM_6_2_0, [1024 x float]* @WBRAM_6_2_1, [1024 x float]* @WBRAM_6_2_2, [1024 x float]* @WBRAM_6_2_3, [1024 x float]* @WBRAM_6_2_4, [1024 x float]* @WBRAM_6_2_5, [1024 x float]* @WBRAM_6_2_6, [1024 x float]* @WBRAM_6_2_7, [1024 x float]* @WBRAM_6_2_8, [1024 x float]* @WBRAM_7_0_0, [1024 x float]* @WBRAM_7_0_1, [1024 x float]* @WBRAM_7_0_2, [1024 x float]* @WBRAM_7_0_3, [1024 x float]* @WBRAM_7_0_4, [1024 x float]* @WBRAM_7_0_5, [1024 x float]* @WBRAM_7_0_6, [1024 x float]* @WBRAM_7_0_7, [1024 x float]* @WBRAM_7_0_8, [1024 x float]* @WBRAM_7_1_0, [1024 x float]* @WBRAM_7_1_1, [1024 x float]* @WBRAM_7_1_2, [1024 x float]* @WBRAM_7_1_3, [1024 x float]* @WBRAM_7_1_4, [1024 x float]* @WBRAM_7_1_5, [1024 x float]* @WBRAM_7_1_6, [1024 x float]* @WBRAM_7_1_7, [1024 x float]* @WBRAM_7_1_8, [1024 x float]* @WBRAM_7_2_0, [1024 x float]* @WBRAM_7_2_1, [1024 x float]* @WBRAM_7_2_2, [1024 x float]* @WBRAM_7_2_3, [1024 x float]* @WBRAM_7_2_4, [1024 x float]* @WBRAM_7_2_5, [1024 x float]* @WBRAM_7_2_6, [1024 x float]* @WBRAM_7_2_7, [1024 x float]* @WBRAM_7_2_8, [1024 x float]* @WBRAM_8_0_0, [1024 x float]* @WBRAM_8_0_1, [1024 x float]* @WBRAM_8_0_2, [1024 x float]* @WBRAM_8_0_3, [1024 x float]* @WBRAM_8_0_4, [1024 x float]* @WBRAM_8_0_5, [1024 x float]* @WBRAM_8_0_6, [1024 x float]* @WBRAM_8_0_7, [1024 x float]* @WBRAM_8_0_8, [1024 x float]* @WBRAM_8_1_0, [1024 x float]* @WBRAM_8_1_1, [1024 x float]* @WBRAM_8_1_2, [1024 x float]* @WBRAM_8_1_3, [1024 x float]* @WBRAM_8_1_4, [1024 x float]* @WBRAM_8_1_5, [1024 x float]* @WBRAM_8_1_6, [1024 x float]* @WBRAM_8_1_7, [1024 x float]* @WBRAM_8_1_8, [1024 x float]* @WBRAM_8_2_0, [1024 x float]* @WBRAM_8_2_1, [1024 x float]* @WBRAM_8_2_2, [1024 x float]* @WBRAM_8_2_3, [1024 x float]* @WBRAM_8_2_4, [1024 x float]* @WBRAM_8_2_5, [1024 x float]* @WBRAM_8_2_6, [1024 x float]* @WBRAM_8_2_7, [1024 x float]* @WBRAM_8_2_8, [1024 x float]* @WBRAM_9_0_0, [1024 x float]* @WBRAM_9_0_1, [1024 x float]* @WBRAM_9_0_2, [1024 x float]* @WBRAM_9_0_3, [1024 x float]* @WBRAM_9_0_4, [1024 x float]* @WBRAM_9_0_5, [1024 x float]* @WBRAM_9_0_6, [1024 x float]* @WBRAM_9_0_7, [1024 x float]* @WBRAM_9_0_8, [1024 x float]* @WBRAM_9_1_0, [1024 x float]* @WBRAM_9_1_1, [1024 x float]* @WBRAM_9_1_2, [1024 x float]* @WBRAM_9_1_3, [1024 x float]* @WBRAM_9_1_4, [1024 x float]* @WBRAM_9_1_5, [1024 x float]* @WBRAM_9_1_6, [1024 x float]* @WBRAM_9_1_7, [1024 x float]* @WBRAM_9_1_8, [1024 x float]* @WBRAM_9_2_0, [1024 x float]* @WBRAM_9_2_1, [1024 x float]* @WBRAM_9_2_2, [1024 x float]* @WBRAM_9_2_3, [1024 x float]* @WBRAM_9_2_4, [1024 x float]* @WBRAM_9_2_5, [1024 x float]* @WBRAM_9_2_6, [1024 x float]* @WBRAM_9_2_7, [1024 x float]* @WBRAM_9_2_8, [1024 x float]* @WBRAM_10_0_0, [1024 x float]* @WBRAM_10_0_1, [1024 x float]* @WBRAM_10_0_2, [1024 x float]* @WBRAM_10_0_3, [1024 x float]* @WBRAM_10_0_4, [1024 x float]* @WBRAM_10_0_5, [1024 x float]* @WBRAM_10_0_6, [1024 x float]* @WBRAM_10_0_7, [1024 x float]* @WBRAM_10_0_8, [1024 x float]* @WBRAM_10_1_0, [1024 x float]* @WBRAM_10_1_1, [1024 x float]* @WBRAM_10_1_2, [1024 x float]* @WBRAM_10_1_3, [1024 x float]* @WBRAM_10_1_4, [1024 x float]* @WBRAM_10_1_5, [1024 x float]* @WBRAM_10_1_6, [1024 x float]* @WBRAM_10_1_7, [1024 x float]* @WBRAM_10_1_8, [1024 x float]* @WBRAM_10_2_0, [1024 x float]* @WBRAM_10_2_1, [1024 x float]* @WBRAM_10_2_2, [1024 x float]* @WBRAM_10_2_3, [1024 x float]* @WBRAM_10_2_4, [1024 x float]* @WBRAM_10_2_5, [1024 x float]* @WBRAM_10_2_6, [1024 x float]* @WBRAM_10_2_7, [1024 x float]* @WBRAM_10_2_8, [1024 x float]* @WBRAM_11_0_0, [1024 x float]* @WBRAM_11_0_1, [1024 x float]* @WBRAM_11_0_2, [1024 x float]* @WBRAM_11_0_3, [1024 x float]* @WBRAM_11_0_4, [1024 x float]* @WBRAM_11_0_5, [1024 x float]* @WBRAM_11_0_6, [1024 x float]* @WBRAM_11_0_7, [1024 x float]* @WBRAM_11_0_8, [1024 x float]* @WBRAM_11_1_0, [1024 x float]* @WBRAM_11_1_1, [1024 x float]* @WBRAM_11_1_2, [1024 x float]* @WBRAM_11_1_3, [1024 x float]* @WBRAM_11_1_4, [1024 x float]* @WBRAM_11_1_5, [1024 x float]* @WBRAM_11_1_6, [1024 x float]* @WBRAM_11_1_7, [1024 x float]* @WBRAM_11_1_8, [1024 x float]* @WBRAM_11_2_0, [1024 x float]* @WBRAM_11_2_1, [1024 x float]* @WBRAM_11_2_2, [1024 x float]* @WBRAM_11_2_3, [1024 x float]* @WBRAM_11_2_4, [1024 x float]* @WBRAM_11_2_5, [1024 x float]* @WBRAM_11_2_6, [1024 x float]* @WBRAM_11_2_7, [1024 x float]* @WBRAM_11_2_8, [1024 x float]* @WBRAM_12_0_0, [1024 x float]* @WBRAM_12_0_1, [1024 x float]* @WBRAM_12_0_2, [1024 x float]* @WBRAM_12_0_3, [1024 x float]* @WBRAM_12_0_4, [1024 x float]* @WBRAM_12_0_5, [1024 x float]* @WBRAM_12_0_6, [1024 x float]* @WBRAM_12_0_7, [1024 x float]* @WBRAM_12_0_8, [1024 x float]* @WBRAM_12_1_0, [1024 x float]* @WBRAM_12_1_1, [1024 x float]* @WBRAM_12_1_2, [1024 x float]* @WBRAM_12_1_3, [1024 x float]* @WBRAM_12_1_4, [1024 x float]* @WBRAM_12_1_5, [1024 x float]* @WBRAM_12_1_6, [1024 x float]* @WBRAM_12_1_7, [1024 x float]* @WBRAM_12_1_8, [1024 x float]* @WBRAM_12_2_0, [1024 x float]* @WBRAM_12_2_1, [1024 x float]* @WBRAM_12_2_2, [1024 x float]* @WBRAM_12_2_3, [1024 x float]* @WBRAM_12_2_4, [1024 x float]* @WBRAM_12_2_5, [1024 x float]* @WBRAM_12_2_6, [1024 x float]* @WBRAM_12_2_7, [1024 x float]* @WBRAM_12_2_8, [1024 x float]* @WBRAM_13_0_0, [1024 x float]* @WBRAM_13_0_1, [1024 x float]* @WBRAM_13_0_2, [1024 x float]* @WBRAM_13_0_3, [1024 x float]* @WBRAM_13_0_4, [1024 x float]* @WBRAM_13_0_5, [1024 x float]* @WBRAM_13_0_6, [1024 x float]* @WBRAM_13_0_7, [1024 x float]* @WBRAM_13_0_8, [1024 x float]* @WBRAM_13_1_0, [1024 x float]* @WBRAM_13_1_1, [1024 x float]* @WBRAM_13_1_2, [1024 x float]* @WBRAM_13_1_3, [1024 x float]* @WBRAM_13_1_4, [1024 x float]* @WBRAM_13_1_5, [1024 x float]* @WBRAM_13_1_6, [1024 x float]* @WBRAM_13_1_7, [1024 x float]* @WBRAM_13_1_8, [1024 x float]* @WBRAM_13_2_0, [1024 x float]* @WBRAM_13_2_1, [1024 x float]* @WBRAM_13_2_2, [1024 x float]* @WBRAM_13_2_3, [1024 x float]* @WBRAM_13_2_4, [1024 x float]* @WBRAM_13_2_5, [1024 x float]* @WBRAM_13_2_6, [1024 x float]* @WBRAM_13_2_7, [1024 x float]* @WBRAM_13_2_8, [1024 x float]* @WBRAM_14_0_0, [1024 x float]* @WBRAM_14_0_1, [1024 x float]* @WBRAM_14_0_2, [1024 x float]* @WBRAM_14_0_3, [1024 x float]* @WBRAM_14_0_4, [1024 x float]* @WBRAM_14_0_5, [1024 x float]* @WBRAM_14_0_6, [1024 x float]* @WBRAM_14_0_7, [1024 x float]* @WBRAM_14_0_8, [1024 x float]* @WBRAM_14_1_0, [1024 x float]* @WBRAM_14_1_1, [1024 x float]* @WBRAM_14_1_2, [1024 x float]* @WBRAM_14_1_3, [1024 x float]* @WBRAM_14_1_4, [1024 x float]* @WBRAM_14_1_5, [1024 x float]* @WBRAM_14_1_6, [1024 x float]* @WBRAM_14_1_7, [1024 x float]* @WBRAM_14_1_8, [1024 x float]* @WBRAM_14_2_0, [1024 x float]* @WBRAM_14_2_1, [1024 x float]* @WBRAM_14_2_2, [1024 x float]* @WBRAM_14_2_3, [1024 x float]* @WBRAM_14_2_4, [1024 x float]* @WBRAM_14_2_5, [1024 x float]* @WBRAM_14_2_6, [1024 x float]* @WBRAM_14_2_7, [1024 x float]* @WBRAM_14_2_8, [1024 x float]* @WBRAM_15_0_0, [1024 x float]* @WBRAM_15_0_1, [1024 x float]* @WBRAM_15_0_2, [1024 x float]* @WBRAM_15_0_3, [1024 x float]* @WBRAM_15_0_4, [1024 x float]* @WBRAM_15_0_5, [1024 x float]* @WBRAM_15_0_6, [1024 x float]* @WBRAM_15_0_7, [1024 x float]* @WBRAM_15_0_8, [1024 x float]* @WBRAM_15_1_0, [1024 x float]* @WBRAM_15_1_1, [1024 x float]* @WBRAM_15_1_2, [1024 x float]* @WBRAM_15_1_3, [1024 x float]* @WBRAM_15_1_4, [1024 x float]* @WBRAM_15_1_5, [1024 x float]* @WBRAM_15_1_6, [1024 x float]* @WBRAM_15_1_7, [1024 x float]* @WBRAM_15_1_8, [1024 x float]* @WBRAM_15_2_0, [1024 x float]* @WBRAM_15_2_1, [1024 x float]* @WBRAM_15_2_2, [1024 x float]* @WBRAM_15_2_3, [1024 x float]* @WBRAM_15_2_4, [1024 x float]* @WBRAM_15_2_5, [1024 x float]* @WBRAM_15_2_6, [1024 x float]* @WBRAM_15_2_7, [1024 x float]* @WBRAM_15_2_8, [1 x i8]* @p_str1811, [13 x i8]* @p_str1819, [1 x i8]* @p_str1811, i32 3, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811, [1 x i8]* @p_str1811)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4457" st_id="54" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1410">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2803" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ifconv401:123  %accumulator_15_8_i = fadd float %accumulator_15_7_i, %tmp_166_15_8_i

]]></node>
<StgValue><ssdm name="accumulator_15_8_i"/></StgValue>
</operation>
</state>

<state id="55" st_id="55">

<operation id="4458" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="617" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.0.i:1  %newIndex6_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex6_i"/></StgValue>
</operation>

<operation id="4459" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="618" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.0.i:2  %newIndex7_i = zext i6 %newIndex6_i to i64

]]></node>
<StgValue><ssdm name="newIndex7_i"/></StgValue>
</operation>

<operation id="4460" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="619" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.0.i:3  %OBRAM_0_addr_1 = getelementptr [32 x float]* @OBRAM_0, i64 0, i64 %newIndex7_i

]]></node>
<StgValue><ssdm name="OBRAM_0_addr_1"/></StgValue>
</operation>

<operation id="4461" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="620" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.0.i:4  %OBRAM_0_load = load float* %OBRAM_0_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_0_load"/></StgValue>
</operation>

<operation id="4462" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1413">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<node id="625" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.0.i:0  %newIndex4_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex4_i"/></StgValue>
</operation>

<operation id="4463" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1413">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<node id="626" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.0.i:1  %newIndex5_i = zext i6 %newIndex4_i to i64

]]></node>
<StgValue><ssdm name="newIndex5_i"/></StgValue>
</operation>

<operation id="4464" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1413">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<node id="627" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.0.i:2  %OBRAM_0_addr = getelementptr [32 x float]* @OBRAM_0, i64 0, i64 %newIndex5_i

]]></node>
<StgValue><ssdm name="OBRAM_0_addr"/></StgValue>
</operation>

<operation id="4465" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1413">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<node id="628" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.0.i:3  store float %accumulator_0_8_i, float* %OBRAM_0_addr, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4466" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1413">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
</and_exp></or_exp>
</condition>

<node id="629" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.0.i:4  br label %1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4467" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="763" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.1.i:1  %newIndex10_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex10_i"/></StgValue>
</operation>

<operation id="4468" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="764" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.1.i:2  %newIndex11_i = zext i6 %newIndex10_i to i64

]]></node>
<StgValue><ssdm name="newIndex11_i"/></StgValue>
</operation>

<operation id="4469" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="765" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.1.i:3  %OBRAM_1_addr_1 = getelementptr [32 x float]* @OBRAM_1, i64 0, i64 %newIndex11_i

]]></node>
<StgValue><ssdm name="OBRAM_1_addr_1"/></StgValue>
</operation>

<operation id="4470" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="766" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.1.i:4  %OBRAM_1_load = load float* %OBRAM_1_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_1_load"/></StgValue>
</operation>

<operation id="4471" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1415">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="771" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.1.i:0  %newIndex8_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex8_i"/></StgValue>
</operation>

<operation id="4472" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1415">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="772" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.1.i:1  %newIndex9_i = zext i6 %newIndex8_i to i64

]]></node>
<StgValue><ssdm name="newIndex9_i"/></StgValue>
</operation>

<operation id="4473" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1415">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="773" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.1.i:2  %OBRAM_1_addr = getelementptr [32 x float]* @OBRAM_1, i64 0, i64 %newIndex9_i

]]></node>
<StgValue><ssdm name="OBRAM_1_addr"/></StgValue>
</operation>

<operation id="4474" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1415">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="774" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.1.i:3  store float %accumulator_1_8_i, float* %OBRAM_1_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4475" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1415">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="775" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.1.i:4  br label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4476" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="909" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.2.i:1  %newIndex14_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex14_i"/></StgValue>
</operation>

<operation id="4477" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="910" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.2.i:2  %newIndex15_i = zext i6 %newIndex14_i to i64

]]></node>
<StgValue><ssdm name="newIndex15_i"/></StgValue>
</operation>

<operation id="4478" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="911" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.2.i:3  %OBRAM_2_addr_1 = getelementptr [32 x float]* @OBRAM_2, i64 0, i64 %newIndex15_i

]]></node>
<StgValue><ssdm name="OBRAM_2_addr_1"/></StgValue>
</operation>

<operation id="4479" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="912" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.2.i:4  %OBRAM_2_load = load float* %OBRAM_2_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_2_load"/></StgValue>
</operation>

<operation id="4480" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1417">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="917" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.2.i:0  %newIndex12_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex12_i"/></StgValue>
</operation>

<operation id="4481" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1417">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="918" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.2.i:1  %newIndex13_i = zext i6 %newIndex12_i to i64

]]></node>
<StgValue><ssdm name="newIndex13_i"/></StgValue>
</operation>

<operation id="4482" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1417">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="919" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.2.i:2  %OBRAM_2_addr = getelementptr [32 x float]* @OBRAM_2, i64 0, i64 %newIndex13_i

]]></node>
<StgValue><ssdm name="OBRAM_2_addr"/></StgValue>
</operation>

<operation id="4483" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1417">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="920" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.2.i:3  store float %accumulator_2_8_i, float* %OBRAM_2_addr, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4484" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1417">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="921" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.2.i:4  br label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4485" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1055" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.3.i:1  %newIndex18_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex18_i"/></StgValue>
</operation>

<operation id="4486" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1056" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.3.i:2  %newIndex19_i = zext i6 %newIndex18_i to i64

]]></node>
<StgValue><ssdm name="newIndex19_i"/></StgValue>
</operation>

<operation id="4487" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1057" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.3.i:3  %OBRAM_3_addr_1 = getelementptr [32 x float]* @OBRAM_3, i64 0, i64 %newIndex19_i

]]></node>
<StgValue><ssdm name="OBRAM_3_addr_1"/></StgValue>
</operation>

<operation id="4488" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1058" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.3.i:4  %OBRAM_3_load = load float* %OBRAM_3_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_3_load"/></StgValue>
</operation>

<operation id="4489" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1419">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1063" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.3.i:0  %newIndex16_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex16_i"/></StgValue>
</operation>

<operation id="4490" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1419">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1064" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.3.i:1  %newIndex17_i = zext i6 %newIndex16_i to i64

]]></node>
<StgValue><ssdm name="newIndex17_i"/></StgValue>
</operation>

<operation id="4491" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1419">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1065" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.3.i:2  %OBRAM_3_addr = getelementptr [32 x float]* @OBRAM_3, i64 0, i64 %newIndex17_i

]]></node>
<StgValue><ssdm name="OBRAM_3_addr"/></StgValue>
</operation>

<operation id="4492" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1419">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1066" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.3.i:3  store float %accumulator_3_8_i, float* %OBRAM_3_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4493" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1419">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1067" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.3.i:4  br label %4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4494" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1201" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.4.i:1  %newIndex22_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex22_i"/></StgValue>
</operation>

<operation id="4495" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1202" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.4.i:2  %newIndex23_i = zext i6 %newIndex22_i to i64

]]></node>
<StgValue><ssdm name="newIndex23_i"/></StgValue>
</operation>

<operation id="4496" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1203" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.4.i:3  %OBRAM_4_addr_1 = getelementptr [32 x float]* @OBRAM_4, i64 0, i64 %newIndex23_i

]]></node>
<StgValue><ssdm name="OBRAM_4_addr_1"/></StgValue>
</operation>

<operation id="4497" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1204" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.4.i:4  %OBRAM_4_load = load float* %OBRAM_4_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_4_load"/></StgValue>
</operation>

<operation id="4498" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1421">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1209" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.4.i:0  %newIndex20_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex20_i"/></StgValue>
</operation>

<operation id="4499" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1421">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1210" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.4.i:1  %newIndex21_i = zext i6 %newIndex20_i to i64

]]></node>
<StgValue><ssdm name="newIndex21_i"/></StgValue>
</operation>

<operation id="4500" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1421">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1211" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.4.i:2  %OBRAM_4_addr = getelementptr [32 x float]* @OBRAM_4, i64 0, i64 %newIndex21_i

]]></node>
<StgValue><ssdm name="OBRAM_4_addr"/></StgValue>
</operation>

<operation id="4501" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1421">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1212" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.4.i:3  store float %accumulator_4_8_i, float* %OBRAM_4_addr, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4502" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1421">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1213" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.4.i:4  br label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4503" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1347" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.5.i:1  %newIndex26_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex26_i"/></StgValue>
</operation>

<operation id="4504" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1348" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.5.i:2  %newIndex27_i = zext i6 %newIndex26_i to i64

]]></node>
<StgValue><ssdm name="newIndex27_i"/></StgValue>
</operation>

<operation id="4505" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1349" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.5.i:3  %OBRAM_5_addr_1 = getelementptr [32 x float]* @OBRAM_5, i64 0, i64 %newIndex27_i

]]></node>
<StgValue><ssdm name="OBRAM_5_addr_1"/></StgValue>
</operation>

<operation id="4506" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1350" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.5.i:4  %OBRAM_5_load = load float* %OBRAM_5_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_5_load"/></StgValue>
</operation>

<operation id="4507" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1423">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1355" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.5.i:0  %newIndex24_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex24_i"/></StgValue>
</operation>

<operation id="4508" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1423">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1356" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.5.i:1  %newIndex25_i = zext i6 %newIndex24_i to i64

]]></node>
<StgValue><ssdm name="newIndex25_i"/></StgValue>
</operation>

<operation id="4509" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1423">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1357" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.5.i:2  %OBRAM_5_addr = getelementptr [32 x float]* @OBRAM_5, i64 0, i64 %newIndex25_i

]]></node>
<StgValue><ssdm name="OBRAM_5_addr"/></StgValue>
</operation>

<operation id="4510" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1423">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1358" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.5.i:3  store float %accumulator_5_8_i, float* %OBRAM_5_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4511" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1423">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1359" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.5.i:4  br label %6

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4512" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1493" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.6.i:1  %newIndex30_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex30_i"/></StgValue>
</operation>

<operation id="4513" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1494" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.6.i:2  %newIndex31_i = zext i6 %newIndex30_i to i64

]]></node>
<StgValue><ssdm name="newIndex31_i"/></StgValue>
</operation>

<operation id="4514" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1495" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.6.i:3  %OBRAM_6_addr_1 = getelementptr [32 x float]* @OBRAM_6, i64 0, i64 %newIndex31_i

]]></node>
<StgValue><ssdm name="OBRAM_6_addr_1"/></StgValue>
</operation>

<operation id="4515" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1496" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.6.i:4  %OBRAM_6_load = load float* %OBRAM_6_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_6_load"/></StgValue>
</operation>

<operation id="4516" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1425">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1501" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.6.i:0  %newIndex28_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex28_i"/></StgValue>
</operation>

<operation id="4517" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1425">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1502" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.6.i:1  %newIndex29_i = zext i6 %newIndex28_i to i64

]]></node>
<StgValue><ssdm name="newIndex29_i"/></StgValue>
</operation>

<operation id="4518" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1425">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1503" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.6.i:2  %OBRAM_6_addr = getelementptr [32 x float]* @OBRAM_6, i64 0, i64 %newIndex29_i

]]></node>
<StgValue><ssdm name="OBRAM_6_addr"/></StgValue>
</operation>

<operation id="4519" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1425">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1504" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.6.i:3  store float %accumulator_6_8_i, float* %OBRAM_6_addr, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4520" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1425">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1505" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.6.i:4  br label %7

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4521" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1639" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.7.i:1  %newIndex34_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex34_i"/></StgValue>
</operation>

<operation id="4522" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1640" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.7.i:2  %newIndex35_i = zext i6 %newIndex34_i to i64

]]></node>
<StgValue><ssdm name="newIndex35_i"/></StgValue>
</operation>

<operation id="4523" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1641" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.7.i:3  %OBRAM_7_addr_1 = getelementptr [32 x float]* @OBRAM_7, i64 0, i64 %newIndex35_i

]]></node>
<StgValue><ssdm name="OBRAM_7_addr_1"/></StgValue>
</operation>

<operation id="4524" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1642" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.7.i:4  %OBRAM_7_load = load float* %OBRAM_7_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_7_load"/></StgValue>
</operation>

<operation id="4525" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1427">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1647" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.7.i:0  %newIndex32_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex32_i"/></StgValue>
</operation>

<operation id="4526" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1427">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1648" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.7.i:1  %newIndex33_i = zext i6 %newIndex32_i to i64

]]></node>
<StgValue><ssdm name="newIndex33_i"/></StgValue>
</operation>

<operation id="4527" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1427">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1649" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.7.i:2  %OBRAM_7_addr = getelementptr [32 x float]* @OBRAM_7, i64 0, i64 %newIndex33_i

]]></node>
<StgValue><ssdm name="OBRAM_7_addr"/></StgValue>
</operation>

<operation id="4528" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1427">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1650" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.7.i:3  store float %accumulator_7_8_i, float* %OBRAM_7_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4529" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1427">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1651" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.7.i:4  br label %8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4530" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1785" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.8.i:1  %newIndex38_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex38_i"/></StgValue>
</operation>

<operation id="4531" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1786" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.8.i:2  %newIndex39_i = zext i6 %newIndex38_i to i64

]]></node>
<StgValue><ssdm name="newIndex39_i"/></StgValue>
</operation>

<operation id="4532" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1787" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.8.i:3  %OBRAM_8_addr_1 = getelementptr [32 x float]* @OBRAM_8, i64 0, i64 %newIndex39_i

]]></node>
<StgValue><ssdm name="OBRAM_8_addr_1"/></StgValue>
</operation>

<operation id="4533" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1788" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.8.i:4  %OBRAM_8_load = load float* %OBRAM_8_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_8_load"/></StgValue>
</operation>

<operation id="4534" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1429">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1793" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.8.i:0  %newIndex36_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex36_i"/></StgValue>
</operation>

<operation id="4535" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1429">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1794" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.8.i:1  %newIndex37_i = zext i6 %newIndex36_i to i64

]]></node>
<StgValue><ssdm name="newIndex37_i"/></StgValue>
</operation>

<operation id="4536" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1429">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1795" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.8.i:2  %OBRAM_8_addr = getelementptr [32 x float]* @OBRAM_8, i64 0, i64 %newIndex37_i

]]></node>
<StgValue><ssdm name="OBRAM_8_addr"/></StgValue>
</operation>

<operation id="4537" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1429">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1796" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.8.i:3  store float %accumulator_8_8_i, float* %OBRAM_8_addr, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4538" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1429">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1797" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.8.i:4  br label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4539" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1931" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.9.i:1  %newIndex42_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex42_i"/></StgValue>
</operation>

<operation id="4540" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1932" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.9.i:2  %newIndex43_i = zext i6 %newIndex42_i to i64

]]></node>
<StgValue><ssdm name="newIndex43_i"/></StgValue>
</operation>

<operation id="4541" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1933" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.9.i:3  %OBRAM_9_addr_1 = getelementptr [32 x float]* @OBRAM_9, i64 0, i64 %newIndex43_i

]]></node>
<StgValue><ssdm name="OBRAM_9_addr_1"/></StgValue>
</operation>

<operation id="4542" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1934" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.9.i:4  %OBRAM_9_load = load float* %OBRAM_9_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_9_load"/></StgValue>
</operation>

<operation id="4543" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1431">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1939" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.9.i:0  %newIndex40_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex40_i"/></StgValue>
</operation>

<operation id="4544" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1431">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1940" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.9.i:1  %newIndex41_i = zext i6 %newIndex40_i to i64

]]></node>
<StgValue><ssdm name="newIndex41_i"/></StgValue>
</operation>

<operation id="4545" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1431">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1941" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.9.i:2  %OBRAM_9_addr = getelementptr [32 x float]* @OBRAM_9, i64 0, i64 %newIndex41_i

]]></node>
<StgValue><ssdm name="OBRAM_9_addr"/></StgValue>
</operation>

<operation id="4546" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1431">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1942" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.9.i:3  store float %accumulator_9_8_i, float* %OBRAM_9_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4547" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1431">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1943" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.9.i:4  br label %10

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4548" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2077" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.10.i:1  %newIndex46_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex46_i"/></StgValue>
</operation>

<operation id="4549" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2078" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.10.i:2  %newIndex47_i = zext i6 %newIndex46_i to i64

]]></node>
<StgValue><ssdm name="newIndex47_i"/></StgValue>
</operation>

<operation id="4550" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2079" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.10.i:3  %OBRAM_10_addr_1 = getelementptr [32 x float]* @OBRAM_10, i64 0, i64 %newIndex47_i

]]></node>
<StgValue><ssdm name="OBRAM_10_addr_1"/></StgValue>
</operation>

<operation id="4551" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2080" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.10.i:4  %OBRAM_10_load = load float* %OBRAM_10_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_10_load"/></StgValue>
</operation>

<operation id="4552" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1433">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2085" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.10.i:0  %newIndex44_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex44_i"/></StgValue>
</operation>

<operation id="4553" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1433">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2086" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.10.i:1  %newIndex45_i = zext i6 %newIndex44_i to i64

]]></node>
<StgValue><ssdm name="newIndex45_i"/></StgValue>
</operation>

<operation id="4554" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1433">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2087" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.10.i:2  %OBRAM_10_addr = getelementptr [32 x float]* @OBRAM_10, i64 0, i64 %newIndex45_i

]]></node>
<StgValue><ssdm name="OBRAM_10_addr"/></StgValue>
</operation>

<operation id="4555" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1433">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2088" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.10.i:3  store float %accumulator_10_8_i, float* %OBRAM_10_addr, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4556" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1433">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2089" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.10.i:4  br label %11

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4557" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2223" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.11.i:1  %newIndex50_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex50_i"/></StgValue>
</operation>

<operation id="4558" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2224" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.11.i:2  %newIndex51_i = zext i6 %newIndex50_i to i64

]]></node>
<StgValue><ssdm name="newIndex51_i"/></StgValue>
</operation>

<operation id="4559" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2225" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.11.i:3  %OBRAM_11_addr_1 = getelementptr [32 x float]* @OBRAM_11, i64 0, i64 %newIndex51_i

]]></node>
<StgValue><ssdm name="OBRAM_11_addr_1"/></StgValue>
</operation>

<operation id="4560" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2226" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.11.i:4  %OBRAM_11_load = load float* %OBRAM_11_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_11_load"/></StgValue>
</operation>

<operation id="4561" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1435">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2231" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.11.i:0  %newIndex48_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex48_i"/></StgValue>
</operation>

<operation id="4562" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1435">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2232" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.11.i:1  %newIndex49_i = zext i6 %newIndex48_i to i64

]]></node>
<StgValue><ssdm name="newIndex49_i"/></StgValue>
</operation>

<operation id="4563" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1435">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2233" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.11.i:2  %OBRAM_11_addr = getelementptr [32 x float]* @OBRAM_11, i64 0, i64 %newIndex49_i

]]></node>
<StgValue><ssdm name="OBRAM_11_addr"/></StgValue>
</operation>

<operation id="4564" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1435">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2234" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.11.i:3  store float %accumulator_11_8_i, float* %OBRAM_11_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4565" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1435">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2235" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.11.i:4  br label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4566" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2369" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.12.i:1  %newIndex54_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex54_i"/></StgValue>
</operation>

<operation id="4567" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2370" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.12.i:2  %newIndex55_i = zext i6 %newIndex54_i to i64

]]></node>
<StgValue><ssdm name="newIndex55_i"/></StgValue>
</operation>

<operation id="4568" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2371" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.12.i:3  %OBRAM_12_addr_1 = getelementptr [32 x float]* @OBRAM_12, i64 0, i64 %newIndex55_i

]]></node>
<StgValue><ssdm name="OBRAM_12_addr_1"/></StgValue>
</operation>

<operation id="4569" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2372" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.12.i:4  %OBRAM_12_load = load float* %OBRAM_12_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_12_load"/></StgValue>
</operation>

<operation id="4570" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1437">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2377" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.12.i:0  %newIndex52_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex52_i"/></StgValue>
</operation>

<operation id="4571" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1437">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2378" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.12.i:1  %newIndex53_i = zext i6 %newIndex52_i to i64

]]></node>
<StgValue><ssdm name="newIndex53_i"/></StgValue>
</operation>

<operation id="4572" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1437">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2379" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.12.i:2  %OBRAM_12_addr = getelementptr [32 x float]* @OBRAM_12, i64 0, i64 %newIndex53_i

]]></node>
<StgValue><ssdm name="OBRAM_12_addr"/></StgValue>
</operation>

<operation id="4573" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1437">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2380" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.12.i:3  store float %accumulator_12_8_i, float* %OBRAM_12_addr, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4574" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1437">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2381" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.12.i:4  br label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4575" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2515" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.13.i:1  %newIndex58_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex58_i"/></StgValue>
</operation>

<operation id="4576" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2516" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.13.i:2  %newIndex59_i = zext i6 %newIndex58_i to i64

]]></node>
<StgValue><ssdm name="newIndex59_i"/></StgValue>
</operation>

<operation id="4577" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2517" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.13.i:3  %OBRAM_13_addr_1 = getelementptr [32 x float]* @OBRAM_13, i64 0, i64 %newIndex59_i

]]></node>
<StgValue><ssdm name="OBRAM_13_addr_1"/></StgValue>
</operation>

<operation id="4578" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2518" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.13.i:4  %OBRAM_13_load = load float* %OBRAM_13_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_13_load"/></StgValue>
</operation>

<operation id="4579" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1439">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2523" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.13.i:0  %newIndex56_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex56_i"/></StgValue>
</operation>

<operation id="4580" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1439">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2524" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.13.i:1  %newIndex57_i = zext i6 %newIndex56_i to i64

]]></node>
<StgValue><ssdm name="newIndex57_i"/></StgValue>
</operation>

<operation id="4581" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1439">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2525" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.13.i:2  %OBRAM_13_addr = getelementptr [32 x float]* @OBRAM_13, i64 0, i64 %newIndex57_i

]]></node>
<StgValue><ssdm name="OBRAM_13_addr"/></StgValue>
</operation>

<operation id="4582" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1439">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2526" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.13.i:3  store float %accumulator_13_8_i, float* %OBRAM_13_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4583" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1439">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2527" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.13.i:4  br label %14

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4584" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2661" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.14.i:1  %newIndex62_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex62_i"/></StgValue>
</operation>

<operation id="4585" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2662" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.14.i:2  %newIndex63_i = zext i6 %newIndex62_i to i64

]]></node>
<StgValue><ssdm name="newIndex63_i"/></StgValue>
</operation>

<operation id="4586" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2663" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.14.i:3  %OBRAM_14_addr_1 = getelementptr [32 x float]* @OBRAM_14, i64 0, i64 %newIndex63_i

]]></node>
<StgValue><ssdm name="OBRAM_14_addr_1"/></StgValue>
</operation>

<operation id="4587" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2664" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.14.i:4  %OBRAM_14_load = load float* %OBRAM_14_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_14_load"/></StgValue>
</operation>

<operation id="4588" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1441">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2669" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.14.i:0  %newIndex60_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex60_i"/></StgValue>
</operation>

<operation id="4589" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1441">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2670" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.14.i:1  %newIndex61_i = zext i6 %newIndex60_i to i64

]]></node>
<StgValue><ssdm name="newIndex61_i"/></StgValue>
</operation>

<operation id="4590" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1441">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2671" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.14.i:2  %OBRAM_14_addr = getelementptr [32 x float]* @OBRAM_14, i64 0, i64 %newIndex61_i

]]></node>
<StgValue><ssdm name="OBRAM_14_addr"/></StgValue>
</operation>

<operation id="4591" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1441">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2672" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.14.i:3  store float %accumulator_14_8_i, float* %OBRAM_14_addr, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4592" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1441">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2673" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.14.i:4  br label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4593" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2807" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
getChannel.exit.i.15.i:1  %newIndex_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex_i"/></StgValue>
</operation>

<operation id="4594" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2808" bw="64" op_0_bw="6">
<![CDATA[
getChannel.exit.i.15.i:2  %newIndex66_i = zext i6 %newIndex_i to i64

]]></node>
<StgValue><ssdm name="newIndex66_i"/></StgValue>
</operation>

<operation id="4595" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2809" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
getChannel.exit.i.15.i:3  %OBRAM_15_addr_1 = getelementptr [32 x float]* @OBRAM_15, i64 0, i64 %newIndex66_i

]]></node>
<StgValue><ssdm name="OBRAM_15_addr_1"/></StgValue>
</operation>

<operation id="4596" st_id="55" stage="3" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2810" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.15.i:4  %OBRAM_15_load = load float* %OBRAM_15_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_15_load"/></StgValue>
</operation>

<operation id="4597" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1443">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2815" bw="6" op_0_bw="6" op_1_bw="10" op_2_bw="32" op_3_bw="32">
<![CDATA[
setChannel.exit.15.i:0  %newIndex64_i = call i6 @_ssdm_op_PartSelect.i6.i10.i32.i32(i10 %tmp_i_13, i32 4, i32 9)

]]></node>
<StgValue><ssdm name="newIndex64_i"/></StgValue>
</operation>

<operation id="4598" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1443">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2816" bw="64" op_0_bw="6">
<![CDATA[
setChannel.exit.15.i:1  %newIndex65_i = zext i6 %newIndex64_i to i64

]]></node>
<StgValue><ssdm name="newIndex65_i"/></StgValue>
</operation>

<operation id="4599" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1443">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2817" bw="5" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
setChannel.exit.15.i:2  %OBRAM_15_addr = getelementptr [32 x float]* @OBRAM_15, i64 0, i64 %newIndex65_i

]]></node>
<StgValue><ssdm name="OBRAM_15_addr"/></StgValue>
</operation>

<operation id="4600" st_id="55" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1443">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2818" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
setChannel.exit.15.i:3  store float %accumulator_15_8_i, float* %OBRAM_15_addr, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4601" st_id="55" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1443">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="1"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2819" bw="0" op_0_bw="0">
<![CDATA[
setChannel.exit.15.i:4  br label %16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="56" st_id="56">

<operation id="4602" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="620" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.0.i:4  %OBRAM_0_load = load float* %OBRAM_0_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_0_load"/></StgValue>
</operation>

<operation id="4603" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="766" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.1.i:4  %OBRAM_1_load = load float* %OBRAM_1_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_1_load"/></StgValue>
</operation>

<operation id="4604" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="912" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.2.i:4  %OBRAM_2_load = load float* %OBRAM_2_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_2_load"/></StgValue>
</operation>

<operation id="4605" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1058" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.3.i:4  %OBRAM_3_load = load float* %OBRAM_3_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_3_load"/></StgValue>
</operation>

<operation id="4606" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1204" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.4.i:4  %OBRAM_4_load = load float* %OBRAM_4_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_4_load"/></StgValue>
</operation>

<operation id="4607" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1350" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.5.i:4  %OBRAM_5_load = load float* %OBRAM_5_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_5_load"/></StgValue>
</operation>

<operation id="4608" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1496" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.6.i:4  %OBRAM_6_load = load float* %OBRAM_6_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_6_load"/></StgValue>
</operation>

<operation id="4609" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1642" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.7.i:4  %OBRAM_7_load = load float* %OBRAM_7_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_7_load"/></StgValue>
</operation>

<operation id="4610" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1788" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.8.i:4  %OBRAM_8_load = load float* %OBRAM_8_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_8_load"/></StgValue>
</operation>

<operation id="4611" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1934" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.9.i:4  %OBRAM_9_load = load float* %OBRAM_9_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_9_load"/></StgValue>
</operation>

<operation id="4612" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2080" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.10.i:4  %OBRAM_10_load = load float* %OBRAM_10_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_10_load"/></StgValue>
</operation>

<operation id="4613" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2226" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.11.i:4  %OBRAM_11_load = load float* %OBRAM_11_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_11_load"/></StgValue>
</operation>

<operation id="4614" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2372" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.12.i:4  %OBRAM_12_load = load float* %OBRAM_12_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_12_load"/></StgValue>
</operation>

<operation id="4615" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2518" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.13.i:4  %OBRAM_13_load = load float* %OBRAM_13_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_13_load"/></StgValue>
</operation>

<operation id="4616" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2664" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.14.i:4  %OBRAM_14_load = load float* %OBRAM_14_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_14_load"/></StgValue>
</operation>

<operation id="4617" st_id="56" stage="2" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2810" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.15.i:4  %OBRAM_15_load = load float* %OBRAM_15_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_15_load"/></StgValue>
</operation>
</state>

<state id="57" st_id="57">

<operation id="4618" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="620" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.0.i:4  %OBRAM_0_load = load float* %OBRAM_0_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_0_load"/></StgValue>
</operation>

<operation id="4619" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="766" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.1.i:4  %OBRAM_1_load = load float* %OBRAM_1_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_1_load"/></StgValue>
</operation>

<operation id="4620" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="912" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.2.i:4  %OBRAM_2_load = load float* %OBRAM_2_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_2_load"/></StgValue>
</operation>

<operation id="4621" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1058" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.3.i:4  %OBRAM_3_load = load float* %OBRAM_3_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_3_load"/></StgValue>
</operation>

<operation id="4622" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1204" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.4.i:4  %OBRAM_4_load = load float* %OBRAM_4_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_4_load"/></StgValue>
</operation>

<operation id="4623" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1350" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.5.i:4  %OBRAM_5_load = load float* %OBRAM_5_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_5_load"/></StgValue>
</operation>

<operation id="4624" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1496" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.6.i:4  %OBRAM_6_load = load float* %OBRAM_6_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_6_load"/></StgValue>
</operation>

<operation id="4625" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1642" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.7.i:4  %OBRAM_7_load = load float* %OBRAM_7_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_7_load"/></StgValue>
</operation>

<operation id="4626" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1788" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.8.i:4  %OBRAM_8_load = load float* %OBRAM_8_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_8_load"/></StgValue>
</operation>

<operation id="4627" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1934" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.9.i:4  %OBRAM_9_load = load float* %OBRAM_9_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_9_load"/></StgValue>
</operation>

<operation id="4628" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2080" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.10.i:4  %OBRAM_10_load = load float* %OBRAM_10_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_10_load"/></StgValue>
</operation>

<operation id="4629" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2226" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.11.i:4  %OBRAM_11_load = load float* %OBRAM_11_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_11_load"/></StgValue>
</operation>

<operation id="4630" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2372" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.12.i:4  %OBRAM_12_load = load float* %OBRAM_12_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_12_load"/></StgValue>
</operation>

<operation id="4631" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2518" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.13.i:4  %OBRAM_13_load = load float* %OBRAM_13_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_13_load"/></StgValue>
</operation>

<operation id="4632" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2664" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.14.i:4  %OBRAM_14_load = load float* %OBRAM_14_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_14_load"/></StgValue>
</operation>

<operation id="4633" st_id="57" stage="1" lat="3">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2810" bw="32" op_0_bw="5">
<![CDATA[
getChannel.exit.i.15.i:4  %OBRAM_15_load = load float* %OBRAM_15_addr_1, align 4

]]></node>
<StgValue><ssdm name="OBRAM_15_load"/></StgValue>
</operation>
</state>

<state id="58" st_id="58">

<operation id="4634" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.0.i:5  %new_ch_i = fadd float %OBRAM_0_load, %accumulator_0_8_i

]]></node>
<StgValue><ssdm name="new_ch_i"/></StgValue>
</operation>

<operation id="4635" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.1.i:5  %new_ch_1_i = fadd float %OBRAM_1_load, %accumulator_1_8_i

]]></node>
<StgValue><ssdm name="new_ch_1_i"/></StgValue>
</operation>

<operation id="4636" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.2.i:5  %new_ch_2_i = fadd float %OBRAM_2_load, %accumulator_2_8_i

]]></node>
<StgValue><ssdm name="new_ch_2_i"/></StgValue>
</operation>

<operation id="4637" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.3.i:5  %new_ch_3_i = fadd float %OBRAM_3_load, %accumulator_3_8_i

]]></node>
<StgValue><ssdm name="new_ch_3_i"/></StgValue>
</operation>

<operation id="4638" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.4.i:5  %new_ch_4_i = fadd float %OBRAM_4_load, %accumulator_4_8_i

]]></node>
<StgValue><ssdm name="new_ch_4_i"/></StgValue>
</operation>

<operation id="4639" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.5.i:5  %new_ch_5_i = fadd float %OBRAM_5_load, %accumulator_5_8_i

]]></node>
<StgValue><ssdm name="new_ch_5_i"/></StgValue>
</operation>

<operation id="4640" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.6.i:5  %new_ch_6_i = fadd float %OBRAM_6_load, %accumulator_6_8_i

]]></node>
<StgValue><ssdm name="new_ch_6_i"/></StgValue>
</operation>

<operation id="4641" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.7.i:5  %new_ch_7_i = fadd float %OBRAM_7_load, %accumulator_7_8_i

]]></node>
<StgValue><ssdm name="new_ch_7_i"/></StgValue>
</operation>

<operation id="4642" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.8.i:5  %new_ch_8_i = fadd float %OBRAM_8_load, %accumulator_8_8_i

]]></node>
<StgValue><ssdm name="new_ch_8_i"/></StgValue>
</operation>

<operation id="4643" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1935" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.9.i:5  %new_ch_9_i = fadd float %OBRAM_9_load, %accumulator_9_8_i

]]></node>
<StgValue><ssdm name="new_ch_9_i"/></StgValue>
</operation>

<operation id="4644" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2081" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.10.i:5  %new_ch_i_30 = fadd float %OBRAM_10_load, %accumulator_10_8_i

]]></node>
<StgValue><ssdm name="new_ch_i_30"/></StgValue>
</operation>

<operation id="4645" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2227" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.11.i:5  %new_ch_10_i = fadd float %OBRAM_11_load, %accumulator_11_8_i

]]></node>
<StgValue><ssdm name="new_ch_10_i"/></StgValue>
</operation>

<operation id="4646" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2373" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.12.i:5  %new_ch_11_i = fadd float %OBRAM_12_load, %accumulator_12_8_i

]]></node>
<StgValue><ssdm name="new_ch_11_i"/></StgValue>
</operation>

<operation id="4647" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2519" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.13.i:5  %new_ch_12_i = fadd float %OBRAM_13_load, %accumulator_13_8_i

]]></node>
<StgValue><ssdm name="new_ch_12_i"/></StgValue>
</operation>

<operation id="4648" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2665" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.14.i:5  %new_ch_13_i = fadd float %OBRAM_14_load, %accumulator_14_8_i

]]></node>
<StgValue><ssdm name="new_ch_13_i"/></StgValue>
</operation>

<operation id="4649" st_id="58" stage="5" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2811" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.15.i:5  %new_ch_14_i = fadd float %OBRAM_15_load, %accumulator_15_8_i

]]></node>
<StgValue><ssdm name="new_ch_14_i"/></StgValue>
</operation>
</state>

<state id="59" st_id="59">

<operation id="4650" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.0.i:5  %new_ch_i = fadd float %OBRAM_0_load, %accumulator_0_8_i

]]></node>
<StgValue><ssdm name="new_ch_i"/></StgValue>
</operation>

<operation id="4651" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.1.i:5  %new_ch_1_i = fadd float %OBRAM_1_load, %accumulator_1_8_i

]]></node>
<StgValue><ssdm name="new_ch_1_i"/></StgValue>
</operation>

<operation id="4652" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.2.i:5  %new_ch_2_i = fadd float %OBRAM_2_load, %accumulator_2_8_i

]]></node>
<StgValue><ssdm name="new_ch_2_i"/></StgValue>
</operation>

<operation id="4653" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.3.i:5  %new_ch_3_i = fadd float %OBRAM_3_load, %accumulator_3_8_i

]]></node>
<StgValue><ssdm name="new_ch_3_i"/></StgValue>
</operation>

<operation id="4654" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.4.i:5  %new_ch_4_i = fadd float %OBRAM_4_load, %accumulator_4_8_i

]]></node>
<StgValue><ssdm name="new_ch_4_i"/></StgValue>
</operation>

<operation id="4655" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.5.i:5  %new_ch_5_i = fadd float %OBRAM_5_load, %accumulator_5_8_i

]]></node>
<StgValue><ssdm name="new_ch_5_i"/></StgValue>
</operation>

<operation id="4656" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.6.i:5  %new_ch_6_i = fadd float %OBRAM_6_load, %accumulator_6_8_i

]]></node>
<StgValue><ssdm name="new_ch_6_i"/></StgValue>
</operation>

<operation id="4657" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.7.i:5  %new_ch_7_i = fadd float %OBRAM_7_load, %accumulator_7_8_i

]]></node>
<StgValue><ssdm name="new_ch_7_i"/></StgValue>
</operation>

<operation id="4658" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.8.i:5  %new_ch_8_i = fadd float %OBRAM_8_load, %accumulator_8_8_i

]]></node>
<StgValue><ssdm name="new_ch_8_i"/></StgValue>
</operation>

<operation id="4659" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1935" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.9.i:5  %new_ch_9_i = fadd float %OBRAM_9_load, %accumulator_9_8_i

]]></node>
<StgValue><ssdm name="new_ch_9_i"/></StgValue>
</operation>

<operation id="4660" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2081" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.10.i:5  %new_ch_i_30 = fadd float %OBRAM_10_load, %accumulator_10_8_i

]]></node>
<StgValue><ssdm name="new_ch_i_30"/></StgValue>
</operation>

<operation id="4661" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2227" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.11.i:5  %new_ch_10_i = fadd float %OBRAM_11_load, %accumulator_11_8_i

]]></node>
<StgValue><ssdm name="new_ch_10_i"/></StgValue>
</operation>

<operation id="4662" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2373" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.12.i:5  %new_ch_11_i = fadd float %OBRAM_12_load, %accumulator_12_8_i

]]></node>
<StgValue><ssdm name="new_ch_11_i"/></StgValue>
</operation>

<operation id="4663" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2519" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.13.i:5  %new_ch_12_i = fadd float %OBRAM_13_load, %accumulator_13_8_i

]]></node>
<StgValue><ssdm name="new_ch_12_i"/></StgValue>
</operation>

<operation id="4664" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2665" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.14.i:5  %new_ch_13_i = fadd float %OBRAM_14_load, %accumulator_14_8_i

]]></node>
<StgValue><ssdm name="new_ch_13_i"/></StgValue>
</operation>

<operation id="4665" st_id="59" stage="4" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2811" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.15.i:5  %new_ch_14_i = fadd float %OBRAM_15_load, %accumulator_15_8_i

]]></node>
<StgValue><ssdm name="new_ch_14_i"/></StgValue>
</operation>
</state>

<state id="60" st_id="60">

<operation id="4666" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.0.i:5  %new_ch_i = fadd float %OBRAM_0_load, %accumulator_0_8_i

]]></node>
<StgValue><ssdm name="new_ch_i"/></StgValue>
</operation>

<operation id="4667" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.1.i:5  %new_ch_1_i = fadd float %OBRAM_1_load, %accumulator_1_8_i

]]></node>
<StgValue><ssdm name="new_ch_1_i"/></StgValue>
</operation>

<operation id="4668" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.2.i:5  %new_ch_2_i = fadd float %OBRAM_2_load, %accumulator_2_8_i

]]></node>
<StgValue><ssdm name="new_ch_2_i"/></StgValue>
</operation>

<operation id="4669" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.3.i:5  %new_ch_3_i = fadd float %OBRAM_3_load, %accumulator_3_8_i

]]></node>
<StgValue><ssdm name="new_ch_3_i"/></StgValue>
</operation>

<operation id="4670" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.4.i:5  %new_ch_4_i = fadd float %OBRAM_4_load, %accumulator_4_8_i

]]></node>
<StgValue><ssdm name="new_ch_4_i"/></StgValue>
</operation>

<operation id="4671" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.5.i:5  %new_ch_5_i = fadd float %OBRAM_5_load, %accumulator_5_8_i

]]></node>
<StgValue><ssdm name="new_ch_5_i"/></StgValue>
</operation>

<operation id="4672" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.6.i:5  %new_ch_6_i = fadd float %OBRAM_6_load, %accumulator_6_8_i

]]></node>
<StgValue><ssdm name="new_ch_6_i"/></StgValue>
</operation>

<operation id="4673" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.7.i:5  %new_ch_7_i = fadd float %OBRAM_7_load, %accumulator_7_8_i

]]></node>
<StgValue><ssdm name="new_ch_7_i"/></StgValue>
</operation>

<operation id="4674" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.8.i:5  %new_ch_8_i = fadd float %OBRAM_8_load, %accumulator_8_8_i

]]></node>
<StgValue><ssdm name="new_ch_8_i"/></StgValue>
</operation>

<operation id="4675" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1935" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.9.i:5  %new_ch_9_i = fadd float %OBRAM_9_load, %accumulator_9_8_i

]]></node>
<StgValue><ssdm name="new_ch_9_i"/></StgValue>
</operation>

<operation id="4676" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2081" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.10.i:5  %new_ch_i_30 = fadd float %OBRAM_10_load, %accumulator_10_8_i

]]></node>
<StgValue><ssdm name="new_ch_i_30"/></StgValue>
</operation>

<operation id="4677" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2227" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.11.i:5  %new_ch_10_i = fadd float %OBRAM_11_load, %accumulator_11_8_i

]]></node>
<StgValue><ssdm name="new_ch_10_i"/></StgValue>
</operation>

<operation id="4678" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2373" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.12.i:5  %new_ch_11_i = fadd float %OBRAM_12_load, %accumulator_12_8_i

]]></node>
<StgValue><ssdm name="new_ch_11_i"/></StgValue>
</operation>

<operation id="4679" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2519" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.13.i:5  %new_ch_12_i = fadd float %OBRAM_13_load, %accumulator_13_8_i

]]></node>
<StgValue><ssdm name="new_ch_12_i"/></StgValue>
</operation>

<operation id="4680" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2665" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.14.i:5  %new_ch_13_i = fadd float %OBRAM_14_load, %accumulator_14_8_i

]]></node>
<StgValue><ssdm name="new_ch_13_i"/></StgValue>
</operation>

<operation id="4681" st_id="60" stage="3" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2811" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.15.i:5  %new_ch_14_i = fadd float %OBRAM_15_load, %accumulator_15_8_i

]]></node>
<StgValue><ssdm name="new_ch_14_i"/></StgValue>
</operation>
</state>

<state id="61" st_id="61">

<operation id="4682" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.0.i:5  %new_ch_i = fadd float %OBRAM_0_load, %accumulator_0_8_i

]]></node>
<StgValue><ssdm name="new_ch_i"/></StgValue>
</operation>

<operation id="4683" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.1.i:5  %new_ch_1_i = fadd float %OBRAM_1_load, %accumulator_1_8_i

]]></node>
<StgValue><ssdm name="new_ch_1_i"/></StgValue>
</operation>

<operation id="4684" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.2.i:5  %new_ch_2_i = fadd float %OBRAM_2_load, %accumulator_2_8_i

]]></node>
<StgValue><ssdm name="new_ch_2_i"/></StgValue>
</operation>

<operation id="4685" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.3.i:5  %new_ch_3_i = fadd float %OBRAM_3_load, %accumulator_3_8_i

]]></node>
<StgValue><ssdm name="new_ch_3_i"/></StgValue>
</operation>

<operation id="4686" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.4.i:5  %new_ch_4_i = fadd float %OBRAM_4_load, %accumulator_4_8_i

]]></node>
<StgValue><ssdm name="new_ch_4_i"/></StgValue>
</operation>

<operation id="4687" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.5.i:5  %new_ch_5_i = fadd float %OBRAM_5_load, %accumulator_5_8_i

]]></node>
<StgValue><ssdm name="new_ch_5_i"/></StgValue>
</operation>

<operation id="4688" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.6.i:5  %new_ch_6_i = fadd float %OBRAM_6_load, %accumulator_6_8_i

]]></node>
<StgValue><ssdm name="new_ch_6_i"/></StgValue>
</operation>

<operation id="4689" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.7.i:5  %new_ch_7_i = fadd float %OBRAM_7_load, %accumulator_7_8_i

]]></node>
<StgValue><ssdm name="new_ch_7_i"/></StgValue>
</operation>

<operation id="4690" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.8.i:5  %new_ch_8_i = fadd float %OBRAM_8_load, %accumulator_8_8_i

]]></node>
<StgValue><ssdm name="new_ch_8_i"/></StgValue>
</operation>

<operation id="4691" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1935" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.9.i:5  %new_ch_9_i = fadd float %OBRAM_9_load, %accumulator_9_8_i

]]></node>
<StgValue><ssdm name="new_ch_9_i"/></StgValue>
</operation>

<operation id="4692" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2081" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.10.i:5  %new_ch_i_30 = fadd float %OBRAM_10_load, %accumulator_10_8_i

]]></node>
<StgValue><ssdm name="new_ch_i_30"/></StgValue>
</operation>

<operation id="4693" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2227" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.11.i:5  %new_ch_10_i = fadd float %OBRAM_11_load, %accumulator_11_8_i

]]></node>
<StgValue><ssdm name="new_ch_10_i"/></StgValue>
</operation>

<operation id="4694" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2373" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.12.i:5  %new_ch_11_i = fadd float %OBRAM_12_load, %accumulator_12_8_i

]]></node>
<StgValue><ssdm name="new_ch_11_i"/></StgValue>
</operation>

<operation id="4695" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2519" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.13.i:5  %new_ch_12_i = fadd float %OBRAM_13_load, %accumulator_13_8_i

]]></node>
<StgValue><ssdm name="new_ch_12_i"/></StgValue>
</operation>

<operation id="4696" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2665" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.14.i:5  %new_ch_13_i = fadd float %OBRAM_14_load, %accumulator_14_8_i

]]></node>
<StgValue><ssdm name="new_ch_13_i"/></StgValue>
</operation>

<operation id="4697" st_id="61" stage="2" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2811" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.15.i:5  %new_ch_14_i = fadd float %OBRAM_15_load, %accumulator_15_8_i

]]></node>
<StgValue><ssdm name="new_ch_14_i"/></StgValue>
</operation>
</state>

<state id="62" st_id="62">

<operation id="4698" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="621" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.0.i:5  %new_ch_i = fadd float %OBRAM_0_load, %accumulator_0_8_i

]]></node>
<StgValue><ssdm name="new_ch_i"/></StgValue>
</operation>

<operation id="4699" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="767" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.1.i:5  %new_ch_1_i = fadd float %OBRAM_1_load, %accumulator_1_8_i

]]></node>
<StgValue><ssdm name="new_ch_1_i"/></StgValue>
</operation>

<operation id="4700" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="913" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.2.i:5  %new_ch_2_i = fadd float %OBRAM_2_load, %accumulator_2_8_i

]]></node>
<StgValue><ssdm name="new_ch_2_i"/></StgValue>
</operation>

<operation id="4701" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1059" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.3.i:5  %new_ch_3_i = fadd float %OBRAM_3_load, %accumulator_3_8_i

]]></node>
<StgValue><ssdm name="new_ch_3_i"/></StgValue>
</operation>

<operation id="4702" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1205" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.4.i:5  %new_ch_4_i = fadd float %OBRAM_4_load, %accumulator_4_8_i

]]></node>
<StgValue><ssdm name="new_ch_4_i"/></StgValue>
</operation>

<operation id="4703" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1351" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.5.i:5  %new_ch_5_i = fadd float %OBRAM_5_load, %accumulator_5_8_i

]]></node>
<StgValue><ssdm name="new_ch_5_i"/></StgValue>
</operation>

<operation id="4704" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1497" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.6.i:5  %new_ch_6_i = fadd float %OBRAM_6_load, %accumulator_6_8_i

]]></node>
<StgValue><ssdm name="new_ch_6_i"/></StgValue>
</operation>

<operation id="4705" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1643" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.7.i:5  %new_ch_7_i = fadd float %OBRAM_7_load, %accumulator_7_8_i

]]></node>
<StgValue><ssdm name="new_ch_7_i"/></StgValue>
</operation>

<operation id="4706" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1789" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.8.i:5  %new_ch_8_i = fadd float %OBRAM_8_load, %accumulator_8_8_i

]]></node>
<StgValue><ssdm name="new_ch_8_i"/></StgValue>
</operation>

<operation id="4707" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1935" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.9.i:5  %new_ch_9_i = fadd float %OBRAM_9_load, %accumulator_9_8_i

]]></node>
<StgValue><ssdm name="new_ch_9_i"/></StgValue>
</operation>

<operation id="4708" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2081" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.10.i:5  %new_ch_i_30 = fadd float %OBRAM_10_load, %accumulator_10_8_i

]]></node>
<StgValue><ssdm name="new_ch_i_30"/></StgValue>
</operation>

<operation id="4709" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2227" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.11.i:5  %new_ch_10_i = fadd float %OBRAM_11_load, %accumulator_11_8_i

]]></node>
<StgValue><ssdm name="new_ch_10_i"/></StgValue>
</operation>

<operation id="4710" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2373" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.12.i:5  %new_ch_11_i = fadd float %OBRAM_12_load, %accumulator_12_8_i

]]></node>
<StgValue><ssdm name="new_ch_11_i"/></StgValue>
</operation>

<operation id="4711" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2519" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.13.i:5  %new_ch_12_i = fadd float %OBRAM_13_load, %accumulator_13_8_i

]]></node>
<StgValue><ssdm name="new_ch_12_i"/></StgValue>
</operation>

<operation id="4712" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2665" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.14.i:5  %new_ch_13_i = fadd float %OBRAM_14_load, %accumulator_14_8_i

]]></node>
<StgValue><ssdm name="new_ch_13_i"/></StgValue>
</operation>

<operation id="4713" st_id="62" stage="1" lat="5">
<core>FAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2811" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
getChannel.exit.i.15.i:5  %new_ch_14_i = fadd float %OBRAM_15_load, %accumulator_15_8_i

]]></node>
<StgValue><ssdm name="new_ch_14_i"/></StgValue>
</operation>
</state>

<state id="63" st_id="63">

<operation id="4714" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="616" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.0.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4715" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="622" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.0.i:6  store float %new_ch_i, float* %OBRAM_0_addr_1, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4716" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1412">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="623" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.0.i:7  br label %1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4717" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="762" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.1.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4718" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="768" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.1.i:6  store float %new_ch_1_i, float* %OBRAM_1_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4719" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1414">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="769" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.1.i:7  br label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4720" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="908" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.2.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4721" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="914" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.2.i:6  store float %new_ch_2_i, float* %OBRAM_2_addr_1, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4722" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1416">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="915" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.2.i:7  br label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4723" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1054" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.3.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4724" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1060" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.3.i:6  store float %new_ch_3_i, float* %OBRAM_3_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4725" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1418">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1061" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.3.i:7  br label %4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4726" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1200" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.4.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4727" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1206" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.4.i:6  store float %new_ch_4_i, float* %OBRAM_4_addr_1, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4728" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1420">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1207" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.4.i:7  br label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4729" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1346" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.5.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4730" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1352" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.5.i:6  store float %new_ch_5_i, float* %OBRAM_5_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4731" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1422">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1353" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.5.i:7  br label %6

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4732" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1492" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.6.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4733" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1498" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.6.i:6  store float %new_ch_6_i, float* %OBRAM_6_addr_1, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4734" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1424">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1499" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.6.i:7  br label %7

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4735" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1638" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.7.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4736" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1644" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.7.i:6  store float %new_ch_7_i, float* %OBRAM_7_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4737" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1426">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1645" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.7.i:7  br label %8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4738" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1784" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.8.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4739" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1790" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.8.i:6  store float %new_ch_8_i, float* %OBRAM_8_addr_1, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4740" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1428">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1791" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.8.i:7  br label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4741" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1930" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.9.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4742" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1936" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.9.i:6  store float %new_ch_9_i, float* %OBRAM_9_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4743" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1430">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="1937" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.9.i:7  br label %10

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4744" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2076" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.10.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4745" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2082" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.10.i:6  store float %new_ch_i_30, float* %OBRAM_10_addr_1, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4746" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1432">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2083" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.10.i:7  br label %11

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4747" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2222" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.11.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4748" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2228" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.11.i:6  store float %new_ch_10_i, float* %OBRAM_11_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4749" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1434">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2229" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.11.i:7  br label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4750" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2368" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.12.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4751" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2374" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.12.i:6  store float %new_ch_11_i, float* %OBRAM_12_addr_1, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4752" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1436">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2375" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.12.i:7  br label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4753" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2514" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.13.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4754" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2520" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.13.i:6  store float %new_ch_12_i, float* %OBRAM_13_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4755" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1438">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2521" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.13.i:7  br label %14

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4756" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2660" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.14.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4757" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2666" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.14.i:6  store float %new_ch_13_i, float* %OBRAM_14_addr_1, align 8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4758" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1440">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2667" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.14.i:7  br label %15

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4759" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2806" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="8" op_18_bw="8" op_19_bw="8" op_20_bw="32" op_21_bw="8" op_22_bw="8" op_23_bw="8">
<![CDATA[
getChannel.exit.i.15.i:0  call void (...)* @_ssdm_op_SpecMemCore([32 x float]* @OBRAM_0, [32 x float]* @OBRAM_1, [32 x float]* @OBRAM_2, [32 x float]* @OBRAM_3, [32 x float]* @OBRAM_4, [32 x float]* @OBRAM_5, [32 x float]* @OBRAM_6, [32 x float]* @OBRAM_7, [32 x float]* @OBRAM_8, [32 x float]* @OBRAM_9, [32 x float]* @OBRAM_10, [32 x float]* @OBRAM_11, [32 x float]* @OBRAM_12, [32 x float]* @OBRAM_13, [32 x float]* @OBRAM_14, [32 x float]* @OBRAM_15, [1 x i8]* @p_str1804, [13 x i8]* @p_str18065693, [1 x i8]* @p_str1804, i32 2, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804, [1 x i8]* @p_str1804)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4760" st_id="63" stage="1" lat="1">
<core>RAM_T2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2812" bw="0" op_0_bw="32" op_1_bw="5">
<![CDATA[
getChannel.exit.i.15.i:6  store float %new_ch_14_i, float* %OBRAM_15_addr_1, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="4761" st_id="63" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1442">
<or_exp><and_exp><literal name="exitcond_i" val="0"/>
<literal name="tmp_i" val="0"/>
<literal name="exitcond_1_i" val="0"/>
<literal name="exitcond_2_i" val="0"/>
<literal name="exitcond_3_i" val="0"/>
<literal name="exitcond_4_i" val="0"/>
<literal name="exitcond_5_i" val="0"/>
<literal name="exitcond_6_i" val="0"/>
<literal name="exitcond_7_i" val="0"/>
<literal name="exitcond_8_i" val="0"/>
<literal name="exitcond_9_i" val="0"/>
<literal name="exitcond_i_23" val="0"/>
<literal name="exitcond_10_i" val="0"/>
<literal name="exitcond_11_i" val="0"/>
<literal name="exitcond_12_i" val="0"/>
<literal name="exitcond_13_i" val="0"/>
<literal name="exitcond_14_i" val="0"/>
</and_exp></or_exp>
</condition>

<node id="2813" bw="0" op_0_bw="0">
<![CDATA[
getChannel.exit.i.15.i:7  br label %16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="64" st_id="64">

<operation id="4762" st_id="64" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="1444">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="2825" bw="0">
<![CDATA[
.exit:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
