时钟同步电路 本发明公开了一种应用于高速并行数据串行化系统当中的时钟同步电路，包括一个延时链模块、延时链控制模块、采样模块和电平转换模块。以上模块在树结构并串转换电路和移位寄存器并串转换电路结合的高速并行数据串行化系统中形成一个可控的延时链回路，通过对CMOS?Logical时钟电平的延时，达到两种不同电平时钟的同步。本发明与现有技术相比，延时是可控的，且大大节约了系统功耗。
