digraph "CFG for '_Z9GammasRGBP15HIP_vector_typeIfLj3EEiii' function" {
	label="CFG for '_Z9GammasRGBP15HIP_vector_typeIfLj3EEiii' function";

	Node0x52e1e00 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = mul i32 %5, %10\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %13 = add i32 %11, %12\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %15 = getelementptr i8, i8 addrspace(4)* %6, i64 6\l  %16 = bitcast i8 addrspace(4)* %15 to i16 addrspace(4)*\l  %17 = load i16, i16 addrspace(4)* %16, align 2, !range !4, !invariant.load !5\l  %18 = zext i16 %17 to i32\l  %19 = mul i32 %14, %18\l  %20 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %21 = add i32 %19, %20\l  %22 = icmp slt i32 %13, %1\l  %23 = icmp slt i32 %21, %2\l  %24 = select i1 %22, i1 %23, i1 false\l  br i1 %24, label %25, label %524\l|{<s0>T|<s1>F}}"];
	Node0x52e1e00:s0 -> Node0x52e87d0;
	Node0x52e1e00:s1 -> Node0x52e8860;
	Node0x52e87d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%25:\l25:                                               \l  %26 = bitcast %struct.HIP_vector_type addrspace(1)* %0 to i8 addrspace(1)*\l  %27 = mul nsw i32 %21, %3\l  %28 = sext i32 %27 to i64\l  %29 = getelementptr inbounds i8, i8 addrspace(1)* %26, i64 %28\l  %30 = bitcast i8 addrspace(1)* %29 to %struct.HIP_vector_type addrspace(1)*\l  %31 = sext i32 %13 to i64\l  %32 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %30, i64 %31, i32 0, i32 0, i32 0, i32\l... 0, i64 0\l  %33 = load float, float addrspace(1)* %32, align 4, !amdgpu.noclobber !5\l  %34 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %30, i64 %31, i32 0, i32 0, i32 0, i32\l... 0, i64 1\l  %35 = load float, float addrspace(1)* %34, align 4, !amdgpu.noclobber !5\l  %36 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %30, i64 %31, i32 0, i32 0, i32 0, i32\l... 0, i64 2\l  %37 = load float, float addrspace(1)* %36, align 4, !amdgpu.noclobber !5\l  %38 = fcmp ord float %33, 0.000000e+00\l  %39 = select i1 %38, float %33, float 0.000000e+00\l  %40 = fcmp ord float %35, 0.000000e+00\l  %41 = select i1 %40, float %35, float 0.000000e+00\l  %42 = fcmp ord float %37, 0.000000e+00\l  %43 = select i1 %42, float %37, float 0.000000e+00\l  %44 = tail call float @llvm.minnum.f32(float %39, float 1.000000e+00)\l  %45 = tail call float @llvm.maxnum.f32(float %44, float 0.000000e+00)\l  %46 = tail call float @llvm.minnum.f32(float %41, float 1.000000e+00)\l  %47 = tail call float @llvm.maxnum.f32(float %46, float 0.000000e+00)\l  %48 = tail call float @llvm.minnum.f32(float %43, float 1.000000e+00)\l  %49 = tail call float @llvm.maxnum.f32(float %48, float 0.000000e+00)\l  %50 = fcmp contract ugt float %45, 0x3F69A5C380000000\l  br i1 %50, label %53, label %51\l|{<s0>T|<s1>F}}"];
	Node0x52e87d0:s0 -> Node0x52eab40;
	Node0x52e87d0:s1 -> Node0x52eabd0;
	Node0x52eabd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%51:\l51:                                               \l  %52 = fmul contract float %45, 0x4029D70A40000000\l  br label %206\l}"];
	Node0x52eabd0 -> Node0x52eada0;
	Node0x52eab40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%53:\l53:                                               \l  %54 = tail call float @llvm.fabs.f32(float %45)\l  %55 = tail call float @llvm.amdgcn.frexp.mant.f32(float %54)\l  %56 = fcmp olt float %55, 0x3FE5555560000000\l  %57 = zext i1 %56 to i32\l  %58 = tail call float @llvm.amdgcn.ldexp.f32(float %55, i32 %57)\l  %59 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %54)\l  %60 = sub nsw i32 %59, %57\l  %61 = fadd float %58, -1.000000e+00\l  %62 = fadd float %58, 1.000000e+00\l  %63 = fadd float %62, -1.000000e+00\l  %64 = fsub float %58, %63\l  %65 = tail call float @llvm.amdgcn.rcp.f32(float %62)\l  %66 = fmul float %61, %65\l  %67 = fmul float %62, %66\l  %68 = fneg float %67\l  %69 = tail call float @llvm.fma.f32(float %66, float %62, float %68)\l  %70 = tail call float @llvm.fma.f32(float %66, float %64, float %69)\l  %71 = fadd float %67, %70\l  %72 = fsub float %71, %67\l  %73 = fsub float %70, %72\l  %74 = fsub float %61, %71\l  %75 = fsub float %61, %74\l  %76 = fsub float %75, %71\l  %77 = fsub float %76, %73\l  %78 = fadd float %74, %77\l  %79 = fmul float %65, %78\l  %80 = fadd float %66, %79\l  %81 = fsub float %80, %66\l  %82 = fsub float %79, %81\l  %83 = fmul float %80, %80\l  %84 = fneg float %83\l  %85 = tail call float @llvm.fma.f32(float %80, float %80, float %84)\l  %86 = fmul float %82, 2.000000e+00\l  %87 = tail call float @llvm.fma.f32(float %80, float %86, float %85)\l  %88 = fadd float %83, %87\l  %89 = fsub float %88, %83\l  %90 = fsub float %87, %89\l  %91 = tail call float @llvm.fmuladd.f32(float %88, float 0x3FCED89C20000000,\l... float 0x3FD23E9880000000)\l  %92 = tail call float @llvm.fmuladd.f32(float %88, float %91, float\l... 0x3FD999BDE0000000)\l  %93 = sitofp i32 %60 to float\l  %94 = fmul float %93, 0x3FE62E4300000000\l  %95 = fneg float %94\l  %96 = tail call float @llvm.fma.f32(float %93, float 0x3FE62E4300000000,\l... float %95)\l  %97 = tail call float @llvm.fma.f32(float %93, float 0xBE205C6100000000,\l... float %96)\l  %98 = fadd float %94, %97\l  %99 = fsub float %98, %94\l  %100 = fsub float %97, %99\l  %101 = tail call float @llvm.amdgcn.ldexp.f32(float %80, i32 1)\l  %102 = fmul float %80, %88\l  %103 = fneg float %102\l  %104 = tail call float @llvm.fma.f32(float %88, float %80, float %103)\l  %105 = tail call float @llvm.fma.f32(float %88, float %82, float %104)\l  %106 = tail call float @llvm.fma.f32(float %90, float %80, float %105)\l  %107 = fadd float %102, %106\l  %108 = fsub float %107, %102\l  %109 = fsub float %106, %108\l  %110 = fmul float %88, %92\l  %111 = fneg float %110\l  %112 = tail call float @llvm.fma.f32(float %88, float %92, float %111)\l  %113 = tail call float @llvm.fma.f32(float %90, float %92, float %112)\l  %114 = fadd float %110, %113\l  %115 = fsub float %114, %110\l  %116 = fsub float %113, %115\l  %117 = fadd float %114, 0x3FE5555540000000\l  %118 = fadd float %117, 0xBFE5555540000000\l  %119 = fsub float %114, %118\l  %120 = fadd float %116, 0x3E2E720200000000\l  %121 = fadd float %120, %119\l  %122 = fadd float %117, %121\l  %123 = fsub float %122, %117\l  %124 = fsub float %121, %123\l  %125 = fmul float %107, %122\l  %126 = fneg float %125\l  %127 = tail call float @llvm.fma.f32(float %107, float %122, float %126)\l  %128 = tail call float @llvm.fma.f32(float %107, float %124, float %127)\l  %129 = tail call float @llvm.fma.f32(float %109, float %122, float %128)\l  %130 = tail call float @llvm.amdgcn.ldexp.f32(float %82, i32 1)\l  %131 = fadd float %125, %129\l  %132 = fsub float %131, %125\l  %133 = fsub float %129, %132\l  %134 = fadd float %101, %131\l  %135 = fsub float %134, %101\l  %136 = fsub float %131, %135\l  %137 = fadd float %130, %133\l  %138 = fadd float %137, %136\l  %139 = fadd float %134, %138\l  %140 = fsub float %139, %134\l  %141 = fsub float %138, %140\l  %142 = fadd float %98, %139\l  %143 = fsub float %142, %98\l  %144 = fsub float %142, %143\l  %145 = fsub float %98, %144\l  %146 = fsub float %139, %143\l  %147 = fadd float %146, %145\l  %148 = fadd float %100, %141\l  %149 = fsub float %148, %100\l  %150 = fsub float %148, %149\l  %151 = fsub float %100, %150\l  %152 = fsub float %141, %149\l  %153 = fadd float %152, %151\l  %154 = fadd float %148, %147\l  %155 = fadd float %142, %154\l  %156 = fsub float %155, %142\l  %157 = fsub float %154, %156\l  %158 = fadd float %153, %157\l  %159 = fadd float %155, %158\l  %160 = fsub float %159, %155\l  %161 = fsub float %158, %160\l  %162 = fmul float %159, 0x3FDAAAAAA0000000\l  %163 = fneg float %162\l  %164 = tail call float @llvm.fma.f32(float %159, float 0x3FDAAAAAA0000000,\l... float %163)\l  %165 = tail call float @llvm.fma.f32(float %161, float 0x3FDAAAAAA0000000,\l... float %164)\l  %166 = fadd float %162, %165\l  %167 = fsub float %166, %162\l  %168 = fsub float %165, %167\l  %169 = tail call float @llvm.fabs.f32(float %162) #3\l  %170 = fcmp oeq float %169, 0x7FF0000000000000\l  %171 = select i1 %170, float %162, float %166\l  %172 = tail call float @llvm.fabs.f32(float %171) #3\l  %173 = fcmp oeq float %172, 0x7FF0000000000000\l  %174 = select i1 %173, float 0.000000e+00, float %168\l  %175 = fcmp oeq float %171, 0x40562E4300000000\l  %176 = select i1 %175, float 0x3EE0000000000000, float 0.000000e+00\l  %177 = fsub float %171, %176\l  %178 = fadd float %176, %174\l  %179 = fmul float %177, 0x3FF7154760000000\l  %180 = tail call float @llvm.rint.f32(float %179)\l  %181 = fcmp ogt float %177, 0x40562E4300000000\l  %182 = fcmp olt float %177, 0xC059D1DA00000000\l  %183 = fneg float %179\l  %184 = tail call float @llvm.fma.f32(float %177, float 0x3FF7154760000000,\l... float %183)\l  %185 = tail call float @llvm.fma.f32(float %177, float 0x3E54AE0BE0000000,\l... float %184)\l  %186 = fsub float %179, %180\l  %187 = fadd float %185, %186\l  %188 = tail call float @llvm.exp2.f32(float %187)\l  %189 = fptosi float %180 to i32\l  %190 = tail call float @llvm.amdgcn.ldexp.f32(float %188, i32 %189)\l  %191 = select i1 %182, float 0.000000e+00, float %190\l  %192 = select i1 %181, float 0x7FF0000000000000, float %191\l  %193 = tail call float @llvm.fma.f32(float %192, float %178, float %192)\l  %194 = tail call float @llvm.fabs.f32(float %192) #3\l  %195 = fcmp oeq float %194, 0x7FF0000000000000\l  %196 = select i1 %195, float %192, float %193\l  %197 = tail call float @llvm.fabs.f32(float %196)\l  %198 = fcmp oeq float %54, 0x7FF0000000000000\l  %199 = fcmp oeq float %45, 0.000000e+00\l  %200 = fcmp oeq float %45, 1.000000e+00\l  %201 = fmul contract float %197, 0x3FF0E147A0000000\l  %202 = fadd contract float %201, 0xBFAC28F5C0000000\l  %203 = select i1 %198, float 0x7FF0000000000000, float %202\l  %204 = select i1 %199, float 0xBFAC28F5C0000000, float %203\l  %205 = select i1 %200, float 0x3FEFFFFFE0000000, float %204\l  br label %206\l}"];
	Node0x52eab40 -> Node0x52eada0;
	Node0x52eada0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%206:\l206:                                              \l  %207 = phi float [ %52, %51 ], [ %205, %53 ]\l  %208 = fcmp contract ugt float %47, 0x3F69A5C380000000\l  br i1 %208, label %211, label %209\l|{<s0>T|<s1>F}}"];
	Node0x52eada0:s0 -> Node0x52f2f60;
	Node0x52eada0:s1 -> Node0x52f2fb0;
	Node0x52f2fb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%209:\l209:                                              \l  %210 = fmul contract float %47, 0x4029D70A40000000\l  br label %364\l}"];
	Node0x52f2fb0 -> Node0x52f3180;
	Node0x52f2f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%211:\l211:                                              \l  %212 = tail call float @llvm.fabs.f32(float %47)\l  %213 = tail call float @llvm.amdgcn.frexp.mant.f32(float %212)\l  %214 = fcmp olt float %213, 0x3FE5555560000000\l  %215 = zext i1 %214 to i32\l  %216 = tail call float @llvm.amdgcn.ldexp.f32(float %213, i32 %215)\l  %217 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %212)\l  %218 = sub nsw i32 %217, %215\l  %219 = fadd float %216, -1.000000e+00\l  %220 = fadd float %216, 1.000000e+00\l  %221 = fadd float %220, -1.000000e+00\l  %222 = fsub float %216, %221\l  %223 = tail call float @llvm.amdgcn.rcp.f32(float %220)\l  %224 = fmul float %219, %223\l  %225 = fmul float %220, %224\l  %226 = fneg float %225\l  %227 = tail call float @llvm.fma.f32(float %224, float %220, float %226)\l  %228 = tail call float @llvm.fma.f32(float %224, float %222, float %227)\l  %229 = fadd float %225, %228\l  %230 = fsub float %229, %225\l  %231 = fsub float %228, %230\l  %232 = fsub float %219, %229\l  %233 = fsub float %219, %232\l  %234 = fsub float %233, %229\l  %235 = fsub float %234, %231\l  %236 = fadd float %232, %235\l  %237 = fmul float %223, %236\l  %238 = fadd float %224, %237\l  %239 = fsub float %238, %224\l  %240 = fsub float %237, %239\l  %241 = fmul float %238, %238\l  %242 = fneg float %241\l  %243 = tail call float @llvm.fma.f32(float %238, float %238, float %242)\l  %244 = fmul float %240, 2.000000e+00\l  %245 = tail call float @llvm.fma.f32(float %238, float %244, float %243)\l  %246 = fadd float %241, %245\l  %247 = fsub float %246, %241\l  %248 = fsub float %245, %247\l  %249 = tail call float @llvm.fmuladd.f32(float %246, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %250 = tail call float @llvm.fmuladd.f32(float %246, float %249, float\l... 0x3FD999BDE0000000)\l  %251 = sitofp i32 %218 to float\l  %252 = fmul float %251, 0x3FE62E4300000000\l  %253 = fneg float %252\l  %254 = tail call float @llvm.fma.f32(float %251, float 0x3FE62E4300000000,\l... float %253)\l  %255 = tail call float @llvm.fma.f32(float %251, float 0xBE205C6100000000,\l... float %254)\l  %256 = fadd float %252, %255\l  %257 = fsub float %256, %252\l  %258 = fsub float %255, %257\l  %259 = tail call float @llvm.amdgcn.ldexp.f32(float %238, i32 1)\l  %260 = fmul float %238, %246\l  %261 = fneg float %260\l  %262 = tail call float @llvm.fma.f32(float %246, float %238, float %261)\l  %263 = tail call float @llvm.fma.f32(float %246, float %240, float %262)\l  %264 = tail call float @llvm.fma.f32(float %248, float %238, float %263)\l  %265 = fadd float %260, %264\l  %266 = fsub float %265, %260\l  %267 = fsub float %264, %266\l  %268 = fmul float %246, %250\l  %269 = fneg float %268\l  %270 = tail call float @llvm.fma.f32(float %246, float %250, float %269)\l  %271 = tail call float @llvm.fma.f32(float %248, float %250, float %270)\l  %272 = fadd float %268, %271\l  %273 = fsub float %272, %268\l  %274 = fsub float %271, %273\l  %275 = fadd float %272, 0x3FE5555540000000\l  %276 = fadd float %275, 0xBFE5555540000000\l  %277 = fsub float %272, %276\l  %278 = fadd float %274, 0x3E2E720200000000\l  %279 = fadd float %278, %277\l  %280 = fadd float %275, %279\l  %281 = fsub float %280, %275\l  %282 = fsub float %279, %281\l  %283 = fmul float %265, %280\l  %284 = fneg float %283\l  %285 = tail call float @llvm.fma.f32(float %265, float %280, float %284)\l  %286 = tail call float @llvm.fma.f32(float %265, float %282, float %285)\l  %287 = tail call float @llvm.fma.f32(float %267, float %280, float %286)\l  %288 = tail call float @llvm.amdgcn.ldexp.f32(float %240, i32 1)\l  %289 = fadd float %283, %287\l  %290 = fsub float %289, %283\l  %291 = fsub float %287, %290\l  %292 = fadd float %259, %289\l  %293 = fsub float %292, %259\l  %294 = fsub float %289, %293\l  %295 = fadd float %288, %291\l  %296 = fadd float %295, %294\l  %297 = fadd float %292, %296\l  %298 = fsub float %297, %292\l  %299 = fsub float %296, %298\l  %300 = fadd float %256, %297\l  %301 = fsub float %300, %256\l  %302 = fsub float %300, %301\l  %303 = fsub float %256, %302\l  %304 = fsub float %297, %301\l  %305 = fadd float %304, %303\l  %306 = fadd float %258, %299\l  %307 = fsub float %306, %258\l  %308 = fsub float %306, %307\l  %309 = fsub float %258, %308\l  %310 = fsub float %299, %307\l  %311 = fadd float %310, %309\l  %312 = fadd float %306, %305\l  %313 = fadd float %300, %312\l  %314 = fsub float %313, %300\l  %315 = fsub float %312, %314\l  %316 = fadd float %311, %315\l  %317 = fadd float %313, %316\l  %318 = fsub float %317, %313\l  %319 = fsub float %316, %318\l  %320 = fmul float %317, 0x3FDAAAAAA0000000\l  %321 = fneg float %320\l  %322 = tail call float @llvm.fma.f32(float %317, float 0x3FDAAAAAA0000000,\l... float %321)\l  %323 = tail call float @llvm.fma.f32(float %319, float 0x3FDAAAAAA0000000,\l... float %322)\l  %324 = fadd float %320, %323\l  %325 = fsub float %324, %320\l  %326 = fsub float %323, %325\l  %327 = tail call float @llvm.fabs.f32(float %320) #3\l  %328 = fcmp oeq float %327, 0x7FF0000000000000\l  %329 = select i1 %328, float %320, float %324\l  %330 = tail call float @llvm.fabs.f32(float %329) #3\l  %331 = fcmp oeq float %330, 0x7FF0000000000000\l  %332 = select i1 %331, float 0.000000e+00, float %326\l  %333 = fcmp oeq float %329, 0x40562E4300000000\l  %334 = select i1 %333, float 0x3EE0000000000000, float 0.000000e+00\l  %335 = fsub float %329, %334\l  %336 = fadd float %334, %332\l  %337 = fmul float %335, 0x3FF7154760000000\l  %338 = tail call float @llvm.rint.f32(float %337)\l  %339 = fcmp ogt float %335, 0x40562E4300000000\l  %340 = fcmp olt float %335, 0xC059D1DA00000000\l  %341 = fneg float %337\l  %342 = tail call float @llvm.fma.f32(float %335, float 0x3FF7154760000000,\l... float %341)\l  %343 = tail call float @llvm.fma.f32(float %335, float 0x3E54AE0BE0000000,\l... float %342)\l  %344 = fsub float %337, %338\l  %345 = fadd float %343, %344\l  %346 = tail call float @llvm.exp2.f32(float %345)\l  %347 = fptosi float %338 to i32\l  %348 = tail call float @llvm.amdgcn.ldexp.f32(float %346, i32 %347)\l  %349 = select i1 %340, float 0.000000e+00, float %348\l  %350 = select i1 %339, float 0x7FF0000000000000, float %349\l  %351 = tail call float @llvm.fma.f32(float %350, float %336, float %350)\l  %352 = tail call float @llvm.fabs.f32(float %350) #3\l  %353 = fcmp oeq float %352, 0x7FF0000000000000\l  %354 = select i1 %353, float %350, float %351\l  %355 = tail call float @llvm.fabs.f32(float %354)\l  %356 = fcmp oeq float %212, 0x7FF0000000000000\l  %357 = fcmp oeq float %47, 0.000000e+00\l  %358 = fcmp oeq float %47, 1.000000e+00\l  %359 = fmul contract float %355, 0x3FF0E147A0000000\l  %360 = fadd contract float %359, 0xBFAC28F5C0000000\l  %361 = select i1 %356, float 0x7FF0000000000000, float %360\l  %362 = select i1 %357, float 0xBFAC28F5C0000000, float %361\l  %363 = select i1 %358, float 0x3FEFFFFFE0000000, float %362\l  br label %364\l}"];
	Node0x52f2f60 -> Node0x52f3180;
	Node0x52f3180 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%364:\l364:                                              \l  %365 = phi float [ %210, %209 ], [ %363, %211 ]\l  %366 = fcmp contract ugt float %49, 0x3F69A5C380000000\l  br i1 %366, label %369, label %367\l|{<s0>T|<s1>F}}"];
	Node0x52f3180:s0 -> Node0x52fa4b0;
	Node0x52f3180:s1 -> Node0x52fa500;
	Node0x52fa500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%367:\l367:                                              \l  %368 = fmul contract float %49, 0x4029D70A40000000\l  br label %522\l}"];
	Node0x52fa500 -> Node0x52fa690;
	Node0x52fa4b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%369:\l369:                                              \l  %370 = tail call float @llvm.fabs.f32(float %49)\l  %371 = tail call float @llvm.amdgcn.frexp.mant.f32(float %370)\l  %372 = fcmp olt float %371, 0x3FE5555560000000\l  %373 = zext i1 %372 to i32\l  %374 = tail call float @llvm.amdgcn.ldexp.f32(float %371, i32 %373)\l  %375 = tail call i32 @llvm.amdgcn.frexp.exp.i32.f32(float %370)\l  %376 = sub nsw i32 %375, %373\l  %377 = fadd float %374, -1.000000e+00\l  %378 = fadd float %374, 1.000000e+00\l  %379 = fadd float %378, -1.000000e+00\l  %380 = fsub float %374, %379\l  %381 = tail call float @llvm.amdgcn.rcp.f32(float %378)\l  %382 = fmul float %377, %381\l  %383 = fmul float %378, %382\l  %384 = fneg float %383\l  %385 = tail call float @llvm.fma.f32(float %382, float %378, float %384)\l  %386 = tail call float @llvm.fma.f32(float %382, float %380, float %385)\l  %387 = fadd float %383, %386\l  %388 = fsub float %387, %383\l  %389 = fsub float %386, %388\l  %390 = fsub float %377, %387\l  %391 = fsub float %377, %390\l  %392 = fsub float %391, %387\l  %393 = fsub float %392, %389\l  %394 = fadd float %390, %393\l  %395 = fmul float %381, %394\l  %396 = fadd float %382, %395\l  %397 = fsub float %396, %382\l  %398 = fsub float %395, %397\l  %399 = fmul float %396, %396\l  %400 = fneg float %399\l  %401 = tail call float @llvm.fma.f32(float %396, float %396, float %400)\l  %402 = fmul float %398, 2.000000e+00\l  %403 = tail call float @llvm.fma.f32(float %396, float %402, float %401)\l  %404 = fadd float %399, %403\l  %405 = fsub float %404, %399\l  %406 = fsub float %403, %405\l  %407 = tail call float @llvm.fmuladd.f32(float %404, float\l... 0x3FCED89C20000000, float 0x3FD23E9880000000)\l  %408 = tail call float @llvm.fmuladd.f32(float %404, float %407, float\l... 0x3FD999BDE0000000)\l  %409 = sitofp i32 %376 to float\l  %410 = fmul float %409, 0x3FE62E4300000000\l  %411 = fneg float %410\l  %412 = tail call float @llvm.fma.f32(float %409, float 0x3FE62E4300000000,\l... float %411)\l  %413 = tail call float @llvm.fma.f32(float %409, float 0xBE205C6100000000,\l... float %412)\l  %414 = fadd float %410, %413\l  %415 = fsub float %414, %410\l  %416 = fsub float %413, %415\l  %417 = tail call float @llvm.amdgcn.ldexp.f32(float %396, i32 1)\l  %418 = fmul float %396, %404\l  %419 = fneg float %418\l  %420 = tail call float @llvm.fma.f32(float %404, float %396, float %419)\l  %421 = tail call float @llvm.fma.f32(float %404, float %398, float %420)\l  %422 = tail call float @llvm.fma.f32(float %406, float %396, float %421)\l  %423 = fadd float %418, %422\l  %424 = fsub float %423, %418\l  %425 = fsub float %422, %424\l  %426 = fmul float %404, %408\l  %427 = fneg float %426\l  %428 = tail call float @llvm.fma.f32(float %404, float %408, float %427)\l  %429 = tail call float @llvm.fma.f32(float %406, float %408, float %428)\l  %430 = fadd float %426, %429\l  %431 = fsub float %430, %426\l  %432 = fsub float %429, %431\l  %433 = fadd float %430, 0x3FE5555540000000\l  %434 = fadd float %433, 0xBFE5555540000000\l  %435 = fsub float %430, %434\l  %436 = fadd float %432, 0x3E2E720200000000\l  %437 = fadd float %436, %435\l  %438 = fadd float %433, %437\l  %439 = fsub float %438, %433\l  %440 = fsub float %437, %439\l  %441 = fmul float %423, %438\l  %442 = fneg float %441\l  %443 = tail call float @llvm.fma.f32(float %423, float %438, float %442)\l  %444 = tail call float @llvm.fma.f32(float %423, float %440, float %443)\l  %445 = tail call float @llvm.fma.f32(float %425, float %438, float %444)\l  %446 = tail call float @llvm.amdgcn.ldexp.f32(float %398, i32 1)\l  %447 = fadd float %441, %445\l  %448 = fsub float %447, %441\l  %449 = fsub float %445, %448\l  %450 = fadd float %417, %447\l  %451 = fsub float %450, %417\l  %452 = fsub float %447, %451\l  %453 = fadd float %446, %449\l  %454 = fadd float %453, %452\l  %455 = fadd float %450, %454\l  %456 = fsub float %455, %450\l  %457 = fsub float %454, %456\l  %458 = fadd float %414, %455\l  %459 = fsub float %458, %414\l  %460 = fsub float %458, %459\l  %461 = fsub float %414, %460\l  %462 = fsub float %455, %459\l  %463 = fadd float %462, %461\l  %464 = fadd float %416, %457\l  %465 = fsub float %464, %416\l  %466 = fsub float %464, %465\l  %467 = fsub float %416, %466\l  %468 = fsub float %457, %465\l  %469 = fadd float %468, %467\l  %470 = fadd float %464, %463\l  %471 = fadd float %458, %470\l  %472 = fsub float %471, %458\l  %473 = fsub float %470, %472\l  %474 = fadd float %469, %473\l  %475 = fadd float %471, %474\l  %476 = fsub float %475, %471\l  %477 = fsub float %474, %476\l  %478 = fmul float %475, 0x3FDAAAAAA0000000\l  %479 = fneg float %478\l  %480 = tail call float @llvm.fma.f32(float %475, float 0x3FDAAAAAA0000000,\l... float %479)\l  %481 = tail call float @llvm.fma.f32(float %477, float 0x3FDAAAAAA0000000,\l... float %480)\l  %482 = fadd float %478, %481\l  %483 = fsub float %482, %478\l  %484 = fsub float %481, %483\l  %485 = tail call float @llvm.fabs.f32(float %478) #3\l  %486 = fcmp oeq float %485, 0x7FF0000000000000\l  %487 = select i1 %486, float %478, float %482\l  %488 = tail call float @llvm.fabs.f32(float %487) #3\l  %489 = fcmp oeq float %488, 0x7FF0000000000000\l  %490 = select i1 %489, float 0.000000e+00, float %484\l  %491 = fcmp oeq float %487, 0x40562E4300000000\l  %492 = select i1 %491, float 0x3EE0000000000000, float 0.000000e+00\l  %493 = fsub float %487, %492\l  %494 = fadd float %492, %490\l  %495 = fmul float %493, 0x3FF7154760000000\l  %496 = tail call float @llvm.rint.f32(float %495)\l  %497 = fcmp ogt float %493, 0x40562E4300000000\l  %498 = fcmp olt float %493, 0xC059D1DA00000000\l  %499 = fneg float %495\l  %500 = tail call float @llvm.fma.f32(float %493, float 0x3FF7154760000000,\l... float %499)\l  %501 = tail call float @llvm.fma.f32(float %493, float 0x3E54AE0BE0000000,\l... float %500)\l  %502 = fsub float %495, %496\l  %503 = fadd float %501, %502\l  %504 = tail call float @llvm.exp2.f32(float %503)\l  %505 = fptosi float %496 to i32\l  %506 = tail call float @llvm.amdgcn.ldexp.f32(float %504, i32 %505)\l  %507 = select i1 %498, float 0.000000e+00, float %506\l  %508 = select i1 %497, float 0x7FF0000000000000, float %507\l  %509 = tail call float @llvm.fma.f32(float %508, float %494, float %508)\l  %510 = tail call float @llvm.fabs.f32(float %508) #3\l  %511 = fcmp oeq float %510, 0x7FF0000000000000\l  %512 = select i1 %511, float %508, float %509\l  %513 = tail call float @llvm.fabs.f32(float %512)\l  %514 = fcmp oeq float %370, 0x7FF0000000000000\l  %515 = fcmp oeq float %49, 0.000000e+00\l  %516 = fcmp oeq float %49, 1.000000e+00\l  %517 = fmul contract float %513, 0x3FF0E147A0000000\l  %518 = fadd contract float %517, 0xBFAC28F5C0000000\l  %519 = select i1 %514, float 0x7FF0000000000000, float %518\l  %520 = select i1 %515, float 0xBFAC28F5C0000000, float %519\l  %521 = select i1 %516, float 0x3FEFFFFFE0000000, float %520\l  br label %522\l}"];
	Node0x52fa4b0 -> Node0x52fa690;
	Node0x52fa690 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%522:\l522:                                              \l  %523 = phi float [ %368, %367 ], [ %521, %369 ]\l  store float %207, float addrspace(1)* %32, align 4\l  store float %365, float addrspace(1)* %34, align 4\l  store float %523, float addrspace(1)* %36, align 4\l  br label %524\l}"];
	Node0x52fa690 -> Node0x52e8860;
	Node0x52e8860 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%524:\l524:                                              \l  ret void\l}"];
}
