Fitter report for tp_nios_v
Mon Jan 12 18:20:14 2026
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Jan 12 18:20:14 2026           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; tp_nios_v                                       ;
; Top-level Entity Name           ; telecran                                        ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEBA6U23I7                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 310 / 41,910 ( < 1 % )                          ;
; Total registers                 ; 185                                             ;
; Total pins                      ; 57 / 314 ( 18 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,764,800 / 5,662,720 ( 49 % )                  ;
; Total RAM Blocks                ; 338 / 553 ( 61 % )                              ;
; Total DSP Blocks                ; 1 / 112 ( < 1 % )                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.2%      ;
;     Processor 3            ;   3.8%      ;
;     Processor 4            ;   3.7%      ;
;     Processor 5            ;   3.6%      ;
;     Processor 6            ;   3.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                   ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                    ;                  ;                       ;
; i_clk_50~inputCLKENA0                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                    ;                  ;                       ;
; encoder_manager:encs|r_coord_x[0]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[0]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[0]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[1]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[1]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[1]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[2]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[2]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[2]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[3]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[3]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[3]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[4]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[4]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[4]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[5]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[5]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[5]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[6]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[6]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[6]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[7]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[7]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[7]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[8]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[8]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[8]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_x[9]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; BY               ;                       ;
; encoder_manager:encs|r_coord_x[9]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_x[9]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[0]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[0]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[0]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[1]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[1]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[1]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[2]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[2]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[2]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[3]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[3]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[3]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[4]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[4]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[4]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[5]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[5]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[5]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[6]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[6]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[6]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[7]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[7]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[7]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[8]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[8]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[8]~_Duplicate_1                                                     ; Q                ;                       ;
; encoder_manager:encs|r_coord_y[9]                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mult0~mac                                                                                          ; AY               ;                       ;
; encoder_manager:encs|r_coord_y[9]                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; encoder_manager:encs|r_coord_y[9]~_Duplicate_1                                                     ; Q                ;                       ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE                         ;                  ;                       ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]~DUPLICATE                         ;                  ;                       ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]~DUPLICATE                         ;                  ;                       ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]~DUPLICATE                         ;                  ;                       ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|mI2C_CLK_DIV[3]~DUPLICATE                                                     ;                  ;                       ;
; I2C_HDMI_Config:conf|mI2C_GO                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|mI2C_GO~DUPLICATE                                                             ;                  ;                       ;
; I2C_HDMI_Config:conf|mSetup_ST.0010                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:conf|mSetup_ST.0010~DUPLICATE                                                      ;                  ;                       ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[0]~DUPLICATE ;                  ;                       ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|address_reg_b[3]~DUPLICATE ;                  ;                       ;
; encoder_manager:encs|r_B_sync_left[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; encoder_manager:encs|r_B_sync_left[1]~DUPLICATE                                                    ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[2]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_pixel_address[2]~DUPLICATE                                              ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[7]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_pixel_address[7]~DUPLICATE                                              ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[12]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_pixel_address[12]~DUPLICATE                                             ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[14]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_pixel_address[14]~DUPLICATE                                             ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[17]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_pixel_address[17]~DUPLICATE                                             ;                  ;                       ;
; hdmi_controler:hdmi_ctrl|r_v_count[4]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hdmi_controler:hdmi_ctrl|r_v_count[4]~DUPLICATE                                                    ;                  ;                       ;
+------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+---------------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                ; Ignored Value ; Ignored Source                              ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+---------------------------------------------+
; Location                 ;                ;              ; i_clk                                     ; PIN_V11       ; QSF Assignment                              ;
; Location                 ;                ;              ; io_i2c_scl                                ; PIN_Y11       ; QSF Assignment                              ;
; Location                 ;                ;              ; io_i2c_sda                                ; PIN_AB26      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_i2c_ncs                                 ; PIN_W14       ; QSF Assignment                              ;
; Location                 ;                ;              ; o_i2c_sdo                                 ; PIN_AB25      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[0]                                  ; PIN_AG28      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[1]                                  ; PIN_AE25      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[2]                                  ; PIN_AG26      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[3]                                  ; PIN_AG25      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[4]                                  ; PIN_AG23      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[5]                                  ; PIN_AH21      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[6]                                  ; PIN_AF22      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[7]                                  ; PIN_AG20      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[8]                                  ; PIN_AG18      ; QSF Assignment                              ;
; Location                 ;                ;              ; o_led[9]                                  ; PIN_AG15      ; QSF Assignment                              ;
; PLL Bandwidth Preset     ; telecran       ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; ../../telecran/pll/sys_pll/sys_pll_0002.qip ;
; PLL Compensation Mode    ; telecran       ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; NORMAL        ; ../../telecran/pll/sys_pll/sys_pll_0002.qip ;
; PLL Automatic Self-Reset ; telecran       ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; OFF           ; ../../telecran/pll/sys_pll/sys_pll_0002.qip ;
; I/O Standard             ; telecran       ;              ; i_clk                                     ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; io_i2c_scl                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; io_i2c_sda                                ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_de10_leds                               ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_i2c_ncs                                 ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_i2c_sdo                                 ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[0]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[1]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[2]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[3]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[4]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[5]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[6]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[7]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[8]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_led[9]                                  ; 3.3-V LVTTL   ; QSF Assignment                              ;
; I/O Standard             ; telecran       ;              ; o_leds                                    ; 3.3-V LVTTL   ; QSF Assignment                              ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1086 ) ; 0.00 % ( 0 / 1086 )        ; 0.00 % ( 0 / 1086 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1086 ) ; 0.00 % ( 0 / 1086 )        ; 0.00 % ( 0 / 1086 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1074 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Superviseur/Documents/tp_nios_v/synt/output_files/tp_nios_v.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 310 / 41,910          ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 310                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 311 / 41,910          ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 70                    ;       ;
;         [b] ALMs used for LUT logic                         ; 226                   ;       ;
;         [c] ALMs used for registers                         ; 15                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 10 / 41,910           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 9                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 54 / 4,191            ; 1 %   ;
;     -- Logic LABs                                           ; 54                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 451                   ;       ;
;     -- 7 input functions                                    ; 5                     ;       ;
;     -- 6 input functions                                    ; 173                   ;       ;
;     -- 5 input functions                                    ; 87                    ;       ;
;     -- 4 input functions                                    ; 39                    ;       ;
;     -- <=3 input functions                                  ; 147                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 185                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 168 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 17 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 168                   ;       ;
;         -- Routing optimization registers                   ; 17                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 57 / 314              ; 18 %  ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 338 / 553             ; 61 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,764,800 / 5,662,720 ; 49 %  ;
; Total block memory implementation bits                      ; 3,461,120 / 5,662,720 ; 61 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 112               ; < 1 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.4% / 3.3% / 3.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 9.8% / 9.3% / 12.5%   ;       ;
; Maximum fan-out                                             ; 5408                  ;       ;
; Highest non-global fan-out                                  ; 5408                  ;       ;
; Total fan-out                                               ; 13326                 ;       ;
; Average fan-out                                             ; 12.15                 ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 310 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 310                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 311 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 70                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 226                   ; 0                              ;
;         [c] ALMs used for registers                         ; 15                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 10 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 9                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 54 / 4191 ( 1 % )     ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 54                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 451                   ; 0                              ;
;     -- 7 input functions                                    ; 5                     ; 0                              ;
;     -- 6 input functions                                    ; 173                   ; 0                              ;
;     -- 5 input functions                                    ; 87                    ; 0                              ;
;     -- 4 input functions                                    ; 39                    ; 0                              ;
;     -- <=3 input functions                                  ; 147                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 168 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 17 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 168                   ; 0                              ;
;         -- Routing optimization registers                   ; 17                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 54                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2764800               ; 0                              ;
; Total block memory implementation bits                      ; 3461120               ; 0                              ;
; M10K block                                                  ; 338 / 553 ( 61 % )    ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 1 / 112 ( < 1 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 953                   ; 0                              ;
;     -- Registered Input Connections                         ; 263                   ; 0                              ;
;     -- Output Connections                                   ; 2                     ; 951                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 18731                 ; 988                            ;
;     -- Registered Connections                               ; 5921                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 4                     ; 951                            ;
;     -- hard_block:auto_generated_inst                       ; 951                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 9                     ; 2                              ;
;     -- Output Ports                                         ; 46                    ; 5                              ;
;     -- Bidir Ports                                          ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; i_clk_50      ; V11   ; 3B       ; 32           ; 0            ; 0            ; 408                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_hdmi_tx_int ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_left_ch_a   ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_left_ch_b   ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_left_pb     ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 21                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_right_ch_a  ; AA26  ; 5B       ; 89           ; 23           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_right_ch_b  ; AA13  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_right_pb    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; i_rst_n       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 98                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_de10_leds[0]  ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[1]  ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[2]  ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[3]  ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[4]  ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[5]  ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[6]  ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_de10_leds[7]  ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_clk   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_d[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_de    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_hs    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_hdmi_tx_vs    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[0]       ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[1]       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[2]       ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[3]       ; AG25  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[4]       ; AG23  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[5]       ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[6]       ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[7]       ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[8]       ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_leds[9]       ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+
; io_hdmi_i2c_scl ; U10   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                          ;
; io_hdmi_i2c_sda ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 22 / 32 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 16 / 68 ( 24 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 1 / 7 ( 14 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; io_hdmi_i2c_sda                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; i_right_pb                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; i_right_ch_b                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; o_de10_leds[0]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; o_de10_leds[6]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; i_right_ch_a                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; o_hdmi_tx_d[11]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; o_hdmi_tx_d[5]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; o_hdmi_tx_d[4]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; o_hdmi_tx_d[0]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; o_hdmi_tx_de                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; o_hdmi_tx_d[16]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; o_hdmi_tx_d[12]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; o_hdmi_tx_d[23]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; o_hdmi_tx_d[10]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; o_hdmi_tx_d[6]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; o_hdmi_tx_d[1]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; o_leds[1]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; o_de10_leds[2]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; o_hdmi_tx_d[15]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; o_hdmi_tx_d[13]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; o_hdmi_tx_d[14]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; o_hdmi_tx_d[22]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; o_hdmi_tx_d[8]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; i_hdmi_tx_int                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; o_leds[6]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; o_de10_leds[3]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; i_left_ch_a                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF28     ; 209        ; 4A             ; i_left_ch_b                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; o_hdmi_tx_clk                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; o_hdmi_tx_d[21]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; o_leds[9]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; o_leds[8]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; o_leds[7]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; o_leds[4]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; o_leds[3]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A             ; o_leds[2]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; o_leds[0]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; o_hdmi_tx_d[17]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; o_hdmi_tx_d[18]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; o_hdmi_tx_d[19]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; o_hdmi_tx_d[20]                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; i_rst_n                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; o_leds[5]                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; i_left_pb                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; o_hdmi_tx_hs                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; io_hdmi_i2c_scl                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; i_clk_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; o_hdmi_tx_vs                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; o_de10_leds[4]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; o_de10_leds[5]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; o_hdmi_tx_d[2]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; o_de10_leds[7]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; o_hdmi_tx_d[9]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; o_hdmi_tx_d[7]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; o_hdmi_tx_d[3]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; o_de10_leds[1]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; o_hdmi_tx_clk   ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[0]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[1]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[2]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[3]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[4]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[5]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[6]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[7]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[8]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[9]  ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[10] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[11] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[12] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[13] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[14] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[15] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[16] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[17] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[18] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[19] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[20] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[21] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[22] ; Missing drive strength and slew rate ;
; o_hdmi_tx_d[23] ; Missing drive strength and slew rate ;
; o_hdmi_tx_de    ; Missing drive strength and slew rate ;
; o_hdmi_tx_hs    ; Missing drive strength and slew rate ;
; o_hdmi_tx_vs    ; Missing drive strength and slew rate ;
; o_leds[0]       ; Missing drive strength and slew rate ;
; o_leds[1]       ; Missing drive strength and slew rate ;
; o_leds[2]       ; Missing drive strength and slew rate ;
; o_leds[3]       ; Missing drive strength and slew rate ;
; o_leds[4]       ; Missing drive strength and slew rate ;
; o_leds[5]       ; Missing drive strength and slew rate ;
; o_leds[6]       ; Missing drive strength and slew rate ;
; o_leds[7]       ; Missing drive strength and slew rate ;
; o_leds[8]       ; Missing drive strength and slew rate ;
; o_leds[9]       ; Missing drive strength and slew rate ;
; o_de10_leds[0]  ; Missing drive strength and slew rate ;
; o_de10_leds[1]  ; Missing drive strength and slew rate ;
; o_de10_leds[2]  ; Missing drive strength and slew rate ;
; o_de10_leds[3]  ; Missing drive strength and slew rate ;
; o_de10_leds[4]  ; Missing drive strength and slew rate ;
; o_de10_leds[5]  ; Missing drive strength and slew rate ;
; o_de10_leds[6]  ; Missing drive strength and slew rate ;
; o_de10_leds[7]  ; Missing drive strength and slew rate ;
; io_hdmi_i2c_scl ; Missing drive strength and slew rate ;
; io_hdmi_i2c_sda ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                            ;
+--------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                  ;                           ;
+--------------------------------------------------------------------------------------------------+---------------------------+
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                  ; Integer PLL               ;
;     -- PLL Location                                                                              ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                   ; Global Clock              ;
;     -- PLL Bandwidth                                                                             ; Auto                      ;
;         -- PLL Bandwidth Range                                                                   ; 800000 to 400000 Hz       ;
;     -- Reference Clock Frequency                                                                 ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                         ; 540.0 MHz                 ;
;     -- PLL Operation Mode                                                                        ; Normal                    ;
;     -- PLL Freq Min Lock                                                                         ; 27.777778 MHz             ;
;     -- PLL Freq Max Lock                                                                         ; 74.074074 MHz             ;
;     -- PLL Enable                                                                                ; On                        ;
;     -- PLL Fractional Division                                                                   ; N/A                       ;
;     -- M Counter                                                                                 ; 54                        ;
;     -- N Counter                                                                                 ; 5                         ;
;     -- IOPLL Self RST                                                                            ; Off                       ;
;     -- PLL Refclk Select                                                                         ;                           ;
;             -- PLL Refclk Select Location                                                        ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                   ; N/A                       ;
;             -- CORECLKIN source                                                                  ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                ; N/A                       ;
;             -- PLLIQCLKIN source                                                                 ; N/A                       ;
;             -- RXIQCLKIN source                                                                  ; N/A                       ;
;             -- CLKIN(0) source                                                                   ; i_clk_50~input            ;
;             -- CLKIN(1) source                                                                   ; N/A                       ;
;             -- CLKIN(2) source                                                                   ; N/A                       ;
;             -- CLKIN(3) source                                                                   ; N/A                       ;
;     -- PLL Output Counter                                                                        ;                           ;
;         -- pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                            ; 27.0 MHz                  ;
;             -- Output Clock Location                                                             ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                            ; Off                       ;
;             -- Duty Cycle                                                                        ; 50.0000                   ;
;             -- Phase Shift                                                                       ; 0.000000 degrees          ;
;             -- C Counter                                                                         ; 20                        ;
;             -- C Counter PH Mux PRST                                                             ; 0                         ;
;             -- C Counter PRST                                                                    ; 1                         ;
;                                                                                                  ;                           ;
+--------------------------------------------------------------------------------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                        ; Entity Name     ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |telecran                                 ; 310.0 (23.5)         ; 309.5 (24.0)                     ; 8.5 (0.5)                                         ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 451 (43)            ; 185 (20)                  ; 0 (0)         ; 2764800           ; 338   ; 1          ; 57   ; 0            ; |telecran                                                                                                  ; telecran        ; work         ;
;    |I2C_HDMI_Config:conf|                 ; 62.5 (27.2)          ; 65.5 (29.1)                      ; 3.0 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (50)            ; 77 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|I2C_HDMI_Config:conf                                                                             ; I2C_HDMI_Config ; work         ;
;       |I2C_Controller:u0|                 ; 35.3 (0.0)           ; 36.4 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|I2C_HDMI_Config:conf|I2C_Controller:u0                                                           ; I2C_Controller  ; work         ;
;          |I2C_WRITE_WDATA:wrd|            ; 35.3 (35.3)          ; 36.4 (36.4)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                       ; I2C_WRITE_WDATA ; work         ;
;    |dpram:U_FrameBuffer|                  ; 172.0 (0.0)          ; 168.0 (0.0)                      ; 5.0 (0.0)                                         ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 216 (0)             ; 9 (0)                     ; 0 (0)         ; 2764800           ; 338   ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer                                                                              ; dpram           ; work         ;
;       |altsyncram:ram_rtl_0|              ; 172.0 (0.0)          ; 168.0 (0.0)                      ; 5.0 (0.0)                                         ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 216 (0)             ; 9 (0)                     ; 0 (0)         ; 2764800           ; 338   ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer|altsyncram:ram_rtl_0                                                         ; altsyncram      ; work         ;
;          |altsyncram_ejj1:auto_generated| ; 172.0 (2.0)          ; 168.0 (2.7)                      ; 5.0 (0.7)                                         ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 216 (0)             ; 9 (9)                     ; 0 (0)         ; 2764800           ; 338   ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated                          ; altsyncram_ejj1 ; work         ;
;             |decode_o2a:rden_decode_b|    ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b ; decode_o2a      ; work         ;
;             |decode_vma:decode2|          ; 27.0 (27.0)          ; 28.0 (28.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2       ; decode_vma      ; work         ;
;             |mux_fhb:mux3|                ; 120.0 (120.0)        ; 114.3 (114.3)                    ; 3.3 (3.3)                                         ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|mux_fhb:mux3             ; mux_fhb         ; work         ;
;    |encoder_manager:encs|                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|encoder_manager:encs                                                                             ; encoder_manager ; work         ;
;    |hdmi_controler:hdmi_ctrl|             ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|hdmi_controler:hdmi_ctrl                                                                         ; hdmi_controler  ; work         ;
;    |pll:pll0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|pll:pll0                                                                                         ; pll             ; pll          ;
;       |pll_0002:pll_inst|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|pll:pll0|pll_0002:pll_inst                                                                       ; pll_0002        ; pll          ;
;          |altera_pll:altera_pll_i|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |telecran|pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i                                               ; altera_pll      ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; o_hdmi_tx_clk   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_d[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_de    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_hs    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_hdmi_tx_vs    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_leds[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_de10_leds[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; i_right_pb      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; io_hdmi_i2c_scl ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; io_hdmi_i2c_sda ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; i_clk_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_rst_n         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_left_pb       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_left_ch_b     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_left_ch_a     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_right_ch_b    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_right_ch_a    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_hdmi_tx_int   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; i_right_pb                                                                               ;                   ;         ;
; io_hdmi_i2c_scl                                                                          ;                   ;         ;
; io_hdmi_i2c_sda                                                                          ;                   ;         ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~1               ; 0                 ; 0       ;
; i_clk_50                                                                                 ;                   ;         ;
;      - I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                ; 0                 ; 0       ;
; i_rst_n                                                                                  ;                   ;         ;
;      - encoder_manager:encs|r_coord_x[0]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[1]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[2]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[3]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[4]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[5]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[6]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[7]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[8]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_x[9]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[4]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[5]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[6]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[7]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[8]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[9]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[10]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[11]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[12]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[13]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[14]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[15]                                             ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[1]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[2]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[3]                                              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[0]                                              ; 1                 ; 0       ;
;      - r_erase_addr[17]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[18]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[2]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[16]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[0]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[1]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[4]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[3]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[14]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[13]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[10]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[11]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[12]                                                                  ; 1                 ; 0       ;
;      - r_erase_addr[9]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[8]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[7]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[6]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[5]                                                                   ; 1                 ; 0       ;
;      - r_erase_addr[15]                                                                  ; 1                 ; 0       ;
;      - r_erase_active                                                                    ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO~1                 ; 1                 ; 0       ;
;      - encoder_manager:encs|r_B_sync_left[0]                                             ; 1                 ; 0       ;
;      - encoder_manager:encs|r_A_sync_left[1]                                             ; 1                 ; 0       ;
;      - encoder_manager:encs|r_A_sync_left[0]                                             ; 1                 ; 0       ;
;      - encoder_manager:encs|r_B_sync_left[1]                                             ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[0]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[1]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[2]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[3]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[4]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[5]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[6]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[7]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[8]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_coord_y[9]~_Duplicate_1                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_B_sync_right[0]                                            ; 1                 ; 0       ;
;      - encoder_manager:encs|r_A_sync_right[1]                                            ; 1                 ; 0       ;
;      - encoder_manager:encs|r_A_sync_right[0]                                            ; 1                 ; 0       ;
;      - encoder_manager:encs|r_B_sync_right[1]                                            ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[4]                  ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]                  ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]                  ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]                  ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]                  ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SCLO~0                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_GO                                                      ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~2                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mSetup_ST.0001                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mSetup_ST.0010                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[4]                                                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[3]                                                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[0]                                                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[2]                                                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[1]                                                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]~0              ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mSetup_ST.0000                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_DATA[7]~0                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK~0               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~1               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~4                 ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]~5                 ; 1                 ; 0       ;
;      - pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - Mult0~mac                                                                         ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_CLK_DIV[3]~DUPLICATE                                    ; 1                 ; 0       ;
;      - encoder_manager:encs|r_B_sync_left[1]~DUPLICATE                                   ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE        ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]~DUPLICATE        ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]~DUPLICATE        ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]~DUPLICATE        ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mI2C_GO~DUPLICATE                                            ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|mSetup_ST.0010~DUPLICATE                                     ; 1                 ; 0       ;
; i_left_pb                                                                                ;                   ;         ;
;      - r_erase_addr[17]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[18]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[2]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[16]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[0]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[1]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[4]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[3]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[14]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[13]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[10]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[11]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[12]                                                                  ; 0                 ; 0       ;
;      - r_erase_addr[9]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[8]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[7]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[6]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[5]                                                                   ; 0                 ; 0       ;
;      - r_erase_addr[15]                                                                  ; 0                 ; 0       ;
;      - r_erase_active                                                                    ; 0                 ; 0       ;
;      - r_erase_addr[17]~0                                                                ; 0                 ; 0       ;
; i_left_ch_b                                                                              ;                   ;         ;
;      - encoder_manager:encs|r_B_sync_left[0]                                             ; 0                 ; 0       ;
; i_left_ch_a                                                                              ;                   ;         ;
;      - encoder_manager:encs|r_A_sync_left[0]                                             ; 1                 ; 0       ;
; i_right_ch_b                                                                             ;                   ;         ;
;      - encoder_manager:encs|r_B_sync_right[0]                                            ; 0                 ; 0       ;
; i_right_ch_a                                                                             ;                   ;         ;
;      - encoder_manager:encs|r_A_sync_right[0]                                            ; 1                 ; 0       ;
; i_hdmi_tx_int                                                                            ;                   ;         ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[4]~0                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[3]~1                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[0]~2                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[2]~3                                               ; 1                 ; 0       ;
;      - I2C_HDMI_Config:conf|LUT_INDEX[1]~4                                               ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]~3                                                  ; LABCELL_X29_Y3_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~0                                                ; LABCELL_X30_Y3_N36        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~1                                                ; LABCELL_X30_Y3_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|LUT_INDEX[3]                                                                                  ; FF_X34_Y3_N35             ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|LessThan0~4                                                                                   ; LABCELL_X35_Y3_N48        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|LessThan1~0                                                                                   ; MLABCELL_X34_Y3_N12       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                                 ; FF_X31_Y3_N53             ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:conf|mI2C_DATA[7]~0                                                                                ; MLABCELL_X34_Y3_N15       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3810w[3]   ; LABCELL_X45_Y22_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3827w[3]~0 ; LABCELL_X46_Y20_N15       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3837w[3]~0 ; LABCELL_X42_Y24_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3847w[3]~0 ; LABCELL_X42_Y24_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3857w[3]~0 ; LABCELL_X46_Y20_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3867w[3]~0 ; LABCELL_X42_Y24_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3877w[3]~0 ; LABCELL_X42_Y24_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3887w[3]~0 ; LABCELL_X42_Y24_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3911w[3]~0 ; LABCELL_X45_Y22_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3922w[3]~0 ; LABCELL_X45_Y22_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3932w[3]~0 ; LABCELL_X45_Y22_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3942w[3]~0 ; LABCELL_X42_Y24_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3952w[3]~0 ; LABCELL_X45_Y22_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3962w[3]~0 ; LABCELL_X45_Y22_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3972w[3]~0 ; LABCELL_X42_Y24_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode3982w[3]~0 ; LABCELL_X42_Y24_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4005w[3]~0 ; LABCELL_X42_Y24_N15       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4016w[3]~0 ; LABCELL_X42_Y24_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4026w[3]~0 ; LABCELL_X42_Y24_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4036w[3]~0 ; LABCELL_X45_Y22_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4046w[3]~0 ; LABCELL_X42_Y24_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4056w[3]~0 ; LABCELL_X42_Y24_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4066w[3]~0 ; LABCELL_X45_Y22_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4076w[3]~0 ; LABCELL_X45_Y22_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4099w[3]~0 ; LABCELL_X42_Y24_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4110w[3]~0 ; LABCELL_X45_Y22_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4120w[3]~0 ; LABCELL_X45_Y22_N15       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4130w[3]~0 ; LABCELL_X45_Y22_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4140w[3]~0 ; LABCELL_X45_Y22_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4150w[3]~0 ; LABCELL_X45_Y22_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4160w[3]~0 ; LABCELL_X45_Y22_N39       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4170w[3]~0 ; LABCELL_X43_Y24_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4193w[3]~0 ; LABCELL_X45_Y22_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4204w[3]~0 ; LABCELL_X42_Y24_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4214w[3]~0 ; LABCELL_X42_Y24_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4224w[3]~0 ; LABCELL_X46_Y20_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4234w[3]~0 ; LABCELL_X42_Y24_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4244w[3]~0 ; LABCELL_X42_Y24_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4254w[3]~0 ; LABCELL_X42_Y24_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4264w[3]~0 ; LABCELL_X42_Y24_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4287w[3]~0 ; LABCELL_X45_Y22_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4298w[3]~0 ; LABCELL_X45_Y22_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_o2a:rden_decode_b|w_anode4308w[3]~0 ; LABCELL_X45_Y22_N12       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3049w[3]         ; LABCELL_X33_Y21_N3        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3066w[3]~1       ; LABCELL_X40_Y21_N48       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3076w[3]~0       ; LABCELL_X33_Y21_N15       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3086w[3]~0       ; LABCELL_X33_Y21_N51       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3096w[3]~3       ; LABCELL_X33_Y21_N54       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3106w[3]~1       ; LABCELL_X42_Y21_N57       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3116w[3]~1       ; LABCELL_X33_Y21_N30       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3126w[3]~1       ; LABCELL_X36_Y22_N33       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3149w[3]~0       ; LABCELL_X42_Y21_N24       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3160w[3]~0       ; LABCELL_X43_Y21_N21       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3170w[3]~0       ; LABCELL_X33_Y21_N9        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3180w[3]~0       ; LABCELL_X42_Y22_N48       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3190w[3]~1       ; LABCELL_X42_Y22_N39       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3200w[3]~0       ; LABCELL_X43_Y21_N36       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3210w[3]~0       ; LABCELL_X33_Y21_N39       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3220w[3]~0       ; LABCELL_X33_Y21_N42       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3242w[3]~1       ; LABCELL_X42_Y22_N33       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3253w[3]~0       ; LABCELL_X42_Y22_N30       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3263w[3]~0       ; LABCELL_X42_Y22_N51       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3273w[3]~0       ; LABCELL_X42_Y22_N21       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3283w[3]~0       ; LABCELL_X42_Y22_N9        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3293w[3]~0       ; LABCELL_X42_Y22_N36       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3303w[3]~0       ; LABCELL_X42_Y22_N3        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3313w[3]~0       ; LABCELL_X42_Y22_N45       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3335w[3]~0       ; LABCELL_X42_Y22_N12       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3346w[3]~0       ; LABCELL_X42_Y21_N54       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3356w[3]~0       ; LABCELL_X42_Y22_N54       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3366w[3]~0       ; LABCELL_X42_Y22_N18       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3376w[3]~1       ; LABCELL_X42_Y22_N0        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3386w[3]~0       ; LABCELL_X42_Y21_N51       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3396w[3]~0       ; LABCELL_X42_Y22_N24       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3406w[3]~0       ; LABCELL_X42_Y22_N42       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3428w[3]~0       ; LABCELL_X43_Y21_N48       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3439w[3]~0       ; LABCELL_X43_Y21_N42       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3449w[3]~0       ; LABCELL_X43_Y21_N15       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3459w[3]~0       ; LABCELL_X43_Y21_N0        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3469w[3]~0       ; LABCELL_X43_Y21_N9        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3479w[3]~0       ; LABCELL_X43_Y21_N54       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3489w[3]~0       ; LABCELL_X43_Y21_N12       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3499w[3]~0       ; LABCELL_X43_Y21_N57       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3521w[3]~0       ; LABCELL_X43_Y21_N51       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3532w[3]~0       ; LABCELL_X43_Y21_N45       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|decode_vma:decode2|w_anode3542w[3]~0       ; LABCELL_X43_Y21_N6        ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; encoder_manager:encs|r_coord_x~4                                                                                   ; LABCELL_X61_Y4_N24        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; encoder_manager:encs|r_coord_y~4                                                                                   ; LABCELL_X55_Y20_N12       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hdmi_controler:hdmi_ctrl|Equal0~2                                                                                  ; LABCELL_X40_Y2_N33        ; 23      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; hdmi_controler:hdmi_ctrl|Equal2~2                                                                                  ; LABCELL_X42_Y2_N30        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hdmi_controler:hdmi_ctrl|o_hdmi_de~0                                                                               ; LABCELL_X40_Y2_N42        ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hdmi_controler:hdmi_ctrl|process_3~0                                                                               ; LABCELL_X42_Y2_N36        ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i_clk_50                                                                                                           ; PIN_V11                   ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; i_clk_50                                                                                                           ; PIN_V11                   ; 405     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; i_left_pb                                                                                                          ; PIN_AH27                  ; 21      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; i_rst_n                                                                                                            ; PIN_AH17                  ; 98      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                  ; FRACTIONALPLL_X0_Y1_N0    ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                  ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 398     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; r_erase_addr[17]~0                                                                                                 ; LABCELL_X42_Y20_N6        ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                     ;
+---------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; i_clk_50                                                            ; PIN_V11                   ; 405     ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 398     ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------+
; Non-Global High Fan-Out Signals    ;
+--------------------------+---------+
; Name                     ; Fan-Out ;
+--------------------------+---------+
; r_erase_active~_wirecell ; 5408    ;
+--------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                               ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 345600       ; 8            ; 345600       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2764800 ; 345600                      ; 8                           ; 345600                      ; 8                           ; 2764800             ; 338         ; 0     ; None ; M10K_X38_Y42_N0, M10K_X69_Y27_N0, M10K_X69_Y6_N0, M10K_X41_Y48_N0, M10K_X41_Y39_N0, M10K_X49_Y42_N0, M10K_X26_Y34_N0, M10K_X41_Y43_N0, M10K_X26_Y16_N0, M10K_X49_Y14_N0, M10K_X58_Y14_N0, M10K_X14_Y26_N0, M10K_X26_Y32_N0, M10K_X38_Y8_N0, M10K_X14_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y13_N0, M10K_X58_Y2_N0, M10K_X41_Y14_N0, M10K_X26_Y10_N0, M10K_X38_Y5_N0, M10K_X41_Y46_N0, M10K_X41_Y10_N0, M10K_X76_Y10_N0, M10K_X38_Y18_N0, M10K_X14_Y23_N0, M10K_X14_Y41_N0, M10K_X26_Y26_N0, M10K_X26_Y17_N0, M10K_X38_Y46_N0, M10K_X14_Y33_N0, M10K_X41_Y9_N0, M10K_X69_Y35_N0, M10K_X58_Y35_N0, M10K_X58_Y9_N0, M10K_X58_Y25_N0, M10K_X49_Y18_N0, M10K_X41_Y34_N0, M10K_X49_Y22_N0, M10K_X58_Y20_N0, M10K_X76_Y5_N0, M10K_X76_Y13_N0, M10K_X14_Y39_N0, M10K_X58_Y30_N0, M10K_X58_Y34_N0, M10K_X49_Y44_N0, M10K_X38_Y40_N0, M10K_X41_Y28_N0, M10K_X14_Y13_N0, M10K_X14_Y40_N0, M10K_X14_Y24_N0, M10K_X69_Y20_N0, M10K_X41_Y8_N0, M10K_X69_Y17_N0, M10K_X69_Y31_N0, M10K_X26_Y30_N0, M10K_X26_Y28_N0, M10K_X49_Y41_N0, M10K_X26_Y2_N0, M10K_X38_Y1_N0, M10K_X38_Y11_N0, M10K_X49_Y7_N0, M10K_X69_Y26_N0, M10K_X38_Y19_N0, M10K_X58_Y6_N0, M10K_X58_Y8_N0, M10K_X14_Y17_N0, M10K_X5_Y13_N0, M10K_X14_Y11_N0, M10K_X49_Y43_N0, M10K_X26_Y19_N0, M10K_X38_Y45_N0, M10K_X5_Y33_N0, M10K_X26_Y15_N0, M10K_X14_Y35_N0, M10K_X49_Y27_N0, M10K_X69_Y7_N0, M10K_X49_Y23_N0, M10K_X49_Y19_N0, M10K_X41_Y35_N0, M10K_X58_Y12_N0, M10K_X49_Y33_N0, M10K_X69_Y24_N0, M10K_X49_Y24_N0, M10K_X58_Y26_N0, M10K_X76_Y15_N0, M10K_X49_Y6_N0, M10K_X49_Y47_N0, M10K_X26_Y40_N0, M10K_X69_Y36_N0, M10K_X14_Y19_N0, M10K_X38_Y30_N0, M10K_X69_Y4_N0, M10K_X76_Y19_N0, M10K_X58_Y11_N0, M10K_X69_Y16_N0, M10K_X26_Y25_N0, M10K_X5_Y12_N0, M10K_X49_Y12_N0, M10K_X38_Y41_N0, M10K_X38_Y3_N0, M10K_X69_Y1_N0, M10K_X41_Y11_N0, M10K_X41_Y7_N0, M10K_X76_Y25_N0, M10K_X41_Y41_N0, M10K_X14_Y6_N0, M10K_X41_Y4_N0, M10K_X26_Y18_N0, M10K_X14_Y34_N0, M10K_X14_Y12_N0, M10K_X26_Y46_N0, M10K_X5_Y7_N0, M10K_X38_Y25_N0, M10K_X38_Y32_N0, M10K_X38_Y10_N0, M10K_X41_Y27_N0, M10K_X58_Y21_N0, M10K_X69_Y3_N0, M10K_X41_Y23_N0, M10K_X49_Y4_N0, M10K_X58_Y19_N0, M10K_X49_Y13_N0, M10K_X76_Y34_N0, M10K_X76_Y28_N0, M10K_X76_Y20_N0, M10K_X26_Y38_N0, M10K_X5_Y14_N0, M10K_X41_Y21_N0, M10K_X38_Y47_N0, M10K_X26_Y37_N0, M10K_X49_Y39_N0, M10K_X14_Y38_N0, M10K_X38_Y29_N0, M10K_X38_Y4_N0, M10K_X49_Y1_N0, M10K_X49_Y3_N0, M10K_X49_Y16_N0, M10K_X38_Y35_N0, M10K_X38_Y27_N0, M10K_X14_Y25_N0, M10K_X69_Y10_N0, M10K_X38_Y7_N0, M10K_X38_Y6_N0, M10K_X26_Y12_N0, M10K_X41_Y3_N0, M10K_X58_Y7_N0, M10K_X41_Y45_N0, M10K_X14_Y5_N0, M10K_X41_Y17_N0, M10K_X41_Y31_N0, M10K_X5_Y9_N0, M10K_X38_Y33_N0, M10K_X49_Y45_N0, M10K_X26_Y7_N0, M10K_X26_Y29_N0, M10K_X26_Y24_N0, M10K_X69_Y9_N0, M10K_X58_Y31_N0, M10K_X58_Y29_N0, M10K_X58_Y22_N0, M10K_X58_Y27_N0, M10K_X26_Y4_N0, M10K_X58_Y18_N0, M10K_X58_Y33_N0, M10K_X76_Y26_N0, M10K_X69_Y8_N0, M10K_X69_Y13_N0, M10K_X26_Y22_N0, M10K_X41_Y29_N0, M10K_X69_Y18_N0, M10K_X41_Y22_N0, M10K_X14_Y4_N0, M10K_X76_Y23_N0, M10K_X58_Y17_N0, M10K_X38_Y12_N0, M10K_X69_Y32_N0, M10K_X49_Y30_N0, M10K_X49_Y48_N0, M10K_X14_Y37_N0, M10K_X58_Y3_N0, M10K_X49_Y10_N0, M10K_X38_Y16_N0, M10K_X26_Y33_N0, M10K_X76_Y6_N0, M10K_X38_Y2_N0, M10K_X26_Y5_N0, M10K_X41_Y26_N0, M10K_X49_Y11_N0, M10K_X26_Y6_N0, M10K_X14_Y7_N0, M10K_X58_Y4_N0, M10K_X38_Y17_N0, M10K_X5_Y10_N0, M10K_X5_Y8_N0, M10K_X38_Y36_N0, M10K_X26_Y39_N0, M10K_X26_Y44_N0, M10K_X41_Y33_N0, M10K_X38_Y22_N0, M10K_X69_Y33_N0, M10K_X49_Y29_N0, M10K_X69_Y5_N0, M10K_X69_Y25_N0, M10K_X49_Y5_N0, M10K_X69_Y34_N0, M10K_X41_Y16_N0, M10K_X58_Y28_N0, M10K_X41_Y24_N0, M10K_X58_Y24_N0, M10K_X76_Y24_N0, M10K_X49_Y32_N0, M10K_X69_Y28_N0, M10K_X41_Y37_N0, M10K_X26_Y47_N0, M10K_X14_Y27_N0, M10K_X58_Y36_N0, M10K_X49_Y28_N0, M10K_X26_Y41_N0, M10K_X41_Y25_N0, M10K_X41_Y2_N0, M10K_X49_Y2_N0, M10K_X49_Y26_N0, M10K_X38_Y34_N0, M10K_X14_Y28_N0, M10K_X38_Y28_N0, M10K_X49_Y38_N0, M10K_X76_Y17_N0, M10K_X14_Y14_N0, M10K_X76_Y18_N0, M10K_X38_Y44_N0, M10K_X26_Y11_N0, M10K_X26_Y14_N0, M10K_X41_Y12_N0, M10K_X76_Y12_N0, M10K_X5_Y34_N0, M10K_X14_Y36_N0, M10K_X26_Y23_N0, M10K_X26_Y36_N0, M10K_X26_Y21_N0, M10K_X38_Y43_N0, M10K_X38_Y20_N0, M10K_X14_Y9_N0, M10K_X49_Y36_N0, M10K_X49_Y34_N0, M10K_X58_Y10_N0, M10K_X69_Y30_N0, M10K_X26_Y20_N0, M10K_X49_Y25_N0, M10K_X76_Y33_N0, M10K_X49_Y20_N0, M10K_X49_Y21_N0, M10K_X49_Y17_N0, M10K_X58_Y13_N0, M10K_X49_Y40_N0, M10K_X5_Y32_N0, M10K_X41_Y36_N0, M10K_X14_Y45_N0, M10K_X38_Y31_N0, M10K_X49_Y31_N0, M10K_X26_Y13_N0, M10K_X26_Y43_N0, M10K_X69_Y12_N0, M10K_X41_Y1_N0, M10K_X69_Y2_N0, M10K_X58_Y16_N0, M10K_X38_Y23_N0, M10K_X14_Y30_N0, M10K_X26_Y27_N0, M10K_X14_Y31_N0, M10K_X41_Y15_N0, M10K_X14_Y15_N0, M10K_X58_Y5_N0, M10K_X41_Y47_N0, M10K_X69_Y15_N0, M10K_X38_Y13_N0, M10K_X14_Y20_N0, M10K_X76_Y8_N0, M10K_X38_Y21_N0, M10K_X41_Y32_N0, M10K_X14_Y8_N0, M10K_X38_Y24_N0, M10K_X38_Y39_N0, M10K_X49_Y46_N0, M10K_X38_Y26_N0, M10K_X26_Y9_N0, M10K_X26_Y31_N0, M10K_X49_Y35_N0, M10K_X49_Y8_N0, M10K_X58_Y23_N0, M10K_X49_Y15_N0, M10K_X58_Y15_N0, M10K_X76_Y30_N0, M10K_X76_Y22_N0, M10K_X76_Y27_N0, M10K_X76_Y21_N0, M10K_X26_Y42_N0, M10K_X76_Y14_N0, M10K_X41_Y38_N0, M10K_X14_Y46_N0, M10K_X14_Y32_N0, M10K_X41_Y42_N0, M10K_X38_Y38_N0, M10K_X41_Y30_N0, M10K_X41_Y18_N0, M10K_X38_Y14_N0, M10K_X69_Y14_N0, M10K_X76_Y16_N0, M10K_X76_Y29_N0, M10K_X14_Y16_N0, M10K_X14_Y29_N0, M10K_X76_Y9_N0, M10K_X38_Y15_N0, M10K_X14_Y3_N0, M10K_X41_Y6_N0, M10K_X41_Y44_N0, M10K_X69_Y11_N0, M10K_X26_Y3_N0, M10K_X49_Y9_N0, M10K_X76_Y4_N0, M10K_X14_Y18_N0, M10K_X5_Y36_N0, M10K_X14_Y22_N0, M10K_X38_Y37_N0, M10K_X41_Y19_N0, M10K_X26_Y45_N0, M10K_X14_Y21_N0, M10K_X69_Y22_N0, M10K_X26_Y35_N0, M10K_X69_Y21_N0, M10K_X69_Y23_N0, M10K_X69_Y29_N0, M10K_X26_Y8_N0, M10K_X41_Y20_N0, M10K_X58_Y32_N0, M10K_X76_Y32_N0, M10K_X41_Y5_N0, M10K_X69_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name      ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y20_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 10,770 / 289,320 ( 4 % ) ;
; C12 interconnects                           ; 537 / 13,420 ( 4 % )     ;
; C2 interconnects                            ; 2,965 / 119,108 ( 2 % )  ;
; C4 interconnects                            ; 2,220 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 83 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 196 / 84,580 ( < 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 646 / 12,676 ( 5 % )     ;
; R14/C12 interconnect drivers                ; 850 / 20,720 ( 4 % )     ;
; R3 interconnects                            ; 4,040 / 130,992 ( 3 % )  ;
; R6 interconnects                            ; 6,901 / 266,960 ( 3 % )  ;
; Spine clocks                                ; 21 / 360 ( 6 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 57        ; 0            ; 57        ; 0            ; 0            ; 57        ; 57        ; 0            ; 57        ; 57        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 57           ; 0         ; 57           ; 57           ; 0         ; 0         ; 57           ; 0         ; 0         ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 56           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; o_hdmi_tx_clk      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[16]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[17]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[18]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[19]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[20]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[21]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[22]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_d[23]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_de       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_hs       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_hdmi_tx_vs       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_leds[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_de10_leds[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_right_pb         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io_hdmi_i2c_scl    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; io_hdmi_i2c_sda    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_clk_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_rst_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_left_pb          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_left_ch_b        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_left_ch_a        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_right_ch_b       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_right_ch_a       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_hdmi_tx_int      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                   ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                   ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                   ; 134.0             ;
; pll0|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll0|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 45.1              ;
; i_clk_50                                                             ; i_clk_50                                                             ; 15.3              ;
; I2C_HDMI_Config:conf|mI2C_CTRL_CLK,I/O                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                   ; 4.2               ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                      ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                    ; Destination Register                                                                                      ; Delay Added in ns ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                 ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 4.860             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[14]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[13]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[12]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[11]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[9]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[8]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[7]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[6]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[5]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[4]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[3]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[2]                               ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[10]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|mI2C_CLK_DIV[15]                              ; I2C_HDMI_Config:conf|mI2C_CTRL_CLK                                                                        ; 2.430             ;
; I2C_HDMI_Config:conf|LUT_INDEX[4]                                  ; I2C_HDMI_Config:conf|mI2C_DATA[7]                                                                         ; 1.150             ;
; I2C_HDMI_Config:conf|LUT_INDEX[0]                                  ; I2C_HDMI_Config:conf|mI2C_DATA[10]                                                                        ; 1.150             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK  ; I2C_HDMI_Config:conf|mSetup_ST.0000                                                                       ; 1.149             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                           ; 1.140             ;
; I2C_HDMI_Config:conf|LUT_INDEX[2]                                  ; I2C_HDMI_Config:conf|mI2C_DATA[7]                                                                         ; 1.139             ;
; I2C_HDMI_Config:conf|LUT_INDEX[1]                                  ; I2C_HDMI_Config:conf|mI2C_DATA[4]                                                                         ; 1.135             ;
; I2C_HDMI_Config:conf|LUT_INDEX[3]                                  ; I2C_HDMI_Config:conf|mI2C_DATA[15]                                                                        ; 1.124             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1] ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                           ; 1.108             ;
; I2C_HDMI_Config:conf|mSetup_ST.0001                                ; I2C_HDMI_Config:conf|mSetup_ST.0000                                                                       ; 1.093             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]   ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO                                           ; 1.072             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                           ; 1.065             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                           ; 1.058             ;
; I2C_HDMI_Config:conf|mSetup_ST.0010                                ; I2C_HDMI_Config:conf|mSetup_ST.0000                                                                       ; 1.056             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[4]   ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO                                           ; 1.054             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]                                           ; 1.040             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]                                           ; 1.040             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK  ; I2C_HDMI_Config:conf|mSetup_ST.0000                                                                       ; 1.006             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                           ; 0.950             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]   ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]                                           ; 0.861             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]   ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.824             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.794             ;
; r_erase_active                                                     ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a323~porta_address_reg0 ; 0.763             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[6]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.743             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.741             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[2]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.734             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[4]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.720             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[7]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.680             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.648             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]   ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.636             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                           ; 0.552             ;
; I2C_HDMI_Config:conf|mI2C_DATA[3]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                           ; 0.540             ;
; I2C_HDMI_Config:conf|mSetup_ST.0000                                ; I2C_HDMI_Config:conf|mSetup_ST.0001                                                                       ; 0.538             ;
; I2C_HDMI_Config:conf|mI2C_DATA[7]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]                                           ; 0.536             ;
; I2C_HDMI_Config:conf|mI2C_DATA[2]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]                                           ; 0.536             ;
; I2C_HDMI_Config:conf|mI2C_DATA[10]                                 ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]                                           ; 0.533             ;
; I2C_HDMI_Config:conf|mI2C_DATA[15]                                 ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]                                           ; 0.507             ;
; I2C_HDMI_Config:conf|mI2C_DATA[11]                                 ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                           ; 0.472             ;
; hdmi_controler:hdmi_ctrl|r_v_count[2]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_vs                                                                        ; 0.465             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]                                           ; 0.462             ;
; I2C_HDMI_Config:conf|mI2C_DATA[8]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                           ; 0.461             ;
; hdmi_controler:hdmi_ctrl|r_v_count[5]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_vs                                                                        ; 0.453             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[11]                       ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.447             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[1]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.444             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[0]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.444             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO                                           ; 0.442             ;
; I2C_HDMI_Config:conf|mI2C_DATA[0]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                           ; 0.442             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]                                           ; 0.440             ;
; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]    ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]                                           ; 0.439             ;
; i_rst_n                                                            ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0]                                        ; 0.434             ;
; hdmi_controler:hdmi_ctrl|r_v_count[3]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_vs                                                                        ; 0.424             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[5]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.417             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[4]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.417             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[3]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.411             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[2]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.411             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[6]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.408             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[10]                       ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.405             ;
; r_erase_addr[0]                                                    ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a323~porta_address_reg0 ; 0.391             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[12]                       ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.387             ;
; r_erase_addr[1]                                                    ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a323~porta_address_reg0 ; 0.387             ;
; hdmi_controler:hdmi_ctrl|r_h_count[5]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_h_count[3]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_h_count[2]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_h_count[1]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_h_count[0]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_h_count[4]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.372             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[8]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.371             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[7]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.371             ;
; hdmi_controler:hdmi_ctrl|r_v_count[8]                              ; hdmi_controler:hdmi_ctrl|r_pixel_address[17]                                                              ; 0.363             ;
; I2C_HDMI_Config:conf|mI2C_DATA[5]                                  ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                           ; 0.357             ;
; hdmi_controler:hdmi_ctrl|r_v_count[4]                              ; hdmi_controler:hdmi_ctrl|r_pixel_address[17]                                                              ; 0.335             ;
; r_erase_addr[6]                                                    ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a323~porta_address_reg0 ; 0.335             ;
; hdmi_controler:hdmi_ctrl|r_h_count[6]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.326             ;
; hdmi_controler:hdmi_ctrl|r_h_count[7]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.317             ;
; I2C_HDMI_Config:conf|mI2C_GO                                       ; I2C_HDMI_Config:conf|mI2C_GO                                                                              ; 0.317             ;
; hdmi_controler:hdmi_ctrl|r_h_count[9]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.312             ;
; hdmi_controler:hdmi_ctrl|r_h_count[8]                              ; hdmi_controler:hdmi_ctrl|o_hdmi_hs                                                                        ; 0.312             ;
; hdmi_controler:hdmi_ctrl|r_pixel_address[9]                        ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a260~portb_address_reg0 ; 0.305             ;
; hdmi_controler:hdmi_ctrl|r_v_count[6]                              ; hdmi_controler:hdmi_ctrl|r_pixel_address[17]                                                              ; 0.304             ;
; hdmi_controler:hdmi_ctrl|r_v_count[9]                              ; hdmi_controler:hdmi_ctrl|r_v_active                                                                       ; 0.298             ;
; i_hdmi_tx_int                                                      ; I2C_HDMI_Config:conf|LUT_INDEX[2]                                                                         ; 0.294             ;
; I2C_HDMI_Config:conf|mI2C_DATA[13]                                 ; I2C_HDMI_Config:conf|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                           ; 0.294             ;
; hdmi_controler:hdmi_ctrl|r_v_count[0]                              ; hdmi_controler:hdmi_ctrl|r_v_active                                                                       ; 0.272             ;
; hdmi_controler:hdmi_ctrl|r_v_count[1]                              ; hdmi_controler:hdmi_ctrl|r_v_active                                                                       ; 0.272             ;
; r_erase_addr[8]                                                    ; dpram:U_FrameBuffer|altsyncram:ram_rtl_0|altsyncram_ejj1:auto_generated|ram_block1a323~porta_address_reg0 ; 0.264             ;
; r_erase_addr[15]                                                   ; r_erase_active                                                                                            ; 0.249             ;
+--------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "tp_nios_v"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:pll0|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 395 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): i_clk_50~inputCLKENA0 with 408 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: '../sopc/nios/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(32): *altera_avalon_st_clock_crosser:*|in_data_buffer* could not be matched with a register File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(32): *altera_avalon_st_clock_crosser:*|out_data_buffer* could not be matched with a register File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(32): Argument <from> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
    Info (332050): set_max_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] 100 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(32): Argument <to> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 32
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(33): Argument <from> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
    Info (332050): set_min_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] -100 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(33): Argument <to> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 33
Warning (332174): Ignored filter at altera_avalon_st_handshake_clock_crosser.sdc(36): *altera_avalon_st_clock_crosser:*|altera_std_synchronizer_nocut:*|din_s1 could not be matched with a register File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
Warning (332049): Ignored set_max_delay at altera_avalon_st_handshake_clock_crosser.sdc(36): Argument <to> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
    Info (332050): set_max_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] 100 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 36
Warning (332049): Ignored set_min_delay at altera_avalon_st_handshake_clock_crosser.sdc(37): Argument <to> is an empty collection File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 37
    Info (332050): set_min_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] -100 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 37
Warning (332049): Ignored set_net_delay at altera_avalon_st_handshake_clock_crosser.sdc(39): argument -from with value [get_registers {*altera_avalon_st_clock_crosser:*|in_data_buffer*}] contains zero elements File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 39
    Info (332050): set_net_delay -from [get_registers *${crosser_entity}*|in_data_buffer* ] -to [get_registers *${crosser_entity}*|out_data_buffer* ] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 39
Warning (332049): Ignored set_net_delay at altera_avalon_st_handshake_clock_crosser.sdc(40): argument -to with value [get_registers {*altera_avalon_st_clock_crosser:*|altera_std_synchronizer_nocut:*|din_s1}] contains zero elements File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 40
    Info (332050): set_net_delay -from [get_registers * ] -to [get_registers *${sync_entity}*|din_s1 ] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Superviseur/Documents/tp_nios_v/sopc/nios/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc Line: 40
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll0|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll0|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll0|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 20 registers into blocks of type DSP block
    Extra Info (176220): Created 20 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "i_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "io_i2c_scl" is assigned to location or region, but does not exist in design
    Warning (15706): Node "io_i2c_sda" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_i2c_ncs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_i2c_sdo" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "o_led[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:17
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 5.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin io_hdmi_i2c_scl has a permanently enabled output enable File: C:/Users/Superviseur/Documents/telecran/telecran.vhd Line: 14
Info (144001): Generated suppressed messages file C:/Users/Superviseur/Documents/tp_nios_v/synt/output_files/tp_nios_v.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 6876 megabytes
    Info: Processing ended: Mon Jan 12 18:20:15 2026
    Info: Elapsed time: 00:01:40
    Info: Total CPU time (on all processors): 00:05:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Superviseur/Documents/tp_nios_v/synt/output_files/tp_nios_v.fit.smsg.


