TimeQuest Timing Analyzer report for UARTProject
Tue Dec 03 21:44:53 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'BClk'
 13. Slow 1200mV 85C Model Hold: 'BClk'
 14. Slow 1200mV 85C Model Recovery: 'BClk'
 15. Slow 1200mV 85C Model Removal: 'BClk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'BClk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'BClk'
 29. Slow 1200mV 0C Model Hold: 'BClk'
 30. Slow 1200mV 0C Model Recovery: 'BClk'
 31. Slow 1200mV 0C Model Removal: 'BClk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'BClk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'BClk'
 44. Fast 1200mV 0C Model Hold: 'BClk'
 45. Fast 1200mV 0C Model Recovery: 'BClk'
 46. Fast 1200mV 0C Model Removal: 'BClk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'BClk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; UARTProject                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; BClk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 521.38 MHz ; 250.0 MHz       ; BClk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; BClk  ; -0.918 ; -14.913            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; BClk  ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; BClk  ; -0.980 ; -2.940                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; BClk  ; 1.353 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; BClk  ; -3.000 ; -29.985                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BClk'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.918 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.835      ;
; -0.901 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.818      ;
; -0.866 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.783      ;
; -0.801 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 1.317      ;
; -0.800 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 1.316      ;
; -0.799 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 1.315      ;
; -0.796 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 1.312      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.748 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 2.050      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.685 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.602      ;
; -0.660 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.577      ;
; -0.630 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.547      ;
; -0.624 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.541      ;
; -0.595 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 1.111      ;
; -0.576 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.493      ;
; -0.572 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.489      ;
; -0.571 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.488      ;
; -0.537 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.454      ;
; -0.517 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.434      ;
; -0.514 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.431      ;
; -0.510 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.427      ;
; -0.510 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.427      ;
; -0.510 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.427      ;
; -0.509 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.426      ;
; -0.506 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.423      ;
; -0.454 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 0.970      ;
; -0.440 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.357      ;
; -0.426 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 0.942      ;
; -0.426 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.482     ; 0.942      ;
; -0.409 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.326      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.408 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.304      ; 1.710      ;
; -0.357 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.274      ;
; -0.356 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.273      ;
; -0.245 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.162      ;
; -0.244 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.161      ;
; -0.184 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 1.100      ;
; -0.184 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 1.100      ;
; -0.183 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 1.099      ;
; -0.155 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 1.071      ;
; -0.155 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 1.071      ;
; -0.106 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.023      ;
; -0.105 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.022      ;
; -0.039 ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 0.955      ;
; 0.126  ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.082     ; 0.790      ;
; 0.152  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 0.765      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BClk'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.674      ;
; 0.429 ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.697      ;
; 0.554 ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.822      ;
; 0.636 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.904      ;
; 0.639 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.907      ;
; 0.639 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.907      ;
; 0.640 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.908      ;
; 0.640 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.908      ;
; 0.651 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 0.919      ;
; 0.703 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.971      ;
; 0.705 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.973      ;
; 0.713 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 0.981      ;
; 0.774 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.041      ;
; 0.774 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.041      ;
; 0.851 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.118      ;
; 0.864 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.131      ;
; 0.894 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.161      ;
; 0.914 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.182      ;
; 0.937 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.205      ;
; 0.937 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.205      ;
; 0.939 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.207      ;
; 0.942 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.210      ;
; 0.955 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.223      ;
; 0.978 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 0.861      ;
; 0.979 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 0.862      ;
; 1.006 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 0.889      ;
; 1.009 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.276      ;
; 1.009 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.276      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.018 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.686      ;
; 1.021 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.288      ;
; 1.022 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.290      ;
; 1.022 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.290      ;
; 1.025 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.293      ;
; 1.029 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.297      ;
; 1.031 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.299      ;
; 1.039 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.306      ;
; 1.077 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.344      ;
; 1.077 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.344      ;
; 1.095 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.362      ;
; 1.126 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.394      ;
; 1.162 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.082      ; 1.430      ;
; 1.169 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 1.052      ;
; 1.197 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.464      ;
; 1.230 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 1.113      ;
; 1.231 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 1.114      ;
; 1.245 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 1.128      ;
; 1.258 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.525      ;
; 1.284 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.551      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.317 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.482      ; 1.985      ;
; 1.343 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.303     ; 1.226      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'BClk'                                                                                                                                                                ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.980 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.897      ;
; -0.980 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.897      ;
; -0.980 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.897      ;
; -0.837 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.754      ;
; -0.837 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.754      ;
; -0.837 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.081     ; 1.754      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'BClk'                                                                                                                                                                ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.353 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.620      ;
; 1.353 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.620      ;
; 1.353 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.620      ;
; 1.498 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.765      ;
; 1.498 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.765      ;
; 1.498 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.081      ; 1.765      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BClk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BClk  ; Rise       ; BClk                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|o                                                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|inclk[0]                                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|outclk                                        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:2:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:3:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:4:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:5:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:6:biti|int_q|clk                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:7:biti|int_q|clk                                      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_0|int_q|clk                                      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_1|int_q|clk                                      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:0:biti|int_q|clk                               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:1:biti|int_q|clk                               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:2:biti|int_q|clk                               ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:0:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:1:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:2:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:3:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:4:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:5:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:6:biti|int_q|clk                                       ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:7:biti|int_q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:0:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:1:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:2:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:3:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:4:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:5:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:6:biti|int_q|clk                                       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:7:biti|int_q|clk                                       ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; BClk       ; 0.890 ; 1.223 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; 0.763 ; 1.123 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; 0.820 ; 1.181 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; 0.743 ; 1.066 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; 0.592 ; 0.937 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; 0.576 ; 0.918 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; 0.809 ; 1.135 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; 0.890 ; 1.223 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; 0.780 ; 1.107 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; 1.649 ; 2.040 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; BClk       ; -0.123 ; -0.449 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; -0.318 ; -0.670 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; -0.373 ; -0.726 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; -0.283 ; -0.590 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; -0.138 ; -0.467 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; -0.123 ; -0.449 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; -0.347 ; -0.656 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; -0.439 ; -0.764 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; -0.319 ; -0.630 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; -1.101 ; -1.452 ; Rise       ; BClk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 7.424 ; 7.253 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 7.840 ; 7.735 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 7.037 ; 6.865 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 6.902 ; 6.860 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 583.09 MHz ; 250.0 MHz       ; BClk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; BClk  ; -0.715 ; -11.464           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; BClk  ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; BClk  ; -0.788 ; -2.364               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; BClk  ; 1.227 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; BClk  ; -3.000 ; -29.985                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BClk'                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.715 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.642      ;
; -0.700 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.627      ;
; -0.671 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.598      ;
; -0.641 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 1.202      ;
; -0.612 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 1.173      ;
; -0.612 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 1.173      ;
; -0.609 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 1.170      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.584 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.863      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.529 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.457      ;
; -0.477 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 1.038      ;
; -0.474 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.402      ;
; -0.457 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.385      ;
; -0.456 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.383      ;
; -0.445 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.372      ;
; -0.413 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.340      ;
; -0.413 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.340      ;
; -0.388 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.315      ;
; -0.359 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.286      ;
; -0.359 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.286      ;
; -0.353 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.281      ;
; -0.350 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.278      ;
; -0.346 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.274      ;
; -0.346 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.274      ;
; -0.343 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.271      ;
; -0.308 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 0.869      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.280      ; 1.565      ;
; -0.286 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.213      ;
; -0.282 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 0.843      ;
; -0.281 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.438     ; 0.842      ;
; -0.258 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.185      ;
; -0.222 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.071     ; 1.150      ;
; -0.216 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.143      ;
; -0.125 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.052      ;
; -0.125 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.052      ;
; -0.060 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.987      ;
; -0.060 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.987      ;
; -0.059 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.986      ;
; -0.033 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.960      ;
; -0.033 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.960      ;
; 0.002  ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.925      ;
; 0.004  ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.923      ;
; 0.065  ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.862      ;
; 0.216  ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.711      ;
; 0.244  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 0.683      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BClk'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.397 ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.640      ;
; 0.509 ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.752      ;
; 0.583 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.826      ;
; 0.585 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.830      ;
; 0.602 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.846      ;
; 0.654 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 0.898      ;
; 0.656 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 0.900      ;
; 0.671 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 0.915      ;
; 0.708 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.951      ;
; 0.708 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 0.951      ;
; 0.789 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.032      ;
; 0.798 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.041      ;
; 0.826 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.069      ;
; 0.828 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.072      ;
; 0.870 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.114      ;
; 0.873 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.117      ;
; 0.874 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.118      ;
; 0.876 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.120      ;
; 0.880 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.124      ;
; 0.901 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 0.793      ;
; 0.901 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 0.793      ;
; 0.924 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.167      ;
; 0.925 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 0.817      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.935 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.545      ;
; 0.938 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.181      ;
; 0.947 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.191      ;
; 0.950 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.194      ;
; 0.950 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.194      ;
; 0.954 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.198      ;
; 0.956 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.200      ;
; 0.967 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.210      ;
; 0.993 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.236      ;
; 0.993 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.236      ;
; 1.008 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.251      ;
; 1.045 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 0.937      ;
; 1.050 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.294      ;
; 1.075 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.073      ; 1.319      ;
; 1.094 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.337      ;
; 1.131 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 1.023      ;
; 1.134 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 1.026      ;
; 1.140 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 1.032      ;
; 1.148 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.391      ;
; 1.187 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.430      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.207 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.439      ; 1.817      ;
; 1.224 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.279     ; 1.116      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'BClk'                                                                                                                                                                 ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.788 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.715      ;
; -0.788 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.715      ;
; -0.788 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.715      ;
; -0.656 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.583      ;
; -0.656 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.583      ;
; -0.656 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.072     ; 1.583      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'BClk'                                                                                                                                                                 ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.227 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.470      ;
; 1.227 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.470      ;
; 1.227 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.470      ;
; 1.356 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.599      ;
; 1.356 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.599      ;
; 1.356 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.072      ; 1.599      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BClk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BClk  ; Rise       ; BClk                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.296  ; 0.482        ; 0.186          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.297  ; 0.515        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|o                                                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|inclk[0]                                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|outclk                                        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_0|int_q|clk                                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_1|int_q|clk                                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:0:biti|int_q|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:1:biti|int_q|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:2:biti|int_q|clk                               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:2:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:3:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:4:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:5:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:6:biti|int_q|clk                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:7:biti|int_q|clk                                      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:0:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:1:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:2:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:3:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:4:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:5:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:6:biti|int_q|clk                                       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:7:biti|int_q|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:0:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:1:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:2:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:3:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:4:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:5:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:6:biti|int_q|clk                                       ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TDR|\reg:7:biti|int_q|clk                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; BClk       ; 0.725 ; 0.962 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; 0.608 ; 0.873 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; 0.660 ; 0.926 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; 0.593 ; 0.808 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; 0.448 ; 0.693 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; 0.433 ; 0.675 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; 0.651 ; 0.869 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; 0.725 ; 0.962 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; 0.634 ; 0.843 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; 1.421 ; 1.692 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; BClk       ; -0.032 ; -0.258 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; -0.214 ; -0.471 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; -0.265 ; -0.522 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; -0.185 ; -0.386 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; -0.046 ; -0.276 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; -0.032 ; -0.258 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; -0.241 ; -0.444 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; -0.326 ; -0.555 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; -0.225 ; -0.420 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; -0.926 ; -1.164 ; Rise       ; BClk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 6.693 ; 6.526 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 7.052 ; 6.941 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 6.326 ; 6.162 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 6.209 ; 6.151 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; BClk  ; 0.052 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; BClk  ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; BClk  ; 0.035 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; BClk  ; 0.654 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; BClk  ; -3.000 ; -25.422                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BClk'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.052 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.893      ;
; 0.067 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.878      ;
; 0.086 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.859      ;
; 0.114 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.641      ;
; 0.116 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.639      ;
; 0.116 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.639      ;
; 0.118 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.637      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.141 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.986      ;
; 0.162 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.783      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.163 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.782      ;
; 0.171 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.774      ;
; 0.203 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.742      ;
; 0.209 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.546      ;
; 0.212 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.733      ;
; 0.229 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.716      ;
; 0.232 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.713      ;
; 0.234 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.711      ;
; 0.236 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.709      ;
; 0.236 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.709      ;
; 0.241 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.704      ;
; 0.241 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.704      ;
; 0.244 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.701      ;
; 0.264 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.681      ;
; 0.268 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.677      ;
; 0.284 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.471      ;
; 0.287 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.658      ;
; 0.299 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.646      ;
; 0.300 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.455      ;
; 0.301 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.232     ; 0.454      ;
; 0.326 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.619      ;
; 0.327 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.618      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.328 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 1.000        ; 0.140      ; 0.799      ;
; 0.396 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.549      ;
; 0.400 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.545      ;
; 0.417 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.528      ;
; 0.418 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.527      ;
; 0.419 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.526      ;
; 0.432 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.513      ;
; 0.434 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.511      ;
; 0.449 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.496      ;
; 0.450 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.495      ;
; 0.496 ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.449      ;
; 0.571 ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.374      ;
; 0.586 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.359      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BClk'                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.315      ;
; 0.249 ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.375      ;
; 0.289 ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.419      ;
; 0.324 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.450      ;
; 0.325 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.451      ;
; 0.326 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.452      ;
; 0.344 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.470      ;
; 0.348 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.474      ;
; 0.383 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.509      ;
; 0.389 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.515      ;
; 0.402 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.528      ;
; 0.406 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.532      ;
; 0.431 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.557      ;
; 0.431 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.557      ;
; 0.433 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.559      ;
; 0.437 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.563      ;
; 0.438 ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.382      ;
; 0.438 ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.382      ;
; 0.442 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.568      ;
; 0.450 ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.394      ;
; 0.459 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.585      ;
; 0.463 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.591      ;
; 0.467 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.596      ;
; 0.472 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.598      ;
; 0.480 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.606      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.481 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.797      ;
; 0.483 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.609      ;
; 0.484 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.610      ;
; 0.516 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.642      ;
; 0.523 ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.467      ;
; 0.530 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.656      ;
; 0.547 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.673      ;
; 0.556 ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.500      ;
; 0.556 ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.500      ;
; 0.560 ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.504      ;
; 0.577 ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.703      ;
; 0.580 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.706      ;
; 0.602 ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ; BClk         ; BClk        ; 0.000        ; -0.140     ; 0.546      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
; 0.608 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ; BClk         ; BClk        ; 0.000        ; 0.232      ; 0.924      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'BClk'                                                                                                                                                                ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.910      ;
; 0.035 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.910      ;
; 0.035 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.910      ;
; 0.098 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.847      ;
; 0.098 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.847      ;
; 0.098 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 1.000        ; -0.042     ; 0.847      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'BClk'                                                                                                                                                                 ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.780      ;
; 0.654 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.780      ;
; 0.654 ; transmitter_control:controller|enARdFF_2:DFF_1|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.780      ;
; 0.720 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.846      ;
; 0.720 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.846      ;
; 0.720 ; transmitter_control:controller|enARdFF_2:DFF_0|int_q ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ; BClk         ; BClk        ; 0.000        ; 0.042      ; 0.846      ;
+-------+------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BClk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BClk  ; Rise       ; BClk                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:0:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:1:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:2:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:3:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:4:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:5:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:6:biti|int_q|clk                                       ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TDR|\reg:7:biti|int_q|clk                                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:2:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:3:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:4:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:5:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:6:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; TSR|\dffs:7:biti|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_0|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; controller|DFF_1|int_q|clk                                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:0:biti|int_q|clk                               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:1:biti|int_q|clk                               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; counter|reg|\reg:2:biti|int_q|clk                               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|o                                                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|inclk[0]                                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~inputclkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BClk  ; Rise       ; BClk~input|i                                                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:0:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:1:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:2:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:3:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:4:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:5:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:6:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitshiftreg:TSR|enARdFF_2:\dffs:7:biti|int_q                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:0:biti|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:1:biti|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; threebitcounter:counter|nbitreg:reg|enARdFF_2:\reg:2:biti|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_0|int_q            ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; transmitter_control:controller|enARdFF_2:DFF_1|int_q            ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:0:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:1:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:2:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:3:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:4:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:5:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:6:biti|int_q                         ;
; 0.675  ; 0.891        ; 0.216          ; High Pulse Width ; BClk  ; Rise       ; nbitreg:TDR|enARdFF_2:\reg:7:biti|int_q                         ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~inputclkctrl|inclk[0]                                      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~inputclkctrl|outclk                                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; BClk~input|o                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:0:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:1:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:2:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:3:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:4:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:5:biti|int_q|clk                                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BClk  ; Rise       ; TSR|\dffs:6:biti|int_q|clk                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; BClk       ; 0.370 ; 0.931 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; 0.332 ; 0.892 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; 0.361 ; 0.929 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; 0.311 ; 0.880 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; 0.247 ; 0.816 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; 0.233 ; 0.804 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; 0.346 ; 0.925 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; 0.370 ; 0.931 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; 0.337 ; 0.911 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; 0.748 ; 1.341 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; BClk       ; -0.010 ; -0.566 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; -0.111 ; -0.663 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; -0.139 ; -0.699 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; -0.085 ; -0.639 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; -0.023 ; -0.578 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; -0.010 ; -0.566 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; -0.119 ; -0.682 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; -0.146 ; -0.699 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; -0.111 ; -0.670 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; -0.475 ; -1.048 ; Rise       ; BClk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 3.925 ; 3.905 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 4.153 ; 4.162 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 3.735 ; 3.711 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 3.655 ; 3.709 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.918  ; 0.181 ; -0.980   ; 0.654   ; -3.000              ;
;  BClk            ; -0.918  ; 0.181 ; -0.980   ; 0.654   ; -3.000              ;
; Design-wide TNS  ; -14.913 ; 0.0   ; -2.94    ; 0.0     ; -29.985             ;
;  BClk            ; -14.913 ; 0.000 ; -2.940   ; 0.000   ; -29.985             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; BClk       ; 0.890 ; 1.223 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; 0.763 ; 1.123 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; 0.820 ; 1.181 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; 0.743 ; 1.066 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; 0.592 ; 0.937 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; 0.576 ; 0.918 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; 0.809 ; 1.135 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; 0.890 ; 1.223 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; 0.780 ; 1.107 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; 1.649 ; 2.040 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; BClk       ; -0.010 ; -0.258 ; Rise       ; BClk            ;
;  Data[0]  ; BClk       ; -0.111 ; -0.471 ; Rise       ; BClk            ;
;  Data[1]  ; BClk       ; -0.139 ; -0.522 ; Rise       ; BClk            ;
;  Data[2]  ; BClk       ; -0.085 ; -0.386 ; Rise       ; BClk            ;
;  Data[3]  ; BClk       ; -0.023 ; -0.276 ; Rise       ; BClk            ;
;  Data[4]  ; BClk       ; -0.010 ; -0.258 ; Rise       ; BClk            ;
;  Data[5]  ; BClk       ; -0.119 ; -0.444 ; Rise       ; BClk            ;
;  Data[6]  ; BClk       ; -0.146 ; -0.555 ; Rise       ; BClk            ;
;  Data[7]  ; BClk       ; -0.111 ; -0.420 ; Rise       ; BClk            ;
; Tx_start  ; BClk       ; -0.475 ; -1.048 ; Rise       ; BClk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 7.424 ; 7.253 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 7.840 ; 7.735 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TDRE      ; BClk       ; 3.735 ; 3.711 ; Rise       ; BClk            ;
; TxD       ; BClk       ; 3.655 ; 3.709 ; Rise       ; BClk            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TxD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TDRE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BClk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Tx_start                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TxD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TDRE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BClk       ; BClk     ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BClk       ; BClk     ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BClk       ; BClk     ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; BClk       ; BClk     ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Dec 03 21:44:49 2024
Info: Command: quartus_sta UARTProject -c UARTProject
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UARTProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name BClk BClk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.918             -14.913 BClk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 BClk 
Info (332146): Worst-case recovery slack is -0.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.980              -2.940 BClk 
Info (332146): Worst-case removal slack is 1.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.353               0.000 BClk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.985 BClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.715             -11.464 BClk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 BClk 
Info (332146): Worst-case recovery slack is -0.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.788              -2.364 BClk 
Info (332146): Worst-case removal slack is 1.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.227               0.000 BClk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.985 BClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.052               0.000 BClk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 BClk 
Info (332146): Worst-case recovery slack is 0.035
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.035               0.000 BClk 
Info (332146): Worst-case removal slack is 0.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.654               0.000 BClk 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -25.422 BClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Tue Dec 03 21:44:53 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


