TST_DigIn_1     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_2     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_3     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigIn_4     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_DigOut_1    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_2    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_3    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_4    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_5    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_6    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_7    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_DigOut_8    ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1

TST_AnIn_1      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_2      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_3      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_4      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_AnIn_5      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_6      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_7      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_8      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_9      ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_10     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_11     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnIn_12     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_AnOut_1     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_AnOut_2     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_Tamb        ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0

TST_RTUS_WR     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_RTUS_RD     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_RTU1_WR     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_RTU1_RD     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_RTU3_WR     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_RTU3_RD     ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0   ; 0
TST_CAN1_WR     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
TST_CAN1_RD     ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1   ; 1
