# 五级流水线 MIPS CPU 实验报告

计算机科学与技术

19307130296

孙若诗

## 1、实现指令

### 1.1 R型指令

R-type = op(6) + rs(5) + rt(5) + rd(5) + shamt(5) + funct(6)

* addu : GPR[rd] = GPR[rs] + GPR[rt]
* subu : GPR[rd] = GPR[rs] - GPR[rt]
* and : GPR[rd] = GPR[rs] & GPR[rt]
* or : GPR[rd] = GPR[rs] | GPR[rt]
* nor : GPR[rd] = ~(GPR[rs] | GPR[rt])
* xor : GPR[rd] = GPR[rs] ^ GPR[rt]
* sll : GPR[rd] = GPR[rt] << shamt
* sra : GPR[rd] = GPR[rt] >>> shamt (arithmetic)
* srl : GPR[rd] = GPR[rt] >> shamt (logical)
* slt : GPR[rd] = (GPR[rs] < GPR[rt]) (signed)
* sltu : GPR[rd] = (GPR[rs] < GPR[rt]) (unsigned)
* jr : pc = GPR[rs]

### 1.2 I型指令

I-type = op(6) + rs(5) + rt(5) + imm(16)

* addiu : GPR[rt] = GPR[rs] + sign_extend(imm)
* andi : GPR[rt] = GPR[rs] & zero_extend(imm)
* ori : GPR[rt] = GPR[rs] | zero_extend(imm)
* xori : GPR[rt] = GPR[rs] ^ zero_extend(imm)
* slti : GPR[rt] = (GPR[rs] < imm) (signed)
* sltiu : GPR[rt] = (GPR[rs] < imm) (unsigned)
* lui : GPR[rt] = imm << 16
* beq : if(GPR[rs] == GPR[rt])  pc += imm << 2
* bne : if(GPR[rs] != GPR[rt])
pc += imm << 2
* lw : GPR[rt] = mem[GPR[rs] + sign_extend(offset)]
* sw : mem[GPR[rs] + sign_extend(offset)] = GPR[rt]

### 1.3 J型指令

J-type = op(6) + instr_index(26)

* j : pc = pc + (instr_index << 2)
* jal : GPR[31] = pc + 8, pc = pc + (instr_index << 2)

## 2、阶段分析

### 2.1 Fetch

### 2.2 Decode

这一阶段的主要任务是：指令解码，生成控制信号、从 Regfile（寄存器文件堆）中读取数据、判断是否跳转。

由于regfile还需要接受write back阶段的结果，不便于在decode内部实现，另在2.6中讨论。

decode输入状态为32位指令instr、指针pc、寄存器读取数据vs、vt。输出端口为跳转使能j、9位控制信号controlD、5位地址rsD、rtD、rdD和数据shamtD、32位数据immD和pcbranch。

decode内部控制信号为14位，构成方式为sign_extend(1) + imm_type(2) + reg_dst(2) + reg_write(1) + alu_shamt(1) + alu_imm(1) + alu_funct(4) + memtoreg(1) + mem_write(1)。由于前五位信号仅在decode内部使用，输出控制信号为9位。

首先根据op和funct生成控制信号，从instr获取rsD、rtD、st_imm和shamtD。根据reg_dst确定写入寄存器的地址，sign_extend后根据imm_type确定立即数的运算值。最后根据vs和vt确定是否跳转，并计算出跳转后的pc。

### 2.3 Execute

这一阶段的主要任务是完成计算，围绕ALU展开。

输入接口为6位的control[7:2]（alu_shamt、alu_imm、alu_funct），5位的rd、shamt和32位的imm、vs、vt。输出接口为5位的rdE和32位的out、vtE。

Execute模块首先根据alu_shamt、alu_imm处理出ALU的两个参数，然后例化ALU进行运算。ALU的输入为4位的alu_funct和32位的两个运算参数，输出为32位的结果out。

rd和vt的值不发生改变，仅传向下一个阶段。

### 2.4 Memory

这一阶段与Data Memory进行数据交互。

输入接口为两个使能memtoreg和mem_write、5位寄存器地址rdE，32位数据WriteData和地址addr。输出端口为5位寄存器地址rdM、32位数据dataoutM和ALUoutM。

### 2.5 Write Back

这一阶段向regfile写数据。

输入接口为两个使能memtoreg、reg_write，5位寄存器地址rdM，32位的数据ReadDataM和ALUoutM。输出端口为写使能write_enable，5位寄存器地址rdW和数据ResultW。

由于regfile已经例化，本模块仅需将reg_write传递给write_enable，将rdM传递给rdW，再根据memtoreg选择写入变量为ReadDataW还是ALUout即可。

### 2.6 Regfile

这一模块用于读写寄存器。

输入接口为clk、5位寄存器地址ra1、ra2、wa3、写使能write_enable、写入数据wd3。输出接口为读出数据rd1、rd2。

### 2.7 Hazard

## 3、其他

1. signed'和$signed()有什么区别？

2. 进一步体会到了硬件编程和高级语言的不同。因为一个变量只允许assign一次，所以之前的结果不能覆盖，只能再新建变量赋值，对应到硬件上就又增加了一层。如果结构预先未经过审慎设计，电路和代码都会过分复杂。
