//--------------------------------------------------------------------Design------------------------------------------------------------
module encoder(input [7:0] D,output [3:0] y);
   assign y=(D==8'b00000001) ? 3'd0 :
    (D==8'b00000010) ? 3'd1 :
    (D==8'b00000100) ? 3'd2 :
    (D==8'b00001000) ? 3'd3 :
    (D==8'b00010000) ? 3'd4 :
    (D==8'b00100000) ? 3'd5 :
    (D==8'b01000000) ? 3'd6 :
    (D==8'b10000000) ? 3'd7 :
    2'bxxx;
endmodule 
//--------------------------------------------------------------Test_bench---------------------------------------------------------------
module tb; 
  reg [7:0] D;
  wire [3:0] y ;

  encoder  e(D,y);
initial begin 
  $monitor ("D=%b-->y=%b",D,y);
#1;
 /* D=4'b0001;   #1;
  D=4'b0010; ;#1;
  D=4'b0100; ;#1;
  D=4'b1000; ;#1;*/
//--------or-------------or--------------------------
 
 repeat (10) begin
D=$random ;
#7;
  end 
end
  endmodule
