TimeQuest Timing Analyzer report for PLL
Sat Apr 09 11:49:36 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 17. Slow 1200mV 85C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 56. Fast 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; PLL                                                                ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clk                                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clk }                                              ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { my_uart_rx:Umy_uart_rx|rx_rdy }                    ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 24.418 ; 40.95 MHz  ; 0.000 ; 12.209 ; 50.00      ; 105       ; 86          ;       ;        ;           ;            ; false    ; clk    ; UPLL|altpll_component|auto_generated|pll1|inclk[0] ; { UPLL|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 149.93 MHz ; 149.93 MHz      ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 195.27 MHz ; 195.27 MHz      ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;      ;
; 237.42 MHz ; 237.42 MHz      ; clk                                              ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.586 ; -146.989      ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -4.121 ; -162.221      ;
; clk                                              ; -0.180 ; -0.180        ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; clk                                              ; 0.229 ; 0.000         ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 0.354 ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.433 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.487 ; -86.246       ;
; clk                                              ; 9.783  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.940 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node           ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.586 ; switch[0][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.305      ;
; -6.586 ; switch[0][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.305      ;
; -6.553 ; switch[0][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 3.294      ;
; -6.510 ; switch[0][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 3.251      ;
; -6.440 ; switch[3][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 3.188      ;
; -6.439 ; switch[3][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 3.187      ;
; -6.436 ; switch[1][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 3.154      ;
; -6.436 ; switch[1][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 3.154      ;
; -6.422 ; switch[1][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 3.140      ;
; -6.422 ; switch[1][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 3.140      ;
; -6.404 ; switch[0][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 3.145      ;
; -6.397 ; switch[1][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 3.137      ;
; -6.381 ; switch[3][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 3.130      ;
; -6.380 ; switch[3][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 3.129      ;
; -6.373 ; switch[4][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 3.122      ;
; -6.372 ; switch[4][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 3.121      ;
; -6.366 ; switch[2][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.085      ;
; -6.366 ; switch[2][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.085      ;
; -6.365 ; switch[0][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.084      ;
; -6.365 ; switch[1][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 3.105      ;
; -6.354 ; switch[1][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 3.094      ;
; -6.335 ; switch[2][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 3.076      ;
; -6.321 ; switch[0][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 3.070      ;
; -6.308 ; switch[0][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.027      ;
; -6.297 ; switch[0][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 3.025      ;
; -6.297 ; switch[0][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 3.025      ;
; -6.287 ; switch[0][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.202     ; 3.037      ;
; -6.281 ; switch[0][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 3.000      ;
; -6.265 ; switch[3][4] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.983      ;
; -6.260 ; switch[1][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 3.000      ;
; -6.259 ; switch[1][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.977      ;
; -6.259 ; switch[1][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.977      ;
; -6.245 ; switch[1][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.985      ;
; -6.244 ; switch[0][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.202     ; 2.994      ;
; -6.231 ; switch[1][2] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.949      ;
; -6.217 ; switch[1][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.957      ;
; -6.202 ; switch[3][4] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.942      ;
; -6.201 ; switch[3][4] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.941      ;
; -6.201 ; switch[1][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.919      ;
; -6.197 ; switch[2][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.202     ; 2.947      ;
; -6.181 ; switch[3][4] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.929      ;
; -6.179 ; switch[1][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.919      ;
; -6.175 ; switch[1][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.915      ;
; -6.170 ; switch[2][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.898      ;
; -6.170 ; switch[2][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.898      ;
; -6.169 ; switch[3][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.887      ;
; -6.165 ; switch[1][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.913      ;
; -6.158 ; switch[1][2] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.876      ;
; -6.147 ; switch[1][2] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.865      ;
; -6.144 ; switch[1][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.862      ;
; -6.143 ; switch[3][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.884      ;
; -6.142 ; switch[3][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.883      ;
; -6.135 ; switch[0][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.202     ; 2.885      ;
; -6.135 ; switch[4][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.876      ;
; -6.134 ; switch[4][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.875      ;
; -6.118 ; switch[2][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.837      ;
; -6.118 ; switch[2][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.837      ;
; -6.117 ; switch[1][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.835      ;
; -6.110 ; switch[3][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.829      ;
; -6.108 ; switch[1][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.212     ; 2.848      ;
; -6.102 ; switch[4][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.821      ;
; -6.088 ; switch[2][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.807      ;
; -6.076 ; switch[0][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.804      ;
; -6.062 ; switch[2][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.803      ;
; -6.058 ; switch[2][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.799      ;
; -6.057 ; switch[3][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.775      ;
; -6.055 ; switch[0][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.194     ; 2.813      ;
; -6.048 ; switch[1][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.766      ;
; -6.037 ; switch[0][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.756      ;
; -6.037 ; switch[0][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.233     ; 2.756      ;
; -6.028 ; switch[1][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.776      ;
; -6.020 ; switch[0][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.761      ;
; -6.019 ; switch[0][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.747      ;
; -6.012 ; switch[3][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.760      ;
; -6.011 ; switch[3][4] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.759      ;
; -6.007 ; delay[2]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.692     ; 2.267      ;
; -5.995 ; switch[3][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.204     ; 2.743      ;
; -5.992 ; switch[0][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.720      ;
; -5.981 ; switch[1][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.699      ;
; -5.971 ; delay[3]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.692     ; 2.231      ;
; -5.960 ; switch[2][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.709      ;
; -5.959 ; switch[2][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.708      ;
; -5.954 ; switch[1][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.234     ; 2.672      ;
; -5.953 ; switch[3][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.702      ;
; -5.952 ; switch[3][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.701      ;
; -5.945 ; switch[0][0] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.694      ;
; -5.945 ; switch[4][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.694      ;
; -5.944 ; switch[4][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.693      ;
; -5.941 ; delay[3]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.692     ; 2.201      ;
; -5.937 ; switch[2][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.202     ; 2.687      ;
; -5.936 ; switch[3][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.685      ;
; -5.934 ; switch[4][3] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.211     ; 2.675      ;
; -5.928 ; switch[4][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.677      ;
; -5.914 ; switch[0][1] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.194     ; 2.672      ;
; -5.913 ; switch[0][0] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.662      ;
; -5.910 ; switch[2][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.638      ;
; -5.910 ; switch[2][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.638      ;
; -5.907 ; switch[0][2] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.203     ; 2.656      ;
; -5.901 ; switch[2][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.224     ; 2.629      ;
; -5.877 ; delay[2]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.692     ; 2.137      ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                   ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.121 ; databag[1][5] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 5.030      ;
; -4.108 ; databag[1][5] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 5.027      ;
; -4.108 ; databag[1][5] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 5.027      ;
; -4.055 ; databag[1][5] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.974      ;
; -4.055 ; databag[1][5] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.974      ;
; -4.031 ; databag[1][6] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.940      ;
; -4.019 ; databag[1][5] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.936      ;
; -4.018 ; databag[1][6] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.937      ;
; -4.018 ; databag[1][6] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.937      ;
; -4.018 ; databag[1][4] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.928      ;
; -4.007 ; databag[1][5] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.916      ;
; -4.006 ; databag[1][5] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.915      ;
; -4.005 ; databag[1][4] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.925      ;
; -4.005 ; databag[1][4] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.925      ;
; -3.968 ; databag[1][5] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.885      ;
; -3.965 ; databag[1][6] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.884      ;
; -3.965 ; databag[1][6] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.884      ;
; -3.956 ; databag[1][5] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.873      ;
; -3.954 ; databag[1][5] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.871      ;
; -3.952 ; databag[1][4] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.872      ;
; -3.952 ; databag[1][4] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.872      ;
; -3.930 ; databag[1][5] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.847      ;
; -3.929 ; databag[1][6] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.846      ;
; -3.919 ; databag[1][5] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.836      ;
; -3.919 ; databag[1][5] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.836      ;
; -3.917 ; databag[1][6] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.826      ;
; -3.916 ; databag[1][5] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.833      ;
; -3.916 ; databag[1][6] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.825      ;
; -3.916 ; databag[1][4] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.834      ;
; -3.910 ; databag[1][5] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.827      ;
; -3.906 ; databag[1][0] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.816      ;
; -3.904 ; databag[1][4] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.814      ;
; -3.903 ; databag[1][4] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.813      ;
; -3.901 ; databag[1][5] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.818      ;
; -3.893 ; databag[1][0] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.813      ;
; -3.893 ; databag[1][0] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.813      ;
; -3.878 ; databag[1][6] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.795      ;
; -3.866 ; databag[1][6] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.783      ;
; -3.865 ; databag[1][5] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.784      ;
; -3.865 ; databag[1][4] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.783      ;
; -3.864 ; databag[1][5] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.783      ;
; -3.864 ; databag[1][6] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.781      ;
; -3.856 ; databag[1][4] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.774      ;
; -3.856 ; databag[1][4] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.774      ;
; -3.853 ; databag[1][4] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.771      ;
; -3.853 ; databag[1][4] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.771      ;
; -3.851 ; databag[1][4] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.769      ;
; -3.847 ; databag[1][4] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.765      ;
; -3.840 ; databag[1][0] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.760      ;
; -3.840 ; databag[1][0] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.760      ;
; -3.840 ; databag[1][6] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.757      ;
; -3.827 ; databag[1][4] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.745      ;
; -3.825 ; databag[1][6] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.742      ;
; -3.825 ; databag[1][6] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.742      ;
; -3.822 ; databag[1][6] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.739      ;
; -3.816 ; databag[1][6] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.733      ;
; -3.811 ; databag[1][6] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.728      ;
; -3.810 ; databag[1][5] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.727      ;
; -3.804 ; databag[1][0] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.722      ;
; -3.798 ; databag[1][4] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.716      ;
; -3.792 ; databag[1][0] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.702      ;
; -3.791 ; databag[1][0] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.701      ;
; -3.775 ; databag[1][6] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.694      ;
; -3.774 ; databag[1][6] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.693      ;
; -3.762 ; databag[1][4] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.682      ;
; -3.761 ; databag[1][4] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.681      ;
; -3.753 ; databag[1][3] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.662      ;
; -3.753 ; databag[1][0] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.671      ;
; -3.747 ; databag[1][4] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.665      ;
; -3.741 ; databag[1][0] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.659      ;
; -3.740 ; databag[1][3] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.659      ;
; -3.740 ; databag[1][3] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.659      ;
; -3.739 ; databag[1][0] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.657      ;
; -3.716 ; databag[1][6] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.633      ;
; -3.715 ; databag[1][0] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.633      ;
; -3.708 ; databag[1][1] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.618      ;
; -3.695 ; databag[1][1] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.615      ;
; -3.695 ; databag[1][1] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.615      ;
; -3.687 ; databag[1][3] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.606      ;
; -3.687 ; databag[1][3] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.606      ;
; -3.686 ; databag[1][0] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.604      ;
; -3.677 ; databag[1][7] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.586      ;
; -3.664 ; databag[1][7] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.583      ;
; -3.664 ; databag[1][7] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.583      ;
; -3.657 ; databag[1][5] ; switch[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.575      ;
; -3.651 ; databag[1][3] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.568      ;
; -3.650 ; databag[1][0] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.570      ;
; -3.649 ; databag[1][0] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.569      ;
; -3.642 ; databag[1][1] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.562      ;
; -3.642 ; databag[1][1] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.562      ;
; -3.639 ; databag[1][3] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.548      ;
; -3.638 ; databag[1][3] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.092     ; 4.547      ;
; -3.611 ; databag[1][7] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.530      ;
; -3.611 ; databag[1][7] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.530      ;
; -3.606 ; databag[1][1] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.083     ; 4.524      ;
; -3.600 ; databag[1][3] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.517      ;
; -3.594 ; databag[1][1] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.504      ;
; -3.593 ; databag[1][1] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.091     ; 4.503      ;
; -3.588 ; databag[1][3] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.505      ;
; -3.586 ; databag[1][3] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.503      ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.180 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.518      ; 3.450      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.518      ; 3.584      ;
; 15.788 ; my_uart_rx:Umy_uart_rx|uart_rx0 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.084     ; 4.129      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.803 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.068     ; 4.130      ;
; 15.884 ; my_uart_rx:Umy_uart_rx|uart_rx2 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.084     ; 4.033      ;
; 15.890 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 20.000       ; -0.071     ; 4.040      ;
; 15.943 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 20.000       ; -0.071     ; 3.987      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.002 ; speed_setting:Uspeed_rx|cnt[14] ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.006 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.918      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.055 ; speed_setting:Uspeed_rx|cnt[13] ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.865      ;
; 16.057 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 20.000       ; -0.071     ; 3.873      ;
; 16.115 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 20.000       ; -0.071     ; 3.815      ;
; 16.141 ; my_uart_rx:Umy_uart_rx|uart_rx1 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.084     ; 3.776      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.154 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.766      ;
; 16.220 ; my_uart_rx:Umy_uart_rx|uart_rx3 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.084     ; 3.697      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.295 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.077     ; 3.629      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.306 ; speed_setting:Uspeed_rx|cnt[7]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.614      ;
; 16.342 ; speed_setting:Uspeed_rx|cnt[12] ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.578      ;
; 16.342 ; speed_setting:Uspeed_rx|cnt[12] ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.081     ; 3.578      ;
+--------+---------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.229 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.615      ; 3.347      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.509 ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.803      ;
; 0.510 ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.804      ;
; 0.558 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.852      ;
; 0.570 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.615      ; 3.188      ;
; 0.706 ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.000      ;
; 0.761 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.786 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.839 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.133      ;
; 0.936 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.230      ;
; 0.936 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.230      ;
; 0.946 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.974 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.268      ;
; 0.975 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.269      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.287      ;
; 1.007 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.084      ; 1.303      ;
; 1.009 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.084      ; 1.305      ;
; 1.009 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.084      ; 1.305      ;
; 1.010 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.084      ; 1.306      ;
; 1.091 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.093 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.387      ;
; 1.095 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.389      ;
; 1.102 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.396      ;
; 1.116 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.179 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.473      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 0.000        ; 0.085      ; 1.487      ;
; 1.201 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.495      ;
; 1.202 ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 0.000        ; 0.085      ; 1.499      ;
; 1.214 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.508      ;
; 1.235 ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 0.000        ; 0.085      ; 1.532      ;
; 1.247 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.552      ;
; 1.258 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.566      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                         ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.354 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.726      ;
; 0.354 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.726      ;
; 0.356 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.728      ;
; 0.383 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 1.754      ;
; 0.386 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.758      ;
; 0.394 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.766      ;
; 0.396 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.768      ;
; 0.406 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.778      ;
; 0.406 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.778      ;
; 0.409 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 1.780      ;
; 0.430 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.802      ;
; 0.430 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.802      ;
; 0.452 ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.758      ;
; 0.473 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.845      ;
; 0.523 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.895      ;
; 0.531 ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.824      ;
; 0.574 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 1.945      ;
; 0.624 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 1.996      ;
; 0.678 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.050      ;
; 0.774 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.146      ;
; 0.781 ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.074      ;
; 0.812 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.183      ;
; 0.853 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.225      ;
; 0.854 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.226      ;
; 0.920 ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.214      ;
; 0.926 ; databag[2][1]                     ; delay[3]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.220      ;
; 0.932 ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.226      ;
; 0.966 ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.259      ;
; 0.970 ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.263      ;
; 0.971 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.343      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.022 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.394      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.396      ;
; 1.030 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.402      ;
; 1.067 ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.361      ;
; 1.072 ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.366      ;
; 1.075 ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.369      ;
; 1.138 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.510      ;
; 1.138 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.510      ;
; 1.138 ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.432      ;
; 1.147 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.519      ;
; 1.151 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.523      ;
; 1.178 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.550      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.185 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.557      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.561      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.561      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.561      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.561      ;
; 1.190 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.561      ;
; 1.192 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.563      ;
; 1.192 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.563      ;
; 1.192 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.563      ;
; 1.192 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.563      ;
; 1.192 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.563      ;
; 1.194 ; direction_y[0]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.487      ;
; 1.202 ; direction_y[3]                    ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.496      ;
; 1.237 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.607      ;
; 1.237 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.607      ;
; 1.237 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.607      ;
; 1.239 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.609      ;
; 1.239 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.609      ;
; 1.239 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.128      ; 2.609      ;
; 1.239 ; databag[1][4]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.532      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][0]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.250 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][0]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.621      ;
; 1.252 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.130      ; 2.624      ;
; 1.252 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.623      ;
; 1.252 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.129      ; 2.623      ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.433 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.466 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.512 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.804      ;
; 0.764 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.769 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.061      ;
; 1.108 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.400      ;
; 1.117 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.412      ;
; 1.126 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.128 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.135 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.137 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.429      ;
; 1.212 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.504      ;
; 1.217 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.509      ;
; 1.226 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.518      ;
; 1.235 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.527      ;
; 1.248 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.255 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.547      ;
; 1.257 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.260 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.552      ;
; 1.264 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.556      ;
; 1.266 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.275 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.288 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.600      ;
; 1.370 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.683      ;
; 1.388 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.390 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.682      ;
; 1.397 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.689      ;
; 1.398 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
; 1.399 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.691      ;
; 1.406 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.698      ;
; 1.415 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.707      ;
; 1.470 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.762      ;
; 1.470 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.782      ;
; 1.528 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.820      ;
; 1.529 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.821      ;
; 1.537 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.829      ;
; 1.538 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.830      ;
; 1.550 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.842      ;
; 1.559 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.851      ;
; 1.590 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.882      ;
; 1.593 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.885      ;
; 1.595 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.908      ;
; 1.631 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.923      ;
; 1.633 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.925      ;
; 1.636 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.928      ;
; 1.664 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.956      ;
; 1.668 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.960      ;
; 1.673 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.965      ;
; 1.684 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.976      ;
; 1.690 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.982      ;
; 1.692 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.984      ;
; 1.693 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.985      ;
; 1.694 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.986      ;
; 1.699 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.991      ;
; 1.730 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.022      ;
; 1.733 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.025      ;
; 1.771 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.063      ;
; 1.776 ; addr[0][0][0] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.068      ;
; 1.803 ; addr[0][0][8] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.095      ;
; 1.808 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.100      ;
; 1.813 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.105      ;
; 1.824 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.116      ;
; 1.830 ; addr[0][0][0] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.122      ;
; 1.833 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.125      ;
; 1.834 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.126      ;
; 1.839 ; addr[0][0][2] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.131      ;
; 1.873 ; addr[0][0][4] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.165      ;
; 1.911 ; addr[0][0][2] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.203      ;
; 1.916 ; addr[0][0][0] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.208      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                           ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.808 ; 9.996        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.934 ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934 ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[0]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[1]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[2]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[3]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[4]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[5]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[6]|clk                                 ;
; 9.946 ; 9.946        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[7]|clk                                 ;
; 9.947 ; 9.947        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|bps_start|clk                                  ;
; 9.947 ; 9.947        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[0]|clk                                     ;
; 9.947 ; 9.947        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[1]|clk                                     ;
; 9.947 ; 9.947        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[2]|clk                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.940 ; 12.175       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.940 ; 12.175       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.964 ; 12.152       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.965 ; 12.153       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.965 ; 12.153       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.965 ; 12.153       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.965 ; 12.153       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.965 ; 12.153       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.976 ; 12.164       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.976 ; 12.164       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.976 ; 12.164       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.976 ; 12.164       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.976 ; 12.164       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.991 ; 12.226       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.991 ; 12.226       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.020 ; 12.240       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.033 ; 12.253       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 12.033 ; 12.253       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 12.033 ; 12.253       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 12.033 ; 12.253       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 12.033 ; 12.253       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 12.043 ; 12.263       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 12.043 ; 12.263       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 12.043 ; 12.263       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 12.043 ; 12.263       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 12.043 ; 12.263       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 2.743 ; 3.042 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.918 ; -2.142 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.800 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.781 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.847 ; 5.729 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 6.145 ; 5.977 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 5.945 ; 5.827 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 6.116 ; 5.960 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.594 ; 5.527 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.828 ; 5.700 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 6.186 ; 6.055 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.479 ; 5.386 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 6.152 ; 5.989 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 6.072 ; 6.067 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 7.480 ; 7.450 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 7.276 ; 7.293 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.573 ; 5.488 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 6.120 ; 5.956 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 6.143 ; 5.976 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 6.080 ; 5.958 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 9.814 ; 9.906 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.363 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.342 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.236 ; 5.120 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.522 ; 5.359 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 5.330 ; 5.214 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.492 ; 5.341 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 4.992 ; 4.926 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.218 ; 5.093 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 5.556 ; 5.428 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 4.882 ; 4.791 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.529 ; 5.370 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.452 ; 5.446 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 6.855 ; 6.830 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 6.666 ; 6.684 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 4.974 ; 4.889 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.499 ; 5.339 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.520 ; 5.358 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.457 ; 5.339 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 9.431 ; 9.521 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                               ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                                          ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; 156.79 MHz ; 156.79 MHz      ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 210.08 MHz ; 210.08 MHz      ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;                                                               ;
; 251.45 MHz ; 250.0 MHz       ; clk                                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.045 ; -134.524      ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -3.760 ; -147.782      ;
; clk                                              ; -0.045 ; -0.045        ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 0.199 ; 0.000         ;
; clk                                              ; 0.339 ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.386 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.487 ; -86.414       ;
; clk                                              ; 9.772  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.919 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node           ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.045 ; switch[0][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 3.055      ;
; -6.045 ; switch[0][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 3.055      ;
; -6.011 ; switch[0][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 3.041      ;
; -5.979 ; switch[0][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 3.009      ;
; -5.945 ; switch[1][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.953      ;
; -5.945 ; switch[1][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.953      ;
; -5.919 ; switch[3][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.956      ;
; -5.918 ; switch[3][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.955      ;
; -5.916 ; switch[3][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.949      ;
; -5.915 ; switch[3][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.948      ;
; -5.893 ; switch[1][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.901      ;
; -5.893 ; switch[1][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.901      ;
; -5.881 ; switch[1][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.909      ;
; -5.872 ; switch[1][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.900      ;
; -5.864 ; switch[0][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.894      ;
; -5.851 ; switch[2][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.861      ;
; -5.851 ; switch[2][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.861      ;
; -5.849 ; switch[1][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.877      ;
; -5.843 ; switch[0][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.853      ;
; -5.842 ; switch[4][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.880      ;
; -5.841 ; switch[4][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.879      ;
; -5.823 ; switch[2][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.853      ;
; -5.792 ; switch[0][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.830      ;
; -5.784 ; switch[0][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.794      ;
; -5.779 ; switch[0][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.796      ;
; -5.779 ; switch[0][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.796      ;
; -5.770 ; switch[0][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.807      ;
; -5.760 ; switch[0][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.770      ;
; -5.754 ; switch[1][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.782      ;
; -5.749 ; switch[1][2] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.757      ;
; -5.745 ; switch[1][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.753      ;
; -5.745 ; switch[1][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.753      ;
; -5.745 ; switch[3][4] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.948     ; 2.750      ;
; -5.743 ; switch[3][4] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.776      ;
; -5.738 ; switch[0][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.775      ;
; -5.727 ; switch[1][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.755      ;
; -5.722 ; switch[1][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.750      ;
; -5.711 ; switch[1][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.739      ;
; -5.708 ; switch[3][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.924     ; 2.737      ;
; -5.707 ; switch[3][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.924     ; 2.736      ;
; -5.705 ; switch[3][4] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.928     ; 2.730      ;
; -5.704 ; switch[3][4] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.928     ; 2.729      ;
; -5.702 ; switch[1][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.730      ;
; -5.700 ; switch[2][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.737      ;
; -5.691 ; switch[1][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.699      ;
; -5.690 ; switch[2][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.700      ;
; -5.690 ; switch[2][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.700      ;
; -5.684 ; switch[1][2] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.692      ;
; -5.681 ; switch[3][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.944     ; 2.690      ;
; -5.678 ; switch[3][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.948     ; 2.683      ;
; -5.666 ; switch[1][2] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.674      ;
; -5.662 ; switch[1][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.917     ; 2.698      ;
; -5.658 ; switch[2][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.675      ;
; -5.657 ; switch[2][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.674      ;
; -5.632 ; switch[1][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.640      ;
; -5.631 ; switch[4][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.661      ;
; -5.630 ; switch[4][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.660      ;
; -5.616 ; switch[0][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.653      ;
; -5.608 ; switch[1][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.616      ;
; -5.604 ; switch[4][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.614      ;
; -5.600 ; switch[1][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.925     ; 2.628      ;
; -5.593 ; switch[2][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.623      ;
; -5.590 ; switch[2][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.600      ;
; -5.584 ; switch[2][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.614      ;
; -5.577 ; switch[0][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.594      ;
; -5.556 ; switch[0][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.566      ;
; -5.556 ; switch[0][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.943     ; 2.566      ;
; -5.551 ; switch[0][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.908     ; 2.596      ;
; -5.549 ; switch[3][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.557      ;
; -5.545 ; switch[1][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.553      ;
; -5.535 ; switch[1][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.917     ; 2.571      ;
; -5.530 ; switch[0][0] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.568      ;
; -5.518 ; switch[0][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.535      ;
; -5.515 ; switch[0][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.545      ;
; -5.514 ; switch[3][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.551      ;
; -5.513 ; switch[3][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.550      ;
; -5.511 ; switch[3][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.544      ;
; -5.510 ; switch[3][4] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.543      ;
; -5.499 ; switch[3][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.536      ;
; -5.496 ; switch[3][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.920     ; 2.529      ;
; -5.494 ; switch[0][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.511      ;
; -5.486 ; switch[0][0] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.524      ;
; -5.484 ; switch[1][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.492      ;
; -5.479 ; switch[2][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.916     ; 2.516      ;
; -5.474 ; switch[0][1] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.908     ; 2.519      ;
; -5.460 ; switch[4][3] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.923     ; 2.490      ;
; -5.460 ; switch[1][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.945     ; 2.468      ;
; -5.452 ; switch[0][2] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.490      ;
; -5.449 ; switch[2][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.487      ;
; -5.448 ; switch[2][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.486      ;
; -5.447 ; delay[2]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.351     ; 2.049      ;
; -5.437 ; switch[2][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.454      ;
; -5.437 ; switch[4][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.475      ;
; -5.436 ; switch[2][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.453      ;
; -5.436 ; switch[4][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.474      ;
; -5.422 ; switch[4][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.460      ;
; -5.406 ; switch[0][0] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.915     ; 2.444      ;
; -5.398 ; switch[0][1] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.908     ; 2.443      ;
; -5.394 ; delay[3]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.351     ; 1.996      ;
; -5.391 ; switch[2][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.936     ; 2.408      ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                    ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.760 ; databag[1][5] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.678      ;
; -3.742 ; databag[1][5] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.668      ;
; -3.742 ; databag[1][5] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.668      ;
; -3.707 ; databag[1][6] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.625      ;
; -3.698 ; databag[1][5] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.624      ;
; -3.698 ; databag[1][5] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.624      ;
; -3.689 ; databag[1][6] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.615      ;
; -3.689 ; databag[1][6] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.615      ;
; -3.677 ; databag[1][5] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.602      ;
; -3.646 ; databag[1][5] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.564      ;
; -3.645 ; databag[1][5] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.563      ;
; -3.645 ; databag[1][6] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.571      ;
; -3.645 ; databag[1][6] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.571      ;
; -3.634 ; databag[1][5] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.559      ;
; -3.629 ; databag[1][5] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.554      ;
; -3.629 ; databag[1][5] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.554      ;
; -3.628 ; databag[1][5] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.553      ;
; -3.624 ; databag[1][5] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.549      ;
; -3.624 ; databag[1][6] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.549      ;
; -3.620 ; databag[1][5] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.545      ;
; -3.618 ; databag[1][5] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.543      ;
; -3.617 ; databag[1][4] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.535      ;
; -3.599 ; databag[1][4] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.525      ;
; -3.599 ; databag[1][4] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.525      ;
; -3.593 ; databag[1][6] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.511      ;
; -3.592 ; databag[1][6] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.510      ;
; -3.581 ; databag[1][6] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.506      ;
; -3.580 ; databag[1][5] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.505      ;
; -3.576 ; databag[1][6] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.501      ;
; -3.576 ; databag[1][6] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.501      ;
; -3.575 ; databag[1][6] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.500      ;
; -3.571 ; databag[1][6] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.496      ;
; -3.568 ; databag[1][4] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.493      ;
; -3.567 ; databag[1][6] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.492      ;
; -3.565 ; databag[1][6] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.490      ;
; -3.563 ; databag[1][4] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.488      ;
; -3.563 ; databag[1][4] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.488      ;
; -3.563 ; databag[1][4] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.488      ;
; -3.558 ; databag[1][4] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.483      ;
; -3.555 ; databag[1][5] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.480      ;
; -3.555 ; databag[1][4] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.481      ;
; -3.555 ; databag[1][4] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.481      ;
; -3.547 ; databag[1][4] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.465      ;
; -3.547 ; databag[1][4] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.465      ;
; -3.527 ; databag[1][6] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.452      ;
; -3.523 ; databag[1][0] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.441      ;
; -3.517 ; databag[1][5] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.443      ;
; -3.516 ; databag[1][5] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.442      ;
; -3.506 ; databag[1][5] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.431      ;
; -3.505 ; databag[1][0] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.431      ;
; -3.505 ; databag[1][0] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.431      ;
; -3.502 ; databag[1][6] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.427      ;
; -3.485 ; databag[1][4] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.410      ;
; -3.477 ; databag[1][4] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.402      ;
; -3.475 ; databag[1][4] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.400      ;
; -3.464 ; databag[1][6] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.390      ;
; -3.463 ; databag[1][6] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.389      ;
; -3.461 ; databag[1][0] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.387      ;
; -3.461 ; databag[1][0] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.387      ;
; -3.453 ; databag[1][6] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.378      ;
; -3.449 ; databag[1][4] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.374      ;
; -3.440 ; databag[1][0] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.365      ;
; -3.440 ; databag[1][4] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.365      ;
; -3.437 ; databag[1][4] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.362      ;
; -3.435 ; databag[1][3] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.353      ;
; -3.417 ; databag[1][3] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.343      ;
; -3.417 ; databag[1][3] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.343      ;
; -3.409 ; databag[1][0] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.327      ;
; -3.408 ; databag[1][0] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.326      ;
; -3.391 ; databag[1][0] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.316      ;
; -3.383 ; databag[1][0] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.308      ;
; -3.381 ; databag[1][0] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.306      ;
; -3.374 ; databag[1][4] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.300      ;
; -3.373 ; databag[1][3] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.299      ;
; -3.373 ; databag[1][3] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.299      ;
; -3.373 ; databag[1][4] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.299      ;
; -3.360 ; databag[1][7] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.278      ;
; -3.352 ; databag[1][3] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.277      ;
; -3.345 ; databag[1][5] ; switch[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.270      ;
; -3.343 ; databag[1][0] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.268      ;
; -3.342 ; databag[1][7] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.268      ;
; -3.342 ; databag[1][7] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.268      ;
; -3.337 ; databag[1][1] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.255      ;
; -3.321 ; databag[1][3] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.239      ;
; -3.320 ; databag[1][3] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.084     ; 4.238      ;
; -3.319 ; databag[1][1] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.245      ;
; -3.319 ; databag[1][1] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.245      ;
; -3.318 ; databag[1][0] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.243      ;
; -3.317 ; databag[1][5] ; switch[3][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.073     ; 4.246      ;
; -3.309 ; databag[1][3] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.234      ;
; -3.304 ; databag[1][5] ; switch[1][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.230      ;
; -3.304 ; databag[1][3] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.229      ;
; -3.304 ; databag[1][3] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.229      ;
; -3.303 ; databag[1][3] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.228      ;
; -3.299 ; databag[1][3] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.224      ;
; -3.298 ; databag[1][7] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.224      ;
; -3.298 ; databag[1][7] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.076     ; 4.224      ;
; -3.295 ; databag[1][3] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.220      ;
; -3.293 ; databag[1][3] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.218      ;
; -3.292 ; databag[1][6] ; switch[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.077     ; 4.217      ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.045 ; my_uart_rx:Umy_uart_rx|rx_rdy    ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.315      ; 3.092      ;
; 0.111  ; my_uart_rx:Umy_uart_rx|rx_rdy    ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.315      ; 3.436      ;
; 16.023 ; my_uart_rx:Umy_uart_rx|uart_rx0  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.075     ; 3.904      ;
; 16.064 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 20.000       ; -0.063     ; 3.875      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.076 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.058     ; 3.868      ;
; 16.078 ; my_uart_rx:Umy_uart_rx|uart_rx2  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.075     ; 3.849      ;
; 16.114 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 20.000       ; -0.063     ; 3.825      ;
; 16.223 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 20.000       ; -0.063     ; 3.716      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.237 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.699      ;
; 16.278 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 20.000       ; -0.063     ; 3.661      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.296 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.633      ;
; 16.337 ; my_uart_rx:Umy_uart_rx|uart_rx1  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.075     ; 3.590      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.345 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.584      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.347 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.582      ;
; 16.412 ; my_uart_rx:Umy_uart_rx|uart_rx3  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.075     ; 3.515      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.464 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.472      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.523 ; speed_setting:Uspeed_rx|cnt[12]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.406      ;
; 16.562 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.374      ;
; 16.562 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.066     ; 3.374      ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                          ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.199 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 1.531      ;
; 0.204 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.535      ;
; 0.204 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.535      ;
; 0.226 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.557      ;
; 0.232 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.563      ;
; 0.237 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.568      ;
; 0.239 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.570      ;
; 0.254 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.585      ;
; 0.254 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.585      ;
; 0.266 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.597      ;
; 0.267 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.598      ;
; 0.275 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.606      ;
; 0.315 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 1.647      ;
; 0.359 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.690      ;
; 0.401 ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.684      ;
; 0.418 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.749      ;
; 0.457 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.788      ;
; 0.490 ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.758      ;
; 0.519 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.850      ;
; 0.577 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 1.909      ;
; 0.636 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 1.967      ;
; 0.650 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 1.982      ;
; 0.693 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.025      ;
; 0.727 ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.995      ;
; 0.766 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.098      ;
; 0.814 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.146      ;
; 0.814 ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.083      ;
; 0.817 ; databag[2][1]                     ; delay[3]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.086      ;
; 0.823 ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.092      ;
; 0.871 ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 1.139      ;
; 0.875 ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 1.143      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.876 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.208      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.879 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.211      ;
; 0.903 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.235      ;
; 0.916 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.248      ;
; 0.929 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.261      ;
; 0.930 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.262      ;
; 0.939 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.271      ;
; 0.951 ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.220      ;
; 0.957 ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.226      ;
; 0.960 ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.229      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 0.993 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.325      ;
; 1.009 ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.278      ;
; 1.019 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.351      ;
; 1.025 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.356      ;
; 1.025 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.356      ;
; 1.025 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.356      ;
; 1.025 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.356      ;
; 1.025 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.356      ;
; 1.028 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.359      ;
; 1.028 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.359      ;
; 1.028 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.359      ;
; 1.028 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.359      ;
; 1.028 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.106      ; 2.359      ;
; 1.032 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.364      ;
; 1.045 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.107      ; 2.377      ;
; 1.066 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.393      ;
; 1.066 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.393      ;
; 1.066 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.393      ;
; 1.069 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.396      ;
; 1.069 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.396      ;
; 1.069 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.102      ; 2.396      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[1][0]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][0]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.409      ;
; 1.084 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.412      ;
; 1.084 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.412      ;
; 1.084 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.103      ; 2.412      ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                               ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.339 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.401      ; 3.205      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.481 ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.749      ;
; 0.486 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.401      ; 2.852      ;
; 0.521 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.789      ;
; 0.654 ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.705 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.733 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.785 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.053      ;
; 0.860 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.861 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.861 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.891 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.159      ;
; 0.892 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.075      ; 1.162      ;
; 0.892 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.160      ;
; 0.894 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.075      ; 1.164      ;
; 0.894 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.075      ; 1.164      ;
; 0.894 ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.075      ; 1.164      ;
; 0.943 ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.211      ;
; 1.020 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.023 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.054 ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 0.000        ; 0.078      ; 1.327      ;
; 1.065 ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 0.000        ; 0.078      ; 1.338      ;
; 1.094 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.362      ;
; 1.095 ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 0.000        ; 0.078      ; 1.368      ;
; 1.099 ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.113 ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.381      ;
; 1.120 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.127 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.148 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.163 ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.165 ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.433      ;
+-------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.386 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.669      ;
; 0.386 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.669      ;
; 0.387 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.669      ;
; 0.387 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 0.669      ;
; 0.419 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.684      ;
; 0.483 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.748      ;
; 0.709 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.977      ;
; 0.715 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.980      ;
; 0.717 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.982      ;
; 0.717 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.982      ;
; 1.017 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.282      ;
; 1.029 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.298      ;
; 1.034 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.299      ;
; 1.035 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.300      ;
; 1.036 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.301      ;
; 1.044 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.309      ;
; 1.045 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.310      ;
; 1.049 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.314      ;
; 1.079 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.344      ;
; 1.079 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.344      ;
; 1.089 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.354      ;
; 1.100 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.365      ;
; 1.117 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.382      ;
; 1.119 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.384      ;
; 1.121 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.386      ;
; 1.122 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.387      ;
; 1.125 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.390      ;
; 1.129 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.394      ;
; 1.130 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.395      ;
; 1.139 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.404      ;
; 1.151 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.416      ;
; 1.152 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.417      ;
; 1.153 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.418      ;
; 1.154 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.419      ;
; 1.156 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.421      ;
; 1.157 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.422      ;
; 1.166 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.431      ;
; 1.167 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.432      ;
; 1.204 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.487      ;
; 1.251 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.516      ;
; 1.252 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.517      ;
; 1.261 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.526      ;
; 1.273 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.538      ;
; 1.276 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.541      ;
; 1.278 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.543      ;
; 1.279 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.544      ;
; 1.285 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.568      ;
; 1.288 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.553      ;
; 1.306 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.571      ;
; 1.353 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.636      ;
; 1.373 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.638      ;
; 1.383 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.648      ;
; 1.383 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.648      ;
; 1.393 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.658      ;
; 1.398 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.663      ;
; 1.400 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.665      ;
; 1.417 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.700      ;
; 1.423 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.688      ;
; 1.425 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.690      ;
; 1.472 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.737      ;
; 1.487 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.752      ;
; 1.489 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.754      ;
; 1.490 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.755      ;
; 1.494 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.759      ;
; 1.500 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.765      ;
; 1.504 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.769      ;
; 1.505 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.770      ;
; 1.509 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.774      ;
; 1.515 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.780      ;
; 1.530 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.795      ;
; 1.532 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.797      ;
; 1.545 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.810      ;
; 1.547 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.812      ;
; 1.610 ; addr[0][0][8] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.875      ;
; 1.611 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.876      ;
; 1.612 ; addr[0][0][0] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.877      ;
; 1.616 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.881      ;
; 1.622 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.887      ;
; 1.626 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.891      ;
; 1.627 ; addr[0][0][0] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.892      ;
; 1.631 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.896      ;
; 1.637 ; addr[0][0][2] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.902      ;
; 1.654 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.919      ;
; 1.669 ; addr[0][0][4] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.934      ;
; 1.733 ; addr[0][0][3] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.998      ;
; 1.734 ; addr[0][0][0] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.999      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -0.002 ; 0.214        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.824 ; 10.008       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.826 ; 10.010       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.943 ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943 ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|bps_start|clk                                  ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[0]|clk                                     ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[1]|clk                                     ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[2]|clk                                     ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[3]|clk                                     ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_rdy|clk                                     ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[0]|clk                            ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[1]|clk                            ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[2]|clk                            ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[3]|clk                            ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[4]|clk                            ;
; 9.956 ; 9.956        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[5]|clk                            ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.919 ; 12.103       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.919 ; 12.103       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.919 ; 12.103       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.919 ; 12.103       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.919 ; 12.103       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.920 ; 12.104       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.930 ; 12.114       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.930 ; 12.114       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.930 ; 12.114       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.930 ; 12.114       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.930 ; 12.114       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.936 ; 12.166       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.936 ; 12.166       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.012 ; 12.242       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.012 ; 12.242       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.083 ; 12.299       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 12.083 ; 12.299       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 12.083 ; 12.299       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 12.083 ; 12.299       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 12.083 ; 12.299       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 12.092 ; 12.308       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 12.092 ; 12.308       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 12.092 ; 12.308       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 12.092 ; 12.308       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 12.092 ; 12.308       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 2.471 ; 2.571 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.725 ; -1.767 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.707 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.697 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.417 ; 5.224 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.715 ; 5.448 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 5.512 ; 5.308 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.715 ; 5.401 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.174 ; 5.039 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.400 ; 5.200 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 5.758 ; 5.511 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.072 ; 4.912 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.720 ; 5.460 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.605 ; 5.548 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 6.889 ; 6.691 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 6.677 ; 6.539 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.157 ; 5.001 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.690 ; 5.433 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.709 ; 5.447 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.682 ; 5.404 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 8.935 ; 9.203 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.301 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.290 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 4.854 ; 4.667 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.140 ; 4.882 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 4.945 ; 4.748 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.141 ; 4.838 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 4.620 ; 4.490 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 4.838 ; 4.645 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 5.178 ; 4.940 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 4.523 ; 4.367 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.144 ; 4.893 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.035 ; 4.978 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 6.314 ; 6.125 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 6.114 ; 5.983 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 4.604 ; 4.453 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.115 ; 4.868 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.134 ; 4.881 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.108 ; 4.840 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 8.564 ; 8.822 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -2.895 ; -65.407       ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.175 ; -36.233       ;
; clk                                              ; 0.132  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk                                              ; -0.083 ; -0.083        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 0.165  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.175  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.000 ; -58.000       ;
; clk                                              ; 9.435  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.937 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node           ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.895 ; switch[0][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.383      ;
; -2.895 ; switch[0][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.383      ;
; -2.893 ; switch[0][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.389      ;
; -2.872 ; switch[0][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.368      ;
; -2.856 ; switch[3][4] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.359      ;
; -2.856 ; switch[1][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.343      ;
; -2.856 ; switch[1][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.343      ;
; -2.854 ; switch[1][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.349      ;
; -2.839 ; switch[0][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.335      ;
; -2.826 ; switch[3][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.331      ;
; -2.826 ; switch[3][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.331      ;
; -2.819 ; switch[0][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.324      ;
; -2.819 ; switch[1][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.306      ;
; -2.819 ; switch[1][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.306      ;
; -2.819 ; switch[3][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.322      ;
; -2.819 ; switch[3][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.322      ;
; -2.818 ; switch[0][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.306      ;
; -2.817 ; switch[1][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.312      ;
; -2.802 ; switch[1][2] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.289      ;
; -2.796 ; switch[0][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.284      ;
; -2.796 ; switch[1][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.291      ;
; -2.793 ; switch[2][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.281      ;
; -2.793 ; switch[2][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.281      ;
; -2.793 ; switch[3][4] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.452     ; 1.279      ;
; -2.791 ; switch[2][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.287      ;
; -2.783 ; switch[0][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.271      ;
; -2.770 ; switch[1][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.257      ;
; -2.770 ; switch[1][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.257      ;
; -2.769 ; switch[1][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.264      ;
; -2.769 ; switch[4][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.274      ;
; -2.769 ; switch[4][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.274      ;
; -2.768 ; switch[1][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.263      ;
; -2.767 ; switch[1][2] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.254      ;
; -2.765 ; switch[1][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.260      ;
; -2.763 ; switch[1][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.258      ;
; -2.762 ; switch[3][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.258      ;
; -2.761 ; switch[3][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.257      ;
; -2.757 ; switch[1][2] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.244      ;
; -2.755 ; switch[3][4] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.444     ; 1.249      ;
; -2.754 ; switch[3][4] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.444     ; 1.248      ;
; -2.747 ; switch[1][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.242      ;
; -2.746 ; switch[0][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.243      ;
; -2.746 ; switch[0][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.243      ;
; -2.744 ; switch[0][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.249      ;
; -2.743 ; switch[1][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.434     ; 1.247      ;
; -2.742 ; switch[1][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.229      ;
; -2.737 ; switch[2][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.233      ;
; -2.733 ; switch[2][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.229      ;
; -2.723 ; switch[0][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.228      ;
; -2.720 ; switch[1][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.207      ;
; -2.717 ; switch[2][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.205      ;
; -2.717 ; switch[2][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.205      ;
; -2.717 ; switch[3][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.205      ;
; -2.714 ; switch[1][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.443     ; 1.209      ;
; -2.710 ; switch[3][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.452     ; 1.196      ;
; -2.707 ; switch[1][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.194      ;
; -2.707 ; switch[2][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.204      ;
; -2.707 ; switch[2][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.204      ;
; -2.705 ; switch[4][3] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.201      ;
; -2.704 ; switch[4][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.200      ;
; -2.695 ; switch[2][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.200      ;
; -2.694 ; switch[1][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.434     ; 1.198      ;
; -2.694 ; switch[2][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.182      ;
; -2.693 ; switch[0][0] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.198      ;
; -2.693 ; switch[1][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.180      ;
; -2.690 ; switch[0][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.195      ;
; -2.685 ; delay[3]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.961      ;
; -2.685 ; switch[0][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.173      ;
; -2.685 ; switch[0][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.173      ;
; -2.683 ; switch[0][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.179      ;
; -2.681 ; delay[3]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.957      ;
; -2.676 ; switch[3][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.163      ;
; -2.676 ; delay[2]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.952      ;
; -2.675 ; switch[4][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.163      ;
; -2.671 ; switch[1][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.158      ;
; -2.670 ; switch[0][0] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.175      ;
; -2.670 ; switch[0][1] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.424     ; 1.184      ;
; -2.669 ; switch[0][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.166      ;
; -2.658 ; switch[1][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.451     ; 1.145      ;
; -2.652 ; switch[0][1] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.424     ; 1.166      ;
; -2.647 ; switch[0][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.144      ;
; -2.644 ; switch[4][3] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.140      ;
; -2.644 ; switch[3][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.149      ;
; -2.643 ; switch[3][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.148      ;
; -2.639 ; delay[2]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.915      ;
; -2.637 ; switch[3][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.140      ;
; -2.636 ; switch[3][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.450     ; 1.124      ;
; -2.636 ; switch[3][4] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.139      ;
; -2.634 ; switch[0][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.441     ; 1.131      ;
; -2.633 ; switch[3][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.138      ;
; -2.628 ; switch[3][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.435     ; 1.131      ;
; -2.623 ; switch[2][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.442     ; 1.119      ;
; -2.618 ; delay[5]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.894      ;
; -2.617 ; delay[3]     ; rom_addr[0][0][7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.893      ;
; -2.615 ; switch[0][0] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.120      ;
; -2.615 ; switch[0][2] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.120      ;
; -2.614 ; delay[5]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.890      ;
; -2.613 ; delay[3]     ; rom_addr[0][0][6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.662     ; 0.889      ;
; -2.611 ; switch[2][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.116      ;
; -2.610 ; switch[2][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.433     ; 1.115      ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                    ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.175 ; databag[1][6] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.115      ;
; -1.165 ; databag[1][4] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.105      ;
; -1.157 ; databag[1][5] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.097      ;
; -1.152 ; databag[1][6] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.101      ;
; -1.152 ; databag[1][6] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.101      ;
; -1.142 ; databag[1][4] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.091      ;
; -1.142 ; databag[1][4] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.091      ;
; -1.135 ; databag[1][6] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.075      ;
; -1.135 ; databag[1][6] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.075      ;
; -1.134 ; databag[1][5] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.083      ;
; -1.134 ; databag[1][5] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.083      ;
; -1.129 ; databag[1][6] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.078      ;
; -1.129 ; databag[1][6] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.078      ;
; -1.125 ; databag[1][4] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.065      ;
; -1.125 ; databag[1][4] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.065      ;
; -1.119 ; databag[1][6] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.067      ;
; -1.119 ; databag[1][4] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.068      ;
; -1.119 ; databag[1][4] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.068      ;
; -1.117 ; databag[1][5] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.057      ;
; -1.117 ; databag[1][5] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.057      ;
; -1.111 ; databag[1][5] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.060      ;
; -1.111 ; databag[1][5] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.060      ;
; -1.105 ; databag[1][0] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.045      ;
; -1.095 ; databag[1][6] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.043      ;
; -1.094 ; databag[1][6] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.042      ;
; -1.093 ; databag[1][6] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.041      ;
; -1.092 ; databag[1][6] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.040      ;
; -1.085 ; databag[1][5] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.033      ;
; -1.082 ; databag[1][0] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.031      ;
; -1.082 ; databag[1][0] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.031      ;
; -1.079 ; databag[1][4] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.027      ;
; -1.072 ; databag[1][6] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.020      ;
; -1.071 ; databag[1][5] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.019      ;
; -1.070 ; databag[1][6] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.018      ;
; -1.070 ; databag[1][4] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.018      ;
; -1.066 ; databag[1][6] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.014      ;
; -1.066 ; databag[1][5] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.014      ;
; -1.065 ; databag[1][0] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.005      ;
; -1.065 ; databag[1][0] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 2.005      ;
; -1.065 ; databag[1][5] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.013      ;
; -1.064 ; databag[1][5] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.012      ;
; -1.063 ; databag[1][6] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.011      ;
; -1.062 ; databag[1][6] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.010      ;
; -1.060 ; databag[1][4] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.008      ;
; -1.059 ; databag[1][0] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.008      ;
; -1.059 ; databag[1][0] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.008      ;
; -1.056 ; databag[1][4] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.004      ;
; -1.053 ; databag[1][4] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.001      ;
; -1.052 ; databag[1][5] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.000      ;
; -1.052 ; databag[1][4] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 2.000      ;
; -1.050 ; databag[1][6] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.999      ;
; -1.049 ; databag[1][6] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.998      ;
; -1.048 ; databag[1][5] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.996      ;
; -1.048 ; databag[1][4] ; switch[4][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.996      ;
; -1.047 ; databag[1][4] ; switch[4][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.995      ;
; -1.046 ; databag[1][4] ; switch[4][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.994      ;
; -1.045 ; databag[1][5] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.993      ;
; -1.044 ; databag[1][5] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.992      ;
; -1.043 ; databag[1][4] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.991      ;
; -1.040 ; databag[1][4] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.989      ;
; -1.039 ; databag[1][4] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.988      ;
; -1.038 ; databag[1][5] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.986      ;
; -1.032 ; databag[1][5] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.981      ;
; -1.031 ; databag[1][5] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.980      ;
; -1.030 ; databag[1][6] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.978      ;
; -1.025 ; databag[1][1] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.965      ;
; -1.019 ; databag[1][0] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.967      ;
; -1.008 ; databag[1][7] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.948      ;
; -1.005 ; databag[1][5] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.953      ;
; -1.002 ; databag[1][1] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.951      ;
; -1.002 ; databag[1][1] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.951      ;
; -1.000 ; databag[1][0] ; switch[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.948      ;
; -0.996 ; databag[1][0] ; switch[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.944      ;
; -0.993 ; databag[1][0] ; switch[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.941      ;
; -0.992 ; databag[1][0] ; switch[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.940      ;
; -0.989 ; databag[1][3] ; switch[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.929      ;
; -0.985 ; databag[1][7] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.934      ;
; -0.985 ; databag[1][7] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.934      ;
; -0.985 ; databag[1][1] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.925      ;
; -0.985 ; databag[1][1] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.925      ;
; -0.983 ; databag[1][0] ; switch[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.931      ;
; -0.983 ; databag[1][4] ; switch[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.931      ;
; -0.980 ; databag[1][0] ; switch[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.929      ;
; -0.979 ; databag[1][1] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.928      ;
; -0.979 ; databag[1][1] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.928      ;
; -0.979 ; databag[1][0] ; switch[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.928      ;
; -0.968 ; databag[1][7] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.908      ;
; -0.968 ; databag[1][7] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.908      ;
; -0.966 ; databag[1][3] ; switch[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.915      ;
; -0.966 ; databag[1][3] ; switch[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.915      ;
; -0.962 ; databag[1][7] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.911      ;
; -0.962 ; databag[1][7] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.911      ;
; -0.954 ; databag[1][6] ; switch[1][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.903      ;
; -0.952 ; databag[1][7] ; switch[2][4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.900      ;
; -0.949 ; databag[1][3] ; switch[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.889      ;
; -0.949 ; databag[1][3] ; switch[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.047     ; 1.889      ;
; -0.943 ; databag[1][3] ; switch[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.892      ;
; -0.943 ; databag[1][3] ; switch[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.892      ;
; -0.939 ; databag[1][1] ; switch[4][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.039     ; 1.887      ;
; -0.937 ; databag[1][6] ; switch[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 1.886      ;
+--------+---------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.132  ; my_uart_rx:Umy_uart_rx|rx_rdy    ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.592      ;
; 0.810  ; my_uart_rx:Umy_uart_rx|rx_rdy    ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.414      ;
; 18.159 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.803      ;
; 18.188 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.774      ;
; 18.192 ; my_uart_rx:Umy_uart_rx|uart_rx2  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.039     ; 1.756      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.211 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.023     ; 1.753      ;
; 18.215 ; my_uart_rx:Umy_uart_rx|uart_rx0  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.039     ; 1.733      ;
; 18.229 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.733      ;
; 18.264 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.698      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.337 ; my_uart_rx:Umy_uart_rx|num[1]    ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.618      ;
; 18.360 ; my_uart_rx:Umy_uart_rx|uart_rx3  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.039     ; 1.588      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.365 ; speed_setting:Uspeed_rx|cnt[14]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.586      ;
; 18.369 ; my_uart_rx:Umy_uart_rx|uart_rx1  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; clk                           ; clk         ; 20.000       ; -0.039     ; 1.579      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.375 ; my_uart_rx:Umy_uart_rx|num[3]    ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.580      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.386 ; speed_setting:Uspeed_rx|cnt[13]  ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.565      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.395 ; speed_setting:Uspeed_rx|cnt[6]   ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.556      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[4]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[5]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[0]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[1]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[7]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.413 ; my_uart_rx:Umy_uart_rx|bps_start ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 20.000       ; -0.032     ; 1.542      ;
; 18.420 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.542      ;
; 18.442 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.520      ;
; 18.446 ; speed_setting:Uspeed_rx|clk_bps  ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 20.000       ; -0.025     ; 1.516      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
; 18.453 ; speed_setting:Uspeed_rx|cnt[3]   ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.498      ;
+--------+----------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.083 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.186      ; 1.322      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198  ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.200  ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.235  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.355      ;
; 0.271  ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.346  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.386  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.386  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.393  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.397  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.520      ;
; 0.399  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.522      ;
; 0.399  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.522      ;
; 0.399  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.522      ;
; 0.404  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.524      ;
; 0.409  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.529      ;
; 0.410  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.443  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.449  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.570      ;
; 0.449  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.450  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.477  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.489  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_data[3]      ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.612      ;
; 0.492  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_data[6]      ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.615      ;
; 0.497  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.617      ;
; 0.501  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.507  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_data[2]      ; clk                           ; clk         ; 0.000        ; 0.039      ; 0.630      ;
; 0.517  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.530  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.652      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                          ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.165 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.697      ;
; 0.165 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.697      ;
; 0.172 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.704      ;
; 0.181 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.713      ;
; 0.182 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.714      ;
; 0.186 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.718      ;
; 0.186 ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.307      ;
; 0.188 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.720      ;
; 0.188 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.720      ;
; 0.189 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.721      ;
; 0.193 ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.727      ;
; 0.197 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.729      ;
; 0.213 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.745      ;
; 0.215 ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.336      ;
; 0.220 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.753      ;
; 0.242 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.774      ;
; 0.250 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.782      ;
; 0.287 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.819      ;
; 0.300 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.832      ;
; 0.316 ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.852      ;
; 0.345 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.878      ;
; 0.350 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 0.882      ;
; 0.364 ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.485      ;
; 0.365 ; databag[2][1]                     ; delay[3]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.486      ;
; 0.369 ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.903      ;
; 0.373 ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.494      ;
; 0.377 ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.498      ;
; 0.396 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.929      ;
; 0.415 ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.536      ;
; 0.417 ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.538      ;
; 0.418 ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.539      ;
; 0.427 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.960      ;
; 0.453 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 0.986      ;
; 0.461 ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.582      ;
; 0.470 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.003      ;
; 0.470 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.003      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.477 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.010      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.480 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.013      ;
; 0.487 ; databag[1][4]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.608      ;
; 0.490 ; direction_y[3]                    ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.611      ;
; 0.492 ; direction_y[0]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.613      ;
; 0.496 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.029      ;
; 0.496 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.029      ;
; 0.499 ; direction_x[1]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.620      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.502 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.035      ;
; 0.513 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.046      ;
; 0.519 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.052      ;
; 0.527 ; direction_x[0]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; databag[1][1]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.650      ;
; 0.531 ; databag[2][2]                     ; delay[4]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; direction_y[3]                    ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.653      ;
; 0.536 ; databag[1][0]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.037      ; 0.657      ;
; 0.545 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.078      ;
; 0.547 ; direction_y[1]                    ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.667      ;
; 0.548 ; direction_y[1]                    ; switch[3][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.668      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.559 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.419      ; 1.092      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.094      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.094      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.094      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; direction_x[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.094      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.094      ;
; 0.565 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[0] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.097      ;
; 0.565 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[1] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.097      ;
; 0.565 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_y[2] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.418      ; 1.097      ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.175 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.192 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.198 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.321      ;
; 0.300 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.423      ;
; 0.302 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.428      ;
; 0.451 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.575      ;
; 0.452 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.575      ;
; 0.453 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.576      ;
; 0.456 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.579      ;
; 0.461 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.584      ;
; 0.461 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.584      ;
; 0.462 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.585      ;
; 0.464 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.587      ;
; 0.464 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.587      ;
; 0.465 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.588      ;
; 0.476 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.599      ;
; 0.484 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.607      ;
; 0.487 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.610      ;
; 0.488 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.611      ;
; 0.496 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.619      ;
; 0.497 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.620      ;
; 0.497 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.620      ;
; 0.498 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.621      ;
; 0.508 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.640      ;
; 0.514 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.637      ;
; 0.515 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.638      ;
; 0.516 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.639      ;
; 0.517 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.641      ;
; 0.519 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.642      ;
; 0.522 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.645      ;
; 0.527 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.650      ;
; 0.527 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.650      ;
; 0.530 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.653      ;
; 0.530 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.653      ;
; 0.546 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.678      ;
; 0.568 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.700      ;
; 0.581 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.704      ;
; 0.582 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.705      ;
; 0.584 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.707      ;
; 0.585 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.708      ;
; 0.585 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.708      ;
; 0.588 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.711      ;
; 0.590 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.713      ;
; 0.593 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.716      ;
; 0.596 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.719      ;
; 0.615 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.747      ;
; 0.636 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.759      ;
; 0.636 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.759      ;
; 0.639 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.762      ;
; 0.639 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.762      ;
; 0.642 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.765      ;
; 0.645 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.768      ;
; 0.646 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.769      ;
; 0.647 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.770      ;
; 0.650 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.773      ;
; 0.651 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.774      ;
; 0.654 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.777      ;
; 0.655 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.778      ;
; 0.656 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.779      ;
; 0.658 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.781      ;
; 0.659 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.782      ;
; 0.699 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.822      ;
; 0.702 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.825      ;
; 0.705 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.828      ;
; 0.705 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.828      ;
; 0.708 ; addr[0][0][0] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.831      ;
; 0.708 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.831      ;
; 0.709 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.832      ;
; 0.711 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.834      ;
; 0.712 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.835      ;
; 0.721 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.844      ;
; 0.722 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.845      ;
; 0.725 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.848      ;
; 0.749 ; addr[0][0][8] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.872      ;
; 0.768 ; addr[0][0][2] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.891      ;
; 0.771 ; addr[0][0][0] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.894      ;
; 0.771 ; addr[0][0][2] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.894      ;
; 0.774 ; addr[0][0][0] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.897      ;
; 0.774 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.897      ;
; 0.775 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.898      ;
; 0.777 ; addr[0][0][3] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.900      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                              ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|bps_start|clk                                  ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[0]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[1]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[2]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|num[3]|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[0]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[1]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[2]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[3]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[4]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[5]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[6]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_data[7]|clk                                 ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_rdy|clk                                     ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[7]|clk                            ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|clk_bps|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[0]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[10]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[11]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[12]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[13]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[14]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[15]|clk                                      ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[1]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[2]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[3]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[4]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[5]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[6]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[7]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[8]|clk                                       ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Uspeed_rx|cnt[9]|clk                                       ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[0]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[1]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[2]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[3]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[4]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[5]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|rx_temp_data[6]|clk                            ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|uart_rx0|clk                                   ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|uart_rx1|clk                                   ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|uart_rx2|clk                                   ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Umy_uart_rx|uart_rx3|clk                                   ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                  ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.937 ; 12.153       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.943 ; 12.173       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.011 ; 12.241       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.011 ; 12.241       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 12.079 ; 12.263       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 1.251 ; 1.909 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -0.892 ; -1.505 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.865 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.870 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.698 ; 2.792 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.816 ; 2.919 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 2.741 ; 2.842 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.778 ; 2.900 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.589 ; 2.679 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.687 ; 2.779 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 2.818 ; 2.952 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.529 ; 2.608 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.817 ; 2.921 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.867 ; 3.018 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 3.670 ; 3.845 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 3.592 ; 3.751 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.566 ; 2.650 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.804 ; 2.906 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.813 ; 2.915 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.780 ; 2.908 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.681 ; 4.483 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.658 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.662 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.410 ; 2.500 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.523 ; 2.622 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 2.451 ; 2.548 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.490 ; 2.608 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.305 ; 2.392 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.399 ; 2.487 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 2.525 ; 2.654 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.247 ; 2.323 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.523 ; 2.624 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.572 ; 2.717 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 3.381 ; 3.551 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 3.305 ; 3.460 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.283 ; 2.363 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.511 ; 2.609 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.519 ; 2.618 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.491 ; 2.615 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.507 ; 4.317 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -6.586   ; -0.083 ; N/A      ; N/A     ; -1.487              ;
;  UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.586   ; 0.175  ; N/A      ; N/A     ; 11.919              ;
;  clk                                              ; -0.180   ; -0.083 ; N/A      ; N/A     ; 9.435               ;
;  my_uart_rx:Umy_uart_rx|rx_rdy                    ; -4.121   ; 0.165  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                   ; -309.39  ; -0.083 ; 0.0      ; 0.0     ; -86.414             ;
;  UPLL|altpll_component|auto_generated|pll1|clk[0] ; -146.989 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                                              ; -0.180   ; -0.083 ; N/A      ; N/A     ; 0.000               ;
;  my_uart_rx:Umy_uart_rx|rx_rdy                    ; -162.221 ; 0.000  ; N/A      ; N/A     ; -86.414             ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 2.743 ; 3.042 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -0.892 ; -1.505 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.800 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.781 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.847 ; 5.729 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 6.145 ; 5.977 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 5.945 ; 5.827 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 6.116 ; 5.960 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.594 ; 5.527 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.828 ; 5.700 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 6.186 ; 6.055 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.479 ; 5.386 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 6.152 ; 5.989 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 6.072 ; 6.067 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 7.480 ; 7.450 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 7.276 ; 7.293 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.573 ; 5.488 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 6.120 ; 5.956 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 6.143 ; 5.976 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 6.080 ; 5.958 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 9.814 ; 9.906 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.658 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.662 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.410 ; 2.500 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.523 ; 2.622 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 2.451 ; 2.548 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.490 ; 2.608 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.305 ; 2.392 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.399 ; 2.487 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 2.525 ; 2.654 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.247 ; 2.323 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.523 ; 2.624 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.572 ; 2.717 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 3.381 ; 3.551 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 3.305 ; 3.460 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.283 ; 2.363 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.511 ; 2.609 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.519 ; 2.618 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.491 ; 2.615 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.507 ; 4.317 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk                                              ; clk                                              ; 594      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; clk                                              ; 1        ; 1        ; 0        ; 0        ;
; clk                                              ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 352      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 3434     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 236      ; 0        ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 20       ; 16       ; 108      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk                                              ; clk                                              ; 594      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; clk                                              ; 1        ; 1        ; 0        ; 0        ;
; clk                                              ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 352      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 3434     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 236      ; 0        ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 20       ; 16       ; 108      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Apr 09 11:49:33 2022
Info: Command: quartus_sta PLL -c PLL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PLL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {UPLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 105 -multiply_by 86 -duty_cycle 50.00 -name {UPLL|altpll_component|auto_generated|pll1|clk[0]} {UPLL|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name my_uart_rx:Umy_uart_rx|rx_rdy my_uart_rx:Umy_uart_rx|rx_rdy
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.586      -146.989 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.121      -162.221 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):    -0.180        -0.180 clk 
Info (332146): Worst-case hold slack is 0.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.229         0.000 clk 
    Info (332119):     0.354         0.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.433         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -86.246 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.783         0.000 clk 
    Info (332119):    11.940         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.045      -134.524 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.760      -147.782 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):    -0.045        -0.045 clk 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.199         0.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.339         0.000 clk 
    Info (332119):     0.386         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -86.414 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.772         0.000 clk 
    Info (332119):    11.919         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.895       -65.407 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.175       -36.233 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.132         0.000 clk 
Info (332146): Worst-case hold slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -0.083 clk 
    Info (332119):     0.165         0.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.175         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -58.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.435         0.000 clk 
    Info (332119):    11.937         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4628 megabytes
    Info: Processing ended: Sat Apr 09 11:49:36 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


