# projeto-arq-verilog

Este projeto consiste em implementar uma versão simplificada do núcleo do MIPS monociclo em hardware utilizando uma HDL (hardware description language). O projeto deve ser implementado em verilog.
