tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/XOR3_Domino.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 19 308 0 4 364 6 2 44 8 1 364 10 4 44 14 1 364 16 1 59 17 1 
-2 9 58 21 318 0 3 364 5 1 44 6 1 364 8 1 44 9 1 364 11 3 44 14 1 364 16 3 59 19 1 
-2 13 82 47 364 0 11 364 12 3 40 15 1 364 16 1 44 17 1 364 19 1 44 20 1 364 22 1 44 23 1 364 25 3 44 28 1 364 30 3 44 33 1 364 35 2 44 37 1 364 39 4 41 43 1 59 44 1 
-2 16 132 15 96 0 1 550 1 5 364 7 7 
-2 19 228 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 16 364 6 1 61 8 1 363 10 1 362 11 2 363 13 1 59 14 1 
-2 12 139 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 13 152 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 14 167 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 16 183 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 17 202 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 18 219 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 19 236 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 20 255 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 21 274 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 22 293 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 23 310 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 24 327 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 25 346 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 26 365 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 27 384 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 28 401 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 29 418 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 30 437 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 31 456 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 32 475 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 33 492 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 34 509 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 35 528 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 36 547 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 37 566 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 38 583 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 39 600 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 40 619 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 41 638 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 42 657 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 43 674 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 44 691 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 45 710 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 46 729 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 47 748 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 48 765 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 49 782 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 50 801 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 51 820 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 52 839 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 53 856 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 54 873 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 55 892 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 56 911 16 35 3 1 363 4 2 365 7 7 59 14 1 
-2 58 928 5 280 0 3
 -8  
-2 20 261 7 96 0 1 552 1 5 
-2 22 269 16 96 0 1 550 1 5 364 7 8 
-2 28 400 17 96 0 1 550 1 5 364 7 9 
-2 33 534 11 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/xor3/functional/verilog.v 
-2 3 50 26 305 0 6 364 7 4 40 12 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 44 20 1 364 22 1 41 23 1 59 24 1 
-2 4 76 14 310 4 6 364 11 1 59 12 1 
-2 5 90 13 299 4 5 364 10 1 59 11 1 
-2 6 103 13 299 4 5 364 10 1 59 11 1 
-2 7 116 13 299 4 5 364 10 1 59 11 1 
-2 9 130 18 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 44 9 1 364 11 1 44 12 1 364 14 1 41 15 1 59 16 1 
-2 11 149 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v 
-2 3 45 24 305 0 6 364 7 5 40 13 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 4 69 14 310 4 6 364 11 1 59 12 1 
-2 5 83 13 299 4 5 364 10 1 59 11 1 
-2 6 96 13 299 4 5 364 10 1 59 11 1 
-2 8 110 18 295 0 4 40 5 1 364 7 1 44 8 1 364 10 1 44 11 1 364 13 1 41 15 1 59 16 1 
-2 10 129 10 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/XOR3_Domino/functional/verilog.v 
-2 3 55 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 76 52 305 0 6 364 7 11 40 19 1 364 21 1 44 22 1 364 24 1 44 25 1 364 27 1 44 28 1 364 30 3 44 33 1 364 35 3 44 38 1 364 40 2 44 42 1 364 44 4 41 49 1 59 50 1 
-2 7 129 13 299 2 5 364 8 3 59 11 1 
-2 8 142 12 310 2 6 364 9 1 59 10 1 
-2 9 154 15 310 2 6 364 9 4 59 13 1 
-2 10 169 13 310 2 6 364 9 2 59 11 1 
-2 11 182 11 299 2 5 364 8 1 59 9 1 
-2 12 193 11 299 2 5 364 8 1 59 9 1 
-2 13 204 13 299 2 5 364 8 3 59 11 1 
-2 15 218 19 308 2 4 364 7 10 59 17 1 
-2 16 237 22 308 2 4 364 7 11 59 18 1 
-2 17 259 14 308 2 4 364 7 5 59 12 1 
-2 19 274 23 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 20 297 19 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 2 44 14 1 364 15 1 41 16 1 59 17 1 
-2 21 316 33 295 2 3 364 6 2 40 8 1 364 9 10 44 19 1 364 21 3 44 24 1 364 26 1 44 27 1 364 29 1 41 30 1 59 31 1 
-2 22 349 50 295 2 4 35 7 1 40 8 1 367 9 5 44 14 1 367 15 5 41 20 1 364 22 2 40 24 1 364 25 5 44 30 1 364 32 10 44 42 1 364 44 3 41 47 1 59 48 1 
-2 23 399 34 295 2 3 35 6 1 40 7 1 367 8 5 44 13 1 367 14 5 41 19 1 364 21 2 40 23 1 364 24 1 44 25 1 364 26 5 41 31 1 59 32 1 
-2 25 434 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/XOR3_Domino.run1/testfixture.template
test.top XOR3_Domino 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/XOR3_Domino/functional/verilog.v
xor3 xor3 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/xor3/functional/verilog.v
nand2 nand2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v
 -4 -4
-5 -5
-6 test
B_ 22
Sub_ 22
Clk 33
Sub 33
top 95
Y 22
A 33
B 33
-6 xor3
Y 20
Y 22
A 19
A 22
B 19
B 22
C 19
C 22
-6 nand2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 XOR3_Domino
Y 20
Y 22
Clk 19
Clk 22
Sub 19
Sub 22
Sub_ 20
Sub_ 22
node1 22
xor_normal 22
B_ 20
B_ 22
n0 53
n1 53
x1 50
n3 53
a1 47
A 19
A 22
B 19
B 22
xor_normal_ 22
