大容量存储器--几KB 几Z兆

## 单口SRAM
WBe 控制一个地址的某一byte
写的时候，din和addr同一拍给出来。
读的时候，是上升沿看到地址再读出来
STA：类似于DFF都有setup hold需求
上升沿之后在输出，输出和上升沿之间的间隔也就是delay（ck->Q）比较大，memory深度越大，delay越大。
![[SRAM结构与控制截图__2023-04-03-10-11-42.png]]

## 双口SRAM

同一个cycle，读写都是同一个地址，地址的数据会不会更新，能不能立刻读出来。
冲突下，处理方式不一样。设计时要避免冲突。

![[SRAM结构与控制截图__2023-04-03-10-11-42 1.png]]

## 真双口

![[SRAM结构与控制截图__2023-04-03-10-25-57.png]]

使用建议：

1. 尽量使用SP-SRAM
2. 尽量SRAM输入是DFF输出，SRAM输出是DFF输入，因为1.dout延迟很大后面再接一个组合逻辑，延迟更大，很可能timing不过，时钟频率不高。2.cell比较方正，摆在芯片外围比较好摆，芯片外围走线就很远，会有delay。


![[SRAM结构与控制截图__2023-04-03-10-27-57.png]]



