# Práctica 5 - Sumador de Bytes en VHDL

Autor: Guillermo López  
Asignatura: Diseño Automático de Sistemas Fiables  
Fecha: 31 de mayo de 2025

Este repositorio contiene los archivos fuente en VHDL y los bancos de pruebas utilizados para implementar y verificar un sumador de 8 bits (`genbyteAdder`), empleando estructuras `generate`, módulos `halfAdder` y `fullAdder`.

El resto de la documentación detallada se encuentra en el informe PDF asociado.