Fitter report for base
Sat Nov 02 14:36:42 2019
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Estimated Delay Added for Hold Timing
 29. Advanced Data - General
 30. Advanced Data - Placement Preparation
 31. Advanced Data - Placement
 32. Advanced Data - Routing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sat Nov 02 14:36:42 2019        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; base                                         ;
; Top-level Entity Name ; base                                         ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C6Q240C8                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 671 / 5,980 ( 11 % )                         ;
; Total pins            ; 28 / 185 ( 15 % )                            ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                           ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-6 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 708 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 708 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 708     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pigpigpang/Desktop/Quar/dac_b/base/base.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 671 / 5,980 ( 11 % ) ;
;     -- Combinational with no register       ; 639                  ;
;     -- Register only                        ; 20                   ;
;     -- Combinational with a register        ; 12                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 139                  ;
;     -- 3 input functions                    ; 188                  ;
;     -- 2 input functions                    ; 266                  ;
;     -- 1 input functions                    ; 58                   ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 486                  ;
;     -- arithmetic mode                      ; 185                  ;
;     -- qfbk mode                            ; 9                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 19                   ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 32 / 6,523 ( < 1 % ) ;
; Total LABs                                  ; 89 / 598 ( 15 % )    ;
; Logic elements in carry chains              ; 218                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 28 / 185 ( 15 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 20 ( 0 % )       ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )   ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )   ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 8 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 3%         ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%         ;
; Maximum fan-out node                        ; clk                  ;
; Maximum fan-out                             ; 32                   ;
; Highest non-global fan-out signal           ; mod8:inst|iq[0]      ;
; Highest non-global fan-out                  ; 22                   ;
; Total fan-out                               ; 1830                 ;
; Average fan-out                             ; 2.61                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 28    ; 1        ; 0            ; 12           ; 2           ; 32                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[0] ; 116   ; 4        ; 32           ; 0            ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[1] ; 115   ; 4        ; 32           ; 0            ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[2] ; 114   ; 4        ; 30           ; 0            ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[3] ; 113   ; 4        ; 30           ; 0            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[4] ; 108   ; 4        ; 30           ; 0            ; 2           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[5] ; 107   ; 4        ; 28           ; 0            ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[6] ; 106   ; 4        ; 28           ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; vec[7] ; 105   ; 4        ; 28           ; 0            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dout[0] ; 196   ; 2        ; 28           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[1] ; 195   ; 2        ; 28           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[2] ; 194   ; 2        ; 28           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[3] ; 193   ; 2        ; 30           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[4] ; 188   ; 2        ; 30           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[5] ; 187   ; 2        ; 30           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[6] ; 186   ; 2        ; 32           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dout[7] ; 185   ; 2        ; 32           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[0]    ; 205   ; 2        ; 22           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[1]    ; 206   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[2]    ; 207   ; 2        ; 20           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[3]    ; 208   ; 2        ; 20           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[4]    ; 213   ; 2        ; 16           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[5]    ; 214   ; 2        ; 16           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[6]    ; 215   ; 2        ; 16           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; h[7]    ; 216   ; 2        ; 14           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg[0]  ; 182   ; 2        ; 34           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg[1]  ; 183   ; 2        ; 34           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg[2]  ; 184   ; 2        ; 32           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 44 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 19 / 48 ( 40 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; vec[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 88         ; 4        ; vec[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 89         ; 4        ; vec[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 90         ; 4        ; vec[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; vec[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 92         ; 4        ; vec[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 93         ; 4        ; vec[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 94         ; 4        ; vec[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; seg[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 152        ; 2        ; seg[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 153        ; 2        ; seg[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 154        ; 2        ; dout[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 155        ; 2        ; dout[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 156        ; 2        ; dout[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 157        ; 2        ; dout[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; dout[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ; 159        ; 2        ; dout[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 160        ; 2        ; dout[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 161        ; 2        ; dout[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; h[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 171        ; 2        ; h[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 172        ; 2        ; h[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 173        ; 2        ; h[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; h[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 214      ; 175        ; 2        ; h[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ; 176        ; 2        ; h[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 216      ; 177        ; 2        ; h[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                               ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |base                                     ; 671 (0)     ; 32           ; 0           ; 0    ; 28   ; 0            ; 639 (0)      ; 20 (0)            ; 12 (0)           ; 218 (0)         ; 9 (0)      ; |base                                                                                                             ; work         ;
;    |dac_b:inst2|                          ; 577 (129)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 577 (129)    ; 0 (0)             ; 0 (0)            ; 186 (0)         ; 0 (0)      ; |base|dac_b:inst2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_f5m:auto_generated|  ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_ove:divider|    ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ; work         ;
;       |lpm_divide:Div1|                   ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_f5m:auto_generated|  ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div1|lpm_divide_f5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div1|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_ove:divider|    ; 19 (19)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div1|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider ; work         ;
;       |lpm_divide:Div2|                   ; 69 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 29 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_g5m:auto_generated|  ; 69 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 29 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; 29 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_qve:divider|    ; 69 (69)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; 29 (29)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;       |lpm_divide:Div3|                   ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div3                                                                                 ; work         ;
;          |lpm_divide_g5m:auto_generated|  ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div3|lpm_divide_g5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider| ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div3|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_qve:divider|    ; 33 (33)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Div3|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 77 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_mtl:auto_generated|  ; 77 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 77 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_00f:divider|    ; 77 (77)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_mtl:auto_generated|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_00f:divider|    ; 32 (32)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider ; work         ;
;       |lpm_divide:Mod3|                   ; 102 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod3                                                                                 ; work         ;
;          |lpm_divide_otl:auto_generated|  ; 102 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hkh:divider| ; 102 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 0 (0)            ; 39 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider                       ; work         ;
;                |alt_u_div_40f:divider|    ; 102 (102)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 0 (0)            ; 39 (39)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider ; work         ;
;       |lpm_divide:Mod4|                   ; 60 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod4                                                                                 ; work         ;
;          |lpm_divide_otl:auto_generated|  ; 60 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hkh:divider| ; 60 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider                       ; work         ;
;                |alt_u_div_40f:divider|    ; 60 (60)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |base|dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider ; work         ;
;    |mod8:inst|                            ; 67 (67)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 35 (35)      ; 20 (20)           ; 12 (12)          ; 32 (32)         ; 8 (8)      ; |base|mod8:inst                                                                                                   ; work         ;
;    |mux7:inst1|                           ; 27 (27)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |base|mux7:inst1                                                                                                  ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; dout[7] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[6] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[5] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[4] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[3] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[2] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[1] ; Output   ; --            ; --            ; --                    ; --  ;
; dout[0] ; Output   ; --            ; --            ; --                    ; --  ;
; h[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; h[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; vec[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; vec[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; vec[7]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[3]~0 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[3]~6 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_3_result_int[3]~0 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[3]~6 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[40]~166          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[18]~41           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~132          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[30]~95           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[18]~51           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[27]~68           ; 0                 ; ON      ;
;      - h[7]                                                                                                                                  ; 0                 ; ON      ;
; vec[6]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[2]~4 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[2]~4 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_3_result_int[2]~4 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~4 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[23]~96           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[23]~84           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[17]~52           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[39]~170          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[17]~42           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~135          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[29]~96           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[26]~69           ; 0                 ; ON      ;
;      - h[6]                                                                                                                                  ; 0                 ; ON      ;
; vec[5]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[1]~6 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[1]~2 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_3_result_int[1]~6 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~2 ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~94           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[22]~82           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[16]~53           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[16]~43           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[38]~174          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~138          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[28]~97           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[25]~70           ; 0                 ; ON      ;
;      - h[5]                                                                                                                                  ; 0                 ; ON      ;
; vec[4]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~92           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[27]~80           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[15]~54           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[15]~59           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[21]~43           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[15]~44           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[15]~49           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[21]~33           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[47]~178          ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~141          ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[33]~54           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[27]~98           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[27]~107          ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[37]~79           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~71           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[24]~79           ; 1                 ; ON      ;
;      - h[4]                                                                                                                                  ; 1                 ; ON      ;
; vec[3]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~130          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~55           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[32]~63           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[41]~38           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~90           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[20]~44           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[20]~49           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[26]~33           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[32]~85           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[20]~34           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[20]~39           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[26]~23           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[56]~181          ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[46]~61           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[36]~80           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[36]~89           ; 0                 ; ON      ;
;      - h[3]                                                                                                                                  ; 0                 ; ON      ;
; vec[2]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[65]~163          ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[49]~22           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[45]~62           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[45]~71           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[55]~43           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~39           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[40]~47           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[37]~97           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[25]~34           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[25]~39           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[31]~23           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[31]~13           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[25]~24           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[25]~29           ; 1                 ; ON      ;
;      - h[2]                                                                                                                                  ; 1                 ; ON      ;
; vec[1]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[64]~25           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[57]~128          ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[54]~44           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[54]~53           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~23           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[48]~31           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[36]~13           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[30]~24           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[30]~29           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[30]~14           ; 1                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[30]~19           ; 1                 ; ON      ;
;      - h[1]                                                                                                                                  ; 1                 ; ON      ;
; vec[0]                                                                                                                                       ;                   ;         ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[73]~165          ; 0                 ; ON      ;
;      - dac_b:inst2|Equal0~0                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|Equal0~1                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[6]~49                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[6]~50                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[6]~51                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[5]~52                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[5]~53                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[4]~54                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[3]~56                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|Equal0~2                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[1]~57                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|Equal0~3                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|p0[0]~58                                                                                                                  ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[63]~26           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[63]~35           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[35]~14           ; 0                 ; ON      ;
;      - dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[35]~19           ; 0                 ; ON      ;
;      - h[0]                                                                                                                                  ; 0                 ; ON      ;
; clk                                                                                                                                          ;                   ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_28   ; 32      ; Clock ; yes    ; Global Clock         ; GCLK2            ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_28   ; 32      ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+
; mod8:inst|iq[0]                                                                                                                       ; 22      ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[7]~2 ; 20      ;
; vec[0]                                                                                                                                ; 19      ;
; mod8:inst|iq[1]                                                                                                                       ; 19      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[59]~131          ; 18      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[75]~168          ; 18      ;
; dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~0 ; 18      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[7]~2 ; 18      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_7_result_int[8]~2 ; 18      ;
; dac_b:inst2|lpm_divide:Div3|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~0 ; 18      ;
; vec[3]                                                                                                                                ; 17      ;
; vec[4]                                                                                                                                ; 17      ;
; dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[59]~131          ; 17      ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_5_result_int[6]~0 ; 17      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~2 ; 17      ;
; dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[5]~0 ; 17      ;
; dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~0 ; 16      ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_7_result_int[8]~0 ; 16      ;
; dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~0 ; 16      ;
; vec[2]                                                                                                                                ; 15      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[74]~166          ; 15      ;
; dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~0 ; 15      ;
; dac_b:inst2|lpm_divide:Div3|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~0 ; 15      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[58]~129          ; 14      ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_4_result_int[5]~0 ; 14      ;
; dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~0 ; 14      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~0 ; 14      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~0 ; 14      ;
; dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~0 ; 14      ;
; vec[5]                                                                                                                                ; 13      ;
; vec[6]                                                                                                                                ; 13      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[57]~128          ; 13      ;
; dac_b:inst2|lpm_divide:Div2|lpm_divide_g5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~0 ; 13      ;
; vec[1]                                                                                                                                ; 12      ;
; dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[58]~130          ; 12      ;
; dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[57]~129          ; 12      ;
; dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[56]~128          ; 12      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[73]~164          ; 12      ;
; dac_b:inst2|lpm_divide:Mod4|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[72]~162          ; 12      ;
; dac_b:inst2|lpm_divide:Div0|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_6_result_int[5]~0 ; 12      ;
; dac_b:inst2|lpm_divide:Mod1|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~0 ; 12      ;
; dac_b:inst2|lpm_divide:Div1|lpm_divide_f5m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_6_result_int[5]~0 ; 12      ;
; vec[7]                                                                                                                                ; 11      ;
; dac_b:inst2|lpm_divide:Mod0|lpm_divide_mtl:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~2 ; 11      ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_3_result_int[4]~2 ; 11      ;
; dac_b:inst2|p0[7]~46                                                                                                                  ; 9       ;
; dac_b:inst2|p1[7]~46                                                                                                                  ; 9       ;
; dac_b:inst2|p6[7]~46                                                                                                                  ; 9       ;
; mod8:inst|iq[2]                                                                                                                       ; 9       ;
; dac_b:inst2|lpm_divide:Mod3|lpm_divide_otl:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[73]~165          ; 7       ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 462 / 16,320 ( 3 % )   ;
; Direct links               ; 128 / 21,944 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; LAB clocks                 ; 4 / 240 ( 2 % )        ;
; LUT chains                 ; 17 / 5,382 ( < 1 % )   ;
; Local interconnects        ; 756 / 21,944 ( 3 % )   ;
; M4K buffers                ; 0 / 720 ( 0 % )        ;
; R4s                        ; 266 / 14,640 ( 2 % )   ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.54) ; Number of LABs  (Total = 89) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 12                           ;
; 2                                          ; 3                            ;
; 3                                          ; 7                            ;
; 4                                          ; 4                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 0                            ;
; 8                                          ; 3                            ;
; 9                                          ; 0                            ;
; 10                                         ; 58                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.13) ; Number of LABs  (Total = 89) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 12                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.09) ; Number of LABs  (Total = 89) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 12                           ;
; 2                                           ; 3                            ;
; 3                                           ; 6                            ;
; 4                                           ; 4                            ;
; 5                                           ; 4                            ;
; 6                                           ; 7                            ;
; 7                                           ; 0                            ;
; 8                                           ; 4                            ;
; 9                                           ; 10                           ;
; 10                                          ; 36                           ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.07) ; Number of LABs  (Total = 89) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 18                           ;
; 2                                               ; 5                            ;
; 3                                               ; 11                           ;
; 4                                               ; 9                            ;
; 5                                               ; 7                            ;
; 6                                               ; 6                            ;
; 7                                               ; 5                            ;
; 8                                               ; 13                           ;
; 9                                               ; 6                            ;
; 10                                              ; 9                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.10) ; Number of LABs  (Total = 89) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 10                           ;
; 3                                           ; 6                            ;
; 4                                           ; 13                           ;
; 5                                           ; 5                            ;
; 6                                           ; 4                            ;
; 7                                           ; 3                            ;
; 8                                           ; 4                            ;
; 9                                           ; 4                            ;
; 10                                          ; 9                            ;
; 11                                          ; 8                            ;
; 12                                          ; 7                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 2                            ;
; 17                                          ; 3                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                          ;
+--------------------------------------------------------------------------------+---------------+
; Name                                                                           ; Value         ;
+--------------------------------------------------------------------------------+---------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff            ;
; Mid Wire Use - Fit Attempt 1                                                   ; 5             ;
; Mid Slack - Fit Attempt 1                                                      ; -8373         ;
; Internal Atom Count - Fit Attempt 1                                            ; 672           ;
; LE/ALM Count - Fit Attempt 1                                                   ; 672           ;
; LAB Count - Fit Attempt 1                                                      ; 90            ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.011         ;
; Inputs per LAB - Fit Attempt 1                                                 ; 7.844         ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.133         ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:90          ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:90          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:90          ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:90          ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:90          ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:90          ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:90          ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:90          ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:90          ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:78;1:12     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:78;1:12     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:90          ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:78;1:12     ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:84;1:6      ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:23;1:67     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:86;1:4      ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:90          ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:74;2:15 ;
; LEs in Chains - Fit Attempt 1                                                  ; 218           ;
; LEs in Long Chains - Fit Attempt 1                                             ; 32            ;
; LABs with Chains - Fit Attempt 1                                               ; 36            ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0             ;
; Time - Fit Attempt 1                                                           ; 0             ;
+--------------------------------------------------------------------------------+---------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 2     ;
; Early Slack - Fit Attempt 1         ; -6150 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 3     ;
; Mid Slack - Fit Attempt 1           ; -5206 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 3     ;
; Mid Slack - Fit Attempt 1           ; -5206 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 3     ;
; Late Slack - Fit Attempt 1          ; -5206 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.031 ;
+-------------------------------------+-------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -4254       ;
; Early Wire Use - Fit Attempt 1      ; 3           ;
; Peak Regional Wire - Fit Attempt 1  ; 6           ;
; Mid Slack - Fit Attempt 1           ; -4701       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 3           ;
; Time - Fit Attempt 1                ; 0           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.031       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 02 14:36:41 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off base -c base
Info: Parallel compilation is enabled and will use 4 of the 6 processors detected
Info: Selected device EP1C6Q240C8 for design "base"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 28
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 4.696 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X28_Y19; Fanout = 4; REG Node = 'mod8:inst|iq[6]'
    Info: 2: + IC(1.141 ns) + CELL(0.575 ns) = 1.716 ns; Loc. = LAB_X29_Y18; Fanout = 2; COMB Node = 'mod8:inst|Add0~57COUT1_98'
    Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.796 ns; Loc. = LAB_X29_Y18; Fanout = 2; COMB Node = 'mod8:inst|Add0~53COUT1_100'
    Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.876 ns; Loc. = LAB_X29_Y18; Fanout = 2; COMB Node = 'mod8:inst|Add0~51COUT1_102'
    Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 1.956 ns; Loc. = LAB_X29_Y18; Fanout = 2; COMB Node = 'mod8:inst|Add0~49COUT1_104'
    Info: 6: + IC(0.000 ns) + CELL(0.258 ns) = 2.214 ns; Loc. = LAB_X29_Y18; Fanout = 6; COMB Node = 'mod8:inst|Add0~47'
    Info: 7: + IC(0.000 ns) + CELL(0.136 ns) = 2.350 ns; Loc. = LAB_X29_Y18; Fanout = 6; COMB Node = 'mod8:inst|Add0~37'
    Info: 8: + IC(0.000 ns) + CELL(0.136 ns) = 2.486 ns; Loc. = LAB_X29_Y17; Fanout = 6; COMB Node = 'mod8:inst|Add0~27'
    Info: 9: + IC(0.000 ns) + CELL(0.136 ns) = 2.622 ns; Loc. = LAB_X29_Y17; Fanout = 6; COMB Node = 'mod8:inst|Add0~17'
    Info: 10: + IC(0.000 ns) + CELL(0.679 ns) = 3.301 ns; Loc. = LAB_X29_Y16; Fanout = 1; COMB Node = 'mod8:inst|Add0~14'
    Info: 11: + IC(1.280 ns) + CELL(0.115 ns) = 4.696 ns; Loc. = LAB_X28_Y17; Fanout = 4; REG Node = 'mod8:inst|iq[26]'
    Info: Total cell delay = 2.275 ns ( 48.45 % )
    Info: Total interconnect delay = 2.421 ns ( 51.55 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 6% of the available device resources in the region that extends from location X24_Y11 to location X35_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/Users/pigpigpang/Desktop/Quar/dac_b/base/base.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 287 megabytes
    Info: Processing ended: Sat Nov 02 14:36:42 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pigpigpang/Desktop/Quar/dac_b/base/base.fit.smsg.


