TimeQuest Timing Analyzer report for mesure_f
Thu Jul 28 09:30:25 2016
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_25mhz~reg0'
 12. Slow 1200mV 85C Model Setup: 'fx'
 13. Slow 1200mV 85C Model Setup: 'startCnt'
 14. Slow 1200mV 85C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'sysclk'
 16. Slow 1200mV 85C Model Hold: 'startCnt'
 17. Slow 1200mV 85C Model Hold: 'sysclk'
 18. Slow 1200mV 85C Model Hold: 'fx'
 19. Slow 1200mV 85C Model Hold: 'clk_25mhz~reg0'
 20. Slow 1200mV 85C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'fx'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'startCnt'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25mhz~reg0'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'sysclk'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk_25mhz~reg0'
 38. Slow 1200mV 0C Model Setup: 'fx'
 39. Slow 1200mV 0C Model Setup: 'startCnt'
 40. Slow 1200mV 0C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Setup: 'sysclk'
 42. Slow 1200mV 0C Model Hold: 'startCnt'
 43. Slow 1200mV 0C Model Hold: 'sysclk'
 44. Slow 1200mV 0C Model Hold: 'fx'
 45. Slow 1200mV 0C Model Hold: 'clk_25mhz~reg0'
 46. Slow 1200mV 0C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'fx'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'startCnt'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz~reg0'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sysclk'
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Propagation Delay
 55. Minimum Propagation Delay
 56. Slow 1200mV 0C Model Metastability Report
 57. Fast 1200mV 0C Model Setup Summary
 58. Fast 1200mV 0C Model Hold Summary
 59. Fast 1200mV 0C Model Recovery Summary
 60. Fast 1200mV 0C Model Removal Summary
 61. Fast 1200mV 0C Model Minimum Pulse Width Summary
 62. Fast 1200mV 0C Model Setup: 'clk_25mhz~reg0'
 63. Fast 1200mV 0C Model Setup: 'fx'
 64. Fast 1200mV 0C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Setup: 'startCnt'
 66. Fast 1200mV 0C Model Setup: 'sysclk'
 67. Fast 1200mV 0C Model Hold: 'startCnt'
 68. Fast 1200mV 0C Model Hold: 'sysclk'
 69. Fast 1200mV 0C Model Hold: 'fx'
 70. Fast 1200mV 0C Model Hold: 'clk_25mhz~reg0'
 71. Fast 1200mV 0C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'fx'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'startCnt'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz~reg0'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'sysclk'
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Propagation Delay
 80. Minimum Propagation Delay
 81. Fast 1200mV 0C Model Metastability Report
 82. Multicorner Timing Analysis Summary
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Progagation Delay
 86. Minimum Progagation Delay
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; mesure_f                                                         ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6E22C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; Clock Name                                                ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                      ; Targets                                                       ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+
; clk_25mhz~reg0                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { clk_25mhz~reg0 }                                            ;
; fx                                                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { fx }                                                        ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; sysclk ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; startCnt                                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { startCnt }                                                  ;
; sysclk                                                    ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                             ; { sysclk }                                                    ;
+-----------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------------------------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                              ;
+------------+-----------------+-----------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note ;
+------------+-----------------+-----------------------------------------------------------+------+
; 221.14 MHz ; 221.14 MHz      ; clk_25mhz~reg0                                            ;      ;
; 238.72 MHz ; 238.72 MHz      ; fx                                                        ;      ;
; 242.6 MHz  ; 242.6 MHz       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+-----------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_25mhz~reg0                                            ; -3.522 ; -73.100       ;
; fx                                                        ; -3.189 ; -64.224       ;
; startCnt                                                  ; -1.625 ; -35.413       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; -1.348 ; -42.912       ;
; sysclk                                                    ; -0.002 ; -0.002        ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; startCnt                                                  ; -0.828 ; -23.030       ;
; sysclk                                                    ; -0.193 ; -0.193        ;
; fx                                                        ; -0.116 ; -1.856        ;
; clk_25mhz~reg0                                            ; 0.454  ; 0.000         ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.761  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fx                                                        ; -3.000 ; -52.071       ;
; startCnt                                                  ; -1.487 ; -95.168       ;
; clk_25mhz~reg0                                            ; -1.487 ; -46.097       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.719  ; 0.000         ;
; sysclk                                                    ; 9.674  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_25mhz~reg0'                                                                     ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; -3.522 ; counter3[1]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.439      ;
; -3.438 ; counter3[0]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.355      ;
; -3.424 ; counter3[0]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.341      ;
; -3.378 ; counter3[3]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.295      ;
; -3.334 ; counter3[1]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.251      ;
; -3.328 ; counter3[1]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.245      ;
; -3.290 ; counter3[2]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.207      ;
; -3.287 ; counter3[2]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.204      ;
; -3.269 ; counter3[0]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.186      ;
; -3.268 ; counter3[0]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.185      ;
; -3.255 ; counter3[6]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 4.173      ;
; -3.243 ; counter3[23] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.162      ;
; -3.242 ; counter3[23] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.161      ;
; -3.241 ; counter3[23] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.160      ;
; -3.238 ; counter3[23] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.157      ;
; -3.229 ; counter3[5]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.146      ;
; -3.229 ; counter3[27] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.148      ;
; -3.228 ; counter3[27] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.147      ;
; -3.227 ; counter3[27] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.146      ;
; -3.225 ; counter3[0]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.144      ;
; -3.224 ; counter3[27] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.143      ;
; -3.221 ; counter3[1]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 4.141      ;
; -3.199 ; counter3[23] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 4.120      ;
; -3.190 ; counter3[3]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.107      ;
; -3.185 ; counter3[27] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 4.106      ;
; -3.184 ; counter3[3]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.101      ;
; -3.179 ; counter3[6]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 4.097      ;
; -3.171 ; counter3[5]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.088      ;
; -3.170 ; counter3[5]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.087      ;
; -3.166 ; counter3[5]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.083      ;
; -3.150 ; counter3[24] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.069      ;
; -3.149 ; counter3[24] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.068      ;
; -3.148 ; counter3[24] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.067      ;
; -3.146 ; counter3[9]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.063      ;
; -3.145 ; counter3[9]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.062      ;
; -3.145 ; counter3[24] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.064      ;
; -3.144 ; counter3[4]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.061      ;
; -3.144 ; counter3[9]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.061      ;
; -3.141 ; counter3[4]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.058      ;
; -3.141 ; counter3[9]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.058      ;
; -3.135 ; counter3[3]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.052      ;
; -3.127 ; counter3[5]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.046      ;
; -3.123 ; counter3[0]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 4.043      ;
; -3.106 ; counter3[24] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 4.027      ;
; -3.105 ; counter3[1]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.022      ;
; -3.102 ; counter3[9]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.021      ;
; -3.099 ; counter3[2]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.016      ;
; -3.091 ; counter3[3]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 4.010      ;
; -3.086 ; counter3[7]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 4.003      ;
; -3.083 ; counter3[1]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 4.003      ;
; -3.082 ; counter3[16] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 4.000      ;
; -3.081 ; counter3[16] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.999      ;
; -3.080 ; counter3[16] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.998      ;
; -3.077 ; counter3[16] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.995      ;
; -3.077 ; counter3[3]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.997      ;
; -3.067 ; counter3[2]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.984      ;
; -3.067 ; counter3[1]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.986      ;
; -3.064 ; counter3[26] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.983      ;
; -3.063 ; counter3[26] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.982      ;
; -3.062 ; counter3[26] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.981      ;
; -3.059 ; counter3[26] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.978      ;
; -3.038 ; counter3[16] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.958      ;
; -3.032 ; counter3[6]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.950      ;
; -3.026 ; counter3[4]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.943      ;
; -3.025 ; counter3[4]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.942      ;
; -3.020 ; counter3[26] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 3.941      ;
; -2.995 ; counter3[25] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.914      ;
; -2.994 ; counter3[25] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.913      ;
; -2.993 ; counter3[25] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.912      ;
; -2.991 ; counter3[6]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.909      ;
; -2.991 ; counter3[29] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.910      ;
; -2.990 ; counter3[25] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.909      ;
; -2.990 ; counter3[29] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.909      ;
; -2.989 ; counter3[29] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.908      ;
; -2.986 ; counter3[2]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.906      ;
; -2.985 ; counter3[0]  ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; counter3[29] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.904      ;
; -2.985 ; counter3[0]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.905      ;
; -2.982 ; counter3[4]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.901      ;
; -2.976 ; counter3[0]  ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.895      ;
; -2.972 ; counter3[0]  ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.892      ;
; -2.970 ; counter3[0]  ; counter3[14]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.890      ;
; -2.970 ; counter3[8]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.887      ;
; -2.969 ; counter3[8]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.886      ;
; -2.968 ; counter3[8]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.885      ;
; -2.965 ; counter3[8]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.084     ; 3.882      ;
; -2.960 ; counter3[11] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.878      ;
; -2.951 ; counter3[25] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 3.872      ;
; -2.944 ; counter3[1]  ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.082     ; 3.863      ;
; -2.943 ; counter3[27] ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.079     ; 3.865      ;
; -2.940 ; counter3[18] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.858      ;
; -2.939 ; counter3[3]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.859      ;
; -2.939 ; counter3[18] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.857      ;
; -2.938 ; counter3[18] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.856      ;
; -2.936 ; counter3[23] ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.079     ; 3.858      ;
; -2.935 ; counter3[18] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.083     ; 3.853      ;
; -2.934 ; counter3[29] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.080     ; 3.855      ;
; -2.933 ; counter3[0]  ; counter3[6]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.853      ;
; -2.930 ; counter3[27] ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.079     ; 3.852      ;
; -2.928 ; counter3[5]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.081     ; 3.848      ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fx'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.189 ; fxCntTemp[0]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 4.041      ;
; -3.157 ; fxCntTemp[1]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 4.009      ;
; -3.127 ; fxCntTemp[1]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.979      ;
; -3.059 ; fxCntTemp[0]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.911      ;
; -3.044 ; fxCntTemp[2]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.896      ;
; -3.043 ; fxCntTemp[0]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.895      ;
; -3.011 ; fxCntTemp[1]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.863      ;
; -3.009 ; fxCntTemp[3]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.861      ;
; -2.981 ; fxCntTemp[1]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.833      ;
; -2.979 ; fxCntTemp[3]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.831      ;
; -2.914 ; fxCntTemp[2]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.766      ;
; -2.913 ; fxCntTemp[0]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.765      ;
; -2.898 ; fxCntTemp[4]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.750      ;
; -2.898 ; fxCntTemp[2]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.750      ;
; -2.897 ; fxCntTemp[0]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.749      ;
; -2.865 ; fxCntTemp[1]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.717      ;
; -2.864 ; fxCntTemp[5]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.716      ;
; -2.863 ; fxCntTemp[3]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.715      ;
; -2.835 ; fxCntTemp[1]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.687      ;
; -2.834 ; fxCntTemp[5]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.686      ;
; -2.833 ; fxCntTemp[3]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.685      ;
; -2.769 ; fxCntTemp[4]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.621      ;
; -2.768 ; fxCntTemp[2]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.620      ;
; -2.767 ; fxCntTemp[0]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.619      ;
; -2.752 ; fxCntTemp[4]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.604      ;
; -2.752 ; fxCntTemp[2]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.604      ;
; -2.751 ; fxCntTemp[0]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.603      ;
; -2.750 ; fxCntTemp[6]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.602      ;
; -2.722 ; fxCntTemp[7]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.574      ;
; -2.719 ; fxCntTemp[1]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.571      ;
; -2.718 ; fxCntTemp[5]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.570      ;
; -2.717 ; fxCntTemp[3]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.569      ;
; -2.692 ; fxCntTemp[7]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.544      ;
; -2.689 ; fxCntTemp[1]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.541      ;
; -2.688 ; fxCntTemp[5]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.540      ;
; -2.687 ; fxCntTemp[3]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.539      ;
; -2.631 ; fxCntTemp[6]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.483      ;
; -2.623 ; fxCntTemp[4]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.475      ;
; -2.622 ; fxCntTemp[2]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.474      ;
; -2.621 ; fxCntTemp[0]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.473      ;
; -2.607 ; fxCntTemp[8]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.459      ;
; -2.606 ; fxCntTemp[4]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.458      ;
; -2.606 ; fxCntTemp[2]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.458      ;
; -2.605 ; fxCntTemp[0]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.457      ;
; -2.604 ; fxCntTemp[6]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.456      ;
; -2.576 ; fxCntTemp[7]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.428      ;
; -2.575 ; fxCntTemp[9]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.427      ;
; -2.573 ; fxCntTemp[1]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.425      ;
; -2.572 ; fxCntTemp[5]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.424      ;
; -2.571 ; fxCntTemp[3]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.423      ;
; -2.546 ; fxCntTemp[7]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.398      ;
; -2.545 ; fxCntTemp[9]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.397      ;
; -2.543 ; fxCntTemp[1]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.395      ;
; -2.542 ; fxCntTemp[5]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.394      ;
; -2.541 ; fxCntTemp[3]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.393      ;
; -2.485 ; fxCntTemp[6]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.337      ;
; -2.478 ; fxCntTemp[8]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.330      ;
; -2.477 ; fxCntTemp[4]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.329      ;
; -2.476 ; fxCntTemp[2]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.328      ;
; -2.475 ; fxCntTemp[0]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.327      ;
; -2.461 ; fxCntTemp[10] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.313      ;
; -2.461 ; fxCntTemp[8]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.313      ;
; -2.460 ; fxCntTemp[4]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.312      ;
; -2.460 ; fxCntTemp[2]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.312      ;
; -2.459 ; fxCntTemp[0]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.311      ;
; -2.458 ; fxCntTemp[6]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.310      ;
; -2.430 ; fxCntTemp[7]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.282      ;
; -2.429 ; fxCntTemp[9]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.281      ;
; -2.427 ; fxCntTemp[1]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.279      ;
; -2.426 ; fxCntTemp[11] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.278      ;
; -2.426 ; fxCntTemp[5]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.278      ;
; -2.425 ; fxCntTemp[3]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.277      ;
; -2.400 ; fxCntTemp[7]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.252      ;
; -2.399 ; fxCntTemp[9]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.251      ;
; -2.397 ; fxCntTemp[1]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.249      ;
; -2.396 ; fxCntTemp[11] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.248      ;
; -2.396 ; fxCntTemp[5]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.248      ;
; -2.395 ; fxCntTemp[3]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.247      ;
; -2.339 ; fxCntTemp[6]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.191      ;
; -2.332 ; fxCntTemp[8]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.184      ;
; -2.331 ; fxCntTemp[10] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.183      ;
; -2.331 ; fxCntTemp[4]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.183      ;
; -2.330 ; fxCntTemp[2]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.182      ;
; -2.329 ; fxCntTemp[0]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.181      ;
; -2.315 ; fxCntTemp[12] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.167      ;
; -2.315 ; fxCntTemp[10] ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.167      ;
; -2.315 ; fxCntTemp[8]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.167      ;
; -2.314 ; fxCntTemp[4]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.166      ;
; -2.314 ; fxCntTemp[2]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.166      ;
; -2.313 ; fxCntTemp[0]  ; fxCntTemp[19] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.165      ;
; -2.312 ; fxCntTemp[6]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.164      ;
; -2.284 ; fxCntTemp[7]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.136      ;
; -2.283 ; fxCntTemp[9]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.135      ;
; -2.281 ; fxCntTemp[1]  ; fxCntTemp[18] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.133      ;
; -2.280 ; fxCntTemp[11] ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.132      ;
; -2.280 ; fxCntTemp[5]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.132      ;
; -2.279 ; fxCntTemp[13] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.131      ;
; -2.279 ; fxCntTemp[3]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.131      ;
; -2.254 ; fxCntTemp[7]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.106      ;
; -2.253 ; fxCntTemp[9]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.169     ; 3.105      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'startCnt'                                                                                                                     ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.625 ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; 0.500        ; 0.128      ; 2.244      ;
; -1.417 ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; 0.500        ; 0.045      ; 1.953      ;
; -1.402 ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; 0.500        ; 0.128      ; 2.021      ;
; -1.376 ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; 0.500        ; 0.106      ; 1.973      ;
; -1.373 ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; 0.500        ; 0.106      ; 1.970      ;
; -1.372 ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; 0.500        ; 0.052      ; 1.915      ;
; -1.364 ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; 0.500        ; 0.052      ; 1.907      ;
; -1.361 ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; 0.500        ; 0.140      ; 1.992      ;
; -1.345 ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; 0.500        ; 0.140      ; 1.976      ;
; -1.288 ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; 0.500        ; 0.106      ; 1.885      ;
; -1.288 ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; 0.500        ; 0.074      ; 1.853      ;
; -1.264 ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; 0.500        ; 0.125      ; 1.880      ;
; -1.160 ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; 0.500        ; 0.045      ; 1.696      ;
; -1.150 ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; 0.500        ; 0.106      ; 1.747      ;
; -1.148 ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; 0.500        ; 0.140      ; 1.779      ;
; -1.142 ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; 0.500        ; 0.086      ; 1.719      ;
; -1.091 ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; 0.500        ; 0.074      ; 1.656      ;
; -1.057 ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; 0.500        ; 0.071      ; 1.619      ;
; -1.053 ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; 0.500        ; 0.125      ; 1.669      ;
; -1.050 ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; 0.500        ; 0.086      ; 1.627      ;
; -1.047 ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; 0.500        ; 0.045      ; 1.583      ;
; -1.009 ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; 0.500        ; 0.071      ; 1.571      ;
; -0.985 ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; 0.500        ; 0.099      ; 1.575      ;
; -0.940 ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; 0.500        ; 0.099      ; 1.530      ;
; -0.924 ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; 0.500        ; 0.045      ; 1.460      ;
; -0.856 ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; 0.500        ; 0.086      ; 1.433      ;
; -0.825 ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; 0.500        ; 0.071      ; 1.387      ;
; -0.811 ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; 0.500        ; 0.071      ; 1.373      ;
; -0.784 ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; 0.500        ; 0.071      ; 1.346      ;
; -0.699 ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; 0.500        ; 0.099      ; 1.289      ;
; -0.692 ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; 0.500        ; 0.099      ; 1.282      ;
; -0.515 ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; 0.500        ; 0.099      ; 1.105      ;
; 0.290  ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.159      ; 3.290      ;
; 0.312  ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.185      ; 3.294      ;
; 0.314  ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.157      ; 3.264      ;
; 0.318  ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.198      ; 3.301      ;
; 0.336  ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.200      ; 3.285      ;
; 0.353  ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.164      ; 3.232      ;
; 0.361  ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.183      ; 3.243      ;
; 0.382  ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.185      ; 3.224      ;
; 0.391  ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.188      ; 3.218      ;
; 0.394  ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.185      ; 3.212      ;
; 0.407  ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.164      ; 3.178      ;
; 0.410  ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.200      ; 3.211      ;
; 0.411  ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.159      ; 3.169      ;
; 0.412  ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.198      ; 3.207      ;
; 0.421  ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.157      ; 3.157      ;
; 0.428  ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.200      ; 3.193      ;
; 0.430  ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.198      ; 3.189      ;
; 0.434  ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.183      ; 3.170      ;
; 0.451  ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.166      ; 3.136      ;
; 0.458  ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.159      ; 3.122      ;
; 0.472  ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.198      ; 3.147      ;
; 0.477  ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.166      ; 3.110      ;
; 0.492  ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.200      ; 3.129      ;
; 0.494  ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.183      ; 3.110      ;
; 0.503  ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.183      ; 3.101      ;
; 0.507  ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.164      ; 3.078      ;
; 0.540  ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.185      ; 3.066      ;
; 0.543  ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.166      ; 3.044      ;
; 0.544  ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.164      ; 3.041      ;
; 0.571  ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.186      ; 3.036      ;
; 0.582  ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.166      ; 3.005      ;
; 0.595  ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 3.164      ; 2.990      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.348 ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.348 ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.139     ; 1.921      ;
; -1.334 ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -1.334 ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.141     ; 1.905      ;
; -0.727 ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.727 ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.139     ; 1.800      ;
; -0.710 ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; -0.710 ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.141     ; 1.781      ;
; 5.878  ; fbaseCntTemp[0] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 4.041      ;
; 5.910  ; fbaseCntTemp[1] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 4.009      ;
; 5.940  ; fbaseCntTemp[1] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.979      ;
; 6.008  ; fbaseCntTemp[0] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.911      ;
; 6.023  ; fbaseCntTemp[2] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.896      ;
; 6.024  ; fbaseCntTemp[0] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.895      ;
; 6.056  ; fbaseCntTemp[1] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.863      ;
; 6.058  ; fbaseCntTemp[3] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.861      ;
; 6.086  ; fbaseCntTemp[1] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.833      ;
; 6.088  ; fbaseCntTemp[3] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.831      ;
; 6.153  ; fbaseCntTemp[2] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.766      ;
; 6.154  ; fbaseCntTemp[0] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.765      ;
; 6.169  ; fbaseCntTemp[4] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.750      ;
; 6.169  ; fbaseCntTemp[2] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.750      ;
; 6.170  ; fbaseCntTemp[0] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.749      ;
; 6.202  ; fbaseCntTemp[1] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.717      ;
; 6.203  ; fbaseCntTemp[5] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.716      ;
; 6.204  ; fbaseCntTemp[3] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.715      ;
; 6.232  ; fbaseCntTemp[1] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.687      ;
; 6.233  ; fbaseCntTemp[5] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.686      ;
; 6.234  ; fbaseCntTemp[3] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.685      ;
; 6.298  ; fbaseCntTemp[4] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.621      ;
; 6.299  ; fbaseCntTemp[2] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.620      ;
; 6.300  ; fbaseCntTemp[0] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.619      ;
; 6.315  ; fbaseCntTemp[4] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.604      ;
; 6.315  ; fbaseCntTemp[2] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.604      ;
; 6.316  ; fbaseCntTemp[0] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.603      ;
; 6.317  ; fbaseCntTemp[6] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.602      ;
; 6.345  ; fbaseCntTemp[7] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.574      ;
; 6.348  ; fbaseCntTemp[1] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.571      ;
; 6.349  ; fbaseCntTemp[5] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.570      ;
; 6.350  ; fbaseCntTemp[3] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.569      ;
; 6.375  ; fbaseCntTemp[7] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.544      ;
; 6.378  ; fbaseCntTemp[1] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.541      ;
; 6.379  ; fbaseCntTemp[5] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.540      ;
; 6.380  ; fbaseCntTemp[3] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.082     ; 3.539      ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sysclk'                                                                            ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -0.002 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.500        ; 2.200      ; 2.954      ;
; 0.535  ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 1.000        ; 2.200      ; 2.917      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'startCnt'                                                                                                                      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.828 ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.777      ; 2.731      ;
; -0.812 ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.759      ; 2.729      ;
; -0.811 ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.757      ; 2.728      ;
; -0.808 ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.757      ; 2.731      ;
; -0.805 ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.759      ; 2.736      ;
; -0.799 ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.792      ; 2.775      ;
; -0.785 ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.759      ; 2.756      ;
; -0.782 ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.757      ; 2.757      ;
; -0.766 ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.794      ; 2.810      ;
; -0.765 ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.750      ; 2.767      ;
; -0.764 ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.757      ; 2.775      ;
; -0.762 ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.752      ; 2.772      ;
; -0.751 ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.780      ; 2.811      ;
; -0.744 ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.759      ; 2.797      ;
; -0.740 ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.782      ; 2.824      ;
; -0.733 ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.777      ; 2.826      ;
; -0.728 ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.792      ; 2.846      ;
; -0.721 ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.757      ; 2.818      ;
; -0.719 ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.779      ; 2.842      ;
; -0.718 ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.779      ; 2.843      ;
; -0.706 ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.777      ; 2.853      ;
; -0.701 ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.794      ; 2.875      ;
; -0.698 ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.794      ; 2.878      ;
; -0.673 ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.792      ; 2.901      ;
; -0.673 ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.779      ; 2.888      ;
; -0.645 ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.777      ; 2.914      ;
; -0.640 ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.794      ; 2.936      ;
; -0.612 ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.779      ; 2.949      ;
; -0.608 ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.792      ; 2.966      ;
; -0.599 ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.750      ; 2.933      ;
; -0.588 ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.752      ; 2.946      ;
; -0.546 ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.752      ; 2.988      ;
; 0.900  ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; -0.500       ; 0.397      ; 1.039      ;
; 1.070  ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; -0.500       ; 0.397      ; 1.209      ;
; 1.085  ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; -0.500       ; 0.397      ; 1.224      ;
; 1.119  ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; -0.500       ; 0.372      ; 1.233      ;
; 1.145  ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; -0.500       ; 0.372      ; 1.259      ;
; 1.151  ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; -0.500       ; 0.372      ; 1.265      ;
; 1.205  ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; -0.500       ; 0.387      ; 1.334      ;
; 1.271  ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; -0.500       ; 0.345      ; 1.358      ;
; 1.304  ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; -0.500       ; 0.397      ; 1.443      ;
; 1.352  ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; -0.500       ; 0.424      ; 1.518      ;
; 1.359  ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; -0.500       ; 0.397      ; 1.498      ;
; 1.362  ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; -0.500       ; 0.372      ; 1.476      ;
; 1.368  ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; -0.500       ; 0.375      ; 1.485      ;
; 1.409  ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; -0.500       ; 0.372      ; 1.523      ;
; 1.415  ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; -0.500       ; 0.345      ; 1.502      ;
; 1.425  ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; -0.500       ; 0.404      ; 1.571      ;
; 1.426  ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; -0.500       ; 0.387      ; 1.555      ;
; 1.445  ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; -0.500       ; 0.439      ; 1.626      ;
; 1.527  ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; -0.500       ; 0.387      ; 1.656      ;
; 1.533  ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; -0.500       ; 0.345      ; 1.620      ;
; 1.583  ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; -0.500       ; 0.424      ; 1.749      ;
; 1.589  ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; -0.500       ; 0.375      ; 1.706      ;
; 1.600  ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; -0.500       ; 0.404      ; 1.746      ;
; 1.616  ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; -0.500       ; 0.427      ; 1.785      ;
; 1.652  ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; -0.500       ; 0.352      ; 1.746      ;
; 1.672  ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; -0.500       ; 0.404      ; 1.818      ;
; 1.674  ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; -0.500       ; 0.404      ; 1.820      ;
; 1.694  ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; -0.500       ; 0.439      ; 1.875      ;
; 1.695  ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; -0.500       ; 0.352      ; 1.789      ;
; 1.698  ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; -0.500       ; 0.439      ; 1.879      ;
; 1.755  ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; -0.500       ; 0.345      ; 1.842      ;
; 1.867  ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; -0.500       ; 0.427      ; 2.036      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sysclk'                                                                             ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -0.193 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.000        ; 2.284      ; 2.594      ;
; 0.362  ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; -0.500       ; 2.284      ; 2.649      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fx'                                                                                ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; -0.116 ; startCnt       ; fxCntTemp[16] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[24] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[23] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[22] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[21] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[20] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[19] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[18] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[17] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[25] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[26] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[27] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[28] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[29] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[30] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; -0.116 ; startCnt       ; fxCntTemp[31] ; startCnt       ; fx          ; 0.000        ; 3.345      ; 3.732      ;
; 0.095  ; startCnt       ; fxCntTemp[15] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[14] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[13] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[12] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[11] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[10] ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[9]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[8]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[7]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[6]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[5]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[4]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[3]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[2]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[1]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.095  ; startCnt       ; fxCntTemp[0]  ; startCnt       ; fx          ; 0.000        ; 3.399      ; 3.997      ;
; 0.317  ; clk_cnthz~reg0 ; startCnt      ; clk_25mhz~reg0 ; fx          ; 0.000        ; 0.967      ; 1.526      ;
; 0.455  ; startCnt       ; fxCntTemp[16] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[24] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[23] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[22] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[21] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[20] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[19] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[18] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[17] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[25] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[26] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[27] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[28] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[29] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[30] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.455  ; startCnt       ; fxCntTemp[31] ; startCnt       ; fx          ; -0.500       ; 3.345      ; 3.803      ;
; 0.628  ; startCnt       ; fxCntTemp[15] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[14] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[13] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[12] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[11] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[10] ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[9]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[8]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[7]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[6]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[5]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[4]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[3]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[2]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[1]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.628  ; startCnt       ; fxCntTemp[0]  ; startCnt       ; fx          ; -0.500       ; 3.399      ; 4.030      ;
; 0.784  ; fxCntTemp[15]  ; fxCntTemp[15] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.053      ;
; 0.784  ; fxCntTemp[3]   ; fxCntTemp[3]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.053      ;
; 0.785  ; fxCntTemp[13]  ; fxCntTemp[13] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.054      ;
; 0.785  ; fxCntTemp[11]  ; fxCntTemp[11] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.054      ;
; 0.785  ; fxCntTemp[5]   ; fxCntTemp[5]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.054      ;
; 0.785  ; fxCntTemp[1]   ; fxCntTemp[1]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.054      ;
; 0.786  ; fxCntTemp[19]  ; fxCntTemp[19] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.054      ;
; 0.787  ; fxCntTemp[9]   ; fxCntTemp[9]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.056      ;
; 0.787  ; fxCntTemp[7]   ; fxCntTemp[7]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.056      ;
; 0.787  ; fxCntTemp[6]   ; fxCntTemp[6]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.056      ;
; 0.787  ; fxCntTemp[2]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.056      ;
; 0.787  ; fxCntTemp[21]  ; fxCntTemp[21] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.055      ;
; 0.787  ; fxCntTemp[17]  ; fxCntTemp[17] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.055      ;
; 0.787  ; fxCntTemp[27]  ; fxCntTemp[27] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.055      ;
; 0.787  ; fxCntTemp[29]  ; fxCntTemp[29] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.055      ;
; 0.788  ; fxCntTemp[14]  ; fxCntTemp[14] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.057      ;
; 0.788  ; fxCntTemp[12]  ; fxCntTemp[12] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.057      ;
; 0.788  ; fxCntTemp[4]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.057      ;
; 0.788  ; fxCntTemp[16]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.056      ;
; 0.788  ; fxCntTemp[31]  ; fxCntTemp[31] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.056      ;
; 0.789  ; fxCntTemp[10]  ; fxCntTemp[10] ; fx             ; fx          ; 0.000        ; 0.057      ; 1.058      ;
; 0.789  ; fxCntTemp[8]   ; fxCntTemp[8]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.058      ;
; 0.789  ; fxCntTemp[23]  ; fxCntTemp[23] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.057      ;
; 0.789  ; fxCntTemp[22]  ; fxCntTemp[22] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.057      ;
; 0.789  ; fxCntTemp[18]  ; fxCntTemp[18] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.057      ;
; 0.789  ; fxCntTemp[25]  ; fxCntTemp[25] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.057      ;
; 0.790  ; fxCntTemp[20]  ; fxCntTemp[20] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.058      ;
; 0.790  ; fxCntTemp[30]  ; fxCntTemp[30] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.058      ;
; 0.791  ; fxCntTemp[24]  ; fxCntTemp[24] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.059      ;
; 0.791  ; fxCntTemp[26]  ; fxCntTemp[26] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.059      ;
; 0.791  ; fxCntTemp[28]  ; fxCntTemp[28] ; fx             ; fx          ; 0.000        ; 0.056      ; 1.059      ;
; 0.810  ; fxCntTemp[0]   ; fxCntTemp[0]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.079      ;
; 1.133  ; fxCntTemp[15]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.063      ; 1.408      ;
; 1.139  ; fxCntTemp[1]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.408      ;
; 1.139  ; fxCntTemp[3]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.057      ; 1.408      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_25mhz~reg0'                                                                       ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; 0.454 ; clk_cnthz~reg0 ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 0.746      ;
; 0.509 ; counter3[29]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 0.801      ;
; 0.746 ; counter3[10]   ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; counter3[8]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.040      ;
; 0.762 ; counter3[5]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; counter3[1]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; counter3[15]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; counter3[17]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; counter3[3]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; counter3[2]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; counter3[9]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; counter3[4]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; counter3[7]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; counter3[28]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter3[23]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter3[27]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter3[25]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; counter3[26]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.057      ;
; 0.787 ; counter3[0]    ; counter3[0]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.079      ;
; 1.109 ; counter3[8]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.401      ;
; 1.116 ; counter3[1]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; counter3[9]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; counter3[3]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; counter3[7]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; counter3[8]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; counter3[27]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; counter3[25]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; counter3[2]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; counter3[4]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; counter3[0]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; counter3[28]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; counter3[26]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; counter3[24]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.418      ;
; 1.133 ; counter3[2]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; counter3[0]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; counter3[26]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; counter3[24]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.427      ;
; 1.163 ; counter3[24]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.455      ;
; 1.247 ; counter3[15]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; counter3[1]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; counter3[5]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; counter3[3]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; counter3[7]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; counter3[27]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; counter3[25]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; counter3[23]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; counter3[1]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; counter3[5]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; counter3[7]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; counter3[25]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; counter3[23]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.551      ;
; 1.264 ; counter3[2]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.556      ;
; 1.265 ; counter3[0]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; counter3[4]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; counter3[26]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; counter3[24]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.558      ;
; 1.274 ; counter3[0]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; counter3[4]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; counter3[24]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.567      ;
; 1.300 ; counter3[14]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.591      ;
; 1.336 ; counter3[6]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.081      ; 1.629      ;
; 1.380 ; counter3[6]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.081      ; 1.673      ;
; 1.387 ; counter3[1]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.679      ;
; 1.388 ; counter3[5]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.680      ;
; 1.388 ; counter3[3]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; counter3[10]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.078      ; 1.679      ;
; 1.390 ; counter3[25]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.682      ;
; 1.390 ; counter3[23]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.682      ;
; 1.397 ; counter3[5]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.689      ;
; 1.397 ; counter3[3]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.689      ;
; 1.399 ; counter3[23]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.691      ;
; 1.404 ; counter3[2]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.696      ;
; 1.405 ; counter3[0]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.697      ;
; 1.405 ; counter3[4]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.697      ;
; 1.406 ; counter3[24]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.698      ;
; 1.413 ; counter3[2]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.705      ;
; 1.414 ; counter3[4]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.706      ;
; 1.424 ; counter3[13]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.715      ;
; 1.440 ; counter3[14]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.731      ;
; 1.449 ; counter3[12]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.740      ;
; 1.476 ; counter3[6]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.081      ; 1.769      ;
; 1.517 ; counter3[23]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.809      ;
; 1.520 ; counter3[6]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.081      ; 1.813      ;
; 1.527 ; counter3[1]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.819      ;
; 1.528 ; counter3[17]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.820      ;
; 1.528 ; counter3[3]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.820      ;
; 1.529 ; counter3[10]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.078      ; 1.819      ;
; 1.530 ; counter3[9]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.078      ; 1.820      ;
; 1.530 ; counter3[23]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.822      ;
; 1.531 ; counter3[8]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.078      ; 1.821      ;
; 1.536 ; counter3[1]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.828      ;
; 1.537 ; counter3[3]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.829      ;
; 1.544 ; counter3[2]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.836      ;
; 1.545 ; counter3[0]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.837      ;
; 1.547 ; counter3[13]   ; counter3[13]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.839      ;
; 1.547 ; counter3[19]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.082      ; 1.841      ;
; 1.553 ; counter3[2]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.845      ;
; 1.554 ; counter3[0]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.080      ; 1.846      ;
; 1.556 ; counter3[11]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.847      ;
; 1.564 ; counter3[13]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.079      ; 1.855      ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.761 ; fbaseCntTemp[3]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; fbaseCntTemp[15] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; fbaseCntTemp[5]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; fbaseCntTemp[1]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; fbaseCntTemp[13] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; fbaseCntTemp[11] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; fbaseCntTemp[19] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; fbaseCntTemp[21] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; fbaseCntTemp[17] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; fbaseCntTemp[27] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; fbaseCntTemp[29] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; fbaseCntTemp[7]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fbaseCntTemp[6]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fbaseCntTemp[2]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fbaseCntTemp[16] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fbaseCntTemp[9]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; fbaseCntTemp[31] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; fbaseCntTemp[4]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[14] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[12] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[23] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[22] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[18] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; fbaseCntTemp[25] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; fbaseCntTemp[8]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; fbaseCntTemp[10] ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; fbaseCntTemp[20] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; fbaseCntTemp[30] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; fbaseCntTemp[24] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; fbaseCntTemp[26] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; fbaseCntTemp[28] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.787 ; fbaseCntTemp[0]  ; fbaseCntTemp[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.079      ;
; 0.861 ; startCnt         ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.861 ; startCnt         ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.719      ;
; 0.877 ; startCnt         ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 0.877 ; startCnt         ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.287      ; 1.737      ;
; 1.116 ; fbaseCntTemp[1]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; fbaseCntTemp[3]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; fbaseCntTemp[5]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; fbaseCntTemp[13] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; fbaseCntTemp[11] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; fbaseCntTemp[17] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; fbaseCntTemp[19] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; fbaseCntTemp[15] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.408      ;
; 1.118 ; fbaseCntTemp[21] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; fbaseCntTemp[7]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; fbaseCntTemp[9]  ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; fbaseCntTemp[29] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; fbaseCntTemp[27] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; fbaseCntTemp[23] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; fbaseCntTemp[25] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; fbaseCntTemp[2]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; fbaseCntTemp[0]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; fbaseCntTemp[16] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; fbaseCntTemp[6]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; fbaseCntTemp[14] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; fbaseCntTemp[4]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; fbaseCntTemp[12] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; fbaseCntTemp[18] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; fbaseCntTemp[22] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; fbaseCntTemp[10] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; fbaseCntTemp[20] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; fbaseCntTemp[30] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; fbaseCntTemp[8]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; fbaseCntTemp[26] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; fbaseCntTemp[28] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; fbaseCntTemp[24] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; fbaseCntTemp[0]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; fbaseCntTemp[2]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; fbaseCntTemp[16] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; fbaseCntTemp[6]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; fbaseCntTemp[4]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fx'                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fx    ; Rise       ; fx            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; startCnt      ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; startCnt      ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[16] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[17] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[18] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[19] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[20] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[21] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[22] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[23] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[24] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[25] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[26] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[27] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[28] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[29] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[30] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[31] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[0]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[10] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[11] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[12] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[13] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[14] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[15] ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[1]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[2]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[3]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[4]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[5]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[6]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[7]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[8]  ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[9]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[0]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[10] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[11] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[12] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[13] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[14] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[15] ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[1]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[2]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[3]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[4]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[5]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[6]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[7]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[8]  ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[9]  ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[16] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[17] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[18] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[19] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[20] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[21] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[22] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[23] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[24] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[25] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[26] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[27] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[28] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[29] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[30] ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; fx    ; Rise       ; fxCntTemp[31] ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; fx    ; Rise       ; fx~input|o    ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'startCnt'                                            ;
+--------+--------------+----------------+------------------+----------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+----------+------------+--------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; startCnt ; Fall       ; fxCnt[9]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[11] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[12] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[19] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[20] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[27] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[28] ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[3]  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[4]  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[10]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[11]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[19]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[27]    ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[2]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[3]     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[8]     ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[14] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[30] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[14]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[22]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[30]    ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[6]     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[0]  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[15] ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[16] ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[23] ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[24] ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[31] ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[7]  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[8]  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[0]     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[15]    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[23]    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[24]    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[31]    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[7]     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[6]  ;
+--------+--------------+----------------+------------------+----------+------------+--------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25mhz~reg0'                                                ;
+--------+--------------+----------------+------------------+----------------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[9]      ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[19]     ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[20]     ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[21]     ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[22]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[0]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[10]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[11]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[12]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[13]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[14]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[15]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[16]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[17]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[18]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[1]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[23]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[24]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[25]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[26]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[27]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[28]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[29]     ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[2]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[3]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[4]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[5]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[6]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[7]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[8]      ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[9]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[15]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[17]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[1]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[23]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[24]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[25]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[26]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[27]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[28]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[29]     ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[2]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[3]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[4]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[5]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[7]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[8]      ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[9]      ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[11]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[12]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[13]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[14]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[16]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[18]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[19]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[20]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[21]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[22]     ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[6]      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]|clk  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]|clk ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[15]|clk ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[17]|clk ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[1]|clk  ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[23]|clk ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[24]|clk ;
+--------+--------------+----------------+------------------+----------------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.719 ; 4.939        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.720 ; 4.940        ; 0.220          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.870 ; 5.058        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.871 ; 5.059        ; 0.188          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]|clk                                                            ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]|clk                                                             ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]|clk                                                             ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]|clk                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sysclk'                                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; 9.674  ; 9.862        ; 0.188          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 9.813  ; 9.813        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.916  ; 10.136       ; 0.220          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.184 ; 10.184       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk ; Rise       ; sysclk                                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 3.990  ;        ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 7.461  ; 7.214  ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;        ; 3.858  ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 13.435 ; 12.813 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 11.628 ; 11.511 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 11.241 ; 10.943 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 11.906 ; 11.659 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 10.918 ; 10.801 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 13.435 ; 12.813 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 11.172 ; 11.059 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 13.226 ; 12.795 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 11.564 ; 11.418 ; Fall       ; startCnt        ;
+--------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 3.849  ;        ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 7.170  ; 6.928  ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;        ; 3.718  ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 9.040  ; 8.819  ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 9.179  ; 8.971  ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 9.252  ; 8.986  ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 9.459  ; 9.169  ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 9.040  ; 8.819  ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 11.475 ; 10.905 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 9.472  ; 9.247  ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 9.942  ; 9.572  ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 9.255  ; 9.038  ; Fall       ; startCnt        ;
+--------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; sel0       ; data_out[0] ; 10.250 ; 10.060 ; 10.607 ; 10.460 ;
; sel0       ; data_out[1] ; 10.218 ; 10.075 ; 10.668 ; 10.328 ;
; sel0       ; data_out[2] ; 9.913  ; 9.605  ; 10.267 ; 9.952  ;
; sel0       ; data_out[3] ; 9.838  ; 9.635  ; 10.179 ; 10.019 ;
; sel0       ; data_out[4] ; 12.202 ; 11.629 ; 12.524 ; 11.944 ;
; sel0       ; data_out[5] ; 10.361 ; 10.114 ; 10.683 ; 10.429 ;
; sel0       ; data_out[6] ; 11.205 ; 10.952 ; 11.612 ; 11.149 ;
; sel0       ; data_out[7] ; 10.085 ; 9.859  ; 10.439 ; 10.256 ;
; sel1       ; data_out[0] ; 11.365 ; 11.226 ; 11.741 ; 11.595 ;
; sel1       ; data_out[1] ; 12.027 ; 11.836 ; 12.376 ; 12.203 ;
; sel1       ; data_out[2] ; 12.199 ; 11.886 ; 12.564 ; 12.251 ;
; sel1       ; data_out[3] ; 11.131 ; 10.980 ; 11.496 ; 11.338 ;
; sel1       ; data_out[4] ; 14.143 ; 13.629 ; 14.496 ; 13.975 ;
; sel1       ; data_out[5] ; 12.302 ; 12.122 ; 12.655 ; 12.468 ;
; sel1       ; data_out[6] ; 13.689 ; 13.258 ; 14.042 ; 13.611 ;
; sel1       ; data_out[7] ; 11.202 ; 11.035 ; 11.581 ; 11.404 ;
; sel2       ; data_out[0] ; 12.936 ; 12.819 ; 13.315 ; 13.211 ;
; sel2       ; data_out[1] ; 12.033 ; 11.850 ; 12.374 ; 12.201 ;
; sel2       ; data_out[2] ; 13.244 ; 12.931 ; 13.527 ; 13.219 ;
; sel2       ; data_out[3] ; 12.175 ; 12.046 ; 12.480 ; 12.363 ;
; sel2       ; data_out[4] ; 14.438 ; 13.946 ; 14.776 ; 14.302 ;
; sel2       ; data_out[5] ; 12.604 ; 12.484 ; 12.964 ; 12.738 ;
; sel2       ; data_out[6] ; 13.937 ; 13.521 ; 14.344 ; 13.913 ;
; sel2       ; data_out[7] ; 12.775 ; 12.668 ; 13.170 ; 12.957 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; sel0       ; data_out[0] ; 9.880  ; 9.692  ; 10.225 ; 10.078 ;
; sel0       ; data_out[1] ; 9.847  ; 9.697  ; 10.263 ; 9.944  ;
; sel0       ; data_out[2] ; 9.555  ; 9.255  ; 9.899  ; 9.591  ;
; sel0       ; data_out[3] ; 9.482  ; 9.282  ; 9.813  ; 9.654  ;
; sel0       ; data_out[4] ; 11.841 ; 11.273 ; 12.154 ; 11.578 ;
; sel0       ; data_out[5] ; 9.985  ; 9.743  ; 10.298 ; 10.048 ;
; sel0       ; data_out[6] ; 10.792 ; 10.539 ; 11.169 ; 10.734 ;
; sel0       ; data_out[7] ; 9.718  ; 9.496  ; 10.062 ; 9.881  ;
; sel1       ; data_out[0] ; 10.146 ; 9.967  ; 10.510 ; 10.323 ;
; sel1       ; data_out[1] ; 10.237 ; 9.974  ; 10.597 ; 10.326 ;
; sel1       ; data_out[2] ; 10.234 ; 9.933  ; 10.593 ; 10.284 ;
; sel1       ; data_out[3] ; 9.926  ; 9.735  ; 10.281 ; 10.082 ;
; sel1       ; data_out[4] ; 12.949 ; 12.380 ; 13.291 ; 12.714 ;
; sel1       ; data_out[5] ; 11.091 ; 10.861 ; 11.433 ; 11.195 ;
; sel1       ; data_out[6] ; 11.541 ; 11.175 ; 11.786 ; 11.466 ;
; sel1       ; data_out[7] ; 9.982  ; 9.780  ; 10.345 ; 10.135 ;
; sel2       ; data_out[0] ; 11.375 ; 11.202 ; 11.747 ; 11.505 ;
; sel2       ; data_out[1] ; 10.229 ; 9.964  ; 10.563 ; 10.290 ;
; sel2       ; data_out[2] ; 10.434 ; 10.145 ; 10.767 ; 10.470 ;
; sel2       ; data_out[3] ; 10.356 ; 10.136 ; 10.644 ; 10.416 ;
; sel2       ; data_out[4] ; 13.466 ; 12.847 ; 13.768 ; 13.080 ;
; sel2       ; data_out[5] ; 11.184 ; 11.054 ; 11.558 ; 11.260 ;
; sel2       ; data_out[6] ; 11.494 ; 11.125 ; 11.718 ; 11.341 ;
; sel2       ; data_out[7] ; 11.485 ; 11.252 ; 11.803 ; 11.623 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                        ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
; 244.68 MHz ; 244.68 MHz      ; clk_25mhz~reg0                                            ;                                                               ;
; 270.27 MHz ; 250.0 MHz       ; fx                                                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 273.82 MHz ; 273.82 MHz      ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
+------------+-----------------+-----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_25mhz~reg0                                            ; -3.087 ; -63.628       ;
; fx                                                        ; -2.700 ; -53.484       ;
; startCnt                                                  ; -1.723 ; -39.037       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; -1.057 ; -33.680       ;
; sysclk                                                    ; 0.034  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; startCnt                                                  ; -0.570 ; -15.047       ;
; sysclk                                                    ; -0.178 ; -0.178        ;
; fx                                                        ; -0.091 ; -1.456        ;
; clk_25mhz~reg0                                            ; 0.401  ; 0.000         ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.705  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fx                                                        ; -3.000 ; -52.071       ;
; startCnt                                                  ; -1.487 ; -95.168       ;
; clk_25mhz~reg0                                            ; -1.487 ; -46.097       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.719  ; 0.000         ;
; sysclk                                                    ; 9.624  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_25mhz~reg0'                                                                      ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; -3.087 ; counter3[1]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 4.012      ;
; -3.051 ; counter3[0]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.976      ;
; -3.049 ; counter3[0]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.974      ;
; -3.049 ; counter3[0]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.974      ;
; -3.045 ; counter3[0]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.970      ;
; -3.006 ; counter3[0]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.934      ;
; -2.969 ; counter3[23] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.896      ;
; -2.967 ; counter3[23] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.894      ;
; -2.967 ; counter3[23] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.894      ;
; -2.963 ; counter3[23] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.890      ;
; -2.962 ; counter3[3]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.887      ;
; -2.961 ; counter3[5]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.886      ;
; -2.959 ; counter3[5]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.884      ;
; -2.959 ; counter3[5]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.884      ;
; -2.955 ; counter3[5]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.880      ;
; -2.932 ; counter3[24] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.859      ;
; -2.930 ; counter3[24] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.857      ;
; -2.930 ; counter3[24] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.857      ;
; -2.926 ; counter3[24] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.853      ;
; -2.924 ; counter3[23] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.854      ;
; -2.923 ; counter3[6]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.848      ;
; -2.921 ; counter3[1]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.846      ;
; -2.919 ; counter3[1]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.844      ;
; -2.917 ; counter3[3]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.842      ;
; -2.916 ; counter3[5]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.844      ;
; -2.915 ; counter3[3]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.840      ;
; -2.915 ; counter3[27] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.842      ;
; -2.913 ; counter3[27] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.840      ;
; -2.913 ; counter3[27] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.840      ;
; -2.911 ; counter3[3]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.836      ;
; -2.909 ; counter3[2]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.834      ;
; -2.909 ; counter3[27] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.836      ;
; -2.906 ; counter3[16] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.831      ;
; -2.904 ; counter3[16] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.829      ;
; -2.904 ; counter3[16] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.829      ;
; -2.900 ; counter3[16] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.825      ;
; -2.887 ; counter3[24] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.817      ;
; -2.879 ; counter3[2]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.804      ;
; -2.878 ; counter3[9]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.803      ;
; -2.876 ; counter3[9]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.801      ;
; -2.876 ; counter3[9]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.801      ;
; -2.872 ; counter3[9]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.797      ;
; -2.872 ; counter3[3]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.800      ;
; -2.870 ; counter3[27] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.800      ;
; -2.861 ; counter3[16] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.789      ;
; -2.833 ; counter3[9]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.761      ;
; -2.826 ; counter3[1]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.755      ;
; -2.819 ; counter3[6]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.744      ;
; -2.802 ; counter3[4]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.727      ;
; -2.800 ; counter3[4]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.725      ;
; -2.800 ; counter3[4]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.725      ;
; -2.798 ; counter3[1]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.723      ;
; -2.796 ; counter3[4]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.721      ;
; -2.773 ; counter3[18] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.698      ;
; -2.771 ; counter3[26] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.698      ;
; -2.771 ; counter3[18] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.696      ;
; -2.771 ; counter3[18] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.696      ;
; -2.769 ; counter3[26] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.696      ;
; -2.769 ; counter3[26] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.696      ;
; -2.767 ; counter3[18] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.692      ;
; -2.765 ; counter3[2]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.690      ;
; -2.765 ; counter3[26] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.692      ;
; -2.763 ; counter3[2]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.688      ;
; -2.757 ; counter3[4]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.685      ;
; -2.753 ; counter3[1]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.681      ;
; -2.736 ; counter3[0]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.665      ;
; -2.728 ; counter3[18] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.656      ;
; -2.726 ; counter3[26] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.656      ;
; -2.726 ; counter3[8]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.651      ;
; -2.724 ; counter3[8]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.649      ;
; -2.724 ; counter3[8]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.649      ;
; -2.720 ; counter3[2]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.648      ;
; -2.720 ; counter3[8]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.645      ;
; -2.718 ; counter3[25] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.645      ;
; -2.716 ; counter3[25] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.643      ;
; -2.716 ; counter3[25] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.643      ;
; -2.716 ; counter3[6]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.641      ;
; -2.712 ; counter3[25] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.639      ;
; -2.711 ; counter3[7]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.636      ;
; -2.709 ; counter3[1]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.638      ;
; -2.701 ; counter3[3]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.630      ;
; -2.696 ; counter3[29] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.623      ;
; -2.695 ; counter3[29] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.622      ;
; -2.694 ; counter3[29] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.621      ;
; -2.690 ; counter3[29] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.075     ; 3.617      ;
; -2.686 ; counter3[11] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.611      ;
; -2.684 ; counter3[0]  ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.613      ;
; -2.684 ; counter3[11] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.609      ;
; -2.684 ; counter3[11] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.609      ;
; -2.683 ; counter3[0]  ; counter3[14]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.612      ;
; -2.682 ; counter3[0]  ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.611      ;
; -2.681 ; counter3[8]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.609      ;
; -2.680 ; counter3[11] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.605      ;
; -2.673 ; counter3[25] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.603      ;
; -2.653 ; counter3[6]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.077     ; 3.578      ;
; -2.644 ; counter3[29] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.072     ; 3.574      ;
; -2.641 ; counter3[11] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.074     ; 3.569      ;
; -2.631 ; counter3[0]  ; counter3[6]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.560      ;
; -2.627 ; counter3[27] ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.071     ; 3.558      ;
; -2.619 ; counter3[0]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.073     ; 3.548      ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fx'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.700 ; fxCntTemp[0]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.579      ;
; -2.653 ; fxCntTemp[1]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.532      ;
; -2.614 ; fxCntTemp[1]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.493      ;
; -2.575 ; fxCntTemp[2]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.454      ;
; -2.574 ; fxCntTemp[0]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.453      ;
; -2.563 ; fxCntTemp[0]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.442      ;
; -2.527 ; fxCntTemp[1]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.406      ;
; -2.524 ; fxCntTemp[3]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.403      ;
; -2.488 ; fxCntTemp[1]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.367      ;
; -2.485 ; fxCntTemp[3]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.364      ;
; -2.449 ; fxCntTemp[4]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.328      ;
; -2.449 ; fxCntTemp[2]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.328      ;
; -2.448 ; fxCntTemp[0]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.327      ;
; -2.438 ; fxCntTemp[2]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.317      ;
; -2.437 ; fxCntTemp[0]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.316      ;
; -2.401 ; fxCntTemp[1]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.280      ;
; -2.399 ; fxCntTemp[5]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.278      ;
; -2.398 ; fxCntTemp[3]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.277      ;
; -2.362 ; fxCntTemp[1]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.241      ;
; -2.360 ; fxCntTemp[5]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.239      ;
; -2.359 ; fxCntTemp[3]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.238      ;
; -2.323 ; fxCntTemp[4]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.202      ;
; -2.323 ; fxCntTemp[2]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.202      ;
; -2.322 ; fxCntTemp[0]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.201      ;
; -2.319 ; fxCntTemp[6]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.198      ;
; -2.312 ; fxCntTemp[4]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.191      ;
; -2.312 ; fxCntTemp[2]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.191      ;
; -2.311 ; fxCntTemp[0]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.190      ;
; -2.277 ; fxCntTemp[7]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.156      ;
; -2.275 ; fxCntTemp[1]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.154      ;
; -2.273 ; fxCntTemp[5]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.152      ;
; -2.272 ; fxCntTemp[3]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.151      ;
; -2.238 ; fxCntTemp[7]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.117      ;
; -2.236 ; fxCntTemp[1]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.115      ;
; -2.234 ; fxCntTemp[5]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.113      ;
; -2.233 ; fxCntTemp[3]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.112      ;
; -2.198 ; fxCntTemp[8]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.077      ;
; -2.197 ; fxCntTemp[4]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.076      ;
; -2.197 ; fxCntTemp[2]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.076      ;
; -2.196 ; fxCntTemp[0]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.075      ;
; -2.194 ; fxCntTemp[6]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.073      ;
; -2.193 ; fxCntTemp[6]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.072      ;
; -2.186 ; fxCntTemp[4]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.065      ;
; -2.186 ; fxCntTemp[2]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.065      ;
; -2.185 ; fxCntTemp[0]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.064      ;
; -2.151 ; fxCntTemp[9]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.030      ;
; -2.151 ; fxCntTemp[7]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.030      ;
; -2.149 ; fxCntTemp[1]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.028      ;
; -2.147 ; fxCntTemp[5]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.026      ;
; -2.146 ; fxCntTemp[3]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 3.025      ;
; -2.112 ; fxCntTemp[9]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.991      ;
; -2.112 ; fxCntTemp[7]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.991      ;
; -2.110 ; fxCntTemp[1]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.989      ;
; -2.108 ; fxCntTemp[5]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.987      ;
; -2.107 ; fxCntTemp[3]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.986      ;
; -2.072 ; fxCntTemp[10] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.951      ;
; -2.072 ; fxCntTemp[8]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.951      ;
; -2.071 ; fxCntTemp[4]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.950      ;
; -2.071 ; fxCntTemp[2]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.950      ;
; -2.070 ; fxCntTemp[0]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.949      ;
; -2.068 ; fxCntTemp[6]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.947      ;
; -2.067 ; fxCntTemp[6]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.946      ;
; -2.061 ; fxCntTemp[8]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.940      ;
; -2.060 ; fxCntTemp[4]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.939      ;
; -2.060 ; fxCntTemp[2]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.939      ;
; -2.059 ; fxCntTemp[0]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.938      ;
; -2.025 ; fxCntTemp[9]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.904      ;
; -2.025 ; fxCntTemp[7]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.904      ;
; -2.023 ; fxCntTemp[1]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.902      ;
; -2.021 ; fxCntTemp[11] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.900      ;
; -2.021 ; fxCntTemp[5]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.900      ;
; -2.020 ; fxCntTemp[3]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.899      ;
; -1.986 ; fxCntTemp[9]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.865      ;
; -1.986 ; fxCntTemp[7]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.865      ;
; -1.984 ; fxCntTemp[1]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.863      ;
; -1.982 ; fxCntTemp[11] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.861      ;
; -1.982 ; fxCntTemp[5]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.861      ;
; -1.981 ; fxCntTemp[3]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.860      ;
; -1.946 ; fxCntTemp[12] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.825      ;
; -1.946 ; fxCntTemp[10] ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.825      ;
; -1.946 ; fxCntTemp[8]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.825      ;
; -1.945 ; fxCntTemp[4]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.824      ;
; -1.945 ; fxCntTemp[2]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.824      ;
; -1.944 ; fxCntTemp[0]  ; fxCntTemp[19] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.823      ;
; -1.942 ; fxCntTemp[6]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.821      ;
; -1.941 ; fxCntTemp[6]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.820      ;
; -1.935 ; fxCntTemp[10] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.814      ;
; -1.935 ; fxCntTemp[8]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.814      ;
; -1.934 ; fxCntTemp[4]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.813      ;
; -1.934 ; fxCntTemp[2]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.813      ;
; -1.933 ; fxCntTemp[0]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.812      ;
; -1.899 ; fxCntTemp[9]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.778      ;
; -1.899 ; fxCntTemp[7]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.778      ;
; -1.897 ; fxCntTemp[1]  ; fxCntTemp[18] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.776      ;
; -1.895 ; fxCntTemp[11] ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.774      ;
; -1.895 ; fxCntTemp[5]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.774      ;
; -1.894 ; fxCntTemp[13] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.773      ;
; -1.894 ; fxCntTemp[3]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.773      ;
; -1.860 ; fxCntTemp[9]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.739      ;
; -1.860 ; fxCntTemp[7]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.143     ; 2.739      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'startCnt'                                                                                                                      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.723 ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; 0.500        ; -0.084     ; 2.131      ;
; -1.525 ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; 0.500        ; -0.084     ; 1.933      ;
; -1.504 ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; 0.500        ; -0.144     ; 1.852      ;
; -1.477 ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; 0.500        ; -0.102     ; 1.867      ;
; -1.474 ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; 0.500        ; -0.102     ; 1.864      ;
; -1.472 ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; 0.500        ; -0.074     ; 1.890      ;
; -1.457 ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; 0.500        ; -0.074     ; 1.875      ;
; -1.455 ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; 0.500        ; -0.136     ; 1.811      ;
; -1.453 ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; 0.500        ; -0.136     ; 1.809      ;
; -1.405 ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; 0.500        ; -0.102     ; 1.795      ;
; -1.392 ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; 0.500        ; -0.118     ; 1.766      ;
; -1.373 ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; 0.500        ; -0.088     ; 1.777      ;
; -1.282 ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; 0.500        ; -0.074     ; 1.700      ;
; -1.277 ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; 0.500        ; -0.102     ; 1.667      ;
; -1.259 ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; 0.500        ; -0.144     ; 1.607      ;
; -1.241 ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; 0.500        ; -0.108     ; 1.625      ;
; -1.205 ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; 0.500        ; -0.118     ; 1.579      ;
; -1.188 ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; 0.500        ; -0.088     ; 1.592      ;
; -1.165 ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; 0.500        ; -0.122     ; 1.535      ;
; -1.158 ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; 0.500        ; -0.108     ; 1.542      ;
; -1.142 ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; 0.500        ; -0.144     ; 1.490      ;
; -1.117 ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; 0.500        ; -0.122     ; 1.487      ;
; -1.104 ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; 0.500        ; -0.110     ; 1.486      ;
; -1.072 ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; 0.500        ; -0.110     ; 1.454      ;
; -1.041 ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; 0.500        ; -0.144     ; 1.389      ;
; -0.985 ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; 0.500        ; -0.108     ; 1.369      ;
; -0.945 ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; 0.500        ; -0.122     ; 1.315      ;
; -0.938 ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; 0.500        ; -0.122     ; 1.308      ;
; -0.903 ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; 0.500        ; -0.122     ; 1.273      ;
; -0.817 ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; 0.500        ; -0.110     ; 1.199      ;
; -0.798 ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; 0.500        ; -0.110     ; 1.180      ;
; -0.664 ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; 0.500        ; -0.110     ; 1.046      ;
; -0.017 ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.712      ; 3.151      ;
; -0.009 ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.745      ; 3.176      ;
; 0.013  ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.734      ; 3.143      ;
; 0.017  ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.709      ; 3.114      ;
; 0.029  ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.748      ; 3.141      ;
; 0.038  ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.731      ; 3.115      ;
; 0.049  ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.717      ; 3.090      ;
; 0.075  ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.738      ; 3.085      ;
; 0.082  ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.734      ; 3.074      ;
; 0.088  ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.734      ; 3.068      ;
; 0.089  ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.748      ; 3.081      ;
; 0.095  ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.716      ; 3.043      ;
; 0.096  ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.745      ; 3.071      ;
; 0.103  ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.745      ; 3.064      ;
; 0.112  ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.712      ; 3.022      ;
; 0.113  ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.709      ; 3.018      ;
; 0.117  ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.748      ; 3.053      ;
; 0.124  ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.731      ; 3.029      ;
; 0.145  ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.712      ; 2.989      ;
; 0.155  ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.720      ; 2.987      ;
; 0.161  ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.720      ; 2.981      ;
; 0.163  ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.745      ; 3.004      ;
; 0.177  ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.731      ; 2.976      ;
; 0.178  ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.748      ; 2.992      ;
; 0.193  ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.717      ; 2.946      ;
; 0.203  ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.731      ; 2.950      ;
; 0.227  ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.734      ; 2.929      ;
; 0.241  ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.717      ; 2.898      ;
; 0.241  ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.720      ; 2.901      ;
; 0.268  ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.735      ; 2.889      ;
; 0.275  ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.720      ; 2.867      ;
; 0.282  ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 2.717      ; 2.857      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.057 ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.057 ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.011      ; 1.760      ;
; -1.048 ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -1.048 ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.008      ; 1.748      ;
; -0.511 ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.511 ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.011      ; 1.714      ;
; -0.495 ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; -0.495 ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.008      ; 1.695      ;
; 6.348  ; fbaseCntTemp[0] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.579      ;
; 6.395  ; fbaseCntTemp[1] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.532      ;
; 6.434  ; fbaseCntTemp[1] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.493      ;
; 6.473  ; fbaseCntTemp[2] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.454      ;
; 6.474  ; fbaseCntTemp[0] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.453      ;
; 6.485  ; fbaseCntTemp[0] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.442      ;
; 6.521  ; fbaseCntTemp[1] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.406      ;
; 6.524  ; fbaseCntTemp[3] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.403      ;
; 6.560  ; fbaseCntTemp[1] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.367      ;
; 6.563  ; fbaseCntTemp[3] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.364      ;
; 6.599  ; fbaseCntTemp[4] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.328      ;
; 6.599  ; fbaseCntTemp[2] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.328      ;
; 6.600  ; fbaseCntTemp[0] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.327      ;
; 6.610  ; fbaseCntTemp[2] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.317      ;
; 6.611  ; fbaseCntTemp[0] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.316      ;
; 6.647  ; fbaseCntTemp[1] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.280      ;
; 6.649  ; fbaseCntTemp[5] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.278      ;
; 6.650  ; fbaseCntTemp[3] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.277      ;
; 6.686  ; fbaseCntTemp[1] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.241      ;
; 6.688  ; fbaseCntTemp[5] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.239      ;
; 6.689  ; fbaseCntTemp[3] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.238      ;
; 6.725  ; fbaseCntTemp[4] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.202      ;
; 6.725  ; fbaseCntTemp[2] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.202      ;
; 6.726  ; fbaseCntTemp[0] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.201      ;
; 6.729  ; fbaseCntTemp[6] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.198      ;
; 6.736  ; fbaseCntTemp[4] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.191      ;
; 6.736  ; fbaseCntTemp[2] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.191      ;
; 6.737  ; fbaseCntTemp[0] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.190      ;
; 6.771  ; fbaseCntTemp[7] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.156      ;
; 6.773  ; fbaseCntTemp[1] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.154      ;
; 6.775  ; fbaseCntTemp[5] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.152      ;
; 6.776  ; fbaseCntTemp[3] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.151      ;
; 6.810  ; fbaseCntTemp[7] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.117      ;
; 6.812  ; fbaseCntTemp[1] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.115      ;
; 6.814  ; fbaseCntTemp[5] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.113      ;
; 6.815  ; fbaseCntTemp[3] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.075     ; 3.112      ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sysclk'                                                                            ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; 0.034 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.500        ; 2.038      ; 2.736      ;
; 0.576 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 1.000        ; 2.038      ; 2.694      ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'startCnt'                                                                                                                       ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.570 ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.253      ; 2.448      ;
; -0.566 ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.242      ; 2.441      ;
; -0.556 ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.239      ; 2.448      ;
; -0.555 ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.268      ; 2.478      ;
; -0.541 ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.239      ; 2.463      ;
; -0.535 ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.242      ; 2.472      ;
; -0.533 ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.242      ; 2.474      ;
; -0.526 ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.238      ; 2.477      ;
; -0.519 ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.271      ; 2.517      ;
; -0.517 ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.234      ; 2.482      ;
; -0.516 ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.239      ; 2.488      ;
; -0.516 ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.231      ; 2.480      ;
; -0.500 ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.261      ; 2.526      ;
; -0.496 ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.258      ; 2.527      ;
; -0.487 ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.242      ; 2.520      ;
; -0.482 ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.239      ; 2.522      ;
; -0.482 ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.268      ; 2.551      ;
; -0.478 ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.256      ; 2.543      ;
; -0.464 ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.253      ; 2.554      ;
; -0.464 ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.253      ; 2.554      ;
; -0.462 ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.271      ; 2.574      ;
; -0.456 ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.256      ; 2.565      ;
; -0.440 ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.271      ; 2.596      ;
; -0.434 ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.256      ; 2.587      ;
; -0.416 ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.268      ; 2.617      ;
; -0.402 ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.253      ; 2.616      ;
; -0.400 ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.271      ; 2.636      ;
; -0.369 ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.268      ; 2.664      ;
; -0.359 ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.256      ; 2.662      ;
; -0.351 ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.231      ; 2.645      ;
; -0.343 ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.234      ; 2.656      ;
; -0.312 ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 3.234      ; 2.687      ;
; 1.045  ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; -0.500       ; 0.162      ; 0.932      ;
; 1.211  ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; -0.500       ; 0.162      ; 1.098      ;
; 1.229  ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; -0.500       ; 0.151      ; 1.105      ;
; 1.247  ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; -0.500       ; 0.162      ; 1.134      ;
; 1.250  ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; -0.500       ; 0.151      ; 1.126      ;
; 1.256  ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; -0.500       ; 0.151      ; 1.132      ;
; 1.302  ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; -0.500       ; 0.166      ; 1.193      ;
; 1.362  ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; -0.500       ; 0.129      ; 1.216      ;
; 1.407  ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; -0.500       ; 0.162      ; 1.294      ;
; 1.447  ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; -0.500       ; 0.156      ; 1.328      ;
; 1.450  ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; -0.500       ; 0.184      ; 1.359      ;
; 1.465  ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; -0.500       ; 0.151      ; 1.341      ;
; 1.470  ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; -0.500       ; 0.162      ; 1.357      ;
; 1.498  ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; -0.500       ; 0.129      ; 1.352      ;
; 1.502  ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; -0.500       ; 0.151      ; 1.378      ;
; 1.511  ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; -0.500       ; 0.170      ; 1.406      ;
; 1.520  ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; -0.500       ; 0.166      ; 1.411      ;
; 1.535  ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; -0.500       ; 0.199      ; 1.459      ;
; 1.611  ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; -0.500       ; 0.166      ; 1.502      ;
; 1.613  ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; -0.500       ; 0.129      ; 1.467      ;
; 1.656  ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; -0.500       ; 0.156      ; 1.537      ;
; 1.673  ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; -0.500       ; 0.170      ; 1.568      ;
; 1.676  ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; -0.500       ; 0.184      ; 1.585      ;
; 1.682  ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; -0.500       ; 0.189      ; 1.596      ;
; 1.711  ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; -0.500       ; 0.137      ; 1.573      ;
; 1.754  ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; -0.500       ; 0.170      ; 1.649      ;
; 1.757  ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; -0.500       ; 0.170      ; 1.652      ;
; 1.762  ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; -0.500       ; 0.137      ; 1.624      ;
; 1.775  ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; -0.500       ; 0.199      ; 1.699      ;
; 1.776  ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; -0.500       ; 0.199      ; 1.700      ;
; 1.807  ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; -0.500       ; 0.129      ; 1.661      ;
; 1.928  ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; -0.500       ; 0.189      ; 1.842      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sysclk'                                                                              ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -0.178 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.000        ; 2.113      ; 2.400      ;
; 0.374  ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; -0.500       ; 2.113      ; 2.452      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fx'                                                                                 ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; -0.091 ; startCnt       ; fxCntTemp[16] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[24] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[23] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[22] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[21] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[20] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[19] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[18] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[17] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[25] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[26] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[27] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[28] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[29] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[30] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; -0.091 ; startCnt       ; fxCntTemp[31] ; startCnt       ; fx          ; 0.000        ; 3.204      ; 3.578      ;
; 0.104  ; clk_cnthz~reg0 ; startCnt      ; clk_25mhz~reg0 ; fx          ; 0.000        ; 1.028      ; 1.357      ;
; 0.133  ; startCnt       ; fxCntTemp[15] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[14] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[13] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[12] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[11] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[10] ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[9]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[8]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[7]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[6]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[5]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[4]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[3]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[2]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[1]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.133  ; startCnt       ; fxCntTemp[0]  ; startCnt       ; fx          ; 0.000        ; 3.238      ; 3.836      ;
; 0.275  ; startCnt       ; fxCntTemp[16] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[24] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[23] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[22] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[21] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[20] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[19] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[18] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[17] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[25] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[26] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[27] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[28] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[29] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[30] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.275  ; startCnt       ; fxCntTemp[31] ; startCnt       ; fx          ; -0.500       ; 3.204      ; 3.444      ;
; 0.441  ; startCnt       ; fxCntTemp[15] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[14] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[13] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[12] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[11] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[10] ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[9]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[8]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[7]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[6]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[5]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[4]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[3]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[2]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[1]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.441  ; startCnt       ; fxCntTemp[0]  ; startCnt       ; fx          ; -0.500       ; 3.238      ; 3.644      ;
; 0.724  ; fxCntTemp[15]  ; fxCntTemp[15] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.972      ;
; 0.724  ; fxCntTemp[13]  ; fxCntTemp[13] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.972      ;
; 0.724  ; fxCntTemp[5]   ; fxCntTemp[5]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.972      ;
; 0.724  ; fxCntTemp[3]   ; fxCntTemp[3]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.972      ;
; 0.725  ; fxCntTemp[11]  ; fxCntTemp[11] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.973      ;
; 0.726  ; fxCntTemp[1]   ; fxCntTemp[1]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.974      ;
; 0.726  ; fxCntTemp[21]  ; fxCntTemp[21] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.973      ;
; 0.726  ; fxCntTemp[19]  ; fxCntTemp[19] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.973      ;
; 0.726  ; fxCntTemp[29]  ; fxCntTemp[29] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.973      ;
; 0.727  ; fxCntTemp[9]   ; fxCntTemp[9]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.975      ;
; 0.727  ; fxCntTemp[6]   ; fxCntTemp[6]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.975      ;
; 0.727  ; fxCntTemp[17]  ; fxCntTemp[17] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.974      ;
; 0.727  ; fxCntTemp[27]  ; fxCntTemp[27] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.974      ;
; 0.728  ; fxCntTemp[7]   ; fxCntTemp[7]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.976      ;
; 0.728  ; fxCntTemp[22]  ; fxCntTemp[22] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.975      ;
; 0.728  ; fxCntTemp[31]  ; fxCntTemp[31] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.975      ;
; 0.729  ; fxCntTemp[14]  ; fxCntTemp[14] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.977      ;
; 0.729  ; fxCntTemp[2]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.977      ;
; 0.729  ; fxCntTemp[23]  ; fxCntTemp[23] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.976      ;
; 0.729  ; fxCntTemp[25]  ; fxCntTemp[25] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.976      ;
; 0.730  ; fxCntTemp[12]  ; fxCntTemp[12] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.978      ;
; 0.730  ; fxCntTemp[10]  ; fxCntTemp[10] ; fx             ; fx          ; 0.000        ; 0.053      ; 0.978      ;
; 0.730  ; fxCntTemp[4]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.978      ;
; 0.730  ; fxCntTemp[16]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.977      ;
; 0.731  ; fxCntTemp[8]   ; fxCntTemp[8]  ; fx             ; fx          ; 0.000        ; 0.053      ; 0.979      ;
; 0.731  ; fxCntTemp[18]  ; fxCntTemp[18] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.978      ;
; 0.732  ; fxCntTemp[20]  ; fxCntTemp[20] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.979      ;
; 0.732  ; fxCntTemp[26]  ; fxCntTemp[26] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.979      ;
; 0.732  ; fxCntTemp[28]  ; fxCntTemp[28] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.979      ;
; 0.732  ; fxCntTemp[30]  ; fxCntTemp[30] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.979      ;
; 0.733  ; fxCntTemp[24]  ; fxCntTemp[24] ; fx             ; fx          ; 0.000        ; 0.052      ; 0.980      ;
; 0.752  ; fxCntTemp[0]   ; fxCntTemp[0]  ; fx             ; fx          ; 0.000        ; 0.053      ; 1.000      ;
; 1.023  ; fxCntTemp[15]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.076      ; 1.294      ;
; 1.040  ; fxCntTemp[14]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.076      ; 1.311      ;
; 1.046  ; fxCntTemp[0]   ; fxCntTemp[1]  ; fx             ; fx          ; 0.000        ; 0.053      ; 1.294      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_25mhz~reg0'                                                                        ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; 0.401 ; clk_cnthz~reg0 ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.073      ; 0.669      ;
; 0.469 ; counter3[29]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.736      ;
; 0.693 ; counter3[10]   ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.960      ;
; 0.698 ; counter3[8]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.965      ;
; 0.705 ; counter3[5]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.972      ;
; 0.707 ; counter3[4]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter3[1]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter3[2]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter3[15]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; counter3[17]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter3[7]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter3[3]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; counter3[9]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; counter3[28]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter3[27]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter3[26]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; counter3[23]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter3[25]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 0.977      ;
; 0.734 ; counter3[0]    ; counter3[0]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.001      ;
; 1.017 ; counter3[8]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.284      ;
; 1.026 ; counter3[4]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; counter3[2]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; counter3[0]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; counter3[24]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; counter3[28]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; counter3[26]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.295      ;
; 1.031 ; counter3[1]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; counter3[9]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; counter3[7]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; counter3[3]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; counter3[8]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; counter3[27]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; counter3[25]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.301      ;
; 1.041 ; counter3[2]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; counter3[24]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; counter3[26]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; counter3[0]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.311      ;
; 1.076 ; counter3[24]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.343      ;
; 1.121 ; counter3[5]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.388      ;
; 1.125 ; counter3[15]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.392      ;
; 1.126 ; counter3[1]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.393      ;
; 1.126 ; counter3[3]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; counter3[7]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; counter3[27]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; counter3[25]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; counter3[23]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.396      ;
; 1.148 ; counter3[4]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.415      ;
; 1.148 ; counter3[2]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; counter3[5]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; counter3[0]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; counter3[24]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; counter3[26]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.417      ;
; 1.153 ; counter3[1]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; counter3[7]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.421      ;
; 1.156 ; counter3[23]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; counter3[25]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.423      ;
; 1.162 ; counter3[14]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.428      ;
; 1.163 ; counter3[4]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; counter3[24]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; counter3[0]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.433      ;
; 1.192 ; counter3[6]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.073      ; 1.460      ;
; 1.243 ; counter3[5]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.510      ;
; 1.248 ; counter3[1]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.515      ;
; 1.248 ; counter3[3]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.515      ;
; 1.251 ; counter3[25]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; counter3[23]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.518      ;
; 1.258 ; counter3[10]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.070      ; 1.523      ;
; 1.270 ; counter3[4]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.537      ;
; 1.270 ; counter3[2]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.537      ;
; 1.271 ; counter3[5]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; counter3[13]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.537      ;
; 1.271 ; counter3[0]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; counter3[24]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.538      ;
; 1.276 ; counter3[3]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.543      ;
; 1.278 ; counter3[23]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.545      ;
; 1.284 ; counter3[14]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.550      ;
; 1.285 ; counter3[4]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.552      ;
; 1.285 ; counter3[2]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.552      ;
; 1.293 ; counter3[12]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.559      ;
; 1.295 ; counter3[6]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.073      ; 1.563      ;
; 1.314 ; counter3[6]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.073      ; 1.582      ;
; 1.370 ; counter3[17]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.637      ;
; 1.370 ; counter3[1]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.637      ;
; 1.370 ; counter3[3]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.637      ;
; 1.372 ; counter3[13]   ; counter3[13]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.073      ; 1.640      ;
; 1.373 ; counter3[9]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.070      ; 1.638      ;
; 1.373 ; counter3[23]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.640      ;
; 1.380 ; counter3[10]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.070      ; 1.645      ;
; 1.380 ; counter3[19]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.075      ; 1.650      ;
; 1.383 ; counter3[11]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.649      ;
; 1.385 ; counter3[8]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.070      ; 1.650      ;
; 1.391 ; counter3[23]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.658      ;
; 1.392 ; counter3[2]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.659      ;
; 1.393 ; counter3[13]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.659      ;
; 1.393 ; counter3[0]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.660      ;
; 1.397 ; counter3[1]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.664      ;
; 1.398 ; counter3[3]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.665      ;
; 1.407 ; counter3[2]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.674      ;
; 1.410 ; counter3[0]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.072      ; 1.677      ;
; 1.415 ; counter3[12]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.071      ; 1.681      ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.705 ; fbaseCntTemp[5]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; fbaseCntTemp[3]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; fbaseCntTemp[15] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; fbaseCntTemp[13] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; fbaseCntTemp[11] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; fbaseCntTemp[21] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; fbaseCntTemp[19] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; fbaseCntTemp[29] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; fbaseCntTemp[1]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; fbaseCntTemp[17] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; fbaseCntTemp[27] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; fbaseCntTemp[6]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; fbaseCntTemp[9]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; fbaseCntTemp[22] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; fbaseCntTemp[31] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; fbaseCntTemp[7]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; fbaseCntTemp[23] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; fbaseCntTemp[25] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; fbaseCntTemp[2]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; fbaseCntTemp[16] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; fbaseCntTemp[14] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; fbaseCntTemp[4]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; fbaseCntTemp[12] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; fbaseCntTemp[10] ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; fbaseCntTemp[18] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; fbaseCntTemp[8]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; fbaseCntTemp[20] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; fbaseCntTemp[26] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; fbaseCntTemp[28] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; fbaseCntTemp[30] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; fbaseCntTemp[24] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.721 ; startCnt         ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.721 ; startCnt         ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.638      ;
; 0.733 ; fbaseCntTemp[0]  ; fbaseCntTemp[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.000      ;
; 0.736 ; startCnt         ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 0.736 ; startCnt         ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.656      ;
; 1.027 ; fbaseCntTemp[0]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; fbaseCntTemp[5]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; fbaseCntTemp[13] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; fbaseCntTemp[3]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; fbaseCntTemp[6]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; fbaseCntTemp[22] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; fbaseCntTemp[2]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[14] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[16] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[21] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[11] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[19] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; fbaseCntTemp[29] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; fbaseCntTemp[4]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; fbaseCntTemp[12] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; fbaseCntTemp[10] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; fbaseCntTemp[20] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; fbaseCntTemp[18] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; fbaseCntTemp[27] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; fbaseCntTemp[28] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; fbaseCntTemp[26] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; fbaseCntTemp[8]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; fbaseCntTemp[30] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; fbaseCntTemp[15] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.294      ;
; 1.031 ; fbaseCntTemp[24] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; fbaseCntTemp[1]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; fbaseCntTemp[17] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; fbaseCntTemp[9]  ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; fbaseCntTemp[7]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; fbaseCntTemp[25] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; fbaseCntTemp[23] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; fbaseCntTemp[6]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; fbaseCntTemp[22] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; fbaseCntTemp[0]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; fbaseCntTemp[2]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; fbaseCntTemp[16] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.311      ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fx'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fx    ; Rise       ; fx                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[16]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[17]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[18]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[19]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[20]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[21]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[22]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[23]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[24]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[25]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[26]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[27]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[28]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[29]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[30]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[31]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; fxCntTemp[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fx    ; Rise       ; startCnt          ;
; 0.036  ; 0.252        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; startCnt          ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[16]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[17]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[18]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[19]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[20]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[21]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[22]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[23]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[24]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[25]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[26]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[27]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[28]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[29]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[30]     ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[31]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[0]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[10]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[11]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[12]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[13]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[14]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[15]     ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[1]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[2]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[3]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[4]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[5]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[6]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[7]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[8]      ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[9]      ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; startCnt|clk      ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[16]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[17]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[18]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[19]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[20]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[21]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[22]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[23]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[24]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[25]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[26]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[27]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[28]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[29]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[30]|clk ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[31]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[0]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[10]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[11]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[12]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[13]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[14]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[15]|clk ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[1]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[2]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[3]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[4]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[5]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[6]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[7]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[8]|clk  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; fx    ; Rise       ; fxCntTemp[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'startCnt'                                            ;
+--------+--------------+----------------+-----------------+----------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+----------+------------+--------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fbaseCnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[20]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[21]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[22]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[23]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[24]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[25]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[26]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[27]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[28]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[29]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[30]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[31]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; startCnt ; Fall       ; fxCnt[9]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[0]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[15] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[16] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[23] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[24] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[31] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[7]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[8]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[0]     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[15]    ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[23]    ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[24]    ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[31]    ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[7]     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[10] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[13] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[17] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[18] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[1]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[21] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[22] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[25] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[26] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[29] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[2]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[5]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[6]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fbaseCnt[9]  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[12]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[13]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[16]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[17]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[18]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[1]     ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[20]    ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width ; startCnt ; Fall       ; fxCnt[21]    ;
+--------+--------------+----------------+-----------------+----------+------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz~reg0'                                                               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[16]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[17]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[18]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[19]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[20]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[21]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[22]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[23]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[24]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[25]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[26]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[27]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[28]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[29]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[9]                    ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0                 ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[11]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[12]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[13]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[14]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[16]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[18]                   ;
; 0.232  ; 0.448        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[6]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[0]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[10]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[15]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[17]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[19]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[1]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[20]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[21]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[22]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[23]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[24]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[25]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[26]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[27]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[28]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[29]                   ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[2]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[3]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[4]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[5]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[7]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[8]                    ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[9]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0                 ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[11]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[12]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[13]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[14]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[15]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[16]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[17]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[18]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[19]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[1]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[20]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[21]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[22]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[23]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[24]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[25]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[26]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[27]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[28]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[29]                   ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[2]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[3]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[4]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[5]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[6]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[7]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[8]                    ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[9]                    ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; clk_25mhz~reg0clkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; clk_25mhz~reg0clkctrl|outclk   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0|clk             ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]|clk                ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[11]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[12]|clk               ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.719 ; 4.935        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.966 ; 4.966        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.966 ; 4.966        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]|clk                                                            ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]|clk                                                             ;
; 4.989 ; 4.989        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]|clk                                                             ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]|clk                                                             ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]|clk                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sysclk'                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; 9.624  ; 9.808        ; 0.184          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 9.920  ; 9.920        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.974  ; 10.190       ; 0.216          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk ; Rise       ; sysclk                                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 3.597  ;        ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 6.854  ; 6.524  ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;        ; 3.396  ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 12.327 ; 11.700 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 10.680 ; 10.412 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 10.366 ; 9.961  ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 10.994 ; 10.534 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 9.949  ; 9.709  ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 12.192 ; 11.344 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 10.257 ; 9.943  ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 12.327 ; 11.700 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 10.646 ; 10.291 ; Fall       ; startCnt        ;
+--------------+----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+----------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+-------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 3.450  ;       ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 6.565  ; 6.244 ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;        ; 3.251 ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 8.229  ; 7.896 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 8.328  ; 8.056 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 8.433  ; 8.062 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 8.639  ; 8.211 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 8.229  ; 7.896 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 10.356 ; 9.613 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 8.648  ; 8.289 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 9.138  ; 8.567 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 8.429  ; 8.094 ; Fall       ; startCnt        ;
+--------------+----------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; sel0       ; data_out[0] ; 9.336  ; 9.102  ; 9.539  ; 9.342  ;
; sel0       ; data_out[1] ; 9.346  ; 9.103  ; 9.607  ; 9.193  ;
; sel0       ; data_out[2] ; 9.083  ; 8.659  ; 9.274  ; 8.844  ;
; sel0       ; data_out[3] ; 8.986  ; 8.688  ; 9.170  ; 8.909  ;
; sel0       ; data_out[4] ; 11.068 ; 10.341 ; 11.207 ; 10.474 ;
; sel0       ; data_out[5] ; 9.509  ; 9.143  ; 9.647  ; 9.275  ;
; sel0       ; data_out[6] ; 10.349 ; 9.900  ; 10.540 ; 9.908  ;
; sel0       ; data_out[7] ; 9.221  ; 8.899  ; 9.420  ; 9.136  ;
; sel1       ; data_out[0] ; 10.394 ; 10.148 ; 10.595 ; 10.343 ;
; sel1       ; data_out[1] ; 11.058 ; 10.733 ; 11.185 ; 10.882 ;
; sel1       ; data_out[2] ; 11.273 ; 10.813 ; 11.462 ; 11.002 ;
; sel1       ; data_out[3] ; 10.211 ; 9.901  ; 10.400 ; 10.084 ;
; sel1       ; data_out[4] ; 12.870 ; 12.140 ; 13.045 ; 12.309 ;
; sel1       ; data_out[5] ; 11.311 ; 10.949 ; 11.486 ; 11.118 ;
; sel1       ; data_out[6] ; 12.714 ; 12.087 ; 12.888 ; 12.261 ;
; sel1       ; data_out[7] ; 10.280 ; 9.953  ; 10.482 ; 10.149 ;
; sel2       ; data_out[0] ; 11.885 ; 11.674 ; 12.011 ; 11.822 ;
; sel2       ; data_out[1] ; 11.065 ; 10.745 ; 11.179 ; 10.875 ;
; sel2       ; data_out[2] ; 12.291 ; 11.831 ; 12.323 ; 11.863 ;
; sel2       ; data_out[3] ; 11.228 ; 10.953 ; 11.260 ; 11.007 ;
; sel2       ; data_out[4] ; 13.170 ; 12.475 ; 13.276 ; 12.603 ;
; sel2       ; data_out[5] ; 11.625 ; 11.316 ; 11.756 ; 11.360 ;
; sel2       ; data_out[6] ; 12.975 ; 12.348 ; 13.150 ; 12.523 ;
; sel2       ; data_out[7] ; 11.779 ; 11.505 ; 11.929 ; 11.574 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; sel0       ; data_out[0] ; 8.981  ; 8.751  ; 9.179  ; 8.986  ;
; sel0       ; data_out[1] ; 8.988  ; 8.748  ; 9.231  ; 8.837  ;
; sel0       ; data_out[2] ; 8.737  ; 8.326  ; 8.924  ; 8.508  ;
; sel0       ; data_out[3] ; 8.645  ; 8.354  ; 8.825  ; 8.571  ;
; sel0       ; data_out[4] ; 10.721 ; 10.002 ; 10.857 ; 10.133 ;
; sel0       ; data_out[5] ; 9.147  ; 8.791  ; 9.283  ; 8.922  ;
; sel0       ; data_out[6] ; 9.951  ; 9.514  ; 10.126 ; 9.522  ;
; sel0       ; data_out[7] ; 8.866  ; 8.553  ; 9.063  ; 8.786  ;
; sel1       ; data_out[0] ; 9.238  ; 8.990  ; 9.435  ; 9.182  ;
; sel1       ; data_out[1] ; 9.360  ; 8.985  ; 9.557  ; 9.177  ;
; sel1       ; data_out[2] ; 9.371  ; 8.938  ; 9.568  ; 9.130  ;
; sel1       ; data_out[3] ; 9.068  ; 8.759  ; 9.252  ; 8.938  ;
; sel1       ; data_out[4] ; 11.738 ; 10.997 ; 11.908 ; 11.162 ;
; sel1       ; data_out[5] ; 10.161 ; 9.792  ; 10.332 ; 9.958  ;
; sel1       ; data_out[6] ; 10.664 ; 10.096 ; 10.694 ; 10.167 ;
; sel1       ; data_out[7] ; 9.120  ; 8.797  ; 9.316  ; 8.988  ;
; sel2       ; data_out[0] ; 10.421 ; 10.180 ; 10.560 ; 10.265 ;
; sel2       ; data_out[1] ; 9.373  ; 9.004  ; 9.512  ; 9.138  ;
; sel2       ; data_out[2] ; 9.577  ; 9.151  ; 9.716  ; 9.285  ;
; sel2       ; data_out[3] ; 9.524  ; 9.193  ; 9.576  ; 9.240  ;
; sel2       ; data_out[4] ; 12.320 ; 11.468 ; 12.369 ; 11.463 ;
; sel2       ; data_out[5] ; 10.282 ; 10.013 ; 10.437 ; 10.016 ;
; sel2       ; data_out[6] ; 10.655 ; 10.086 ; 10.632 ; 10.058 ;
; sel2       ; data_out[7] ; 10.552 ; 10.212 ; 10.647 ; 10.352 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk_25mhz~reg0                                            ; -1.003 ; -15.882       ;
; fx                                                        ; -0.882 ; -12.732       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.563 ; -17.936       ;
; startCnt                                                  ; -0.086 ; -0.244        ;
; sysclk                                                    ; 0.266  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; startCnt                                                  ; -0.551 ; -16.097       ;
; sysclk                                                    ; -0.095 ; -0.095        ;
; fx                                                        ; 0.036  ; 0.000         ;
; clk_25mhz~reg0                                            ; 0.186  ; 0.000         ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.303  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; fx                                                        ; -3.000 ; -52.482       ;
; startCnt                                                  ; -1.000 ; -64.000       ;
; clk_25mhz~reg0                                            ; -1.000 ; -31.000       ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.798  ; 0.000         ;
; sysclk                                                    ; 9.316  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_25mhz~reg0'                                                                      ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+
; -1.003 ; counter3[1]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.949      ;
; -0.954 ; counter3[0]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.900      ;
; -0.948 ; counter3[1]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.894      ;
; -0.935 ; counter3[3]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.881      ;
; -0.933 ; counter3[0]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.879      ;
; -0.920 ; counter3[1]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.866      ;
; -0.905 ; counter3[0]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.851      ;
; -0.903 ; counter3[0]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.849      ;
; -0.886 ; counter3[2]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.832      ;
; -0.880 ; counter3[3]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.826      ;
; -0.866 ; counter3[2]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.812      ;
; -0.865 ; counter3[0]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.814      ;
; -0.863 ; counter3[5]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.809      ;
; -0.860 ; counter3[1]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.809      ;
; -0.854 ; counter3[1]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.800      ;
; -0.852 ; counter3[3]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.798      ;
; -0.852 ; counter3[5]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.798      ;
; -0.850 ; counter3[5]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.796      ;
; -0.847 ; counter3[24] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.795      ;
; -0.845 ; counter3[24] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.793      ;
; -0.845 ; counter3[5]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.791      ;
; -0.844 ; counter3[24] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.792      ;
; -0.841 ; counter3[3]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.787      ;
; -0.840 ; counter3[24] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.788      ;
; -0.838 ; counter3[6]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.785      ;
; -0.818 ; counter3[4]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.764      ;
; -0.816 ; counter3[23] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.764      ;
; -0.815 ; counter3[16] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.762      ;
; -0.814 ; counter3[6]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.761      ;
; -0.814 ; counter3[23] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.762      ;
; -0.813 ; counter3[16] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.760      ;
; -0.813 ; counter3[23] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.761      ;
; -0.812 ; counter3[16] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.759      ;
; -0.812 ; counter3[5]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.761      ;
; -0.811 ; counter3[0]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.760      ;
; -0.809 ; counter3[23] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.757      ;
; -0.808 ; counter3[16] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.755      ;
; -0.807 ; counter3[24] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.758      ;
; -0.805 ; counter3[1]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.754      ;
; -0.803 ; counter3[2]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.749      ;
; -0.801 ; counter3[3]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.750      ;
; -0.801 ; counter3[27] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.749      ;
; -0.800 ; counter3[27] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.748      ;
; -0.799 ; counter3[27] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.747      ;
; -0.799 ; counter3[7]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.745      ;
; -0.798 ; counter3[4]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.744      ;
; -0.797 ; counter3[1]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.746      ;
; -0.795 ; counter3[27] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.743      ;
; -0.795 ; counter3[4]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.741      ;
; -0.793 ; counter3[4]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.739      ;
; -0.792 ; counter3[3]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.741      ;
; -0.777 ; counter3[0]  ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.726      ;
; -0.776 ; counter3[23] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.727      ;
; -0.775 ; counter3[16] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.037     ; 1.725      ;
; -0.774 ; counter3[1]  ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.723      ;
; -0.773 ; counter3[0]  ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.722      ;
; -0.772 ; counter3[2]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.718      ;
; -0.770 ; counter3[1]  ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.719      ;
; -0.770 ; counter3[27] ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.721      ;
; -0.769 ; counter3[0]  ; counter3[14]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.718      ;
; -0.761 ; counter3[9]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.707      ;
; -0.759 ; counter3[9]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.705      ;
; -0.759 ; counter3[0]  ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.708      ;
; -0.758 ; counter3[9]  ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.704      ;
; -0.755 ; counter3[6]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.702      ;
; -0.755 ; counter3[4]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.704      ;
; -0.754 ; counter3[9]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.700      ;
; -0.752 ; counter3[0]  ; counter3[6]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.701      ;
; -0.748 ; counter3[0]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.697      ;
; -0.744 ; counter3[11] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.691      ;
; -0.744 ; counter3[7]  ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.690      ;
; -0.743 ; counter3[2]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.692      ;
; -0.739 ; counter3[26] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.687      ;
; -0.737 ; counter3[26] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.685      ;
; -0.736 ; counter3[26] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.684      ;
; -0.732 ; counter3[26] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.680      ;
; -0.732 ; counter3[18] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.679      ;
; -0.730 ; counter3[18] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.677      ;
; -0.729 ; counter3[18] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.676      ;
; -0.729 ; counter3[3]  ; counter3[16]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.678      ;
; -0.725 ; counter3[18] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.672      ;
; -0.724 ; counter3[5]  ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.673      ;
; -0.721 ; counter3[9]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.670      ;
; -0.721 ; counter3[29] ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.669      ;
; -0.721 ; counter3[0]  ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.670      ;
; -0.720 ; counter3[5]  ; counter3[18]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.669      ;
; -0.720 ; counter3[6]  ; counter3[19]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.040     ; 1.667      ;
; -0.720 ; counter3[29] ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.668      ;
; -0.720 ; counter3[5]  ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.669      ;
; -0.719 ; counter3[29] ; counter3[22]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.667      ;
; -0.719 ; counter3[24] ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.670      ;
; -0.717 ; counter3[2]  ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.666      ;
; -0.716 ; counter3[7]  ; counter3[20]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.041     ; 1.662      ;
; -0.716 ; counter3[5]  ; counter3[14]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.665      ;
; -0.715 ; counter3[29] ; counter3[21]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.039     ; 1.663      ;
; -0.715 ; counter3[24] ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.666      ;
; -0.713 ; counter3[3]  ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.662      ;
; -0.711 ; counter3[24] ; counter3[14]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.036     ; 1.662      ;
; -0.709 ; counter3[3]  ; counter3[12]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.658      ;
; -0.706 ; counter3[1]  ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 1.000        ; -0.038     ; 1.655      ;
+--------+--------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fx'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.882 ; fxCntTemp[1]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.790      ;
; -0.878 ; fxCntTemp[1]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.786      ;
; -0.868 ; fxCntTemp[0]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.776      ;
; -0.830 ; fxCntTemp[0]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.738      ;
; -0.814 ; fxCntTemp[1]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.722      ;
; -0.811 ; fxCntTemp[3]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.719      ;
; -0.810 ; fxCntTemp[1]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.718      ;
; -0.807 ; fxCntTemp[3]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.715      ;
; -0.801 ; fxCntTemp[2]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.709      ;
; -0.800 ; fxCntTemp[0]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.708      ;
; -0.763 ; fxCntTemp[2]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.671      ;
; -0.762 ; fxCntTemp[0]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.670      ;
; -0.746 ; fxCntTemp[1]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.654      ;
; -0.743 ; fxCntTemp[5]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.651      ;
; -0.743 ; fxCntTemp[3]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.651      ;
; -0.742 ; fxCntTemp[1]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.650      ;
; -0.739 ; fxCntTemp[5]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.647      ;
; -0.739 ; fxCntTemp[3]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.647      ;
; -0.733 ; fxCntTemp[4]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.641      ;
; -0.733 ; fxCntTemp[2]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.641      ;
; -0.732 ; fxCntTemp[0]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.640      ;
; -0.695 ; fxCntTemp[4]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.603      ;
; -0.695 ; fxCntTemp[2]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.603      ;
; -0.694 ; fxCntTemp[0]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.602      ;
; -0.679 ; fxCntTemp[7]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.587      ;
; -0.678 ; fxCntTemp[1]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.586      ;
; -0.675 ; fxCntTemp[7]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.583      ;
; -0.675 ; fxCntTemp[5]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.583      ;
; -0.675 ; fxCntTemp[3]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.583      ;
; -0.674 ; fxCntTemp[1]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.582      ;
; -0.671 ; fxCntTemp[5]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.579      ;
; -0.671 ; fxCntTemp[3]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.579      ;
; -0.665 ; fxCntTemp[6]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.573      ;
; -0.665 ; fxCntTemp[4]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.573      ;
; -0.665 ; fxCntTemp[2]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.573      ;
; -0.664 ; fxCntTemp[0]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.572      ;
; -0.627 ; fxCntTemp[4]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.535      ;
; -0.627 ; fxCntTemp[2]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.535      ;
; -0.626 ; fxCntTemp[6]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.534      ;
; -0.626 ; fxCntTemp[0]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.534      ;
; -0.611 ; fxCntTemp[9]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.519      ;
; -0.611 ; fxCntTemp[7]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.519      ;
; -0.610 ; fxCntTemp[1]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.518      ;
; -0.607 ; fxCntTemp[9]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.515      ;
; -0.607 ; fxCntTemp[7]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.515      ;
; -0.607 ; fxCntTemp[5]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.515      ;
; -0.607 ; fxCntTemp[3]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.515      ;
; -0.606 ; fxCntTemp[1]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.514      ;
; -0.603 ; fxCntTemp[5]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.511      ;
; -0.603 ; fxCntTemp[3]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.511      ;
; -0.597 ; fxCntTemp[8]  ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.505      ;
; -0.597 ; fxCntTemp[6]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.505      ;
; -0.597 ; fxCntTemp[4]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.505      ;
; -0.597 ; fxCntTemp[2]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.505      ;
; -0.596 ; fxCntTemp[0]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.504      ;
; -0.559 ; fxCntTemp[8]  ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.467      ;
; -0.559 ; fxCntTemp[4]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.467      ;
; -0.559 ; fxCntTemp[2]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.467      ;
; -0.558 ; fxCntTemp[6]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.466      ;
; -0.558 ; fxCntTemp[0]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.466      ;
; -0.543 ; fxCntTemp[9]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.451      ;
; -0.543 ; fxCntTemp[7]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.451      ;
; -0.542 ; fxCntTemp[1]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.450      ;
; -0.539 ; fxCntTemp[11] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.447      ;
; -0.539 ; fxCntTemp[9]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.447      ;
; -0.539 ; fxCntTemp[7]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.447      ;
; -0.539 ; fxCntTemp[5]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.447      ;
; -0.539 ; fxCntTemp[3]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.447      ;
; -0.538 ; fxCntTemp[1]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.446      ;
; -0.535 ; fxCntTemp[11] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.443      ;
; -0.535 ; fxCntTemp[5]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.443      ;
; -0.535 ; fxCntTemp[3]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.443      ;
; -0.529 ; fxCntTemp[10] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.437      ;
; -0.529 ; fxCntTemp[8]  ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.437      ;
; -0.529 ; fxCntTemp[6]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.437      ;
; -0.529 ; fxCntTemp[4]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.437      ;
; -0.529 ; fxCntTemp[2]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.437      ;
; -0.528 ; fxCntTemp[0]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.436      ;
; -0.491 ; fxCntTemp[10] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.399      ;
; -0.491 ; fxCntTemp[8]  ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.399      ;
; -0.491 ; fxCntTemp[4]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.399      ;
; -0.491 ; fxCntTemp[2]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.399      ;
; -0.490 ; fxCntTemp[6]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.398      ;
; -0.490 ; fxCntTemp[0]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.398      ;
; -0.475 ; fxCntTemp[9]  ; fxCntTemp[27] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.383      ;
; -0.475 ; fxCntTemp[7]  ; fxCntTemp[25] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.383      ;
; -0.474 ; fxCntTemp[1]  ; fxCntTemp[19] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.382      ;
; -0.472 ; fxCntTemp[13] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.380      ;
; -0.471 ; fxCntTemp[11] ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.379      ;
; -0.471 ; fxCntTemp[9]  ; fxCntTemp[26] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.379      ;
; -0.471 ; fxCntTemp[7]  ; fxCntTemp[24] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.379      ;
; -0.471 ; fxCntTemp[5]  ; fxCntTemp[23] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.379      ;
; -0.471 ; fxCntTemp[3]  ; fxCntTemp[21] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.379      ;
; -0.470 ; fxCntTemp[1]  ; fxCntTemp[18] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.378      ;
; -0.468 ; fxCntTemp[13] ; fxCntTemp[30] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.376      ;
; -0.467 ; fxCntTemp[11] ; fxCntTemp[28] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.375      ;
; -0.467 ; fxCntTemp[5]  ; fxCntTemp[22] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.375      ;
; -0.467 ; fxCntTemp[3]  ; fxCntTemp[20] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.375      ;
; -0.461 ; fxCntTemp[12] ; fxCntTemp[31] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.369      ;
; -0.461 ; fxCntTemp[10] ; fxCntTemp[29] ; fx           ; fx          ; 1.000        ; -0.099     ; 1.369      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -0.563 ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.563 ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.280     ; 0.825      ;
; -0.558 ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; -0.558 ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.277     ; 0.823      ;
; 0.061  ; startCnt        ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.061  ; startCnt        ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.280     ; 0.701      ;
; 0.067  ; startCnt        ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 0.067  ; startCnt        ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.277     ; 0.698      ;
; 8.158  ; fbaseCntTemp[1] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.790      ;
; 8.162  ; fbaseCntTemp[1] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.786      ;
; 8.172  ; fbaseCntTemp[0] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.776      ;
; 8.210  ; fbaseCntTemp[0] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.738      ;
; 8.226  ; fbaseCntTemp[1] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.722      ;
; 8.229  ; fbaseCntTemp[3] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.719      ;
; 8.230  ; fbaseCntTemp[1] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.718      ;
; 8.233  ; fbaseCntTemp[3] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.715      ;
; 8.239  ; fbaseCntTemp[2] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.709      ;
; 8.240  ; fbaseCntTemp[0] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.708      ;
; 8.277  ; fbaseCntTemp[2] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.671      ;
; 8.278  ; fbaseCntTemp[0] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.670      ;
; 8.294  ; fbaseCntTemp[1] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.654      ;
; 8.297  ; fbaseCntTemp[5] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.651      ;
; 8.297  ; fbaseCntTemp[3] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.651      ;
; 8.298  ; fbaseCntTemp[1] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.650      ;
; 8.301  ; fbaseCntTemp[5] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.647      ;
; 8.301  ; fbaseCntTemp[3] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.647      ;
; 8.307  ; fbaseCntTemp[4] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.641      ;
; 8.307  ; fbaseCntTemp[2] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.641      ;
; 8.308  ; fbaseCntTemp[0] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.640      ;
; 8.345  ; fbaseCntTemp[4] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.603      ;
; 8.345  ; fbaseCntTemp[2] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.603      ;
; 8.346  ; fbaseCntTemp[0] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.602      ;
; 8.361  ; fbaseCntTemp[7] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.587      ;
; 8.362  ; fbaseCntTemp[1] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.586      ;
; 8.365  ; fbaseCntTemp[7] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.583      ;
; 8.365  ; fbaseCntTemp[5] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.583      ;
; 8.365  ; fbaseCntTemp[3] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.583      ;
; 8.366  ; fbaseCntTemp[1] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.582      ;
; 8.369  ; fbaseCntTemp[5] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.579      ;
; 8.369  ; fbaseCntTemp[3] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.579      ;
; 8.375  ; fbaseCntTemp[6] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.573      ;
; 8.375  ; fbaseCntTemp[4] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.573      ;
; 8.375  ; fbaseCntTemp[2] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.573      ;
; 8.376  ; fbaseCntTemp[0] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 1.572      ;
+--------+-----------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'startCnt'                                                                                                                      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.086 ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; 0.500        ; 0.381      ; 0.944      ;
; -0.049 ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; 0.500        ; 0.312      ; 0.838      ;
; -0.044 ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; 0.500        ; 0.319      ; 0.840      ;
; -0.028 ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; 0.500        ; 0.319      ; 0.824      ;
; -0.013 ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; 0.500        ; 0.381      ; 0.871      ;
; -0.013 ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; 0.500        ; 0.385      ; 0.875      ;
; -0.011 ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; 0.500        ; 0.385      ; 0.873      ;
; 0.010  ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; 0.500        ; 0.369      ; 0.836      ;
; 0.011  ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; 0.500        ; 0.369      ; 0.835      ;
; 0.013  ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; 0.500        ; 0.369      ; 0.833      ;
; 0.037  ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; 0.500        ; 0.331      ; 0.771      ;
; 0.051  ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; 0.500        ; 0.335      ; 0.761      ;
; 0.060  ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; 0.500        ; 0.312      ; 0.729      ;
; 0.062  ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; 0.500        ; 0.378      ; 0.793      ;
; 0.062  ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; 0.500        ; 0.385      ; 0.800      ;
; 0.084  ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; 0.500        ; 0.312      ; 0.705      ;
; 0.090  ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; 0.500        ; 0.369      ; 0.756      ;
; 0.094  ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; 0.500        ; 0.331      ; 0.714      ;
; 0.112  ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; 0.500        ; 0.335      ; 0.700      ;
; 0.128  ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; 0.500        ; 0.378      ; 0.727      ;
; 0.130  ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; 0.500        ; 0.328      ; 0.675      ;
; 0.141  ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; 0.500        ; 0.312      ; 0.648      ;
; 0.156  ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; 0.500        ; 0.328      ; 0.649      ;
; 0.172  ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; 0.500        ; 0.335      ; 0.640      ;
; 0.174  ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; 0.500        ; 0.362      ; 0.665      ;
; 0.180  ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; 0.500        ; 0.362      ; 0.659      ;
; 0.208  ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; 0.500        ; 0.328      ; 0.597      ;
; 0.212  ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; 0.500        ; 0.328      ; 0.593      ;
; 0.226  ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; 0.500        ; 0.328      ; 0.579      ;
; 0.284  ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; 0.500        ; 0.362      ; 0.555      ;
; 0.309  ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; 0.500        ; 0.362      ; 0.530      ;
; 0.362  ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; 0.500        ; 0.362      ; 0.477      ;
; 0.641  ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.776      ; 1.542      ;
; 0.677  ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.769      ; 1.499      ;
; 0.691  ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.766      ; 1.482      ;
; 0.697  ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.773      ; 1.483      ;
; 0.701  ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.753      ; 1.459      ;
; 0.705  ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.769      ; 1.471      ;
; 0.706  ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.757      ; 1.458      ;
; 0.712  ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.753      ; 1.448      ;
; 0.719  ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.776      ; 1.464      ;
; 0.721  ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.750      ; 1.436      ;
; 0.722  ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.769      ; 1.454      ;
; 0.723  ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.750      ; 1.434      ;
; 0.724  ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.753      ; 1.436      ;
; 0.726  ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.772      ; 1.453      ;
; 0.729  ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.756      ; 1.434      ;
; 0.733  ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.760      ; 1.434      ;
; 0.737  ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.773      ; 1.443      ;
; 0.749  ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.757      ; 1.415      ;
; 0.750  ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.773      ; 1.430      ;
; 0.750  ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.773      ; 1.430      ;
; 0.760  ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.766      ; 1.413      ;
; 0.763  ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.760      ; 1.404      ;
; 0.765  ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.766      ; 1.408      ;
; 0.765  ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.776      ; 1.418      ;
; 0.772  ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.769      ; 1.404      ;
; 0.786  ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.766      ; 1.387      ;
; 0.801  ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.776      ; 1.382      ;
; 0.802  ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.760      ; 1.365      ;
; 0.818  ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.757      ; 1.346      ;
; 0.823  ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.769      ; 1.353      ;
; 0.830  ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.757      ; 1.334      ;
; 0.836  ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; 0.500        ; 1.760      ; 1.331      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sysclk'                                                                            ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; 0.266 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.500        ; 0.913      ; 1.229      ;
; 0.778 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 1.000        ; 0.913      ; 1.217      ;
+-------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'startCnt'                                                                                                                       ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.551 ; fbaseCntTemp[25] ; fbaseCnt[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.046      ; 1.149      ;
; -0.543 ; fbaseCntTemp[14] ; fbaseCnt[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.056      ; 1.167      ;
; -0.542 ; fbaseCntTemp[8]  ; fbaseCnt[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.060      ; 1.172      ;
; -0.542 ; fbaseCntTemp[18] ; fbaseCnt[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.046      ; 1.158      ;
; -0.540 ; fbaseCntTemp[2]  ; fbaseCnt[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.043      ; 1.157      ;
; -0.540 ; fbaseCntTemp[11] ; fbaseCnt[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.052      ; 1.166      ;
; -0.531 ; fbaseCntTemp[9]  ; fbaseCnt[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.043      ; 1.166      ;
; -0.530 ; fbaseCntTemp[1]  ; fbaseCnt[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.043      ; 1.167      ;
; -0.520 ; fbaseCntTemp[24] ; fbaseCnt[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.063      ; 1.197      ;
; -0.520 ; fbaseCntTemp[17] ; fbaseCnt[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.046      ; 1.180      ;
; -0.519 ; fbaseCntTemp[26] ; fbaseCnt[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.046      ; 1.181      ;
; -0.518 ; fbaseCntTemp[30] ; fbaseCnt[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.059      ; 1.195      ;
; -0.514 ; fbaseCntTemp[6]  ; fbaseCnt[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.042      ; 1.182      ;
; -0.511 ; fbaseCntTemp[5]  ; fbaseCnt[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.036      ; 1.179      ;
; -0.511 ; fbaseCntTemp[29] ; fbaseCnt[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.039      ; 1.182      ;
; -0.511 ; fbaseCntTemp[31] ; fbaseCnt[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.063      ; 1.206      ;
; -0.509 ; fbaseCntTemp[3]  ; fbaseCnt[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.052      ; 1.197      ;
; -0.501 ; fbaseCntTemp[23] ; fbaseCnt[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.063      ; 1.216      ;
; -0.500 ; fbaseCntTemp[7]  ; fbaseCnt[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.060      ; 1.214      ;
; -0.498 ; fbaseCntTemp[27] ; fbaseCnt[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.055      ; 1.211      ;
; -0.496 ; fbaseCntTemp[20] ; fbaseCnt[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.055      ; 1.213      ;
; -0.495 ; fbaseCntTemp[10] ; fbaseCnt[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.043      ; 1.202      ;
; -0.493 ; fbaseCntTemp[12] ; fbaseCnt[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.052      ; 1.213      ;
; -0.490 ; fbaseCntTemp[0]  ; fbaseCnt[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.060      ; 1.224      ;
; -0.479 ; fbaseCntTemp[4]  ; fbaseCnt[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.052      ; 1.227      ;
; -0.477 ; fbaseCntTemp[19] ; fbaseCnt[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.055      ; 1.232      ;
; -0.469 ; fbaseCntTemp[15] ; fbaseCnt[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.060      ; 1.245      ;
; -0.463 ; fbaseCntTemp[28] ; fbaseCnt[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.055      ; 1.246      ;
; -0.461 ; fbaseCntTemp[16] ; fbaseCnt[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.063      ; 1.256      ;
; -0.454 ; fbaseCntTemp[21] ; fbaseCnt[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.039      ; 1.239      ;
; -0.438 ; fbaseCntTemp[13] ; fbaseCnt[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.036      ; 1.252      ;
; -0.431 ; fbaseCntTemp[22] ; fbaseCnt[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt    ; -0.500       ; 2.039      ; 1.262      ;
; 0.286  ; fxCntTemp[29]    ; fxCnt[29]    ; fx                                                        ; startCnt    ; -0.500       ; 0.502      ; 0.402      ;
; 0.350  ; fxCntTemp[20]    ; fxCnt[20]    ; fx                                                        ; startCnt    ; -0.500       ; 0.502      ; 0.466      ;
; 0.351  ; fxCntTemp[21]    ; fxCnt[21]    ; fx                                                        ; startCnt    ; -0.500       ; 0.502      ; 0.467      ;
; 0.412  ; fxCntTemp[8]     ; fxCnt[8]     ; fx                                                        ; startCnt    ; -0.500       ; 0.470      ; 0.496      ;
; 0.422  ; fxCntTemp[11]    ; fxCnt[11]    ; fx                                                        ; startCnt    ; -0.500       ; 0.470      ; 0.506      ;
; 0.425  ; fxCntTemp[10]    ; fxCnt[10]    ; fx                                                        ; startCnt    ; -0.500       ; 0.470      ; 0.509      ;
; 0.451  ; fxCntTemp[7]     ; fxCnt[7]     ; fx                                                        ; startCnt    ; -0.500       ; 0.478      ; 0.543      ;
; 0.452  ; fxCntTemp[18]    ; fxCnt[18]    ; fx                                                        ; startCnt    ; -0.500       ; 0.502      ; 0.568      ;
; 0.468  ; fxCntTemp[28]    ; fxCnt[28]    ; fx                                                        ; startCnt    ; -0.500       ; 0.502      ; 0.584      ;
; 0.479  ; fxCntTemp[12]    ; fxCnt[12]    ; fx                                                        ; startCnt    ; -0.500       ; 0.454      ; 0.547      ;
; 0.494  ; fxCntTemp[19]    ; fxCnt[19]    ; fx                                                        ; startCnt    ; -0.500       ; 0.518      ; 0.626      ;
; 0.494  ; fxCntTemp[3]     ; fxCnt[3]     ; fx                                                        ; startCnt    ; -0.500       ; 0.470      ; 0.578      ;
; 0.507  ; fxCntTemp[2]     ; fxCnt[2]     ; fx                                                        ; startCnt    ; -0.500       ; 0.470      ; 0.591      ;
; 0.521  ; fxCntTemp[0]     ; fxCnt[0]     ; fx                                                        ; startCnt    ; -0.500       ; 0.478      ; 0.613      ;
; 0.523  ; fxCntTemp[6]     ; fxCnt[6]     ; fx                                                        ; startCnt    ; -0.500       ; 0.474      ; 0.611      ;
; 0.524  ; fxCntTemp[17]    ; fxCnt[17]    ; fx                                                        ; startCnt    ; -0.500       ; 0.509      ; 0.647      ;
; 0.527  ; fxCntTemp[5]     ; fxCnt[5]     ; fx                                                        ; startCnt    ; -0.500       ; 0.454      ; 0.595      ;
; 0.540  ; fxCntTemp[31]    ; fxCnt[31]    ; fx                                                        ; startCnt    ; -0.500       ; 0.526      ; 0.680      ;
; 0.563  ; fxCntTemp[13]    ; fxCnt[13]    ; fx                                                        ; startCnt    ; -0.500       ; 0.454      ; 0.631      ;
; 0.568  ; fxCntTemp[15]    ; fxCnt[15]    ; fx                                                        ; startCnt    ; -0.500       ; 0.478      ; 0.660      ;
; 0.571  ; fxCntTemp[27]    ; fxCnt[27]    ; fx                                                        ; startCnt    ; -0.500       ; 0.518      ; 0.703      ;
; 0.587  ; fxCntTemp[16]    ; fxCnt[16]    ; fx                                                        ; startCnt    ; -0.500       ; 0.509      ; 0.710      ;
; 0.593  ; fxCntTemp[14]    ; fxCnt[14]    ; fx                                                        ; startCnt    ; -0.500       ; 0.474      ; 0.681      ;
; 0.610  ; fxCntTemp[25]    ; fxCnt[25]    ; fx                                                        ; startCnt    ; -0.500       ; 0.509      ; 0.733      ;
; 0.611  ; fxCntTemp[30]    ; fxCnt[30]    ; fx                                                        ; startCnt    ; -0.500       ; 0.522      ; 0.747      ;
; 0.612  ; fxCntTemp[26]    ; fxCnt[26]    ; fx                                                        ; startCnt    ; -0.500       ; 0.509      ; 0.735      ;
; 0.616  ; fxCntTemp[23]    ; fxCnt[23]    ; fx                                                        ; startCnt    ; -0.500       ; 0.526      ; 0.756      ;
; 0.621  ; fxCntTemp[24]    ; fxCnt[24]    ; fx                                                        ; startCnt    ; -0.500       ; 0.526      ; 0.761      ;
; 0.644  ; fxCntTemp[9]     ; fxCnt[9]     ; fx                                                        ; startCnt    ; -0.500       ; 0.461      ; 0.719      ;
; 0.653  ; fxCntTemp[1]     ; fxCnt[1]     ; fx                                                        ; startCnt    ; -0.500       ; 0.461      ; 0.728      ;
; 0.662  ; fxCntTemp[4]     ; fxCnt[4]     ; fx                                                        ; startCnt    ; -0.500       ; 0.454      ; 0.730      ;
; 0.698  ; fxCntTemp[22]    ; fxCnt[22]    ; fx                                                        ; startCnt    ; -0.500       ; 0.522      ; 0.834      ;
+--------+------------------+--------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sysclk'                                                                              ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -0.095 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; 0.000        ; 0.952      ; 1.076      ;
; 0.424  ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; sysclk      ; -0.500       ; 0.952      ; 1.095      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fx'                                                                                ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; 0.036 ; startCnt       ; fxCntTemp[16] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[24] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[23] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[22] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[21] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[20] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[19] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[18] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[17] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[25] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[26] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[27] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[28] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[29] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[30] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.036 ; startCnt       ; fxCntTemp[31] ; startCnt       ; fx          ; 0.000        ; 1.315      ; 1.570      ;
; 0.088 ; startCnt       ; fxCntTemp[15] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[14] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[13] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[12] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[11] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[10] ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[9]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[8]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[7]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[6]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[5]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[4]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[3]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[2]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[1]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.088 ; startCnt       ; fxCntTemp[0]  ; startCnt       ; fx          ; 0.000        ; 1.365      ; 1.672      ;
; 0.238 ; clk_cnthz~reg0 ; startCnt      ; clk_25mhz~reg0 ; fx          ; 0.000        ; 0.252      ; 0.604      ;
; 0.314 ; fxCntTemp[15]  ; fxCntTemp[15] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.423      ;
; 0.315 ; fxCntTemp[13]  ; fxCntTemp[13] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.424      ;
; 0.315 ; fxCntTemp[5]   ; fxCntTemp[5]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.424      ;
; 0.315 ; fxCntTemp[3]   ; fxCntTemp[3]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.424      ;
; 0.315 ; fxCntTemp[31]  ; fxCntTemp[31] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.424      ;
; 0.316 ; fxCntTemp[11]  ; fxCntTemp[11] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[7]   ; fxCntTemp[7]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[6]   ; fxCntTemp[6]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[1]   ; fxCntTemp[1]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[21]  ; fxCntTemp[21] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[19]  ; fxCntTemp[19] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[17]  ; fxCntTemp[17] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[27]  ; fxCntTemp[27] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.316 ; fxCntTemp[29]  ; fxCntTemp[29] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.425      ;
; 0.317 ; fxCntTemp[14]  ; fxCntTemp[14] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[9]   ; fxCntTemp[9]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[8]   ; fxCntTemp[8]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[2]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[16]  ; fxCntTemp[16] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[23]  ; fxCntTemp[23] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[22]  ; fxCntTemp[22] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.317 ; fxCntTemp[25]  ; fxCntTemp[25] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.426      ;
; 0.318 ; fxCntTemp[12]  ; fxCntTemp[12] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[10]  ; fxCntTemp[10] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[4]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[24]  ; fxCntTemp[24] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[20]  ; fxCntTemp[20] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[18]  ; fxCntTemp[18] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; fxCntTemp[30]  ; fxCntTemp[30] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.427      ;
; 0.319 ; fxCntTemp[26]  ; fxCntTemp[26] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.428      ;
; 0.319 ; fxCntTemp[28]  ; fxCntTemp[28] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.428      ;
; 0.327 ; fxCntTemp[0]   ; fxCntTemp[0]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.436      ;
; 0.464 ; fxCntTemp[5]   ; fxCntTemp[6]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.573      ;
; 0.464 ; fxCntTemp[13]  ; fxCntTemp[14] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.573      ;
; 0.464 ; fxCntTemp[3]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.573      ;
; 0.465 ; fxCntTemp[7]   ; fxCntTemp[8]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[1]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[11]  ; fxCntTemp[12] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[21]  ; fxCntTemp[22] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[19]  ; fxCntTemp[20] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[17]  ; fxCntTemp[18] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[29]  ; fxCntTemp[30] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.465 ; fxCntTemp[27]  ; fxCntTemp[28] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.574      ;
; 0.466 ; fxCntTemp[9]   ; fxCntTemp[10] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; fxCntTemp[23]  ; fxCntTemp[24] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.575      ;
; 0.466 ; fxCntTemp[25]  ; fxCntTemp[26] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.575      ;
; 0.474 ; fxCntTemp[6]   ; fxCntTemp[7]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.583      ;
; 0.474 ; fxCntTemp[0]   ; fxCntTemp[1]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.583      ;
; 0.475 ; fxCntTemp[14]  ; fxCntTemp[15] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; fxCntTemp[2]   ; fxCntTemp[3]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; fxCntTemp[8]   ; fxCntTemp[9]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; fxCntTemp[16]  ; fxCntTemp[17] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; fxCntTemp[22]  ; fxCntTemp[23] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.584      ;
; 0.476 ; fxCntTemp[12]  ; fxCntTemp[13] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[4]   ; fxCntTemp[5]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[10]  ; fxCntTemp[11] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[30]  ; fxCntTemp[31] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[20]  ; fxCntTemp[21] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[18]  ; fxCntTemp[19] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; fxCntTemp[24]  ; fxCntTemp[25] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.585      ;
; 0.477 ; fxCntTemp[6]   ; fxCntTemp[8]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; fxCntTemp[0]   ; fxCntTemp[2]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; fxCntTemp[26]  ; fxCntTemp[27] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.586      ;
; 0.477 ; fxCntTemp[28]  ; fxCntTemp[29] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.586      ;
; 0.478 ; fxCntTemp[2]   ; fxCntTemp[4]  ; fx             ; fx          ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; fxCntTemp[8]   ; fxCntTemp[10] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.587      ;
; 0.478 ; fxCntTemp[16]  ; fxCntTemp[18] ; fx             ; fx          ; 0.000        ; 0.025      ; 0.587      ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_25mhz~reg0'                                                                        ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+
; 0.186 ; clk_cnthz~reg0 ; clk_cnthz~reg0 ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.307      ;
; 0.204 ; counter3[29]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.324      ;
; 0.298 ; counter3[10]   ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; counter3[8]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; counter3[5]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; counter3[4]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter3[7]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter3[1]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter3[2]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter3[15]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; counter3[17]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter3[3]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter3[9]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; counter3[28]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter3[23]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter3[26]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; counter3[27]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter3[25]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.427      ;
; 0.315 ; counter3[0]    ; counter3[0]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.436      ;
; 0.453 ; counter3[7]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter3[1]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; counter3[9]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter3[3]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; counter3[27]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; counter3[25]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; counter3[8]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; counter3[24]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; counter3[8]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; counter3[4]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; counter3[0]    ; counter3[1]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; counter3[2]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; counter3[28]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; counter3[26]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; counter3[24]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; counter3[0]    ; counter3[2]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; counter3[2]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; counter3[26]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; counter3[24]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.588      ;
; 0.515 ; counter3[5]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; counter3[15]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; counter3[7]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; counter3[1]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; counter3[3]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; counter3[5]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; counter3[23]   ; counter3[25]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; counter3[7]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; counter3[27]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; counter3[25]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; counter3[1]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; counter3[23]   ; counter3[26]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; counter3[25]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.642      ;
; 0.528 ; counter3[4]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; counter3[0]    ; counter3[3]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; counter3[2]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; counter3[26]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; counter3[4]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; counter3[24]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; counter3[0]    ; counter3[4]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; counter3[24]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; counter3[14]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.655      ;
; 0.543 ; counter3[6]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.038      ; 0.665      ;
; 0.546 ; counter3[6]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.038      ; 0.668      ;
; 0.581 ; counter3[5]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; counter3[1]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; counter3[3]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; counter3[5]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; counter3[23]   ; counter3[27]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; counter3[25]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; counter3[3]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; counter3[23]   ; counter3[28]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.707      ;
; 0.590 ; counter3[10]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.035      ; 0.709      ;
; 0.594 ; counter3[4]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.715      ;
; 0.594 ; counter3[0]    ; counter3[5]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.715      ;
; 0.594 ; counter3[2]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.715      ;
; 0.597 ; counter3[4]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; counter3[24]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; counter3[2]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; counter3[13]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; counter3[12]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.718      ;
; 0.601 ; counter3[14]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.721      ;
; 0.604 ; counter3[13]   ; counter3[13]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.725      ;
; 0.607 ; counter3[23]   ; counter3[24]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.727      ;
; 0.609 ; counter3[6]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.038      ; 0.731      ;
; 0.612 ; counter3[6]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.038      ; 0.734      ;
; 0.648 ; counter3[1]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.769      ;
; 0.649 ; counter3[17]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.769      ;
; 0.649 ; counter3[3]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.770      ;
; 0.650 ; counter3[23]   ; counter3[29]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.770      ;
; 0.651 ; counter3[9]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; counter3[1]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.772      ;
; 0.651 ; counter3[19]   ; counter3[23]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.039      ; 0.774      ;
; 0.652 ; counter3[3]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.773      ;
; 0.655 ; counter3[11]   ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.775      ;
; 0.656 ; counter3[10]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.035      ; 0.775      ;
; 0.657 ; counter3[8]    ; counter3[15]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.035      ; 0.776      ;
; 0.660 ; counter3[16]   ; counter3[17]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.036      ; 0.780      ;
; 0.660 ; counter3[0]    ; counter3[7]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.781      ;
; 0.660 ; counter3[2]    ; counter3[9]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.781      ;
; 0.663 ; counter3[0]    ; counter3[8]    ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.784      ;
; 0.663 ; counter3[2]    ; counter3[10]   ; clk_25mhz~reg0 ; clk_25mhz~reg0 ; 0.000        ; 0.037      ; 0.784      ;
+-------+----------------+----------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                       ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                              ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.303 ; fbaseCntTemp[15] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; fbaseCntTemp[5]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; fbaseCntTemp[3]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; fbaseCntTemp[13] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; fbaseCntTemp[31] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; fbaseCntTemp[7]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[6]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[1]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[11] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[21] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[19] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[17] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[27] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; fbaseCntTemp[29] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; fbaseCntTemp[8]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[2]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[16] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[14] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[9]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[23] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[22] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; fbaseCntTemp[25] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; fbaseCntTemp[4]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[12] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[10] ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[24] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[20] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[18] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; fbaseCntTemp[30] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; fbaseCntTemp[26] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; fbaseCntTemp[28] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; fbaseCntTemp[0]  ; fbaseCntTemp[0]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.453 ; fbaseCntTemp[5]  ; fbaseCntTemp[6]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; fbaseCntTemp[13] ; fbaseCntTemp[14] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; fbaseCntTemp[3]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; fbaseCntTemp[7]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[1]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[21] ; fbaseCntTemp[22] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[11] ; fbaseCntTemp[12] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[19] ; fbaseCntTemp[20] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[17] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[29] ; fbaseCntTemp[30] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; fbaseCntTemp[27] ; fbaseCntTemp[28] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; fbaseCntTemp[15] ; fbaseCntTemp[16] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.572      ;
; 0.455 ; fbaseCntTemp[9]  ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; fbaseCntTemp[23] ; fbaseCntTemp[24] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; fbaseCntTemp[25] ; fbaseCntTemp[26] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.459 ; startCnt         ; fbaseCntTemp[8]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[7]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[6]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[5]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[4]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[3]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[2]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[1]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[0]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[15] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[14] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[13] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[12] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[11] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[10] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.459 ; startCnt         ; fbaseCntTemp[9]  ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.073     ; 0.675      ;
; 0.463 ; fbaseCntTemp[6]  ; fbaseCntTemp[7]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; fbaseCntTemp[0]  ; fbaseCntTemp[1]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; startCnt         ; fbaseCntTemp[16] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[24] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[23] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[22] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[21] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[20] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[19] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[18] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[17] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[25] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[26] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[27] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[28] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[29] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[30] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; startCnt         ; fbaseCntTemp[31] ; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.076     ; 0.677      ;
; 0.464 ; fbaseCntTemp[14] ; fbaseCntTemp[15] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; fbaseCntTemp[2]  ; fbaseCntTemp[3]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; fbaseCntTemp[16] ; fbaseCntTemp[17] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; fbaseCntTemp[8]  ; fbaseCntTemp[9]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; fbaseCntTemp[22] ; fbaseCntTemp[23] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; fbaseCntTemp[4]  ; fbaseCntTemp[5]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[12] ; fbaseCntTemp[13] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[30] ; fbaseCntTemp[31] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[10] ; fbaseCntTemp[11] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[20] ; fbaseCntTemp[21] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[18] ; fbaseCntTemp[19] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; fbaseCntTemp[24] ; fbaseCntTemp[25] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; fbaseCntTemp[26] ; fbaseCntTemp[27] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; fbaseCntTemp[28] ; fbaseCntTemp[29] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; fbaseCntTemp[6]  ; fbaseCntTemp[8]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; fbaseCntTemp[0]  ; fbaseCntTemp[2]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; fbaseCntTemp[2]  ; fbaseCntTemp[4]  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; fbaseCntTemp[16] ; fbaseCntTemp[18] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; fbaseCntTemp[8]  ; fbaseCntTemp[10] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
+-------+------------------+------------------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fx'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; fx    ; Rise       ; fx                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; fxCntTemp[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; fx    ; Rise       ; startCnt          ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[16]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[17]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[18]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[19]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[20]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[21]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[22]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[23]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[24]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[25]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[26]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[27]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[28]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[29]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[30]     ;
; -0.340 ; -0.156       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[31]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[0]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[10]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[11]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[12]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[13]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[14]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[15]     ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[1]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[2]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[3]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[4]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[5]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[6]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[7]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[8]      ;
; -0.338 ; -0.154       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[9]      ;
; -0.337 ; -0.153       ; 0.184          ; Low Pulse Width ; fx    ; Rise       ; startCnt          ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[16]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[17]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[18]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[19]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[20]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[21]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[22]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[23]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[24]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[25]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[26]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[27]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[28]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[29]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[30]|clk ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[31]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[0]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[10]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[11]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[12]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[13]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[14]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[15]|clk ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[1]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[2]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[3]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[4]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[5]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[6]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[7]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[8]|clk  ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; fxCntTemp[9]|clk  ;
; -0.157 ; -0.157       ; 0.000          ; Low Pulse Width ; fx    ; Rise       ; startCnt|clk      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'startCnt'                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+----------+------------+--------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fbaseCnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; startCnt ; Fall       ; fxCnt[9]     ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[0]  ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[14] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[15] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[16] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[23] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[24] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[30] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[31] ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[7]  ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[8]  ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[0]     ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[14]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[15]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[22]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[23]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[24]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[30]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[31]    ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[6]     ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[7]     ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[11] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[12] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[19] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[20] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[27] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[28] ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[3]  ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[4]  ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[10]    ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[11]    ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[19]    ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[27]    ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[2]     ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[3]     ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fxCnt[8]     ;
; 0.129  ; 0.345        ; 0.216          ; High Pulse Width ; startCnt ; Fall       ; fbaseCnt[10] ;
+--------+--------------+----------------+------------------+----------+------------+--------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz~reg0'                                                   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz~reg0 ; Rise       ; counter3[9]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0     ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[11]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[12]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[13]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[14]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[15]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[16]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[17]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[18]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[19]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[1]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[20]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[21]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[22]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[23]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[24]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[25]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[26]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[27]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[28]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[29]       ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[2]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[3]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[4]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[5]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[6]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[7]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[8]        ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[9]        ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[15]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[17]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[19]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[20]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[21]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[22]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[23]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[24]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[25]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[26]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[27]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[28]       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[29]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0     ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[0]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[10]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[11]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[12]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[13]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[14]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[16]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[18]       ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[1]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[2]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[3]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[4]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[5]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[6]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[7]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[8]        ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_25mhz~reg0 ; Rise       ; counter3[9]        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; clk_cnthz~reg0|clk ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[0]|clk    ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[10]|clk   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[11]|clk   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[12]|clk   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[13]|clk   ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_25mhz~reg0 ; Rise       ; counter3[14]|clk   ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                               ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.798 ; 5.014        ; 0.216          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]                                                                ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]                                                                 ;
; 4.799 ; 4.983        ; 0.184          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]                                                                 ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[0]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[10]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[11]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[12]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[13]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[14]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[15]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[16]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[17]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[18]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[19]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[1]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[20]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[21]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[22]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[23]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[24]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[25]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[26]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[27]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[28]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[29]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[2]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[30]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[31]|clk                                                            ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[3]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[4]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[5]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[6]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[7]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[8]|clk                                                             ;
; 4.979 ; 4.979        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fbaseCntTemp[9]|clk                                                             ;
; 4.998 ; 4.998        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.998 ; 4.998        ; 0.000          ; High Pulse Width ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.002 ; 5.002        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.002 ; 5.002        ; 0.000          ; Low Pulse Width  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_test_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sysclk'                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+
; 9.316  ; 9.500        ; 0.184          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.494  ; 9.494        ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk ; Rise       ; sysclk~input|i                                                      ;
; 10.284 ; 10.500       ; 0.216          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
; 10.504 ; 10.504       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; clk_25mhz~reg0|clk                                                  ;
; 10.550 ; 10.550       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; sysclk~input|o                                                      ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.577 ; 10.577       ; 0.000          ; High Pulse Width ; sysclk ; Rise       ; PLL_test_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk ; Rise       ; sysclk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sysclk ; Rise       ; clk_25mhz~reg0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 2.020 ;       ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 3.524 ; 3.533 ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;       ; 2.016 ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 6.817 ; 6.650 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 5.628 ; 5.745 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 5.356 ; 5.447 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 5.656 ; 5.745 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 5.213 ; 5.309 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 6.817 ; 6.650 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 5.308 ; 5.432 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 6.155 ; 6.278 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 5.517 ; 5.625 ; Fall       ; startCnt        ;
+--------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 1.964 ;       ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 3.397 ; 3.404 ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;       ; 1.958 ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 4.375 ; 4.428 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 4.500 ; 4.573 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 4.487 ; 4.563 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 4.530 ; 4.590 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 4.375 ; 4.428 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 5.981 ; 5.793 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 4.555 ; 4.629 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 4.727 ; 4.817 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 4.463 ; 4.519 ; Fall       ; startCnt        ;
+--------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sel0       ; data_out[0] ; 4.915 ; 4.971 ; 5.759 ; 5.834 ;
; sel0       ; data_out[1] ; 4.817 ; 4.922 ; 5.697 ; 5.707 ;
; sel0       ; data_out[2] ; 4.645 ; 4.674 ; 5.470 ; 5.492 ;
; sel0       ; data_out[3] ; 4.630 ; 4.665 ; 5.443 ; 5.497 ;
; sel0       ; data_out[4] ; 6.235 ; 6.023 ; 7.066 ; 6.847 ;
; sel0       ; data_out[5] ; 4.877 ; 4.927 ; 5.709 ; 5.752 ;
; sel0       ; data_out[6] ; 5.158 ; 5.278 ; 6.053 ; 6.070 ;
; sel0       ; data_out[7] ; 4.771 ; 4.796 ; 5.615 ; 5.658 ;
; sel1       ; data_out[0] ; 5.335 ; 5.452 ; 6.158 ; 6.275 ;
; sel1       ; data_out[1] ; 5.553 ; 5.659 ; 6.418 ; 6.524 ;
; sel1       ; data_out[2] ; 5.597 ; 5.686 ; 6.411 ; 6.500 ;
; sel1       ; data_out[3] ; 5.157 ; 5.253 ; 5.970 ; 6.066 ;
; sel1       ; data_out[4] ; 7.050 ; 6.898 ; 7.940 ; 7.788 ;
; sel1       ; data_out[5] ; 5.681 ; 5.805 ; 6.571 ; 6.695 ;
; sel1       ; data_out[6] ; 6.229 ; 6.352 ; 7.119 ; 7.242 ;
; sel1       ; data_out[7] ; 5.172 ; 5.280 ; 6.027 ; 6.103 ;
; sel2       ; data_out[0] ; 6.070 ; 6.187 ; 7.033 ; 7.150 ;
; sel2       ; data_out[1] ; 5.567 ; 5.673 ; 6.417 ; 6.523 ;
; sel2       ; data_out[2] ; 6.026 ; 6.115 ; 6.907 ; 6.996 ;
; sel2       ; data_out[3] ; 5.585 ; 5.681 ; 6.466 ; 6.562 ;
; sel2       ; data_out[4] ; 7.168 ; 7.016 ; 8.057 ; 7.905 ;
; sel2       ; data_out[5] ; 5.824 ; 5.948 ; 6.689 ; 6.789 ;
; sel2       ; data_out[6] ; 6.365 ; 6.488 ; 7.199 ; 7.322 ;
; sel2       ; data_out[7] ; 5.927 ; 6.035 ; 6.873 ; 6.949 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sel0       ; data_out[0] ; 4.746 ; 4.798 ; 5.578 ; 5.649 ;
; sel0       ; data_out[1] ; 4.651 ; 4.746 ; 5.509 ; 5.524 ;
; sel0       ; data_out[2] ; 4.486 ; 4.513 ; 5.300 ; 5.320 ;
; sel0       ; data_out[3] ; 4.472 ; 4.504 ; 5.274 ; 5.325 ;
; sel0       ; data_out[4] ; 6.074 ; 5.860 ; 6.894 ; 6.673 ;
; sel0       ; data_out[5] ; 4.710 ; 4.756 ; 5.530 ; 5.569 ;
; sel0       ; data_out[6] ; 4.979 ; 5.088 ; 5.852 ; 5.873 ;
; sel0       ; data_out[7] ; 4.609 ; 4.629 ; 5.439 ; 5.479 ;
; sel1       ; data_out[0] ; 4.802 ; 4.884 ; 5.620 ; 5.695 ;
; sel1       ; data_out[1] ; 4.806 ; 4.882 ; 5.619 ; 5.688 ;
; sel1       ; data_out[2] ; 4.763 ; 4.812 ; 5.575 ; 5.617 ;
; sel1       ; data_out[3] ; 4.637 ; 4.700 ; 5.446 ; 5.502 ;
; sel1       ; data_out[4] ; 6.535 ; 6.343 ; 7.418 ; 7.219 ;
; sel1       ; data_out[5] ; 5.172 ; 5.246 ; 6.055 ; 6.122 ;
; sel1       ; data_out[6] ; 5.258 ; 5.339 ; 6.079 ; 6.183 ;
; sel1       ; data_out[7] ; 4.663 ; 4.719 ; 5.481 ; 5.530 ;
; sel2       ; data_out[0] ; 5.390 ; 5.469 ; 6.337 ; 6.379 ;
; sel2       ; data_out[1] ; 4.797 ; 4.869 ; 5.616 ; 5.681 ;
; sel2       ; data_out[2] ; 4.838 ; 4.894 ; 5.656 ; 5.705 ;
; sel2       ; data_out[3] ; 4.806 ; 4.855 ; 5.653 ; 5.695 ;
; sel2       ; data_out[4] ; 6.667 ; 6.504 ; 7.536 ; 7.336 ;
; sel2       ; data_out[5] ; 5.199 ; 5.304 ; 6.091 ; 6.117 ;
; sel2       ; data_out[6] ; 5.241 ; 5.327 ; 6.082 ; 6.161 ;
; sel2       ; data_out[7] ; 5.374 ; 5.406 ; 6.291 ; 6.349 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                        ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                           ; -3.522   ; -0.828  ; N/A      ; N/A     ; -3.000              ;
;  PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; -1.348   ; 0.303   ; N/A      ; N/A     ; 4.719               ;
;  clk_25mhz~reg0                                            ; -3.522   ; 0.186   ; N/A      ; N/A     ; -1.487              ;
;  fx                                                        ; -3.189   ; -0.116  ; N/A      ; N/A     ; -3.000              ;
;  startCnt                                                  ; -1.723   ; -0.828  ; N/A      ; N/A     ; -1.487              ;
;  sysclk                                                    ; -0.002   ; -0.193  ; N/A      ; N/A     ; 9.316               ;
; Design-wide TNS                                            ; -215.651 ; -25.079 ; 0.0      ; 0.0     ; -193.336            ;
;  PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; -42.912  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk_25mhz~reg0                                            ; -73.100  ; 0.000   ; N/A      ; N/A     ; -46.097             ;
;  fx                                                        ; -64.224  ; -1.856  ; N/A      ; N/A     ; -52.482             ;
;  startCnt                                                  ; -39.037  ; -23.030 ; N/A      ; N/A     ; -95.168             ;
;  sysclk                                                    ; -0.002   ; -0.193  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 3.990  ;        ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 7.461  ; 7.214  ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;        ; 3.858  ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 13.435 ; 12.813 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 11.628 ; 11.511 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 11.241 ; 10.943 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 11.906 ; 11.659 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 10.918 ; 10.801 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 13.435 ; 12.813 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 11.172 ; 11.059 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 13.226 ; 12.795 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 11.564 ; 11.418 ; Fall       ; startCnt        ;
+--------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; clk_25mhz    ; clk_25mhz~reg0 ; 1.964 ;       ; Rise       ; clk_25mhz~reg0  ;
; clk_cnthz    ; clk_25mhz~reg0 ; 3.397 ; 3.404 ; Rise       ; clk_25mhz~reg0  ;
; clk_25mhz    ; clk_25mhz~reg0 ;       ; 1.958 ; Fall       ; clk_25mhz~reg0  ;
; data_out[*]  ; startCnt       ; 4.375 ; 4.428 ; Fall       ; startCnt        ;
;  data_out[0] ; startCnt       ; 4.500 ; 4.573 ; Fall       ; startCnt        ;
;  data_out[1] ; startCnt       ; 4.487 ; 4.563 ; Fall       ; startCnt        ;
;  data_out[2] ; startCnt       ; 4.530 ; 4.590 ; Fall       ; startCnt        ;
;  data_out[3] ; startCnt       ; 4.375 ; 4.428 ; Fall       ; startCnt        ;
;  data_out[4] ; startCnt       ; 5.981 ; 5.793 ; Fall       ; startCnt        ;
;  data_out[5] ; startCnt       ; 4.555 ; 4.629 ; Fall       ; startCnt        ;
;  data_out[6] ; startCnt       ; 4.727 ; 4.817 ; Fall       ; startCnt        ;
;  data_out[7] ; startCnt       ; 4.463 ; 4.519 ; Fall       ; startCnt        ;
+--------------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; sel0       ; data_out[0] ; 10.250 ; 10.060 ; 10.607 ; 10.460 ;
; sel0       ; data_out[1] ; 10.218 ; 10.075 ; 10.668 ; 10.328 ;
; sel0       ; data_out[2] ; 9.913  ; 9.605  ; 10.267 ; 9.952  ;
; sel0       ; data_out[3] ; 9.838  ; 9.635  ; 10.179 ; 10.019 ;
; sel0       ; data_out[4] ; 12.202 ; 11.629 ; 12.524 ; 11.944 ;
; sel0       ; data_out[5] ; 10.361 ; 10.114 ; 10.683 ; 10.429 ;
; sel0       ; data_out[6] ; 11.205 ; 10.952 ; 11.612 ; 11.149 ;
; sel0       ; data_out[7] ; 10.085 ; 9.859  ; 10.439 ; 10.256 ;
; sel1       ; data_out[0] ; 11.365 ; 11.226 ; 11.741 ; 11.595 ;
; sel1       ; data_out[1] ; 12.027 ; 11.836 ; 12.376 ; 12.203 ;
; sel1       ; data_out[2] ; 12.199 ; 11.886 ; 12.564 ; 12.251 ;
; sel1       ; data_out[3] ; 11.131 ; 10.980 ; 11.496 ; 11.338 ;
; sel1       ; data_out[4] ; 14.143 ; 13.629 ; 14.496 ; 13.975 ;
; sel1       ; data_out[5] ; 12.302 ; 12.122 ; 12.655 ; 12.468 ;
; sel1       ; data_out[6] ; 13.689 ; 13.258 ; 14.042 ; 13.611 ;
; sel1       ; data_out[7] ; 11.202 ; 11.035 ; 11.581 ; 11.404 ;
; sel2       ; data_out[0] ; 12.936 ; 12.819 ; 13.315 ; 13.211 ;
; sel2       ; data_out[1] ; 12.033 ; 11.850 ; 12.374 ; 12.201 ;
; sel2       ; data_out[2] ; 13.244 ; 12.931 ; 13.527 ; 13.219 ;
; sel2       ; data_out[3] ; 12.175 ; 12.046 ; 12.480 ; 12.363 ;
; sel2       ; data_out[4] ; 14.438 ; 13.946 ; 14.776 ; 14.302 ;
; sel2       ; data_out[5] ; 12.604 ; 12.484 ; 12.964 ; 12.738 ;
; sel2       ; data_out[6] ; 13.937 ; 13.521 ; 14.344 ; 13.913 ;
; sel2       ; data_out[7] ; 12.775 ; 12.668 ; 13.170 ; 12.957 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sel0       ; data_out[0] ; 4.746 ; 4.798 ; 5.578 ; 5.649 ;
; sel0       ; data_out[1] ; 4.651 ; 4.746 ; 5.509 ; 5.524 ;
; sel0       ; data_out[2] ; 4.486 ; 4.513 ; 5.300 ; 5.320 ;
; sel0       ; data_out[3] ; 4.472 ; 4.504 ; 5.274 ; 5.325 ;
; sel0       ; data_out[4] ; 6.074 ; 5.860 ; 6.894 ; 6.673 ;
; sel0       ; data_out[5] ; 4.710 ; 4.756 ; 5.530 ; 5.569 ;
; sel0       ; data_out[6] ; 4.979 ; 5.088 ; 5.852 ; 5.873 ;
; sel0       ; data_out[7] ; 4.609 ; 4.629 ; 5.439 ; 5.479 ;
; sel1       ; data_out[0] ; 4.802 ; 4.884 ; 5.620 ; 5.695 ;
; sel1       ; data_out[1] ; 4.806 ; 4.882 ; 5.619 ; 5.688 ;
; sel1       ; data_out[2] ; 4.763 ; 4.812 ; 5.575 ; 5.617 ;
; sel1       ; data_out[3] ; 4.637 ; 4.700 ; 5.446 ; 5.502 ;
; sel1       ; data_out[4] ; 6.535 ; 6.343 ; 7.418 ; 7.219 ;
; sel1       ; data_out[5] ; 5.172 ; 5.246 ; 6.055 ; 6.122 ;
; sel1       ; data_out[6] ; 5.258 ; 5.339 ; 6.079 ; 6.183 ;
; sel1       ; data_out[7] ; 4.663 ; 4.719 ; 5.481 ; 5.530 ;
; sel2       ; data_out[0] ; 5.390 ; 5.469 ; 6.337 ; 6.379 ;
; sel2       ; data_out[1] ; 4.797 ; 4.869 ; 5.616 ; 5.681 ;
; sel2       ; data_out[2] ; 4.838 ; 4.894 ; 5.656 ; 5.705 ;
; sel2       ; data_out[3] ; 4.806 ; 4.855 ; 5.653 ; 5.695 ;
; sel2       ; data_out[4] ; 6.667 ; 6.504 ; 7.536 ; 7.336 ;
; sel2       ; data_out[5] ; 5.199 ; 5.304 ; 6.091 ; 6.117 ;
; sel2       ; data_out[6] ; 5.241 ; 5.327 ; 6.082 ; 6.161 ;
; sel2       ; data_out[7] ; 5.374 ; 5.406 ; 6.291 ; 6.349 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_25mhz     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_cnthz     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sel2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sel1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sel0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sysclk                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_25mhz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; clk_cnthz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_25mhz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; clk_cnthz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_25mhz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; clk_cnthz     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk_25mhz~reg0                                            ; clk_25mhz~reg0                                            ; 856      ; 0        ; 0        ; 0        ;
; clk_25mhz~reg0                                            ; fx                                                        ; 1        ; 0        ; 0        ; 0        ;
; fx                                                        ; fx                                                        ; 528      ; 0        ; 0        ; 0        ;
; startCnt                                                  ; fx                                                        ; 32       ; 32       ; 0        ; 0        ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 32       ; 32       ; 0        ; 0        ;
; fx                                                        ; startCnt                                                  ; 0        ; 0        ; 32       ; 0        ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt                                                  ; 0        ; 0        ; 32       ; 0        ;
; clk_25mhz~reg0                                            ; sysclk                                                    ; 1        ; 1        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clk_25mhz~reg0                                            ; clk_25mhz~reg0                                            ; 856      ; 0        ; 0        ; 0        ;
; clk_25mhz~reg0                                            ; fx                                                        ; 1        ; 0        ; 0        ; 0        ;
; fx                                                        ; fx                                                        ; 528      ; 0        ; 0        ; 0        ;
; startCnt                                                  ; fx                                                        ; 32       ; 32       ; 0        ; 0        ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 528      ; 0        ; 0        ; 0        ;
; startCnt                                                  ; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; 32       ; 32       ; 0        ; 0        ;
; fx                                                        ; startCnt                                                  ; 0        ; 0        ; 32       ; 0        ;
; PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] ; startCnt                                                  ; 0        ; 0        ; 32       ; 0        ;
; clk_25mhz~reg0                                            ; sysclk                                                    ; 1        ; 1        ; 0        ; 0        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 90    ; 90   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jul 28 09:30:20 2016
Info: Command: quartus_sta mesure_f -c mesure_f
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'mesure_f.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name sysclk sysclk
    Info: create_generated_clock -source {PLL_test_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name fx fx
    Info: create_clock -period 1.000 -name clk_25mhz~reg0 clk_25mhz~reg0
    Info: create_clock -period 1.000 -name startCnt startCnt
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.522
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.522       -73.100 clk_25mhz~reg0 
    Info:    -3.189       -64.224 fx 
    Info:    -1.625       -35.413 startCnt 
    Info:    -1.348       -42.912 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.002        -0.002 sysclk 
Info: Worst-case hold slack is -0.828
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.828       -23.030 startCnt 
    Info:    -0.193        -0.193 sysclk 
    Info:    -0.116        -1.856 fx 
    Info:     0.454         0.000 clk_25mhz~reg0 
    Info:     0.761         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -52.071 fx 
    Info:    -1.487       -95.168 startCnt 
    Info:    -1.487       -46.097 clk_25mhz~reg0 
    Info:     4.719         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.674         0.000 sysclk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.087
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.087       -63.628 clk_25mhz~reg0 
    Info:    -2.700       -53.484 fx 
    Info:    -1.723       -39.037 startCnt 
    Info:    -1.057       -33.680 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.034         0.000 sysclk 
Info: Worst-case hold slack is -0.570
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.570       -15.047 startCnt 
    Info:    -0.178        -0.178 sysclk 
    Info:    -0.091        -1.456 fx 
    Info:     0.401         0.000 clk_25mhz~reg0 
    Info:     0.705         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -52.071 fx 
    Info:    -1.487       -95.168 startCnt 
    Info:    -1.487       -46.097 clk_25mhz~reg0 
    Info:     4.719         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.624         0.000 sysclk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {startCnt}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {startCnt}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PLL_test_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -rise_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {fx}] -fall_to [get_clocks {startCnt}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {sysclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {startCnt}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {fx}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -rise_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_25mhz~reg0}] -fall_to [get_clocks {clk_25mhz~reg0}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.003
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.003       -15.882 clk_25mhz~reg0 
    Info:    -0.882       -12.732 fx 
    Info:    -0.563       -17.936 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.086        -0.244 startCnt 
    Info:     0.266         0.000 sysclk 
Info: Worst-case hold slack is -0.551
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.551       -16.097 startCnt 
    Info:    -0.095        -0.095 sysclk 
    Info:     0.036         0.000 fx 
    Info:     0.186         0.000 clk_25mhz~reg0 
    Info:     0.303         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -52.482 fx 
    Info:    -1.000       -64.000 startCnt 
    Info:    -1.000       -31.000 clk_25mhz~reg0 
    Info:     4.798         0.000 PLL_test_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.316         0.000 sysclk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 375 megabytes
    Info: Processing ended: Thu Jul 28 09:30:25 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


