Fitter report for ADC_FND2
Tue Jun 28 11:55:47 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Tue Jun 28 11:55:47 2016         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; ADC_FND2                                      ;
; Top-level Entity Name ; ADC_FND2                                      ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C6Q240C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 765 / 5,980 ( 13 % )                          ;
; Total pins            ; 39 / 185 ( 21 % )                             ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 807 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 807 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 805     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Digital_Circuit_Design/ADC/ADC_FND2/ADC_FND2.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                          ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                    ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 765 / 5,980 ( 13 % )                                                                                                                     ;
;     -- Combinational with no register       ; 678                                                                                                                                      ;
;     -- Register only                        ; 26                                                                                                                                       ;
;     -- Combinational with a register        ; 61                                                                                                                                       ;
;                                             ;                                                                                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                                                                                          ;
;     -- 4 input functions                    ; 145                                                                                                                                      ;
;     -- 3 input functions                    ; 170                                                                                                                                      ;
;     -- 2 input functions                    ; 300                                                                                                                                      ;
;     -- 1 input functions                    ; 124                                                                                                                                      ;
;     -- 0 input functions                    ; 0                                                                                                                                        ;
;                                             ;                                                                                                                                          ;
; Logic elements by mode                      ;                                                                                                                                          ;
;     -- normal mode                          ; 486                                                                                                                                      ;
;     -- arithmetic mode                      ; 279                                                                                                                                      ;
;     -- qfbk mode                            ; 9                                                                                                                                        ;
;     -- register cascade mode                ; 0                                                                                                                                        ;
;     -- synchronous clear/load mode          ; 41                                                                                                                                       ;
;     -- asynchronous clear/load mode         ; 82                                                                                                                                       ;
;                                             ;                                                                                                                                          ;
; Total registers                             ; 87 / 6,523 ( 1 % )                                                                                                                       ;
; Total LABs                                  ; 102 / 598 ( 17 % )                                                                                                                       ;
; Logic elements in carry chains              ; 354                                                                                                                                      ;
; User inserted logic elements                ; 0                                                                                                                                        ;
; Virtual pins                                ; 0                                                                                                                                        ;
; I/O pins                                    ; 39 / 185 ( 21 % )                                                                                                                        ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                                                                                           ;
; Global signals                              ; 2                                                                                                                                        ;
; M4Ks                                        ; 0 / 20 ( 0 % )                                                                                                                           ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )                                                                                                                       ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )                                                                                                                       ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                                            ;
; Global clocks                               ; 2 / 8 ( 25 % )                                                                                                                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                                                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%                                                                                                                             ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 10%                                                                                                                          ;
; Maximum fan-out node                        ; clk                                                                                                                                      ;
; Maximum fan-out                             ; 87                                                                                                                                       ;
; Highest non-global fan-out signal           ; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~0 ;
; Highest non-global fan-out                  ; 23                                                                                                                                       ;
; Total fan-out                               ; 2122                                                                                                                                     ;
; Average fan-out                             ; 2.63                                                                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                      ;
+---------------------------------------------+-------------------+--------------------------------+
; Statistic                                   ; Top               ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------+--------------------------------+
; Difficulty Clustering Region                ; Low               ; Low                            ;
;                                             ;                   ;                                ;
; Total logic elements                        ; 765               ; 0                              ;
;     -- Combinational with no register       ; 678               ; 0                              ;
;     -- Register only                        ; 26                ; 0                              ;
;     -- Combinational with a register        ; 61                ; 0                              ;
;                                             ;                   ;                                ;
; Logic element usage by number of LUT inputs ;                   ;                                ;
;     -- 4 input functions                    ; 0                 ; 0                              ;
;     -- 3 input functions                    ; 0                 ; 0                              ;
;     -- 2 input functions                    ; 0                 ; 0                              ;
;     -- 1 input functions                    ; 0                 ; 0                              ;
;     -- 0 input functions                    ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Logic elements by mode                      ;                   ;                                ;
;     -- normal mode                          ; 0                 ; 0                              ;
;     -- arithmetic mode                      ; 0                 ; 0                              ;
;     -- qfbk mode                            ; 0                 ; 0                              ;
;     -- register cascade mode                ; 0                 ; 0                              ;
;     -- synchronous clear/load mode          ; 0                 ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Total registers                             ; 87 / 2990 ( 2 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                 ; 0                              ;
; I/O pins                                    ; 39                ; 0                              ;
; DSP block 9-bit elements                    ; 0                 ; 0                              ;
; Total memory bits                           ; 0                 ; 0                              ;
; Total RAM block bits                        ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Connections                                 ;                   ;                                ;
;     -- Input Connections                    ; 0                 ; 0                              ;
;     -- Registered Input Connections         ; 0                 ; 0                              ;
;     -- Output Connections                   ; 0                 ; 0                              ;
;     -- Registered Output Connections        ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Internal Connections                        ;                   ;                                ;
;     -- Total Connections                    ; 2377              ; 0                              ;
;     -- Registered Connections               ; 311               ; 0                              ;
;                                             ;                   ;                                ;
; External Connections                        ;                   ;                                ;
;     -- Top                                  ; 0                 ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Partition Interface                         ;                   ;                                ;
;     -- Input Ports                          ; 11                ; 0                              ;
;     -- Output Ports                         ; 28                ; 0                              ;
;     -- Bidir Ports                          ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Registered Ports                            ;                   ;                                ;
;     -- Registered Input Ports               ; 0                 ; 0                              ;
;     -- Registered Output Ports              ; 0                 ; 0                              ;
;                                             ;                   ;                                ;
; Port Connectivity                           ;                   ;                                ;
;     -- Input Ports driven by GND            ; 0                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                 ; 0                              ;
;     -- Input Ports with no Source           ; 0                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                 ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                 ; 0                              ;
+---------------------------------------------+-------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk       ; 28    ; 1        ; 0            ; 12           ; 2           ; 87                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; eoc       ; 41    ; 1        ; 0            ; 7            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset     ; 1     ; 1        ; 0            ; 20           ; 0           ; 82                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[0] ; 60    ; 1        ; 0            ; 1            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[1] ; 59    ; 1        ; 0            ; 1            ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[2] ; 58    ; 1        ; 0            ; 2            ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[3] ; 57    ; 1        ; 0            ; 2            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[4] ; 56    ; 1        ; 0            ; 2            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[5] ; 54    ; 1        ; 0            ; 3            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[6] ; 53    ; 1        ; 0            ; 3            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; result[7] ; 50    ; 1        ; 0            ; 4            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; adc_clk     ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; addr[0]     ; 45    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; addr[1]     ; 46    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; addr[2]     ; 47    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ale         ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[0] ; 200   ; 2        ; 24           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[1] ; 199   ; 2        ; 26           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[2] ; 198   ; 2        ; 26           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[3] ; 197   ; 2        ; 26           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[4] ; 196   ; 2        ; 28           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[5] ; 195   ; 2        ; 28           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[6] ; 188   ; 2        ; 30           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_data[7] ; 187   ; 2        ; 30           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_en      ; 201   ; 2        ; 24           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_sel[0]  ; 203   ; 2        ; 22           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_sel[1]  ; 204   ; 2        ; 22           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_sel[2]  ; 205   ; 2        ; 22           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; fnd_sel[3]  ; 206   ; 2        ; 20           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[0]      ; 68    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[1]      ; 67    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[2]      ; 66    ; 4        ; 4            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[3]      ; 65    ; 4        ; 4            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[4]      ; 64    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[5]      ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[6]      ; 62    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; led[7]      ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; out_en      ; 42    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; start       ; 21    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 20 / 44 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 13 / 48 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; start                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; eoc                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 34         ; 1        ; out_en                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ; 35         ; 1        ; adc_clk                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; addr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 38         ; 1        ; addr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 39         ; 1        ; addr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 40         ; 1        ; ale                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; result[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; result[6]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 44         ; 1        ; result[5]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 46         ; 1        ; result[4]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 47         ; 1        ; result[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 48         ; 1        ; result[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 49         ; 1        ; result[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 50         ; 1        ; result[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 51         ; 4        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 52         ; 4        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 53         ; 4        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 54         ; 4        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 55         ; 4        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 56         ; 4        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 57         ; 4        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 58         ; 4        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; fnd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 157        ; 2        ; fnd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 160        ; 2        ; fnd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 161        ; 2        ; fnd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 162        ; 2        ; fnd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 163        ; 2        ; fnd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 164        ; 2        ; fnd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 165        ; 2        ; fnd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 166        ; 2        ; fnd_en                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; fnd_sel[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ; 169        ; 2        ; fnd_sel[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 205      ; 170        ; 2        ; fnd_sel[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 171        ; 2        ; fnd_sel[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                             ; Library Name ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ADC_FND2                                   ; 765 (11)    ; 87           ; 0           ; 0    ; 39   ; 0            ; 678 (0)      ; 26 (0)            ; 61 (11)          ; 354 (9)         ; 9 (0)      ; |ADC_FND2                                                                                                                                       ;              ;
;    |DSP_4bitFND:u1|                         ; 462 (83)    ; 38           ; 0           ; 0    ; 0    ; 0            ; 424 (45)     ; 14 (14)           ; 24 (24)          ; 230 (28)        ; 8 (6)      ; |ADC_FND2|DSP_4bitFND:u1                                                                                                                        ;              ;
;       |lpm_divide:Div0|                     ; 90 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 90 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 2 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0                                                                                                        ;              ;
;          |lpm_divide_p6m:auto_generated|    ; 90 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 90 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 2 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated                                                                          ;              ;
;             |sign_div_unsign_llh:divider|   ; 90 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 90 (0)       ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 2 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider                                              ;              ;
;                |alt_u_div_qqe:divider|      ; 90 (42)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 90 (42)      ; 0 (0)             ; 0 (0)            ; 48 (0)          ; 2 (2)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider                        ;              ;
;                   |add_sub_6dc:add_sub_3|   ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3  ;              ;
;                   |add_sub_7dc:add_sub_10|  ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10 ;              ;
;                   |add_sub_7dc:add_sub_4|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4  ;              ;
;                   |add_sub_7dc:add_sub_5|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5  ;              ;
;                   |add_sub_7dc:add_sub_6|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6  ;              ;
;                   |add_sub_7dc:add_sub_7|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7  ;              ;
;                   |add_sub_7dc:add_sub_8|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8  ;              ;
;                   |add_sub_7dc:add_sub_9|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9  ;              ;
;       |lpm_divide:Div1|                     ; 84 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1                                                                                                        ;              ;
;          |lpm_divide_s6m:auto_generated|    ; 84 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated                                                                          ;              ;
;             |sign_div_unsign_olh:divider|   ; 84 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider                                              ;              ;
;                |alt_u_div_0re:divider|      ; 84 (42)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 84 (42)      ; 0 (0)             ; 0 (0)            ; 42 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider                        ;              ;
;                   |add_sub_9dc:add_sub_6|   ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6  ;              ;
;                   |add_sub_adc:add_sub_10|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10 ;              ;
;                   |add_sub_adc:add_sub_7|   ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7  ;              ;
;                   |add_sub_adc:add_sub_8|   ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8  ;              ;
;                   |add_sub_adc:add_sub_9|   ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9  ;              ;
;       |lpm_divide:Div2|                     ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2                                                                                                        ;              ;
;          |lpm_divide_68m:auto_generated|    ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated                                                                          ;              ;
;             |sign_div_unsign_2nh:divider|   ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider                                              ;              ;
;                |alt_u_div_kte:divider|      ; 35 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (16)      ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider                        ;              ;
;                   |add_sub_jec:add_sub_9|   ; 10 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9  ;              ;
;                   |add_sub_kec:add_sub_10|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10 ;              ;
;       |lpm_divide:Mod0|                     ; 97 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0                                                                                                        ;              ;
;          |lpm_divide_sul:auto_generated|    ; 97 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated                                                                          ;              ;
;             |sign_div_unsign_llh:divider|   ; 97 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider                                              ;              ;
;                |alt_u_div_qqe:divider|      ; 97 (45)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 97 (45)      ; 0 (0)             ; 0 (0)            ; 52 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider                        ;              ;
;                   |add_sub_6dc:add_sub_3|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3  ;              ;
;                   |add_sub_7dc:add_sub_10|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10 ;              ;
;                   |add_sub_7dc:add_sub_4|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4  ;              ;
;                   |add_sub_7dc:add_sub_5|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5  ;              ;
;                   |add_sub_7dc:add_sub_6|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6  ;              ;
;                   |add_sub_7dc:add_sub_7|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7  ;              ;
;                   |add_sub_7dc:add_sub_8|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8  ;              ;
;                   |add_sub_7dc:add_sub_9|   ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9  ;              ;
;       |lpm_divide:Mod1|                     ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1                                                                                                        ;              ;
;          |lpm_divide_sul:auto_generated|    ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated                                                                          ;              ;
;             |sign_div_unsign_llh:divider|   ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider                                              ;              ;
;                |alt_u_div_qqe:divider|      ; 56 (25)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (25)      ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider                        ;              ;
;                   |add_sub_7dc:add_sub_10|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10 ;              ;
;                   |add_sub_7dc:add_sub_6|   ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6  ;              ;
;                   |add_sub_7dc:add_sub_7|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7  ;              ;
;                   |add_sub_7dc:add_sub_8|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8  ;              ;
;                   |add_sub_7dc:add_sub_9|   ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9  ;              ;
;       |lpm_divide:Mod2|                     ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2                                                                                                        ;              ;
;          |lpm_divide_sul:auto_generated|    ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated                                                                          ;              ;
;             |sign_div_unsign_llh:divider|   ; 17 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider                                              ;              ;
;                |alt_u_div_qqe:divider|      ; 17 (7)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (7)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider                        ;              ;
;                   |add_sub_7dc:add_sub_10|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10 ;              ;
;                   |add_sub_7dc:add_sub_9|   ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |ADC_FND2|DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9  ;              ;
;    |adc_1:u0|                               ; 59 (59)     ; 38           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 12 (12)           ; 26 (26)          ; 16 (16)         ; 1 (1)      ; |ADC_FND2|adc_1:u0                                                                                                                              ;              ;
;    |lpm_divide:Div0|                        ; 202 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 202 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0                                                                                                                       ;              ;
;       |lpm_divide_47m:auto_generated|       ; 202 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 202 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated                                                                                         ;              ;
;          |sign_div_unsign_0mh:divider|      ; 202 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 202 (0)      ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider                                                             ;              ;
;             |alt_u_div_gre:divider|         ; 202 (114)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 202 (114)    ; 0 (0)             ; 0 (0)            ; 88 (0)          ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider                                       ;              ;
;                |add_sub_adc:add_sub_7|      ; 10 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7                 ;              ;
;                |add_sub_bdc:add_sub_10|     ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10                ;              ;
;                |add_sub_bdc:add_sub_11|     ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11                ;              ;
;                |add_sub_bdc:add_sub_12|     ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12                ;              ;
;                |add_sub_bdc:add_sub_13|     ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13                ;              ;
;                |add_sub_bdc:add_sub_14|     ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14                ;              ;
;                |add_sub_bdc:add_sub_15|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_15                ;              ;
;                |add_sub_bdc:add_sub_16|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_16                ;              ;
;                |add_sub_bdc:add_sub_17|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_17                ;              ;
;                |add_sub_bdc:add_sub_8|      ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8                 ;              ;
;                |add_sub_bdc:add_sub_9|      ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9                 ;              ;
;    |lpm_mult:Mult0|                         ; 31 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0                                                                                                                        ;              ;
;       |multcore:mult_core|                  ; 31 (20)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (20)      ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0|multcore:mult_core                                                                                                     ;              ;
;          |mpar_add:padder|                  ; 11 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ;              ;
;             |lpm_add_sub:adder[0]|          ; 11 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ;              ;
;                |addcore:adder|              ; 11 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                  ;              ;
;                   |a_csnbuffer:result_node| ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |ADC_FND2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                          ;              ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; start       ; Output   ; --            ; --            ; --                    ; --  ;
; ale         ; Output   ; --            ; --            ; --                    ; --  ;
; out_en      ; Output   ; --            ; --            ; --                    ; --  ;
; adc_clk     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[0] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[1] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[2] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[3] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[4] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[5] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[6] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_data[7] ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_en      ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_sel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_sel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_sel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; fnd_sel[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; result[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; result[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; eoc         ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                               ;                   ;         ;
; reset                                                                                                                                             ;                   ;         ;
;      - adc_1:u0|adc_clk                                                                                                                           ; 0                 ; OFF     ;
;      - adc_1:u0|out_en                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|ale                                                                                                                               ; 0                 ; OFF     ;
;      - adc_1:u0|start                                                                                                                             ; 0                 ; OFF     ;
;      - adc_1:u0|led[0]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[1]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[2]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[3]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[4]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[5]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[6]                                                                                                                            ; 0                 ; OFF     ;
;      - adc_1:u0|led[7]                                                                                                                            ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|digit[0]                                                                                                                    ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|digit[1]                                                                                                                    ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|temp[0]                                                                                                                     ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|temp[1]                                                                                                                     ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|temp[2]                                                                                                                     ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|temp[3]                                                                                                                     ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|fnd_sel[0]                                                                                                                  ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|fnd_sel[1]                                                                                                                  ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|fnd_sel[2]                                                                                                                  ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|fnd_sel[3]                                                                                                                  ; 0                 ; OFF     ;
;      - adc_1:u0|c_state.s_capture                                                                                                                 ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[0]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[1]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[2]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[3]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[4]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[5]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[6]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|adc_delay[7]                                                                                                                      ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[0]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[1]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[2]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[3]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[4]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[5]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[6]                                                                                                                        ; 0                 ; OFF     ;
;      - adc_1:u0|clk_cnt[7]                                                                                                                        ; 0                 ; OFF     ;
;      - resistor[0]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[1]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[2]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[3]                                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[26]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[25]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[24]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[22]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[21]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[20]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[17]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[18]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[16]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[14]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[13]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[12]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[11]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[10]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[9]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[8]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[6]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[4]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[5]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[1]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[0]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[3]                                                                                                                 ; 0                 ; OFF     ;
;      - adc_1:u0|c_state.s_oe_sig                                                                                                                  ; 0                 ; OFF     ;
;      - adc_1:u0|c_state.s_idle                                                                                                                    ; 0                 ; OFF     ;
;      - resistor[7]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[4]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[8]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[5]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[6]                                                                                                                                ; 0                 ; OFF     ;
;      - adc_1:u0|c_state.s_wait                                                                                                                    ; 0                 ; OFF     ;
;      - resistor[9]                                                                                                                                ; 0                 ; OFF     ;
;      - resistor[10]                                                                                                                               ; 0                 ; OFF     ;
;      - adc_1:u0|c_state.s_start                                                                                                                   ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[27]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[23]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[19]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[15]                                                                                                                ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[2]                                                                                                                 ; 0                 ; OFF     ;
;      - DSP_4bitFND:u1|scan_cnt[7]                                                                                                                 ; 0                 ; OFF     ;
; result[0]                                                                                                                                         ;                   ;         ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~42 ; 1                 ; ON      ;
;      - adc_1:u0|led[0]                                                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][8]~1                                                                                           ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                             ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                                           ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                            ; 1                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[0]    ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][13]~9                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~12                                                                                         ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                                          ; 1                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[108]~119                          ; 1                 ; ON      ;
; result[1]                                                                                                                                         ;                   ;         ;
;      - adc_1:u0|led[1]                                                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][8]~1                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][13]~9                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~12                                                                                         ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                                          ; 0                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[0]    ; 0                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[117]~122                          ; 0                 ; ON      ;
; result[2]                                                                                                                                         ;                   ;         ;
;      - adc_1:u0|led[2]                                                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][8]~1                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                            ; 0                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[0]    ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][13]~9                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~13                                                                                         ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                                          ; 0                 ; ON      ;
;      - lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[108]~119                          ; 0                 ; ON      ;
; result[3]                                                                                                                                         ;                   ;         ;
;      - adc_1:u0|led[3]                                                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][8]~1                                                                                           ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                             ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                                           ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][13]~9                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][12]~12                                                                                         ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                                          ; 1                 ; ON      ;
; result[4]                                                                                                                                         ;                   ;         ;
;      - lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                ; 0                 ; ON      ;
;      - adc_1:u0|led[4]                                                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][5]~4                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][9]~8                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][12]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][10]~10                                                                                         ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][13]~14                                                                                         ; 0                 ; ON      ;
; result[5]                                                                                                                                         ;                   ;         ;
;      - lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                ; 1                 ; ON      ;
;      - adc_1:u0|led[5]                                                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                             ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                             ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][9]~8                                                                                           ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][12]                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                            ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][10]~10                                                                                         ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                          ; 1                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][13]~14                                                                                         ; 1                 ; ON      ;
; result[6]                                                                                                                                         ;                   ;         ;
;      - adc_1:u0|led[6]                                                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][5]~4                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][9]~8                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][12]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][10]~10                                                                                         ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][13]~14                                                                                         ; 0                 ; ON      ;
; result[7]                                                                                                                                         ;                   ;         ;
;      - adc_1:u0|led[7]                                                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                             ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][9]~8                                                                                           ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][12]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                            ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][10]~10                                                                                         ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                          ; 0                 ; ON      ;
;      - lpm_mult:Mult0|multcore:mult_core|romout[1][13]~14                                                                                         ; 0                 ; ON      ;
; eoc                                                                                                                                               ;                   ;         ;
;      - adc_1:u0|n_state.s_start                                                                                                                   ; 0                 ; ON      ;
;      - adc_1:u0|n_state.s_oe_sig                                                                                                                  ; 0                 ; ON      ;
;      - adc_1:u0|n_state.s_idle                                                                                                                    ; 0                 ; ON      ;
;      - adc_1:u0|n_state.s_wait                                                                                                                    ; 0                 ; ON      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+----------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                       ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; adc_1:u0|LessThan0~1       ; LC_X3_Y14_N8 ; 9       ; Sync. clear  ; no     ; --                   ; --               ;
; adc_1:u0|always1~2         ; LC_X20_Y8_N3 ; 8       ; Sync. clear  ; no     ; --                   ; --               ;
; adc_1:u0|c_state.s_capture ; LC_X20_Y8_N8 ; 12      ; Clock enable ; no     ; --                   ; --               ;
; clk                        ; PIN_28       ; 87      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; reset                      ; PIN_1        ; 82      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
+----------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; PIN_28   ; 87      ; Global Clock         ; GCLK2            ;
; reset ; PIN_1    ; 82      ; Global Clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~0                            ; 23      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~0                            ; 23      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~0                           ; 23      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~0                            ; 23      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~0                           ; 22      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~0                           ; 22      ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~5                           ; 22      ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~0             ; 19      ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~0             ; 17      ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~0             ; 16      ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~0             ; 16      ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~0             ; 14      ;
; result[0]                                                                                                                                                           ; 13      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0             ; 13      ;
; result[2]                                                                                                                                                           ; 12      ;
; result[1]                                                                                                                                                           ; 12      ;
; resistor[6]                                                                                                                                                         ; 12      ;
; resistor[5]                                                                                                                                                         ; 12      ;
; resistor[8]                                                                                                                                                         ; 12      ;
; resistor[4]                                                                                                                                                         ; 12      ;
; resistor[7]                                                                                                                                                         ; 12      ;
; adc_1:u0|c_state.s_capture                                                                                                                                          ; 12      ;
; DSP_4bitFND:u1|digit[1]                                                                                                                                             ; 12      ;
; result[4]                                                                                                                                                           ; 11      ;
; resistor[3]                                                                                                                                                         ; 11      ;
; DSP_4bitFND:u1|digit[0]                                                                                                                                             ; 11      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~0             ; 11      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~0             ; 11      ;
; result[6]                                                                                                                                                           ; 10      ;
; result[5]                                                                                                                                                           ; 10      ;
; result[3]                                                                                                                                                           ; 10      ;
; resistor[9]                                                                                                                                                         ; 10      ;
; DSP_4bitFND:u1|Equal0~8                                                                                                                                             ; 10      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0             ; 10      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0             ; 10      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~0             ; 10      ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~0             ; 10      ;
; result[7]                                                                                                                                                           ; 9       ;
; adc_1:u0|LessThan0~1                                                                                                                                                ; 9       ;
; adc_1:u0|always1~2                                                                                                                                                  ; 8       ;
; resistor[2]                                                                                                                                                         ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~0             ; 8       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~0             ; 8       ;
; resistor[10]                                                                                                                                                        ; 7       ;
; DSP_4bitFND:u1|temp[3]                                                                                                                                              ; 7       ;
; DSP_4bitFND:u1|temp[2]                                                                                                                                              ; 7       ;
; DSP_4bitFND:u1|temp[1]                                                                                                                                              ; 7       ;
; DSP_4bitFND:u1|temp[0]                                                                                                                                              ; 7       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~0                           ; 7       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~0             ; 7       ;
; adc_1:u0|adc_delay[2]                                                                                                                                               ; 7       ;
; adc_1:u0|c_state.s_start                                                                                                                                            ; 6       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~0             ; 6       ;
; adc_1:u0|adc_delay[6]                                                                                                                                               ; 6       ;
; adc_1:u0|adc_delay[4]                                                                                                                                               ; 6       ;
; adc_1:u0|adc_delay[3]                                                                                                                                               ; 6       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22                                        ; 5       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~0             ; 5       ;
; DSP_4bitFND:u1|Add1~137                                                                                                                                             ; 5       ;
; DSP_4bitFND:u1|Add1~97                                                                                                                                              ; 5       ;
; DSP_4bitFND:u1|Add1~72                                                                                                                                              ; 5       ;
; DSP_4bitFND:u1|Add1~52                                                                                                                                              ; 5       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~0             ; 5       ;
; adc_1:u0|adc_delay[5]                                                                                                                                               ; 5       ;
; adc_1:u0|adc_delay[1]                                                                                                                                               ; 5       ;
; adc_1:u0|adc_delay[0]                                                                                                                                               ; 5       ;
; eoc                                                                                                                                                                 ; 4       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                                                                   ; 4       ;
; resistor[1]                                                                                                                                                         ; 4       ;
; adc_1:u0|Selector0~0                                                                                                                                                ; 4       ;
; adc_1:u0|LessThan3~1                                                                                                                                                ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~42                          ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~37                           ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~27                           ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~32                          ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~27                          ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~22                          ; 4       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~22           ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~7                           ; 4       ;
; DSP_4bitFND:u1|Add1~22                                                                                                                                              ; 4       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[99]~93                                                     ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[75]~60                                                     ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[84]~37                                                     ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[113]~32                                                    ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[112]~24                                                    ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[82]~21                                                     ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[111]~6                                                     ; 3       ;
; adc_1:u0|c_state.s_oe_sig                                                                                                                                           ; 3       ;
; adc_1:u0|LessThan1~0                                                                                                                                                ; 3       ;
; adc_1:u0|ale                                                                                                                                                        ; 3       ;
; adc_1:u0|start                                                                                                                                                      ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~45                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~40                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~35                                        ; 3       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~27                           ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~30                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~25                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~20                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~15                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~10                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                                         ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~17            ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                                         ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~17           ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~17            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~17            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~17            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~12            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~0            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~0            ; 3       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~0            ; 3       ;
; adc_1:u0|clk_cnt[4]~7                                                                                                                                               ; 3       ;
; adc_1:u0|adc_delay[7]                                                                                                                                               ; 3       ;
; adc_1:u0|adc_delay[4]~3                                                                                                                                             ; 3       ;
; adc_1:u0|LessThan2~6                                                                                                                                                ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[108]~119                                                   ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][6]~16                                                                                                                   ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[110]~65                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[105]~62                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[95]~61                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[75]~59                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[87]~55                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[77]~54                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[78]~51                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[96]~46                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[86]~45                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[76]~44                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[100]~42                                                    ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[114]~39                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[104]~38                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[74]~36                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[84]~35                                                     ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[22]~30                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]               ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[103]~31                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[93]~30                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[83]~29                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[73]~28                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[0]                              ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[113]~27                                                    ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[27]~27                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]               ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[102]~23                                                    ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[82]~22                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]                              ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[112]~20                                                    ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[22]~30                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[0]                             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[67]~28                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[101]~5                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[91]~4                                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[0]                              ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[111]~3                                                     ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[68]~16                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[59]~15                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]               ; 2       ;
; adc_1:u0|c_state.s_wait                                                                                                                                             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~15                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~17                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~16                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[27]~9                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~12                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~13                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~12                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~11                                      ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~6                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~9                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~8                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~3                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[61]~4                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~0                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[69]~1                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[60]~0                                       ; 2       ;
; adc_1:u0|LessThan7~0                                                                                                                                                ; 2       ;
; adc_1:u0|LessThan6~1                                                                                                                                                ; 2       ;
; DSP_4bitFND:u1|scan_cnt[3]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[0]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[1]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[5]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[4]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[6]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[8]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[9]                                                                                                                                          ; 2       ;
; DSP_4bitFND:u1|scan_cnt[10]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[11]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[12]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[13]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[14]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[16]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[18]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[17]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[20]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[21]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[22]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[24]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[25]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|scan_cnt[26]                                                                                                                                         ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~3                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~2                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~4                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~3                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]               ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~5                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~4                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~2                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~1                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~2                                       ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~1                                       ; 2       ;
; adc_1:u0|Selector1~0                                                                                                                                                ; 2       ;
; adc_1:u0|LessThan4~0                                                                                                                                                ; 2       ;
; adc_1:u0|LessThan2~4                                                                                                                                                ; 2       ;
; adc_1:u0|LessThan3~0                                                                                                                                                ; 2       ;
; DSP_4bitFND:u1|Equal1~0                                                                                                                                             ; 2       ;
; adc_1:u0|adc_clk                                                                                                                                                    ; 2       ;
; adc_1:u0|out_en                                                                                                                                                     ; 2       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~50                                        ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~40                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~35                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~40                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~40                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~40                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~35                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~35                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~30                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~30                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~25                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~20                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~30                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~25                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~20                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~15                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~35                          ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5             ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~30                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~15                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~10                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~20                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~25                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~30                          ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~5             ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~25                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~25                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~20                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~15                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~10                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~25                          ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~20                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~10                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~15                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~20                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~20                          ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~15                          ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~10                          ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~25            ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~5                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~5                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~5                           ; 2       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~0                           ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~20            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~25            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~5             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~5             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~5             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~20            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~5             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~5             ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~15            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~15            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~10            ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~10            ; 2       ;
; adc_1:u0|clk_cnt[7]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[6]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[5]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[4]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[3]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[2]                                                                                                                                                 ; 2       ;
; adc_1:u0|clk_cnt[1]                                                                                                                                                 ; 2       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~42            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~47                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~45                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~37            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~45                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~37            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~42                           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~47                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~47                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~37            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~47                           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~32            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~21            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~26            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~26           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~27           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~27           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[101]~15                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[101]~14                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[102]~13                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[3]~COUTCOUT1_64  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[3]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[3]               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[102]~12                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[117]~122                                                   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[103]~11                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[103]~10                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[0]~COUTCOUT1_72                ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[0]~COUT                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[0]                             ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[118]~121                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[118]~120                                                   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[73]~41                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[73]~40                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[18]~44                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[18]~43                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[104]~9                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[104]~8                                      ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][13]~14                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[109]~118                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[109]~117                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[119]~116                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[119]~115                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[95]~114                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[95]~113                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][12]~13                                                                                                                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][12]~12                                                                                                                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[65]~112                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[65]~111                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[85]~110                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[85]~109                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[77]~108                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[67]~107                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[67]~106                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][10]~10                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[87]~105                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[68]~104                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[68]~103                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[78]~102                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[69]~101                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[69]~100                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][12]                                                                                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[105]~99                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[96]~98                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[86]~97                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[76]~96                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[66]~95                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[66]~94                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][13]~9                                                                                                                   ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][9]~8                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[0]~COUTCOUT1_70                ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[0]~COUT                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[0]                             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[74]~39                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[2]~COUTCOUT1_56  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[2]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[2]               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[74]~38                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[66]~37                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[66]~36                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[17]~42                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[17]~41                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[114]~92                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[104]~91                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[104]~90                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[64]~89                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[64]~88                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][11]                                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][7]                                                                                                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[74]~87                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[94]~86                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[94]~85                                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[22]~40                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[16]~39                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[16]~38                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[123]~84                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[123]~83                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[93]~82                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[83]~81                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[73]~80                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[63]~79                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][10]~6                                                                                                                   ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[103]~78                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[70]~77                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[70]~76                                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[17]~43                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[17]~42                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[27]~37                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[21]~36                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[21]~35                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[122]~75                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[122]~74                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[72]~73                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][9]~5                                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][5]~4                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[92]~72                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[92]~71                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[102]~70                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[102]~69                                                    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[22]~41                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[16]~40                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[16]~39                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[105]~7                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[105]~6                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[110]~68                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[120]~67                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[120]~66                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[115]~64                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[115]~63                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[90]~58                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[0]~COUTCOUT1_70                ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[0]~COUT                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[0]                             ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[97]~57                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[97]~56                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[88]~53                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[88]~52                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[79]~50                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[79]~49                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                                                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[106]~48                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[106]~47                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[100]~43                                                    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[45]~38                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[45]~37                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[75]~35                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[75]~34                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[2]~COUTCOUT1_56  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[2]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[67]~33                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[58]~32                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[58]~31                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[23]~34                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[23]~33                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[124]~41                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[124]~40                                                    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[18]~36                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[18]~35                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[28]~32                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[28]~31                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_35  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[133]~34                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[133]~33                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~COUTCOUT1_64                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~COUT                         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[23]~34                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[23]~33                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[33]~29                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[33]~28                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[132]~26                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[132]~25                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~COUTCOUT1_72                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~COUT                         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[33]~24                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[28]~32                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[28]~31                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[106]~5                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[106]~4                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[121]~19                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[121]~18                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[91]~17                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[81]~16                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[0]~COUTCOUT1_72                ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[0]~COUT                        ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][8]~2                                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][8]~1                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[101]~15                                                    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~29                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~28                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~27                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~26                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[76]~30                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[76]~29                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[2]~COUTCOUT1_56  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[2]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[68]~27                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[59]~26                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[50]~25                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[50]~24                                      ; 1       ;
; adc_1:u0|n_state.s_wait                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~26                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[26]~25                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[26]~24                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[27]~25                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[21]~24                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[21]~23                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~23                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~22                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~21                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[53]~23                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[53]~22                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~23                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[32]~22                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[26]~21                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[26]~20                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~20                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~19                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~18                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~22                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~21                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~20                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[37]~19                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~18                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[31]~17                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[61]~21                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[52]~20                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[52]~19                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[107]~3                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[107]~2                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[131]~8                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|StageOut[131]~7                                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[0]~COUTCOUT1_72                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[0]~COUT                         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~16                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[47]~15                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[42]~14                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~13                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[36]~12                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[77]~18                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[77]~17                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~COUTCOUT1_48  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[69]~14                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[60]~13                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[51]~12                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[51]~11                                      ; 1       ;
; adc_1:u0|n_state.s_idle                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~17                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~16                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~19                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~18                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[33]~11                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[33]~10                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[54]~10                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[54]~9                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~14                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~13                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_15|add_sub_cella[8]~COUTCOUT1_3                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_15|add_sub_cella[8]~COUT                        ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[62]~8                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[62]~7                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~15                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~14                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~8                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[38]~7                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~11                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~10                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_16|add_sub_cella[8]~COUTCOUT1_3                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_16|add_sub_cella[8]~COUT                        ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~10                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~9                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~5                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[43]~4                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~6                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[70]~6                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[70]~5                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1_34  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[108]~1                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|StageOut[108]~0                                      ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~2                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[48]~1                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[78]~3                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|StageOut[78]~2                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[1]~COUT          ; 1       ;
; adc_1:u0|Selector1~4                                                                                                                                                ; 1       ;
; adc_1:u0|c_state.s_idle                                                                                                                                             ; 1       ;
; adc_1:u0|n_state.s_oe_sig                                                                                                                                           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~8                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~7                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~7                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[41]~6                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~6                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[46]~5                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_17|add_sub_cella[8]~COUTCOUT1_3                 ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_17|add_sub_cella[8]~COUT                        ; 1       ;
; adc_1:u0|n_state.s_capture                                                                                                                                          ; 1       ;
; adc_1:u0|n_state.s_start                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|scan_cnt[2]                                                                                                                                          ; 1       ;
; DSP_4bitFND:u1|Equal0~7                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|scan_cnt[7]                                                                                                                                          ; 1       ;
; DSP_4bitFND:u1|Equal0~6                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|Equal0~5                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|Equal0~4                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|scan_cnt[15]                                                                                                                                         ; 1       ;
; DSP_4bitFND:u1|Equal0~3                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|scan_cnt[19]                                                                                                                                         ; 1       ;
; DSP_4bitFND:u1|Equal0~2                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|scan_cnt[23]                                                                                                                                         ; 1       ;
; DSP_4bitFND:u1|Equal0~1                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|scan_cnt[27]                                                                                                                                         ; 1       ;
; DSP_4bitFND:u1|Equal0~0                                                                                                                                             ; 1       ;
; DSP_4bitFND:u1|Mux0~1                                                                                                                                               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[53]~4                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[53]~5                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|Mux0~0                                                                                                                                               ; 1       ;
; DSP_4bitFND:u1|Mux1~1                                                                                                                                               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[52]~1                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUTCOUT1_42  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[52]~3                                       ; 1       ;
; DSP_4bitFND:u1|Mux1~0                                                                                                                                               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUTCOUT1_43  ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]~COUT          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[1]               ; 1       ;
; DSP_4bitFND:u1|Mux2~0                                                                                                                                               ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[51]~0                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUTCOUT1_42 ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUT         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[51]~0                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUTCOUT1_43 ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUT         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]              ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|StageOut[51]~0                                       ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUTCOUT1_43 ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]~COUT         ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod2|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[1]              ; 1       ;
; DSP_4bitFND:u1|Mux3~0                                                                                                                                               ; 1       ;
; resistor[0]                                                                                                                                                         ; 1       ;
; adc_1:u0|LessThan0~0                                                                                                                                                ; 1       ;
; adc_1:u0|Selector5~0                                                                                                                                                ; 1       ;
; adc_1:u0|Selector1~2                                                                                                                                                ; 1       ;
; adc_1:u0|Selector1~1                                                                                                                                                ; 1       ;
; adc_1:u0|LessThan2~5                                                                                                                                                ; 1       ;
; adc_1:u0|Selector0~1                                                                                                                                                ; 1       ;
; adc_1:u0|LessThan6~0                                                                                                                                                ; 1       ;
; adc_1:u0|start~1                                                                                                                                                    ; 1       ;
; adc_1:u0|start~0                                                                                                                                                    ; 1       ;
; DSP_4bitFND:u1|fnd_sel[3]                                                                                                                                           ; 1       ;
; DSP_4bitFND:u1|fnd_sel[2]                                                                                                                                           ; 1       ;
; DSP_4bitFND:u1|fnd_sel[1]                                                                                                                                           ; 1       ;
; DSP_4bitFND:u1|fnd_sel[0]                                                                                                                                           ; 1       ;
; DSP_4bitFND:u1|WideOr0~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr1~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr2~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr3~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr4~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr5~0                                                                                                                                            ; 1       ;
; DSP_4bitFND:u1|WideOr6~0                                                                                                                                            ; 1       ;
; adc_1:u0|led[7]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[6]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[5]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[4]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[3]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[2]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[1]                                                                                                                                                     ; 1       ;
; adc_1:u0|led[0]                                                                                                                                                     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~42COUT1_54   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~42           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~37COUT1_52    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~37            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~37COUT1_56   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~37           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~42COUT1_54                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~42                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~32COUT1_54    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~32            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~30            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~32COUT1_58   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~32           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~42COUT1_58                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~42                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~40                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~37COUT1_56                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~37                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~32COUT1_42   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~32           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~32COUT1_46    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~32            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_29    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_33    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17COUT1_28    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~27COUT1_56    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~25            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_41    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22COUT1_34    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~27COUT1_60   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~27           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~37COUT1_60                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~37                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~35                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~32COUT1_58                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~32                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~42COUT1_64                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~42                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~47COUT1_73                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~47                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~37COUT1_54                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~37                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~42COUT1_62                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~42                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~42COUT1_64                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~42                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~37COUT1_66                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~37                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~42COUT1_77                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~42                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~32COUT1_58                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~32                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~37COUT1_68                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~37                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~35                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~32COUT1_66                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~32                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~37COUT1_79                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~37                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~32COUT1_68                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~32                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~30                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~27COUT1_68                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~27                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~25                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~32                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~22COUT1_60                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~22                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~42COUT1_66                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~42                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~40                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~37COUT1_66                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~37                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~35                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~32COUT1_66                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~32                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~22COUT1_64                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~22                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~27COUT1_75                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~27                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~17COUT1_56                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~17                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~37COUT1_56                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~37                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~27COUT1_44   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~27           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~27COUT1_48    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~25            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~32COUT1_46    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~32            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_39    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_31     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~32COUT1_68                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~32                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~30                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~32COUT1_64                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~32                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~17COUT1_60                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~17                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~12COUT1_52                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~12                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~22COUT1_62                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~22                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~27COUT1_64                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~27                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_39    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~15            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_37     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~27COUT1_66                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~27                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~27COUT1_64                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~27                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~25                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~27COUT1_62                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~27                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~22COUT1_62                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~22                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~17COUT1_60                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~17                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~12COUT1_58                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~12                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17COUT1_71                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~7COUT1_70                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_8|add_sub_cella[1]~7                            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17COUT1_38    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~15            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12COUT1_30    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~22COUT1_58    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~20            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~22COUT1_39    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~20            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_37    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~22COUT1_62                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~22                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~20                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~12COUT1_58                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~12                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12COUT1_69                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~17COUT1_60                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~17                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~22COUT1_60                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~22                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~22COUT1_62                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~22                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22COUT1_38    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~20            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12COUT1_36    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~7COUT1_62                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~7                            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_adc:add_sub_7|add_sub_cella[1]~5                            ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~17COUT1_62                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~17                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~15                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~17COUT1_60                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~17                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~12COUT1_70                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~12                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~17COUT1_56                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~17                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~12COUT1_68                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~12                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~12COUT1_70                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~12                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~7COUT1_70                    ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_9|add_sub_cella[1]~7                            ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7COUT1_65                                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                                         ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~17COUT1_68                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~17                          ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~12COUT1_58                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~12                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~22COUT1_31   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~22           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~22COUT1_46   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_10|add_sub_cella[3]~22           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~22COUT1_50    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~20            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~27COUT1_48    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~32COUT1_46    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~32            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~17COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_41     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~12COUT1_66                  ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~12                          ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17COUT1_34    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7COUT1_40     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~7             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~12COUT1_41    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7COUT1_32     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~7             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~5             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~22COUT1_34    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12COUT1_40    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_jec:add_sub_9|add_sub_cella[4]~15            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22COUT1_34    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~17COUT1_41    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~17COUT1_41    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22COUT1_34    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~17COUT1_40    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~17COUT1_62   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div2|lpm_divide_68m:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_kte:divider|add_sub_kec:add_sub_10|add_sub_cella[4]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~7COUT1_64                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_13|add_sub_cella[1]~7                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_14|add_sub_cella[1]~5                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~7COUT1_58                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_11|add_sub_cella[1]~7                           ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~7COUT1_58                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_10|add_sub_cella[1]~7                           ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2COUT1_67                                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2                                         ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~2COUT1_60                   ; 1       ;
; lpm_divide:Div0|lpm_divide_47m:auto_generated|sign_div_unsign_0mh:divider|alt_u_div_gre:divider|add_sub_bdc:add_sub_12|add_sub_cella[1]~2                           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~17COUT1_33   ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_10|add_sub_cella[2]~17           ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~17COUT1_37    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~17            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_9|add_sub_cella[2]~15            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22COUT1_35    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_9|add_sub_cella[3]~15            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~22COUT1_50    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_8|add_sub_cella[3]~22            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~27COUT1_48    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_adc:add_sub_7|add_sub_cella[3]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~27COUT1_40    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div1|lpm_divide_s6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_0re:divider|add_sub_9dc:add_sub_6|add_sub_cella[3]~27            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~12COUT1_39    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~7COUT1_37     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~7             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~12COUT1_39    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_7|add_sub_cella[2]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~12COUT1_21    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod1|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[1]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~12COUT1_38    ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~12            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_6|add_sub_cella[2]~10            ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7COUT1_36     ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Div0|lpm_divide_p6m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~7             ; 1       ;
; DSP_4bitFND:u1|lpm_divide:Mod0|lpm_divide_sul:auto_generated|sign_div_unsign_llh:divider|alt_u_div_qqe:divider|add_sub_7dc:add_sub_8|add_sub_cella[2]~17COUT1_38    ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; C4s                        ; 553 / 16,320 ( 3 % )   ;
; Direct links               ; 137 / 21,944 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )         ;
; LAB clocks                 ; 38 / 240 ( 16 % )      ;
; LUT chains                 ; 23 / 5,382 ( < 1 % )   ;
; Local interconnects        ; 875 / 21,944 ( 4 % )   ;
; M4K buffers                ; 0 / 720 ( 0 % )        ;
; R4s                        ; 521 / 14,640 ( 4 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.50) ; Number of LABs  (Total = 102) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 13                            ;
; 2                                          ; 11                            ;
; 3                                          ; 3                             ;
; 4                                          ; 0                             ;
; 5                                          ; 3                             ;
; 6                                          ; 1                             ;
; 7                                          ; 3                             ;
; 8                                          ; 0                             ;
; 9                                          ; 1                             ;
; 10                                         ; 67                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.75) ; Number of LABs  (Total = 102) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 36                            ;
; 1 Clock                            ; 36                            ;
; 1 Clock enable                     ; 4                             ;
; 1 Sync. clear                      ; 1                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 6.82) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 13                            ;
; 2                                           ; 12                            ;
; 3                                           ; 3                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 22                            ;
; 9                                           ; 11                            ;
; 10                                          ; 25                            ;
; 11                                          ; 5                             ;
; 12                                          ; 0                             ;
; 13                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.58) ; Number of LABs  (Total = 102) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 16                            ;
; 2                                               ; 13                            ;
; 3                                               ; 6                             ;
; 4                                               ; 5                             ;
; 5                                               ; 8                             ;
; 6                                               ; 6                             ;
; 7                                               ; 13                            ;
; 8                                               ; 9                             ;
; 9                                               ; 11                            ;
; 10                                              ; 14                            ;
; 11                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 8.64) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 6                             ;
; 2                                           ; 4                             ;
; 3                                           ; 15                            ;
; 4                                           ; 5                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 8                             ;
; 8                                           ; 11                            ;
; 9                                           ; 3                             ;
; 10                                          ; 5                             ;
; 11                                          ; 10                            ;
; 12                                          ; 9                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 0                             ;
; 16                                          ; 5                             ;
; 17                                          ; 4                             ;
; 18                                          ; 3                             ;
; 19                                          ; 1                             ;
; 20                                          ; 0                             ;
; 21                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jun 28 11:55:44 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ADC_FND2 -c ADC_FND2
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C6Q240C8 for design "ADC_FND2"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'ADC_FND2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 28
Info: Automatically promoted signal "reset" to use Global clock
Info: Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 296 megabytes
    Info: Processing ended: Tue Jun 28 11:55:56 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:03


