# Лабораторная работа №3 &laquo;Функциональная схемотехника&raquo;

Выполнили: Прикота В.А Суркис А.И.

Преподаватель: Тищук Б.Ю.

Санкт-Петербург, 2021

Задание
=======

1. Доработайте схему функционального блока, разработанного в лабораторной ра-
боте №2, в соответствии с рисунком 3.1. Необходимо добавить возможность ра-
боты с блоком посредством дискретных портов ввода/вывода, подключенных
к переключателям, светодиодам и кнопкам платы Nexys 4 DDR:
- значения операндов должны вводиться с помощью переключателей (SW);
- результат должен выводиться на светодиоды (LEDS);
- с целью повышения удобства работы пользователя допускается использо-
вание дополнительных кнопок, переключателей и светодиодов;
- интерфейс пользователя должен обеспечивать возможность многократно-
го проведения вычислений без постоянного нажатия на кнопку сброса.
2. Разработайте тестовое окружение и проведите моделирование.
3. Проведите синтез и размещение схемы для ПЛИС XC7A100T-1CSG324C, вхо-
дящей в состав отладочной платы Nexys 4 DDR.
4. Определите количество и тип используемых ресурсов ПЛИС после размещения
схемы.
5. Проверьте работоспособность схемы на отладочной плате Nexys 4 DDR.
6. Составьте отчет по результатам выполнения работы.


Вариант
=======

-   ![](https://i.imgur.com/6XIMEni.png)
-   2 сумматора и 1 умножитель

Конечный автомат для алгоритма вычисления функции
===================

![](https://i.imgur.com/bT2JWh3.png)

Описание работы алгоритма
===================

Описание модуля на языке Verilog HDL
====================================
`accelerator.v`

Тестовое окружение
==================
`test.v`


Описание окружения и результаты тестирования
--------------------------------------------
Тестировать будем так - каждый такт нашего &laquo;генератора&raquo; будем проверять не освободился ли вычислительный модуль, если нет, то ждем дальше, если он свободен, то подаем на вход новые значения. Результаты тестирования представлены ниже.
![](https://i.imgur.com/bk1GtV9.png)
![](https://i.imgur.com/o8FIqbI.png)

Временная диаграмма
===================
Ниже представлены временные диаграммы для первого и второго тестов. Из первой диагрммы видно, что на вычисление одного значения (при тактовой частоте 100 МГц) уходит 1240 нс.

![](https://i.imgur.com/4w6cK8K.png)
![](https://i.imgur.com/69gtbr2.png)

Реализованная схема
=====
![](https://i.imgur.com/MrpDpUj.png)

Потребление ресурсов на FPGA
============================

Замеры потребления ресурсов FPGA были сделаны в симуляторе Vivaldo.

![](https://i.imgur.com/Sm8kwP8.png)

Вывод
=====

В ходе выполнения работы была создана последовательностная схема ускорителя математических вычислений. И запущена на реальном FPGA.
