TimeQuest Timing Analyzer report for multicycle
Fri Nov 21 21:13:55 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'register_8bit:IR1_reg|q[0]'
 13. Slow Model Setup: 'register_8bit:IR3_reg|q[0]'
 14. Slow Model Setup: 'register_8bit:IR4_reg|q[0]'
 15. Slow Model Hold: 'register_8bit:IR3_reg|q[0]'
 16. Slow Model Hold: 'register_8bit:IR4_reg|q[0]'
 17. Slow Model Hold: 'KEY[1]'
 18. Slow Model Hold: 'register_8bit:IR1_reg|q[0]'
 19. Slow Model Minimum Pulse Width: 'KEY[1]'
 20. Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 21. Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 22. Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'register_8bit:IR3_reg|q[0]'
 34. Fast Model Setup: 'register_8bit:IR1_reg|q[0]'
 35. Fast Model Setup: 'register_8bit:IR4_reg|q[0]'
 36. Fast Model Hold: 'register_8bit:IR3_reg|q[0]'
 37. Fast Model Hold: 'register_8bit:IR4_reg|q[0]'
 38. Fast Model Hold: 'KEY[1]'
 39. Fast Model Hold: 'register_8bit:IR1_reg|q[0]'
 40. Fast Model Minimum Pulse Width: 'KEY[1]'
 41. Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 42. Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 43. Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition ;
; Revision Name      ; multicycle                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; KEY[1]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                     ;
; register_8bit:IR1_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR1_reg|q[0] } ;
; register_8bit:IR3_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR3_reg|q[0] } ;
; register_8bit:IR4_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR4_reg|q[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; INF MHz    ; 212.77 MHz      ; register_8bit:IR4_reg|q[0] ; limit due to hold check ;
; 102.8 MHz  ; 102.8 MHz       ; KEY[1]                     ;                         ;
; 532.48 MHz ; 532.48 MHz      ; register_8bit:IR1_reg|q[0] ;                         ;
; 675.68 MHz ; 159.95 MHz      ; register_8bit:IR3_reg|q[0] ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -7.714 ; -405.240      ;
; register_8bit:IR1_reg|q[0] ; -3.685 ; -3.685        ;
; register_8bit:IR3_reg|q[0] ; -3.665 ; -22.801       ;
; register_8bit:IR4_reg|q[0] ; -1.348 ; -2.689        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR3_reg|q[0] ; -3.126 ; -13.918       ;
; register_8bit:IR4_reg|q[0] ; -2.350 ; -4.693        ;
; KEY[1]                     ; -2.180 ; -66.700       ;
; register_8bit:IR1_reg|q[0] ; 0.003  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -301.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -7.714 ; controller:Control|ALU2[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.587     ; 6.663      ;
; -7.512 ; controller:Control|ALU2[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 6.460      ;
; -7.456 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.394      ;
; -7.425 ; controller:Control|ALU1     ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.567     ; 6.394      ;
; -7.390 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.328      ;
; -7.389 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.327      ;
; -7.316 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.254      ;
; -7.290 ; controller:Control|ALUop[2] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 6.238      ;
; -7.278 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.216      ;
; -7.275 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.213      ;
; -7.274 ; controller:Control|ALU2[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.605     ; 6.205      ;
; -7.254 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.191      ;
; -7.222 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 6.160      ;
; -7.198 ; controller:Control|ALUop[2] ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.135      ;
; -7.186 ; controller:Control|ALUop[2] ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.123      ;
; -7.185 ; controller:Control|ALUop[2] ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.122      ;
; -7.177 ; controller:Control|ALU1     ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 6.135      ;
; -7.159 ; register_8bit:IR3_reg|q[3]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.927     ; 7.268      ;
; -7.147 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.084      ;
; -7.146 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.083      ;
; -7.114 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.051      ;
; -7.076 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.013      ;
; -7.073 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 6.010      ;
; -7.072 ; controller:Control|ALU2[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.606     ; 6.002      ;
; -7.048 ; controller:Control|ALU2[0]  ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.598     ; 5.986      ;
; -7.048 ; controller:Control|ALUop[2] ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.985      ;
; -7.020 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.957      ;
; -7.006 ; controller:Control|ALUop[2] ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.606     ; 5.936      ;
; -6.986 ; controller:Control|ALU1     ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.944      ;
; -6.951 ; controller:Control|ALUop[2] ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.888      ;
; -6.915 ; controller:Control|ALUop[2] ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.852      ;
; -6.901 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.999      ;
; -6.890 ; controller:Control|ALU1     ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.848      ;
; -6.852 ; controller:Control|ALU1     ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.810      ;
; -6.851 ; controller:Control|ALUop[2] ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.788      ;
; -6.848 ; controller:Control|ALU1     ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.585     ; 5.799      ;
; -6.846 ; controller:Control|ALU2[1]  ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.783      ;
; -6.786 ; controller:Control|ALUop[2] ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.599     ; 5.723      ;
; -6.761 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.859      ;
; -6.737 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.835      ;
; -6.736 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.834      ;
; -6.736 ; controller:Control|ALU1     ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.694      ;
; -6.723 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[1]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.821      ;
; -6.720 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[6]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.818      ;
; -6.719 ; register_8bit:IR3_reg|q[3]  ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.945     ; 6.810      ;
; -6.669 ; controller:Control|ALU1     ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.627      ;
; -6.667 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[0]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.765      ;
; -6.653 ; controller:Control|ALU1     ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.611      ;
; -6.530 ; controller:Control|ALU1     ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.578     ; 5.488      ;
; -6.493 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC|q[2]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.938     ; 6.591      ;
; -6.404 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.587     ; 5.353      ;
; -6.335 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.587     ; 5.284      ;
; -6.332 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.606     ; 5.262      ;
; -6.316 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.606     ; 5.246      ;
; -6.242 ; register_8bit:R2|q[0]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 7.277      ;
; -6.202 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 5.150      ;
; -6.164 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.587     ; 5.113      ;
; -6.146 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 5.094      ;
; -6.142 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.592     ; 5.086      ;
; -6.131 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 5.079      ;
; -6.130 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.607     ; 5.059      ;
; -6.125 ; controller:Control|ALU1     ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.567     ; 5.094      ;
; -6.114 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.607     ; 5.043      ;
; -6.092 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 5.040      ;
; -6.078 ; register_8bit:R1|q[6]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 7.113      ;
; -6.066 ; register_8bit:IR3_reg|q[5]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.005      ; 7.107      ;
; -6.048 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.607     ; 4.977      ;
; -6.043 ; controller:Control|ALU1     ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.586     ; 4.993      ;
; -6.010 ; register_8bit:R2|q[2]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 7.045      ;
; -5.984 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 7.008      ;
; -5.971 ; register_8bit:PC|q[7]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.011      ; 7.018      ;
; -5.962 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 4.910      ;
; -5.938 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.593     ; 4.881      ;
; -5.908 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.607     ; 4.837      ;
; -5.899 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.593     ; 4.842      ;
; -5.896 ; register_8bit:PC|q[4]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.011      ; 6.943      ;
; -5.893 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.588     ; 4.841      ;
; -5.890 ; controller:Control|ALU1     ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.586     ; 4.840      ;
; -5.867 ; register_8bit:IR3_reg|q[4]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.005      ; 6.908      ;
; -5.849 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[3] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.927     ; 5.958      ;
; -5.847 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.006     ; 6.877      ;
; -5.844 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.868      ;
; -5.829 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.605     ; 4.760      ;
; -5.820 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.844      ;
; -5.819 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.843      ;
; -5.812 ; register_8bit:R1|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.010      ; 6.858      ;
; -5.806 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[1]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.830      ;
; -5.803 ; register_8bit:R2|q[0]       ; register_8bit:PC|q[6]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.827      ;
; -5.802 ; register_8bit:R2|q[0]       ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.019     ; 6.819      ;
; -5.795 ; register_8bit:R1|q[0]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 6.830      ;
; -5.791 ; register_8bit:R2|q[2]       ; register_8bit:PC|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.815      ;
; -5.777 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[6] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.946     ; 5.867      ;
; -5.772 ; controller:Control|ALUop[1] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.544     ; 4.764      ;
; -5.762 ; register_8bit:R2|q[3]       ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 6.797      ;
; -5.761 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.946     ; 5.851      ;
; -5.761 ; controller:Control|ALUop[1] ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.555     ; 4.742      ;
; -5.759 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.006     ; 6.789      ;
; -5.758 ; register_8bit:IR3_reg|q[5]  ; register_8bit:PC|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.006     ; 6.788      ;
; -5.757 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -1.587     ; 4.706      ;
; -5.751 ; register_8bit:R2|q[3]       ; register_8bit:PC|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.012     ; 6.775      ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.685 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.360     ; 1.389      ;
; -3.561 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.360     ; 1.265      ;
; -3.415 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -2.360     ; 1.119      ;
; -0.439 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 1.180      ; 1.433      ;
; 0.061  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.180      ; 1.433      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.665 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.681     ; 1.409      ;
; -3.621 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.681     ; 1.365      ;
; -3.595 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.120     ; 1.440      ;
; -3.524 ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.120     ; 1.369      ;
; -3.394 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.681     ; 1.138      ;
; -3.290 ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -1.120     ; 1.135      ;
; -2.515 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.661      ; 2.778      ;
; -2.496 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.661      ; 2.768      ;
; -2.437 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.660      ; 2.661      ;
; -2.259 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.617      ; 2.558      ;
; -2.242 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.617      ; 2.683      ;
; -2.238 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.661      ; 2.501      ;
; -2.221 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.661      ; 2.493      ;
; -2.182 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.660      ; 2.406      ;
; -2.165 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.640      ; 2.430      ;
; -1.990 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.617      ; 2.431      ;
; -1.979 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.617      ; 2.278      ;
; -1.968 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.640      ; 2.233      ;
; -1.696 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.640      ; 1.961      ;
; -1.427 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.648      ; 1.428      ;
; -1.398 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.648      ; 1.399      ;
; -1.252 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.648      ; 1.253      ;
; -0.240 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.859      ; 1.274      ;
; 0.260  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.859      ; 1.274      ;
; 0.361  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.420      ; 1.274      ;
; 0.861  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.420      ; 1.274      ;
; 1.039  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.157      ; 3.192      ;
; 1.229  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.201      ; 2.824      ;
; 1.292  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.200      ; 2.722      ;
; 1.526  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.157      ; 2.563      ;
; 1.539  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.157      ; 3.192      ;
; 1.729  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.201      ; 2.824      ;
; 1.772  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.180      ; 2.283      ;
; 1.792  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.200      ; 2.722      ;
; 2.026  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.157      ; 2.563      ;
; 2.272  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.180      ; 2.283      ;
; 2.479  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.188      ; 1.312      ;
; 2.979  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.188      ; 1.312      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.348 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.382      ; 1.788      ;
; -1.341 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.381      ; 1.780      ;
; -1.211 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.382      ; 1.651      ;
; -1.204 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.381      ; 1.643      ;
; -1.080 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.382      ; 1.520      ;
; -1.073 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.381      ; 1.512      ;
; 0.406  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.325      ; 0.977      ;
; 0.415  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.324      ; 0.967      ;
; 1.901  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.927      ; 1.834      ;
; 1.908  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.926      ; 1.826      ;
; 2.401  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.927      ; 1.834      ;
; 2.408  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.926      ; 1.826      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.126 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.188      ; 1.312      ;
; -2.626 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.188      ; 1.312      ;
; -2.147 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.180      ; 2.283      ;
; -1.844 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.157      ; 2.563      ;
; -1.728 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.200      ; 2.722      ;
; -1.647 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.180      ; 2.283      ;
; -1.627 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.201      ; 2.824      ;
; -1.396 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.420      ; 1.274      ;
; -1.344 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.157      ; 2.563      ;
; -1.228 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.200      ; 2.722      ;
; -1.215 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.157      ; 3.192      ;
; -1.127 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.201      ; 2.824      ;
; -0.896 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.420      ; 1.274      ;
; -0.835 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.859      ; 1.274      ;
; -0.715 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.157      ; 3.192      ;
; -0.335 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.859      ; 1.274      ;
; 1.105  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.648      ; 1.253      ;
; 1.251  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.648      ; 1.399      ;
; 1.280  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.648      ; 1.428      ;
; 1.821  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.640      ; 1.961      ;
; 2.093  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.640      ; 2.233      ;
; 2.161  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.617      ; 2.278      ;
; 2.246  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.660      ; 2.406      ;
; 2.290  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.640      ; 2.430      ;
; 2.314  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.617      ; 2.431      ;
; 2.332  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.661      ; 2.493      ;
; 2.340  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.661      ; 2.501      ;
; 2.441  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.617      ; 2.558      ;
; 2.501  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.660      ; 2.661      ;
; 2.566  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.617      ; 2.683      ;
; 2.607  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.661      ; 2.768      ;
; 2.617  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.661      ; 2.778      ;
; 2.755  ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.120     ; 1.135      ;
; 2.819  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.681     ; 1.138      ;
; 2.989  ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.120     ; 1.369      ;
; 3.046  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.681     ; 1.365      ;
; 3.060  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -1.120     ; 1.440      ;
; 3.090  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.681     ; 1.409      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.350 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.926      ; 1.826      ;
; -2.343 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.927      ; 1.834      ;
; -1.850 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.926      ; 1.826      ;
; -1.843 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.927      ; 1.834      ;
; -0.357 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.324      ; 0.967      ;
; -0.348 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.325      ; 0.977      ;
; 1.131  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.381      ; 1.512      ;
; 1.138  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.382      ; 1.520      ;
; 1.262  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.381      ; 1.643      ;
; 1.269  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.382      ; 1.651      ;
; 1.399  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.381      ; 1.780      ;
; 1.406  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.382      ; 1.788      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                 ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.180 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 0.945      ;
; -1.765 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.545      ; 2.296      ;
; -1.765 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.545      ; 2.296      ;
; -1.765 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.545      ; 2.296      ;
; -1.680 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 0.945      ;
; -1.462 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 1.663      ;
; -1.462 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 1.663      ;
; -1.454 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 1.664      ;
; -1.449 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 1.676      ;
; -1.449 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 1.676      ;
; -1.449 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.609      ; 1.676      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.287 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.540      ; 2.769      ;
; -1.265 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.545      ; 2.296      ;
; -1.265 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.545      ; 2.296      ;
; -1.265 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.545      ; 2.296      ;
; -1.212 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.608      ; 1.912      ;
; -1.212 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.608      ; 1.912      ;
; -1.212 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.608      ; 1.912      ;
; -1.212 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.608      ; 1.912      ;
; -1.158 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 1.953      ;
; -0.962 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 1.663      ;
; -0.962 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 1.663      ;
; -0.954 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 1.664      ;
; -0.949 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 1.676      ;
; -0.949 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 1.676      ;
; -0.949 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.609      ; 1.676      ;
; -0.921 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.197      ;
; -0.921 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.197      ;
; -0.921 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.197      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[0]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[1]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[2]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[3]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[4]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[5]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[6]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.911 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[7]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.602      ; 2.207      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.221      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.787 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.540      ; 2.769      ;
; -0.712 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.608      ; 1.912      ;
; -0.712 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.608      ; 1.912      ;
; -0.712 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.608      ; 1.912      ;
; -0.712 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.608      ; 1.912      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.660 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.459      ;
; -0.658 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.595      ; 1.953      ;
; -0.466 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.653      ;
; -0.466 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.653      ;
; -0.466 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.653      ;
; -0.466 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.653      ;
; -0.461 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.650      ;
; -0.461 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.650      ;
; -0.461 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.650      ;
; -0.461 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.595      ; 2.650      ;
; -0.454 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.665      ;
; -0.454 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.665      ;
; -0.454 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.665      ;
; -0.454 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.603      ; 2.665      ;
; -0.430 ; register_8bit:IR3_reg|q[0] ; Z                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.613      ; 2.699      ;
; -0.421 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.197      ;
; -0.421 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.197      ;
; -0.421 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.197      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[0]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[1]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[2]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[3]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[4]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[5]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
; -0.411 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[6]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.602      ; 2.207      ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.003 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.180      ; 1.433      ;
; 0.503 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 1.180      ; 1.433      ;
; 3.479 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.360     ; 1.119      ;
; 3.625 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.360     ; 1.265      ;
; 3.749 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -2.360     ; 1.389      ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 9.109  ; 9.109  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.109  ; 9.109  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 8.858  ; 8.858  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 8.917  ; 8.917  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 8.859  ; 8.859  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 8.845  ; 8.845  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.972  ; 8.972  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 11.916 ; 11.916 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.746 ; 10.746 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.587 ; 10.587 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 11.346 ; 11.346 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 10.460 ; 10.460 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.405 ; 11.405 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.916 ; 11.916 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.700 ; 10.700 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 10.832 ; 10.832 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.332 ; 10.332 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 10.832 ; 10.832 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 10.746 ; 10.746 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 9.778  ; 9.778  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.277 ; 10.277 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.770 ; 10.770 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.559 ; 10.559 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.904 ; 10.904 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 10.778 ; 10.778 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.689 ; 10.689 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 10.684 ; 10.684 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 10.642 ; 10.642 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 10.645 ; 10.645 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.856 ; 10.856 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.904 ; 10.904 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.171 ; 10.171 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 8.159  ; 8.159  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.651  ; 8.651  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.621  ; 8.621  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 7.996  ; 7.996  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.091  ; 9.091  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.599  ; 8.599  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 10.171 ; 10.171 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.219 ; 10.219 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.979  ; 8.979  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.151  ; 9.151  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.870  ; 9.870  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 10.203 ; 10.203 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 9.652  ; 9.652  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 10.219 ; 10.219 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 9.695  ; 9.695  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 10.145 ; 10.145 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.205  ; 9.205  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.418  ; 9.418  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.555  ; 9.555  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.360  ; 9.360  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.687  ; 9.687  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 10.145 ; 10.145 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.993  ; 9.993  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.671  ; 9.671  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.670  ; 9.670  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.635  ; 9.635  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.624  ; 9.624  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.946  ; 9.946  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.638 ; 10.638 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.495  ; 9.495  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.638 ; 10.638 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 10.806 ; 10.806 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 10.806 ; 10.806 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.404  ; 9.404  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.969  ; 5.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.969  ; 5.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.388  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.388  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.388  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.969  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 10.916 ; 10.916 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.752 ; 10.752 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.321  ; 9.321  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.916 ; 10.916 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.470  ; 9.470  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 10.332 ; 10.332 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.242  ; 9.242  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.696  ; 8.696  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 7.023  ; 7.023  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 7.879  ; 7.879  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 8.181  ; 8.181  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 7.932  ; 7.932  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 7.984  ; 7.984  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 7.931  ; 7.931  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 7.919  ; 7.919  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 7.879  ; 7.879  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.033  ; 8.033  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 8.447  ; 8.447  ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 8.737  ; 8.737  ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 8.568  ; 8.568  ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.334  ; 9.334  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 8.447  ; 8.447  ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 9.398  ; 9.398  ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.906  ; 9.906  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 8.896  ; 8.896  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 8.414  ; 8.414  ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 8.952  ; 8.952  ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 9.441  ; 9.441  ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 9.357  ; 9.357  ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 8.414  ; 8.414  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 8.884  ; 8.884  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 9.390  ; 9.390  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 9.178  ; 9.178  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 8.645  ; 8.645  ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 8.803  ; 8.803  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 8.689  ; 8.689  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 8.684  ; 8.684  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 8.645  ; 8.645  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 8.677  ; 8.677  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 8.882  ; 8.882  ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 8.904  ; 8.904  ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 7.665  ; 7.665  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 7.696  ; 7.696  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.193  ; 8.193  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 7.990  ; 7.990  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 7.665  ; 7.665  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.911  ; 8.911  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.424  ; 8.424  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 9.997  ; 9.997  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 7.520  ; 7.520  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 7.520  ; 7.520  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 7.700  ; 7.700  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.599  ; 8.599  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 8.935  ; 8.935  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.411  ; 8.411  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 8.944  ; 8.944  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.424  ; 8.424  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 8.335  ; 8.335  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 8.335  ; 8.335  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.548  ; 8.548  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.942  ; 8.942  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 8.751  ; 8.751  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.092  ; 9.092  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 9.528  ; 9.528  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.370  ; 9.370  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 8.382  ; 8.382  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 8.422  ; 8.422  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 8.422  ; 8.422  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 8.388  ; 8.388  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 8.402  ; 8.402  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 8.382  ; 8.382  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 8.694  ; 8.694  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 8.706  ; 8.706  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.495  ; 9.495  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 9.929  ; 9.929  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 9.180  ; 9.180  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 10.750 ; 10.750 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.599  ; 9.599  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.180  ; 9.180  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.969  ; 4.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.969  ; 5.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.388  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 4.969  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.388  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.969  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 7.023  ; 7.023  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.752 ; 10.752 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.321  ; 9.321  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.916 ; 10.916 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.470  ; 9.470  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 10.332 ; 10.332 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.242  ; 9.242  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.696  ; 8.696  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 7.023  ; 7.023  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; SW[2]      ; HEX0[1]     ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; SW[2]      ; HEX0[2]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[2]      ; HEX0[3]     ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; SW[2]      ; HEX0[4]     ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; SW[2]      ; HEX0[5]     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; SW[2]      ; HEX0[6]     ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; SW[2]      ; HEX1[0]     ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; SW[2]      ; HEX1[1]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[2]      ; HEX1[2]     ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; SW[2]      ; HEX1[3]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[2]      ; HEX1[4]     ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; SW[2]      ; HEX1[5]     ; 10.586 ; 10.586 ; 10.586 ; 10.586 ;
; SW[2]      ; HEX1[6]     ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[2]      ; HEX2[0]     ; 9.235  ; 9.235  ; 9.235  ; 9.235  ;
; SW[2]      ; HEX2[1]     ; 9.735  ; 9.735  ; 9.735  ; 9.735  ;
; SW[2]      ; HEX2[2]     ; 9.649  ; 9.649  ; 9.649  ; 9.649  ;
; SW[2]      ; HEX2[3]     ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; SW[2]      ; HEX2[4]     ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; SW[2]      ; HEX2[5]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; HEX2[6]     ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; SW[2]      ; HEX3[0]     ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SW[2]      ; HEX3[1]     ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW[2]      ; HEX3[2]     ; 9.947  ; 9.947  ; 9.947  ; 9.947  ;
; SW[2]      ; HEX3[3]     ; 9.905  ; 9.905  ; 9.905  ; 9.905  ;
; SW[2]      ; HEX3[4]     ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; SW[2]      ; HEX3[5]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[2]      ; HEX3[6]     ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; SW[2]      ; HEX0[1]     ; 7.746  ; 7.746  ; 7.746  ; 7.746  ;
; SW[2]      ; HEX0[2]     ; 7.798  ; 7.798  ; 7.798  ; 7.798  ;
; SW[2]      ; HEX0[3]     ; 7.745  ; 7.745  ; 7.745  ; 7.745  ;
; SW[2]      ; HEX0[4]     ; 7.733  ; 7.733  ; 7.733  ; 7.733  ;
; SW[2]      ; HEX0[5]     ; 7.693  ; 7.693  ; 7.693  ; 7.693  ;
; SW[2]      ; HEX0[6]     ; 7.847  ; 7.847  ; 7.847  ; 7.847  ;
; SW[2]      ; HEX1[0]     ; 8.855  ; 8.855  ; 8.855  ; 8.855  ;
; SW[2]      ; HEX1[1]     ; 8.686  ; 8.686  ; 8.686  ; 8.686  ;
; SW[2]      ; HEX1[2]     ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; SW[2]      ; HEX1[3]     ; 8.565  ; 8.565  ; 8.565  ; 8.565  ;
; SW[2]      ; HEX1[4]     ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; SW[2]      ; HEX1[5]     ; 10.024 ; 10.024 ; 10.024 ; 10.024 ;
; SW[2]      ; HEX1[6]     ; 8.987  ; 8.987  ; 8.987  ; 8.987  ;
; SW[2]      ; HEX2[0]     ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; SW[2]      ; HEX2[1]     ; 9.218  ; 9.218  ; 9.218  ; 9.218  ;
; SW[2]      ; HEX2[2]     ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; SW[2]      ; HEX2[3]     ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; SW[2]      ; HEX2[4]     ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; SW[2]      ; HEX2[5]     ; 9.167  ; 9.167  ; 9.167  ; 9.167  ;
; SW[2]      ; HEX2[6]     ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; SW[2]      ; HEX3[0]     ; 8.623  ; 8.623  ; 8.623  ; 8.623  ;
; SW[2]      ; HEX3[1]     ; 8.509  ; 8.509  ; 8.509  ; 8.509  ;
; SW[2]      ; HEX3[2]     ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; SW[2]      ; HEX3[3]     ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; SW[2]      ; HEX3[4]     ; 8.497  ; 8.497  ; 8.497  ; 8.497  ;
; SW[2]      ; HEX3[5]     ; 8.702  ; 8.702  ; 8.702  ; 8.702  ;
; SW[2]      ; HEX3[6]     ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -3.006 ; -137.889      ;
; register_8bit:IR3_reg|q[0] ; -1.622 ; -8.285        ;
; register_8bit:IR1_reg|q[0] ; -1.377 ; -1.377        ;
; register_8bit:IR4_reg|q[0] ; 0.006  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR3_reg|q[0] ; -1.467 ; -7.873        ;
; register_8bit:IR4_reg|q[0] ; -1.418 ; -2.834        ;
; KEY[1]                     ; -1.390 ; -58.613       ;
; register_8bit:IR1_reg|q[0] ; -0.035 ; -0.035        ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -301.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.006 ; controller:Control|ALU2[0]                                                                                                 ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.614     ; 2.924      ;
; -2.906 ; controller:Control|ALU2[1]                                                                                                 ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.823      ;
; -2.892 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.800      ;
; -2.885 ; controller:Control|ALU1                                                                                                    ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.599     ; 2.818      ;
; -2.871 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.779      ;
; -2.867 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.775      ;
; -2.855 ; controller:Control|ALUop[2]                                                                                                ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.772      ;
; -2.840 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.748      ;
; -2.825 ; controller:Control|ALU2[0]                                                                                                 ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.630     ; 2.727      ;
; -2.818 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.726      ;
; -2.803 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.710      ;
; -2.793 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.701      ;
; -2.788 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.696      ;
; -2.786 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.693      ;
; -2.776 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.683      ;
; -2.772 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.679      ;
; -2.760 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.683      ;
; -2.759 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.666      ;
; -2.755 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.662      ;
; -2.740 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.647      ;
; -2.725 ; controller:Control|ALU2[1]                                                                                                 ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.631     ; 2.626      ;
; -2.718 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.625      ;
; -2.702 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.624     ; 2.610      ;
; -2.697 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.620      ;
; -2.697 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.604      ;
; -2.693 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.600      ;
; -2.688 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.595      ;
; -2.682 ; controller:Control|ALUop[2]                                                                                                ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.631     ; 2.583      ;
; -2.680 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.587      ;
; -2.667 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.574      ;
; -2.667 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.574      ;
; -2.651 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.574      ;
; -2.636 ; controller:Control|ALU1                                                                                                    ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.553      ;
; -2.613 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.536      ;
; -2.607 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.514      ;
; -2.602 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.625     ; 2.509      ;
; -2.577 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.500      ;
; -2.562 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.485      ;
; -2.538 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.461      ;
; -2.493 ; register_8bit:IR3_reg|q[3]                                                                                                 ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.307     ; 3.218      ;
; -2.493 ; controller:Control|ALU1                                                                                                    ; register_8bit:PC|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.609     ; 2.416      ;
; -2.398 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.614     ; 2.316      ;
; -2.393 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.631     ; 2.294      ;
; -2.386 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.631     ; 2.287      ;
; -2.375 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.614     ; 2.293      ;
; -2.370 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 3.085      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.350 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:WB_reg|q[2] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.808      ;
; -2.343 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[5]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 3.058      ;
; -2.339 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[4]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 3.054      ;
; -2.327 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[7]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 3.042      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.318 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:WB_reg|q[4] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.061     ; 2.789      ;
; -2.312 ; register_8bit:IR3_reg|q[3]                                                                                                 ; N                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.323     ; 3.021      ;
; -2.309 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.226      ;
; -2.305 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[6]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 3.020      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.305 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:WB_reg|q[1] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.057     ; 2.780      ;
; -2.297 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.618     ; 2.211      ;
; -2.295 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.614     ; 2.213      ;
; -2.293 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.632     ; 2.193      ;
; -2.292 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.209      ;
; -2.286 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.632     ; 2.186      ;
; -2.280 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[0]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 2.995      ;
; -2.280 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.197      ;
; -2.275 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC|q[1]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.317     ; 2.990      ;
; -2.272 ; controller:Control|ALU1                                                                                                    ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.616     ; 2.188      ;
; -2.266 ; controller:Control|ALU1                                                                                                    ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.599     ; 2.199      ;
; -2.263 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.615     ; 2.180      ;
; -2.243 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.632     ; 2.143      ;
; -2.242 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.632     ; 2.142      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
; -2.212 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.074     ; 2.670      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.622 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.805     ; 0.666      ;
; -1.614 ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.805     ; 0.658      ;
; -1.489 ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; -0.805     ; 0.533      ;
; -1.417 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.073     ; 0.673      ;
; -1.401 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.073     ; 0.657      ;
; -1.278 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.073     ; 0.534      ;
; -0.832 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.308      ; 1.259      ;
; -0.830 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.308      ; 1.262      ;
; -0.822 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.307      ; 1.236      ;
; -0.742 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.272      ; 1.243      ;
; -0.738 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.272      ; 1.172      ;
; -0.714 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.308      ; 1.141      ;
; -0.708 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.308      ; 1.140      ;
; -0.695 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.307      ; 1.109      ;
; -0.681 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.292      ; 1.113      ;
; -0.618 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.272      ; 1.119      ;
; -0.617 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.272      ; 1.051      ;
; -0.601 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.042      ; 0.655      ;
; -0.592 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.042      ; 0.646      ;
; -0.591 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.292      ; 1.023      ;
; -0.520 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.042      ; 0.574      ;
; -0.465 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.292      ; 0.897      ;
; 0.205  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.824      ; 0.589      ;
; 0.491  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.092      ; 0.591      ;
; 0.705  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.824      ; 0.589      ;
; 0.991  ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.092      ; 0.591      ;
; 1.060  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.169      ; 1.479      ;
; 1.190  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.204      ; 1.262      ;
; 1.191  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.205      ; 1.274      ;
; 1.295  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.169      ; 1.177      ;
; 1.409  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.189      ; 1.061      ;
; 1.479  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.939      ; 0.613      ;
; 1.560  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.169      ; 1.479      ;
; 1.690  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.204      ; 1.262      ;
; 1.691  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.205      ; 1.274      ;
; 1.795  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.169      ; 1.177      ;
; 1.909  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.189      ; 1.061      ;
; 1.979  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.939      ; 0.613      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.377 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.334     ; 0.645      ;
; -1.318 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.334     ; 0.586      ;
; -1.256 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; -1.334     ; 0.524      ;
; 0.137  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 0.563      ; 0.669      ;
; 0.637  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.563      ; 0.669      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                             ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.006 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.811      ;
; 0.009 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.809      ;
; 0.070 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.747      ;
; 0.073 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.745      ;
; 0.124 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.693      ;
; 0.127 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.205      ; 0.691      ;
; 0.639 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.522      ; 0.495      ;
; 0.645 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.522      ; 0.490      ;
; 1.528 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.103      ; 0.828      ;
; 1.531 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.103      ; 0.826      ;
; 2.028 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.103      ; 0.828      ;
; 2.031 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.103      ; 0.826      ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.467 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.939      ; 0.613      ;
; -1.269 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.189      ; 1.061      ;
; -1.133 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.169      ; 1.177      ;
; -1.083 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.204      ; 1.262      ;
; -1.072 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.205      ; 1.274      ;
; -0.967 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.939      ; 0.613      ;
; -0.831 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.169      ; 1.479      ;
; -0.769 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.189      ; 1.061      ;
; -0.642 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.092      ; 0.591      ;
; -0.633 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.169      ; 1.177      ;
; -0.583 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.204      ; 1.262      ;
; -0.572 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.205      ; 1.274      ;
; -0.376 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.824      ; 0.589      ;
; -0.331 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.169      ; 1.479      ;
; -0.142 ; register_8bit:IR3_reg|q[0] ; controller:Control|MemWrite ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.092      ; 0.591      ;
; 0.124  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.824      ; 0.589      ;
; 1.032  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.042      ; 0.574      ;
; 1.104  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.042      ; 0.646      ;
; 1.105  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.292      ; 0.897      ;
; 1.113  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.042      ; 0.655      ;
; 1.231  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.292      ; 1.023      ;
; 1.279  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.272      ; 1.051      ;
; 1.302  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.307      ; 1.109      ;
; 1.321  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU1     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.292      ; 1.113      ;
; 1.332  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.308      ; 1.140      ;
; 1.333  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.308      ; 1.141      ;
; 1.347  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.272      ; 1.119      ;
; 1.400  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.272      ; 1.172      ;
; 1.429  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.307      ; 1.236      ;
; 1.451  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.308      ; 1.259      ;
; 1.454  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.308      ; 1.262      ;
; 1.471  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.272      ; 1.243      ;
; 1.607  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.073     ; 0.534      ;
; 1.730  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.073     ; 0.657      ;
; 1.746  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.073     ; 0.673      ;
; 1.838  ; register_8bit:IR3_reg|q[3] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.805     ; 0.533      ;
; 1.963  ; register_8bit:IR3_reg|q[2] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.805     ; 0.658      ;
; 1.971  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemWrite ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; -0.805     ; 0.666      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.418 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.103      ; 0.826      ;
; -1.416 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.103      ; 0.828      ;
; -0.918 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.103      ; 0.826      ;
; -0.916 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.103      ; 0.828      ;
; -0.032 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.522      ; 0.490      ;
; -0.027 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.522      ; 0.495      ;
; 0.486  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.691      ;
; 0.488  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.693      ;
; 0.540  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.745      ;
; 0.542  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.747      ;
; 0.604  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.809      ;
; 0.606  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.205      ; 0.811      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                 ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.390 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.490      ;
; -1.062 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 0.812      ;
; -1.006 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.898      ; 1.185      ;
; -1.006 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.898      ; 1.185      ;
; -1.006 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.898      ; 1.185      ;
; -0.990 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.890      ;
; -0.990 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.890      ;
; -0.985 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.895      ;
; -0.985 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.895      ;
; -0.985 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 0.895      ;
; -0.890 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.490      ;
; -0.875 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.586      ; 1.004      ;
; -0.875 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.586      ; 1.004      ;
; -0.875 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.586      ; 1.004      ;
; -0.875 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.586      ; 1.004      ;
; -0.843 ; register_8bit:IR3_reg|q[0] ; N                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.024      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.779 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.897      ; 1.411      ;
; -0.747 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.127      ;
; -0.747 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.127      ;
; -0.747 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.127      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[0]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[1]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[2]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[3]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[4]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[5]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[6]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.740 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC|q[7]           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.133      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.718 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.149      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.646 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.228      ;
; -0.567 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.307      ;
; -0.567 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.307      ;
; -0.567 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.307      ;
; -0.567 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.307      ;
; -0.562 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 1.581      ; 0.812      ;
; -0.560 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.307      ;
; -0.560 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.307      ;
; -0.560 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.307      ;
; -0.560 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.307      ;
; -0.552 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.322      ;
; -0.552 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.322      ;
; -0.552 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.322      ;
; -0.552 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.322      ;
; -0.528 ; register_8bit:IR3_reg|q[0] ; Z                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.590      ; 1.355      ;
; -0.506 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.898      ; 1.185      ;
; -0.506 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.898      ; 1.185      ;
; -0.506 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.898      ; 1.185      ;
; -0.490 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.890      ;
; -0.490 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.890      ;
; -0.485 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.895      ;
; -0.485 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.895      ;
; -0.485 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.587      ; 0.895      ;
; -0.444 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.436      ;
; -0.444 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.436      ;
; -0.444 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.436      ;
; -0.444 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.587      ; 1.436      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[0]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[1]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[2]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[3]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[4]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[5]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[6]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.434 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC|q[7]           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.580      ; 1.439      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.430 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.574      ; 1.437      ;
; -0.375 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.586      ; 1.004      ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.035 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.563      ; 0.669      ;
; 0.465  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 0.563      ; 0.669      ;
; 1.858  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.334     ; 0.524      ;
; 1.920  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.334     ; 0.586      ;
; 1.979  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; -1.334     ; 0.645      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~1|combout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~1|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemWrite|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|combout      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr5~0|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|MemWrite    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite     ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr11~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.855 ; 4.855 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.855 ; 4.855 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.723 ; 4.723 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.751 ; 4.751 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.733 ; 4.733 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.727 ; 4.727 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.699 ; 4.699 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.775 ; 4.775 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 6.106 ; 6.106 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.642 ; 5.642 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.534 ; 5.534 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.767 ; 5.767 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.413 ; 5.413 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.806 ; 5.806 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 6.106 ; 6.106 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.560 ; 5.560 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 5.720 ; 5.720 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.385 ; 5.385 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.720 ; 5.720 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 5.524 ; 5.524 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.174 ; 5.174 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.340 ; 5.340 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.532 ; 5.532 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.466 ; 5.466 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.559 ; 5.559 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.509 ; 5.509 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.480 ; 5.480 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.482 ; 5.482 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.453 ; 5.453 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.468 ; 5.468 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.538 ; 5.538 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.559 ; 5.559 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 5.437 ; 5.437 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.395 ; 4.395 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.588 ; 4.588 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.615 ; 4.615 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.325 ; 4.325 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.806 ; 4.806 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.611 ; 4.611 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 5.437 ; 5.437 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 5.413 ; 5.413 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.783 ; 4.783 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.837 ; 4.837 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 5.128 ; 5.128 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 5.380 ; 5.380 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 5.072 ; 5.072 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 5.413 ; 5.413 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 5.080 ; 5.080 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 5.263 ; 5.263 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.897 ; 4.897 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.982 ; 4.982 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 5.010 ; 5.010 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.979 ; 4.979 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 5.123 ; 5.123 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 5.263 ; 5.263 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 5.236 ; 5.236 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.304 ; 5.304 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.186 ; 5.186 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.179 ; 5.179 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.147 ; 5.147 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.150 ; 5.150 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.147 ; 5.147 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.300 ; 5.300 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.304 ; 5.304 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 5.482 ; 5.482 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.157 ; 5.157 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.482 ; 5.482 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 5.536 ; 5.536 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.536 ; 5.536 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 5.062 ; 5.062 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.874 ; 4.874 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.032 ; 3.032 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 3.032 ; 3.032 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.777 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.589 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.777 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.777 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.589 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 5.552 ; 5.552 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.523 ; 5.523 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.859 ; 4.859 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.552 ; 5.552 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.966 ; 4.966 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.303 ; 5.303 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.776 ; 4.776 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.528 ; 4.528 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.483 ; 3.483 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.325 ; 4.325 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.345 ; 4.345 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.355 ; 4.355 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.352 ; 4.352 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.325 ; 4.325 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.396 ; 4.396 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.791 ; 4.791 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.678 ; 4.678 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.962 ; 4.962 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.257 ; 5.257 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.801 ; 4.801 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.595 ; 4.595 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.811 ; 4.811 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.142 ; 5.142 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.944 ; 4.944 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.595 ; 4.595 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.761 ; 4.761 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.964 ; 4.964 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.897 ; 4.897 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.618 ; 4.618 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.675 ; 4.675 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.645 ; 4.645 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.643 ; 4.643 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.618 ; 4.618 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.634 ; 4.634 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.704 ; 4.704 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.725 ; 4.725 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.182 ; 4.182 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.215 ; 4.215 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.416 ; 4.416 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.358 ; 4.358 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.182 ; 4.182 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.709 ; 4.709 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.514 ; 4.514 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 5.339 ; 5.339 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.155 ; 4.155 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.155 ; 4.155 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.217 ; 4.217 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.820 ; 4.820 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.848 ; 4.848 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.519 ; 4.519 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.484 ; 4.484 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.484 ; 4.484 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.570 ; 4.570 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.746 ; 4.746 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.722 ; 4.722 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.856 ; 4.856 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.997 ; 4.997 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.965 ; 4.965 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.549 ; 4.549 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.589 ; 4.589 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.588 ; 4.588 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.557 ; 4.557 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.559 ; 4.559 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.549 ; 4.549 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.707 ; 4.707 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.712 ; 4.712 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.157 ; 5.157 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.163 ; 5.163 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.512 ; 5.512 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.968 ; 4.968 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.032 ; 2.589 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 3.032 ; 3.032 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.777 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.589 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.589 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.777 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.589 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.483 ; 3.483 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.523 ; 5.523 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.859 ; 4.859 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.552 ; 5.552 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.966 ; 4.966 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.303 ; 5.303 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.776 ; 4.776 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.528 ; 4.528 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.483 ; 3.483 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; SW[2]      ; HEX0[1]     ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[2]      ; HEX0[2]     ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; SW[2]      ; HEX0[3]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; SW[2]      ; HEX0[4]     ; 4.111 ; 4.111 ; 4.111 ; 4.111 ;
; SW[2]      ; HEX0[5]     ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; SW[2]      ; HEX0[6]     ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; SW[2]      ; HEX1[0]     ; 4.809 ; 4.809 ; 4.809 ; 4.809 ;
; SW[2]      ; HEX1[1]     ; 4.701 ; 4.701 ; 4.701 ; 4.701 ;
; SW[2]      ; HEX1[2]     ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; SW[2]      ; HEX1[3]     ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; SW[2]      ; HEX1[4]     ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW[2]      ; HEX1[5]     ; 5.273 ; 5.273 ; 5.273 ; 5.273 ;
; SW[2]      ; HEX1[6]     ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; SW[2]      ; HEX2[0]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; SW[2]      ; HEX2[1]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[2]      ; HEX2[2]     ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; SW[2]      ; HEX2[3]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; SW[2]      ; HEX2[4]     ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; SW[2]      ; HEX2[5]     ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; SW[2]      ; HEX2[6]     ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; SW[2]      ; HEX3[0]     ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; SW[2]      ; HEX3[1]     ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; SW[2]      ; HEX3[2]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[2]      ; HEX3[3]     ; 4.895 ; 4.895 ; 4.895 ; 4.895 ;
; SW[2]      ; HEX3[4]     ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[2]      ; HEX3[5]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[2]      ; HEX3[6]     ; 5.001 ; 5.001 ; 5.001 ; 5.001 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; SW[2]      ; HEX0[1]     ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; SW[2]      ; HEX0[2]     ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; SW[2]      ; HEX0[3]     ; 4.001 ; 4.001 ; 4.001 ; 4.001 ;
; SW[2]      ; HEX0[4]     ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; SW[2]      ; HEX0[5]     ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[2]      ; HEX0[6]     ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; SW[2]      ; HEX1[0]     ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[2]      ; HEX1[1]     ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; SW[2]      ; HEX1[2]     ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; SW[2]      ; HEX1[3]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; HEX1[4]     ; 4.739 ; 4.739 ; 4.739 ; 4.739 ;
; SW[2]      ; HEX1[5]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; SW[2]      ; HEX1[6]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; HEX2[0]     ; 4.424 ; 4.424 ; 4.424 ; 4.424 ;
; SW[2]      ; HEX2[1]     ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; SW[2]      ; HEX2[2]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; SW[2]      ; HEX2[3]     ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[2]      ; HEX2[4]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; SW[2]      ; HEX2[5]     ; 4.577 ; 4.577 ; 4.577 ; 4.577 ;
; SW[2]      ; HEX2[6]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; SW[2]      ; HEX3[0]     ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[2]      ; HEX3[1]     ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; SW[2]      ; HEX3[2]     ; 4.309 ; 4.309 ; 4.309 ; 4.309 ;
; SW[2]      ; HEX3[3]     ; 4.284 ; 4.284 ; 4.284 ; 4.284 ;
; SW[2]      ; HEX3[4]     ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; SW[2]      ; HEX3[5]     ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; SW[2]      ; HEX3[6]     ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -7.714   ; -3.126  ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]                     ; -7.714   ; -2.180  ; N/A      ; N/A     ; -2.000              ;
;  register_8bit:IR1_reg|q[0] ; -3.685   ; -0.035  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR3_reg|q[0] ; -3.665   ; -3.126  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR4_reg|q[0] ; -1.348   ; -2.350  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -434.415 ; -85.311 ; 0.0      ; 0.0     ; -301.222            ;
;  KEY[1]                     ; -405.240 ; -66.700 ; N/A      ; N/A     ; -301.222            ;
;  register_8bit:IR1_reg|q[0] ; -3.685   ; -0.035  ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR3_reg|q[0] ; -22.801  ; -13.918 ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR4_reg|q[0] ; -2.689   ; -4.693  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 9.109  ; 9.109  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.109  ; 9.109  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 8.858  ; 8.858  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 8.917  ; 8.917  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 8.859  ; 8.859  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 8.845  ; 8.845  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 8.972  ; 8.972  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 11.916 ; 11.916 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 10.746 ; 10.746 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.587 ; 10.587 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 11.346 ; 11.346 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 10.460 ; 10.460 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.405 ; 11.405 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.916 ; 11.916 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.700 ; 10.700 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 10.832 ; 10.832 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 10.332 ; 10.332 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 10.832 ; 10.832 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 10.746 ; 10.746 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 9.778  ; 9.778  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.277 ; 10.277 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.770 ; 10.770 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.559 ; 10.559 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 10.904 ; 10.904 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 10.778 ; 10.778 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 10.689 ; 10.689 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 10.684 ; 10.684 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 10.642 ; 10.642 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 10.645 ; 10.645 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.856 ; 10.856 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.904 ; 10.904 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.171 ; 10.171 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 8.159  ; 8.159  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.651  ; 8.651  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.621  ; 8.621  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 7.996  ; 7.996  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 9.091  ; 9.091  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 8.599  ; 8.599  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 10.171 ; 10.171 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.219 ; 10.219 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.979  ; 8.979  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 9.151  ; 9.151  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.870  ; 9.870  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 10.203 ; 10.203 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 9.652  ; 9.652  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 10.219 ; 10.219 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 9.695  ; 9.695  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 10.145 ; 10.145 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 9.205  ; 9.205  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 9.418  ; 9.418  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 9.555  ; 9.555  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.360  ; 9.360  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 9.687  ; 9.687  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 10.145 ; 10.145 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.993  ; 9.993  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.671  ; 9.671  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.670  ; 9.670  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.635  ; 9.635  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.624  ; 9.624  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.946  ; 9.946  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.957  ; 9.957  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.638 ; 10.638 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.495  ; 9.495  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 8.806  ; 8.806  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.638 ; 10.638 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 10.806 ; 10.806 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 10.806 ; 10.806 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 9.823  ; 9.823  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 9.404  ; 9.404  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.969  ; 5.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.969  ; 5.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.388  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 4.969  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.388  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.388  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 4.969  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 5.594  ; 5.594  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 10.916 ; 10.916 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.752 ; 10.752 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 9.321  ; 9.321  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.916 ; 10.916 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 9.470  ; 9.470  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 10.332 ; 10.332 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.242  ; 9.242  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 8.696  ; 8.696  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 7.023  ; 7.023  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 6.691  ; 6.691  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.325 ; 4.325 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.476 ; 4.476 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.345 ; 4.345 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.373 ; 4.373 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.355 ; 4.355 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.352 ; 4.352 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.325 ; 4.325 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.396 ; 4.396 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 4.791 ; 4.791 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 4.678 ; 4.678 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 4.962 ; 4.962 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.257 ; 5.257 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 4.801 ; 4.801 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.595 ; 4.595 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.811 ; 4.811 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.142 ; 5.142 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.944 ; 4.944 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.595 ; 4.595 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.761 ; 4.761 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.964 ; 4.964 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.897 ; 4.897 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 4.618 ; 4.618 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 4.675 ; 4.675 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 4.645 ; 4.645 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 4.643 ; 4.643 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 4.618 ; 4.618 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 4.634 ; 4.634 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 4.704 ; 4.704 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 4.725 ; 4.725 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.182 ; 4.182 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.215 ; 4.215 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.416 ; 4.416 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.358 ; 4.358 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.182 ; 4.182 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.709 ; 4.709 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.514 ; 4.514 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 5.339 ; 5.339 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.155 ; 4.155 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.155 ; 4.155 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.217 ; 4.217 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.563 ; 4.563 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 4.820 ; 4.820 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.509 ; 4.509 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 4.848 ; 4.848 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.519 ; 4.519 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.484 ; 4.484 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.484 ; 4.484 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.570 ; 4.570 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.746 ; 4.746 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.722 ; 4.722 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.856 ; 4.856 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.997 ; 4.997 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.965 ; 4.965 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.549 ; 4.549 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.589 ; 4.589 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.588 ; 4.588 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.557 ; 4.557 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.559 ; 4.559 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.549 ; 4.549 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.707 ; 4.707 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.712 ; 4.712 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.157 ; 5.157 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.770 ; 4.770 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.163 ; 5.163 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.512 ; 5.512 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.968 ; 4.968 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.780 ; 4.780 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.032 ; 2.589 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 3.032 ; 3.032 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.777 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 2.589 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.589 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.777 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 2.589 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 2.906 ; 2.906 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.483 ; 3.483 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.523 ; 5.523 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 4.859 ; 4.859 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.552 ; 5.552 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 4.966 ; 4.966 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 5.303 ; 5.303 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.776 ; 4.776 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 4.528 ; 4.528 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.483 ; 3.483 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.363 ; 3.363 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; SW[2]      ; HEX0[1]     ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; SW[2]      ; HEX0[2]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[2]      ; HEX0[3]     ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; SW[2]      ; HEX0[4]     ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; SW[2]      ; HEX0[5]     ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; SW[2]      ; HEX0[6]     ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; SW[2]      ; HEX1[0]     ; 9.416  ; 9.416  ; 9.416  ; 9.416  ;
; SW[2]      ; HEX1[1]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; SW[2]      ; HEX1[2]     ; 10.016 ; 10.016 ; 10.016 ; 10.016 ;
; SW[2]      ; HEX1[3]     ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; SW[2]      ; HEX1[4]     ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; SW[2]      ; HEX1[5]     ; 10.586 ; 10.586 ; 10.586 ; 10.586 ;
; SW[2]      ; HEX1[6]     ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[2]      ; HEX2[0]     ; 9.235  ; 9.235  ; 9.235  ; 9.235  ;
; SW[2]      ; HEX2[1]     ; 9.735  ; 9.735  ; 9.735  ; 9.735  ;
; SW[2]      ; HEX2[2]     ; 9.649  ; 9.649  ; 9.649  ; 9.649  ;
; SW[2]      ; HEX2[3]     ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; SW[2]      ; HEX2[4]     ; 9.180  ; 9.180  ; 9.180  ; 9.180  ;
; SW[2]      ; HEX2[5]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; HEX2[6]     ; 9.462  ; 9.462  ; 9.462  ; 9.462  ;
; SW[2]      ; HEX3[0]     ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SW[2]      ; HEX3[1]     ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW[2]      ; HEX3[2]     ; 9.947  ; 9.947  ; 9.947  ; 9.947  ;
; SW[2]      ; HEX3[3]     ; 9.905  ; 9.905  ; 9.905  ; 9.905  ;
; SW[2]      ; HEX3[4]     ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; SW[2]      ; HEX3[5]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[2]      ; HEX3[6]     ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; SW[2]      ; HEX0[1]     ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; SW[2]      ; HEX0[2]     ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; SW[2]      ; HEX0[3]     ; 4.001 ; 4.001 ; 4.001 ; 4.001 ;
; SW[2]      ; HEX0[4]     ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; SW[2]      ; HEX0[5]     ; 3.971 ; 3.971 ; 3.971 ; 3.971 ;
; SW[2]      ; HEX0[6]     ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; SW[2]      ; HEX1[0]     ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[2]      ; HEX1[1]     ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; SW[2]      ; HEX1[2]     ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; SW[2]      ; HEX1[3]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; HEX1[4]     ; 4.739 ; 4.739 ; 4.739 ; 4.739 ;
; SW[2]      ; HEX1[5]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; SW[2]      ; HEX1[6]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; HEX2[0]     ; 4.424 ; 4.424 ; 4.424 ; 4.424 ;
; SW[2]      ; HEX2[1]     ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; SW[2]      ; HEX2[2]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; SW[2]      ; HEX2[3]     ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; SW[2]      ; HEX2[4]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; SW[2]      ; HEX2[5]     ; 4.577 ; 4.577 ; 4.577 ; 4.577 ;
; SW[2]      ; HEX2[6]     ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; SW[2]      ; HEX3[0]     ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[2]      ; HEX3[1]     ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; SW[2]      ; HEX3[2]     ; 4.309 ; 4.309 ; 4.309 ; 4.309 ;
; SW[2]      ; HEX3[3]     ; 4.284 ; 4.284 ; 4.284 ; 4.284 ;
; SW[2]      ; HEX3[4]     ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; SW[2]      ; HEX3[5]     ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; SW[2]      ; HEX3[6]     ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 2939     ; 136      ; 24       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 71       ; 47       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 3010     ; 0        ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 3        ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 3        ; 0        ; 19       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 7        ; 7        ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 2939     ; 136      ; 24       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 71       ; 47       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 3010     ; 0        ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 3        ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 3        ; 0        ; 19       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 7        ; 7        ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 391   ; 391  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition
    Info: Processing started: Fri Nov 21 21:13:52 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|MemWrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|ALU3|combout" is a latch
    Warning (335094): Node "Control|WBWrite|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[1]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[0]|combout" is a latch
    Warning (335094): Node "Control|ALU1|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR3_reg|q[0] register_8bit:IR3_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR1_reg|q[0] register_8bit:IR1_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR4_reg|q[0] register_8bit:IR4_reg|q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr11~0  from: datad  to: combout
    Info (332098): Cell: Control|WideOr5~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.714      -405.240 KEY[1] 
    Info (332119):    -3.685        -3.685 register_8bit:IR1_reg|q[0] 
    Info (332119):    -3.665       -22.801 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.348        -2.689 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -3.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.126       -13.918 register_8bit:IR3_reg|q[0] 
    Info (332119):    -2.350        -4.693 register_8bit:IR4_reg|q[0] 
    Info (332119):    -2.180       -66.700 KEY[1] 
    Info (332119):     0.003         0.000 register_8bit:IR1_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -301.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr11~0  from: datad  to: combout
    Info (332098): Cell: Control|WideOr5~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.006      -137.889 KEY[1] 
    Info (332119):    -1.622        -8.285 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.377        -1.377 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.006         0.000 register_8bit:IR4_reg|q[0] 
Info (332146): Worst-case hold slack is -1.467
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.467        -7.873 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.418        -2.834 register_8bit:IR4_reg|q[0] 
    Info (332119):    -1.390       -58.613 KEY[1] 
    Info (332119):    -0.035        -0.035 register_8bit:IR1_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -301.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 295 megabytes
    Info: Processing ended: Fri Nov 21 21:13:55 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


