Timing Analyzer report for DFBF
Wed Dec 16 20:48:30 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Recovery: 'rx_in'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Removal: 'rx_in'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock'
 26. Slow 1200mV 0C Model Hold: 'clock'
 27. Slow 1200mV 0C Model Recovery: 'rx_in'
 28. Slow 1200mV 0C Model Recovery: 'clock'
 29. Slow 1200mV 0C Model Removal: 'clock'
 30. Slow 1200mV 0C Model Removal: 'rx_in'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock'
 38. Fast 1200mV 0C Model Hold: 'clock'
 39. Fast 1200mV 0C Model Recovery: 'rx_in'
 40. Fast 1200mV 0C Model Recovery: 'clock'
 41. Fast 1200mV 0C Model Removal: 'clock'
 42. Fast 1200mV 0C Model Removal: 'rx_in'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DFBF                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; rx_in      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 318.67 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.138 ; -54.789            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; rx_in ; -1.022 ; -1.022                ;
; clock ; -0.729 ; -13.100               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 0.560 ; 0.000                 ;
; rx_in ; 1.525 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -66.000                          ;
; rx_in ; -3.000 ; -4.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                         ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.138 ; UART_RX:uart|RX_data[4]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 3.071      ;
; -2.115 ; UART_RX:uart|RX_data_valid                    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 3.048      ;
; -2.114 ; UART_RX:uart|RX_data[7]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 3.047      ;
; -2.020 ; UART_RX:uart|RX_data[1]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.953      ;
; -2.001 ; UART_RX:uart|RX_data[3]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.934      ;
; -1.992 ; UART_RX:uart|RX_data[5]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.925      ;
; -1.940 ; UART_RX:uart|RX_data[7]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.873      ;
; -1.897 ; UART_RX:uart|RX_data_valid                    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.829      ;
; -1.891 ; UART_RX:uart|RX_data[4]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.824      ;
; -1.868 ; UART_RX:uart|RX_data_valid                    ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.801      ;
; -1.854 ; UART_RX:uart|RX_data[7]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.786      ;
; -1.853 ; UART_RX:uart|RX_data[4]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.785      ;
; -1.851 ; UART_RX:uart|RX_data[1]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.784      ;
; -1.846 ; UART_RX:uart|RX_data[6]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.779      ;
; -1.833 ; UART_RX:uart|RX_data[3]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.765      ;
; -1.828 ; UART_RX:uart|RX_data[5]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.760      ;
; -1.770 ; \Combinatory_states:present_State.S_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.703      ;
; -1.765 ; UART_RX:uart|RX_data[1]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.697      ;
; -1.754 ; \Combinatory_states:present_State.IDLE_State  ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.061     ; 2.688      ;
; -1.734 ; UART_RX:uart|RX_data[3]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.667      ;
; -1.727 ; UART_RX:uart|RX_data[5]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.660      ;
; -1.661 ; UART_RX:uart|RX_data[6]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.593      ;
; -1.653 ; \Combinatory_states:present_State.D_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.586      ;
; -1.623 ; UART_RX:uart|RX_data[2]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.556      ;
; -1.620 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.553      ;
; -1.585 ; \Combinatory_states:present_State.S_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.517      ;
; -1.580 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.513      ;
; -1.569 ; \Combinatory_states:present_State.IDLE_State  ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.062     ; 2.502      ;
; -1.557 ; \Combinatory_states:present_State.U_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.061     ; 2.491      ;
; -1.557 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.490      ;
; -1.556 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.489      ;
; -1.549 ; UART_RX:uart|COUNTER:freq_count|count[7]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.467      ;
; -1.547 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.480      ;
; -1.540 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.473      ;
; -1.539 ; UART_RX:uart|RX_data[6]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.472      ;
; -1.531 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.464      ;
; -1.530 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.463      ;
; -1.517 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.510 ; \Combinatory_states:present_State.D_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.442      ;
; -1.492 ; UART_RX:uart|RX_data[2]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.424      ;
; -1.465 ; \Combinatory_states:present_State.S_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.398      ;
; -1.463 ; rx_in                                         ; UART_RX:uart|RX_data_temp[7]                  ; rx_in        ; clock       ; 0.500        ; 2.103      ; 4.051      ;
; -1.441 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.374      ;
; -1.438 ; \Combinatory_states:present_State.C_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.371      ;
; -1.436 ; \Combinatory_states:present_State.C_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.369      ;
; -1.414 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.347      ;
; -1.407 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.340      ;
; -1.402 ; UART_RX:uart|COUNTER:freq_count|count[4]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.320      ;
; -1.402 ; UART_RX:uart|COUNTER:freq_count|count[6]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.320      ;
; -1.401 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.334      ;
; -1.391 ; UART_RX:uart|RX_data[2]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.324      ;
; -1.379 ; \Combinatory_states:present_State.ok_State    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.312      ;
; -1.372 ; \Combinatory_states:present_State.U_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.062     ; 2.305      ;
; -1.365 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.298      ;
; -1.349 ; UART_RX:uart|COUNTER:freq_count|count[9]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.267      ;
; -1.344 ; UART_RX:uart|COUNTER:freq_count|count[11]     ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.262      ;
; -1.325 ; \Combinatory_states:present_State.S_State     ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.258      ;
; -1.324 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.257      ;
; -1.309 ; \Combinatory_states:present_State.IDLE_State  ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.061     ; 2.243      ;
; -1.302 ; \Combinatory_states:present_State.start_State ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.235      ;
; -1.292 ; UART_RX:uart|RX_data_valid                    ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.225      ;
; -1.285 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.218      ;
; -1.279 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.211      ;
; -1.277 ; UART_RX:uart|RX_data[1]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.063     ; 2.209      ;
; -1.277 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.210      ;
; -1.273 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.192      ;
; -1.271 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.190      ;
; -1.267 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.186      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[1]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[2]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[3]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[4]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[5]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[6]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[7]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.256 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[0]                  ; clock        ; clock       ; 1.000        ; -0.062     ; 2.189      ;
; -1.251 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.184      ;
; -1.228 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.062     ; 2.161      ;
; -1.217 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.149      ;
; -1.215 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.147      ;
; -1.214 ; UART_RX:uart|RX_data[4]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.063     ; 2.146      ;
; -1.213 ; UART_RX:uart|RX_data[7]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.063     ; 2.145      ;
; -1.205 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.138      ;
; -1.205 ; UART_RX:uart|RX_data[7]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.138      ;
; -1.197 ; UART_RX:uart|RX_data[2]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.130      ;
; -1.194 ; \Combinatory_states:present_State.ok_State    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.126      ;
; -1.194 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.126      ;
; -1.193 ; UART_RX:uart|COUNTER:freq_count|count[5]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.077     ; 2.111      ;
; -1.191 ; UART_RX:uart|RX_data_valid                    ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.063     ; 2.123      ;
; -1.190 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.109      ;
; -1.180 ; UART_RX:uart|RX_data[4]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.062     ; 2.113      ;
; -1.178 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.111      ;
; -1.176 ; UART_RX:uart|COUNTER:freq_count|count[3]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.095      ;
; -1.173 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.062     ; 2.106      ;
; -1.170 ; UART_RX:uart|COUNTER:freq_count|count[3]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.089      ;
; -1.162 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.094      ;
; -1.160 ; UART_RX:uart|RX_data[3]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.063     ; 2.092      ;
; -1.157 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[12]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.076      ;
; -1.156 ; UART_RX:uart|COUNTER:freq_count|count[2]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.075      ;
; -1.155 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[13]     ; clock        ; clock       ; 1.000        ; -0.076     ; 2.074      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                           ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; data_valid                                     ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|X2                                ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|n_data_bits[1]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|n_data_bits[2]                    ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_RX:uart|RX_data_valid                     ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.379 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data_temp[2]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data_temp[6]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data_temp[5]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.601      ;
; 0.419 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.638      ;
; 0.421 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.640      ;
; 0.422 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.641      ;
; 0.422 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.641      ;
; 0.425 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.644      ;
; 0.432 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.062      ; 0.651      ;
; 0.483 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.062      ; 0.702      ;
; 0.488 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.062      ; 0.707      ;
; 0.497 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.730      ;
; 0.500 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.062      ; 0.719      ;
; 0.516 ; UART_RX:uart|RX_data_temp[0]                   ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.735      ;
; 0.523 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.742      ;
; 0.524 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.744      ;
; 0.525 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data_temp[1]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.744      ;
; 0.525 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data_temp[3]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.744      ;
; 0.526 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data_temp[0]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.745      ;
; 0.536 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.769      ;
; 0.539 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.772      ;
; 0.546 ; \Combinatory_states:present_State.U_State      ; freq_out[6]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.765      ;
; 0.555 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.570 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.789      ;
; 0.575 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.076      ; 0.808      ;
; 0.580 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.800      ;
; 0.609 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.828      ;
; 0.610 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.829      ;
; 0.622 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.062      ; 0.841      ;
; 0.627 ; \Combinatory_states:present_State.U_State      ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.846      ;
; 0.629 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.848      ;
; 0.641 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.874      ;
; 0.641 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.860      ;
; 0.643 ; UART_RX:uart|start_bit                         ; UART_RX:uart|present_State.IDLE_State          ; rx_in        ; clock       ; -0.500       ; 0.266      ; 0.596      ;
; 0.646 ; UART_RX:uart|start_bit                         ; UART_RX:uart|present_State.start_State         ; rx_in        ; clock       ; -0.500       ; 0.266      ; 0.599      ;
; 0.663 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.882      ;
; 0.664 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data_temp[4]                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.883      ;
; 0.667 ; UART_RX:uart|X2                                ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.429      ; 1.253      ;
; 0.676 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.062      ; 0.895      ;
; 0.684 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.904      ;
; 0.701 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.934      ;
; 0.728 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.ok_State     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.948      ;
; 0.745 ; \Combinatory_states:present_State.ok_State     ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.964      ;
; 0.746 ; \Combinatory_states:present_State.S_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.965      ;
; 0.753 ; \Combinatory_states:present_State.ok_State     ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.972      ;
; 0.783 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.062      ; 1.002      ;
; 0.791 ; \Combinatory_states:present_State.C_State      ; \Combinatory_states:present_State.D_State      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.010      ;
; 0.809 ; \Combinatory_states:present_State.C_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.028      ;
; 0.810 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.043      ;
; 0.817 ; UART_RX:uart|RX_data[0]                        ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.036      ;
; 0.818 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.038      ;
; 0.824 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.057      ;
; 0.825 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.045      ;
; 0.826 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.059      ;
; 0.826 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.059      ;
; 0.828 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.061      ;
; 0.830 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.063      ;
; 0.830 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.063      ;
; 0.831 ; \Combinatory_states:present_State.C_State      ; freq_out[4]~reg0                               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.064      ;
; 0.832 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.065      ;
; 0.832 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.065      ;
; 0.845 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.078      ;
; 0.846 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.079      ;
; 0.847 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.847 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.849 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.849 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.849 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.849 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.850 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.076      ; 1.083      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_in'                                                                                              ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.022 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; 0.500        ; -0.266     ; 1.241      ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                    ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.729 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 1.000        ; -0.061     ; 1.663      ;
; -0.715 ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 1.000        ; -0.062     ; 1.648      ;
; -0.715 ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 1.000        ; -0.062     ; 1.648      ;
; -0.715 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 1.000        ; -0.062     ; 1.648      ;
; -0.715 ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 1.000        ; -0.062     ; 1.648      ;
; -0.715 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 1.000        ; -0.062     ; 1.648      ;
; -0.699 ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 1.000        ; -0.062     ; 1.632      ;
; -0.699 ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 1.000        ; -0.062     ; 1.632      ;
; -0.699 ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 1.000        ; -0.062     ; 1.632      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.536 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 1.000        ; -0.062     ; 1.469      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.150 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 1.000        ; 0.290      ; 1.435      ;
; -0.011 ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 1.000        ; 0.289      ; 1.295      ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                    ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.560 ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.428      ; 1.145      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 0.709 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.428      ; 1.294      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.097 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.062      ; 1.316      ;
; 1.274 ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.493      ;
; 1.274 ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 0.000        ; 0.062      ; 1.493      ;
; 1.274 ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.062      ; 1.493      ;
; 1.278 ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 0.000        ; 0.062      ; 1.497      ;
; 1.278 ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.062      ; 1.497      ;
; 1.278 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.062      ; 1.497      ;
; 1.278 ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.062      ; 1.497      ;
; 1.278 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.497      ;
; 1.301 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.521      ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_in'                                                                                              ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.525 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; -0.500       ; -0.104     ; 1.108      ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 359.32 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.783 ; -42.779           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; rx_in ; -0.847 ; -0.847               ;
; clock ; -0.547 ; -8.037               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.506 ; 0.000                ;
; rx_in ; 1.411 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -66.000                         ;
; rx_in ; -3.000 ; -4.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                          ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.783 ; UART_RX:uart|RX_data[4]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.723      ;
; -1.768 ; UART_RX:uart|RX_data[7]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.708      ;
; -1.761 ; UART_RX:uart|RX_data_valid                    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.056     ; 2.700      ;
; -1.698 ; UART_RX:uart|RX_data[1]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.638      ;
; -1.675 ; UART_RX:uart|RX_data[3]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.615      ;
; -1.670 ; UART_RX:uart|RX_data[5]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.610      ;
; -1.653 ; UART_RX:uart|RX_data[7]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.593      ;
; -1.600 ; UART_RX:uart|RX_data[7]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.539      ;
; -1.594 ; UART_RX:uart|RX_data_valid                    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 2.532      ;
; -1.585 ; UART_RX:uart|RX_data[4]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.525      ;
; -1.579 ; UART_RX:uart|RX_data[3]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.518      ;
; -1.574 ; UART_RX:uart|RX_data[5]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.513      ;
; -1.567 ; UART_RX:uart|RX_data[1]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.507      ;
; -1.563 ; UART_RX:uart|RX_data_valid                    ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 2.502      ;
; -1.530 ; UART_RX:uart|RX_data[6]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.470      ;
; -1.522 ; UART_RX:uart|RX_data[4]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.461      ;
; -1.514 ; UART_RX:uart|RX_data[1]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.453      ;
; -1.466 ; \Combinatory_states:present_State.S_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; UART_RX:uart|RX_data[3]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.406      ;
; -1.457 ; \Combinatory_states:present_State.IDLE_State  ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.054     ; 2.398      ;
; -1.453 ; UART_RX:uart|RX_data[5]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.393      ;
; -1.368 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 2.308      ;
; -1.367 ; \Combinatory_states:present_State.D_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.307      ;
; -1.366 ; UART_RX:uart|RX_data[2]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.306      ;
; -1.351 ; UART_RX:uart|RX_data[6]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.290      ;
; -1.317 ; UART_RX:uart|COUNTER:freq_count|count[7]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.244      ;
; -1.300 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 2.240      ;
; -1.298 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.238      ;
; -1.293 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.233      ;
; -1.292 ; \Combinatory_states:present_State.U_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.054     ; 2.233      ;
; -1.290 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.230      ;
; -1.287 ; \Combinatory_states:present_State.S_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.226      ;
; -1.282 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 2.222      ;
; -1.278 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.056     ; 2.217      ;
; -1.278 ; \Combinatory_states:present_State.IDLE_State  ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.055     ; 2.218      ;
; -1.272 ; rx_in                                         ; UART_RX:uart|RX_data_temp[7]                  ; rx_in        ; clock       ; 0.500        ; 1.904      ; 3.661      ;
; -1.270 ; UART_RX:uart|RX_data[6]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.210      ;
; -1.270 ; UART_RX:uart|RX_data[2]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.209      ;
; -1.258 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.198      ;
; -1.236 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.175      ;
; -1.223 ; \Combinatory_states:present_State.D_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 2.162      ;
; -1.204 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.144      ;
; -1.187 ; \Combinatory_states:present_State.S_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.127      ;
; -1.181 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 2.121      ;
; -1.177 ; UART_RX:uart|COUNTER:freq_count|count[6]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.104      ;
; -1.176 ; UART_RX:uart|COUNTER:freq_count|count[4]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.103      ;
; -1.169 ; \Combinatory_states:present_State.C_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.109      ;
; -1.168 ; \Combinatory_states:present_State.C_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.108      ;
; -1.168 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 2.108      ;
; -1.149 ; UART_RX:uart|RX_data[2]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 2.089      ;
; -1.144 ; \Combinatory_states:present_State.ok_State    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 2.084      ;
; -1.144 ; \Combinatory_states:present_State.U_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.055     ; 2.084      ;
; -1.129 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.069      ;
; -1.112 ; UART_RX:uart|COUNTER:freq_count|count[11]     ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.039      ;
; -1.103 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.043      ;
; -1.100 ; UART_RX:uart|COUNTER:freq_count|count[9]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 2.027      ;
; -1.096 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.036      ;
; -1.072 ; UART_RX:uart|RX_data_valid                    ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 2.011      ;
; -1.065 ; \Combinatory_states:present_State.S_State     ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 2.005      ;
; -1.061 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.000      ;
; -1.056 ; \Combinatory_states:present_State.IDLE_State  ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.054     ; 1.997      ;
; -1.055 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.994      ;
; -1.053 ; UART_RX:uart|RX_data[1]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 1.992      ;
; -1.050 ; \Combinatory_states:present_State.start_State ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.055     ; 1.990      ;
; -1.023 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 1.963      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[1]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[2]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[3]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[4]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[5]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[6]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[7]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.017 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[0]                  ; clock        ; clock       ; 1.000        ; -0.055     ; 1.957      ;
; -1.015 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.954      ;
; -1.013 ; UART_RX:uart|RX_data[7]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 1.952      ;
; -1.011 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.950      ;
; -1.001 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.928      ;
; -1.001 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.928      ;
; -0.997 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 1.937      ;
; -0.992 ; UART_RX:uart|RX_data[7]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 1.932      ;
; -0.989 ; \Combinatory_states:present_State.ok_State    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.056     ; 1.928      ;
; -0.989 ; UART_RX:uart|RX_data[2]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 1.929      ;
; -0.986 ; UART_RX:uart|COUNTER:freq_count|count[5]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.068     ; 1.913      ;
; -0.985 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 1.925      ;
; -0.983 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.910      ;
; -0.978 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.917      ;
; -0.975 ; UART_RX:uart|RX_data[4]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 1.914      ;
; -0.969 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 1.909      ;
; -0.956 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.894      ;
; -0.954 ; \Combinatory_states:present_State.IDLE_State  ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.054     ; 1.895      ;
; -0.954 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.893      ;
; -0.953 ; UART_RX:uart|RX_data_valid                    ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.057     ; 1.891      ;
; -0.952 ; UART_RX:uart|RX_data[3]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.056     ; 1.891      ;
; -0.937 ; UART_RX:uart|RX_data[4]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 1.877      ;
; -0.930 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.857      ;
; -0.926 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.055     ; 1.866      ;
; -0.917 ; UART_RX:uart|COUNTER:freq_count|count[3]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.844      ;
; -0.911 ; UART_RX:uart|RX_data[1]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.055     ; 1.851      ;
; -0.902 ; \Combinatory_states:present_State.S_State     ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.055     ; 1.842      ;
; -0.902 ; UART_RX:uart|COUNTER:freq_count|count[2]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.068     ; 1.829      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; data_valid                                     ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|X2                                ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|n_data_bits[1]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|n_data_bits[2]                    ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_RX:uart|RX_data_valid                     ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.344 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data_temp[2]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data_temp[6]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data_temp[5]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.546      ;
; 0.379 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.578      ;
; 0.380 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.579      ;
; 0.381 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.580      ;
; 0.382 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.581      ;
; 0.382 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.581      ;
; 0.393 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.055      ; 0.592      ;
; 0.429 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.055      ; 0.628      ;
; 0.440 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.055      ; 0.639      ;
; 0.444 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.055      ; 0.643      ;
; 0.447 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.659      ;
; 0.465 ; UART_RX:uart|RX_data_temp[0]                   ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.664      ;
; 0.471 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data_temp[1]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data_temp[3]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.671      ;
; 0.473 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data_temp[0]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.672      ;
; 0.482 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.694      ;
; 0.484 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.696      ;
; 0.492 ; \Combinatory_states:present_State.U_State      ; freq_out[6]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.691      ;
; 0.498 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.712      ;
; 0.502 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.504 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.511 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.516 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.728      ;
; 0.519 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.721      ;
; 0.548 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.747      ;
; 0.548 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.747      ;
; 0.558 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.055      ; 0.757      ;
; 0.561 ; \Combinatory_states:present_State.U_State      ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.760      ;
; 0.565 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.764      ;
; 0.577 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.776      ;
; 0.589 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.068      ; 0.801      ;
; 0.605 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data_temp[4]                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.804      ;
; 0.611 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.811      ;
; 0.615 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.055      ; 0.814      ;
; 0.616 ; UART_RX:uart|X2                                ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.384      ; 1.144      ;
; 0.634 ; UART_RX:uart|start_bit                         ; UART_RX:uart|present_State.IDLE_State          ; rx_in        ; clock       ; -0.500       ; 0.227      ; 0.535      ;
; 0.641 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.068      ; 0.853      ;
; 0.643 ; UART_RX:uart|start_bit                         ; UART_RX:uart|present_State.start_State         ; rx_in        ; clock       ; -0.500       ; 0.227      ; 0.544      ;
; 0.656 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.ok_State     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.856      ;
; 0.669 ; \Combinatory_states:present_State.ok_State     ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.868      ;
; 0.670 ; \Combinatory_states:present_State.S_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.869      ;
; 0.681 ; \Combinatory_states:present_State.ok_State     ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.880      ;
; 0.709 ; \Combinatory_states:present_State.C_State      ; \Combinatory_states:present_State.D_State      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.908      ;
; 0.716 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.055      ; 0.915      ;
; 0.727 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.939      ;
; 0.732 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.944      ;
; 0.733 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.945      ;
; 0.739 ; UART_RX:uart|RX_data[0]                        ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.938      ;
; 0.739 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.951      ;
; 0.740 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.952      ;
; 0.742 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.954      ;
; 0.743 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.955      ;
; 0.745 ; \Combinatory_states:present_State.C_State      ; freq_out[4]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.944      ;
; 0.747 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.959      ;
; 0.747 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.959      ;
; 0.749 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.961      ;
; 0.750 ; \Combinatory_states:present_State.C_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.964      ;
; 0.752 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.964      ;
; 0.752 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.964      ;
; 0.753 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.965      ;
; 0.753 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.965      ;
; 0.756 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.956      ;
; 0.756 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.968      ;
; 0.758 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.958      ;
; 0.759 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.971      ;
; 0.759 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.068      ; 0.971      ;
; 0.760 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.972      ;
; 0.760 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.972      ;
; 0.760 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.068      ; 0.972      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_in'                                                                                               ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.847 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; 0.500        ; -0.227     ; 1.105      ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                     ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.547 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 1.000        ; -0.053     ; 1.489      ;
; -0.524 ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 1.000        ; -0.054     ; 1.465      ;
; -0.524 ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 1.000        ; -0.054     ; 1.465      ;
; -0.524 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 1.000        ; -0.054     ; 1.465      ;
; -0.524 ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 1.000        ; -0.054     ; 1.465      ;
; -0.524 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 1.000        ; -0.054     ; 1.465      ;
; -0.514 ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 1.000        ; -0.054     ; 1.455      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.368 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 1.000        ; -0.055     ; 1.308      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; -0.024 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 1.000        ; 0.260      ; 1.279      ;
; 0.101  ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 1.000        ; 0.260      ; 1.154      ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                     ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.383      ; 1.033      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.651 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.383      ; 1.178      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 0.996 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.195      ;
; 1.162 ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.362      ;
; 1.162 ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 0.000        ; 0.056      ; 1.362      ;
; 1.162 ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.362      ;
; 1.170 ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 0.000        ; 0.056      ; 1.370      ;
; 1.170 ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.056      ; 1.370      ;
; 1.170 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.056      ; 1.370      ;
; 1.170 ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.056      ; 1.370      ;
; 1.170 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.056      ; 1.370      ;
; 1.182 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.383      ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_in'                                                                                               ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.411 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; -0.500       ; -0.086     ; 0.999      ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.032 ; -9.871            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; rx_in ; -0.094 ; -0.094               ;
; clock ; -0.005 ; -0.005               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.308 ; 0.000                ;
; rx_in ; 0.769 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -69.887                         ;
; rx_in ; -3.000 ; -4.133                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                          ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.032 ; rx_in                                         ; UART_RX:uart|RX_data_temp[7]                  ; rx_in        ; clock       ; 0.500        ; 1.187      ; 2.696      ;
; -0.760 ; UART_RX:uart|RX_data[4]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.709      ;
; -0.754 ; UART_RX:uart|RX_data_valid                    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.703      ;
; -0.741 ; UART_RX:uart|RX_data[7]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.690      ;
; -0.675 ; UART_RX:uart|RX_data[3]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.624      ;
; -0.675 ; UART_RX:uart|RX_data[1]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.624      ;
; -0.670 ; UART_RX:uart|RX_data[5]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.619      ;
; -0.613 ; UART_RX:uart|RX_data_valid                    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; UART_RX:uart|RX_data[7]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.562      ;
; -0.607 ; UART_RX:uart|RX_data[4]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.556      ;
; -0.600 ; UART_RX:uart|RX_data[4]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.549      ;
; -0.597 ; UART_RX:uart|RX_data[6]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.546      ;
; -0.594 ; UART_RX:uart|RX_data_valid                    ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.543      ;
; -0.588 ; UART_RX:uart|RX_data[7]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.537      ;
; -0.584 ; UART_RX:uart|RX_data[3]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.533      ;
; -0.579 ; UART_RX:uart|RX_data[5]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.528      ;
; -0.571 ; UART_RX:uart|RX_data[1]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.520      ;
; -0.547 ; \Combinatory_states:present_State.S_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.497      ;
; -0.544 ; \Combinatory_states:present_State.IDLE_State  ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.495      ;
; -0.522 ; UART_RX:uart|RX_data[1]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.471      ;
; -0.506 ; UART_RX:uart|RX_data[6]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.455      ;
; -0.502 ; UART_RX:uart|RX_data[3]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.451      ;
; -0.493 ; UART_RX:uart|RX_data[5]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.442      ;
; -0.473 ; \Combinatory_states:present_State.D_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.423      ;
; -0.467 ; UART_RX:uart|RX_data[2]                       ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.038     ; 1.416      ;
; -0.456 ; \Combinatory_states:present_State.S_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.406      ;
; -0.453 ; \Combinatory_states:present_State.IDLE_State  ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.404      ;
; -0.437 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.386      ;
; -0.435 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.384      ;
; -0.431 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.380      ;
; -0.430 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.379      ;
; -0.425 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.374      ;
; -0.424 ; \Combinatory_states:present_State.U_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.375      ;
; -0.413 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.362      ;
; -0.411 ; \Combinatory_states:present_State.D_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.361      ;
; -0.409 ; UART_RX:uart|RX_data[6]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.358      ;
; -0.407 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.356      ;
; -0.402 ; UART_RX:uart|COUNTER:freq_count|count[7]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.344      ;
; -0.394 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.343      ;
; -0.393 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.342      ;
; -0.380 ; \Combinatory_states:present_State.S_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.330      ;
; -0.368 ; \Combinatory_states:present_State.C_State     ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.366 ; \Combinatory_states:present_State.C_State     ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; UART_RX:uart|RX_data[2]                       ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.038     ; 1.315      ;
; -0.352 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.301      ;
; -0.336 ; UART_RX:uart|COUNTER:freq_count|count[6]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.278      ;
; -0.333 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.282      ;
; -0.333 ; \Combinatory_states:present_State.U_State     ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.284      ;
; -0.332 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.281      ;
; -0.324 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.273      ;
; -0.319 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.268      ;
; -0.316 ; UART_RX:uart|COUNTER:freq_count|count[4]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.258      ;
; -0.315 ; UART_RX:uart|RX_data[2]                       ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.264      ;
; -0.314 ; \Combinatory_states:present_State.ok_State    ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.264      ;
; -0.302 ; \Combinatory_states:present_State.S_State     ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.252      ;
; -0.299 ; \Combinatory_states:present_State.IDLE_State  ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.250      ;
; -0.295 ; UART_RX:uart|COUNTER:freq_count|count[9]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.237      ;
; -0.293 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.235      ;
; -0.293 ; UART_RX:uart|COUNTER:freq_count|count[11]     ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.235      ;
; -0.291 ; \Combinatory_states:present_State.start_State ; reset_n_UART_RX                               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.241      ;
; -0.289 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[1]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[2]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[3]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[4]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[5]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[6]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[7]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; reset_n_UART_RX                               ; UART_RX:uart|RX_data_temp[0]                  ; clock        ; clock       ; 1.000        ; -0.036     ; 1.231      ;
; -0.279 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.221      ;
; -0.275 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.224      ;
; -0.270 ; UART_RX:uart|RX_data[5]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.219      ;
; -0.263 ; UART_RX:uart|RX_data[1]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.212      ;
; -0.263 ; UART_RX:uart|RX_data[3]                       ; \Combinatory_states:present_State.C_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.212      ;
; -0.262 ; UART_RX:uart|RX_data[1]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.211      ;
; -0.259 ; \Combinatory_states:present_State.IDLE_State  ; freq_out[1]~reg0                              ; clock        ; clock       ; 1.000        ; -0.036     ; 1.210      ;
; -0.257 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.206      ;
; -0.253 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.202      ;
; -0.252 ; UART_RX:uart|RX_data_valid                    ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.201      ;
; -0.252 ; UART_RX:uart|RX_data[4]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.201      ;
; -0.247 ; UART_RX:uart|RX_data_valid                    ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.196      ;
; -0.246 ; UART_RX:uart|RX_data[6]                       ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.038     ; 1.195      ;
; -0.246 ; UART_RX:uart|RX_data_valid                    ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.195      ;
; -0.241 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.183      ;
; -0.234 ; UART_RX:uart|COUNTER:freq_count|count[3]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.176      ;
; -0.234 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.U_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.183      ;
; -0.233 ; UART_RX:uart|RX_data[7]                       ; freq_out[5]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.182      ;
; -0.230 ; UART_RX:uart|COUNTER:freq_count|count[3]      ; UART_RX:uart|COUNTER:freq_count|count[14]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.172      ;
; -0.225 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[13]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.167      ;
; -0.223 ; \Combinatory_states:present_State.ok_State    ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.173      ;
; -0.221 ; UART_RX:uart|COUNTER:freq_count|count[1]      ; UART_RX:uart|COUNTER:freq_count|count[12]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.163      ;
; -0.219 ; UART_RX:uart|RX_data[7]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.168      ;
; -0.215 ; UART_RX:uart|RX_data[4]                       ; \Combinatory_states:present_State.D_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.164      ;
; -0.212 ; UART_RX:uart|COUNTER:freq_count|count[2]      ; UART_RX:uart|COUNTER:freq_count|count[15]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.154      ;
; -0.212 ; UART_RX:uart|RX_data[2]                       ; \Combinatory_states:present_State.S_State     ; clock        ; clock       ; 1.000        ; -0.038     ; 1.161      ;
; -0.211 ; UART_RX:uart|COUNTER:freq_count|count[0]      ; UART_RX:uart|COUNTER:freq_count|count[13]     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.153      ;
; -0.210 ; UART_RX:uart|RX_data[4]                       ; freq_out[4]~reg0                              ; clock        ; clock       ; 1.000        ; -0.038     ; 1.159      ;
; -0.202 ; UART_RX:uart|COUNTER:freq_count|count[5]      ; UART_RX:uart|read_data_signal                 ; clock        ; clock       ; 1.000        ; -0.045     ; 1.144      ;
; -0.202 ; \Combinatory_states:present_State.S_State     ; \Combinatory_states:present_State.start_State ; clock        ; clock       ; 1.000        ; -0.037     ; 1.152      ;
; -0.200 ; \Combinatory_states:present_State.start_State ; data_valid                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.150      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; data_valid                                     ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|X2                                ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|n_data_bits[1]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|n_data_bits[2]                    ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|RX_data_valid                     ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_RX:uart|RX_data_temp[3]                   ; UART_RX:uart|RX_data_temp[2]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_RX:uart|RX_data_temp[6]                   ; UART_RX:uart|RX_data_temp[5]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; UART_RX:uart|RX_data_temp[7]                   ; UART_RX:uart|RX_data_temp[6]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.219 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.339      ;
; 0.221 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.341      ;
; 0.223 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.343      ;
; 0.225 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.345      ;
; 0.227 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.347      ;
; 0.232 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.352      ;
; 0.255 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.384      ;
; 0.260 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; UART_RX:uart|n_data_bits[3]                    ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.267 ; UART_RX:uart|RX_data_temp[0]                   ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.387      ;
; 0.270 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; UART_RX:uart|RX_data_temp[2]                   ; UART_RX:uart|RX_data_temp[1]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data_temp[3]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; UART_RX:uart|RX_data_temp[4]                   ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; UART_RX:uart|RX_data_temp[1]                   ; UART_RX:uart|RX_data_temp[0]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.394      ;
; 0.285 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; \Combinatory_states:present_State.U_State      ; freq_out[6]~reg0                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.406      ;
; 0.296 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.428      ;
; 0.299 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.428      ;
; 0.306 ; UART_RX:uart|n_data_bits[0]                    ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.437      ;
; 0.313 ; UART_RX:uart|present_State.IDLE_State          ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; UART_RX:uart|present_State.stop_State          ; UART_RX:uart|RX_data_valid                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.036      ; 0.435      ;
; 0.328 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[0]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|X2                                ; clock        ; clock       ; 0.000        ; 0.036      ; 0.451      ;
; 0.333 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[1]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; UART_RX:uart|COUNTER:freq_count|count[15]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.462      ;
; 0.338 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; \Combinatory_states:present_State.U_State      ; data_valid                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; UART_RX:uart|RX_data_temp[5]                   ; UART_RX:uart|RX_data_temp[4]                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.460      ;
; 0.342 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|n_data_bits[2]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.462      ;
; 0.348 ; UART_RX:uart|present_State.reset_State         ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.468      ;
; 0.352 ; UART_RX:uart|present_State.Rx_State            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.036      ; 0.472      ;
; 0.355 ; UART_RX:uart|X2                                ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.234      ; 0.673      ;
; 0.357 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.478      ;
; 0.371 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.044      ; 0.499      ;
; 0.372 ; \Combinatory_states:present_State.U_State      ; \Combinatory_states:present_State.ok_State     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.493      ;
; 0.385 ; \Combinatory_states:present_State.S_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.506      ;
; 0.393 ; \Combinatory_states:present_State.ok_State     ; \Combinatory_states:present_State.start_State  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.514      ;
; 0.404 ; \Combinatory_states:present_State.ok_State     ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.525      ;
; 0.417 ; UART_RX:uart|present_State.bit_read_State      ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.036      ; 0.537      ;
; 0.418 ; \Combinatory_states:present_State.C_State      ; \Combinatory_states:present_State.D_State      ; clock        ; clock       ; 0.000        ; 0.037      ; 0.539      ;
; 0.422 ; \Combinatory_states:present_State.C_State      ; freq_out[3]~reg0                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.543      ;
; 0.425 ; UART_RX:uart|present_State.start_State         ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.546      ;
; 0.427 ; UART_RX:uart|present_State.bit_read_prep_State ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.547      ;
; 0.429 ; UART_RX:uart|RX_data[0]                        ; freq_out[2]~reg0                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.549      ;
; 0.433 ; \Combinatory_states:present_State.C_State      ; freq_out[4]~reg0                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.554      ;
; 0.434 ; UART_RX:uart|COUNTER:freq_count|count[1]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.563      ;
; 0.443 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.572      ;
; 0.444 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; UART_RX:uart|COUNTER:freq_count|count[5]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; UART_RX:uart|COUNTER:freq_count|count[13]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; UART_RX:uart|COUNTER:freq_count|count[3]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; UART_RX:uart|COUNTER:freq_count|count[7]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; UART_RX:uart|COUNTER:freq_count|count[9]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.575      ;
; 0.446 ; UART_RX:uart|COUNTER:freq_count|count[0]       ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.575      ;
; 0.447 ; UART_RX:uart|COUNTER:freq_count|count[2]       ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.576      ;
; 0.455 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.584      ;
; 0.456 ; UART_RX:uart|COUNTER:freq_count|count[14]      ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.585      ;
; 0.457 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; UART_RX:uart|COUNTER:freq_count|count[11]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.586      ;
; 0.458 ; UART_RX:uart|COUNTER:freq_count|count[6]       ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.587      ;
; 0.459 ; UART_RX:uart|COUNTER:freq_count|count[4]       ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.045      ; 0.588      ;
; 0.459 ; UART_RX:uart|COUNTER:freq_count|count[8]       ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.588      ;
; 0.460 ; UART_RX:uart|n_data_bits[2]                    ; UART_RX:uart|n_data_bits[3]                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; UART_RX:uart|COUNTER:freq_count|count[12]      ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.589      ;
; 0.460 ; UART_RX:uart|COUNTER:freq_count|count[10]      ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.589      ;
; 0.463 ; UART_RX:uart|n_data_bits[2]                    ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.036      ; 0.583      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_in'                                                                                               ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.094 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; 0.500        ; 0.126      ; 0.697      ;
+--------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                     ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 1.000        ; -0.035     ; 0.957      ;
; 0.011  ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 1.000        ; -0.035     ; 0.941      ;
; 0.011  ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 1.000        ; -0.035     ; 0.941      ;
; 0.011  ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 1.000        ; -0.035     ; 0.941      ;
; 0.011  ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 1.000        ; -0.035     ; 0.941      ;
; 0.011  ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 1.000        ; -0.035     ; 0.941      ;
; 0.012  ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 1.000        ; -0.036     ; 0.939      ;
; 0.012  ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.939      ;
; 0.012  ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 1.000        ; -0.036     ; 0.939      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.117  ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 1.000        ; -0.036     ; 0.834      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.328  ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 1.000        ; 0.154      ; 0.813      ;
; 0.410  ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 1.000        ; 0.154      ; 0.731      ;
+--------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                     ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.308 ; UART_RX:uart|reset_counter ; UART_RX:uart|read_data_signal                  ; clock        ; clock       ; 0.000        ; 0.234      ; 0.626      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[12]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[15]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[14]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[13]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[11]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[10]      ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[9]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[8]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[7]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[6]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[5]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[4]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[3]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[2]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[1]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.380 ; UART_RX:uart|reset_counter ; UART_RX:uart|COUNTER:freq_count|count[0]       ; clock        ; clock       ; 0.000        ; 0.235      ; 0.699      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[5]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[3]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[4]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[6]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[0]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[2]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[7]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.590 ; reset_n_UART_RX            ; UART_RX:uart|RX_data[1]                        ; clock        ; clock       ; 0.000        ; 0.038      ; 0.712      ;
; 0.686 ; reset_n_UART_RX            ; UART_RX:uart|present_State.Rx_State            ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.686 ; reset_n_UART_RX            ; UART_RX:uart|present_State.reset_State         ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.686 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_prep_State ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.686 ; reset_n_UART_RX            ; UART_RX:uart|present_State.stop_State          ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.686 ; reset_n_UART_RX            ; UART_RX:uart|present_State.bit_read_State      ; clock        ; clock       ; 0.000        ; 0.038      ; 0.808      ;
; 0.688 ; reset_n_UART_RX            ; UART_RX:uart|present_State.start_State         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.809      ;
; 0.688 ; reset_n_UART_RX            ; UART_RX:uart|reset_start_bit                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.809      ;
; 0.688 ; reset_n_UART_RX            ; UART_RX:uart|present_State.IDLE_State          ; clock        ; clock       ; 0.000        ; 0.037      ; 0.809      ;
; 0.700 ; reset_n_UART_RX            ; UART_RX:uart|reset_counter                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.822      ;
+-------+----------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_in'                                                                                               ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.769 ; UART_RX:uart|reset_start_bit ; UART_RX:uart|start_bit ; clock        ; rx_in       ; -0.500       ; 0.223      ; 0.606      ;
+-------+------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.138  ; 0.187 ; -1.022   ; 0.308   ; -3.000              ;
;  clock           ; -2.138  ; 0.187 ; -0.729   ; 0.308   ; -3.000              ;
;  rx_in           ; N/A     ; N/A   ; -1.022   ; 0.769   ; -3.000              ;
; Design-wide TNS  ; -54.789 ; 0.0   ; -14.122  ; 0.0     ; -74.02              ;
;  clock           ; -54.789 ; 0.000 ; -13.100  ; 0.000   ; -69.887             ;
;  rx_in           ; N/A     ; N/A   ; -1.022   ; 0.000   ; -4.133              ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_valid_out ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; freq_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_in                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_valid_out ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; freq_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; freq_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; freq_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; freq_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; freq_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; freq_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_valid_out ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; freq_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; freq_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_valid_out ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; freq_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; freq_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; freq_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 541      ; 0        ; 0        ; 0        ;
; rx_in      ; clock    ; 1        ; 3        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 541      ; 0        ; 0        ; 0        ;
; rx_in      ; clock    ; 1        ; 3        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 34       ; 0        ; 0        ; 0        ;
; clock      ; rx_in    ; 0        ; 0        ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 34       ; 0        ; 0        ; 0        ;
; clock      ; rx_in    ; 0        ; 0        ; 1        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
; rx_in  ; rx_in ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; data_valid_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; data_valid_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_out[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Dec 16 20:48:26 2020
Info: Command: quartus_sta dev_fonctions_barreFranche -c DFBF
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DFBF.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name rx_in rx_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.138             -54.789 clock 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clock 
Info (332146): Worst-case recovery slack is -1.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.022              -1.022 rx_in 
    Info (332119):    -0.729             -13.100 clock 
Info (332146): Worst-case removal slack is 0.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.560               0.000 clock 
    Info (332119):     1.525               0.000 rx_in 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.000 clock 
    Info (332119):    -3.000              -4.000 rx_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.783             -42.779 clock 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clock 
Info (332146): Worst-case recovery slack is -0.847
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.847              -0.847 rx_in 
    Info (332119):    -0.547              -8.037 clock 
Info (332146): Worst-case removal slack is 0.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.506               0.000 clock 
    Info (332119):     1.411               0.000 rx_in 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.000 clock 
    Info (332119):    -3.000              -4.000 rx_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.032              -9.871 clock 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock 
Info (332146): Worst-case recovery slack is -0.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.094              -0.094 rx_in 
    Info (332119):    -0.005              -0.005 clock 
Info (332146): Worst-case removal slack is 0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.308               0.000 clock 
    Info (332119):     0.769               0.000 rx_in 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.887 clock 
    Info (332119):    -3.000              -4.133 rx_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4751 megabytes
    Info: Processing ended: Wed Dec 16 20:48:30 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


