# README

计组大作业：使用 Verilog 语言和 Xilinx Basys3 FPGA 板实现单周期和多周期 CPU ( 多周期 CPU 还未完成 ). 

2024.12.23 用cpp写了一个MIPS汇编器,但发现问题：原来的I型指令有一部分启用了Funct字段，需要修改。
