TimeQuest Timing Analyzer report for SineWaveGenerator
Thu Feb 23 18:45:38 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 16. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 34. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 37. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 53. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 56. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_moduladora|o_clk } ;
; divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_portadora|o_clk }  ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 338.75 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 586.85 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 586.85 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.952 ; -53.904       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.704 ; -3.594        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.704 ; -3.593        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.361 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
; clk                                       ; 0.362 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -34.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.952 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.885      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.944 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.878      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.862 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.796      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.791      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.389      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.816 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.358      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.802 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.368      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.788 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.453     ; 2.330      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
; -1.787 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.721      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.704 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.637      ;
; -0.701 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.634      ;
; -0.698 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.623 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.621 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.554      ;
; -0.588 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.585 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.585 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.583 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.582 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.582 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.577 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.510      ;
; -0.507 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.505 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.438      ;
; -0.505 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.438      ;
; -0.470 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.753      ;
; -0.469 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.469 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.468 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.466 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.389 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.672      ;
; -0.387 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.670      ;
; -0.349 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.632      ;
; -0.271 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.554      ;
; -0.232 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.515      ;
; -0.153 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.436      ;
; -0.077 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.010      ;
; -0.073 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.006      ;
; -0.073 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.006      ;
; -0.071 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.004      ;
; -0.052 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.048 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.981      ;
; -0.047 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.980      ;
; 0.211  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.708      ;
; 0.274  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.704 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.637      ;
; -0.701 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.634      ;
; -0.698 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.623 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.620 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.553      ;
; -0.588 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.588 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.585 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.582 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.582 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.582 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.573 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.506      ;
; -0.507 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.504 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.437      ;
; -0.495 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.428      ;
; -0.469 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.753      ;
; -0.469 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.457 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.390      ;
; -0.457 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.390      ;
; -0.388 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.672      ;
; -0.385 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.669      ;
; -0.353 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.637      ;
; -0.260 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.544      ;
; -0.222 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.506      ;
; -0.145 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.289      ; 1.429      ;
; -0.077 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.010      ;
; -0.072 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.005      ;
; -0.064 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.997      ;
; -0.063 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.996      ;
; -0.052 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.052 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.038 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.971      ;
; 0.145  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.774      ;
; 0.274  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.361 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.375 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.608      ;
; 0.480 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.063      ;
; 0.499 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.082      ;
; 0.569 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.583 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.585 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.804      ;
; 0.593 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.176      ;
; 0.611 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.194      ;
; 0.706 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.289      ;
; 0.721 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.304      ;
; 0.723 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.306      ;
; 0.845 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.065      ;
; 0.859 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.955 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.177      ;
; 0.971 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
; 1.068 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.287      ;
; 1.083 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.302      ;
; 1.085 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.304      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.361 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.422 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.655      ;
; 0.468 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.052      ;
; 0.487 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.071      ;
; 0.558 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.777      ;
; 0.563 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.572 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.583 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.585 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.804      ;
; 0.593 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.177      ;
; 0.599 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.183      ;
; 0.706 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.290      ;
; 0.720 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.304      ;
; 0.722 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.427      ; 1.306      ;
; 0.846 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.850 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.069      ;
; 0.852 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.071      ;
; 0.859 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.956 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.176      ;
; 0.959 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.178      ;
; 0.962 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.181      ;
; 0.971 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
; 1.069 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.288      ;
; 1.083 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.302      ;
; 1.085 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.304      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.596      ;
; 0.453 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.063      ;
; 0.455 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.065      ;
; 0.470 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.080      ;
; 0.470 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.080      ;
; 0.472 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.082      ;
; 0.477 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.063      ;
; 0.543 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.555 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.790      ;
; 0.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.791      ;
; 0.558 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.792      ;
; 0.559 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.793      ;
; 0.563 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.173      ;
; 0.564 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.174      ;
; 0.565 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.175      ;
; 0.565 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.175      ;
; 0.566 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.176      ;
; 0.567 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.177      ;
; 0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.811      ;
; 0.578 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.190      ;
; 0.582 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.583 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.590 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.176      ;
; 0.594 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.677 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.287      ;
; 0.696 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.306      ;
; 0.703 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.289      ;
; 0.715 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.933      ;
; 0.739 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.325      ;
; 0.749 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.335      ;
; 0.787 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.397      ;
; 0.789 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.453      ; 1.399      ;
; 0.790 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.400      ;
; 0.806 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.416      ;
; 0.815 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.401      ;
; 0.826 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.412      ;
; 0.831 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.065      ;
; 0.831 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.065      ;
; 0.831 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.065      ;
; 0.841 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.427      ;
; 0.843 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.077      ;
; 0.845 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.079      ;
; 0.845 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.080      ;
; 0.846 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.851 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.074      ;
; 0.858 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.870 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.090      ;
; 0.881 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.099      ;
; 0.883 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.101      ;
; 0.900 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.453      ; 1.510      ;
; 0.919 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.137      ;
; 0.926 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.512      ;
; 0.952 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.429      ; 1.538      ;
; 0.955 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.190      ;
; 0.956 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.190      ;
; 0.956 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.957 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.192      ;
; 0.958 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.192      ;
; 0.958 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.194      ;
; 0.961 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.963 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.963 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.968 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.186      ;
; 0.970 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.188      ;
; 0.973 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[12]|clk              ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[12]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[13]|clk               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[13]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 13.885 ; 13.870 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 14.072 ; 13.936 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.024  ; 8.284  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.256  ; 7.994  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.018 ; 8.063 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.027 ; 7.974 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 6.367 ; 6.437 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 6.416 ; 6.341 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; delayValue[0] ; not_sin     ; 14.175 ; 14.160 ; 14.436 ; 14.415 ;
; delayValue[0] ; sin         ; 14.362 ; 14.226 ; 14.623 ; 14.487 ;
; delayValue[1] ; not_sin     ; 13.832 ; 13.817 ; 14.318 ; 14.297 ;
; delayValue[1] ; sin         ; 14.019 ; 13.883 ; 14.505 ; 14.369 ;
; delayValue[2] ; not_sin     ; 13.888 ; 13.873 ; 14.147 ; 14.126 ;
; delayValue[2] ; sin         ; 14.075 ; 13.939 ; 14.334 ; 14.198 ;
; delayValue[3] ; not_sin     ; 13.743 ; 13.728 ; 14.230 ; 14.209 ;
; delayValue[3] ; sin         ; 13.930 ; 13.794 ; 14.417 ; 14.281 ;
; delayValue[4] ; not_sin     ; 13.758 ; 13.743 ; 14.017 ; 13.996 ;
; delayValue[4] ; sin         ; 13.945 ; 13.809 ; 14.204 ; 14.068 ;
; delayValue[5] ; not_sin     ; 13.590 ; 13.575 ; 14.078 ; 14.057 ;
; delayValue[5] ; sin         ; 13.777 ; 13.641 ; 14.265 ; 14.129 ;
; delayValue[6] ; not_sin     ; 13.634 ; 13.619 ; 13.884 ; 13.863 ;
; delayValue[6] ; sin         ; 13.821 ; 13.685 ; 14.071 ; 13.935 ;
; delayValue[7] ; not_sin     ; 13.209 ; 13.188 ; 13.645 ; 13.624 ;
; delayValue[7] ; sin         ; 13.396 ; 13.260 ; 13.832 ; 13.696 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; delayValue[0] ; not_sin     ; 8.616 ; 8.695 ; 9.020 ; 9.090 ;
; delayValue[0] ; sin         ; 8.660 ; 8.572 ; 9.056 ; 8.977 ;
; delayValue[1] ; not_sin     ; 8.563 ; 8.642 ; 8.917 ; 8.996 ;
; delayValue[1] ; sin         ; 8.607 ; 8.519 ; 8.961 ; 8.873 ;
; delayValue[2] ; not_sin     ; 8.491 ; 8.570 ; 8.868 ; 8.947 ;
; delayValue[2] ; sin         ; 8.535 ; 8.447 ; 8.912 ; 8.824 ;
; delayValue[3] ; not_sin     ; 8.208 ; 8.287 ; 8.625 ; 8.704 ;
; delayValue[3] ; sin         ; 8.252 ; 8.164 ; 8.669 ; 8.581 ;
; delayValue[4] ; not_sin     ; 8.399 ; 8.458 ; 8.807 ; 8.829 ;
; delayValue[4] ; sin         ; 8.422 ; 8.355 ; 8.793 ; 8.762 ;
; delayValue[5] ; not_sin     ; 8.380 ; 8.423 ; 8.757 ; 8.779 ;
; delayValue[5] ; sin         ; 8.387 ; 8.336 ; 8.743 ; 8.712 ;
; delayValue[6] ; not_sin     ; 8.295 ; 8.338 ; 8.682 ; 8.704 ;
; delayValue[6] ; sin         ; 8.302 ; 8.251 ; 8.668 ; 8.637 ;
; delayValue[7] ; not_sin     ; 8.076 ; 8.098 ; 8.483 ; 8.538 ;
; delayValue[7] ; sin         ; 8.062 ; 8.031 ; 8.502 ; 8.439 ;
+---------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 375.23 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 662.69 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 662.69 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.665 ; -45.799       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.509 ; -2.436        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.509 ; -2.432        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clk                                       ; 0.320 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.321 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.321 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -34.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.665 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.605      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.660 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.600      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.571 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.160      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.510      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.561 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.501      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.557 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.146      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.406     ; 2.120      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.138      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
; -1.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.462      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.509 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.509 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.505 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.446      ;
; -0.491 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.432      ;
; -0.443 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.384      ;
; -0.439 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.380      ;
; -0.409 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.405 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.404 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.345      ;
; -0.391 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.386 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.327      ;
; -0.343 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.284      ;
; -0.340 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.281      ;
; -0.339 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.309 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.250      ;
; -0.309 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.250      ;
; -0.308 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.305 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.291 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.550      ;
; -0.225 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.484      ;
; -0.221 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.480      ;
; -0.186 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.445      ;
; -0.122 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.381      ;
; -0.086 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.345      ;
; -0.020 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.279      ;
; 0.045  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.896      ;
; 0.048  ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.893      ;
; 0.049  ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.892      ;
; 0.050  ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.891      ;
; 0.059  ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.062  ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.879      ;
; 0.062  ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.879      ;
; 0.292  ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.636      ;
; 0.358  ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.509 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.508 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.449      ;
; -0.505 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.446      ;
; -0.491 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.432      ;
; -0.443 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.384      ;
; -0.439 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.380      ;
; -0.409 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.405 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.396 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.337      ;
; -0.391 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.391 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.343 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.284      ;
; -0.339 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.330 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.271      ;
; -0.308 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.305 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.296 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.237      ;
; -0.296 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.237      ;
; -0.290 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.550      ;
; -0.224 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.484      ;
; -0.220 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.480      ;
; -0.190 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.450      ;
; -0.111 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.371      ;
; -0.075 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.335      ;
; -0.012 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.265      ; 1.272      ;
; 0.045  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.896      ;
; 0.049  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.892      ;
; 0.057  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.884      ;
; 0.058  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.883      ;
; 0.059  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.059  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.882      ;
; 0.072  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.869      ;
; 0.234  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.694      ;
; 0.358  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.533      ;
; 0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.406      ; 0.957      ;
; 0.408 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.406      ; 0.958      ;
; 0.415 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.406      ; 0.965      ;
; 0.418 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.406      ; 0.968      ;
; 0.422 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.406      ; 0.972      ;
; 0.427 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 0.954      ;
; 0.488 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.701      ;
; 0.494 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.044      ;
; 0.496 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.046      ;
; 0.497 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.047      ;
; 0.498 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.499 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.712      ;
; 0.500 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.713      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.051      ;
; 0.503 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.053      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.055      ;
; 0.507 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.057      ;
; 0.508 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.707      ;
; 0.511 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.729      ;
; 0.517 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.051      ;
; 0.534 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.594 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.144      ;
; 0.614 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.164      ;
; 0.624 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.151      ;
; 0.652 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.654 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.181      ;
; 0.676 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.203      ;
; 0.688 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.238      ;
; 0.693 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.243      ;
; 0.695 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.406      ; 1.245      ;
; 0.703 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.253      ;
; 0.720 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.247      ;
; 0.724 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.251      ;
; 0.737 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.950      ;
; 0.745 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.958      ;
; 0.746 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.959      ;
; 0.747 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.960      ;
; 0.753 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.967      ;
; 0.756 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.969      ;
; 0.756 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.760 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.764 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.771 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.774 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.301      ;
; 0.778 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.977      ;
; 0.782 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.332      ;
; 0.783 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.790 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.989      ;
; 0.812 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.339      ;
; 0.834 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.361      ;
; 0.844 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.057      ;
; 0.845 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.058      ;
; 0.845 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.849 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.064      ;
; 0.851 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.065      ;
; 0.852 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.052      ;
; 0.855 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.068      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.858 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.860 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.862 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.321 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.334 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.545      ;
; 0.425 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 0.954      ;
; 0.442 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 0.971      ;
; 0.512 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.716      ;
; 0.522 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.051      ;
; 0.528 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.528 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.539 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.068      ;
; 0.622 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.151      ;
; 0.631 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.160      ;
; 0.635 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.385      ; 1.164      ;
; 0.757 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.766 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.846 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.044      ;
; 0.850 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.857 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.863 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.863 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.870 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.068      ;
; 0.946 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.144      ;
; 0.955 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.153      ;
; 0.959 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.054      ; 1.157      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.321 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.377 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.588      ;
; 0.414 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 0.944      ;
; 0.430 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 0.960      ;
; 0.502 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.700      ;
; 0.506 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.704      ;
; 0.516 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.525 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 1.055      ;
; 0.526 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 1.056      ;
; 0.528 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.528 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.726      ;
; 0.621 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 1.151      ;
; 0.630 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 1.160      ;
; 0.634 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.386      ; 1.164      ;
; 0.755 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.953      ;
; 0.755 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.953      ;
; 0.761 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.767 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.850 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.049      ;
; 0.857 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.863 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.870 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.068      ;
; 0.946 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.144      ;
; 0.955 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.153      ;
; 0.959 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.157      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[12]|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[12]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[13]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[13]|clk              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.629 ; 12.662 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 12.835 ; 12.658 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.418  ; 7.644  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.622  ; 7.398  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 7.417 ; 7.531 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.510 ; 7.382 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.952 ; 6.005 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 5.992 ; 5.934 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; delayValue[0] ; not_sin     ; 12.834 ; 12.867 ; 13.061 ; 13.094 ;
; delayValue[0] ; sin         ; 13.040 ; 12.863 ; 13.267 ; 13.090 ;
; delayValue[1] ; not_sin     ; 12.522 ; 12.555 ; 12.949 ; 12.982 ;
; delayValue[1] ; sin         ; 12.728 ; 12.551 ; 13.155 ; 12.978 ;
; delayValue[2] ; not_sin     ; 12.571 ; 12.604 ; 12.811 ; 12.844 ;
; delayValue[2] ; sin         ; 12.777 ; 12.600 ; 13.017 ; 12.840 ;
; delayValue[3] ; not_sin     ; 12.448 ; 12.481 ; 12.881 ; 12.914 ;
; delayValue[3] ; sin         ; 12.654 ; 12.477 ; 13.087 ; 12.910 ;
; delayValue[4] ; not_sin     ; 12.459 ; 12.492 ; 12.691 ; 12.724 ;
; delayValue[4] ; sin         ; 12.665 ; 12.488 ; 12.897 ; 12.720 ;
; delayValue[5] ; not_sin     ; 12.319 ; 12.352 ; 12.740 ; 12.773 ;
; delayValue[5] ; sin         ; 12.525 ; 12.348 ; 12.946 ; 12.769 ;
; delayValue[6] ; not_sin     ; 12.344 ; 12.377 ; 12.557 ; 12.590 ;
; delayValue[6] ; sin         ; 12.550 ; 12.373 ; 12.763 ; 12.586 ;
; delayValue[7] ; not_sin     ; 11.993 ; 12.026 ; 12.352 ; 12.385 ;
; delayValue[7] ; sin         ; 12.199 ; 12.022 ; 12.558 ; 12.381 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; delayValue[0] ; not_sin     ; 7.941 ; 8.045 ; 8.249 ; 8.349 ;
; delayValue[0] ; sin         ; 8.024 ; 7.904 ; 8.328 ; 8.214 ;
; delayValue[1] ; not_sin     ; 7.871 ; 7.976 ; 8.170 ; 8.276 ;
; delayValue[1] ; sin         ; 7.955 ; 7.836 ; 8.253 ; 8.133 ;
; delayValue[2] ; not_sin     ; 7.812 ; 7.917 ; 8.132 ; 8.238 ;
; delayValue[2] ; sin         ; 7.896 ; 7.777 ; 8.215 ; 8.095 ;
; delayValue[3] ; not_sin     ; 7.561 ; 7.667 ; 7.915 ; 8.015 ;
; delayValue[3] ; sin         ; 7.644 ; 7.524 ; 7.994 ; 7.880 ;
; delayValue[4] ; not_sin     ; 7.704 ; 7.818 ; 8.033 ; 8.130 ;
; delayValue[4] ; sin         ; 7.797 ; 7.669 ; 8.108 ; 7.998 ;
; delayValue[5] ; not_sin     ; 7.676 ; 7.790 ; 7.991 ; 8.088 ;
; delayValue[5] ; sin         ; 7.769 ; 7.641 ; 8.066 ; 7.956 ;
; delayValue[6] ; not_sin     ; 7.594 ; 7.708 ; 7.929 ; 8.026 ;
; delayValue[6] ; sin         ; 7.687 ; 7.559 ; 8.004 ; 7.894 ;
; delayValue[7] ; not_sin     ; 7.421 ; 7.517 ; 7.748 ; 7.862 ;
; delayValue[7] ; sin         ; 7.495 ; 7.386 ; 7.841 ; 7.713 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.622 ; -15.969       ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.042  ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.043  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; clk                                       ; 0.189 ; 0.000         ;
; divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
+-------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -35.974       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.622 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.574      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.605 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.557      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.520      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.516      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.554 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.545 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.289      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.276      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.515 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.514 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.258      ;
; -0.510 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.462      ;
; -0.510 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.462      ;
; -0.510 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.462      ;
; -0.510 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.462      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                        ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.042 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.909      ;
; 0.046 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.057 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.894      ;
; 0.057 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.894      ;
; 0.095 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.096 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.110 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.841      ;
; 0.114 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.119 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.832      ;
; 0.125 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.125 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.125 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.162 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.163 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.164 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.165 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.973      ;
; 0.193 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.214 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.924      ;
; 0.215 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.923      ;
; 0.238 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.900      ;
; 0.281 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.857      ;
; 0.306 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.832      ;
; 0.350 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.151      ; 0.788      ;
; 0.398 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.399 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.399 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.399 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.407 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.411 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.411 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.560 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.383      ;
; 0.592 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.043 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.908      ;
; 0.047 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.056 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.895      ;
; 0.057 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.894      ;
; 0.094 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.095 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.110 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.841      ;
; 0.111 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.840      ;
; 0.114 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.124 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.125 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.132 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.819      ;
; 0.162 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.163 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.168 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.168 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.783      ;
; 0.192 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.759      ;
; 0.193 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.200 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.215 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.925      ;
; 0.216 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.235 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.289 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.851      ;
; 0.313 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.827      ;
; 0.357 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.783      ;
; 0.398 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.398 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.404 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.547      ;
; 0.404 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.547      ;
; 0.407 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.544      ;
; 0.408 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.416 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.535      ;
; 0.523 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.420      ;
; 0.592 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.248 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.575      ;
; 0.248 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.575      ;
; 0.257 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.573      ;
; 0.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.585      ;
; 0.261 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.588      ;
; 0.261 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.588      ;
; 0.291 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.298 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.310 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.638      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.638      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.640      ;
; 0.314 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.641      ;
; 0.315 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.642      ;
; 0.320 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.439      ;
; 0.324 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.324 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.651      ;
; 0.378 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.497      ;
; 0.378 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.705      ;
; 0.391 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.393 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.720      ;
; 0.408 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.724      ;
; 0.416 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.732      ;
; 0.443 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.770      ;
; 0.445 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.772      ;
; 0.446 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.243      ; 0.773      ;
; 0.446 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.762      ;
; 0.447 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.455 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.783      ;
; 0.457 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.773      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.460 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.462 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.783      ;
; 0.471 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.590      ;
; 0.474 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.478 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.597      ;
; 0.481 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.600      ;
; 0.482 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.601      ;
; 0.508 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.517 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.650      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.650      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.838      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.525 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.653      ;
; 0.525 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.653      ;
; 0.525 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.526 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.654      ;
; 0.526 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.528 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.648      ;
; 0.532 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                         ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; contador:ct_mod|q_temp[7] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.324      ;
; 0.258 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.573      ;
; 0.273 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.588      ;
; 0.304 ; contador:ct_mod|q_temp[6] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.428      ;
; 0.312 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.326 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.641      ;
; 0.340 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.655      ;
; 0.392 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.707      ;
; 0.404 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.719      ;
; 0.405 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.720      ;
; 0.455 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; contador:ct_mod|q_temp[5] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.518 ; contador:ct_mod|q_temp[4] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; contador:ct_mod|q_temp[3] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.654      ;
; 0.584 ; contador:ct_mod|q_temp[2] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.704      ;
; 0.596 ; contador:ct_mod|q_temp[0] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; contador:ct_mod|q_temp[1] ; contador:ct_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.717      ;
+-------+---------------------------+---------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.223 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.351      ;
; 0.251 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.568      ;
; 0.265 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.582      ;
; 0.299 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.306 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.325 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.642      ;
; 0.330 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.647      ;
; 0.390 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.707      ;
; 0.402 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.404 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.455 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.518 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.644      ;
; 0.530 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.584 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.704      ;
; 0.596 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.716      ;
; 0.598 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.718      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[12]|clk              ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[12]|clk               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[13]|clk               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[13]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.105 ; 8.005 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 8.131 ; 8.161 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.669 ; 4.847 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.838 ; 4.658 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.682 ; 4.626 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.616 ; 4.663 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 3.748 ; 3.782 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 3.779 ; 3.742 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; delayValue[0] ; not_sin     ; 8.222 ; 8.122 ; 8.778 ; 8.678 ;
; delayValue[0] ; sin         ; 8.248 ; 8.278 ; 8.804 ; 8.834 ;
; delayValue[1] ; not_sin     ; 8.021 ; 7.921 ; 8.701 ; 8.601 ;
; delayValue[1] ; sin         ; 8.047 ; 8.077 ; 8.727 ; 8.757 ;
; delayValue[2] ; not_sin     ; 8.065 ; 7.965 ; 8.614 ; 8.514 ;
; delayValue[2] ; sin         ; 8.091 ; 8.121 ; 8.640 ; 8.670 ;
; delayValue[3] ; not_sin     ; 7.985 ; 7.885 ; 8.664 ; 8.564 ;
; delayValue[3] ; sin         ; 8.011 ; 8.041 ; 8.690 ; 8.720 ;
; delayValue[4] ; not_sin     ; 7.975 ; 7.875 ; 8.527 ; 8.427 ;
; delayValue[4] ; sin         ; 8.001 ; 8.031 ; 8.553 ; 8.583 ;
; delayValue[5] ; not_sin     ; 7.879 ; 7.779 ; 8.559 ; 8.459 ;
; delayValue[5] ; sin         ; 7.905 ; 7.935 ; 8.585 ; 8.615 ;
; delayValue[6] ; not_sin     ; 7.901 ; 7.801 ; 8.387 ; 8.287 ;
; delayValue[6] ; sin         ; 7.927 ; 7.957 ; 8.413 ; 8.443 ;
; delayValue[7] ; not_sin     ; 7.695 ; 7.595 ; 8.272 ; 8.172 ;
; delayValue[7] ; sin         ; 7.721 ; 7.751 ; 8.298 ; 8.328 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; delayValue[0] ; not_sin     ; 5.023 ; 4.990 ; 5.616 ; 5.583 ;
; delayValue[0] ; sin         ; 4.981 ; 5.005 ; 5.574 ; 5.598 ;
; delayValue[1] ; not_sin     ; 4.994 ; 4.961 ; 5.536 ; 5.503 ;
; delayValue[1] ; sin         ; 4.952 ; 4.976 ; 5.494 ; 5.518 ;
; delayValue[2] ; not_sin     ; 4.967 ; 4.934 ; 5.516 ; 5.483 ;
; delayValue[2] ; sin         ; 4.925 ; 4.949 ; 5.474 ; 5.498 ;
; delayValue[3] ; not_sin     ; 4.815 ; 4.782 ; 5.383 ; 5.350 ;
; delayValue[3] ; sin         ; 4.773 ; 4.797 ; 5.341 ; 5.365 ;
; delayValue[4] ; not_sin     ; 4.907 ; 4.868 ; 5.471 ; 5.415 ;
; delayValue[4] ; sin         ; 4.858 ; 4.889 ; 5.405 ; 5.452 ;
; delayValue[5] ; not_sin     ; 4.900 ; 4.844 ; 5.442 ; 5.386 ;
; delayValue[5] ; sin         ; 4.834 ; 4.881 ; 5.376 ; 5.423 ;
; delayValue[6] ; not_sin     ; 4.857 ; 4.801 ; 5.398 ; 5.342 ;
; delayValue[6] ; sin         ; 4.791 ; 4.838 ; 5.332 ; 5.379 ;
; delayValue[7] ; not_sin     ; 4.748 ; 4.692 ; 5.325 ; 5.269 ;
; delayValue[7] ; sin         ; 4.682 ; 4.729 ; 5.259 ; 5.306 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -1.952  ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  clk                                       ; -1.952  ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.704  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.704  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -61.091 ; 0.0   ; 0.0      ; 0.0     ; -51.974             ;
;  clk                                       ; -53.904 ; 0.000 ; N/A      ; N/A     ; -35.974             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -3.594  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -3.593  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 13.885 ; 13.870 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 14.072 ; 13.936 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.024  ; 8.284  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 8.256  ; 7.994  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.682 ; 4.626 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.616 ; 4.663 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 3.748 ; 3.782 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 3.779 ; 3.742 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; delayValue[0] ; not_sin     ; 14.175 ; 14.160 ; 14.436 ; 14.415 ;
; delayValue[0] ; sin         ; 14.362 ; 14.226 ; 14.623 ; 14.487 ;
; delayValue[1] ; not_sin     ; 13.832 ; 13.817 ; 14.318 ; 14.297 ;
; delayValue[1] ; sin         ; 14.019 ; 13.883 ; 14.505 ; 14.369 ;
; delayValue[2] ; not_sin     ; 13.888 ; 13.873 ; 14.147 ; 14.126 ;
; delayValue[2] ; sin         ; 14.075 ; 13.939 ; 14.334 ; 14.198 ;
; delayValue[3] ; not_sin     ; 13.743 ; 13.728 ; 14.230 ; 14.209 ;
; delayValue[3] ; sin         ; 13.930 ; 13.794 ; 14.417 ; 14.281 ;
; delayValue[4] ; not_sin     ; 13.758 ; 13.743 ; 14.017 ; 13.996 ;
; delayValue[4] ; sin         ; 13.945 ; 13.809 ; 14.204 ; 14.068 ;
; delayValue[5] ; not_sin     ; 13.590 ; 13.575 ; 14.078 ; 14.057 ;
; delayValue[5] ; sin         ; 13.777 ; 13.641 ; 14.265 ; 14.129 ;
; delayValue[6] ; not_sin     ; 13.634 ; 13.619 ; 13.884 ; 13.863 ;
; delayValue[6] ; sin         ; 13.821 ; 13.685 ; 14.071 ; 13.935 ;
; delayValue[7] ; not_sin     ; 13.209 ; 13.188 ; 13.645 ; 13.624 ;
; delayValue[7] ; sin         ; 13.396 ; 13.260 ; 13.832 ; 13.696 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; delayValue[0] ; not_sin     ; 5.023 ; 4.990 ; 5.616 ; 5.583 ;
; delayValue[0] ; sin         ; 4.981 ; 5.005 ; 5.574 ; 5.598 ;
; delayValue[1] ; not_sin     ; 4.994 ; 4.961 ; 5.536 ; 5.503 ;
; delayValue[1] ; sin         ; 4.952 ; 4.976 ; 5.494 ; 5.518 ;
; delayValue[2] ; not_sin     ; 4.967 ; 4.934 ; 5.516 ; 5.483 ;
; delayValue[2] ; sin         ; 4.925 ; 4.949 ; 5.474 ; 5.498 ;
; delayValue[3] ; not_sin     ; 4.815 ; 4.782 ; 5.383 ; 5.350 ;
; delayValue[3] ; sin         ; 4.773 ; 4.797 ; 5.341 ; 5.365 ;
; delayValue[4] ; not_sin     ; 4.907 ; 4.868 ; 5.471 ; 5.415 ;
; delayValue[4] ; sin         ; 4.858 ; 4.889 ; 5.405 ; 5.452 ;
; delayValue[5] ; not_sin     ; 4.900 ; 4.844 ; 5.442 ; 5.386 ;
; delayValue[5] ; sin         ; 4.834 ; 4.881 ; 5.376 ; 5.423 ;
; delayValue[6] ; not_sin     ; 4.857 ; 4.801 ; 5.398 ; 5.342 ;
; delayValue[6] ; sin         ; 4.791 ; 4.838 ; 5.332 ; 5.379 ;
; delayValue[7] ; not_sin     ; 4.748 ; 4.692 ; 5.325 ; 5.269 ;
; delayValue[7] ; sin         ; 4.682 ; 4.729 ; 5.259 ; 5.306 ;
+---------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[12]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[13]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[14]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[15]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[16]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[17]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[18]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[19]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[20]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[21]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[22]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[23]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[24]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[25]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[26]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[27]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[28]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[29]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[30]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[31]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; delayValue[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 924      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 924      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 63    ; 63   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Feb 23 18:45:35 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_portadora|o_clk divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_moduladora|o_clk divisor_de_clock:divisor_moduladora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.952
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.952             -53.904 clk 
    Info (332119):    -0.704              -3.594 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.704              -3.593 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.361               0.000 divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.362               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.665             -45.799 clk 
    Info (332119):    -0.509              -2.436 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.509              -2.432 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 clk 
    Info (332119):     0.321               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.321               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.622
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.622             -15.969 clk 
    Info (332119):     0.042               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.043               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.974 clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Thu Feb 23 18:45:38 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


