1-3步：由图可知，PLLsim模块中有三个小模块，分别是comparator ，vfo， multi counter这三个模块，并且仅有一个输出clock out，通过电路图，可以知道三者的连线是正确的
![](https://github.com/lizejia2361/-/blob/main/Lab6/PLLsim%E7%94%B5%E8%B7%AF%E5%9B%BE.png)
![](https://github.com/lizejia2361/-/blob/main/Lab6/PLL%E6%B3%A2%E5%BD%A2%E5%9B%BE.png)
4-5步：通过仿真PLLsim模块，我们可以知道sample对时钟进行采样，并对vfo频率进行调整，在加入了pllsim.inc的头文件之后，我们就将参数保持为实行并单独的放进了这个文件中，
防止了编译器的报错，第二步是完成了pll vfo的模型，而第三步则是完成了pll的比较器，总共有三种情况。
![](https://github.com/lizejia2361/-/blob/main/Lab6/%E6%AF%94%E8%BE%83%E5%99%A8%E4%B8%89%E7%A7%8D%E6%83%85%E5%86%B5.png)
第四步是完成Pro的倍频计数器，每32个时钟就溢出一次。
6.并串转换器模型：用Done标志来表示串行化是否完成，会在parvalid无效时清零
![](https://github.com/lizejia2361/-/blob/main/Lab6/%E5%B9%B6%E4%B8%B2%E8%BD%AC%E6%8D%A2%E5%99%A8%E6%A8%A1%E5%9E%8B%E7%94%B5%E8%B7%AF%E5%9B%BE.png)
![](https://github.com/lizejia2361/-/blob/main/Lab6/%E5%B9%B6%E4%B8%B2%E8%BD%AC%E6%8D%A2%E5%99%A8%E6%A8%A1%E5%9E%8B%E5%8E%9F%E7%90%86.png)
7.串行帧编码器：编码器把输入的并行数据转换成更宽的，包含帧边界信息的并行数据，这是数据在被串行化传送出去之前的最终格式，在每一个输入时钟的上升沿都采样并行输入数据，
由于每个有用数据字节之后插入一个字节的帧边界。32比特的实际数据最终被扩展成为64比特的数据
![](https://github.com/lizejia2361/-/blob/main/Lab6/%E4%B8%B2%E8%A1%8C%E5%B8%A7%E7%BC%96%E7%A0%81%E5%99%A8%E6%B3%A2%E5%BD%A2%E5%9B%BE.png)
![](https://github.com/lizejia2361/-/blob/main/Lab6/%E4%B8%B2%E8%A1%8C%E5%B8%A7%E7%BC%96%E7%A0%81%E5%99%A8%E7%94%B5%E8%B7%AF%E5%9B%BE.png)
