|lab4_1
clk => rst2.CLK
clk => rst1.CLK
clk => sw2[0].CLK
clk => sw2[1].CLK
clk => sw2[2].CLK
clk => sw2[3].CLK
clk => sw1[0].CLK
clk => sw1[1].CLK
clk => sw1[2].CLK
clk => sw1[3].CLK
clk => state~2.DATAIN
rst => rst2.DATAIN
sw[0] => sw2[0].DATAIN
sw[1] => sw2[1].DATAIN
sw[2] => sw2[2].DATAIN
sw[3] => sw2[3].DATAIN
led[0] <= led[0].DB_MAX_OUTPUT_PORT_TYPE
led[1] <= led[1].DB_MAX_OUTPUT_PORT_TYPE


