0.6
2019.1
May 24 2019
15:06:07
D:/VIVADO/EJER5/Ejercicio_5/EJER5/EJER5.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/design/carry_loockahead_adder_8bits.sv,1659852848,systemVerilog,,D:/VIVADO/EJER5/Ejercicio_5/src/simulation/sim_carry_lookahead_adder_8bits.sv,,carry_loockahead_adder_8bits,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/design/full_adder_1bit.sv,1659918021,systemVerilog,,D:/VIVADO/EJER5/Ejercicio_5/src/simulation/sim_full_adder.sv,,full_adder_1bit,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/design/param_cla.sv,1659928716,systemVerilog,,D:/VIVADO/EJER5/Ejercicio_5/src/simulation/param_sim_cla.sv,,full_adder_2;param_cla,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/design/param_full_adder.sv,1659916743,systemVerilog,,D:/VIVADO/EJER5/Ejercicio_5/src/simulation/param_sim_full_adder.sv,,full_adder;param_full_adder,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/simulation/param_sim_cla.sv,1659919176,systemVerilog,,,,param_sim_cla,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/simulation/param_sim_full_adder.sv,1659916197,systemVerilog,,,,param_sim_full_adder,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/simulation/sim_carry_lookahead_adder_8bits.sv,1659852850,systemVerilog,,,,sim_carry_lookahead_adder_8bits,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/simulation/sim_full_adder.sv,1659820537,systemVerilog,,,,sim_full_adder,,,,,,,,
D:/VIVADO/EJER5/Ejercicio_5/src/simulation/sim_full_adder_8bits.sv,1659820140,systemVerilog,,,,sim_full_adder_8bits,,,,,,,,
