Fitter report for mem_if_ddr3_emif_0_example_design_example
Thu Jun  2 23:01:06 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. DLL Summary
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. I/O Rules Summary
 22. I/O Rules Details
 23. I/O Rules Matrix
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Failed - Thu Jun  2 23:01:05 2016           ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; mem_if_ddr3_emif_0_example_design_example   ;
; Top-level Entity Name           ; mem_if_ddr3_emif_0_example_design_example   ;
; Family                          ; Stratix V                                   ;
; Device                          ; 5SGXEA7H3F35C3                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 7,840 / 234,720 ( 3 % )                     ;
; Total registers                 ; 11350                                       ;
; Total pins                      ; 127 / 664 ( 19 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 261,376 / 52,428,800 ( < 1 % )              ;
; Total DSP Blocks                ; 0 / 256 ( 0 % )                             ;
; Total HSSI STD RX PCSs          ; 0 / 24 ( 0 % )                              ;
; Total HSSI 10G RX PCSs          ; 0 / 24 ( 0 % )                              ;
; Total HSSI GEN3 RX PCSs         ; 0 / 24 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 24 ( 0 % )                              ;
; Total HSSI STD TX PCSs          ; 0 / 24 ( 0 % )                              ;
; Total HSSI 10G TX PCSs          ; 0 / 24 ( 0 % )                              ;
; Total HSSI GEN3 TX PCSs         ; 0 / 24 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 24 ( 0 % )                              ;
; Total HSSI PIPE GEN1_2s         ; 0 / 24 ( 0 % )                              ;
; Total HSSI GEN3s                ; 0 / 24 ( 0 % )                              ;
; Total PLLs                      ; 1 / 68 ( 1 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5SGXEA7H3F35C3                        ;                                       ;
; Device                                                                     ; 5SGXEA7H3F35C3                        ; AUTO                                  ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; MLAB Implementation In 16-Bit Deep Mode                                    ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+--------------------------+-------------------------------+
; Pin Name                 ; Reason                        ;
+--------------------------+-------------------------------+
; mem_dm[0]                ; Incomplete set of assignments ;
; mem_dm[1]                ; Incomplete set of assignments ;
; mem_dm[2]                ; Incomplete set of assignments ;
; mem_dm[3]                ; Incomplete set of assignments ;
; mem_dm[4]                ; Incomplete set of assignments ;
; mem_dm[5]                ; Incomplete set of assignments ;
; mem_dm[6]                ; Incomplete set of assignments ;
; mem_dm[7]                ; Incomplete set of assignments ;
; mem_reset_n              ; Incomplete set of assignments ;
; mem_cs_n[0]              ; Incomplete set of assignments ;
; local_cal_success        ; Incomplete set of assignments ;
; local_cal_fail           ; Incomplete set of assignments ;
; drv_status_pass          ; Incomplete set of assignments ;
; drv_status_fail          ; Incomplete set of assignments ;
; drv_status_test_complete ; Incomplete set of assignments ;
; local_init_done          ; Incomplete set of assignments ;
; mem_a[0]                 ; Incomplete set of assignments ;
; mem_a[1]                 ; Incomplete set of assignments ;
; mem_a[2]                 ; Incomplete set of assignments ;
; mem_a[3]                 ; Incomplete set of assignments ;
; mem_a[4]                 ; Incomplete set of assignments ;
; mem_a[5]                 ; Incomplete set of assignments ;
; mem_a[6]                 ; Incomplete set of assignments ;
; mem_a[7]                 ; Incomplete set of assignments ;
; mem_a[8]                 ; Incomplete set of assignments ;
; mem_a[9]                 ; Incomplete set of assignments ;
; mem_a[10]                ; Incomplete set of assignments ;
; mem_a[11]                ; Incomplete set of assignments ;
; mem_a[12]                ; Incomplete set of assignments ;
; mem_a[13]                ; Incomplete set of assignments ;
; mem_ck[0]                ; Incomplete set of assignments ;
; mem_ck_n[0]              ; Incomplete set of assignments ;
; local_refresh_ack        ; Incomplete set of assignments ;
; mem_cke[0]               ; Incomplete set of assignments ;
; mem_ras_n[0]             ; Incomplete set of assignments ;
; mem_cas_n[0]             ; Incomplete set of assignments ;
; mem_we_n[0]              ; Incomplete set of assignments ;
; mem_odt[0]               ; Incomplete set of assignments ;
; mem_ba[0]                ; Incomplete set of assignments ;
; mem_ba[1]                ; Incomplete set of assignments ;
; mem_ba[2]                ; Incomplete set of assignments ;
; local_refresh_req        ; Incomplete set of assignments ;
; mem_dq[0]                ; Incomplete set of assignments ;
; mem_dq[1]                ; Incomplete set of assignments ;
; mem_dq[2]                ; Incomplete set of assignments ;
; mem_dq[3]                ; Incomplete set of assignments ;
; mem_dq[4]                ; Incomplete set of assignments ;
; mem_dq[5]                ; Incomplete set of assignments ;
; mem_dq[6]                ; Incomplete set of assignments ;
; mem_dq[7]                ; Incomplete set of assignments ;
; mem_dq[8]                ; Incomplete set of assignments ;
; mem_dq[9]                ; Incomplete set of assignments ;
; mem_dq[10]               ; Incomplete set of assignments ;
; mem_dq[11]               ; Incomplete set of assignments ;
; mem_dq[12]               ; Incomplete set of assignments ;
; mem_dq[13]               ; Incomplete set of assignments ;
; mem_dq[14]               ; Incomplete set of assignments ;
; mem_dq[15]               ; Incomplete set of assignments ;
; mem_dq[16]               ; Incomplete set of assignments ;
; mem_dq[17]               ; Incomplete set of assignments ;
; mem_dq[18]               ; Incomplete set of assignments ;
; mem_dq[19]               ; Incomplete set of assignments ;
; mem_dq[20]               ; Incomplete set of assignments ;
; mem_dq[21]               ; Incomplete set of assignments ;
; mem_dq[22]               ; Incomplete set of assignments ;
; mem_dq[23]               ; Incomplete set of assignments ;
; mem_dq[24]               ; Incomplete set of assignments ;
; mem_dq[25]               ; Incomplete set of assignments ;
; mem_dq[26]               ; Incomplete set of assignments ;
; mem_dq[27]               ; Incomplete set of assignments ;
; mem_dq[28]               ; Incomplete set of assignments ;
; mem_dq[29]               ; Incomplete set of assignments ;
; mem_dq[30]               ; Incomplete set of assignments ;
; mem_dq[31]               ; Incomplete set of assignments ;
; mem_dq[32]               ; Incomplete set of assignments ;
; mem_dq[33]               ; Incomplete set of assignments ;
; mem_dq[34]               ; Incomplete set of assignments ;
; mem_dq[35]               ; Incomplete set of assignments ;
; mem_dq[36]               ; Incomplete set of assignments ;
; mem_dq[37]               ; Incomplete set of assignments ;
; mem_dq[38]               ; Incomplete set of assignments ;
; mem_dq[39]               ; Incomplete set of assignments ;
; mem_dq[40]               ; Incomplete set of assignments ;
; mem_dq[41]               ; Incomplete set of assignments ;
; mem_dq[42]               ; Incomplete set of assignments ;
; mem_dq[43]               ; Incomplete set of assignments ;
; mem_dq[44]               ; Incomplete set of assignments ;
; mem_dq[45]               ; Incomplete set of assignments ;
; mem_dq[46]               ; Incomplete set of assignments ;
; mem_dq[47]               ; Incomplete set of assignments ;
; mem_dq[48]               ; Incomplete set of assignments ;
; mem_dq[49]               ; Incomplete set of assignments ;
; mem_dq[50]               ; Incomplete set of assignments ;
; mem_dq[51]               ; Incomplete set of assignments ;
; mem_dq[52]               ; Incomplete set of assignments ;
; mem_dq[53]               ; Incomplete set of assignments ;
; mem_dq[54]               ; Incomplete set of assignments ;
; mem_dq[55]               ; Incomplete set of assignments ;
; mem_dq[56]               ; Incomplete set of assignments ;
; mem_dq[57]               ; Incomplete set of assignments ;
; mem_dq[58]               ; Incomplete set of assignments ;
; mem_dq[59]               ; Incomplete set of assignments ;
; mem_dq[60]               ; Incomplete set of assignments ;
; mem_dq[61]               ; Incomplete set of assignments ;
; mem_dq[62]               ; Incomplete set of assignments ;
; mem_dq[63]               ; Incomplete set of assignments ;
; mem_dqs[0]               ; Incomplete set of assignments ;
; mem_dqs[1]               ; Incomplete set of assignments ;
; mem_dqs[2]               ; Incomplete set of assignments ;
; mem_dqs[3]               ; Incomplete set of assignments ;
; mem_dqs[4]               ; Incomplete set of assignments ;
; mem_dqs[5]               ; Incomplete set of assignments ;
; mem_dqs[6]               ; Incomplete set of assignments ;
; mem_dqs[7]               ; Incomplete set of assignments ;
; mem_dqs_n[0]             ; Incomplete set of assignments ;
; mem_dqs_n[1]             ; Incomplete set of assignments ;
; mem_dqs_n[2]             ; Incomplete set of assignments ;
; mem_dqs_n[3]             ; Incomplete set of assignments ;
; mem_dqs_n[4]             ; Incomplete set of assignments ;
; mem_dqs_n[5]             ; Incomplete set of assignments ;
; mem_dqs_n[6]             ; Incomplete set of assignments ;
; mem_dqs_n[7]             ; Incomplete set of assignments ;
; oct_rzqin                ; Incomplete set of assignments ;
; pll_ref_clk              ; Incomplete set of assignments ;
; global_reset_n           ; Incomplete set of assignments ;
; local_refresh_chip[0]    ; Incomplete set of assignments ;
; soft_reset_n             ; Incomplete set of assignments ;
+--------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                    ;
+--------------------------------------+------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                  ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                  ;                            ;                          ;
; Routing (by net)                     ;                  ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                  ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                ;                            ;                          ;
+--------------------------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7,840 / 234,720        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 7,840                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,841 / 234,720        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 2,360                  ;       ;
;         [b] ALMs used for LUT logic                         ; 2,158                  ;       ;
;         [c] ALMs used for registers                         ; 3,243                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 80                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 234,720            ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 234,720            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ;       ;
;         [c] Due to LAB input limits                         ; 0                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; No fit                 ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 915 / 23,472           ; 4 %   ;
;     -- Logic LABs                                           ; 907                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 8                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 9,017                  ;       ;
;     -- 7 input functions                                    ; 44                     ;       ;
;     -- 6 input functions                                    ; 1,901                  ;       ;
;     -- 5 input functions                                    ; 1,196                  ;       ;
;     -- 4 input functions                                    ; 1,497                  ;       ;
;     -- <=3 input functions                                  ; 4,379                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 416                    ;       ;
; Memory ALUT usage                                           ; 218                    ;       ;
;     -- 64-address deep                                      ; 113                    ;       ;
;     -- 32-address deep                                      ; 9                      ;       ;
;     -- 16-address deep                                      ; 96                     ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 11,204                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 11,349 / 469,440       ; 2 %   ;
;         -- Secondary logic registers                        ; 0 / 469,440            ; 0 %   ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 11,204                 ;       ;
;         -- Routing optimization registers                   ; 0                      ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 127 / 664              ; 19 %  ;
;     -- Clock pins                                           ; 0 / 32                 ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 61                 ; 0 %   ;
; I/O registers                                               ; 146                    ;       ;
;                                                             ;                        ;       ;
; Global signals                                              ; 0                      ;       ;
; M20K blocks                                                 ; 52 / 2,560             ; 2 %   ;
; Total MLAB memory bits                                      ; 7,544                  ;       ;
; Total block memory bits                                     ; 261,376 / 52,428,800   ; < 1 % ;
; Total block memory implementation bits                      ; 1,064,960 / 52,428,800 ; 2 %   ;
; Total DSP Blocks                                            ; 0 / 256                ; 0 %   ;
; Fractional PLLs                                             ; 1 / 28                 ; 4 %   ;
; Global clocks                                               ; 0 / 16                 ; 0 %   ;
; Quadrant clocks                                             ; 0 / 92                 ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 306                ; 0 %   ;
; SERDES transmitters                                         ; 0 / 210                ; 0 %   ;
; SERDES receivers                                            ; 0 / 210                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 24                 ; 0 %   ;
; 10G RX PCSs                                                 ; 0 / 24                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 24                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 24                 ; 0 %   ;
; 10G TX PCSs                                                 ; 0 / 24                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 24                 ; 0 %   ;
; CHANNEL PLLs                                                ; 0 / 24                 ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 16                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                  ; 25 %  ;
; Maximum fan-out                                             ; 8732                   ;       ;
; Highest non-global fan-out                                  ; 8732                   ;       ;
; Total fan-out                                               ; 90959                  ;       ;
; Average fan-out                                             ; 3.94                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                     ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                  ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; global_reset_n        ; Unassigned ; --       ; 723                   ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; local_refresh_chip[0] ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; local_refresh_req     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; oct_rzqin             ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; pll_ref_clk           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; soft_reset_n          ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------------------+------------+----------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------+------------+----------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                     ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block                                                                ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------------+------------+----------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; drv_status_fail          ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; drv_status_pass          ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; drv_status_test_complete ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; local_cal_fail           ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; local_cal_success        ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; local_init_done          ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; local_refresh_ack        ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[0]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[10]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[11]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[12]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[13]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[1]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[2]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[3]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[4]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[5]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[6]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[7]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[8]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_a[9]                 ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ba[0]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ba[1]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ba[2]                ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_cas_n[0]             ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ck[0]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ck_n[0]              ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_cke[0]               ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_cs_n[0]              ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[0]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[1]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[2]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[3]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[4]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[5]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[6]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_dm[7]                ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_odt[0]               ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_ras_n[0]             ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_reset_n              ; Unassigned ; --       ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; mem_we_n[0]              ; Unassigned ; --       ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------------------+------------+----------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block                                                                ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; mem_dq[0]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[10]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[11]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[12]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[13]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[14]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[15]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[16]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[17]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[18]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[19]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[1]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[20]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[21]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[22]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[23]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[24]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[25]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[26]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[27]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[28]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[29]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[2]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[30]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[31]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[32]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[33]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[34]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[35]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[36]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[37]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[38]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[39]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[40]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[41]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[42]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[43]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[44]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[45]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[46]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[47]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[48]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[49]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[4]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[50]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[51]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[52]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[53]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[54]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[55]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[56]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[57]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dq[58]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe ;
; mem_dq[59]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe ;
; mem_dq[5]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[60]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe ;
; mem_dq[61]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe ;
; mem_dq[62]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[63]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[6]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe ;
; mem_dq[7]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe ;
; mem_dq[8]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe ;
; mem_dq[9]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe ;
; mem_dqs[0]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[1]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[2]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[3]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[4]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[5]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[6]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs[7]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe               ;
; mem_dqs_n[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[4] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[5] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[6] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
; mem_dqs_n[7] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar           ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 36 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; B2R      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B3R      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 7A       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 36 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 24 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; Unknown  ; 133            ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; A2       ; 692        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A3       ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A4       ; 704        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 706        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A7       ; 720        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 724        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A9       ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A10      ; 725        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 726        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A13      ; 757        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 758        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A16      ; 803        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 804        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A18      ;            ; 7D       ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A19      ; 810        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 814        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 947        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 948        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 952        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A24      ;            ; 8D       ; VCCIO8D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A25      ; 972        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 971        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A27      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A28      ; 978        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 1068       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A31      ; 1069       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 1070       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 1072       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 577        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA2      ; 576        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA5      ; 550        ; 4A       ; ^MSEL1                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AA6      ; 549        ; 4A       ; ^MSEL0                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA8      ; 500        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 497        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA10     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA12     ; 453        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 455        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 431        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 425        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AA18     ; 270        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA20     ; 249        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 246        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 224        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA23     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA24     ; 206        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA25     ; 179        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA27     ; 180        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA28     ; 147        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA29     ; 121        ; 3A       ; ^AS_DATA1                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AA30     ; 143        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA33     ; 89         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA34     ; 88         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB3      ; 575        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB4      ; 574        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB6      ; 527        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 526        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 523        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB9      ; 496        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB10     ; 474        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 475        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 452        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 454        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB14     ; 430        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB15     ; 424        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4D       ; VREFB4DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB18     ; 275        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB19     ; 274        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB20     ; 248        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 227        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 226        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB23     ; 183        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB24     ; 182        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB25     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AB26     ; 178        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB27     ; 146        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB28     ; 123        ; 3A       ; ^DCLK                           ; bidir  ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AB29     ; 142        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB30     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB31     ; 91         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB32     ; 90         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC1      ; 573        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC2      ; 572        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC5      ; 544        ; 4A       ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC6      ; 531        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC8      ; 522        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 499        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC11     ; 472        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC12     ; 449        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC14     ; 429        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 427        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC17     ; 401        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC18     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AC19     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC20     ; 251        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC21     ; 250        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC23     ; 229        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 195        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC26     ; 187        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC27     ; 118        ; 3A       ; ^nCSO                           ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AC28     ; 120        ; 3A       ; ^AS_DATA2                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AC29     ; 138        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC30     ; 139        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC33     ; 93         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC34     ; 92         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD3      ; 571        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD4      ; 570        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD6      ; 530        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 521        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 520        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD9      ; 498        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD11     ; 473        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 448        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD14     ; 428        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD15     ; 426        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD16     ; 410        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 400        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AD19     ;            ; 3D       ; VREFB3DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD20     ; 253        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD22     ; 231        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 228        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 194        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD25     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD26     ; 186        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD27     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD28     ; 145        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD29     ; 137        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD31     ; 95         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD32     ; 94         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE1      ; 569        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE2      ; 568        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE5      ; 547        ; 4A       ; ^CONF_DONE                      ; bidir  ;              ;                ; --           ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE7      ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AE8      ; 491        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE9      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE10     ; 476        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 477        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE13     ; 450        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 451        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE16     ; 411        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE18     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE19     ; 277        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 252        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE22     ; 230        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 233        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE25     ; 189        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 185        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE28     ; 144        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 136        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE30     ; 112        ; 3A       ; ^nCONFIG                        ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AE31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE33     ; 97         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE34     ; 96         ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF3      ; 567        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF4      ; 566        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 529        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 525        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 490        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 489        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 488        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 442        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 447        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 446        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 444        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 445        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 407        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 406        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 279        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 276        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 237        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 232        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 193        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 188        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 184        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF27     ; 119        ; 3A       ; ^AS_DATA3                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF28     ; 122        ; 3A       ; ^AS_DATA0, ASDO                 ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF29     ; 140        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF31     ; 99         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF32     ; 98         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG1      ; 565        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG2      ; 564        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG5      ; 553        ; 4A       ; ^MSEL4                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AG6      ; 528        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 524        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG8      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG9      ; 495        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 487        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG11     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG12     ; 443        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 436        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG15     ; 408        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 409        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG18     ; 278        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 265        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG21     ; 239        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 236        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG23     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG24     ; 192        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 191        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG27     ; 149        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG28     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AG29     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG30     ; 141        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG33     ; 101        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG34     ; 100        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH3      ; 563        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH4      ; 562        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH6      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH7      ;            ; --       ; VCCBAT                          ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; AH8      ; 493        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 494        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 486        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 485        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 439        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 437        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 441        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 440        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH16     ; 413        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 412        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 264        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH19     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH20     ; 243        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 238        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 235        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 234        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 171        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 190        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 151        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 148        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AH29     ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH30     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH31     ; 103        ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH32     ; 102        ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ1      ; 561        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ2      ; 560        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ5      ; 552        ; 4A       ; ^MSEL3                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AJ6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ8      ; 492        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ; 511        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ11     ; 484        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 438        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ14     ; 463        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ; 415        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ16     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ17     ; 417        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ; 267        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ20     ; 241        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 242        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ23     ; 169        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ; 170        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ26     ; 150        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 153        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ29     ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AJ30     ; 114        ; 3A       ; #TMS                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AJ31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ33     ; 105        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ34     ; 104        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK3      ; 559        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK4      ; 558        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK6      ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AK7      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AK8      ; 533        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 510        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK10     ; 509        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 508        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 465        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 464        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 462        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK15     ; 414        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK16     ; 416        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK17     ; 263        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 262        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 266        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK20     ; 240        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 219        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 218        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 168        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 166        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK25     ; 167        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 154        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 155        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 152        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 117        ; 3A       ; #TDO                            ; output ;              ;                ; --           ;                 ; --       ; --           ;
; AK30     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK31     ; 107        ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK32     ; 106        ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL1      ; 557        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL2      ; 556        ; B0R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL5      ; 551        ; 4A       ; ^MSEL2                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AL6      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL7      ; 535        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 532        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL9      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL10     ; 515        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 513        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL12     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL13     ; 467        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL14     ; 461        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL15     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL16     ; 418        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL17     ; 261        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL18     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL19     ; 259        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL20     ;            ; --       ; VCCPD3CD                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AL21     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL22     ; 213        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL23     ; 165        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL24     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL25     ; 159        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL26     ; 157        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL27     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL28     ; 134        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL29     ; 116        ; 3A       ; #TDI                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AL30     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL31     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL33     ; 109        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL34     ; 108        ; B0L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM3      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM4      ; 546        ; 4A       ; ^nSTATUS                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM5      ; 542        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM6      ; 543        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 534        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM8      ;            ; --       ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM9      ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM10     ; 514        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM11     ; 512        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM12     ;            ; --       ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM13     ; 466        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM14     ; 460        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM15     ;            ; 4D       ; VCCIO4D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM16     ; 419        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM17     ; 260        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM18     ; 258        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM19     ; 217        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM20     ; 216        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM22     ; 212        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM23     ; 164        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM24     ;            ; --       ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM25     ; 158        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM26     ; 156        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM27     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM28     ; 135        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM29     ;            ; --       ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM30     ; 126        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM31     ; 127        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM34     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN1      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN2      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN3      ; 545        ; 4A       ; ^nCE                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN4      ; 539        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN5      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN6      ; 541        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN7      ; 537        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN8      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN9      ; 517        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN10     ; 519        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN11     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN12     ; 471        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN13     ; 469        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN14     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN15     ; 423        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN16     ; 421        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN17     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN18     ; 257        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN19     ; 215        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN20     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN21     ; 209        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN22     ; 211        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN23     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN24     ; 163        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN25     ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN26     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN27     ; 133        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN28     ; 131        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN29     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN30     ; 129        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN31     ; 115        ; 3A       ; #TCK                            ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AN32     ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN33     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN34     ;            ;          ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP2      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP3      ; 548        ; 4A       ; ^nIO_PULLUP                     ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AP4      ; 538        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP5      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP6      ; 540        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 536        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP8      ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP9      ; 516        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP10     ; 518        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP11     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP12     ; 470        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP13     ; 468        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP14     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP15     ; 422        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP16     ; 420        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP17     ;            ; 3D       ; VCCIO3D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP18     ; 256        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP19     ; 214        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP20     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP21     ; 208        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP22     ; 210        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP24     ; 162        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP25     ; 160        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP27     ; 132        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 130        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP30     ; 128        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 125        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 124        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP33     ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B1       ; 689        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 691        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B4       ; 703        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B5       ; 705        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B7       ; 719        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 723        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B10      ; 728        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 729        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B13      ; 762        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B14      ; 756        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B16      ; 760        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 806        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B19      ; 809        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 813        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B22      ; 950        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 951        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B25      ; 974        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 975        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B28      ; 977        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B29      ; 1067       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B31      ; 1074       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B32      ; 1071       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B34      ; 1076       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C2       ; 690        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 694        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 702        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C5       ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; C6       ; 721        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 722        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; --       ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C9       ; 736        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 727        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 730        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 770        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 761        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; --       ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C15      ; 755        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 759        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 805        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C18      ;            ; --       ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C19      ; 812        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7D       ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C21      ; 949        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 956        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 957        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ; --       ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C25      ; 973        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C27      ; 976        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C28      ; 981        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; C30      ;            ; --       ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C31      ; 1073       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 1077       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 1078       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C34      ; 1075       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D1       ; 688        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D3       ; 693        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D4       ; 701        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D6       ; 699        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 700        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D9       ; 735        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 741        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D12      ; 769        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 773        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D15      ; 766        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 764        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D18      ; 807        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D19      ; 811        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D21      ; 836        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 955        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D24      ; 958        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 1012       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D27      ; 980        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D28      ; 982        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D29      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D30      ; 1080       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 1084       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D33      ; 1086       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 1089       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 687        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 685        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 686        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 695        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 696        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 698        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 731        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 732        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 740        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 739        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 742        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 767        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 774        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 778        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 765        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 763        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 823        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 826        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 808        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 838        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 835        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 968        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E23      ; 954        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 953        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E25      ; 1011       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E26      ; 1010       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 979        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E28      ; 1016       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E29      ; 1082       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E30      ; 1079       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E31      ; 1083       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E32      ; 1085       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E34      ; 1090       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F3       ; 683        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F4       ; 684        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 697        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F6       ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F8       ; 737        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 738        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F11      ; 772        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F12      ; 768        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F14      ; 777        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 776        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F17      ; 824        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F18      ; 825        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F20      ; 837        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 832        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F23      ; 967        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F24      ; 1008       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F26      ; 1009       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F27      ; 1015       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F29      ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; F30      ; 1081       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F31      ; 1088       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F32      ; 1087       ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G1       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G7       ; 733        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 734        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 754        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G10      ; 753        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 771        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 786        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 792        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G14      ; 794        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 775        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 798        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 822        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G19      ; 820        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G20      ; 834        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 831        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 966        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 970        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 1007       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G25      ; 998        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G26      ; 999        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G27      ; 1000       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G28      ; 1014       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G29      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G34      ;            ;          ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H3       ; 607        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H4       ; 606        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; H8       ; 716        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H10      ; 752        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 785        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H13      ; 791        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 793        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H16      ; 797        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 821        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H19      ; 819        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 833        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H22      ; 965        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H23      ; 969        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H25      ; 997        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H26      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H28      ; 1013       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H29      ; 1018       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H31      ; 59         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H32      ; 58         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J1       ; 605        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J2       ; 604        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J5       ; 682        ; 7A       ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J6       ; 714        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 718        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 715        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 750        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 751        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J12      ; 788        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 796        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 795        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 799        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 817        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; 7D       ; VREFB7DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J18      ; 816        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 815        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 830        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J21      ; 827        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 828        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J23      ;            ; 8D       ; VREFB8DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J24      ; 986        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J25      ; 987        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J26      ; 988        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 996        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J28      ; 1004       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J29      ; 1017       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J30      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; J31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J33      ; 61         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J34      ; 60         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K3       ; 603        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K4       ; 602        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K6       ; 713        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K7       ; 717        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K9       ; 749        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K12      ; 787        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 802        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K14      ; 801        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K15      ; 800        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 818        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K17      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; K19      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K21      ; 829        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K22      ; 964        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K24      ; 984        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K25      ; 985        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K27      ; 995        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K28      ; 1003       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K29      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K31      ; 63         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K32      ; 62         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L1       ; 601        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L2       ; 600        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L6       ; 710        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L7       ; 709        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 712        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 748        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 747        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L11      ; 780        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 789        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L13      ; 790        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L22      ; 962        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L23      ; 963        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L24      ; 983        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L25      ; 989        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L26      ; 990        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L27      ; 1001       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L28      ; 1005       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L29      ; 1006       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L33      ; 65         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L34      ; 64         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M3       ; 599        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M4       ; 598        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M8       ; 711        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 708        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; M12      ; 779        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M22      ; 961        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M23      ; 960        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M24      ; 959        ; 8D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M26      ; 994        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M27      ; 1002       ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M31      ; 67         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M32      ; 66         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N1       ; 597        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N2       ; 596        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N6       ; 608        ; B1R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N7       ; 609        ; B1R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N9       ; 707        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 745        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 781        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 783        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N13      ; 784        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N23      ; 197        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N24      ; 196        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N25      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; N26      ; 993        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N28      ; 56         ; B1L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N29      ; 57         ; B1L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N30      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N33      ; 69         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N34      ; 68         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P3       ; 595        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P4       ; 594        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P10      ; 746        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 782        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P24      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P25      ; 991        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P26      ; 992        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P29      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P30      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P31      ; 71         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P32      ; 70         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R1       ; 593        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R2       ; 592        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R5       ; 582        ; B1R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R6       ; 583        ; B1R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; R9       ; 744        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 503        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R11      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R23      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R24      ; 201        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R25      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R26      ; 198        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R27      ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R29      ; 82         ; B1L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R30      ; 83         ; B1L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R33      ; 73         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R34      ; 72         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T3       ; 591        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T4       ; 590        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; T9       ; 743        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 502        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T17      ;            ;          ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T22      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T23      ; 200        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T24      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T25      ; 199        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T27      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T29      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T31      ; 75         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T32      ; 74         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U1       ; 589        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U2       ; 588        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U6       ; 580        ; B0R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U7       ; 581        ; B0R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U9       ; 507        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 481        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 480        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 457        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 456        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U22      ; 221        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U24      ; 203        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U25      ; 172        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U26      ; 173        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U27      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U28      ; 84         ; B0L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U29      ; 85         ; B0L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U33      ; 77         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U34      ; 76         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V3       ; 587        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V4       ; 586        ; B1R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V9       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V10      ; 506        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 479        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V13      ; 435        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V21      ;            ; --       ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V22      ; 220        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V23      ; 202        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V24      ; 205        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V25      ; 177        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V27      ;            ; --       ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V29      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V30      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V31      ; 79         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V32      ; 78         ; B1L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W1       ; 585        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W2       ; 584        ; B1R      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W5       ; 554        ; B0R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W6       ; 555        ; B0R      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; W9       ; 505        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W10      ; 504        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 478        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 458        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 434        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W14      ; 433        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 405        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 404        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 402        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 273        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W19      ; 269        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 244        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W21      ; 245        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 223        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W24      ; 204        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W25      ; 175        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W26      ; 176        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W27      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; W28      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W29      ; 110        ; B0L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W30      ; 111        ; B0L      ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W31      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W32      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W33      ; 81         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W34      ; 80         ; B1L      ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y3       ; 579        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y4       ; 578        ; B0R      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y9       ; 501        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 483        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 482        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y12      ; 459        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y13      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y14      ; 432        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y16      ; 403        ; 4D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 271        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 272        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 268        ; 3D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y21      ; 247        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 222        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y23      ; 225        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y24      ; 207        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y25      ; 174        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y26      ; 181        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y27      ; 113        ; 3A       ; #TRST                           ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y29      ;            ;          ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y31      ; 87         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y32      ; 86         ; B0L      ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y33      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+
; DLL                                                                                         ; Location ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+---------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_wys_m ; --       ; Low Jitter           ; 1280                    ; normal                 ;
+---------------------------------------------------------------------------------------------+----------+----------------------+-------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+
; Compilation Hierarchy Node                                                                                                                                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Library Name                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+
; |mem_if_ddr3_emif_0_example_design_example                                                                                                                                 ; 7162.0 (157.4)       ; 7925.0 (157.5)                   ; 763.0 (0.1)                                       ; 0.0 (0.0)                        ; 165.5 (0.0)          ; 9017 (528)          ; 11204 (0)                 ; 146 (146)     ; 261376            ; 0          ; 127  ; 0            ; |mem_if_ddr3_emif_0_example_design_example                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;    |mem_if_ddr3_emif_0_example_design_example_d0:d0|                                                                                                                       ; 152.3 (0.0)          ; 165.5 (0.0)                      ; 13.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 318 (0)             ; 182 (0)                   ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0                                                                                                                                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;       |driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|                                                                                                           ; 152.3 (0.7)          ; 165.5 (1.0)                      ; 13.2 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 318 (3)             ; 182 (0)                   ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0                                                                                                                                                                                                                                                                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;          |addr_gen:addr_gen_inst|                                                                                                                                          ; 10.3 (1.3)           ; 10.7 (1.5)                       ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (3)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst                                                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;             |rand_seq_addr_gen:rand_seq_addr_gen_inst|                                                                                                                     ; 9.0 (1.2)            ; 9.2 (1.2)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (2)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst                                                                                                                                                                                                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                |rand_num_gen:rand_seq_prob|                                                                                                                                ; 7.8 (2.1)            ; 8.0 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (4)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob                                                                                                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |lfsr:random_gen.lfsr_inst|                                                                                                                              ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob|lfsr:random_gen.lfsr_inst                                                                                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;          |avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|                                                                                        ; 14.2 (3.1)           ; 14.6 (3.3)                       ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (8)              ; 24 (4)                    ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |scfifo_wrapper:avalon_traffic_fifo|                                                                                                                           ; 11.0 (1.3)           ; 11.2 (1.3)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (2)              ; 20 (3)                    ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo                                                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                |scfifo:scfifo_inst|                                                                                                                                        ; 9.7 (0.0)            ; 9.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 17 (0)                    ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                                                       ; work                                      ;
;                   |scfifo_n5f1:auto_generated|                                                                                                                             ; 9.7 (0.7)            ; 9.9 (0.7)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (1)              ; 17 (1)                    ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated                                                                                                                                                                                                                            ; work                                      ;
;                      |a_dpfifo_lvb1:dpfifo|                                                                                                                                ; 9.0 (4.9)            ; 9.2 (5.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (10)             ; 16 (8)                    ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo                                                                                                                                                                                                       ; work                                      ;
;                         |altsyncram_r2j1:FIFOram|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|altsyncram_r2j1:FIFOram                                                                                                                                                                               ; work                                      ;
;                         |cntr_hhb:rd_ptr_msb|                                                                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|cntr_hhb:rd_ptr_msb                                                                                                                                                                                   ; work                                      ;
;                         |cntr_ihb:wr_ptr|                                                                                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|cntr_ihb:wr_ptr                                                                                                                                                                                       ; work                                      ;
;                         |cntr_uh7:usedw_counter|                                                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|cntr_uh7:usedw_counter                                                                                                                                                                                ; work                                      ;
;          |driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|                                                                                                        ; 115.1 (74.4)         ; 126.3 (82.2)                     ; 11.2 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (161)           ; 120 (72)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst                                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|                                                                                             ; 12.5 (12.5)          ; 13.1 (13.1)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst                                                                                                                                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;             |single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst|                                                                                           ; 12.2 (12.2)          ; 13.5 (13.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst                                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;             |template_stage:template_stage_inst|                                                                                                                           ; 16.1 (16.1)          ; 17.5 (17.5)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|template_stage:template_stage_inst                                                                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;          |read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|                                                                                                    ; 5.4 (0.3)            ; 5.5 (0.3)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 10 (1)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |scfifo_wrapper:written_data_fifo|                                                                                                                             ; 5.1 (0.4)            ; 5.2 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo                                                                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |scfifo:scfifo_inst|                                                                                                                                        ; 4.7 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                                                                     ; work                                      ;
;                   |scfifo_kbf1:auto_generated|                                                                                                                             ; 4.7 (0.5)            ; 4.7 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 8 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated                                                                                                                                                                                                                                          ; work                                      ;
;                      |a_dpfifo_54c1:dpfifo|                                                                                                                                ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated|a_dpfifo_54c1:dpfifo                                                                                                                                                                                                                     ; work                                      ;
;                         |a_fefifo_1cf:fifo_state|                                                                                                                          ; 4.2 (1.7)            ; 4.2 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (3)               ; 7 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated|a_dpfifo_54c1:dpfifo|a_fefifo_1cf:fifo_state                                                                                                                                                                                             ; work                                      ;
;                            |cntr_0i7:count_usedw|                                                                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated|a_dpfifo_54c1:dpfifo|a_fefifo_1cf:fifo_state|cntr_0i7:count_usedw                                                                                                                                                                        ; work                                      ;
;          |reset_sync:ureset_driver_clk|                                                                                                                                    ; 2.1 (2.1)            ; 2.9 (2.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk                                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |scfifo_wrapper:addr_burstcount_fifo|                                                                                                                             ; 4.6 (0.2)            ; 4.6 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo                                                                                                                                                                                                                                                                                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;             |scfifo:scfifo_inst|                                                                                                                                           ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                                                                                                                               ; work                                      ;
;                |scfifo_s3f1:auto_generated|                                                                                                                                ; 4.3 (0.0)            ; 4.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_s3f1:auto_generated                                                                                                                                                                                                                                                                                                    ; work                                      ;
;                   |a_dpfifo_qtb1:dpfifo|                                                                                                                                   ; 4.3 (2.7)            ; 4.3 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_s3f1:auto_generated|a_dpfifo_qtb1:dpfifo                                                                                                                                                                                                                                                                               ; work                                      ;
;                      |cntr_uh7:usedw_counter|                                                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_s3f1:auto_generated|a_dpfifo_qtb1:dpfifo|cntr_uh7:usedw_counter                                                                                                                                                                                                                                                        ; work                                      ;
;    |mem_if_ddr3_emif_0_example_design_example_if0:if0|                                                                                                                     ; 5900.6 (0.0)         ; 6547.2 (0.0)                     ; 646.7 (0.0)                                       ; 0.0 (0.0)                        ; 165.5 (0.0)          ; 6794 (0)            ; 9462 (0)                  ; 0 (0)         ; 260640            ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;       |afi_mux_ddr3_ddrx:m0|                                                                                                                                               ; 48.1 (48.1)          ; 52.2 (52.2)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0                                                                                                                                                                                                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;       |altera_mem_if_dll_stratixv:dll0|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0                                                                                                                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;       |altera_mem_if_oct_stratixv:oct0|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0                                                                                                                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;       |mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|                                                                                                                ; 666.1 (0.0)          ; 753.3 (0.0)                      ; 87.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 832 (0)             ; 1138 (0)                  ; 0 (0)         ; 36896             ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0                                                                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |alt_mem_if_nextgen_ddr3_controller_core:ng0|                                                                                                                     ; 666.1 (0.0)          ; 753.3 (0.0)                      ; 87.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 832 (0)             ; 1138 (0)                  ; 0 (0)         ; 36896             ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0                                                                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|                                                                                              ; 666.1 (0.0)          ; 753.3 (0.0)                      ; 87.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 832 (0)             ; 1138 (0)                  ; 0 (0)         ; 36896             ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |alt_mem_ddrx_controller:controller_inst|                                                                                                                   ; 666.1 (0.4)          ; 753.3 (0.5)                      ; 87.2 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 832 (0)             ; 1138 (1)                  ; 0 (0)         ; 36896             ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                                                          ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                                                                        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|                                                                                       ; 1.3 (0.3)            ; 1.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                         |alt_mem_ddrx_ddr3_odt_gen:ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst|                                                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|alt_mem_ddrx_ddr3_odt_gen:ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_arbiter:arbiter_inst|                                                                                                                      ; 12.7 (12.7)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                                                                  ; 22.0 (22.0)          ; 22.2 (22.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                                                                      ; 9.6 (9.6)            ; 10.0 (10.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|                                                                              ; 216.2 (25.0)         ; 275.8 (31.6)                     ; 59.5 (6.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 576 (64)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|                                                                                     ; 24.2 (24.2)          ; 30.8 (30.8)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|                                                                                     ; 24.1 (24.1)          ; 30.7 (30.7)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst|                                                                                     ; 23.8 (23.8)          ; 30.4 (30.4)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[2].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst|                                                                                     ; 23.7 (23.7)          ; 30.3 (30.3)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[3].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[4].encoder_inst|                                                                                     ; 24.0 (24.0)          ; 30.6 (30.6)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[4].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[5].encoder_inst|                                                                                     ; 24.1 (24.1)          ; 30.7 (30.7)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[5].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[6].encoder_inst|                                                                                     ; 23.7 (23.7)          ; 30.3 (30.3)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[6].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[7].encoder_inst|                                                                                     ; 23.7 (23.7)          ; 30.3 (30.3)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[7].encoder_inst                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_input_if:input_if_inst|                                                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                                                                ; 33.5 (33.5)          ; 34.8 (34.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                                                                ; 21.7 (6.0)           ; 22.7 (6.3)                       ; 0.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (12)             ; 30 (7)                    ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                                                                   ; 15.7 (1.3)           ; 16.3 (1.3)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (3)              ; 23 (0)                    ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                         |scfifo:gen_fifo_instance.scfifo_component|                                                                                                        ; 14.5 (0.0)           ; 15.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 23 (0)                    ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                                 ; work                                      ;
;                            |scfifo_2ue1:auto_generated|                                                                                                                    ; 14.5 (0.0)           ; 15.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 23 (0)                    ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated                                                                                      ; work                                      ;
;                               |a_dpfifo_b9e1:dpfifo|                                                                                                                       ; 14.5 (8.8)           ; 15.1 (9.4)                       ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (17)             ; 23 (12)                   ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo                                                                 ; work                                      ;
;                                  |altsyncram_4jo1:FIFOram|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|altsyncram_4jo1:FIFOram                                         ; work                                      ;
;                                  |cntr_ihb:rd_ptr_msb|                                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|cntr_ihb:rd_ptr_msb                                             ; work                                      ;
;                                  |cntr_jhb:wr_ptr|                                                                                                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|cntr_jhb:wr_ptr                                                 ; work                                      ;
;                                  |cntr_vh7:usedw_counter|                                                                                                                  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|cntr_vh7:usedw_counter                                          ; work                                      ;
;                   |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                                                          ; 17.1 (17.1)          ; 19.4 (19.4)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_sideband:sideband_inst|                                                                                                                    ; 26.2 (26.2)          ; 29.1 (29.1)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_tbp:tbp_inst|                                                                                                                              ; 58.0 (58.0)          ; 62.8 (62.8)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_timing_param:timing_param_inst|                                                                                                            ; 4.0 (4.0)            ; 5.4 (5.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_timing_param:timing_param_inst                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                   |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                                                                ; 237.8 (20.8)         ; 250.7 (21.0)                     ; 12.9 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 455 (34)            ; 230 (5)                   ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                    ; work                                      ;
;                            |altsyncram_9702:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated                     ; work                                      ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                  ; work                                      ;
;                            |altsyncram_da02:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated                   ; work                                      ;
;                      |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                                                              ; 7.9 (7.9)            ; 8.8 (8.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                                                              ; 169.1 (158.1)        ; 177.2 (165.1)                    ; 8.2 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 347 (331)           ; 149 (133)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                         |alt_mem_ddrx_list:burstcount_list|                                                                                                                ; 11.0 (11.0)          ; 12.2 (12.2)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                                                                     ; 19.2 (19.2)          ; 20.9 (20.9)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                      |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                                                           ; 20.8 (20.8)          ; 22.7 (22.7)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;       |mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|                                                                                                      ; 346.5 (0.0)          ; 390.1 (0.0)                      ; 43.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 550 (0)             ; 457 (0)                   ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster                                                                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_avalon_packets_to_master:transacto|                                                                                                                       ; 114.0 (0.0)          ; 128.3 (0.0)                      ; 14.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 188 (0)             ; 139 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |packets_to_master:p2m|                                                                                                                                        ; 114.0 (114.0)        ; 128.3 (128.3)                    ; 14.4 (14.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 188 (188)           ; 139 (139)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_avalon_sc_fifo:fifo|                                                                                                                                      ; 15.8 (15.8)          ; 17.3 (17.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 24 (24)                   ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |altsyncram:mem_rtl_0|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                               ; work                                      ;
;                |altsyncram_8er1:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_8er1:auto_generated                                                                                                                                                                                                                                                                                                ; work                                      ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                                                                                           ; 8.4 (8.4)            ; 9.7 (9.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                                                                                                ; 195.6 (0.0)          ; 220.7 (0.0)                      ; 25.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 298 (0)             ; 264 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                                                                                            ; 195.6 (0.0)          ; 220.7 (0.0)                      ; 25.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 298 (0)             ; 264 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                                                                                               ; 19.0 (8.0)           ; 23.2 (10.1)                      ; 4.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 47 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                                                                                            ; 8.2 (8.2)            ; 9.2 (9.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                         ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                 ; work                                      ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                         ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                 ; work                                      ;
;                |altera_jtag_src_crosser:source_crosser|                                                                                                                    ; 10.2 (6.5)           ; 12.7 (8.0)                       ; 2.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_jtag_control_signal_crosser:crosser|                                                                                                             ; 3.7 (0.7)            ; 4.7 (0.8)                        ; 0.9 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |altera_std_synchronizer:synchronizer|                                                                                                                ; 3.0 (3.0)            ; 3.8 (3.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer                                                                                                                                     ; work                                      ;
;                |altera_jtag_streaming:jtag_streaming|                                                                                                                      ; 165.2 (154.8)        ; 183.4 (170.7)                    ; 18.2 (15.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 290 (278)           ; 187 (168)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                                                                                           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                                                                                             ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_jtag_sld_node:node|                                                                                                                              ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                      |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                                                                                   ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                                                                           ; work                                      ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                                                                                               ; 2.3 (2.3)            ; 3.1 (3.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                                                                                                                                                              ; work                                      ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                                                                                                      ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                                                                                                                                                     ; work                                      ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                                                                                                                                                             ; work                                      ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                                                                                                   ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                                                                                                                                                                  ; work                                      ;
;                |altera_std_synchronizer:synchronizer|                                                                                                                      ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                                                                                                                                                       ; work                                      ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                                                                                           ; 11.5 (11.5)          ; 12.4 (12.4)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_reset_controller:rst_controller|                                                                                                                          ; 1.2 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                   ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;       |mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|                                                                                                                ; 1966.2 (0.0)         ; 2320.7 (0.0)                     ; 354.5 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1511 (0)            ; 4193 (0)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0                                                                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|                                                                                                 ; 1966.2 (4.2)         ; 2320.7 (4.2)                     ; 354.5 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1511 (8)            ; 4193 (8)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|                                                                        ; 24.9 (0.0)           ; 29.0 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 69 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_address|                                                                 ; 13.8 (13.8)          ; 16.6 (16.6)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_address                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_bank|                                                                    ; 3.1 (3.1)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_bank                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cas_n|                                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cas_n                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cke|                                                                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cke                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cs_n|                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_cs_n                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_odt|                                                                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_odt                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_ras_n|                                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_ras_n                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_rst_n|                                                                   ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_rst_n                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_we_n|                                                                    ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_datapath:uaddr_cmd_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:uaddr_cmd_shift_we_n                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|                                                                                        ; 618.6 (0.0)          ; 695.1 (0.0)                      ; 76.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 784 (0)             ; 1263 (0)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads                                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|                                                                         ; 88.2 (0.0)           ; 101.4 (0.0)                      ; 13.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 167 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altddio_out:clock_gen[0].umem_ck_pad|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                                                                                                                            ; work                                      ;
;                      |ddio_out_0se:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_0se:auto_generated                                                                                                ; work                                      ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|                                                                         ; 51.0 (5.6)           ; 59.5 (7.0)                       ; 8.5 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (0)              ; 98 (14)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr        ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 45.5 (45.5)          ; 52.5 (52.5)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr        ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|                                                                            ; 10.6 (0.9)           ; 12.4 (1.2)                       ; 1.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 21 (3)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 9.6 (9.6)            ; 11.2 (11.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucas_n_pad|                                                                           ; 3.9 (0.4)            ; 4.2 (0.5)                        ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucas_n_pad                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucas_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucas_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucke_pad|                                                                             ; 3.5 (0.4)            ; 4.2 (0.5)                        ; 0.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucke_pad                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucke_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr            ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucke_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr            ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucs_n_pad|                                                                            ; 4.0 (0.4)            ; 4.5 (0.5)                        ; 0.5 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucs_n_pad                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucs_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.6 (3.6)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucs_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uodt_pad|                                                                             ; 3.5 (0.4)            ; 4.2 (0.5)                        ; 0.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uodt_pad                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uodt_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr            ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uodt_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr            ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uras_n_pad|                                                                           ; 3.9 (0.4)            ; 4.2 (0.5)                        ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uras_n_pad                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uras_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uras_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uwe_n_pad|                                                                            ; 3.9 (0.4)            ; 4.2 (0.5)                        ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uwe_n_pad                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uwe_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:hr_to_fr           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uwe_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr           ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_non_ldc_pad:ureset_n_pad|                                                                     ; 3.7 (0.0)            ; 3.9 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_non_ldc_pad:ureset_n_pad                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:fr_ddio_out|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_non_ldc_pad:ureset_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:fr_ddio_out ; mem_if_ddr3_emif_0_example_design_example ;
;                      |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr|                                                                           ; 3.7 (3.7)            ; 3.9 (3.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_non_ldc_pad:ureset_n_pad|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:qr_to_hr    ; mem_if_ddr3_emif_0_example_design_example ;
;                   |mem_if_ddr3_emif_0_example_design_example_if0_p0_clock_pair_generator:clock_gen[0].uclk_generator|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_clock_pair_generator:clock_gen[0].uclk_generator                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                                                                        ; 4.0 (0.0)            ; 5.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.0 (4.0)            ; 5.2 (5.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|                                                                        ; 4.4 (0.0)            ; 5.5 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|                                                                        ; 4.2 (0.0)            ; 5.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altdq_dqs2_stratixv:altdq_dqs2_inst|                                                                                                                    ; 4.2 (4.2)            ; 5.3 (5.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:dq_qr_to_hr|                                                                              ; 376.3 (376.3)        ; 416.0 (416.0)                    ; 39.7 (39.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 512 (512)           ; 768 (768)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:dq_qr_to_hr                                                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:dqs_en_qr_to_hr|                                                                          ; 26.4 (26.4)          ; 31.0 (31.0)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:dqs_en_qr_to_hr                                                                                                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:oct_ena_qr_to_hr|                                                                         ; 21.8 (21.8)          ; 23.5 (23.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:oct_ena_qr_to_hr                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:wrdata_en_qr_to_hr|                                                                       ; 24.5 (24.5)          ; 27.7 (27.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:wrdata_en_qr_to_hr                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:wrdata_mask_qr_to_hr|                                                                     ; 47.0 (47.0)          ; 52.0 (52.0)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:wrdata_mask_qr_to_hr                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|                                                                                ; 1194.1 (666.6)       ; 1454.3 (818.5)                   ; 260.2 (151.9)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 664 (208)           ; 2576 (1672)               ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath                                                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[0].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[0].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[1].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[1].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[2].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[2].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[3].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[3].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[4].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[4].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[5].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[5].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[6].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[6].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[7].uread_fr_cycle_shifter|                                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:read_valid_predict[7].uread_fr_cycle_shifter                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[0].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[0].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[1].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[1].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[2].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[2].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[3].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[3].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[4].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[4].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[5].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[5].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[6].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[6].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[7].uread_read_fifo_hard|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[7].uread_read_fifo_hard                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 10.4 (10.4)          ; 12.4 (12.4)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 10.1 (10.1)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 10.1 (10.1)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 10.1 (10.1)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[0].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[1].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[2].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[3].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[4].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[5].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[6].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|                   ; 12.8 (8.6)           ; 13.2 (9.0)                       ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (8)              ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                   |lpm_decode:uvalid_select|                                                                                                                               ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select                                                                          ; work                                      ;
;                      |decode_i6f:auto_generated|                                                                                                                           ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated                                                ; work                                      ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[1].uread_valid_full_selector|                   ; 10.1 (10.1)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[1].uread_valid_full_selector                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[0].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector|                         ; 10.2 (10.2)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[1].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[2].uread_valid_selector|                         ; 9.9 (9.9)            ; 12.0 (12.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[2].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[3].uread_valid_selector|                         ; 9.8 (9.8)            ; 11.8 (11.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_valid_lfifo_sel[3].uread_valid_selector                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[0].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[0].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[1].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[1].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[2].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[2].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[3].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[3].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[4].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[4].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[5].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[5].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[6].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[6].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[7].read_enable_from_lfifo_qr_to_hr|                                        ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_buffering[7].read_enable_from_lfifo_qr_to_hr                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[0].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[0].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[1].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[1].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[2].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[2].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[3].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[3].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[4].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[4].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[5].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[5].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[6].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[6].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[7].vfifo_out_qr_to_hr|                                                 ; 3.4 (3.4)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_simple_ddio_out:read_valid_predict[7].vfifo_out_qr_to_hr                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|                                                                                                ; 31.4 (0.4)           ; 41.1 (0.5)                       ; 9.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 93 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset                                                                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk|                                                                                ; 5.8 (5.8)            ; 7.4 (7.4)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_avl_clk|                                                                                ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_avl_clk                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_ctl_reset_clk|                                                                          ; 4.9 (4.9)            ; 6.4 (6.4)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_ctl_reset_clk                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_hr_clk|                                                                                 ; 5.3 (5.3)            ; 6.8 (6.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_hr_clk                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_p2c_read_clk|                                                                           ; 4.5 (4.5)            ; 6.1 (6.1)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_p2c_read_clk                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_scc_clk|                                                                                ; 5.5 (5.5)            ; 7.0 (7.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_scc_clk                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_seq_clk|                                                                                ; 4.5 (4.5)            ; 6.0 (6.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_seq_clk                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|                                                                              ; 93.1 (8.0)           ; 97.1 (8.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (32)             ; 184 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_extender:afi_wdata_valid_extender|                                                               ; 10.1 (10.1)          ; 11.8 (11.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_extender:afi_wdata_valid_extender                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_extender:oct_ena_source_extender|                                                                ; 3.8 (3.8)            ; 5.3 (5.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_extender:oct_ena_source_extender                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_dm_shifter|                                                                          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_dm_shifter                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_dqs_en_shifter|                                                                      ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_dqs_en_shifter                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_wdata_shifter|                                                                       ; 64.0 (64.0)          ; 64.0 (64.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_write_datapath:uwrite_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_fr_cycle_shifter:afi_wdata_shifter                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;       |mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0                                                                                                                                                                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;       |mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|                                                                                                                ; 2873.6 (0.0)         ; 3031.0 (0.0)                     ; 157.4 (0.0)                                       ; 0.0 (0.0)                        ; 165.5 (0.0)          ; 3797 (0)            ; 3610 (0)                  ; 0 (0)         ; 223232            ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0                                                                                                                                                                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_avalon_mm_bridge:seq_bridge|                                                                                                                              ; 57.4 (57.4)          ; 62.9 (62.9)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 145 (145)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge                                                                                                                                                                                                                                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|                                                                                             ; 225.4 (225.1)        ; 246.7 (246.4)                    ; 21.3 (21.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 391 (391)           ; 299 (298)                 ; 0 (0)         ; 2048              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst                                                                                                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram                                                                                                                              ; work                                      ;
;                   |altsyncram_e9n1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram|altsyncram_e9n1:auto_generated                                                                                               ; work                                      ;
;             |altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram                                                                                                                              ; work                                      ;
;                   |altsyncram_e9n1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram|altsyncram_e9n1:auto_generated                                                                                               ; work                                      ;
;             |altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench:the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench|              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench:the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;          |altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|                                                                                                       ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 221184            ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;             |altsyncram:the_altsyncram|                                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 221184            ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                     ; work                                      ;
;                |altsyncram_7er1:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 221184            ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram|altsyncram_7er1:auto_generated                                                                                                                                                                                                                                                                      ; work                                      ;
;          |altera_mem_if_sequencer_rst:sequencer_rst|                                                                                                                       ; 7.4 (7.4)            ; 8.0 (8.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst                                                                                                                                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;          |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|                                                                            ; 233.3 (0.0)          ; 255.5 (0.0)                      ; 22.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 451 (0)             ; 220 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_data_mgr_inst_avl_agent_rsp_fifo|                                                                                             ; 3.9 (3.9)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_mem_s1_agent_rsp_fifo|                                                                                                        ; 6.1 (6.1)            ; 6.8 (6.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo|                                                                                              ; 4.0 (4.0)            ; 4.4 (4.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_agent_rsp_fifo|                                                                                             ; 5.2 (5.2)            ; 5.8 (5.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_rw_mgr_inst_avl_agent_rsp_fifo|                                                                                               ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_agent_rsp_fifo|                                                                                              ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:sequencer_trk_mgr_inst_trks_agent_rsp_fifo|                                                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_trk_mgr_inst_trks_agent_rsp_fifo                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_avalon_sc_fifo:trk_mm_bridge_s0_agent_rsp_fifo|                                                                                                        ; 6.0 (6.0)            ; 6.8 (6.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_agent:cpu_inst_data_master_agent|                                                                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_data_master_agent                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_agent:cpu_inst_instruction_master_agent|                                                                                                 ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_instruction_master_agent                                                                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_agent:seq_bridge_m0_agent|                                                                                                               ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:seq_bridge_m0_agent                                                                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_agent:sequencer_trk_mgr_inst_trkm_agent|                                                                                                 ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sequencer_trk_mgr_inst_trkm_agent                                                                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_agent:trk_mm_bridge_m0_agent|                                                                                                            ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:trk_mm_bridge_m0_agent                                                                                                                                                                                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_translator:cpu_inst_data_master_translator|                                                                                              ; 5.6 (5.6)            ; 6.3 (6.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_data_master_translator                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_translator:cpu_inst_instruction_master_translator|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_inst_instruction_master_translator                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator|                                                                                       ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_agent:sequencer_phy_mgr_inst_avl_agent|                                                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_phy_mgr_inst_avl_agent                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_agent:sequencer_reg_file_inst_avl_agent|                                                                                                  ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_agent                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent|                                                                                                    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_agent:sequencer_scc_mgr_inst_avl_agent|                                                                                                   ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_agent:trk_mm_bridge_s0_agent|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:trk_mm_bridge_s0_agent                                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_data_mgr_inst_avl_translator|                                                                                        ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_data_mgr_inst_avl_translator                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_mem_s1_translator|                                                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_mem_s1_translator                                                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_phy_mgr_inst_avl_translator|                                                                                         ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_phy_mgr_inst_avl_translator                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator|                                                                                        ; 12.2 (12.2)          ; 15.6 (15.6)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_reg_file_inst_avl_translator                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_rw_mgr_inst_avl_translator|                                                                                          ; 13.0 (13.0)          ; 16.4 (16.4)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_rw_mgr_inst_avl_translator                                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|                                                                                         ; 6.1 (6.1)            ; 6.6 (6.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator                                                                                                                                                                                                                               ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|                                                                                        ; 10.6 (10.6)          ; 10.7 (10.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_traffic_limiter:seq_bridge_m0_limiter|                                                                                                          ; 3.1 (3.1)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:seq_bridge_m0_limiter                                                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;             |altera_merlin_traffic_limiter:trk_mm_bridge_m0_limiter|                                                                                                       ; 8.6 (8.6)            ; 9.1 (9.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:trk_mm_bridge_m0_limiter                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:cmd_demux|                                                                       ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:rsp_demux_001|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:rsp_demux_001                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                               ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_003:cmd_demux_003|                                                               ; 6.1 (6.1)            ; 6.3 (6.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_003:cmd_demux_003                                                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|                                                                           ; 25.5 (22.2)          ; 26.2 (22.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (61)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                |altera_merlin_arbitrator:arb|                                                                                                                              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                       ; 25.3 (22.5)          ; 25.8 (22.8)                      ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (47)             ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |altera_merlin_arbitrator:arb|                                                                                                                              ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                   ; 27.1 (21.0)          ; 31.5 (24.8)                      ; 4.4 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (58)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;                |altera_merlin_arbitrator:arb|                                                                                                                              ; 6.0 (5.5)            ; 6.7 (6.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (11)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                   |altera_merlin_arb_adder:adder|                                                                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router:router|                                                                             ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router:router                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_002:router_002|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_003:router_003|                                                                     ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux|                                                                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux:rsp_mux|                                                                           ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                   ; 7.4 (7.4)            ; 7.4 (7.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;             |mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux_003:rsp_mux_003|                                                                   ; 12.7 (12.7)          ; 13.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux_003:rsp_mux_003                                                                                                                                                                                                         ; mem_if_ddr3_emif_0_example_design_example ;
;          |rw_manager_ddr3:sequencer_rw_mgr_inst|                                                                                                                           ; 614.3 (0.0)          ; 648.2 (0.0)                      ; 34.0 (0.0)                                        ; 0.0 (0.0)                        ; 107.5 (0.0)          ; 785 (0)             ; 697 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst                                                                                                                                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;             |rw_manager_generic:rw_mgr_inst|                                                                                                                               ; 614.3 (24.8)         ; 648.2 (26.0)                     ; 34.0 (1.2)                                        ; 0.0 (0.0)                        ; 107.5 (0.0)          ; 785 (8)             ; 697 (82)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst                                                                                                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                |rw_manager_core:rw_mgr_core_inst|                                                                                                                          ; 589.5 (120.9)        ; 622.2 (128.6)                    ; 32.8 (7.6)                                        ; 0.0 (0.0)                        ; 107.5 (0.0)          ; 777 (174)           ; 615 (203)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst                                                                                                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|                                                                                                             ; 40.5 (0.0)           ; 43.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 31.0 (0.0)           ; 0 (0)               ; 37 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                      |altsyncram:altsyncram_component|                                                                                                                     ; 40.5 (0.0)           ; 43.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 31.0 (0.0)           ; 0 (0)               ; 37 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component                                                                                                                                                                                                        ; work                                      ;
;                         |altsyncram_h862:auto_generated|                                                                                                                   ; 40.5 (40.5)          ; 43.7 (43.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 31.0 (31.0)          ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated                                                                                                                                                                         ; work                                      ;
;                   |rw_manager_datamux:mux_iter[0].datamux_i|                                                                                                               ; 12.6 (12.6)          ; 12.6 (12.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[0].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[1].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[1].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[2].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[2].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[3].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[3].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[4].datamux_i|                                                                                                               ; 12.3 (12.3)          ; 12.3 (12.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[4].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[5].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[5].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[6].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[6].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_datamux:mux_iter[7].datamux_i|                                                                                                               ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_datamux:mux_iter[7].datamux_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_di_buffer_wrap:di_buffer_wrap_i|                                                                                                             ; 32.9 (0.0)           ; 33.0 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 32.0 (0.0)           ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i                                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_di_buffer:rw_manager_di_buffer_i|                                                                                                         ; 32.9 (0.0)           ; 33.0 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 32.0 (0.0)           ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i                                                                                                                                                                                            ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 32.9 (0.0)           ; 33.0 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 32.0 (0.0)           ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component                                                                                                                                                            ; work                                      ;
;                            |altsyncram_q202:auto_generated|                                                                                                                ; 32.9 (32.9)          ; 33.0 (33.0)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 32.0 (32.0)          ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_q202:auto_generated                                                                                                                             ; work                                      ;
;                   |rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|                                                                                                         ; 47.4 (0.0)           ; 47.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 19 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i                                                                                                                                                                                                                                    ; mem_if_ddr3_emif_0_example_design_example ;
;                      |altsyncram:altsyncram_component|                                                                                                                     ; 47.4 (0.0)           ; 47.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 19 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component                                                                                                                                                                                                    ; work                                      ;
;                         |altsyncram_gf42:auto_generated|                                                                                                                   ; 47.4 (41.9)          ; 47.8 (41.9)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 19 (0)              ; 7 (7)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated                                                                                                                                                                     ; work                                      ;
;                            |mux_1hb:rd_mux|                                                                                                                                ; 5.5 (5.5)            ; 5.8 (5.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|mux_1hb:rd_mux                                                                                                                                                      ; work                                      ;
;                   |rw_manager_jumplogic:jumplogic_i|                                                                                                                       ; 61.9 (61.9)          ; 72.7 (72.7)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i                                                                                                                                                                                                                                                  ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_read_datapath:read_datapath_i|                                                                                                               ; 116.9 (7.6)          ; 124.6 (8.0)                      ; 7.6 (0.4)                                         ; 0.0 (0.0)                        ; 4.5 (0.0)            ; 180 (19)            ; 181 (10)                  ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_bitcheck:bitcheck_i|                                                                                                                      ; 58.5 (58.5)          ; 60.2 (60.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 73 (73)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_bitcheck:bitcheck_i                                                                                                                                                                                                           ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_pattern_fifo:pattern_fifo_i|                                                                                                              ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 4.5 (0.0)            ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i                                                                                                                                                                                                   ; mem_if_ddr3_emif_0_example_design_example ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 4.5 (0.0)            ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component                                                                                                                                                                   ; work                                      ;
;                            |altsyncram_0302:auto_generated|                                                                                                                ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 4.5 (4.5)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated                                                                                                                                    ; work                                      ;
;                      |rw_manager_write_decoder:write_decoder_i|                                                                                                            ; 45.1 (10.7)          ; 50.7 (12.7)                      ; 5.6 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (25)             ; 93 (2)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i                                                                                                                                                                                                 ; mem_if_ddr3_emif_0_example_design_example ;
;                         |rw_manager_data_decoder:DO_decoder|                                                                                                               ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;                         |rw_manager_dm_decoder:DM_decoder_i|                                                                                                               ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_dm_decoder:DM_decoder_i                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;                         |rw_manager_lfsr12:dm_lfsr_i|                                                                                                                      ; 7.4 (7.4)            ; 7.6 (7.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr12:dm_lfsr_i                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                         |rw_manager_lfsr72:do_lfsr_i|                                                                                                                      ; 24.4 (24.4)          ; 27.1 (27.1)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr72:do_lfsr_i                                                                                                                                                                     ; mem_if_ddr3_emif_0_example_design_example ;
;                   |rw_manager_write_decoder:write_decoder_i|                                                                                                               ; 67.9 (24.2)          ; 71.0 (24.2)                      ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (64)            ; 93 (2)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_data_decoder:DO_decoder|                                                                                                                  ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder                                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_dm_decoder:DM_decoder_i|                                                                                                                  ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_dm_decoder:DM_decoder_i                                                                                                                                                                                                       ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_lfsr12:dm_lfsr_i|                                                                                                                         ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr12:dm_lfsr_i                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;                      |rw_manager_lfsr72:do_lfsr_i|                                                                                                                         ; 33.3 (33.3)          ; 36.0 (36.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_lfsr72:do_lfsr_i                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;          |sequencer_data_mgr:sequencer_data_mgr_inst|                                                                                                                      ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_data_mgr:sequencer_data_mgr_inst                                                                                                                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;          |sequencer_phy_mgr:sequencer_phy_mgr_inst|                                                                                                                        ; 51.5 (51.5)          ; 56.6 (56.6)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst                                                                                                                                                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;          |sequencer_reg_file:sequencer_reg_file_inst|                                                                                                                      ; 20.4 (3.2)           ; 20.7 (3.5)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 6 (6)               ; 8 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst                                                                                                                                                                                                                                                                                                                                              ; mem_if_ddr3_emif_0_example_design_example ;
;             |altsyncram:altsyncram_component|                                                                                                                              ; 17.2 (0.0)           ; 17.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                              ; work                                      ;
;                |altsyncram_4n32:auto_generated|                                                                                                                            ; 17.2 (17.2)          ; 17.2 (17.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (16.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated                                                                                                                                                                                                                                                                               ; work                                      ;
;          |sequencer_scc_mgr:sequencer_scc_mgr_inst|                                                                                                                        ; 872.0 (809.5)        ; 905.6 (839.2)                    ; 33.6 (29.7)                                       ; 0.0 (0.0)                        ; 42.0 (0.0)           ; 908 (897)           ; 1276 (1227)               ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst                                                                                                                                                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;             |sequencer_scc_reg_file:sequencer_scc_reg_file_inst|                                                                                                           ; 42.0 (0.0)           ; 42.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 42.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst                                                                                                                                                                                                                                                                                             ; mem_if_ddr3_emif_0_example_design_example ;
;                |altdpram:altdpram_component|                                                                                                                               ; 42.0 (0.0)           ; 42.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 42.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component                                                                                                                                                                                                                                                                 ; work                                      ;
;                   |dpram_8h02:auto_generated|                                                                                                                              ; 42.0 (42.0)          ; 42.0 (42.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 42.0 (42.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_8h02:auto_generated                                                                                                                                                                                                                                       ; work                                      ;
;             |sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|                                                                                                        ; 20.5 (17.2)          ; 24.4 (21.1)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (1)              ; 49 (49)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper                                                                                                                                                                                                                                                                                          ; mem_if_ddr3_emif_0_example_design_example ;
;                |sequencer_scc_sv_phase_decode:sequencer_scc_phase_decode_dqdqs_inst|                                                                                       ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|sequencer_scc_sv_phase_decode:sequencer_scc_phase_decode_dqdqs_inst                                                                                                                                                                                                                      ; mem_if_ddr3_emif_0_example_design_example ;
;                |sequencer_scc_sv_phase_decode:sequencer_scc_phase_decode_dqe_inst|                                                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|sequencer_scc_sv_phase_decode:sequencer_scc_phase_decode_dqe_inst                                                                                                                                                                                                                        ; mem_if_ddr3_emif_0_example_design_example ;
;          |sequencer_trk_mgr:sequencer_trk_mgr_inst|                                                                                                                        ; 789.1 (789.1)        ; 823.6 (823.6)                    ; 34.5 (34.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1143 (1143)         ; 871 (871)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst                                                                                                                                                                                                                                                                                                                                                ; mem_if_ddr3_emif_0_example_design_example ;
;    |noc_wrapper:noc|                                                                                                                                                       ; 898.9 (0.0)          ; 997.2 (0.0)                      ; 98.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1282 (0)            ; 1482 (0)                  ; 0 (0)         ; 720               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work                                      ;
;       |l2r_noc:l2rnoc|                                                                                                                                                     ; 76.8 (0.0)           ; 80.5 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 161 (0)             ; 105 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|l2r_noc:l2rnoc                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work                                      ;
;          |l2r_router:\routers:0:levels:0:router_inst|                                                                                                                      ; 17.8 (17.8)          ; 17.8 (17.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:0:levels:0:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;          |l2r_router:\routers:1:levels:0:router_inst|                                                                                                                      ; 29.1 (29.1)          ; 30.9 (30.9)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:0:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;          |l2r_router:\routers:1:levels:1:router_inst|                                                                                                                      ; 29.9 (29.9)          ; 31.8 (31.8)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:1:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;       |network_adapter:\leafs:0:leaf_node|                                                                                                                                 ; 25.2 (25.2)          ; 25.6 (25.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|network_adapter:\leafs:0:leaf_node                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;       |network_adapter:\leafs:1:leaf_node|                                                                                                                                 ; 25.4 (25.4)          ; 25.8 (25.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|network_adapter:\leafs:1:leaf_node                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;       |network_adapter:\leafs:2:leaf_node|                                                                                                                                 ; 25.1 (25.1)          ; 25.5 (25.5)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|network_adapter:\leafs:2:leaf_node                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;       |network_adapter:\leafs:3:leaf_node|                                                                                                                                 ; 25.0 (25.0)          ; 25.4 (25.4)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|network_adapter:\leafs:3:leaf_node                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;       |ocpburst_testbench:\burstmodule:0:ocpburst|                                                                                                                         ; 51.1 (51.1)          ; 54.8 (54.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work                                      ;
;       |ocpburst_testbench:\burstmodule:1:ocpburst|                                                                                                                         ; 51.3 (51.3)          ; 55.0 (55.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work                                      ;
;       |ocpburst_testbench:\burstmodule:2:ocpburst|                                                                                                                         ; 52.1 (52.1)          ; 55.8 (55.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work                                      ;
;       |ocpburst_testbench:\burstmodule:3:ocpburst|                                                                                                                         ; 51.1 (51.1)          ; 54.8 (54.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work                                      ;
;       |r2l_noc:r2lnoc|                                                                                                                                                     ; 7.2 (0.0)            ; 7.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work                                      ;
;          |r2lrouter:\routers:0:levels:0:router_inst|                                                                                                                       ; 3.2 (0.0)            ; 3.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:0:levels:0:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;             |r2lrouterport:\ports:0:outport|                                                                                                                               ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:0:levels:0:router_inst|r2lrouterport:\ports:0:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;             |r2lrouterport:\ports:1:outport|                                                                                                                               ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:0:levels:0:router_inst|r2lrouterport:\ports:1:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;          |r2lrouter:\routers:1:levels:0:router_inst|                                                                                                                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:0:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;             |r2lrouterport:\ports:0:outport|                                                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:0:router_inst|r2lrouterport:\ports:0:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;             |r2lrouterport:\ports:1:outport|                                                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:0:router_inst|r2lrouterport:\ports:1:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;          |r2lrouter:\routers:1:levels:1:router_inst|                                                                                                                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:1:router_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;             |r2lrouterport:\ports:0:outport|                                                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:1:router_inst|r2lrouterport:\ports:0:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;             |r2lrouterport:\ports:1:outport|                                                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:1:levels:1:router_inst|r2lrouterport:\ports:1:outport                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;       |root:root_module|                                                                                                                                                   ; 508.6 (135.7)        ; 586.1 (154.0)                    ; 77.5 (18.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 463 (147)           ; 941 (245)                 ; 0 (0)         ; 720               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work                                      ;
;          |fifo:mem_addr_fifo|                                                                                                                                              ; 30.4 (30.4)          ; 36.0 (36.0)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 82 (82)                   ; 0 (0)         ; 96                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work                                      ;
;             |altsyncram:fifo_rtl_0|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|altsyncram:fifo_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;                |altsyncram_l002:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|altsyncram:fifo_rtl_0|altsyncram_l002:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;          |fifo:mem_ben_fifo|                                                                                                                                               ; 21.9 (21.9)          ; 27.5 (27.5)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 58 (58)                   ; 0 (0)         ; 64                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;             |altsyncram:fifo_rtl_0|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|altsyncram:fifo_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;                |altsyncram_h202:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|altsyncram:fifo_rtl_0|altsyncram_h202:auto_generated                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
;          |fifo:mem_cmd_fifo|                                                                                                                                               ; 7.9 (7.9)            ; 8.5 (8.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work                                      ;
;          |fifo:mem_core_fifo|                                                                                                                                              ; 7.4 (7.4)            ; 8.0 (8.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_core_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work                                      ;
;          |fifo:mem_data_fifo|                                                                                                                                              ; 222.5 (222.5)        ; 262.7 (262.7)                    ; 40.2 (40.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (136)           ; 394 (394)                 ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_data_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work                                      ;
;             |altsyncram:fifo_rtl_0|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|altsyncram:fifo_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;                |altsyncram_svv1:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|altsyncram:fifo_rtl_0|altsyncram_svv1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;          |fifo:r2l_core_fifo|                                                                                                                                              ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:r2l_core_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work                                      ;
;          |fifo:r2l_data_fifo|                                                                                                                                              ; 33.0 (33.0)          ; 38.5 (38.5)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 58 (58)                   ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work                                      ;
;             |altsyncram:fifo_rtl_0|                                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|altsyncram:fifo_rtl_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; work                                      ;
;                |altsyncram_mvv1:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|altsyncram:fifo_rtl_0|altsyncram_mvv1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;          |ping_timer:ping_time|                                                                                                                                            ; 21.3 (21.3)          ; 21.5 (21.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|ping_timer:ping_time                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work                                      ;
;          |refresh_timer:ref_timer|                                                                                                                                         ; 24.2 (24.2)          ; 24.7 (24.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|noc_wrapper:noc|root:root_module|refresh_timer:ref_timer                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work                                      ;
;    |sld_hub:auto_hub|                                                                                                                                                      ; 52.9 (0.4)           ; 57.5 (0.5)                       ; 4.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (1)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work                                      ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                                                                       ; 52.5 (36.5)          ; 57.0 (40.4)                      ; 4.5 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (61)             ; 78 (50)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work                                      ;
;          |sld_rom_sr:hub_info_reg|                                                                                                                                         ; 6.8 (6.8)            ; 7.3 (7.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                         ; work                                      ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                                                                       ; 9.1 (9.1)            ; 9.2 (9.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |mem_if_ddr3_emif_0_example_design_example|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                       ; work                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                               ;
+--------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+-------+--------+--------+-----------------+
; Name                     ; Pin Type ; D1 ; D2 ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5 ; D6 ; D6 OE ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+--------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+-------+--------+--------+-----------------+
; mem_dm[0]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[1]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[2]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[3]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[4]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[5]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[6]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dm[7]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_reset_n              ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; --    ; --     ; --     ; --              ;
; mem_cs_n[0]              ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; local_cal_success        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; local_cal_fail           ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; drv_status_pass          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; drv_status_fail          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; drv_status_test_complete ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; local_init_done          ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[0]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[1]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[2]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[3]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[4]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[5]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[6]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[7]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[8]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[9]                 ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[10]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[11]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[12]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_a[13]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ck[0]                ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ck_n[0]              ; Output   ; -- ; -- ; --   ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; local_refresh_ack        ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_cke[0]               ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ras_n[0]             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_cas_n[0]             ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_we_n[0]              ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_odt[0]               ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ba[0]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ba[1]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; mem_ba[2]                ; Output   ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; 0  ; 0  ; 0     ; --     ; --     ; --              ;
; local_refresh_req        ; Input    ; -- ; -- ; --   ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
; mem_dq[0]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[1]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[2]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[3]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[4]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[5]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[6]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[7]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[8]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[9]                ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[10]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[11]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[12]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[13]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[14]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[15]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[16]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[17]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[18]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[19]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[20]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[21]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[22]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[23]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[24]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[25]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[26]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[27]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[28]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[29]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[30]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[31]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[32]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[33]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[34]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[35]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[36]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[37]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[38]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[39]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[40]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[41]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[42]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[43]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[44]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[45]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[46]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[47]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[48]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[49]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[50]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[51]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[52]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[53]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[54]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[55]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[56]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[57]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[58]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[59]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[60]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[61]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[62]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dq[63]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; -- ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; --              ;
; mem_dqs[0]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[1]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[2]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[3]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[4]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[5]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[6]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs[7]               ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[0]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[1]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[2]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[3]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[4]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[5]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[6]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; mem_dqs_n[7]             ; Bidir    ; -- ; 0  ; 0    ; --   ; 0             ; 0  ; --         ; --          ; 0  ; 0  ; 0     ; 0      ; 0      ; 0               ;
; oct_rzqin                ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
; pll_ref_clk              ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
; global_reset_n           ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
; local_refresh_chip[0]    ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
; soft_reset_n             ; Input    ; -- ; 0  ; 0    ; --   ; --            ; -- ; --         ; --          ; -- ; -- ; --    ; --     ; --     ; --              ;
+--------------------------+----------+----+----+------+------+---------------+----+------------+-------------+----+----+-------+--------+--------+-----------------+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; local_refresh_req     ;                   ;         ;
; mem_dq[0]             ;                   ;         ;
; mem_dq[1]             ;                   ;         ;
; mem_dq[2]             ;                   ;         ;
; mem_dq[3]             ;                   ;         ;
; mem_dq[4]             ;                   ;         ;
; mem_dq[5]             ;                   ;         ;
; mem_dq[6]             ;                   ;         ;
; mem_dq[7]             ;                   ;         ;
; mem_dq[8]             ;                   ;         ;
; mem_dq[9]             ;                   ;         ;
; mem_dq[10]            ;                   ;         ;
; mem_dq[11]            ;                   ;         ;
; mem_dq[12]            ;                   ;         ;
; mem_dq[13]            ;                   ;         ;
; mem_dq[14]            ;                   ;         ;
; mem_dq[15]            ;                   ;         ;
; mem_dq[16]            ;                   ;         ;
; mem_dq[17]            ;                   ;         ;
; mem_dq[18]            ;                   ;         ;
; mem_dq[19]            ;                   ;         ;
; mem_dq[20]            ;                   ;         ;
; mem_dq[21]            ;                   ;         ;
; mem_dq[22]            ;                   ;         ;
; mem_dq[23]            ;                   ;         ;
; mem_dq[24]            ;                   ;         ;
; mem_dq[25]            ;                   ;         ;
; mem_dq[26]            ;                   ;         ;
; mem_dq[27]            ;                   ;         ;
; mem_dq[28]            ;                   ;         ;
; mem_dq[29]            ;                   ;         ;
; mem_dq[30]            ;                   ;         ;
; mem_dq[31]            ;                   ;         ;
; mem_dq[32]            ;                   ;         ;
; mem_dq[33]            ;                   ;         ;
; mem_dq[34]            ;                   ;         ;
; mem_dq[35]            ;                   ;         ;
; mem_dq[36]            ;                   ;         ;
; mem_dq[37]            ;                   ;         ;
; mem_dq[38]            ;                   ;         ;
; mem_dq[39]            ;                   ;         ;
; mem_dq[40]            ;                   ;         ;
; mem_dq[41]            ;                   ;         ;
; mem_dq[42]            ;                   ;         ;
; mem_dq[43]            ;                   ;         ;
; mem_dq[44]            ;                   ;         ;
; mem_dq[45]            ;                   ;         ;
; mem_dq[46]            ;                   ;         ;
; mem_dq[47]            ;                   ;         ;
; mem_dq[48]            ;                   ;         ;
; mem_dq[49]            ;                   ;         ;
; mem_dq[50]            ;                   ;         ;
; mem_dq[51]            ;                   ;         ;
; mem_dq[52]            ;                   ;         ;
; mem_dq[53]            ;                   ;         ;
; mem_dq[54]            ;                   ;         ;
; mem_dq[55]            ;                   ;         ;
; mem_dq[56]            ;                   ;         ;
; mem_dq[57]            ;                   ;         ;
; mem_dq[58]            ;                   ;         ;
; mem_dq[59]            ;                   ;         ;
; mem_dq[60]            ;                   ;         ;
; mem_dq[61]            ;                   ;         ;
; mem_dq[62]            ;                   ;         ;
; mem_dq[63]            ;                   ;         ;
; mem_dqs[0]            ;                   ;         ;
; mem_dqs[1]            ;                   ;         ;
; mem_dqs[2]            ;                   ;         ;
; mem_dqs[3]            ;                   ;         ;
; mem_dqs[4]            ;                   ;         ;
; mem_dqs[5]            ;                   ;         ;
; mem_dqs[6]            ;                   ;         ;
; mem_dqs[7]            ;                   ;         ;
; mem_dqs_n[0]          ;                   ;         ;
; mem_dqs_n[1]          ;                   ;         ;
; mem_dqs_n[2]          ;                   ;         ;
; mem_dqs_n[3]          ;                   ;         ;
; mem_dqs_n[4]          ;                   ;         ;
; mem_dqs_n[5]          ;                   ;         ;
; mem_dqs_n[6]          ;                   ;         ;
; mem_dqs_n[7]          ;                   ;         ;
; oct_rzqin             ;                   ;         ;
; pll_ref_clk           ;                   ;         ;
; global_reset_n        ;                   ;         ;
; local_refresh_chip[0] ;                   ;         ;
; soft_reset_n          ;                   ;         ;
+-----------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 297     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; global_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 723     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|comb~0                                                                                                                                                                                                                                                                    ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|_~2                                                                                                                                                                 ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|_~3                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|write_req_reg                                                                                                                                                                                                                          ; Unassigned ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|write_req_reg                                                                                                                                                                                                                                        ; Unassigned ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[10]                                                                                                                                                                                                                                                                                                         ; Unassigned ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[4]                                                                                                                                                                                                                                                                                                          ; Unassigned ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[7]                                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[8]                                                                                                                                                                                                                                                                                                          ; Unassigned ; 120     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[9]                                                                                                                                                                                                                                                                                                          ; Unassigned ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_s3f1:auto_generated|a_dpfifo_qtb1:dpfifo|_~2                                                                                                                                                                                                                                         ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|afi_addr_r[13]~0                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req~0                                                                                                                                            ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full                                                                                                                                                  ; Unassigned ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_tfaw_cmd_cnt[0]~0                                                                                                             ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                ; Unassigned ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|_~5                           ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|_~6                           ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|pulse_ram_output~2            ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~0                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|Decoder0~2                                                                                                                                                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[5]~0                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                           ; Unassigned ; 53      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[6]~0                                                                                 ; Unassigned ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[6]~1                                                                                 ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][1]~0                                                     ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][1]~2                                                     ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][1]~4                                                     ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][1]~6                                                     ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][1]~9                                                     ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][1]~11                                                    ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][1]~13                                                    ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][1]~14                                                    ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~0                                                                                         ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~0                                                                                         ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~0                                                                                         ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~0                                                                                         ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~0                                                                                          ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~0                                                                                          ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~0                                                                                          ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~0                                                                                          ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~0                                                                          ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][1]~0                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][2]~1                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][5]~2                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][0]~3                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][3]~4                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[2][0]~0                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[3][1]~1                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[5][0]~2                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                           ; Unassigned ; 593     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][1]~1                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][2]~3                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][0]~4                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][0]~5                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][2]~7                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][2]~9                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~11                                                                                             ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[1]~0                                                                                          ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[1]~1                                                                                          ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]~1                                                                                                    ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][1]~4                                                                                                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][2]~6                                                                                                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][1]~8                                                                                                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][1]~10                                                                                                   ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[5][0]~12                                                                                                   ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[6][2]~15                                                                                                   ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~16                                                                                                   ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                     ; Unassigned ; 77      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[18]~3                                                                                                                                                                                                                                                               ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[2]~1                                                                                                                                                                                                                                                                ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[9]~2                                                                                                                                                                                                                                                                ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                                                   ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~0                                                                                                                                                                                                                                                                ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[12]~1                                                                                                                                                                                                                                                               ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~3                                                                                                                                                                                                                                                           ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[3]~3                                                                                                                                                                                                                                                               ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                                                                                                                                  ; Unassigned ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR2                                                                                                                                                                                                                                                             ; Unassigned ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                                                                                             ; Unassigned ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                                                        ; Unassigned ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                                                            ; Unassigned ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[3]~1                                                                                                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[15]~1                                                                                                                                                                                                                                                             ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[23]~2                                                                                                                                                                                                                                                             ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~3                                                                                                                                                                                                                                                             ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[7]~0                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                                               ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                                                            ; Unassigned ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                                                                                                                                             ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                                                                                                                                                      ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                                                            ; Unassigned ; 19      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~0                                                                                                                          ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_taken                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                                                  ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                                                           ; Unassigned ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~1                                                                                                                                                                           ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                                                ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]                                                                                                                    ; Unassigned ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[6]~0                                                                                                                                                             ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[6]~1                                                                                                                                                             ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                                                                                                                                 ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                                                                                                                                     ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                                                                                                                                     ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~13                                                                                                                                                                   ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                                                                                                                                       ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                                                                                                                                        ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[4]~0                                                                                                                                                                      ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~3                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~1                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                                                                                                                                         ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_valid                                                                                                                                                             ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                                                                                                                                             ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                                                                                                                                             ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                                                                                                                                          ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|resetrequest~0                                                                                                                                                                      ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[0]~2                                                                                                                                                                    ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                                                                                      ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~3                                                                                                                                                       ; Unassigned ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                                                           ; Unassigned ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[7]~1                                                                                                                                           ; Unassigned ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                                                                                                                                         ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~1                                                                                                                                                              ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                                                             ; Unassigned ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                                                                                                                                            ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; Unassigned ; 229     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|clock_gen[0].leveling_clk                                                                                                     ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[0].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[10].leveling_clk                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[11].leveling_clk                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[12].leveling_clk                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[13].leveling_clk                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[1].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[2].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[3].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[4].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[5].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[6].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[7].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[8].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uaddress_pad|sdio_out[9].leveling_clk                       ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|sdio_out[0].leveling_clk                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|sdio_out[1].leveling_clk                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ubank_pad|sdio_out[2].leveling_clk                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucas_n_pad|sdio_out[0].leveling_clk                         ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucke_pad|sdio_out[0].leveling_clk                           ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:ucs_n_pad|sdio_out[0].leveling_clk                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uodt_pad|sdio_out[0].leveling_clk                           ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uras_n_pad|sdio_out[0].leveling_clk                         ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pad:uwe_n_pad|sdio_out[0].leveling_clk                          ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_addr_cmd_ldc_pads:uaddr_cmd_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe                                                                                  ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_oe_bar                                                                              ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                         ; Unassigned ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                      ; Unassigned ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_disable_int                                                                          ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_shifted_clock                                                                        ; Unassigned ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_zero_phase_clock                                                                     ; Unassigned ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                ; Unassigned ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].delayed_oe                                                                    ; Unassigned ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[0].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[1].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[2].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[3].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[4].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[5].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[6].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_fifo_hard:read_buffering[7].uread_read_fifo_hard|read_enable_tmp                                                                                  ; Unassigned ; 8       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~0                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~1                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~2                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~3                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~4                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~5                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~6                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|qvld_num_fr_cycle_shift~7                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[0].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[1].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[2].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[3].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[4].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[5].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[6].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_buffering[7].read_enable_rr                                                                                                                                                                        ; Unassigned ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[0]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[1]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[2]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[3]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[4]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[5]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[6]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|reset_n_fifo_wraddress[7]                                                                                                                                                                               ; Unassigned ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk|reset_reg[15]                                                                                                                                ; Unassigned ; 69      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk|reset_reg[17]                                                                                                                                ; Unassigned ; 1520    ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_avl_clk|reset_reg[1]                                                                                                                                 ; Unassigned ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_ctl_reset_clk|reset_reg[15]                                                                                                                          ; Unassigned ; 1350    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_hr_clk|reset_reg[14]                                                                                                                                 ; Unassigned ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_p2c_read_clk|reset_reg[14]                                                                                                                           ; Unassigned ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_scc_clk|reset_reg[14]                                                                                                                                ; Unassigned ; 1034    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_seq_clk|reset_reg[14]                                                                                                                                ; Unassigned ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|phy_reset_n                                                                                                                                                                                                             ; Unassigned ; 93      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|afi_clk                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 8154    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|in_phyclk[0]                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|in_phyclk[1]                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|in_phyclk[2]                                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|out_phyclk[2]                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 271     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll3~PLL_DLL_OUTPUT_O_CLKOUT                                                                                                                                                                                                                                                                                                                      ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_avl_clk                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 2248    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_config_clk                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 1234    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_hr_clk                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 416     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_locked                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 2       ; Async. load                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_p2c_read_clk                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 351     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|cmd_waitrequest~1                                                                                                                                                                                                                                                                                                  ; Unassigned ; 57      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|use_reg                                                                                                                                                                                                                                                                                                            ; Unassigned ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|wait_rise                                                                                                                                                                                                                                                                                                          ; Unassigned ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[4]                                                                                                                                                                                                                                                                           ; Unassigned ; 50      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_alu_result~1                                                                                                                                                                                                                                                                    ; Unassigned ; 63      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_new_inst                                                                                                                                                                                                                                                                        ; Unassigned ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_src1[19]~0                                                                                                                                                                                                                                                                      ; Unassigned ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_valid                                                                                                                                                                                                                                                                           ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|Equal0~0                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_pc[8]~0                                                                                                                                                                                                                                                                         ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                 ; Unassigned ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_valid~1                                                                                                                                                                                                                                                                         ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_hi~1                                                                                                                                                                                                                                                                       ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_lo~0                                                                                                                                                                                                                                                                       ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_use_imm                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_rf_wren                                                                                                                                                                                                                                                                         ; Unassigned ; 64      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_valid                                                                                                                                                                                                                                                                           ; Unassigned ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_aligning_data                                                                                                                                                                                                                                                               ; Unassigned ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                             ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                             ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_rshift8~0                                                                                                                                                                                                                                                                   ; Unassigned ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|wren~0                                                                                                                                                                                                                                                                                      ; Unassigned ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_early_rst                                                                                                                                                                                                                                                                                                 ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst                                                                                                                                                                                                                                                                                                  ; Unassigned ; 1820    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_data_mgr_inst_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                       ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_mem_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                  ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                       ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_rw_mgr_inst_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                         ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_scc_mgr_inst_avl_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_agent_rsp_fifo|always0~1                                                                                                                                                                                                  ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_agent|m0_write                                                                                                                                                                                             ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent|m0_read~0                                                                                                                                                                                              ; Unassigned ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:seq_bridge_m0_limiter|save_dest_id~0                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:trk_mm_bridge_m0_limiter|save_dest_id~0                                                                                                                                                                                            ; Unassigned ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|avl_readdata_g_avl[11]~0                                                                                                                                                                                                                                                         ; Unassigned ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|ac_ROM_wren                                                                                                                                                                                                                                     ; Unassigned ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|afi_rdata_valid_r                                                                                                                                                                                                                               ; Unassigned ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_clear_read_datapath                                                                                                                                                                                                                         ; Unassigned ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_set_cs_mask                                                                                                                                                                                                                                 ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|loopback_mode~0                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|mux_1hb:rd_mux|l1_w18_n0_mux_dataout~0                                                                                            ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always0~0                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always1~0                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always2~0                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always3~0                                                                                                                                                                                                      ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[0][4]~1                                                                                                                                                                                                   ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[1][6]~10                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[2][3]~19                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|cntr[3][5]~28                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[0][6]~0                                                                                                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[1][6]~1                                                                                                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[2][6]~2                                                                                                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|jump_pointers[3][6]~3                                                                                                                                                                                          ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|dm_lfsr_step                                                                                                                                                                                           ; Unassigned ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|do_lfsr_step                                                                                                                                                                                           ; Unassigned ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_radd[0]~1                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[1]~1                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|dm_lfsr_r                                                                                                                                                                                              ; Unassigned ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_soft_reset_n                                                                                                                                                                                                                                 ; Unassigned ; 368     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DM_lfsr_step                                                                                                                                                                                                                              ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DO_lfsr_step                                                                                                                                                                                                                              ; Unassigned ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|Selector13~0                                                                                                                                                                                                                                                                                                 ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|Selector3~0                                                                                                                                                                                                                                                                                                  ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|avl_readdata_r[4]~2                                                                                                                                                                                                                                                                                          ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_cal_success                                                                                                                                                                                                                                                                                              ; Unassigned ; 28      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_cal_success~0                                                                                                                                                                                                                                                                                            ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_mux_sel                                                                                                                                                                                                                                                                                                  ; Unassigned ; 639     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_increment_vfifo_hr[7]~0                                                                                                                                                                                                                                                                             ; Unassigned ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_latency_counter[3]~0                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|rfile[0][3]~3                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|rfile[2][0]~1                                                                                                                                                                                                                                                                                                ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|rfile[3][1]~2                                                                                                                                                                                                                                                                                                ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|state_avl_curr.STATE_AVL_IDLE                                                                                                                                                                                                                                                                                ; Unassigned ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|state_phy_curr.STATE_PHY_DONE                                                                                                                                                                                                                                                                                ; Unassigned ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~2                                                                                                                                                                                                                                                                                                    ; Unassigned ; 65      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~1                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~2                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~3                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~4                                                                                                                                                                                                                                                                                                   ; Unassigned ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~5                                                                                                                                                                                                                                                                                                   ; Unassigned ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~6                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~7                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~8                                                                                                                                                                                                                                                                                                   ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always5~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always8~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 552     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always9~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|parallel_rfile_addr[2]~1                                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[0][13]~57                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][13]~50                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][13]~6                                                                                                                                                                                                                                                                                      ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][13]~43                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[4][13]~13                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[5][13]~20                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[6][13]~28                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[7][13]~36                                                                                                                                                                                                                                                                                     ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[0]~0                                                                                                                                                                                                                                                                                                ; Unassigned ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dm_ena[2]~0                                                                                                                                                                                                                                                                                              ; Unassigned ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dq_ena[31]~0                                                                                                                                                                                                                                                                                             ; Unassigned ; 64      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr[30]~0                                                                                                                                                                                                                                                                                       ; Unassigned ; 104     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[0][18]~4                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[1][83]~9                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[2][51]~8                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[3][91]~7                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[4][96]~6                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[5][95]~3                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[6][70]~2                                                                                                                                                                                                                                                                                  ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[7][0]~1                                                                                                                                                                                                                                                                                   ; Unassigned ; 776     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[7][0]~5                                                                                                                                                                                                                                                                                   ; Unassigned ; 97      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_io_ena[3]~0                                                                                                                                                                                                                                                                                          ; Unassigned ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_io_cfg_curr[16]~0                                                                                                                                                                                                                                                                                        ; Unassigned ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_parallel_r                                                                                                                                                                                                                                                                                               ; Unassigned ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_state_curr.STATE_SCC_LOAD                                                                                                                                                                                                                                                                                ; Unassigned ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|write_en_sr0                                                                                                                                                                                                                                                                                                 ; Unassigned ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal10~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal9~2                                                                                                                                                                                                                                                                                                     ; Unassigned ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr24                                                                                                                                                                                                                                                                                                     ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr29~0                                                                                                                                                                                                                                                                                                   ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_seq_busy[0]                                                                                                                                                                                                                                                                                              ; Unassigned ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always3~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_prdc_ack~0                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_IDLE                                                                                                                                                                                                                                                                                 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_UPDATE                                                                                                                                                                                                                                                                               ; Unassigned ; 40      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_DELAY                                                                                                                                                                                                                                                                             ; Unassigned ; 79      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_PHASE                                                                                                                                                                                                                                                                             ; Unassigned ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[23]~0                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[23]~1                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[31]~0                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay_result[13]~18                                                                                                                                                                                                                                                                                          ; Unassigned ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_counter[19]~0                                                                                                                                                                                                                                                                                       ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_outer_loop[19]~0                                                                                                                                                                                                                                                                                    ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase[31]~0                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[12]~3                                                                                                                                                                                                                                                                                           ; Unassigned ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[22]~0                                                                                                                                                                                                                                                                                            ; Unassigned ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[0][0]~16                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[10][4]~25                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[11][6]~31                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[12][0]~15                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[13][1]~21                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[14][0]~27                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[15][21]~32                                                                                                                                                                                                                                                                                          ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[1][4]~22                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][22]~29                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][25]~4                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[4][29]~8                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[5][5]~23                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[6][22]~10                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][5]~33                                                                                                                                                                                                                                                                                            ; Unassigned ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[8][11]~14                                                                                                                                                                                                                                                                                           ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[9][6]~19                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]~0                                                                                                                                                                                                                                                                                                 ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[4]~1                                                                                                                                                                                                                                                                                                ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trfc[2]~0                                                                                                                                                                                                                                                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[13]~0                                                                                                                                                                                                                                                                                         ; Unassigned ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trks_waitrequest~1                                                                                                                                                                                                                                                                                           ; Unassigned ; 534     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|counter[22]~0                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|counter[22]~1                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|counter[27]~0                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|counter[27]~1                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|counter[23]~0                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|counter[23]~1                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|counter[0]~0                                                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|counter[0]~1                                                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|Selector32~1                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|burst_count[11]~1                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|burst_count[11]~3                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|Selector34~1                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|burst_count[13]~1                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|burst_count[13]~3                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|Selector32~1                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|burst_count[12]~1                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|burst_count[12]~3                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|Selector34~1                                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|burst_count[12]~1                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|burst_count[12]~3                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:0:levels:0:router_inst|r2lrouterport:\ports:0:outport|en~0                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|r2l_noc:r2lnoc|r2lrouter:\routers:0:levels:0:router_inst|r2lrouterport:\ports:1:outport|en~0                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Decoder0~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Decoder0~1                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Decoder0~2                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Decoder0~3                                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Equal2~6                                                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Equal6~6                                                                                                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Selector14~1                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Selector21~0                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|Selector21~1                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 187     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|core_id[0]~0                                                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|fifo~70                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo~36                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 171     ; Write enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo~37                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_cmd_fifo|fifo~20                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_cmd_fifo|fifo~21                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_cmd_fifo|fifo~22                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_cmd_fifo|fifo~23                                                                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_core_fifo|fifo~15                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_core_fifo|fifo~16                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_core_fifo|fifo~17                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_core_fifo|fifo~18                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|fifo~389                                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:r2l_core_fifo|fifo~13                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:r2l_core_fifo|fifo~14                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:r2l_core_fifo|fifo~15                                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~277                                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~278                                                                                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 17      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|l2r_state.write_data                                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|ping_timer:ping_time|Equal0~6                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|ping_timer:ping_time|idx[0]~0                                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|r2l_fifo_ren~0                                                                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|refresh_timer:ref_timer|Selector1~4                                                                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|refresh_timer:ref_timer|state.idle                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|state.send_package                                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; noc_wrapper:noc|root:root_module|state.send_ping                                                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                                                                                                              ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~1                                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                            ; Unassigned ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 80      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|afi_clk                                                                                                                                                                                                                                                                                                                                               ; 8732    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_avl_clk                                                                                                                                                                                                                                                                                                                                           ; 2248    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_sync_rst                                                                                                                                                                                                                                                                                                      ; 1820    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk|reset_reg[17]                                                                                                                                    ; 1520    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_ctl_reset_clk|reset_reg[15]                                                                                                                              ; 1350    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_config_clk                                                                                                                                                                                                                                                                                                                                        ; 1234    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                               ; 1169    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_scc_clk|reset_reg[14]                                                                                                                                    ; 1034    ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|out_phyclk[2]                                                                                                                                                                                                                                                                                                                                         ; 813     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[7][0]~1                                                                                                                                                                                                                                                                                       ; 776     ;
; global_reset_n~input                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 723     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_mux_sel                                                                                                                                                                                                                                                                                                      ; 639     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[0]                                                                               ; 591     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[3]                                                                               ; 590     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[2]                                                                               ; 590     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[1]                                                                               ; 589     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[4]                                                                               ; 588     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_address[5]                                                                               ; 586     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[5]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[4]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[3]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[2]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[1]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|read_data_if_address[0]                                                                                ; 576     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always8~0                                                                                                                                                                                                                                                                                                        ; 552     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trks_waitrequest~1                                                                                                                                                                                                                                                                                               ; 534     ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 482     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_hr_clk                                                                                                                                                                                                                                                                                                                                            ; 418     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_soft_reset_n                                                                                                                                                                                                                                     ; 368     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll_p2c_read_clk                                                                                                                                                                                                                                                                                                                                      ; 351     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 297     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_load_done                                                                                                                                                                                                                                                                                                    ; 238     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_load_done_r                                                                                                                                                                                                                                                                                                  ; 236     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                       ; 229     ;
; noc_wrapper:noc|root:root_module|Selector21~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; 187     ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo~36                                                                                                                                                                                                                                                                                                                                                                                                      ; 171     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|write_addr_int[0]                                                                                                                                                                                                                                                                                                                                                                                           ; 132     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|write_addr_int[1]                                                                                                                                                                                                                                                                                                                                                                                           ; 131     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|Add0~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 130     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|read_addr_int[0]~_wirecell                                                                                                                                                                                                                                                                                                                                                                                  ; 128     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|group_select[1]                                                                                                                                                                                                                                     ; 128     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|group_select[0]                                                                                                                                                                                                                                     ; 128     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|fifo~389                                                                                                                                                                                                                                                                                                                                                                                                    ; 128     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|fifo~260                                                                                                                                                                                                                                                                                                                                                                                                    ; 128     ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|fifo~131                                                                                                                                                                                                                                                                                                                                                                                                    ; 128     ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[8]                                                                                                                                                                                                                                                                                                              ; 120     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_rdata_en_full[0]~0                                                                                                                                                                                                                                                                                                                                                               ; 114     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|do_lfsr_r                                                                                                                                                                                                  ; 112     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr[30]~0                                                                                                                                                                                                                                                                                           ; 104     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[39]                                                                                                                                                                      ; 103     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[3]                                                                                                                                                                                                                                                                                                      ; 100     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[38]                                                                                                                                                                      ; 100     ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[1]                                                                                                                                                                                                                                                                                                      ; 99      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[0]                                                                                                                                                                                                                                                                                                      ; 99      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[1][83]~9                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[2][51]~8                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[3][91]~7                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[4][96]~6                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[7][0]~5                                                                                                                                                                                                                                                                                       ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[0][18]~4                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[5][95]~3                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dqs_cfg_curr_p[6][70]~2                                                                                                                                                                                                                                                                                      ; 97      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_alu_result[4]                                                                                                                                                                                                                                                                       ; 94      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|phy_reset_n                                                                                                                                                                                                                 ; 93      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_alu_result[2]                                                                                                                                                                                                                                                                       ; 93      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|substate[2]                                                                                                                                                                                                                                                                                                      ; 92      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_alu_result[5]                                                                                                                                                                                                                                                                       ; 89      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_upd[0]                                                                                                                                                                                                                                                                                                       ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[15]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[14]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[13]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[12]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[11]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[10]                                                                                                                                                                                                                                                                                                                                                  ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[9]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[8]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[7]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[6]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[5]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[4]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[3]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[2]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[1]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|seriesterminationcontrol[0]                                                                                                                                                                                                                                                                                                                                                   ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[15]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[14]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[13]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[12]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[11]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[10]                                                                                                                                                                                                                                                                                                                                                ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[9]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[8]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[7]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[6]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[5]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[4]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[3]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[2]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[1]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_oct_stratixv:oct0|parallelterminationcontrol[0]                                                                                                                                                                                                                                                                                                                                                 ; 88      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_alu_result[3]                                                                                                                                                                                                                                                                       ; 87      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[40]                                                                                                                                                                      ; 85      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[0]                                                                                                                                                                                                                                  ; 82      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                ; 81      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                               ; 80      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_DELAY                                                                                                                                                                                                                                                                                 ; 79      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[1]                                                                                                                                                                                                                                  ; 79      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                         ; 77      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|do_lfsr_step                                                                                                                                                                                               ; 72      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DO_lfsr_step                                                                                                                                                                                                                                  ; 72      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|afi_rdata_valid_r                                                                                                                                                                                                                                   ; 70      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr[2]                                                                                                                                                                                                                                                                                                  ; 70      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_afi_clk|reset_reg[15]                                                                                                                                    ; 69      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|loopback_mode                                                                                                                                                                                                                                       ; 68      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|di_buffer_write_address[0]                                                                                                                                                                                                                          ; 67      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|di_buffer_write_address[1]                                                                                                                                                                                                                          ; 66      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                                                  ; 65      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|do_lfsr_r                                                                                                                                                         ; 65      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~2                                                                                                                                                                                                                                                                                                        ; 65      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|group_select[2]                                                                                                                                                                                                                                     ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_q202:auto_generated|rdaddr_reg[1]                                                                                 ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_q202:auto_generated|rdaddr_reg[0]                                                                                 ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_dst_regnum[4]                                                                                                                                                                                                                                                                       ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_dst_regnum[3]                                                                                                                                                                                                                                                                       ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_dst_regnum[2]                                                                                                                                                                                                                                                                       ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_dst_regnum[1]                                                                                                                                                                                                                                                                       ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_dst_regnum[0]                                                                                                                                                                                                                                                                       ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_rf_wren                                                                                                                                                                                                                                                                             ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_dq_ena[31]~0                                                                                                                                                                                                                                                                                                 ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|int_real_wdata_valid[0]                                                                                                                                 ; 64      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_alu_result~1                                                                                                                                                                                                                                                                        ; 63      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux63~0                                                                                                                                                                                                                                                                                                          ; 62      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~1                                                                                                                                                                                                                                                                                                       ; 62      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|cmd_waitrequest~1                                                                                                                                                                                                                                                                                                      ; 57      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux62~0                                                                                                                                                                                                                                                                                                          ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux65~0                                                                                                                                                                                                                                                                                                          ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux64~0                                                                                                                                                                                                                                                                                                          ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|use_reg                                                                                                                                                                                                                                                                                                                ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[3]                                                                                                                                                               ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[2]                                                                                                                                                               ; 56      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|wait_rise                                                                                                                                                                                                                                                                                                              ; 55      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|grant[0]~3                                                                                                                                   ; 55      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|grant[2]~1                                                                                                                                   ; 55      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[45]                                                                                                                                                                      ; 54      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always7~0                                                                                                                                                                                                                                                                                                        ; 53      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                               ; 53      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[4]                                                                                                                                                                                                                                                                               ; 50      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[46]                                                                                                                                                                      ; 49      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[44]                                                                                                                                                                      ; 49      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add4~33                                                                                                                                                                                                                                                                                                          ; 49      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode51w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode41w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode21w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode4w[3]     ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode61w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode31w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode81w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode71w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode91w[3]~0  ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode152w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode142w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode132w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode122w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode112w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode102w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_valid_selector:read_buffering[7].rd_enable_lfifo_sel[0].uread_valid_full_selector|lpm_decode:uvalid_select|decode_i6f:auto_generated|w_anode162w[3]~0 ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[1]                                                                                                                                                               ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[0]                                                                                                                                                               ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[6]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[5]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[4]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[3]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[2]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[1]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|altera_mem_if_dll_stratixv:dll0|dll_delayctrl[0]                                                                                                                                                                                                                                                                                                                                                              ; 48      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[3]~2                                                                             ; 47      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[47]                                                                                                                                                                      ; 46      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_002:cmd_demux_002|src1_valid~1                                                                                                                                                          ; 45      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_new_inst                                                                                                                                                                                                                                                                            ; 45      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                              ; 44      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                              ; 44      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~2                                                                                                                                                                                                                                                                                                           ; 43      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~1                                                                                                                                                                                                                                                                                                           ; 43      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add0~0                                                                                                                                                                                                                                                                                                           ; 43      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[5]~5                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[4]~4                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[3]~3                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[2]~2                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[1]~1                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|read_addr[0]~0                                                                                                                                                                                                                                                                                                   ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|write_en_sr0                                                                                                                                                                                                                                                                                                     ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[4]~1                                                                             ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[5]~0                                                                             ; 42      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux_003:cmd_demux_003|src0_valid~2                                                                                                                                                          ; 41      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                                                                                                                                                 ; 41      ;
; noc_wrapper:noc|root:root_module|state.send_package                                                                                                                                                                                                                                                                                                                                                                                                             ; 40      ;
; noc_wrapper:noc|root:root_module|l2r_state.write_data                                                                                                                                                                                                                                                                                                                                                                                                           ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[5]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[4]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[3]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[2]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[1]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[0]                                                                                                                         ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_UPDATE                                                                                                                                                                                                                                                                                   ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_WR_PHASE                                                                                                                                                                                                                                                                                 ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                  ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                  ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_wdata_valid[31]~0                                                                                                                                                                                                                                                                                                                                                                ; 40      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|Equal0~1                                                                                                                                                                                                                                            ; 39      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|Equal0~0                                                                                                                                                                                                                                            ; 39      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[3]                                                                                                                                                                                                                                                                               ; 39      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_rw_mgr_inst_avl_translator|read_latency_shift_reg[0]                                                                                                                                                                        ; 38      ;
; noc_wrapper:noc|root:root_module|refresh_timer:ref_timer|state.idle                                                                                                                                                                                                                                                                                                                                                                                             ; 37      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[51]                                                                                                                                                                                                                                            ; 36      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[50]                                                                                                                                                                                                                                            ; 36      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_ctrl_ld                                                                                                                                                                                                                                                                             ; 36      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_trk_mgr_inst_trks_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 36      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|state_avl_curr.STATE_AVL_IDLE                                                                                                                                                                                                                                                                                    ; 36      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sequencer_trk_mgr_inst_trkm_agent|cp_valid~0                                                                                                                                                                                              ; 36      ;
; noc_wrapper:noc|root:root_module|Equal2~6                                                                                                                                                                                                                                                                                                                                                                                                                       ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux0~0                                                                                                                                                                                                                                                                                                           ; 35      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:1:router_inst|output.tag[1]                                                                                                                                                                                                                                                                                                                                                                         ; 35      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:0:router_inst|output.tag[1]                                                                                                                                                                                                                                                                                                                                                                         ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux_003|src1_valid~0                                                                                                                                                              ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_shifted_clock                                                                             ; 35      ;
; noc_wrapper:noc|root:root_module|ping_timer:ping_time|Equal0~6                                                                                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Mux61~0                                                                                                                                                                                                                                                                                                          ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                                                                                                                                      ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_WRITE_DATA                                                                                                                                                                                                                                                            ; 34      ;
; noc_wrapper:noc|root:root_module|Equal6~6                                                                                                                                                                                                                                                                                                                                                                                                                       ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay_result[13]~18                                                                                                                                                                                                                                                                                              ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|sample[31]                                                                                                                                                                                                                                                                                                       ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_alu_sub                                                                                                                                                                                                                                                                             ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_rw_mgr_inst_avl_agent|m0_read~0                                                                                                                                                                                                  ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux_003|src0_valid~0                                                                                                                                                              ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:rsp_demux_001|src2_valid                                                                                                                                                                ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_data_ready~0                                                                              ; 34      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|src_data[41]                                                                                                                                                                  ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|src_data[40]                                                                                                                                                                  ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|src_data[39]                                                                                                                                                                  ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux_003|src_data[38]                                                                                                                                                                  ; 33      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:1:router_inst|o_arr[1].payload[32]~1                                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:1:router_inst|o_arr[1].payload[31]~0                                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:0:router_inst|o_arr[1].payload[32]~1                                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:1:levels:0:router_inst|o_arr[1].payload[31]~0                                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_valid~1                                                                                                                                                                                                                                                                             ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_put~0                                                                                                    ; 33      ;
; noc_wrapper:noc|root:root_module|Decoder0~3                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; noc_wrapper:noc|root:root_module|Decoder0~2                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; noc_wrapper:noc|root:root_module|Decoder0~1                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; noc_wrapper:noc|root:root_module|Decoder0~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[12]~3                                                                                                                                                                                                                                                                                               ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[12]~0                                                                                                                                                                                                                                                                                               ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal0~7                                                                                                                                                                                                                                                                                                         ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_reg_file_inst_avl_agent|m0_write                                                                                                                                                                                                 ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[1]~4                                                                             ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[2]~3                                                                             ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr24                                                                                                                                                                                                                                                                                                         ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot                                                                                                                                                                                                                                                                      ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:rsp_demux_001|src0_valid~0                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid~0                                                                                                                                                                  ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[2]                                                                                                                                                                                                                                  ; 33      ;
; noc_wrapper:noc|root:root_module|refresh_timer:ref_timer|Selector1~4                                                                                                                                                                                                                                                                                                                                                                                            ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|timeout_counter[18]~0                                                                                                                                                                                                                                                                         ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[26]                                                                                                                                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[25]                                                                                                                                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[24]                                                                                                                                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[23]                                                                                                                                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[22]                                                                                                                                                                                                                                                                              ; 33      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[3]                                                                                                                      ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|burst_count[12]~3                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|burst_count[12]~1                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|burst_count[12]~3                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|burst_count[12]~1                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|counter[0]~1                                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|counter[0]~0                                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|counter[23]~1                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|counter[23]~0                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|burst_count[13]~3                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|burst_count[13]~1                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|burst_count[11]~3                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|burst_count[11]~1                                                                                                                                                                                                                                                                                                                                                                                    ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|counter[27]~1                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|counter[27]~0                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|counter[22]~1                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|counter[22]~0                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated|rdaddr_reg[3]                                                                                                                                                                                                                                   ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated|rdaddr_reg[2]                                                                                                                                                                                                                                   ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated|rdaddr_reg[1]                                                                                                                                                                                                                                   ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated|rdaddr_reg[0]                                                                                                                                                                                                                                   ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[50]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[49]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[48]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[47]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[46]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[45]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[44]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[43]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[42]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[41]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[40]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[39]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[38]                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|r_early_rst                                                                                                                                                                                                                                                                                                     ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|wren~0                                                                                                                                                                                                                                                                                          ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|delay[31]~0                                                                                                                                                                                                                                                                                                      ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase[31]~0                                                                                                                                                                                                                                                                                                      ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_outer_loop[19]~0                                                                                                                                                                                                                                                                                        ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[23]~1                                                                                                                                                                                                                                                                                                      ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|count[23]~0                                                                                                                                                                                                                                                                                                      ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[15][21]~32                                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[11][6]~31                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[2][22]~29                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[14][0]~27                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[10][4]~25                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[5][5]~23                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[1][4]~22                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[13][1]~21                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[9][6]~19                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[0][0]~16                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[12][0]~15                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[8][11]~14                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|phase_result[12]~1                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[6][22]~10                                                                                                                                                                                                                                                                                               ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[4][29]~8                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[3][25]~4                                                                                                                                                                                                                                                                                                ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_use_imm                                                                                                                                                                                                                                                                        ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                ; 32      ;
; noc_wrapper:noc|root:root_module|l2r_state.idle                                                                                                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_ctrl_logic                                                                                                                                                                                                                                                                          ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_logic_op[0]                                                                                                                                                                                                                                                                         ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_logic_op[1]                                                                                                                                                                                                                                                                         ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[5]                                                                                                                                                                                                                                  ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[4]                                                                                                                                                                                                                                  ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[3]                                                                                                                                                                                                                                  ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|loop_counter[11]~0                                                                                                                                                                                                                                                                            ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_dqs_burst[7]~3                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_dqs_burst[23]~2                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_dqs_burst[15]~1                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[31]                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[30]                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[29]                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[28]                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[27]                                                                                                                                                                                                                                                                              ; 32      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|out_phyclk[0]                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                                                                                                                                            ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|burstcount_list_read                                                                                   ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|reg_file[7][5]~33                                                                                                                                                                                                                                                                                                ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[2]                                                                                                                                                                       ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|grant[1]~3                                                                                                                                           ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[5]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[4]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[3]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[2]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[1]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|rdaddr_reg[0]                                                                                                                             ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|ac_ROM_wren                                                                                                                                                                                                                                         ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[1]                                                                                                                                                                       ; 31      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_seq_clk|reset_reg[14]                                                                                                                                    ; 31      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|Selector34~1                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|Selector32~1                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|Selector34~1                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|Selector32~1                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|burstcount_list_write~0                                                                                ; 30      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|grant[0]~2                                                                                                                                           ; 30      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[0]                                                                                                                                                                       ; 30      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_demux:cmd_demux|src0_valid                                                                                                                                                                    ; 30      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[0]                                                                                                                      ; 29      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[2]                                                                                                                      ; 29      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_write_decoder:write_decoder_i|rw_manager_data_decoder:DO_decoder|code_R[1]                                                                                                                      ; 29      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|state_phy_curr.STATE_PHY_DONE                                                                                                                                                                                                                                                                                    ; 29      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add4~29                                                                                                                                                                                                                                                                                                          ; 29      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[96]                                                                                                                                                                                                                                            ; 28      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|write_addr_int[0]                                                                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_aligning_data                                                                                                                                                                                                                                                                   ; 28      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                                                                                                                                                                 ; 28      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:0:levels:0:router_inst|output.tag[1]                                                                                                                                                                                                                                                                                                                                                                         ; 28      ;
; noc_wrapper:noc|l2r_noc:l2rnoc|l2r_router:\routers:0:levels:0:router_inst|output.tag[0]                                                                                                                                                                                                                                                                                                                                                                         ; 28      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_cal_success                                                                                                                                                                                                                                                                                                  ; 28      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[2]                                                                                                                                                                                                                                                                               ; 28      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[90]                                                                                                                                                                                                                                            ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[95]                                                                                                                                                                                                                                            ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[94]                                                                                                                                                                                                                                            ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[34]                                                                                                                                                                                                                                            ; 27      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|write_addr_int[1]                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|Selector5~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]                                                                                                                                                                                                                                                                 ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[1]                                                                                                                                                                                                                                                                               ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full                                                                                                                                                      ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_put~0                                                                                                          ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_state_curr.STATE_SCC_LOAD                                                                                                                                                                                                                                                                                    ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|stall_arbiter[0]                                                                                                                                                  ; 27      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[0]                                                                                                                                                                                                                                                                               ; 27      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|Add0~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 26      ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|Selector5~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 26      ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|Selector5~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|afi_seq_busy[0]                                                                                                                                                                                                                                                                                                  ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dq_zero_phase_clock                                                                          ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][2]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][1]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputcycledelaysetting[0][0]                                                             ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|enaoutputphasetransferreg[0]                                                                 ; 26      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always3~0                                                                                                                                                                                                                                                                                                        ; 25      ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|Selector5~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 25      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_address[0]~5                                                                             ; 25      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_writedata[13]~0                                                                                                                                                                                                                                                                                             ; 25      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|int_col_grant[0]~0                                                                                                                                                  ; 25      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|rdaddr_reg[6]                                                                                                                         ; 25      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_increment_vfifo_hr[7]~0                                                                                                                                                                                                                                                                                 ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|read_addr_int[0]~_wirecell                                                                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|avl_readdata_g_avl[11]~0                                                                                                                                                                                                                                                             ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|longidle_counter[19]~0                                                                                                                                                                                                                                                                                           ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_fill_bit~0                                                                                                                                                                                                                                                                         ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[9]                                                                                                                                                                                                                                                                                                              ; 24      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|fifo~70                                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|fifo~52                                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|fifo~27                                                                                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|int_row_grant[0]~0                                                                                                                                                  ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_inst_data_master_agent|cp_valid                                                                                                                                                                                                       ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|phy_mux_dqs_burst[31]~0                                                                                                                                                                                                                                                                                                                                                                  ; 24      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|always2~0                                                                                                                                                                               ; 23      ;
; noc_wrapper:noc|root:root_module|r2l_fifo_ren~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|refresh_cnt[22]~0                                                                                                                                                                                                                                                                                                ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_valid~3                                                                                                                                                               ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_io_cfg_curr[16]~0                                                                                                                                                                                                                                                                                            ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_get                                                                                                            ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|doing_write_pipe[1]                                                                                                                                     ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|do_pch_all_req[0]                                                                                                                                                 ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Add4~1                                                                                                                                                                                                                                                                                                           ; 23      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_clear_read_datapath                                                                                                                                                                                                                             ; 22      ;
; noc_wrapper:noc|network_adapter:\leafs:3:leaf_node|state.writedata                                                                                                                                                                                                                                                                                                                                                                                              ; 22      ;
; noc_wrapper:noc|network_adapter:\leafs:2:leaf_node|state.writedata                                                                                                                                                                                                                                                                                                                                                                                              ; 22      ;
; noc_wrapper:noc|network_adapter:\leafs:1:leaf_node|state.writedata                                                                                                                                                                                                                                                                                                                                                                                              ; 22      ;
; noc_wrapper:noc|network_adapter:\leafs:0:leaf_node|state.writedata                                                                                                                                                                                                                                                                                                                                                                                              ; 22      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[14]                                                                                                                                                                                                                                                                              ; 22      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[15]                                                                                                                                                                                                                                                                              ; 22      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|Add19~0                                                                                                ; 22      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                                                                                                                                                 ; 21      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_v[0]                                                            ; 21      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_WRITE_DATA                                                                                                                                                               ; 21      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|rdwr_data_valid_pipe_eq_afi_wlat_minus_2[0]                                                                                                             ; 21      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_done                                                                                                                                                                                                                                                                                                         ; 21      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|write_addr_int[0]                                                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|write_addr_int[1]                                                                                                                                                                                                                                                                                                                                                                                           ; 20      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[5]                                                                                                                                                                                                                                                                               ; 20      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|write_addr_int[0]                                                                                                                                                                                                                                                                                                                                                                                            ; 20      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|state_avl_curr.STATE_AVL_EXEC                                                                                                                                                                                                                                                                                    ; 20      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[11]                                                                                                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[10]                                                                                                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[9]                                                                                                                                                                                                                                              ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~2                                                                                                                                               ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[8]                                                                                                                                                                                                                                              ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[7]                                                                                                                                                                                                                                              ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[6]                                                                                                                                                                                                                                              ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[5]                                                                                                                                                                                                                                              ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[4]                                                                                                                                                                                                                                                                      ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET                                                                                                                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE                                                                                                                                                                                                                                                           ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_rsp_mux_003:rsp_mux_003|src_payload~0                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[3]                                                                                                                                                                                                                                                                        ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[2]                                                                                                                                                                                                                                                                        ; 19      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|write_addr_int[1]                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_JMPADDR                                                                                                                                                                                                                                                                                  ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|read_latency_shift_reg[0]                                                                                                                                                                       ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[0]                                                                                                                                                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[1]                                                                                                                                                                                                                                                                                             ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr[1]                                                                                                                                                                                                                                                                                                  ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~3                                                                                                                                                           ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0                                                                                                                                ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[1]                                                                                                                                                                                                                                                                        ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:trk_mm_bridge_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[0]                                                                                                                                                                                                                                                                        ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_read                                                                                                                                                                                                                                                                                                        ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                                                                                                                                                 ; 19      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[85]                                                                                                                                                                                                                                            ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[36]                                                                                                                                                                                                                                            ; 18      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|read_addr_int~1                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|read_addr_int~0                                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|LessThan0~0                                                                                                                                                                                                                                                                           ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[27]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[28]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[30]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[31]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[29]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable                                                                                                                                                                                                                                                                          ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                                                                                                                                                ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[26]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_size[0]                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list_put                                                             ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[25]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[24]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[11]                                                                                                                                                                                                                                                                              ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[21]                                                                                                                                                                                                                                                                              ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[4]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[5]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[6]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[7]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req~0                                                                                                                                                ; 18      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|Add0~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_ACTIVATE                                                                                                                                                                                                                                                                                 ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_READ                                                                                                                                                                                                                                                                                     ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                                                         ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[15]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[14]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[22]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[23]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[0].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[1].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[2].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[3].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[4].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[5].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[6].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[7].qvld_wr_address[0]                                                                                                                                                                    ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[16]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[17]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[18]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[19]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[20]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[21]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[8]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[9]                                                                                                                                                                                                                                                                        ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[10]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[11]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[12]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_writedata[13]                                                                                                                                                                                                                                                                       ; 18      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_read                                                                                                                                                          ; 18      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~278                                                                                                                                                                                                                                                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                       ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|E_src1[19]~0                                                                                                                                                                                                                                                                          ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_parallel_scan~1                                                                                                                                                                                                                                                                                          ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|W_valid                                                                                                                                                                                                                                                                               ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[3]                                                                                                                                                                       ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[4]                                                                                                                                                                       ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[5]                                                                                                                                                                       ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr[0]                                                                                                                                                                                                                                                                                                  ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|pch_req_with_priority[0]                                                                                                                                            ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_req_with_priority[0]                                                                                                                                            ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v[0]                                                                                                           ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router:router|src_channel[0]~0                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                                                                                                                                               ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[0].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[1].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[2].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[3].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[4].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[5].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[6].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|read_valid_predict[7].qvld_wr_address[1]                                                                                                                                                                    ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~1                                                                                                                                                                                                                                                                                                           ; 17      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                                                                                                                                                   ; 17      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|read_addr_int[0]~_wirecell                                                                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Mux63~4_wirecell                                                                                                                                                                                                                                                                                                 ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~277                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~260                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|fifo~131                                                                                                                                                                                                                                                                                                                                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[0]                                                                                                                                                                                                                                                                                                            ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|ShiftRight0~6                                                                                                                                                                                                                                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_pc[8]~0                                                                                                                                                                                                                                                                             ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_rshift8~0                                                                                                                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always3~0                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always2~0                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always1~0                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|always0~0                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_lo~0                                                                                                                                                                                                                                                                           ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[16]                                                                                                                                                                                                                                                                              ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src2_hi~1                                                                                                                                                                                                                                                                           ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src1~1                                                                                                                                                                                                                                                                              ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|R_src1~0                                                                                                                                                                                                                                                                              ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~8                                                                                                                                                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[6]                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[7]                                                                                                                                                                       ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|state.DONE                                                                                                                                                                                                                   ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo~37                                                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][1]                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][0]                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|rd_req_with_priority[0]                                                                                                                                             ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_latency_counter[2]                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_latency_counter[3]                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_latency_counter[0]                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_latency_counter[1]                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|cfg_dram_dm_width[3]                                                                                                                                          ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo_rtl_0_bypass[0]                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo_rtl_0_bypass[4]                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo_rtl_0_bypass[3]                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo_rtl_0_bypass[2]                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo_rtl_0_bypass[1]                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|fifo~19                                                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal17~0                                                                                                                                                                               ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal2~0                                                                                                                                                                                ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|do_refresh_req[0]                                                                                                                                                 ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_p2c_read_clk|reset_reg[14]                                                                                                                               ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset:ureset|mem_if_ddr3_emif_0_example_design_example_if0_p0_reset_sync:ureset_hr_clk|reset_reg[14]                                                                                                                                     ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~121                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~117                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~113                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~109                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~105                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~101                                                                                                                                                                                                                                                                                                         ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~97                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~93                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~89                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~85                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~81                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~77                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~73                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~69                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~65                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~61                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~57                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~53                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~49                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~45                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~41                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~37                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~33                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~29                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~25                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~21                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~17                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~13                                                                                                                                                                                                                                                                                                          ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~9                                                                                                                                                                                                                                                                                                           ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Add6~5                                                                                                                                                                                                                                                                                                           ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_phy_mgr:sequencer_phy_mgr_inst|phy_read_fifo_reset[7]                                                                                                                                                                                                                                                                                           ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|dqsbusout                                                                                    ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[0]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[1]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[3]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[7]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~5                                                                                                                                                                                                                                                                                                       ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[6]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~4                                                                                                                                                                                                                                                                                                       ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[5]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[4]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|capture_strobe_tracking_r[2]                                                                                                                                                                                                                                                                                     ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[1]                                                                                                                                                                                                                                                                                                            ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                                                                                                                                                ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                                                                                                                                                       ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_packets_to_bytes:p2b|in_ready                                                                                                                                                                                                                                                                                                  ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[41]                                                                                                                                                                      ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                    ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|arb_do_write[1]~0                                                                                                                                                   ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[0]                                                                                                                                                                                                                                ; 15      ;
; noc_wrapper:noc|root:root_module|Selector14~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_PRECHARGE                                                                                                                                                                                                                                                                                ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_REFRESH                                                                                                                                                                                                                                                                                  ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr29~0                                                                                                                                                                                                                                                                                                       ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[2]                                                                                                                                                                                                                                                                                             ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_group_counter[3]                                                                                                                                                                                                                                                                                             ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[2]                                                                                                                                                                                                                                                                                                  ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[3]                                                                                                                                                                                                                                                                                                  ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[0]~0                                                                                                                                                                        ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|afi_cs_n_r[3]~0                                                                                                                                                                                                                                                                                                                                                                          ; 15      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~1                                                                                                                                                                     ; 15      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[0]                                                                                                                                                                                            ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[0][13]~57                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~8                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[1][13]~50                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~7                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[3][13]~43                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~6                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[7][13]~36                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[6][13]~28                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[5][13]~20                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~3                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[4][13]~13                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~2                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sample_counter[2][13]~6                                                                                                                                                                                                                                                                                          ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal6~2                                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~1                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|always15~0                                                                                                                                                                                                                                                                                                       ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_counter_access~1                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_avalon_mm_bridge:seq_bridge|wr_reg_waitrequest                                                                                                                                                                                                                                                                                                     ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_timing_param:timing_param_inst|t_param_rd_to_pch[1]                                                                                                                                      ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[1]                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[2]                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[3]                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[4]                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[5]                                                                                                                                                                                                                                ; 14      ;
; noc_wrapper:noc|root:root_module|l2r_state.write_en                                                                                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[6]                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_DO_SAMPLE                                                                                                                                                                                                                                                                                ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:sequencer_trk_mgr_inst_trkm_translator|av_waitrequest~0                                                                                                                                                                              ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal15~0                                                                                                                                                                                                                                                                                                        ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[0]                                                                                                                                                                                                                                                                                                  ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_go_ena_r[1]                                                                                                                                                                                                                                                                                                  ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|template_stage:template_stage_inst|state.DONE                                                                                                                                                                                                                                                 ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|afi_mux_ddr3_ddrx:m0|afi_addr_r[13]~0                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                        ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[12]                                                                                                                                                                                                                                                                              ; 14      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|split_write                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[1]                                                                                                                                                                                            ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[2]                                                                                                                                                                                                                                                                                                            ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                     ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[10]                                                                                                                                                                      ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[11]                                                                                                                                                                      ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|write_req_reg                                                                                                                                                                                                                              ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_prdc_ack                                                                                                                                                                                                                                                                                                     ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|LessThan0~1                                                                                            ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|LessThan0~0                                                                                            ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[0]~2                                                                                                                                                                        ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|update_cmd_if_accepted_r                                                                               ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|always7~2                                                                                                                                                                                                                                                                                                        ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:trk_mm_bridge_m0_agent|cp_valid~1                                                                                                                                                                                                         ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|wr_req_with_priority[0]                                                                                                                                             ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|trkm_write                                                                                                                                                                                                                                                                                                       ; 13      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1                                                                                                                                ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[7]~1                                                                                                                                               ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[2]                                                                                                                                                                                            ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[3]                                                                                                                                                                                                                                                                                                            ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[4]                                                                                                                                                                                                                                                                                                              ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|av_readdata_pre[9]~4                                                                                                                                                                            ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|av_readdata_pre[9]~3                                                                                                                                                                            ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[9]                                                                                                                                                                       ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|state.BLOCK_WRITE                                                                                                                                                                                                            ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                                                                                                                                                 ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                                                                                                                                                ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[8]                                                                                                                                                                       ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[4]~0                                                                                                                                                                          ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|parallel_group[0]                                                                                                                                                                                                                                                                                                ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|arb_do_read[1]~0                                                                                                                                                    ; 12      ;
; noc_wrapper:noc|root:root_module|outbuffer_en[0][0]                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; noc_wrapper:noc|root:root_module|outbuffer_en[1][0]                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; noc_wrapper:noc|root:root_module|outbuffer_en[2][0]                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; noc_wrapper:noc|root:root_module|outbuffer_en[3][0]                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|mux_1hb:rd_mux|l1_w14_n0_mux_dataout~0                                                                                                ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|mux_1hb:rd_mux|l1_w13_n0_mux_dataout~0                                                                                                ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sequencer_phy_mgr_inst_avl_agent|m0_read~0                                                                                                                                                                                                 ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_ena_addr_decode[2]~2                                                                                                                                                                                                                                                                                         ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal11~0                                                                                                                                                                                                                                                                                                        ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_cdr                                                                                           ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|write_DM_lfsr_step                                                                                                                                                                                                                                  ; 12      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|valid_combi[0]                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[23]                                                                                                                                                                                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[3]                                                                                                                                                                                            ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|dm_lfsr_step                                                                                                                                                                                               ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[4]                                                                                                                                                                                                                                                                                                            ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst|Selector43~0                                                                                                                                                                                                               ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[12]                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[13]                                                                                                                                                                      ; 11      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:2:ocpburst|state.write                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:3:ocpburst|state.write                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:1:ocpburst|state.write                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; noc_wrapper:noc|ocpburst_testbench:\burstmodule:0:ocpburst|state.write                                                                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|D_iw[13]                                                                                                                                                                                                                                                                              ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|parallel_group[1]                                                                                                                                                                                                                                                                                                ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_v[0]                                                                                                     ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|write[0]                                                                                                                                                                    ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~0                                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~0                                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~0                                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~0                                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~0                                                                                              ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~0                                                                                              ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~0                                                                                              ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~0                                                                                              ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr26~0                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal10~0                                                                                                                                                                                                                                                                                                        ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|avl_state.TRK_MGR_STATE_DECR_VFIFO                                                                                                                                                                                                                                                                               ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_phy_mgr_inst_avl_translator|read_latency_shift_reg[0]                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_reg_file_inst_avl_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~0                                                                                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|cmd_write_afi                                                                                                                                                                                                                                       ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|write_req_reg                                                                                                                                                                                                                                            ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_free_id_valid~0                                                                                                                                        ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sequencer_phy_mgr_inst_avl_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_003:router_003|Equal4~1                                                                                                                                                                    ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_router_003:router_003|Equal4~0                                                                                                                                                                    ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|d_read                                                                                                                                                                                                                                                                                ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_read_datapath:uread_datapath|afi_rdata_valid[0]                                                                                                                                                                                          ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[1]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[2]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[3]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[4]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[7]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[2][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][0]                                                                             ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[0]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[5]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_data[6]                                                                                                                                                                                                                                                                                                      ; 11      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll1~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[22]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[21]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[20]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_radd[0]                                                                                                                                                                                            ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[19]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|pattern_wadd[4]                                                                                                                                                                                            ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|mux_1hb:rd_mux|l1_w18_n0_mux_dataout~0                                                                                                ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[18]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[17]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob|comb~0                                                                                                                                                                                                                                                      ; 10      ;
; noc_wrapper:noc|root:root_module|state.send_ping                                                                                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[16]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Equal18~0                                                                                                                                                                                                                                                                                                        ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|wr_ptr[5]                                                                                                                                                                                                                                                                                                            ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[15]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|ShiftRight0~16                                                                                                                                                                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|ShiftRight0~15                                                                                                                                                                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|avl_cmd_rank~0                                                                                                                                                                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[14]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_bytes_to_packets:b2p|out_data[5]~0                                                                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|Equal8~0                                                                                                                                                                                                                                                                        ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[13]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|dffe_af                                                                                                                                                                                      ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|template_stage:template_stage_inst|state.READ2                                                                                                                                                                                                                                                ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_dataread_dataid_r[0]                                                                                                                                   ; 10      ;
; noc_wrapper:noc|root:root_module|Selector14~1                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|Equal9~2                                                                                                                                                                                                                                                                                                         ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|parallel_group[2]                                                                                                                                                                                                                                                                                                ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_io_cfg[12]                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst|itf_cmd_ready~0                                                                                                                                                   ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder3~4                                                                                                                                                                                                                                                                                                       ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_trk_mgr:sequencer_trk_mgr_inst|WideOr26~1                                                                                                                                                                                                                                                                                                       ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_data_mgr_inst_avl_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_state_curr.STATE_SCC_IDLE                                                                                                                                                                                                                                                                                    ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|scc_doing_scan_r                                                                                                                                                                                                                                                                                                 ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[9]                                                                                                                                                                                                                                  ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[10]                                                                                                                                                                                                                                 ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_address_afi[11]                                                                                                                                                                                                                                 ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|require_flush[0]                                                                                                                                                            ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~12                                                                                                                                                          ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~2                                                                                                                                                           ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[10]                                                                                                                                                                                                                                                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|stage.TEMPLATE_STAGE                                                                                                                                                                                                                                                                          ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|arb_do_activate[0]~0                                                                                                                                                ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter_full                                                                                                                                              ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|src_data[42]                                                                                                                                                                      ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                           ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].state[1]                                                                                                                           ; 10      ;
; noc_wrapper:noc|root:root_module|refresh_timer:ref_timer|state.refresh1                                                                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].state[2]                                                                                                                           ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated|dffe_af                                                                                                                                                                                                    ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|timeout_counter[32]                                                                                                                                                                                                                                                                           ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[2][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][2]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[2][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[1][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][1]                                                                             ; 10      ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll1~PLL_RECONFIG_O_UP                                                                                                                                                                                                                                                                                                                                ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_pll0:pll0|pll1~FRACTIONAL_PLL_O_CNTNEN                                                                                                                                                                                                                                                                                                                          ; 9       ;
; local_refresh_chip[0]~input                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[86]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[45]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[42]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[41]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[23]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[22]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[21]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[20]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[19]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[18]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[17]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[16]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[15]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[14]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[13]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_sv_wrapper:sequencer_scc_family_wrapper|scc_dqs_cfg[12]                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|rdaddr_reg[4]                                                                                        ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|rdaddr_reg[3]                                                                                        ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|rdaddr_reg[2]                                                                                        ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|rdaddr_reg[1]                                                                                        ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|rdaddr_reg[0]                                                                                        ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid                                                                                                                                    ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[31]~3                                                                                                                                                                                                                                                                 ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[5]~5                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[4]~4                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[3]~3                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[1]~1                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|mem_rd_ptr[0]~0                                                                                                                                                                                                                                                                                                      ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|rd_ptr[0]                                                                                                                                                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|read~0                                                                                                                                                                                                                                                                                                               ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst|Selector5~0                                                                                                                                                                                                                ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|Selector2~0                                                                                                                                                                                                                  ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sequencer_scc_mgr_inst_avl_translator|av_readdata_pre[4]~0                                                                                                                                                                            ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_bytes_to_packets:b2p|out_startofpacket                                                                                                                                                                                                                                                                                         ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|ready                                                                                                                                                                                                                                                                                  ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|ready~0                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                 ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_ASSERT                                                                                                                                                                                                                                                               ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|do_write_reg                                                                                                                                                                                                                                                                  ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[0]                                                                                                                                                    ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[1]                                                                                                                                                    ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|bg_dataid[2]                                                                                                                                                    ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|wdatap_free_id_get_ready~0                                                                                                                                    ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_rst:sequencer_rst|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                                          ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][0]                                                                                                                                                             ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|avl_writedata_afi[7]                                                                                                                                                                                                                                ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_BYPASS                                                                                                                                                                   ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_kbf1:auto_generated|a_dpfifo_54c1:dpfifo|a_fefifo_1cf:fifo_state|b_non_empty                                                                                                                                                   ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~8                                                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~7                                                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~6                                                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~5                                                                                                                                                                                                                                                                                                       ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|Decoder6~4                                                                                                                                                                                                                                                                                                       ; 9       ;
; noc_wrapper:noc|root:root_module|mem_state.read_s                                                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|Equal9~1                                                                                                                                                                                                           ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|Equal6~1                                                                                                                                                                                                           ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|Equal3~1                                                                                                                                                                                                           ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_jumplogic:jumplogic_i|Equal0~1                                                                                                                                                                                                           ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:trk_mm_bridge_m0_limiter|save_dest_id~0                                                                                                                                                                                                ; 9       ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|mem_if_ddr3_emif_0_example_design_example_if0_s0_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:trk_mm_bridge_s0_agent|m0_write~0                                                                                                                                                                                                          ; 9       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLAB cells ; MIF                                                                     ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+---------------+
; mem_if_ddr3_emif_0_example_design_example_d0:d0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_n5f1:auto_generated|a_dpfifo_lvb1:dpfifo|altsyncram_r2j1:FIFOram|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 546          ; 8            ; 546          ; yes                    ; no                      ; yes                    ; no                      ; 4368   ; 8                           ; 2                           ; 8                           ; 2                           ; 16                  ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_2ue1:auto_generated|a_dpfifo_b9e1:dpfifo|altsyncram_4jo1:FIFOram|ALTSYNCRAM                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 45           ; 16           ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 720    ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_9702:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_c0:c0|alt_mem_if_nextgen_ddr3_controller_core:ng0|alt_mem_ddrx_controller_st_top:alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_da02:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_dmaster:dmaster|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_8er1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                                                    ; Unassigned ; Old data             ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|altsyncram:the_altsyncram|altsyncram_e9n1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst:cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b_module:altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|altsyncram:the_altsyncram|altsyncram_e9n1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None                                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|altera_mem_if_sequencer_mem_no_ifdef_params:sequencer_mem|altsyncram:the_altsyncram|altsyncram_7er1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 6912         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 221184 ; 6912                        ; 32                          ; --                          ; --                          ; 221184              ; 16          ; 0          ; mem_if_ddr3_emif_0_example_design_example_if0_s0_sequencer_mem.hex      ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_ac_ROM_no_ifdef_params:ac_ROM_i|altsyncram:altsyncram_component|altsyncram_h862:auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 40           ; 32           ; 40           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 1280   ; 40                          ; 31                          ; 40                          ; 31                          ; 1240                ; 0           ; 31         ; mem_if_ddr3_emif_0_example_design_example_if0_s0_AC_ROM.hex             ; Unassigned ;                      ;                 ;                 ;               ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_di_buffer_wrap:di_buffer_wrap_i|rw_manager_di_buffer:rw_manager_di_buffer_i|altsyncram:altsyncram_component|altsyncram_q202:auto_generated|ALTDPRAM_INSTANCE                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 4            ; 64           ; 4            ; 64           ; yes                    ; no                      ; no                     ; no                      ; 256    ; 4                           ; 64                          ; 4                           ; 64                          ; 256                 ; 0           ; 64         ; None                                                                    ; Unassigned ;                      ;                 ;                 ;               ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_inst_ROM_no_ifdef_params:inst_ROM_i|altsyncram:altsyncram_component|altsyncram_gf42:auto_generated|ALTDPRAM_INSTANCE                                                                                                                                            ; MLAB ; Simple Dual Port ; No clocks.   ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; no                     ; no                      ; 2560   ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 0           ; 40         ; mem_if_ddr3_emif_0_example_design_example_if0_s0_inst_ROM.hex           ; Unassigned ;                      ;                 ;                 ;               ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|rw_manager_ddr3:sequencer_rw_mgr_inst|rw_manager_generic:rw_mgr_inst|rw_manager_core:rw_mgr_core_inst|rw_manager_read_datapath:read_datapath_i|rw_manager_pattern_fifo:pattern_fifo_i|altsyncram:altsyncram_component|altsyncram_0302:auto_generated|ALTDPRAM_INSTANCE                                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; no                      ; 288    ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 9          ; None                                                                    ; Unassigned ;                      ;                 ;                 ;               ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_reg_file:sequencer_reg_file_inst|altsyncram:altsyncram_component|altsyncram_4n32:auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 32         ; None                                                                    ; Unassigned ;                      ;                 ;                 ;               ;
; mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_s0:s0|sequencer_scc_mgr:sequencer_scc_mgr_inst|sequencer_scc_reg_file:sequencer_scc_reg_file_inst|altdpram:altdpram_component|dpram_8h02:auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 64           ; 42           ; 64           ; 42           ; yes                    ; no                      ; no                     ; no                      ; 2688   ; 64                          ; 42                          ; 64                          ; 42                          ; 2688                ; 0           ; 42         ; None                                                                    ; Unassigned ;                      ;                 ;                 ;               ;
; noc_wrapper:noc|root:root_module|fifo:mem_addr_fifo|altsyncram:fifo_rtl_0|altsyncram_l002:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; db/mem_if_ddr3_emif_0_example_design_example.ram0_fifo_71bb00b8.hdl.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; noc_wrapper:noc|root:root_module|fifo:mem_ben_fifo|altsyncram:fifo_rtl_0|altsyncram_h202:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1           ; 0          ; db/mem_if_ddr3_emif_0_example_design_example.ram0_fifo_df87bc11.hdl.mif ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; noc_wrapper:noc|root:root_module|fifo:mem_data_fifo|altsyncram:fifo_rtl_0|altsyncram_svv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 128          ; 4            ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 4                           ; 128                         ; 4                           ; 128                         ; 512                 ; 4           ; 0          ; db/mem_if_ddr3_emif_0_example_design_example.ram0_fifo_49139a8.hdl.mif  ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; noc_wrapper:noc|root:root_module|fifo:r2l_data_fifo|altsyncram:fifo_rtl_0|altsyncram_mvv1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 128          ; 3            ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 384    ; 3                           ; 16                          ; 3                           ; 16                          ; 48                  ; 1           ; 0          ; db/mem_if_ddr3_emif_0_example_design_example.ram0_fifo_491264e.hdl.mif  ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------------------------------------------+------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 1     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 5     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Unchecked    ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces   ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass               ; 0            ; 0            ; 0            ; 0            ; 0            ; 5         ; 0            ; 0            ; 5         ; 5         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 121          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked          ; 0            ; 0            ; 0            ; 0            ; 0            ; 127       ; 0            ; 0            ; 127       ; 127       ; 0            ; 121          ; 0            ; 0            ; 0            ; 0            ; 121          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable       ; 132          ; 132          ; 132          ; 132          ; 132          ; 0         ; 132          ; 132          ; 0         ; 0         ; 132          ; 11           ; 132          ; 132          ; 132          ; 132          ; 11           ; 132          ; 132          ; 132          ; 132          ; 11           ; 132          ; 132          ; 132          ; 132          ; 132          ; 132          ;
; Total Fail               ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; mem_dm[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dm[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_reset_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_cs_n[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_cal_success        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_cal_fail           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; drv_status_pass          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; drv_status_fail          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; drv_status_test_complete ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_init_done          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[4]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[5]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[6]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[7]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[8]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[9]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[10]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[11]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[12]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_a[13]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ck[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ck_n[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_refresh_ack        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_cke[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ras_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_cas_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_we_n[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_odt[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ba[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ba[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_ba[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_refresh_req        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[8]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[9]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[10]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[11]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[12]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[13]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[14]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[15]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[16]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[17]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[18]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[19]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[20]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[21]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[22]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[23]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[24]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[25]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[26]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[27]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[28]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[29]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[30]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[31]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[32]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[33]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[34]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[35]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[36]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[37]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[38]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[39]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[40]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[41]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[42]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[43]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[44]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[45]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[46]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[47]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[48]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[49]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[50]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[51]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[52]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[53]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[54]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[55]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[56]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[57]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[58]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[59]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[60]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[61]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[62]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dq[63]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mem_dqs_n[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; oct_rzqin                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pll_ref_clk              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; global_reset_n           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; local_refresh_chip[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; soft_reset_n             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.85 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20034): Auto device selection is not supported for Stratix V device family. The default device, 5SGXEA7H3F35C3, is set.
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device 5SGXEA7H3F35C3 for design "mem_if_ddr3_emif_0_example_design_example"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location AN28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 127 pins of 127 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|extra_output_pad_gen[0].obuf_1" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 3143
Error (174052): I/O "mem_dq[0]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[1]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[2]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[3]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[4]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[5]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[6]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[7]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[8]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[9]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[10]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[11]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[12]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[13]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[14]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[15]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[16]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[17]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[18]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[19]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[20]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[21]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[22]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[23]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[24]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[25]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[26]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[27]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[28]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[29]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[30]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[31]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[32]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[33]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[34]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[35]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[36]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[37]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[38]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[39]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[40]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[41]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[42]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[43]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[44]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[45]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[46]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[47]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[48]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[49]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[50]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[51]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[52]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[53]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[54]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[55]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[56]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[0].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[57]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[1].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[58]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[2].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[59]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[3].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[60]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[4].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[61]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[5].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[62]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[6].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dq[63]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 24
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|pad_gen[7].data_out" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2826
Error (174052): I/O "mem_dqs[0]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[1]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[2]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[3]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[4]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[5]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[6]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs[7]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 25
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2074
Error (174052): I/O "mem_dqs_n[0]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[1]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[2]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[3]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[4]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[5]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[6]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174052): I/O "mem_dqs_n[7]" has dynamic termination control connected, but does not use parallel termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/mem_if_ddr3_emif_0_example_design_example.v Line: 26
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "SERIESTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[0]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[1]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[2]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[3]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[4]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[5]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[6]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[7]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[8]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[9]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[10]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[11]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[12]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[14]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Error (174068): Output buffer atom "mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[15]" connected, but does not use calibrated on-chip termination File: /sshfs/s103060/example6/MemoryTree/sim/integration/example_project/mem_if_ddr3_emif_0_example_design_example/submodules/altdq_dqs2_stratixv.sv Line: 2014
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:02
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[0] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[0] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[8] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[1] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[2] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[3] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[4] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[5] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[6] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[7] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[9] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[10] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[11] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[12] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[13] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[14] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[15] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[16] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[17] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[18] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[19] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[20] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[21] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[22] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[23] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[24] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[25] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[26] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[27] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[28] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[29] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[30] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[31] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[32] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[33] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[34] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[35] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[36] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[37] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[38] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[39] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[40] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[41] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[42] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[43] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[44] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[45] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[46] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[47] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[48] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[49] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[50] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[51] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[52] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[53] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[54] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[55] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[56] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[57] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[58] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[59] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[60] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[61] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[62] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin mem_dq[63] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[1] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[2] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[3] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[4] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[5] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[6] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin mem_dqs[7] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[0] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[1] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[2] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[3] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[4] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[5] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[6] uses the 2.5 V I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mem_if_ddr3_emif_0_example_design_example_if0:if0|mem_if_ddr3_emif_0_example_design_example_if0_p0:p0|mem_if_ddr3_emif_0_example_design_example_if0_p0_memphy:umemphy|mem_if_ddr3_emif_0_example_design_example_if0_p0_new_io_pads:uio_pads|mem_if_ddr3_emif_0_example_design_example_if0_p0_altdqdqs:dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_stratixv:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin mem_dqs_n[7] uses the 2.5 V I/O standard
Error (11802): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 2897 errors, 2 warnings
    Error: Peak virtual memory: 1290 megabytes
    Error: Processing ended: Thu Jun  2 23:01:06 2016
    Error: Elapsed time: 00:00:23
    Error: Total CPU time (on all processors): 00:00:22


