1 
 
行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告   
□期中進度報告 
 
可攜式 EEG/EKG/fNIRS腦神經影像系統研發暨其整合型生
醫感測處理晶片系統設計--子計畫四：低複雜度生醫運算引
擎設計與嵌入式平台建置(3/3) 
 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：NSC 99－2220－E－009－029 
執行期間：99年 8月 1日至 100年 9月 30日 
計畫主持人：范倫達 助理教授 
計畫參與人員：呂宗哲、吳廸優、陳姵妤、陳建勳、卓曉霜、黃泊硯、
梁遠澤 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
■出席國際學術會議心得報告一份 
□國際合作研究計畫國外研究報告書一份 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、
列管計畫及下列情形者外，得立即公開查詢 
          ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
          
執行單位：國立交通大學 資訊工程系 
中   華   民   國   100  年   12  月   30 日
II 
 
行政院國家科學委員會專題研究計畫期末進度報告 
可攜式 EEG/EKG/fNIRS腦神經影像系統研發暨其整合型生醫感測
處理晶片系統設計--子計畫四：低複雜度生醫運算引擎設計與嵌入式
平台建置(3/3) 
計畫編號：NSC-99-2220-E-009-029 
執行期限：99年8月01日至100年09月30日 
主持人：范倫達 助理教授 
執行機構：交通大學資訊工程系 
摘要 
本計畫為整合型計畫中的子計畫四-低複雜度生醫運算引擎設計與嵌入式平台建置負
責進行整合後端 EEG/EKG/fNIRS生醫運算晶片設計與製作和 3D醫學影像顯示嵌入式平台
的開發。本計畫預計完成低複雜度 EEG-ICA晶片架構設計、低複雜度 EKG-HRV晶片架構
設計等主要生醫晶片/矽智產、低複雜度 3D 顯示演算法與晶片，並且結合上述晶片與 CIC
合作開發的生醫嵌入式平台，達成可攜式與即時 EEG/EKG/fNIRS 生醫訊號擷取展示的目
的。第三年執行摘要如下所述： 
第三年計畫摘要： 
第三年的工作除了持續進行整體系統進一步的整合工作之外，也各別對可重組化的
EEG、HRV處理晶片、可適性影像補插晶片和低複雜度 3D醫學影像顯示晶片做功耗最佳
化的設計，因為在晶片組整合在一起時，有些記憶體及控制器可以共用來降低整體面積及
功耗，並進行完整的 IP 整合與系統測試及驗證，同時將 Concord 客製化平台與其他子計
畫結合展現總計劃當初訂定的規格。 
關鍵字: 獨立成份分析、心率變異特性、3D繪圖引擎設計、嵌入式平台設計 
 
Abstract 
The sub-project 4 referred to as “low complexity biomedical computation engine design and 
embedded platform development” plays a role of designing the back-end biomedical computation 
algorithm and chip and the development of back-end 3-D medical graphics display embedded 
platform. We will concentrate on devising, among three years, low-complexity EEG-ICA, 
EKG-HRV VLSI architectures and chips. The low-complexity and low power 3D medical 
graphics algorithm and architecture will be debated in this sub-project. Using Xilinx-ML507 or 
cooperating with CIC, we will develop biomedical embedded system platform that integrates the 
above low-complexity computation engines. Finally, one portable and real-time biomedical 
embedded demo system can be achieved. The abstract for the second year is given as follows: 
 
1 
 
1. 前言 
由於全球步入老人化社會的階段，近年來生物科技與醫療照護受到全球高度矚目，也
是世界各國以及研究單位高度關注的領域。而台灣近二十年來，在半導體、通訊、資訊領
域方面建立了穩固的基礎，技術更是從過去的電路板系統轉變到嵌入式系統的前瞻應用，
甚至到系統單晶片系統的設計；因此，如何將這些高科技產業應用在生物科技上有其發展
的必要。近年來所熱門的生醫影像技術，也正是生物科技與資訊領域的結合，進而發展出
的一項新的研究領域與產業，然而要能夠將電子資訊設計導入至生物科技與醫療照護領
域，在電子資訊設計方面，其運算複雜度以及系統功率消耗甚至是晶片體積，樣樣都非常
要求，如何在其中找到最佳的取捨並進一步地整合應用在醫療照護上，實為晶片系統設計
領域人才必須儘速投入的研究主題。 
2. 研究目的 
在擷取生醫訊號的過程中，將會帶入許多雜訊，進而影響我們對於生醫訊號的判斷，
目前一般使用 ICA 演算法來去除對於 EEG 的雜訊並將互相干擾之訊號各自分解出來，另
外使用 HRV演算法來去除對於 EKG的雜訊並判斷是否有心律變異的情況發生；然而這些
演算法大多是先擷取生醫訊號後，再將一段長時間的訊號資料使用個人電腦或伺服器做分
析，這樣的方式無法立即發現病況，也就無法立即地對病人進行治療與照護。因此，長時
間偵測人體生醫訊號並立即性的分析判斷，對於即時地醫療照護相當重要。對於電子資訊
領域產業而言，為了能夠長時間攜帶並偵測生醫訊號，整體的系統必須是低運算複雜度、
低功耗、可靠度佳並且對人體沒有傷害；對生物科技產業而言，除了必須即時接收並分析
生物訊號以外，其生醫訊號顯示方式必須更直覺易懂，因此具備 3D 顯像功將有助於醫生
與病患自我了解，以縮短診斷與就醫的時間。子計畫四目的有二: 一為針對感測端所接收
的生理訊號，設計低運算複雜度、低功耗之晶片加速器來過濾雜訊並加以分析做出即時且
可靠的生理判斷；二為針對生醫應用，設計高能源效率之可程式化 3D 繪圖引擎設計，可
讓本計畫獲得足夠的系統頻寬與強大的 3D 運算支援且提供完整的軟硬體介面。子計畫四
所提供的低功耗生醫運算與 3D 繪圖引擎及整體嵌入式平台系統使各子計畫能方便的使用
並快速的整合與驗證，進而達到總計劃所訂定的目標。 
3. 文獻探討 
本子計劃根據總計劃所需要的低複雜度生醫運算引擎以及嵌入式平台建置為設計目
標，以下將針對本子計畫的各項特色如獨立成分分析(Independent Component Analysis)、心
率變異特性(Heart Rate Variability)、3D繪圖引擎設計等項目之國內外研究情形與重要參考
文獻提出評述。 
3.1. 獨立成分分析 (ICA) 
獨立成分分析主要由訊號前處理與主要演算法組成，我們分述如下： 
3.1.1 獨立成分分析演算法 
在眾多 ICA演算法中，其中以 Infomax 和 FastICA為最多人在探討研究並應用在腦波
3 
 
                 wxwgExwxgEw TT )}('{)}({ −=+                          (5) 
是以每單一channel作訊號的分析，可達到快速收斂的效果，且每一次之運算量較小。這些
演算法都各有特色，其考量皆以低功耗、低運算量為主。而FastICA因每次是以單channel
來做training的動作，運算量較少，其演算法流程如圖2所示。因FastICA可以用較少的步驟
達到快速的收斂，所以這邊選用FastICA為我們主要核心的演算法。 
 
 
圖 2：FastICA演算法流程圖. 
 
3.1.2 訊號前處理 
為了降低FastICA的training的運算複雜度，我們需要將所接收到的訊號做白化處理
(whitening)，以達到降低training的複雜度。由過去相關文獻中，要達到白化，需計算收到
訊號之covariance matrix並尋找出其特徵值與特徵根，對原始訊號做正交線性轉換，一般採
用主成分分析 (Principle Component Analysis，PCA)[3]或是循環亞可比 (Cyclic Jacobi 
++= w/ww
Take a random initial vector w(0) 
Mixed Signal x(i) 
w
+
 = E{xg(w
T
x)}-E{g’(w
T
x)}w 
w(k-1)=w(k) NO 
YES 
5 
 
 
圖 3：3D EEG Brain Mapping 
 
3.2.2  3D繪圖處理器架構 
 3D繪圖管線主要可以分成頂點渲染子系統和著色子系統，根據不同的應用、成本、效
能可以去調整繪圖管線的設計，例如M. Deering et al.[18]於 1988年提出的 Deferred Shading
架構，以及Microsoft於 2006年提出 Unified Shader的架構[19]…等，而鑑於本系統對於 3D 
Brain Mapping的應用，主要參考的繪圖系統如圖 4所示。 
 
 
圖 4：OpenGL ES2.0定義之 3D繪圖管線 
 
3.2.3  頂點渲染子系統 
 在頂點渲染子系統中，最重要的部份是 Transform和 Lighting，在 Transform的處理中，
會將頂點在空間中的頂點投影至螢幕的座標，然而在 Lighting的部份會利用光源和環境對
頂點的影響計算出頂點的顏色。一般而言，在不同的應用中，會根據其應用利用不同的定
義方式去決定光源和環境對頂點的影響，因此在此部份的設計中，常會設計成可程式化的
繪圖系統，例如在[20]中利用一個可程式化的繪圖系統，實作出許多種不同的特效。 
7 
 
4. 研究方法 
本子計劃四之研究重點為低複雜度生醫運算引擎設計以及嵌入式平台建置，其中關鍵
性的運算單元包括(1)低功率 FastICA硬體架構設計，及(2)高能源效率可程式化之三維繪圖
引擎設計。而為了與子計畫三之低功耗生醫信號處理與影像重建系統做一整合，我們規劃
了以Xilinx ML507 FPGA開發版與ARM Cortex M3低成本開發版為主之無線傳輸及雛型系
統整合平台，將子計畫三所處理完畢之生醫資訊，透過藍芽模組傳輸至本計畫所負責之平
台上利用本計畫產出之關鍵運算單元顯示之。以下詳述本子計畫之關鍵運算單元設計與平
台整合之設計方法與架構。 
 
4.1 低功率FastICA硬體架構設計 
此項目研究重點為低功率之ICA加速器，其FastICA系統如圖6所示。目前我們將規畫的
研究重點分成1)訊號前處理，2)FastICA核心演算法，內容簡述如下： 
c
c
Centering
Unit
EVD 
Controller
CORDIC
Engine
Data
Memory
Old Weight
Matrix Memory
Preprocessing Unit
One Unit
One Unit
One Unit
One Unit
Four Parallel One-unit
EVD Processor
Mixed-Signal/
EEG signal
Separated
signal
New Weight
Matrix Memory
Convergence 
Checking Unit
Separated Data 
Generator
Covariance  
Calculation Unit
Whitening Data 
Geneartor
Early 
Determination 
Unit
Controller
Two Times
Fixed-Point Iteration Unit Using 
Four Parallel One-unit Processing
Gram-Schmidt 
Decorrelation and 
Normalization Unit
 
圖 6：FastICA處理流程圖 
4.1.1 訊號前處理 
在訊號前處理單元，所提出的架構分為四個區塊，如圖7所示的一個訊號前處理器。由
於通過感測器捕獲的腦電信號通過數字轉換器（ADC）進行數字化，BSS系統的輸入是定
點數的腦電信號。為了提高計算精度，在訊號前處理後轉換為浮點運算。因此，BLOCK 1
和BLOCK 2訊號為定點數處理。EVD處理器是以CORDIC架構實現，BLOCK 3、BLOCK 4
與EVD處理器並以浮點數格式做處理。 
9 
 
 
圖8： Fixed-point轉換為Float-point 
 
下一步是計算特徵值和特徵向量 XC （7）。為了貫徹落實高維度在訊號前處理部分，EVD的
處理器本文採用循環的Jacobi方法，循環雅可比方法被稱為一個簡單的算法來計算特徵值和
特徵向量，循環的Jacobi的基本原則方法描述如下，循環的Jacobi方法雅可比利用旋轉矩陣J
以計算出對稱矩陣B如下表示: 
                                   pq
T
pqBJJB =
'                              (8) 
定義對稱矩陣 B和雅可比旋轉矩陣 J（9）和（10），分別為 
                      






















=







''
''''
1
''''
1
'
1
'
1
'
nqnp
qnqqqpq
pnpqppp
qp
bb
bbbb
bbbb
bb
B
                     
(9) 
                  






















−
=
1000
0cossin0
0sincos0
0001
),,(







θθ
θθ
θqpJ
p
p
q
q
                 (10) 
在此 (p, q) 表示，其範圍是一個位置的索引值 nqp ≤<≤1 的循環行方式。在計算最佳旋轉
角度(p, q)利用下面的公式(11)： 
                                             (11) 
11 
 
                                    
(14) 
其中Zi為第i個列向量矩陣Z的一個單位的體系結構，使用硬體重覆使用如圖10，在每個
計算所需執行的步驟如下。 
Step 1: 計算向量的一個元素 ZwT  然後儲存在暫存器 R1中。 
Step 2: 計算向量的一個元素 )tanh( ZwT 然後儲存在暫存器R2中。 
Step 3: 計算向量的一個元素 TT )][tanh( ZwZ  然後儲存在暫存器R3中。 
Step 4: 計算 )]tanh()][[tanh( ZwZw TTTtrace 的值然後儲存在暫存器R4中。 
Step 5: 計算 )]tanh()][[tanh(256 ZwZw TTTtrace− 的值然後儲存在暫存器R5中。 
Step 6: 計算向量 +w 的一個元素，並儲存在輸出暫存器中。 
Step 7: 重複步驟 1〜步驟 6，直到獲得8個 +w 向量元素。 
               
REG
MUX
Rout R1 R2 R3 R4
.
R5
a1 a2 a3 a4 a5 a6 a7
R2 R5 R1 R3 R4
Zi(row)
Zi(column)
Data 
Memory
Controller
w1(t-1)
w2(t-1)
w3(t-1)
w4(t-1)
w5(t-1)
w6(t-1)
w7(t-1)
w8(t-1)
R1
R2
X + _
256
R3-R5*w
MUX
MUX MUX
M
U
X
DEMUX
M
U
X
REG
R
E
G
R
E
G
b1 b2 b3 b4 b5 b6 b7
 
   圖 10： ICA核心硬體架構 
 
在Step 1中的矩陣Z是經由訊號前處理的所得到的，計算完 ZwT 後該元素儲存到暫存器
R1。在第2步，計算雙曲正切 )tanh( ZwT ，並將結果儲存到暫存器R2。雙曲正切為將原本函
數切為9分段在硬體實作上採用線性函數逼近但對我們為了實現精度高，利用13分段線性函
數逼近通過計算雙曲正切。雙曲線正切表示如下： 
                                                            (15) 
其中x，a和b分別表示輸入變量和兩個參數。經由輸入變量以決定參數a和b的值如表一，在
最壞的情況下，其均方根誤差（RMSE）可以達到在10-3的誤差範圍。在第3步，經由256
迭代累積 TT )][tanh( ZwZ 後，向量取得並保存到暫存器R3。為了簡化計算，我們不計算
)]}tanh()][tanh([{)}('{ ZwZwIZw TTTT traceEgE −= 。 第 4 步 ， 利 用 暫存 器 R2 ， 計 算
)]tanh()][[tanh( ZwZw TTTtrace 累計256次迭代並保存在暫存器R4。在第5步，利用256減去暫
存器R4的值保存到暫存器 R5。在第6步，一個元素 TT )][tanh( ZwZ 在暫存器r3減去元素
13 
 
 
圖 11： 模擬分析 SAD值 
4.2  高能源效率之可程式化 3D繪圖引擎設計 
此項目研究重點為將 EEG訊號作 Brain Mapping的成像和建構高能源效率可程式化頂
點處理器，其設計圖如圖 12所示。目前我們將規畫的研究重點放在 1) 3D EEG Brain 
Mapping成像技術， 2) 高功率效率可程式化頂點渲染器(Power-Efficient Programmable 
Vertex Shader) ，3) 物件式的處理架構(Object-based Processing Architecture，4) 多功能記
憶體管理機制單元(Multiple-Function Memory Management Unit) 。 
 
圖 12：可程式化的頂點處理器的整體架構圖 
4.2.1  3D EEG Brain Mapping成像技術 
 在子計畫三獲得的EEG訊號，經過ICA處理之後，會變成每個Node所接受到的訊號強
度，因此在Brain Mapping的部份，即是將經過這些訊號強度呈現於頭型Model上，在[1]中
我們得知可以MRI影像為基礎的成像方式建立三角形Mesh再進行著色及渲染的動作，相同
地我們也可以利用ICA處理後的資訊，以每個Node當作著色頂點，利用建立三角形Mesh的
15 
 
 
表2：各Function Unit所支援的指令集(註: Compound 表示可用其他指令來混合完成) 
 
       
 
為使頂點渲染處理器能達到高功率效率的設計，本計畫提出3高功率效率的設計，分別
為 1) 調整計算精準度，2) 最佳化的Function Unit 設計 3)更精確的關閉未使用的運算單
元。 
1) 調整計算精準度 
在生醫訊號的顯示中，顯示畫面的解析度和美觀，並不是生醫研究的首要考量，因為
生醫訊號的顯示最主要能夠利用視覺化的效果來察覺生醫訊號的異常，並非利用顯示的生
醫訊號來直接診斷被觀測者的情況，因此在顯示生醫訊號的處理上，計算的精準度並不需
要同遊戲或電視等需要大解析度的繪圖系統那般重要，僅需符合生醫訊號能夠正確的被觀
測到為依據即可。 
在OpenGL ES2.0的規格書提到，符合OpenGL ES2.0的規格要求為浮點數運算精準度必
須到達小數以下5位，且能夠表示的數值範圍必須至少為2的32次方，遵照此規格下，我們
採用24位元的浮點數運算，將浮點數的次方項縮簡至7個bit，以使其數值範圍可達到2的64
次方，而浮點數的小數部份則縮減至16bit，使其精準度到達小數以下5位，計算結果如表
3[26]。利用調整計算精準度的方法，在符合標準API的規定下，降低運算的複雜度，以期
在不失顯示生醫訊號的呈現效果上，能夠有較低功耗的設計。 
 
17 
 
 
圖 14：各種 Function Unit的架構圖 
 
3)更精確的關閉未使用的運算單元 
 在運算的過程中，常用的指令不外乎是內積運算(DP4/DP3)和乘法運算(MUL)等，但在
其一般頂點渲染器的設計下，會採用對運算單元使用孤立隔絕(isolated operand)的方式，但
其實此種孤立隔絕的設計，在多種不同運算單元的情況下，能隔絕的效果並不佳，因為孤
立隔絕的設計會根據其運算的選擇來決定孤立其運算單元的輸入和即將接取的資料，但對
於多種運算單元且其運算時間不盡相同的情況下，並無法將輸入的資料和接取的結果作十
分良好的隔離，因此在本設計中，設計一個專門為運算單元設計的資料隔絕控制單元(如圖
15)，其功能是對於每個運算單元作輸入資料和接收結果的控制，其結果(如圖 16)可使未使
用的運算單元降低至 1%以下，此方式有效的使頂點渲染器的功率消耗降低約 34%，而其
他未使用的運算單元能有極低的功率消耗。 
 
 
 
 
 
 
 
19 
 
culling，如此一來，看不到的三角形就不需要計算需要較高運算量的 transformation和
lighting。而一個三角形是否需要被剔除掉需要由眼睛視線的方向向量以及該三角形的法向
量之夾角來決定。如圖 16所示，眼睛視線與三角形表面法向量之夾角若小於 90°，表示此
三角形是看得到的，反之，若夾角若大於 90°，則此三角形看不到，必須剔除掉。至於眼
睛視線與三角形表面法向量之夾角是否小於 90°，必須由它們的內積是否<0來判斷。法向
量的計算如圖 17所示，由 p1和 p2兩頂點之座標算出 e1、e2兩個向量，再由 e1和 e2之
外積(cross product)算出此三角形的法向量。 
 
Np
invisible
invisible
90<
90>
90>
N
 
      圖 16：culling示意圖 
P1
P2
P3
e1
e2
Np = e1 x e2
 
 
       圖 17：三角形之法向量計算 
 
   
4.2.4 多功能記憶體管理機制單元 
整合式的快取記憶體之架構圖如圖 18其內部包含尚未進行轉置和渲染的頂點快取記 
憶體(Pre-TnL Vertex Cache)、完成轉置和渲染的頂點快取記憶體(Post-TnL Vertex Cache)、
暫時記憶體(Temporary  memory)、場景參數固定記憶體(Constant Memory)等，以下詳細介
紹其設計架構 
1) 尚未進行轉置和渲染的頂點快取記憶體(Pre-TnL Vertex Cache):  
Pre-TnL Vertex Cache 儲存已提取過的物件頂點資料， 其功能是為減少物件從記憶體
提取時，耗費的記憶體頻寬和時間，並為使其 Pre-TnL Vertex Cache可達到最佳化的效果，
本設計針對多個物件進行模擬，模擬出當快取記憶體達 32個儲存空間數時，其命中率平均
皆可達至 80%(如表 5)，並模擬在此情況下，快取記憶體的設計如何能有最佳的頻寬和功率
消耗表現(如圖 19及表 6)，在圖 19中，顯示出在 4 Way 和 8 Way的關聯性設計下，有較
佳的頻寬表現，但在表 6中，明顯顯示出 4 Way只比 8 Way多出 2%的命中率表現，但其
儲存空間的置換次數，卻遠遠大於 8 Way，而其置換次數的代價便是較大的能源消耗，因
此最後採用 32個儲存空間數，其關聯性為 8 Way的設計。 
2) 完成轉置和渲染的頂點快取記憶體(Post-TnL Vertex Cache): 
在頂點的運算中，由於每個頂點的轉置和渲染的結果，與其位於哪個物件並沒有關聯
性，因此對於已完成轉置和渲染的頂點，將先存至 Post-TnL Vertex Cache中，當下次需運
算該頂點的轉置和渲染的結果時，便可以直接在此命中，不需再重新計算其轉置和渲染的
21 
 
 
圖 19：儲存空間為 32其記憶體頻寬之模擬 
 
表 6：不同關聯性的命中率和置換次數的比較 
 
 
圖 20：不同儲存空間的 Post-TnL Vertex Cache的 ACMR模擬 
 
4.3  無線傳輸及雛型系統整合 
 為了與本計畫之其他子計畫之運算能量整合，本子計畫使用單晶片平台及 FPGA平台
構成展示之雛型系統展示產出之設計成果，前端平台由子計畫三所運算完畢之生醫資訊，
將透過無線藍牙模組接收後，由 Auxiliary Platform做透過 UART介面傳輸並做初步的資料
格式轉換處理，最後再傳輸至 Biomedical Display System產生實際上要顯示的畫面並輸出
至螢幕顯示。本平台設計可以支援顯示之生醫資訊包括：獨立成分分析所解析之腦電波訊
號，解析腦電波訊號所附屬之權重矩陣及其對應的三維頭顱旋轉模型、心電圖、心律變異
23 
 
七個非高斯分佈產生加一個高斯分佈在MATLAB中所示(圖 22) 和原始 EEG訊號(圖 23)
並使用MATLAB的 FastICA演算法，顯示原始訊號經由 FastICA軟體驗證後結果(圖 24,
圖 25)，並將其結果與低功率 FastICA硬體架構實作比較以驗證其正確性。 
 
 
           圖22：  八通道混合信號                         圖23：  八通道EEG訊號 
 
            圖 24： Matlab處理混合信號結果            圖 25： Matlab處理 EEG訊號結果 
5.2 FastICA硬體架構模擬 
為了確保低功率 FastICA 硬體在 BSS 執行使用四個平行單元正確性，我們比較與
MATLAB FastICA 軟體驗證後結果的絕對相關係數。圖 26 中(a)及(b)所示的輸出波形為八
通道混合信號訊號(圖 22)通過MATLAB FastICA和低功率 FastICA硬體使用四個平行處理
單元顯示波形，圖 27中(a)及(b)所示的輸出波形為 EEG訊號(圖 23)通過MATLAB FastICA
和低功率 FastICA 硬體顯示波型，並計算其 correlation(相關係數為在兩個隨機的變數間的
25 
 
 
 
 
 
 
 
圖 28： EEG手動訊號偵測 
27 
 
 
圖30: 對於使用/不使用提早終止機制能源比較結果：(a) 八通道混合訊號 (b) EEG訊號 
 
5.4  3D EEG Brain Mapping成像 
 利用ICA處理後的資訊，以每個Node當作著色頂點，利用建立三角形Mesh的方式來繪
製Brain Mapping，並且參考與其他鄰近頂點的距離作為影響係數，藉由軟體繪製出來的結
果如下圖左，不難發現中間有很明顯的分界，這乃是由於曲面距離大於空間距離所造成的
影響。利用在4.2.1節所研究的方法實作如下圖右所示，比較後可以發現原來中間明顯的分
界已消失，繪製的結果也較平滑且接近預期的繪製效果。 
    
圖 31：利用軟體繪製 3D EEG Brain Mapping 成像 
 
5.5  低功耗的頂點渲染處理器 
 目前低功耗的頂點渲染處理器的各種 Function Units皆已完成,並開始著手進行整個處
理器的整合,在圖 32 列出未進行低功耗改善和使用低功耗改善的比較圖，顯而易見，經過
低功耗改善的 Function Units在電源消耗和面積大小上皆有 30-40%的改善，因此在本計畫
中所提出的低功耗設計的改善是有效且可行的。 
 
29 
 
 
圖 34：高能源效率可程式化頂點處理器之硬體設計佈局圖 
 
 
5.7  無線傳輸及雛型系統平台展示 
    在本子計畫中，我們所設計的無線傳輸及雛型系統整合架構包括 Auxiliary Platform及
Biomedical Display System，其中 Auxiliary Platform因為僅做為資料格式轉換之用，要求不
高，因此採用了基於 ARM Cortex M3之低成本開發板。後端 Biomedical Display System因
需要做 3D圖形處理，需要較複雜之硬體運算，評估過後選擇 Xilinx ML507 FPGA平台實
現之，運算完畢的畫面經由ML507平台之 D-sub介面輸出到 LCD螢幕顯示。本子計畫所
採用之 Xilinx開發平台規格及雛型系統實際展示及輸出成果如下所示。  
 
表 8：Xilinx ML507系統規格 
Configurable Processor 
MicroBlaze , 2K I$/D$ 
PowerPC 440, 32K I$/D$ 
External Memory 256MB DDR2 SDRAM 
Output Device DVI 
Slice 11,200 
Block RAM 5,328 Kbit 
DSP48E 128 
 
31 
 
術或應用價值 概念引進。  
 可程式化 3D繪圖引擎設計成果可供學術界繼續研究開發與
業界使用快速發展其生醫相關系統。 
 提供低複雜度、低功耗生醫晶片設計之方法。 
主要發現或其
他有關價值等 
在 FastICA晶片設計在功耗上應會有領先性的發展與價值。在 3D
繪圖引擎設計上因應可攜式生醫應用，其功耗規格會具有挑戰性
與價值。 
7. 附已發表之論文、專利、著作 
[1] L. D. Van, D. Y. Wu, and C. S. Chen, “Energy-efficient FastICA Implementation for 
biomedical signal separation, IEEE Trans. Neural Networks, vol. 22, no. 11, pp. 1809-1822, 
Nov. 2011. 
[2] T. C. Lu, L. D. Van, C. S. Lin, and C. M. Huang, “A 0.5V 1KS/s 2.5nW 8.52-ENOB 
6.8fJ/conversion-step SAR ADC for biomedical applications,” in Proc. IEEE Custom 
Integrated Circuits Conference (CICC), pp. 1-4, Sep. 2011. 
[3] L. D. Van, and T. Y. Sheu, “A power-area efficient geometry engine with low-complexity 
subdivision algorithm for 3D graphics system, IEEE Trans. Circuits Syst. I: Regular Papers, 
vol. 58, no. 9, pp. 2211-2224, Sep. 2011. 
[4] P. Y. Chen, L. D. Van, I. H. Khoo, H. C. Reddy, and C. T. Lin, “Power-efficient and 
cost-effective 2-D symmetry filter architectures,” IEEE Trans. Circuits Syst. I: Regular 
Papers, vol. 58, no. 1, pp. 112-125, Jan. 2011.  
[5] D. Y. Wu, and L. D. Van, “Efficient detection algorithms for MIMO communication 
systems,” Journal of Signal Processing Systems, vol. 62, no. 3, pp. 427-442, Mar. 2011.  
[6] J. H. Tu, and L. D. Van, "Power-efficient pipelined reconfigurable fixed-width 
Baugh-Wooley multipliers," IEEE Trans. Computers, vol. 58, no. 10, pp. 1346-1355, Oct. 
2009. 
[7] I. H. Khoo, H. C. Reddy, L. D. Van, and C. T. Lin, “Generalized formulation of 2-D filter 
structures without global broadcast for VLSI implementation,” in Proc. IEEE International 
Midwest Symposium on Circuits and Systems (MWSCAS), Aug. 2010, pp. 426-429, Seattle, 
USA.  
[8] T. Y. Sheu, L. D. Van, T. R. Jung, C. W. Lin, and T. W. Chang, “Low complexity subdivision 
algorithm to approximate Phong shading using forward difference,”  in Proc. IEEE Int. 
Conf. Circuit and System (ISCAS), May 2009, pp. 2373-2376, Taipei, Taiwan.  
[9] P. Y. Chen, L. D. Van, Hari C. Reddy, and C. T. Lin, "A new VLSI 2-D 
fourfold-rotational-symmetry filter architecture design," in Proc. IEEE Int. Conf. Circuit 
and System (ISCAS), May 2009, pp. 93-96, Taipei, Taiwan. 
[10] L. Y. Lin, H. K. Lin, C. Y. Wang, L. D. Van, and J. Y. Jou, "Hierarchical architecture for 
network-on-chip platform,” in Proc. VLSI-DAT, Apr. 2009, pp. 343-346, Hsinchu, Taiwan. 
[11] I. H. Khoo, H. C. Reddy, L. D. Van, and C. T. Lin, "2-D digital filter architectures without 
global broadcast and some symmetry applications," in Proc. IEEE Int. Symp. Circuits Syst. 
(ISCAS), May 2008, pp. 952-955, Taipei, Taiwan. 
[12] W. C. Huang, S. H. Hung, J. F. Chung, M. H. Chang, L. D. Van, and C. T. Lin, ” FPGA 
33 
 
IASTED Int. Conf. on Biomed. Eng., pp. 68-72, Feb. 2008, Austria. 
[13] 0. Pahlm and L. Sornmo, "Software QRS detection in ambulatory monitoring - a review," 
Med. Biol. Eng. Comput., vol. 22, pp.289-297, 1984. 
[14] H. H. So and K. L. Chan, “Development of QRS detection method for real-time ambulatory 
cardiac monitor”, in Proc. IEEE EMBS, pp. 289-292, 1997, Chicago, USA. 
[15] PhysioBank: http://www.physionet.org [online]. 
[16] D. C. Casaglia and G. G. Pantaleo , “Brain mapping: a contribution to linear interpolation,” 
Brain Topogr., vol. 5, no. 3, pp. 283–288 , 1993. 
[17] F. H. Duffy, Topographic Mapping of Brain Electrical Activity. Boston: Butterworth, 1986. 
[18] M. Deering, S. Winner, B. Schediwy, C. Duffy and N. Hunt, “The triangle processor and 
normal vector shader: A VLSI system for high-performance graphics,” in Proc. SIGGRAPH, 
pp. 21-30, 1998. 
[19] D. Blythe, “The Direct3D 10 system,” Microsoft Corporation, 2006. 
[20] E. Lindholmm, M. J. Kilgard, and H. Moreton, “A user-programmable vertex engine”, 
nVIDIA Corporation. 
[21] V. Medina, F. Hassainia, F. Langevin, and P. Gaillard, “Three dimensional representation of 
brain electrical activity”, Brain Topogr., vol. 7, no. 1, pp. 53–61, 1994. 
[22] A. Kugler, “The setup for triangle resterization”, Proc. 11th Eurographics Workshop 
Computer Graphics Hardware, pp. 49-58, Aug. 1996. 
[23] V. Moya1, C. González, J. Roca, A. Fernández, and R. Espasa ,“A single (unified) shader 
GPU microarchitecture for embedded systems,” in Proc. HiPEAC, 2005. 
[24] Khronos Group, “OpenGL ES 2.0.23 Specification,” 2008. 
[25] Wiki, http://en.wikipedia.org/wiki/ARB_(GPU_assembly_language) ,2009. [online] 
[26] http://ixbtlabs.com/articles2/ps-precision/ [online]. 
 2 
presentation，講題為半導體科技的演進與發展，Meindl 教授分三個時期綜觀，先介紹
過往的技術與現在正在發展的科技，最後講到將來具有前瞻性及發展可能的科技，並
將各重點做簡短的總結。在 9/19-9/21 間，主辦單位主要安排 Technical Session，包含
Oral Presentation 跟 Poster Presentation。其中值得一提的是大會是將 Poster Presentation
與廠商的 Exhibit 和 Welcome Reception 合併在 9/19 及 9/20 的晚上舉行，會場有提供
飲料、酒類及簡單餐點，因此可以在輕鬆的氣氛之下與 Poster的作者及廠商交流，吸
收新知。在此兩晚中分別與來自不同國家的與會學者及學生交流，不若 Oral 
Presentation 之時的劍拔弩張，擁有較充裕的時間深入作了解。 
 在 Poster Session 的論文中，學生較深入瞭解及與本身研究領域相關的有以下數
篇： 
 1.日本 STARC 及東京大學共同發表的【0.4V SRAM with Bit Line Swing 
Suppression Charge Share Hierarchical Bit Line Scheme】論文將 SRAM 的操作電壓降到
僅剩 0.4V，與我的研究都都屬低電壓電路相關領域，且其電路避免了製程誤差造成的
電路特性變化，因此可以節省功率的消耗，作者表示其波形的模擬是基於蒙地卡羅分
析。 
 2.浙江大學與 Analog Devices 發表的【Ultra Low-FOM High-Precision ΔΣ 
Modulators with Fully-Clocked SO and Zero Static Power Quantizers】也吸引了我的注
意，因為這種高解析度的電路應該設計時就需要考慮很多非理想的因素，所以很好奇
是如此達到此規格，作者表示因為架構不是 Mesh 的關係所以開關的 Charge Injection
可以不用考慮，而我又好奇用在 OP 第一級的提高 gain 的 Cross-Couple 設計為何不用
傳統的 Gain Boost 就好，作者表示因為 Gain Boost 要耗額外的 Power，採用此架構較
簡單。作者也表示他們的量測是在上海的 Analog Device 完成，所以每次量測都要長
途跋涉，煞是辛苦。 
 3. KAIST 的【A Time-domain Latch Interpolation Technique for Low Power Flash 
ADCs】中所提到新的比較器電路也引起了我的興趣，原理易懂且設計簡單，可作為
日後設計此類電路參考。發表此篇論文的 Prof. Ryu 團隊之前也在 CICC 發表過一篇很
有創意的 SAR ADC 論文並已轉投 JSSC，因此我對此團隊很有印象，與作者(Prof. Ryu
的學生)小聊了一下。 
 4. 臺灣大學的【An At-speed Self-testable Technique for the High Speed Domino 
Adder】不僅作者將 Domino 電路以 full-custom 方式實作，而且又內建 PLL 產生較高
頻的時脈供測試，想必作者應該有很深的功力，實在佩服。 
 4 
技巧。 
 3. 使用何種電容？答曰：TSMC 提供之MIM 電容。 
 4. 偏壓由何而來？答曰：外部提供。 
 這些提問多是論文內就已經闡述的，因此回答起來尚不困難，聽眾多能滿意我的
回答。該 Session 其餘三篇論文分別來自 Oregon State University, MIT 及 UCLA，大多
聚焦在中/高速應用，與我的論文頗有差距，分屬兩個極端。Session 結束後，與來自
UT Dallas與日前在 Poster Session打過照面的 KAIST的學生稍微討論了我的設計及可
能遇到的困難點，收穫頗豐，學生之 CICC 之行就在此時順利畫下句點。 
 
二、 與會心得 
 因為是第一次參加如此大型的國際會議，第一個感覺就是可以立即獲得第一手的
資訊，因為會議論文的接受速度遠比期刊論文要快，因此最新的研究趨勢及其他國際
團隊的進度在此會議中可說是唾手可得。何況在該會議中的 Sessions 涵蓋各不同領
域，因此不管是進行何種研究的人都可以找到適合自己的 Session 前往聆聽論文的作
者講解報告，並能直接提出自己心中的疑問，主講者也會在時間限制內盡可能地給予
答覆。在接觸與自己不同領域的研究的同時，也可以觸發自己設計的靈感。並能與來
自國際不同頂尖研究機構、大學、公司的人面對面交流，是最為難能可貴的地方，這
都是平常待在學校較不容易獲得的資源與經驗。因此雖然學生英文能力不比母語使用
者，仍把握此一不可多得的機會與國外學校多交流。此次印象較深刻是大陸的前段大
學院校，包括北京清華大學、北京工業大學、浙江大學、復旦大學等等均有不少 paper
獲 CICC 會議接受。可說有急起直追之勢。其中復旦大學甚至擁有造價不斐的 Verigy 
93000 SOC Test System 整合測試機台，這對平常習慣至 CIC 預約排隊等候量測的台灣
學生來說簡直是不可思議。此外，大陸的學校目前多能拿到先進製程，例如 90nm 或
是 65nm 等等，有的由大陸製程廠製作(如 SMIC)，也有的是與台積電有合作，不論如
何，對岸的學校都掌握了越來越多資源能夠運用。值得一提的是，在言談之中，不少
國外學校的學生都覺得台灣學校擁有的 IC 設計下線機會，相對來說比較豐富，我想
這應該歸功於 CIC 所提供的資源，包括 EDA 軟體整合環境、下線的製程梯次、量測
環境及低廉的製作費用。因此我們仍應自豪於台灣所擁有之資源，並且以此為基礎繼
續研究。 
 
lu tc <tclu.viplab@gmail.com>
CICC Paper Acceptance Notification
Melissa Widerkehr <MelissaW@widerkehr.com> 2011年6月25日上午4:25
收件者: tclu@cs.nctu.edu.tw
IEEE Custom Integrated Circuits Conference
September 18 – 21, 2011
DoubleTree Hotel, San Jose, California
 
June 22, 2011
 
 
Dear Tsung-Che Lu:
 
It is my pleasure to inform you that the Technical Program Committee of the IEEE Custom
Integrated Circuits Conference has accepted your paper entitled:
 
Submission ID Number:  197
Session Paper Number: 19-1
Day and Date: Wednesday, 9/21/2011
 
Title:  A 0.5V 1KS/s 2.5nW 8.52-ENOB 6.8fJ/Conversion-Step SAR ADC for Biomedical
Applications
 
for presentation at CICC 2011.  You will have a maximum of 20 minutes to present your paper
plus 5 minutes for questions.
 
Please note the paper number and session number above.  All correspondence concerning your
paper must include these numbers.  The day and morning (am) or afternoon (pm), and your
Session Chairman's name and email address is below.  Please feel free to contact the session
chair, if you have any questions regarding your presentation.
 
CICC uses electronic projection for all technical papers.  We allow PowerPoint-(XP will be on the
presentation computers) or PDF formats (Adobe 7.0 will be on the presentation computers). 
Below is a Speaker Information Guide which has detailed information on deadlines and the
preparation of your electronic presentation. The Speaker Information Guide will also be available
on our web page (www.ieee-cicc.org).  Note the Session Paper Number above and use this
 Session 4 - Wireless Transceivers in CMOS
Monday, 9/19/2011, 10:00 am
Session Chair:  Julian Tham, jtham@ieee.org
Session Co-Chair:  Ramesh Harjani, harjani@ece.umn.edu
 
Session 5 - Technology and Circuit Drivers for Ultra-Scale CMOS
Monday, 9/19/2011, 10:00 am
Session Chair:  Rajiv Joshi, rvjoshi@us.ibm.com
Session Co-Chair:  Kingsuk Maitra, kingsuk.maitra@globalfoundries.com
 
Session 6 - 3D Photonic Internet
Monday, 9/19/2011, 1:30 pm
Session Chair:  Arif Rahman, arahman@altera.com
Session Co-Chair:  Mike Li, mpli@altera.com
 
Session 7 - High Speed Wireline and Optical Transceivers
Monday, 9/19/2011, 1:30 pm
Session Chair:  Elad Alon, elad@eecs.berkeley.edu
Session Co-Chair:  Ed Van Tuijl, ed.van.tuijl@axiom-ic.com
 
Session 8 - Sensors and Biosystems
Monday, 9/19/2011, 1:30 pm
Session Chair:  Farrokh Ayazi, farrokh.ayazi@ece.gatech.edu
Session Co-Chair:  Ada Poon, adapoon@stanford.edu
 
Session 9 - Forum 1 - Energy Management, from Handheld to Datacenter
Monday, 9/19/2011, 1:30 pm
 
Session 10 - RF Building Blocks
Tuesday, 9/20/2011, 9:00 am
Session Chair:  Alberto Valdes-Garcia, avaldes@us.ibm.com
Session Co-Chair:  Andrea Mazzanti, andrea.mazzanti@unipv.it
 
Session Co-Chair:  John Rogers, jwmrogers@gmail.com
 
Session 19 - Nyquist A/D
Wednesday, 9/21/2011, 9:00 am
Session Chair:  Eric Naviasky, enav@cadence.com
Session Co-Chair:  George LaRue, larue@eecs.wsu.edu
 
Session 20 - Enhanced Simulation Techniques
Wednesday, 9/21/2011, 9:00 am
Session Chair:  Larry Nagel, lwn@omega-enterprises.net
Session Co-Chair:  Frank Liu, frank.ying.liu@gmail.com
 
Session 21 - Power Management
Wednesday, 9/21/2011, 9:00 am
Session Chair:  Jerry Zheng, jerryzheng@iwatt.com
Session Co-Chair:  William McIntyre, william.j.mcintyre@nsc.com
 
 
 
SPEAKER INFORMATION GUIDE
 
REQUIREMENTS FOR PRESENTING YOUR TALK AT CICC 2011
 
 
ATTENTION: Since your name appeared first on the submitted manuscript or you requested to be the contact
person, we addressed this acceptance letter and Presentation Kit to you.  In the event you do not plan to
present this paper, please pass this material on to the actual speaker immediately.
 
Pre‑Conference Publicity
 
As stated in the Author Kit, accepted papers and supporting information will be used for publicity purposes
and portions of these papers may be quoted in pre‑conference magazine articles.  Authors who found this
policy unacceptable were instructed to indicate this in a fax letter when submitting papers for review.
 
Author Question Time is Scheduled after Each Session
 
Each speaker will be introduced by the Session Chairperson, who will also serve as a moderator during the
question and answer period.  Each paper will be allotted 20 minutes, with an additional 5 minutes for a
question and answer period following each talk.  Due to our tight schedule, your talk MAY NOT EXCEED 20
MINUTES, and will be stopped if you exceed that time.
 
Preparation of Your Talk
 
1. Organize your talk to complement, not duplicate your paper.
 
2.  Briefly outline your talk and what will be covered.
 
3. Define your problem.  What led to your work? What were your objectives? What were the advantages and
disadvantages of your methods and devices?
 
4. Outline the course of your work, mentioning major features only!
 
5.  Suggest applications, make recommendations.
 
6.  Rehearse your talk aloud with a private audience.  Practice with your final electronic images.
 
Visual Aids
 
Electronic images help to visualize points that are important but difficult to explain verbally.  Use these
images to visualize the essential points of your talk only.  Be selective.  NO logos are permitted except on
the title image.
 
All images should be in a horizontal, not vertical, format.  Make them simple and easy to read.  Follow the
instructions in the template file on the CICC web page (http://www.ieee-cicc.org).  This template file contains
suitable colors and fonts, as well as examples of good and bad techniques.
 
Conference Schedules
 
Information on conference schedules, meetings with your Session Chairman, etc. will be sent in August.
 
If you have any questions don't hesitate to contact your Session Chairperson or Melissa Widerkehr at the
Conference Office.  The CICC office information is melissaw@widerkehr.com or 301-527- 0900 x 1.
 
Authors should note the following key dates for the presentations:
 For images with text only, try to use no more than 30 words and no more than 6 lines, double spaced per
slide.
 
For illustrations, make all lines, number, and captions of sufficient thickness so that when they are projected
clearly.  The lines, numbers, and captions that are suggested are seen in the following samples.
    
Often graphics data (waveforms; schematics; layouts;  ...) that is imported from another application is very
accurate but has inadequate line width and font size to be useful; it is often better to re‑draw the material
using native PowerPoint graphics than to present the original data,  even though the exactness of the original
data is lost.
 
Center all material.  Use a horizontal format ONLY.
 
High contrast is important.  Use light colored letters (white, yellow, orange, etc…) on a medium blue
background.
 
Limit the use of the color red ‑ people with color blindness will not be able to read your slides.
 
 
PRESENTATION INSTRUCTIONS
 
Report to the room assigned to your presentation 30 minutes before the session begins so you can preview
your presentation on the equipment in the room.  Your Session Chair will instruct you on use of the controls
to advance the slides in your presentation.
 
Your session chair will adjust a microphone for you.
 
You will have a laser pointer to direct the audience's attention to a particular area of an image during your
presentation.  Please observe proper etiquette with this pointer: do not turn it on when it is not needed. When
it is needed, please point carefully to the area of interest rather than wave it carelessly across the screen.
 
The audience will have a microphone available for all to hear any questions asked; however, if a question is
clearly inaudible to everyone in the presentation room, please try to repeat the question using your
microphone before answering it.  If there is difficulty understanding a question due to a language barrier,
please ask your session chair for assistance.
 
 
 
 
 Presentation Don'ts
 
Don't use the laser pointer except when drawing attention carefully to a very focused area of the slide.  Don't
use it to rapidly sweep back and forth over wide areas of the slide or in any other similar distracting manner.
 
Don't look over your shoulder at the big presentation screen.  All the audience will see is the back or side of
your head.  What you see on the laptop in front of you is what the audience can see, so trust that it is the
same and look forward at the laptop screen (and toward the audience) rather than backward at the big screen.
 
Do not rock back and forth while presenting.  It is fine to move around while presenting, but continuous
repetitive movement can be distracting.
 
Do not "read" the slides to the audience.
 
Do not mumble your words; articulate your words clearly.
 
Avoid the use of conversation fillers such as "um", "OK", "you know", "like".  Shorter sentences can help.
 
Do not speak too rapidly.  There is a slight delay and echo when using a microphone, so slow down so that
folks in the back of the room can understand what you are saying.
 
Relax and enjoy yourself…..the audience is very interested in your presentation….they want you to do well!
during the bit cycling phase to keep the conversion precision. 
Thus, we are motivated to design the LRBS circuit to recover 
the satisfactory ENOB. 
 
A.  Leakage Reduction Bootstrapped Switch (LRBS) 
 As described in the previous section, the leakage needs to 
be considered in the low-voltage, low-sampling rate and low-
DAC-capacitance SAR ADC. The subthreshold leakage 
current [11] can be expressed in the following 
     ( ) ( )2 //0 -1 1-GS t DSV V V q kTmkT qDS OX W kTI C m e eL qμ
−
− ⋅⎛ ⎞= ⋅ ⋅ ⋅ ⋅ ⋅⎜ ⎟⎝ ⎠
 (1) 
where μ0 is the zero bias mobility, COX is the gate oxide 
capacitance, W/L  is the aspect ratio, m is the body effect 
coefficient, kT/q is the thermal voltage, and Vt is the threshold 
voltage. In order to decrease the leakage current, the possible 
approach is either to lower VGS or VDS of the transistor. For the 
proposed SAR ADC, the control logic controls the DAC 
output to approximate VMID, so VDS of the pass transistor varies 
during the bit cycling phase. Hence, the better promising 
solution to the leakage current is to lower VGS. 
 To implement such a switch circuit to reduce leakage at a 
low supply voltage, it is worth emphasizing two notes. First, 
the conductance of pass transistors is needed to enhance to 
correctly sample signals. Second, the switch circuit needs to 
consume no static power for power reduction. The proposed 
LRBS circuit as shown in Fig. 2 consists of p-side clock 
booster, n-side clock booster, and pass transistors. LRBS uses 
the clock boosters to generate not only the boosted high 
voltage but also the boosted low voltage for the pass 
transistors. Thus, the turn-on conductance can be enhanced to 
reduce signal distortion and the turned-off conductance is 
reduced to alleviate subthreshold leakage with a low supply 
voltage. The pass transistors for sampling consist of p-type 
and n-type transistors of MS9 and MS10, respectively, to 
increase the input range by rail-to-rail such that the SNDR can 
be improved. MS11 is used for reset VN to VMID. In accordance 
with the design rule, a nearly minimum size is chosen for the 
pass transistors to alleviate the reversed-bias leakage. In the n-
side booster, when ΦS is high, MS6 discharges VB. Then MS7 
passes the stored charge in C3 to VGN to boost the turn-on 
voltage beyond VDD. As ΦS becomes low, MS5 charges VA and 
MS8 is turned on to generate a boosted turn-off voltage at VGN. 
The n-side booster generates the boosted clock for MS10 and 
MS11. The p-side booster operates similarly as the n-side one to 
provide the boosted clock for MS9. Both n-side and p-side 
clock boosters do not consume static power. In the clock 
boosters, the capacitance of C1-C4 is over assigned with 500fF 
in order to alleviate the parasitic capacitance effect. The post-
simulation indicates that the clock booster of the proposed 
LRBS can generate the boosted high voltage up to 0.84V and 
the boosted low voltage down to -0.23V. Because the 
difference of boosted high and low voltages is only about 1V, 
the doubt of reliability is reduced. 
 
B.  Three-Stage Dynamic Comparator 
 The three-stage dynamic comparator in Fig. 3 is modified 
from [1]. The dynamic operation of the comparator bypasses 
 
VDD
CLK
RST
VIN+ VIN-
VDD
CLK CLK
VSO+
VSO-
M1 M2
M3 M4
M7 M8
M9
M11 M12 M13 M14M5
VFO+
VFO-
M15
VDDCLK M6
M10
COMP
pre-amplifier regenerative latch S-R latch   
Fig.  3.  Three-stage dynamic comparator schematic. 
 
  
 Fig.  4.  Chip micrograph. 
  
Fig.  2.  Proposed LRBS schematic and waveforms of the original and boosted clock. 
power consumption is 2.5nW in which 58.2% in control logic, 
23.5% in capacitive DAC, and 18.3% in analog circuit are 
determined. The FOM is defined as 
    { }( )/ 2 min 2 ,ENOB SFOM Power ERBW f= ⋅ ⋅  (2) 
where fS is the sampling rate. Fig. 9 shows the FOM at 
Nyquist input versus sampling rate at a 0.5V supply voltage. 
The resulting and best FOMs are 6.8fJ/conversion-step and 6.4 
fJ/conversion-step at 1KS/s and 20KS/s, respectively. The 
maximum sampling rate is limited by the turn-on conductance 
of the sampling switch. Due to the range from 1KS/s and 
20KS/s, the chip is applicable for not only single- but also 
multi-channel biomedical signal recording. Table I 
summarizes the measured specifications and comparison 
results among the related low-voltage and low-sampling-rate 
ADCs. 
 
IV. CONCLUSION 
 
 In this paper, the proposed LRBS circuit and the low-
power approach with low voltage, low sampling rate and low-
DAC-capacitance structure are provided to achieve a low 
FOM for SAR ADC. In other words, to overcome the leakage 
caused by the low-power approach, LRBS is proposed to 
diminish the leakage current of the pass transistors such that 
SNDR/ENOB can be recovered. The prototype SAR ADC 
achieves the power consumption of 2.5nW and FOM of 
6.8fJ/conversion-step at a 0.5V supply voltage with a low 
sampling rate of 1KS/s.  
  
ACKNOWLEDGEMENT 
 
 This work is supported by National Science Council under 
Grants NSC-99-2220-E-009-029 and NSC-99-2911-I-009-101. 
The authors would like to thank National Chip 
Implementation Center for chip fabrication and measurement. 
The authors also thank Prof. H. P. Chou at National Tsing Hua 
University for part of the measurement support. 
 
REFERENCES 
 
[1] M. van Elzakker, E. van Tuijl, P. Geraedts, D. Schinkel, E. A. M. 
Klumperink, and B. Nauta, “A 10-bit charge-redistribution ADC 
consuming 1.9μW at 1 MS/s,” IEEE J. Solid-State Circuits, vol. 45, no. 
5, pp. 1007-1015, May 2010. 
[2] J. Sauerbrey, D. Schmitt-Landsiedel, and R. Thewes, “A 0.5-V 1-μW 
successive approximation ADC,” IEEE J. Solid-State Circuits, vol. 38, 
no. 7, pp. 1261-1265, Jul. 2003. 
[3] X. Zou, X. Xu, L. Yao, and Y. Lian, “A 1-V 450-nW fully integrated 
programmable biomedical sensor interface chip,” IEEE J. Solid-State 
Circuits, vol. 44, no. 4, pp. 1067-1077, Apr. 2009. 
[4] S. K. Lee, S. J. Park, H. J. Park, and J. Y. Sim, “A 21 fJ/Conversion-
Step 100 kS/s 10-bit ADC with a low-noise time-domain comparator for 
low-power sensor interface,” IEEE J. Solid-State Circuits, vol. 46, no. 3, 
pp. 651-659, Mar 2011. 
[5] M. Yip, and A. P. Chandrakasan, “A resolution-reconfigurable 5-to-10b 
0.4-to-1V power scalable SAR ADC,” ISSCC Dig. Tech. Papers, pp. 
190-192, Feb. 2011. 
[6] H. Wu, and Y. P. Xu, “A 1V 2.3μW biomedical signal acquisition IC,” 
ISSCC Dig. Tech. Papers, pp. 119-128, Feb. 2006. 
[7] T. S. Cho, K. J. Lee, J. Kong, A. P. Chandrakasan, “A 32-μW 1.83-kS/s 
carbon nanotube chemical sensor system,” IEEE J. of Solid-State 
Circuits, vol. 42, no. 2, pp. 659-669, Feb. 2009. 
[8] H. Roh, H. Kim, Y. Choi, J. Roh, Y.G. Kim, and J. K. Kwon, “A 0.6-V 
delta-sigma modulator with subthreshold-leakage suppression switches,” 
IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 56, no. 11, pp. 825–829, 
Nov. 2009. 
[9] D. C. Daly, and A. P. Chandrakasan, “A 6-bit, 0.2 V to 0.9 V highly 
digital flash ADC with comparator redundancy,” IEEE J. Solid-State 
Circuits, vol. 44, no. 11, pp. 3030–3038, Nov. 2009. 
[10] D. Sayed, and M. Dessouky, “Automatic generation of common-
centroid capacitor arrays with arbitrary capacitor ratio,” Proc. IEEE 
DATE, pp. 576-580, Mar. 2002. 
[11] K. Roy, S. Mukhopadhyay, and H. Mahmoodi-meimand, “Leakage 
current mechanisms and leakage reduction techniques in deep-
submicrometer CMOS circuits,” Proc. IEEE, vol. 91, no. 2, pp. 305–327, 
Feb. 2003. 
[12] S. Narendra, V. De, S. Borkar, D. A. Antoniadis, and A. P. 
Chandrakasan, “Full-chip subthreshold leakage power prediction and 
reduction techniques for sub-0.18-μm CMOS,” IEEE J. Solid-State 
Circuits, vol. 39, no. 3, pp. 501–510, Mar. 2004. 
0 100 200 300 400 500
45
50
55
60
65
70
75
80
Input Frequency (Hz)
S
N
D
R
/S
F
D
R
 (
d
B
)
 
 
SFDR
SNDR
 
Fig.  7.  SNDR and SFDR versus input frequency at 1KS/s with a 0.5V 
supply voltage. 
 
10
0
10
1
10
240
42
44
46
48
50
52
54
56
Sampling Rate (KS/s)
S
N
D
R
@
N
yq
u
is
t 
(d
B
)
 
 
VDD=0.7V
VDD=0.6V
VDD=0.5V
VDD=0.4V
 
Fig.  8.  SNDR versus sampling rate with a Nyquist input at different supply 
voltages. 
 
0 10 20 30 40
6
8
10
12
14
16
18
20
22
Sampling Rate (KS/s)
F
O
M
 (
fJ
/c
o
n
v-
st
ep
)
 
 
VDD=0.5V
 
Fig.  9.  FOM versus sampling rate with a Nyquist input at a 0.5V supply 
voltage. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：范倫達 計畫編號：99-2220-E-009-029- 
計畫名稱：可攜式 EEG/EKG/fNIRS 腦神經影像系統研發暨其整合型生醫感測處理晶片系統設計--子計
畫四：低複雜度生醫運算引擎設計與嵌入式平台建置(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 1 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 0 100%  
博士生 4 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 5 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 9 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 1 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
