# SimulaciÃ³n de Procesadores DLX y DLXV  
#EJECUCIÃ“N Y OPTIMIZACIÃ“N DE PIPELINES EN ARQUITECTURAS SEGMENTADAS

Este proyecto consiste en una prÃ¡ctica de simulaciÃ³n de procesadores utilizando las herramientas WinDLX y DLXV. El objetivo es analizar el comportamiento de arquitecturas segmentadas, detectar cuellos de botella debidos a dependencias entre instrucciones y aplicar tÃ©cnicas de optimizaciÃ³n como `nop`, desenrollado de bucles, encadenamiento vectorial y adelanto de resultados.

## âš™ï¸ TecnologÃ­as y herramientas

- Simuladores: WinDLX y DLXV  
- Procesador DLX clÃ¡sico  
- Procesador vectorial DLXV  

## ğŸ“ Estructura

- `Act3_GalvezReguera_Carlos.pdf`: Informe completo del laboratorio con anÃ¡lisis, simulaciones y comparativas.
- `src/`: Scripts de simulaciÃ³n.
- `3_README.md`: DescripciÃ³n del experimento y enlaces.

## ğŸ“Œ Objetivo

Comprender cÃ³mo afectan las dependencias entre instrucciones al rendimiento del pipeline y explorar cÃ³mo distintas estrategias permiten mitigar estos efectos.  
Se simulan tanto arquitecturas clÃ¡sicas como vectoriales para estudiar y comparar tÃ©cnicas como:

- InserciÃ³n de instrucciones `nop` para evitar conflictos RAW
- Reordenamiento y desenrollado de bucles
- Encadenamiento vectorial (`chaining`)
- Adelanto de resultados (`forwarding`)

## ğŸ§ª Contenidos clave

### ğŸ”¹ Procesador DLX clÃ¡sico
- SimulaciÃ³n bÃ¡sica con conflictos RAW
- InserciÃ³n de `nop` para resolver dependencia
- Desenrollado de bucle para mayor eficiencia

### ğŸ”¹ Procesador DLXV vectorial
- SimulaciÃ³n sin mejoras (pipeline secuencial)
- ActivaciÃ³n de encadenamiento vectorial
- ActivaciÃ³n de `forwarding`
- Comparativa estructural del rendimiento del pipeline

## ğŸ“ˆ Resultados y conclusiones

Aunque los programas simulados son breves, los resultados muestran cÃ³mo pequeÃ±as decisiones en la organizaciÃ³n del cÃ³digo afectan al flujo del pipeline.  
Las tÃ©cnicas de optimizaciÃ³n implementadas mejoran el aprovechamiento del procesador, reducen parones y preparan el cÃ³digo para un mejor rendimiento en escenarios reales mÃ¡s complejos.

## ğŸ§‘â€ğŸ’» Autor

Carlos GÃ¡lvez

> Proyecto orientado al anÃ¡lisis de eficiencia y paralelismo en arquitectura de computadores mediante simulaciÃ³n.

## ğŸ“„ Memoria TÃ©cnica

ğŸ“¥ [Act3_GalvezReguera_Carlos.pdf](./Act3_GalvezReguera_Carlos.pdf)
