# 0_outline.md
# 論文アウトライン：0.18 µm CMOS互換 磁性体マイクロインダクタとLDOハイブリッド電源

---

## 1. Introduction
- 0.18 µm AMS CMOS の現役性（車載・IoT・産業用途）
- 集積型IVRの重要性：外付けインダクタ削減、面積・コスト・EMI改善
- 課題：オンチップインダクタはQ値が低く、効率が制約される
- 提案：**磁性体ラミネーションによるL増大**＋**PGSによるR_sub低減**  
- 既存LDOとのハイブリッドで「効率・ノイズ・応答」を三立させる

---

## 2. Background
- 0.18 µm CMOS混載プロセスの特徴（高耐圧・AMS用途適合）
- インダクタ実装の従来方式（Air-core, 外付け部品）
- LDOの役割と限界（高PSRRだが効率低い、大容量キャパ要求）

---

## 3. Proposed Method
### 3.1 磁性体ラミネーション
- 材料候補：FeSiAl, CoZrTa, CoFeB
- スタック例：(磁性200 nm / SiN40 nm)×6
- スリット導入（3 µm/30 µm）で渦電流低減
- 応力管理（|σ| ≤200 MPa、ソリ測定）

### 3.2 Patterned Ground Shield (PGS)
- 放射状ストライプ (w=8 µm, p=24 µm, 開口40%)
- 周縁一点接地＋高抵抗リーク
- 基板損失低減、Q値改善

### 3.3 Buck＋LDOハイブリッド
- Buck: 効率70–85%確保
- LDO: リップル低減、PSRR向上
- ヘッドルーム制御による最適化

---

## 4. Results (Target/Expected)
- L=90–150 nH, Q=12–20
- 電流許容量：0.5–1 A
- 効率 η_total ≈ 78–82%（Buck→LDO）
- 出力リップル <1 mV_rms
- PSRR >60 dB@1 MHz
- EMIピーク −3〜−6 dB改善

---

## 5. Applications (with LDO Hybrid Advantage)
### 🚗 車載SoC
- センサフュージョン/ドメイン制御用ローカル電源
- LDOがA/D系の精度を保証（リップル数mV以下）
- 高温環境(125–150 ℃)での安定性

### 📡 IoT/産業機器
- 無線ノードや低消費MCU用のオンチップ電源
- LDOが無線回路の位相雑音/感度を守る
- 小型化・長寿命化に直結

### ⚡ デジタルSoC (DVFS)
- CPU/DSPコアの動的電圧制御
- LDOが高速切替時のノイズ抑制 → ns〜µs応答
- DVFS効率と低消費電力の両立

### 🧩 AMS混載IC
- ADC/DAC, MEMSインタフェースの専用クリーンレール
- LDOでPSRR確保 → 高精度動作が可能

---

## 6. Conclusion
- 磁性体ラミネーション＋PGSでL↑・Q↑
- 既存LDOとハイブリッドで「効率・ノイズ・応答」の三立を実現
- 車載・IoT・AMS応用に即応性あり
- 今後：量産互換性検証、さらなる多相化・高周波化
