<?xml version="1.0" encoding="UTF-8"?>
<probeData version="1" minor="2">
  <probeset name="EDA_PROBESET" active="true">
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[swt][ethio_rx_axi_tvalid]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="1"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[swt][ethio_rx_axi_tuser][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="2"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="64"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][63]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][62]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][61]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][60]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][59]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][58]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][57]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][56]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][55]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][54]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][53]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][52]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][51]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][50]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][49]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][48]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][47]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][46]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][45]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][44]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][43]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][42]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][41]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][40]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][39]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][38]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][37]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][36]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][35]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][34]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][33]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][32]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][31]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][30]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][29]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][28]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][27]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][26]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][25]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][24]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][23]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][22]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][21]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][20]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][19]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][18]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][17]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][16]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][15]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][14]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][13]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][12]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][11]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][10]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][9]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][8]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][7]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][6]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][5]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][4]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][3]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][2]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][1]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tdata][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="66"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][7]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][6]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][5]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][4]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][3]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][2]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][1]"/>
        <net name="i_dbg[swt][ethio_rx_axi_tkeep][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="74"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[swt][ethio_rx_axi_tuser]_1[1]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="75"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="64"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][mac_tdata][63]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][62]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][61]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][60]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][59]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][58]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][57]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][56]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][55]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][54]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][53]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][52]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][51]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][50]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][49]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][48]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][47]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][46]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][45]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][44]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][43]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][42]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][41]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][40]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][39]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][38]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][37]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][36]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][35]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][34]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][33]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][32]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][31]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][30]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][29]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][28]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][27]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][26]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][25]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][24]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][23]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][22]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][21]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][20]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][19]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][18]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][17]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][16]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][15]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][14]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][13]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][12]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][11]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][10]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][9]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][8]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][7]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][6]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][5]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][4]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][3]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][2]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][1]"/>
        <net name="i_dbg[eth][tx][0][mac_tdata][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="139"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][mac_tready]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="140"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][mac_tvalid]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="141"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][mac_tlast]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="142"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][mac_tkeep][7]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][6]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][5]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][4]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][3]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][2]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][1]"/>
        <net name="i_dbg[eth][tx][0][mac_tkeep][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="150"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][0][fsm][2]"/>
        <net name="i_dbg[eth][rx][0][fsm][1]"/>
        <net name="i_dbg[eth][rx][0][fsm][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="153"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][0][fsm][2]"/>
        <net name="i_dbg[eth][tx][0][fsm][1]"/>
        <net name="i_dbg[eth][tx][0][fsm][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:0"/>
        <Option Id="HW_ILA" value="m_dbg_eth0"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="156"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth_link]_1[0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][mac_tvalid]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="1"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][mac_tuser]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="2"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="64"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][mac_tdata][63]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][62]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][61]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][60]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][59]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][58]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][57]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][56]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][55]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][54]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][53]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][52]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][51]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][50]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][49]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][48]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][47]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][46]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][45]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][44]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][43]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][42]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][41]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][40]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][39]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][38]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][37]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][36]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][35]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][34]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][33]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][32]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][31]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][30]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][29]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][28]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][27]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][26]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][25]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][24]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][23]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][22]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][21]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][20]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][19]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][18]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][17]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][16]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][15]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][14]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][13]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][12]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][11]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][10]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][9]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][8]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][7]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][6]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][5]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][4]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][3]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][2]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][1]"/>
        <net name="i_dbg[eth][rx][1][mac_tdata][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="66"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][mac_tkeep][7]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][6]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][5]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][4]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][3]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][2]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][1]"/>
        <net name="i_dbg[eth][rx][1][mac_tkeep][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="74"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][mac_tlast]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="75"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="64"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][mac_tdata][63]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][62]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][61]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][60]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][59]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][58]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][57]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][56]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][55]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][54]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][53]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][52]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][51]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][50]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][49]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][48]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][47]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][46]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][45]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][44]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][43]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][42]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][41]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][40]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][39]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][38]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][37]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][36]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][35]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][34]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][33]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][32]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][31]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][30]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][29]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][28]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][27]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][26]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][25]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][24]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][23]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][22]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][21]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][20]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][19]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][18]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][17]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][16]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][15]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][14]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][13]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][12]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][11]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][10]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][9]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][8]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][7]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][6]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][5]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][4]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][3]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][2]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][1]"/>
        <net name="i_dbg[eth][tx][1][mac_tdata][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="139"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][mac_tready]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="140"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][mac_tvalid]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="141"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][mac_tlast]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="142"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="8"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][mac_tkeep][7]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][6]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][5]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][4]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][3]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][2]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][1]"/>
        <net name="i_dbg[eth][tx][1][mac_tkeep][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="150"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][rx][1][fsm][2]"/>
        <net name="i_dbg[eth][rx][1][fsm][1]"/>
        <net name="i_dbg[eth][rx][1][fsm][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="153"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth][tx][1][fsm][2]"/>
        <net name="i_dbg[eth][tx][1][fsm][1]"/>
        <net name="i_dbg[eth][tx][1][fsm][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:1"/>
        <Option Id="HW_ILA" value="m_dbg_eth1"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="156"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[eth_link][1]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="0"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgrd_vch][2]"/>
        <net name="i_dbg[fg][fgrd_vch][1]"/>
        <net name="i_dbg[fg][fgrd_vch][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="3"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgrd_rddone]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="4"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgwr_frrdy][1]"/>
        <net name="i_dbg[fg][fgwr_frrdy][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="6"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][irq][1]"/>
        <net name="i_dbg[fg][irq][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="8"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][vbuf_hold][1]"/>
        <net name="i_dbg[fg][vbuf_hold][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="10"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][err_vbuf_overflow][1]"/>
        <net name="i_dbg[fg][err_vbuf_overflow][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="12"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][frskip0_count][2]"/>
        <net name="i_dbg[fg][frskip0_count][1]"/>
        <net name="i_dbg[fg][frskip0_count][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="15"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][frskip1_count][2]"/>
        <net name="i_dbg[fg][frskip1_count][1]"/>
        <net name="i_dbg[fg][frskip1_count][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="18"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][vbufi_full][1]"/>
        <net name="i_dbg[fg][vbufi_full][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="20"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="2"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][vbufi_pfull][1]"/>
        <net name="i_dbg[fg][vbufi_pfull][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="22"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="3"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgwr][fsm][2]"/>
        <net name="i_dbg[fg][fgwr][fsm][1]"/>
        <net name="i_dbg[fg][fgwr][fsm][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="bus" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="25"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="13"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgwr][fr_rownum][12]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][11]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][10]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][9]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][8]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][7]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][6]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][5]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][4]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][3]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][2]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][1]"/>
        <net name="i_dbg[fg][fgwr][fr_rownum][0]"/>
      </nets>
    </probe>
    <probe type="ila" busType="net" source="netlist" spec="ILA_V2_RT">
      <probeOptions Id="DebugProbeParams">
        <Option Id="CORE_LOCATION" value="1:2"/>
        <Option Id="HW_ILA" value="m_dbg_fg"/>
        <Option Id="PROBE_PORT" value="0"/>
        <Option Id="PROBE_PORT_BITS" value="38"/>
        <Option Id="PROBE_PORT_BIT_COUNT" value="1"/>
      </probeOptions>
      <nets>
        <net name="i_dbg[fg][fgwr][vbufi_sel]"/>
      </nets>
    </probe>
  </probeset>
</probeData>
