Analysis & Synthesis report for equalizer
Fri Apr 12 16:13:42 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Parameter Settings for User Entity Instance: Top-level Entity: |top_module
 11. Parameter Settings for User Entity Instance: fir_n:fir_1
 12. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:TDBF
 13. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:TDBL
 14. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
 15. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
 16. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
 17. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
 18. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
 19. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
 20. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
 21. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
 22. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
 23. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
 24. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
 25. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
 26. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
 27. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
 28. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
 29. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
 30. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
 31. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
 32. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
 33. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
 34. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
 35. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
 36. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
 37. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
 38. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
 39. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
 40. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
 41. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
 42. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
 43. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
 44. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
 45. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
 46. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
 47. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
 48. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
 49. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
 50. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
 51. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
 52. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
 53. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
 54. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
 55. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
 56. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
 57. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
 58. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
 59. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
 60. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
 61. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi
 62. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi
 63. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi
 64. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi
 65. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[52].TDBi
 66. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[53].TDBi
 67. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[54].TDBi
 68. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[55].TDBi
 69. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi
 70. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi
 71. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi
 72. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi
 73. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi
 74. Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi
 75. Parameter Settings for User Entity Instance: fir_n:fir_2
 76. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:TDBF
 77. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:TDBL
 78. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
 79. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
 80. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
 81. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
 82. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
 83. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
 84. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
 85. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
 86. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
 87. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
 88. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
 89. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
 90. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
 91. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
 92. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
 93. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
 94. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
 95. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
 96. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
 97. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
 98. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
 99. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
100. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
101. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
102. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
103. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
104. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
105. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
106. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
107. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
108. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
109. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
110. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
111. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
112. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
113. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
114. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
115. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
116. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
117. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
118. Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
119. Parameter Settings for User Entity Instance: fir_n:fir_3
120. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:TDBF
121. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:TDBL
122. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
123. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
124. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
125. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
126. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
127. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
128. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
129. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
130. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
131. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
132. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
133. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
134. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
135. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
136. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
137. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
138. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
139. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
140. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
141. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
142. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
143. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
144. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
145. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
146. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
147. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
148. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
149. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
150. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
151. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
152. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
153. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
154. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
155. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
156. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
157. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
158. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
159. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
160. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
161. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
162. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
163. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
164. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
165. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
166. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
167. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
168. Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
169. Parameter Settings for User Entity Instance: fir_n:fir_4
170. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:TDBF
171. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:TDBL
172. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
173. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
174. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
175. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
176. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
177. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
178. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
179. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
180. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
181. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
182. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
183. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
184. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
185. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
186. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
187. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
188. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
189. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
190. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
191. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
192. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
193. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
194. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
195. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
196. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
197. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
198. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
199. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
200. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
201. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
202. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
203. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
204. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
205. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
206. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
207. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
208. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
209. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
210. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
211. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
212. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
213. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
214. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
215. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
216. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
217. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
218. Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
219. Parameter Settings for User Entity Instance: fir_n:fir_5
220. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:TDBF
221. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:TDBL
222. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
223. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
224. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
225. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
226. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
227. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
228. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
229. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
230. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
231. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
232. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
233. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
234. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
235. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
236. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
237. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
238. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
239. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
240. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
241. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
242. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
243. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
244. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
245. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
246. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
247. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
248. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
249. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
250. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
251. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
252. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
253. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
254. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
255. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
256. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
257. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
258. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
259. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
260. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
261. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
262. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
263. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
264. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
265. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
266. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
267. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
268. Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
269. Parameter Settings for User Entity Instance: fir_n:fir_6
270. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:TDBF
271. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:TDBL
272. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
273. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
274. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
275. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
276. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
277. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
278. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
279. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
280. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
281. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
282. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
283. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
284. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
285. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
286. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
287. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
288. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
289. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
290. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
291. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
292. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
293. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
294. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
295. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
296. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
297. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
298. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
299. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
300. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
301. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
302. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
303. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
304. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
305. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
306. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
307. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
308. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
309. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
310. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
311. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
312. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
313. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
314. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
315. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
316. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
317. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
318. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
319. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi
320. Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi
321. Parameter Settings for User Entity Instance: fir_n:fir_7
322. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:TDBF
323. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:TDBL
324. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
325. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
326. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
327. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
328. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
329. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
330. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
331. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
332. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
333. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
334. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
335. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
336. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
337. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
338. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
339. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
340. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
341. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
342. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
343. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
344. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
345. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
346. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
347. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
348. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
349. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
350. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
351. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
352. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
353. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
354. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
355. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
356. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
357. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
358. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
359. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
360. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
361. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
362. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
363. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
364. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
365. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
366. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
367. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
368. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
369. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
370. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
371. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi
372. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi
373. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi
374. Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi
375. Parameter Settings for User Entity Instance: fir_n:fir_8
376. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:TDBF
377. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:TDBL
378. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi
379. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi
380. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi
381. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi
382. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi
383. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi
384. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi
385. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi
386. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi
387. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi
388. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi
389. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi
390. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi
391. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi
392. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi
393. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi
394. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi
395. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi
396. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi
397. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi
398. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi
399. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi
400. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi
401. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi
402. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi
403. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi
404. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi
405. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi
406. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi
407. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi
408. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi
409. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi
410. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi
411. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi
412. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi
413. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi
414. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi
415. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi
416. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi
417. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi
418. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi
419. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi
420. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi
421. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi
422. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi
423. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi
424. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi
425. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi
426. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi
427. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi
428. Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi
429. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0
430. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0
431. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0
432. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0
433. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0
434. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0
435. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
436. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
437. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0
438. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
439. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0
440. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0
441. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
442. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
443. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0
444. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
445. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0
446. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
447. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0
448. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0
449. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0
450. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0
451. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0
452. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0
453. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0
454. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0
455. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
456. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0
457. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0
458. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0
459. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0
460. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
461. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
462. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
463. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0
464. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
465. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
466. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
467. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0
468. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0
469. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
470. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0
471. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0
472. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0
473. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0
474. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0
475. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0
476. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0
477. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0
478. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0
479. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0
480. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0
481. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0
482. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
483. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0
484. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0
485. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0
486. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0
487. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
488. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
489. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
490. Parameter Settings for Inferred Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0
491. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0
492. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0
493. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0
494. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0
495. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0
496. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0
497. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0
498. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0
499. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0
500. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
501. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0
502. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0
503. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0
504. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0
505. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0
506. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0
507. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0
508. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0
509. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
510. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0
511. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
512. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0
513. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
514. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0
515. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
516. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0
517. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0
518. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0
519. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
520. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0
521. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0
522. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0
523. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
524. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0
525. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0
526. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
527. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0
528. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0
529. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0
530. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0
531. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0
532. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
533. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0
534. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0
535. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
536. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0
537. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
538. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0
539. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
540. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0
541. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0
542. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0
543. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0
544. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0
545. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0
546. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
547. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0
548. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
549. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0
550. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
551. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
552. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0
553. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0
554. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0
555. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0
556. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
557. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
558. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
559. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0
560. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0
561. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0
562. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0
563. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
564. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0
565. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0
566. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0
567. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0
568. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0
569. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
570. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0
571. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0
572. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0
573. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0
574. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0
575. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
576. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0
577. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
578. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0
579. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0
580. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
581. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0
582. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
583. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0
584. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0
585. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
586. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0
587. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
588. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0
589. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
590. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0
591. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0
592. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
593. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
594. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0
595. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0
596. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0
597. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0
598. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0
599. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0
600. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0
601. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0
602. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0
603. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0
604. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0
605. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
606. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0
607. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0
608. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0
609. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0
610. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0
611. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0
612. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0
613. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0
614. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0
615. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0
616. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0
617. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0
618. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0
619. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0
620. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0
621. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0
622. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0
623. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0
624. Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0
625. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0
626. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0
627. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0
628. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0
629. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0
630. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0
631. Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0
632. Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0
633. Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0
634. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0
635. Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0
636. Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0
637. lpm_mult Parameter Settings by Entity Instance
638. Port Connectivity Checks: "fir_n:fir_8"
639. Port Connectivity Checks: "fir_n:fir_7|tapped_delay_block:TDBL"
640. Port Connectivity Checks: "fir_n:fir_7|tapped_delay_block:TDBF"
641. Port Connectivity Checks: "fir_n:fir_7"
642. Port Connectivity Checks: "fir_n:fir_6|tapped_delay_block:TDBL"
643. Port Connectivity Checks: "fir_n:fir_6|tapped_delay_block:TDBF"
644. Port Connectivity Checks: "fir_n:fir_6"
645. Port Connectivity Checks: "fir_n:fir_5"
646. Port Connectivity Checks: "fir_n:fir_4"
647. Port Connectivity Checks: "fir_n:fir_3|tapped_delay_block:TDBL"
648. Port Connectivity Checks: "fir_n:fir_3|tapped_delay_block:TDBF"
649. Port Connectivity Checks: "fir_n:fir_3"
650. Port Connectivity Checks: "fir_n:fir_2|tapped_delay_block:TDBL"
651. Port Connectivity Checks: "fir_n:fir_2|tapped_delay_block:TDBF"
652. Port Connectivity Checks: "fir_n:fir_2"
653. Port Connectivity Checks: "fir_n:fir_1|tapped_delay_block:TDBL"
654. Port Connectivity Checks: "fir_n:fir_1|tapped_delay_block:TDBF"
655. Port Connectivity Checks: "fir_n:fir_1"
656. Elapsed Time Per Partition
657. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Apr 12 16:13:42 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; equalizer                                       ;
; Top-level Entity Name              ; top_module                                      ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 17,350                                          ;
;     Total combinational functions  ; 16,342                                          ;
;     Dedicated logic registers      ; 1,008                                           ;
; Total registers                    ; 1008                                            ;
; Total pins                         ; 275                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                                      ; top_module         ; equalizer          ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                     ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                                 ; Library ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+
; ../../Code/top_module.v          ; yes             ; User Verilog HDL File        ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Code/top_module.v                               ;         ;
; ../../Code/tapped_delay_block.v  ; yes             ; User Verilog HDL File        ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Code/tapped_delay_block.v                       ;         ;
; ../../Code/fir_n.v               ; yes             ; User Verilog HDL File        ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Code/fir_n.v                                    ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mult.tdf                               ;         ;
; aglobal130.inc                   ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                             ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.inc                            ;         ;
; multcore.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/multcore.inc                               ;         ;
; bypassff.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/bypassff.inc                               ;         ;
; altshift.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altshift.inc                               ;         ;
; multcore.tdf                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/multcore.tdf                               ;         ;
; csa_add.inc                      ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/csa_add.inc                                ;         ;
; mpar_add.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/mpar_add.inc                               ;         ;
; muleabz.inc                      ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/muleabz.inc                                ;         ;
; mul_lfrg.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/mul_lfrg.inc                               ;         ;
; mul_boothc.inc                   ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/mul_boothc.inc                             ;         ;
; alt_ded_mult.inc                 ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/alt_ded_mult.inc                           ;         ;
; alt_ded_mult_y.inc               ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/alt_ded_mult_y.inc                         ;         ;
; dffpipe.inc                      ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/dffpipe.inc                                ;         ;
; mpar_add.tdf                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/mpar_add.tdf                               ;         ;
; lpm_add_sub.tdf                  ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.tdf                            ;         ;
; addcore.inc                      ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/addcore.inc                                ;         ;
; look_add.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/look_add.inc                               ;         ;
; alt_stratix_add_sub.inc          ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc                    ;         ;
; db/add_sub_vih.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_vih.tdf ;         ;
; db/add_sub_58h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_58h.tdf ;         ;
; db/add_sub_akh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_akh.tdf ;         ;
; altshift.tdf                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altshift.tdf                               ;         ;
; db/add_sub_n9h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_n9h.tdf ;         ;
; db/add_sub_0jh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_0jh.tdf ;         ;
; db/add_sub_68h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_68h.tdf ;         ;
; db/add_sub_bkh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_bkh.tdf ;         ;
; db/add_sub_2jh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_2jh.tdf ;         ;
; db/add_sub_88h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_88h.tdf ;         ;
; db/add_sub_dkh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_dkh.tdf ;         ;
; db/add_sub_1jh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_1jh.tdf ;         ;
; db/add_sub_78h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_78h.tdf ;         ;
; db/add_sub_ckh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_ckh.tdf ;         ;
; db/add_sub_h9h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_h9h.tdf ;         ;
; db/add_sub_fkh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_fkh.tdf ;         ;
; db/add_sub_g9h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_g9h.tdf ;         ;
; db/add_sub_ekh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_ekh.tdf ;         ;
; db/add_sub_i9h.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_i9h.tdf ;         ;
; db/add_sub_gkh.tdf               ; yes             ; Auto-Generated Megafunction  ; C:/Users/luan1/OneDrive/Desktop/TKS/Lab/Lab4/Simulation/quartus_equalizer/db/add_sub_gkh.tdf ;         ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 17,350    ;
;                                             ;           ;
; Total combinational functions               ; 16342     ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 2620      ;
;     -- 3 input functions                    ; 11446     ;
;     -- <=2 input functions                  ; 2276      ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 4292      ;
;     -- arithmetic mode                      ; 12050     ;
;                                             ;           ;
; Total registers                             ; 1008      ;
;     -- Dedicated logic registers            ; 1008      ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 275       ;
; Embedded Multiplier 9-bit elements          ; 0         ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 1008      ;
; Total fan-out                               ; 53666     ;
; Average fan-out                             ; 3.00      ;
+---------------------------------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                  ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                ; Library Name ;
+-------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_module                                                 ; 16342 (0)         ; 1008 (0)     ; 0           ; 0            ; 0       ; 0         ; 275  ; 0            ; |top_module                                                                                                                                                                                        ; work         ;
;    |fir_n:fir_1|                                            ; 3797 (0)          ; 1008 (16)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:TDBF|                             ; 16 (0)            ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBF                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0                                                                                                                                     ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                                                     ; work         ;
;       |tapped_delay_block:TDBL|                             ; 47 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBL                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0                                                                                                                                     ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                                                     ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 19 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 69 (22)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 69 (22)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 70 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 67 (20)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 39 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[16].TDBi| ; 78 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 57 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 57 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 90 (26)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 64 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 64 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[18].TDBi| ; 62 (24)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 38 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 38 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 93 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 70 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 70 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|  ; 35 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 86 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 65 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 65 (37)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 91 (26)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 65 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 65 (34)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 48 (0)            ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 48 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 23 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 84 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 61 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 61 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 66 (27)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 39 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 39 (6)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 94 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 71 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 71 (34)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 93 (27)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 71 (20)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 113 (30)          ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 83 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 83 (43)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|  ; 35 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 96 (26)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 70 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 70 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 104 (26)          ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 78 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 78 (38)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[32].TDBi| ; 95 (25)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 70 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 70 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 106 (28)          ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 78 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 78 (38)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[34].TDBi| ; 67 (20)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 90 (24)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 94 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 71 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 71 (34)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 65 (28)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 37 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[38].TDBi| ; 58 (0)            ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 58 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 23 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|  ; 54 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[40].TDBi| ; 67 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 87 (25)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 62 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 62 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[42].TDBi| ; 79 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 58 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 91 (25)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[44].TDBi| ; 65 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 88 (30)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 58 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[46].TDBi| ; 79 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 58 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 38 (22)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[48].TDBi| ; 66 (22)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[49].TDBi| ; 71 (24)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 53 (18)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[50].TDBi| ; 69 (22)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[51].TDBi| ; 70 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 49 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 49 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[52].TDBi| ; 17 (17)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[52].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[53].TDBi| ; 24 (24)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[53].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[54].TDBi| ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[54].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[55].TDBi| ; 21 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[55].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[56].TDBi| ; 34 (18)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[57].TDBi| ; 56 (21)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[58].TDBi| ; 53 (18)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[59].TDBi| ; 54 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 55 (20)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[60].TDBi| ; 34 (18)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[61].TDBi| ; 41 (25)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 16 (0)            ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 19 (19)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|  ; 17 (17)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 23 (23)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;    |fir_n:fir_2|                                            ; 2572 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:TDBL|                             ; 53 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                   ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0                                                                                                                                     ; work         ;
;             |multcore:mult_core|                            ; 24 (5)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                  ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                             ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                                                  ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                             ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                                                  ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                             ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                        ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated                             ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 72 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 50 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 50 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 72 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 70 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 92 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 67 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 67 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 93 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 68 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 68 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 90 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 64 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 64 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[18].TDBi| ; 105 (26)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 79 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 79 (39)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 88 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 62 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 62 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 87 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 63 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 84 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 57 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 57 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 64 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 102 (27)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 75 (38)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 68 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 95 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 72 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 48 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 94 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 68 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 68 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 97 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 71 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 71 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 89 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 61 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 61 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 98 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 72 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 64 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 38 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 38 (1)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 96 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 68 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 68 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[34].TDBi| ; 90 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 67 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 67 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 73 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 51 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 30 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 30 (2)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 77 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[38].TDBi| ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 54 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[40].TDBi| ; 34 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 29 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 58 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 41 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 53 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|  ; 34 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 57 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;    |fir_n:fir_3|                                            ; 2702 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:TDBL|                             ; 47 (31)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:TDBL                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0                                                                                                                                     ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                                                     ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 64 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 72 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 60 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 37 (6)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 82 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 57 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 57 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 79 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 54 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 54 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 78 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 52 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 52 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[16].TDBi| ; 40 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 78 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[18].TDBi| ; 69 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 45 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 45 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 78 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|  ; 67 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 46 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 69 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 82 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 56 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 56 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 97 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 75 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 75 (35)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 56 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 28 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 54 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 28 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 92 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 88 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 60 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 60 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 69 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 84 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 59 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 59 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 71 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 102 (30)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 72 (35)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[32].TDBi| ; 41 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 79 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 54 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 54 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[34].TDBi| ; 77 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 54 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 54 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 80 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 53 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 53 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 64 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 41 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 74 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 51 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 51 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[38].TDBi| ; 60 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 43 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[42].TDBi| ; 59 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 52 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 30 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 30 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[44].TDBi| ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[46].TDBi| ; 37 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 74 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 38 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;    |fir_n:fir_4|                                            ; 1688 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 50 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 27 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 63 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 37 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 92 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 66 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 66 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 85 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 60 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 60 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[18].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 91 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 63 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 90 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 62 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 62 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 90 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 64 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 64 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 98 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 73 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 73 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 90 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 60 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 60 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 75 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 52 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 52 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[34].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 58 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 32 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 49 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 27 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|  ; 61 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[40].TDBi| ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 37 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[42].TDBi| ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[44].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 59 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 37 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[46].TDBi| ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 30 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 39 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;    |fir_n:fir_5|                                            ; 2714 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:TDBL|                             ; 74 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL                                                                                                                                                    ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0                                                                                                                                     ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core                                                                                                                  ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                  ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                             ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                                                  ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                             ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                                                  ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                             ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                        ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated                             ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 64 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 62 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 41 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 72 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 67 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 82 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 56 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 56 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[16].TDBi| ; 86 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 63 (29)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 43 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[18].TDBi| ; 54 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 63 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 36 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 36 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 98 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 72 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 72 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 78 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 52 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 52 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 76 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 48 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 91 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 67 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 67 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 81 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 56 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 56 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 86 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 62 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 62 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 81 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 53 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 53 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 37 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 80 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 54 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 54 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 78 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 54 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 54 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|  ; 65 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 66 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 45 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 45 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 70 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[32].TDBi| ; 61 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 36 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 36 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 40 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[34].TDBi| ; 81 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 58 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 80 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 53 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 53 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 71 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 48 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_78h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_1jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ckh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 66 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 43 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 43 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[38].TDBi| ; 68 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 47 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 47 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 28 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_88h:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_2jh:auto_generated|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_2jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_dkh:auto_generated|        ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 67 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|  ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[40].TDBi| ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[42].TDBi| ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[44].TDBi| ; 65 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 36 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                     ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                          ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 63 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 59 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 58 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|  ; 53 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 35 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 35 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;    |fir_n:fir_6|                                            ; 2243 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[10].TDBi| ; 33 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[12].TDBi| ; 41 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 23 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 23 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 48 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[14].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 60 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 36 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 36 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[16].TDBi| ; 76 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 52 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 52 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 65 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 39 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 39 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 66 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 41 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|  ; 47 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 29 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 29 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[20].TDBi| ; 83 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 63 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 58 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 32 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[22].TDBi| ; 76 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 53 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 53 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 70 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 45 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 45 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[24].TDBi| ; 74 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 52 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 52 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 74 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 46 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 46 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[26].TDBi| ; 66 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 44 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 44 (4)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 66 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 41 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 41 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[28].TDBi| ; 80 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 57 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 57 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 73 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 45 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 45 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[30].TDBi| ; 82 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 62 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 62 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 60 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 36 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 36 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[32].TDBi| ; 100 (24)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 76 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 76 (36)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_i9h:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_ckh:auto_generated|           ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_gkh:auto_generated|        ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 75 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 45 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 45 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 58 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 34 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 13 (13)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[36].TDBi| ; 80 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 57 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 57 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_h9h:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_bkh:auto_generated|           ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_fkh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 61 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 34 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 34 (2)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_g9h:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_akh:auto_generated|           ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_ekh:auto_generated|        ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[38].TDBi| ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 62 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 40 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 40 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 25 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[40].TDBi| ; 47 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 29 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 29 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[42].TDBi| ; 34 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |lpm_add_sub:adder|                          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder                                                                    ; work         ;
;                   |add_sub_n9h:auto_generated|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder|add_sub_n9h:auto_generated                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[46].TDBi| ; 42 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 24 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 24 (5)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[48].TDBi| ; 45 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 27 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[49].TDBi| ; 30 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|  ; 37 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|  ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                   ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0                                                                                                          ; work         ;
;             |multcore:mult_core|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                       ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; work         ;
;                      |add_sub_68h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_68h:auto_generated                       ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; work         ;
;                      |add_sub_0jh:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_0jh:auto_generated                       ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; work         ;
;                         |add_sub_bkh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated  ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
;    |fir_n:fir_7|                                            ; 626 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7                                                                                                                                                                            ; work         ;
;       |tapped_delay_block:TDBL|                             ; 30 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:TDBL                                                                                                                                                    ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[11].TDBi| ; 23 (23)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[13].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[15].TDBi| ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[17].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[19].TDBi| ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[21].TDBi| ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[23].TDBi| ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[25].TDBi| ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[27].TDBi| ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[29].TDBi| ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[31].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[33].TDBi| ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[35].TDBi| ; 30 (30)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[37].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[39].TDBi| ; 26 (26)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[41].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[43].TDBi| ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[45].TDBi| ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[47].TDBi| ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[49].TDBi| ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi                                                                                                                        ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[51].TDBi| ; 61 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                   ; 33 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0                                                                                                         ; work         ;
;             |multcore:mult_core|                            ; 33 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;                |mpar_add:padder|                            ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                   |lpm_add_sub:adder[0]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                      |add_sub_58h:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_58h:auto_generated                      ; work         ;
;                   |lpm_add_sub:adder[1]|                    ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; work         ;
;                      |add_sub_vih:auto_generated|           ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_vih:auto_generated                      ; work         ;
;                   |mpar_add:sub_par_add|                    ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                      |lpm_add_sub:adder[0]|                 ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                         |add_sub_akh:auto_generated|        ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|  ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi                                                                                                                         ; work         ;
;       |tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|  ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top_module|fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi                                                                                                                         ; work         ;
+-------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; Register name                                                             ; Reason for Removal                                                                    ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; fir_n:fir_2|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_3|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_4|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_5|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_6|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_7|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_8|x_in_sync[0]                                                  ; Merged with fir_n:fir_1|x_in_sync[0]                                                  ;
; fir_n:fir_2|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_3|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_4|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_5|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_6|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_7|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_8|x_in_sync[15]                                                 ; Merged with fir_n:fir_1|x_in_sync[15]                                                 ;
; fir_n:fir_2|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_3|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_4|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_5|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_6|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_7|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_8|x_in_sync[14]                                                 ; Merged with fir_n:fir_1|x_in_sync[14]                                                 ;
; fir_n:fir_2|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_3|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_4|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_5|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_6|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_7|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_8|x_in_sync[13]                                                 ; Merged with fir_n:fir_1|x_in_sync[13]                                                 ;
; fir_n:fir_2|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_3|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_4|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_5|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_6|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_7|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_8|x_in_sync[12]                                                 ; Merged with fir_n:fir_1|x_in_sync[12]                                                 ;
; fir_n:fir_2|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_3|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_4|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_5|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_6|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_7|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_8|x_in_sync[11]                                                 ; Merged with fir_n:fir_1|x_in_sync[11]                                                 ;
; fir_n:fir_2|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_3|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_4|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_5|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_6|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_7|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_8|x_in_sync[10]                                                 ; Merged with fir_n:fir_1|x_in_sync[10]                                                 ;
; fir_n:fir_2|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_3|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_4|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_5|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_6|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_7|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_8|x_in_sync[9]                                                  ; Merged with fir_n:fir_1|x_in_sync[9]                                                  ;
; fir_n:fir_2|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_3|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_4|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_5|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_6|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_7|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_8|x_in_sync[8]                                                  ; Merged with fir_n:fir_1|x_in_sync[8]                                                  ;
; fir_n:fir_2|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_3|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_4|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_5|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_6|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_7|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_8|x_in_sync[7]                                                  ; Merged with fir_n:fir_1|x_in_sync[7]                                                  ;
; fir_n:fir_2|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_3|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_4|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_5|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_6|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_7|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_8|x_in_sync[6]                                                  ; Merged with fir_n:fir_1|x_in_sync[6]                                                  ;
; fir_n:fir_2|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_3|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_4|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_5|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_6|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_7|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_8|x_in_sync[5]                                                  ; Merged with fir_n:fir_1|x_in_sync[5]                                                  ;
; fir_n:fir_2|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_3|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_4|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_5|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_6|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_7|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_8|x_in_sync[4]                                                  ; Merged with fir_n:fir_1|x_in_sync[4]                                                  ;
; fir_n:fir_2|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_3|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_4|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_5|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_6|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_7|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_8|x_in_sync[3]                                                  ; Merged with fir_n:fir_1|x_in_sync[3]                                                  ;
; fir_n:fir_2|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_3|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_4|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_5|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_6|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_7|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_8|x_in_sync[2]                                                  ; Merged with fir_n:fir_1|x_in_sync[2]                                                  ;
; fir_n:fir_2|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_3|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_4|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_5|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_6|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_7|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_8|x_in_sync[1]                                                  ; Merged with fir_n:fir_1|x_in_sync[1]                                                  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[0]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[15]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[14]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[13]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[12]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[11]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[10]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[9]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[8]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[7]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[6]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[5]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[4]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[3]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[2]   ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|x_reg[1]   ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[0]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[0]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[15]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[15]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[14]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[14]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[13]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[13]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[12]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[12]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[11]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[11]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[10]                             ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[10]                             ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[9]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[9]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[8]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[8]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[7]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[7]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[6]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[6]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[5]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[5]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[4]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[4]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[3]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[3]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[2]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[2]                              ;
; fir_n:fir_2|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_3|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_4|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_5|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_6|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_7|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_8|tapped_delay_block:TDBF|x_reg[1]                              ; Merged with fir_n:fir_1|tapped_delay_block:TDBF|x_reg[1]                              ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|x_reg[1]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[0]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[15] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[14] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[13] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[12] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[11] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[10] ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[9]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[8]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[7]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[6]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[5]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[4]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[3]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[2]  ;
; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[2]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|x_reg[1]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[0]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[15] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[14] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[13] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[12] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[11] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[10] ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[9]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[8]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[7]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[6]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[5]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[4]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[3]  ;
; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[2]  ;
; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[2]  ; Merged with fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|x_reg[2]  ;
; Total Number of Removed Registers = 5552                                  ;                                                                                       ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
* Table truncated at 5000 items. To change the number of removed registers reported, set the "Number of Removed Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1008  ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 1008  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1008  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |top_module ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; N              ; 16    ; Signed Integer                                    ;
; NUM_FIRS       ; 8     ; Signed Integer                                    ;
; DELAYS_1       ; 62    ; Signed Integer                                    ;
; DELAYS_2       ; 42    ; Signed Integer                                    ;
; DELAYS_3       ; 48    ; Signed Integer                                    ;
; DELAYS_4       ; 48    ; Signed Integer                                    ;
; DELAYS_5       ; 48    ; Signed Integer                                    ;
; DELAYS_6       ; 50    ; Signed Integer                                    ;
; DELAYS_7       ; 52    ; Signed Integer                                    ;
; DELAYS_8       ; 52    ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 62    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[52].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[53].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[54].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[55].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 42    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 48    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 48    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 48    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 50    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 52    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8 ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; DELAYS         ; 52    ; Signed Integer                  ;
; N              ; 16    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:TDBF ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:TDBL ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; N              ; 16    ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fir_n:fir_8|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; N              ; 16    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-------------------------------------+
; Parameter Name                                 ; Value        ; Type                                ;
+------------------------------------------------+--------------+-------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                      ;
; LPM_WIDTHA                                     ; 16           ; Untyped                             ;
; LPM_WIDTHB                                     ; 2            ; Untyped                             ;
; LPM_WIDTHP                                     ; 18           ; Untyped                             ;
; LPM_WIDTHR                                     ; 18           ; Untyped                             ;
; LPM_WIDTHS                                     ; 1            ; Untyped                             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                             ;
; LPM_PIPELINE                                   ; 0            ; Untyped                             ;
; LATENCY                                        ; 0            ; Untyped                             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                             ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                             ;
; USE_EAB                                        ; OFF          ; Untyped                             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                             ;
+------------------------------------------------+--------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-------------------------------------+
; Parameter Name                                 ; Value        ; Type                                ;
+------------------------------------------------+--------------+-------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                      ;
; LPM_WIDTHA                                     ; 16           ; Untyped                             ;
; LPM_WIDTHB                                     ; 1            ; Untyped                             ;
; LPM_WIDTHP                                     ; 17           ; Untyped                             ;
; LPM_WIDTHR                                     ; 17           ; Untyped                             ;
; LPM_WIDTHS                                     ; 1            ; Untyped                             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                             ;
; LPM_PIPELINE                                   ; 0            ; Untyped                             ;
; LATENCY                                        ; 0            ; Untyped                             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                             ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                             ;
; USE_EAB                                        ; OFF          ; Untyped                             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                             ;
+------------------------------------------------+--------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-------------------------------------+
; Parameter Name                                 ; Value        ; Type                                ;
+------------------------------------------------+--------------+-------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                      ;
; LPM_WIDTHA                                     ; 16           ; Untyped                             ;
; LPM_WIDTHB                                     ; 1            ; Untyped                             ;
; LPM_WIDTHP                                     ; 17           ; Untyped                             ;
; LPM_WIDTHR                                     ; 17           ; Untyped                             ;
; LPM_WIDTHS                                     ; 1            ; Untyped                             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                             ;
; LPM_PIPELINE                                   ; 0            ; Untyped                             ;
; LATENCY                                        ; 0            ; Untyped                             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                             ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                             ;
; USE_EAB                                        ; OFF          ; Untyped                             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                             ;
+------------------------------------------------+--------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-------------------------------------+
; Parameter Name                                 ; Value        ; Type                                ;
+------------------------------------------------+--------------+-------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                      ;
; LPM_WIDTHA                                     ; 16           ; Untyped                             ;
; LPM_WIDTHB                                     ; 3            ; Untyped                             ;
; LPM_WIDTHP                                     ; 19           ; Untyped                             ;
; LPM_WIDTHR                                     ; 19           ; Untyped                             ;
; LPM_WIDTHS                                     ; 1            ; Untyped                             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                             ;
; LPM_PIPELINE                                   ; 0            ; Untyped                             ;
; LATENCY                                        ; 0            ; Untyped                             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                             ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                             ;
; USE_EAB                                        ; OFF          ; Untyped                             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                             ;
+------------------------------------------------+--------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 5            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 4            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 7            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 23           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 8            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 24           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                            ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                  ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                         ;
; LPM_WIDTHB                                     ; 6            ; Untyped                                                         ;
; LPM_WIDTHP                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHR                                     ; 22           ; Untyped                                                         ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                         ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                         ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                         ;
; LATENCY                                        ; 0            ; Untyped                                                         ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                         ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                         ;
; USE_EAB                                        ; OFF          ; Untyped                                                         ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                         ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                         ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                         ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                             ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                         ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                         ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                         ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                         ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                         ;
+------------------------------------------------+--------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 2            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 18           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+-------------------------------------+
; Parameter Name                                 ; Value        ; Type                                ;
+------------------------------------------------+--------------+-------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                      ;
; LPM_WIDTHA                                     ; 16           ; Untyped                             ;
; LPM_WIDTHB                                     ; 1            ; Untyped                             ;
; LPM_WIDTHP                                     ; 17           ; Untyped                             ;
; LPM_WIDTHR                                     ; 17           ; Untyped                             ;
; LPM_WIDTHS                                     ; 1            ; Untyped                             ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                             ;
; LPM_PIPELINE                                   ; 0            ; Untyped                             ;
; LATENCY                                        ; 0            ; Untyped                             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                             ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                             ;
; USE_EAB                                        ; OFF          ; Untyped                             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                 ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                             ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                             ;
+------------------------------------------------+--------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 1            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 17           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                                           ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 16           ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 3            ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 19           ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; SIGNED       ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                                        ;
; LATENCY                                        ; 0            ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                                        ;
+------------------------------------------------+--------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                         ;
+---------------------------------------+--------------------------------------------------------------------------------+
; Name                                  ; Value                                                                          ;
+---------------------------------------+--------------------------------------------------------------------------------+
; Number of entity instances            ; 208                                                                            ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0                             ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0                             ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:TDBL|lpm_mult:Mult0                             ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0                             ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 5                                                                              ;
;     -- LPM_WIDTHP                     ; 21                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 4                                                                              ;
;     -- LPM_WIDTHP                     ; 20                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 7                                                                              ;
;     -- LPM_WIDTHP                     ; 23                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 8                                                                              ;
;     -- LPM_WIDTHP                     ; 24                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 2                                                                              ;
;     -- LPM_WIDTHP                     ; 18                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:TDBF|lpm_mult:Mult0                             ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 1                                                                              ;
;     -- LPM_WIDTHP                     ; 17                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
; Entity Instance                       ; fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|lpm_mult:Mult0  ;
;     -- LPM_WIDTHA                     ; 16                                                                             ;
;     -- LPM_WIDTHB                     ; 3                                                                              ;
;     -- LPM_WIDTHP                     ; 19                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                            ;
;     -- USE_EAB                        ; OFF                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                             ;
+---------------------------------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_8"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (848 bits) is wider than the input port (424 bits) it drives.  The 424 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[416..409] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[392..386] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[375..370] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[352..345] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[343..336] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[327..322] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[319..314] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[307..301] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[290..289] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[287..285] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[259..256] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[254..253] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[245..244] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[234..233] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[227..225] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[220..219] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[214..210] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[208..207] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[204..203] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[195..193] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[186..185] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[181..180] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[174..173] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..160] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[143..141] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[130..129] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..125] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[115..106] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[104..98]  ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[87..73]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[55..50]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[39..34]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[15..9]    ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[423..417] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[408..393] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[385..379] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[377..376] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[369..353] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[335..330] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[321..320] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[311..308] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[300..297] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[295..294] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[292..291] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[284..282] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[280..270] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[252..248] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[241..237] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[232..230] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[222..221] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[218..215] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[206..205] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[202..198] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[192..189] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[177..175] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[172..168] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[159..158] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[152..144] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[140..138] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[136..134] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[132..131] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[124..121] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[119..116] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[97..90]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[72..65]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[63..56]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[49..43]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[41..40]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[33..25]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[23..16]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[8..1]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[378]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[344]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[329]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[328]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[313]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[312]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[296]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[293]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[281]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[269]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[268]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[267]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[266]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[265]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[264]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[263]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[262]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[261]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[260]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[255]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[247]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[246]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[243]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[242]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[235]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[229]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[228]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[224]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[223]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[209]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[197]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[196]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[188]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[187]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[184]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[183]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[182]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[179]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[178]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[167]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[165]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[164]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[154]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[153]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[137]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[133]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[128]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[105]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[89]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[88]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[64]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[42]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[0]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_7|tapped_delay_block:TDBL"                                                                      ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; x_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_7|tapped_delay_block:TDBF" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; y_in ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_7"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (848 bits) is wider than the input port (424 bits) it drives.  The 424 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[416..409] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[392..386] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[375..370] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[352..345] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[343..336] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[327..322] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[319..314] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[307..301] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[290..289] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[287..285] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[259..256] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[254..253] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[245..244] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[234..233] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[227..225] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[220..219] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[214..210] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[208..207] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[204..203] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[195..193] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[186..185] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[181..180] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[174..173] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..160] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[143..141] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[130..129] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..125] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[115..106] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[104..98]  ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[87..73]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[55..50]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[39..34]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[15..9]    ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[423..417] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[408..393] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[385..379] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[377..376] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[369..353] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[335..330] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[321..320] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[311..308] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[300..297] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[295..294] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[292..291] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[284..282] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[280..270] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[252..248] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[241..237] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[232..230] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[222..221] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[218..215] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[206..205] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[202..198] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[192..189] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[177..175] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[172..168] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[159..158] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[152..144] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[140..138] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[136..134] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[132..131] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[124..121] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[119..116] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[97..90]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[72..65]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[63..56]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[49..43]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[41..40]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[33..25]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[23..16]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[8..1]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[378]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[344]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[329]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[328]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[313]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[312]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[296]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[293]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[281]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[269]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[268]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[267]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[266]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[265]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[264]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[263]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[262]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[261]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[260]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[255]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[247]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[246]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[243]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[242]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[235]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[229]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[228]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[224]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[223]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[209]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[197]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[196]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[188]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[187]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[184]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[183]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[182]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[179]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[178]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[167]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[165]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[164]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[154]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[153]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[137]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[133]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[128]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[105]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[89]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[88]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[64]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[42]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[0]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_6|tapped_delay_block:TDBL"                                                                      ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; x_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_6|tapped_delay_block:TDBF" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; y_in ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_6"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (816 bits) is wider than the input port (408 bits) it drives.  The 408 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[392..386] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[375..370] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[352..345] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[343..336] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[327..322] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[319..314] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[307..301] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[290..289] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[287..285] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[259..256] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[254..253] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[245..244] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[234..233] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[227..225] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[220..219] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[214..210] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[208..207] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[204..203] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[195..193] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[186..185] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[181..180] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[174..173] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..160] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[143..141] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[130..129] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..125] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[115..106] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[104..98]  ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[87..73]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[55..50]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[39..34]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[15..9]    ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[407..393] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[385..379] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[377..376] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[369..353] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[335..330] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[321..320] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[311..308] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[300..297] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[295..294] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[292..291] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[284..282] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[280..270] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[252..248] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[241..237] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[232..230] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[222..221] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[218..215] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[206..205] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[202..198] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[192..189] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[177..175] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[172..168] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[159..158] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[152..144] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[140..138] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[136..134] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[132..131] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[124..121] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[119..116] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[97..90]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[72..65]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[63..56]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[49..43]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[41..40]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[33..25]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[23..16]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[8..1]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[378]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[344]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[329]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[328]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[313]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[312]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[296]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[293]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[281]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[269]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[268]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[267]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[266]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[265]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[264]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[263]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[262]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[261]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[260]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[255]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[247]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[246]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[243]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[242]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[235]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[229]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[228]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[224]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[223]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[209]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[197]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[196]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[188]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[187]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[184]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[183]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[182]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[179]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[178]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[167]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[165]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[164]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[154]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[153]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[137]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[133]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[128]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[105]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[89]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[88]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[64]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[42]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[0]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_5"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (784 bits) is wider than the input port (392 bits) it drives.  The 392 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[391..386] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[375..362] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[353..345] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[343..337] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[335..328] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[313..308] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[299..296] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288..286] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[284..283] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[271..262] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[247..245] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[243..242] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[237..236] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[233..232] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[230..228] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[224..222] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[216..215] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[213..211] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[206..201] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[197..195] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[191..190] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[182..180] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[176..175] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[173..172] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[169..165] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..162] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[151..150] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[144..136] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..126] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[124..123] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[107..100] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[89..88]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[80..65]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[63..57]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[49..42]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[40..32]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[23..18]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[16..8]    ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[383..378] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[359..354] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[327..321] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[319..314] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[307..306] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[304..300] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[295..291] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[280..278] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[261..257] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[251..248] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[241..240] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[235..234] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[227..225] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[219..217] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[208..207] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[187..185] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[179..177] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[171..170] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[161..159] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155..152] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[149..145] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[135..134] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120..115] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[111..108] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[99..98]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[96..90]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[87..81]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[56..50]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[31..26]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[7..1]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[385]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[384]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[377]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[376]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[361]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[360]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[344]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[336]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[320]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[305]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[290]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[289]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[285]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[282]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[281]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[277]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[276]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[275]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[274]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[273]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[272]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[256]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[255]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[254]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[253]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[252]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[244]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[239]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[238]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[231]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[221]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[220]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[214]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[210]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[209]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[200]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[199]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[198]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[194]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[193]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[192]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[189]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[188]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[184]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[183]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[174]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[164]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[158]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[133]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[132]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[131]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[130]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[129]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[128]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[125]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[122]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[121]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[114]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[113]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[112]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[97]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[64]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[41]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[25]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[17]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[0]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_4"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (784 bits) is wider than the input port (392 bits) it drives.  The 392 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[375..362] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[344..338] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[336..320] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[306..305] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[303..299] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[295..292] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[284..283] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[275..270] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[267..265] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[248..246] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[244..241] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[235..233] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[227..226] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[211..205] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[202..200] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[198..189] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[186..183] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[179..176] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..162] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[155..153] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[151..150] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[148..145] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..126] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[123..121] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[115..112] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[108..107] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[103..100] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[96..91]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[82..81]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[71..50]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[31..26]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24..16]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[391..378] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[359..354] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[352..345] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[319..307] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[298..296] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[291..289] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[287..285] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[282..276] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[269..268] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[264..255] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[253..252] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[250..249] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[232..231] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[229..228] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[225..223] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[221..216] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[214..212] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[204..203] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[188..187] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[182..180] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[173..167] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[165..164] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[161..160] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[144..143] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[141..140] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[138..137] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[135..128] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[125..124] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120..116] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[111..109] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[106..104] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[99..97]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[90..83]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[80..72]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[47..41]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[39..34]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[15..10]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[8..0]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[377]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[376]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[361]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[360]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[353]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[337]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[304]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[288]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[254]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[251]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[245]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[240]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[239]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[238]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[237]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[230]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[222]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[215]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[199]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[175]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[174]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[159]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[158]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[152]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[149]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[142]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[139]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[136]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[49]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[48]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[40]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[33]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[32]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[25]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[9]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_3|tapped_delay_block:TDBL"                                                                      ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; x_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_3|tapped_delay_block:TDBF" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; y_in ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_3"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (784 bits) is wider than the input port (392 bits) it drives.  The 392 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[391..378] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[376..368] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[351..345] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[343..338] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[327..312] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[306..305] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[298..292] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288..285] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[282..280] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[275..272] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[269..268] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[264..255] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[253..252] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[250..249] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[247..246] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[244..241] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[227..226] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[221..215] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[211..208] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[204..203] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[198..192] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[188..187] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[179..175] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[173..168] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[163..162] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[152..150] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[148..145] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[141..140] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[138..137] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[135..128] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[125..124] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[115..109] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[106..100] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[90..88]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[82..81]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[79..64]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[55..50]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[48..41]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[23..10]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[8..0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[367..362] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[360..354] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[335..328] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[311..307] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[304..299] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[291..289] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[284..283] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[279..276] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[271..270] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[267..265] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[240..239] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[235..233] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[229..228] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[225..224] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[214..212] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[207..205] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[202..199] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[191..189] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[186..184] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[182..180] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[165..164] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[161..159] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155..153] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[127..126] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[123..121] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[119..116] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[108..107] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[99..97]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[95..91]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[87..83]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[63..56]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[40..34]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[32..26]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[377]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[361]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[353]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[352]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[344]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[337]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[336]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[254]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[251]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[248]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[245]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[238]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[237]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[232]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[231]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[230]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[223]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[222]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[183]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[174]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[167]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[158]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[157]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[149]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[144]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[143]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[142]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[139]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[136]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[120]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[96]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[80]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[49]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[33]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[25]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[24]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[9]        ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_2|tapped_delay_block:TDBL"                                                                      ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; x_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_2|tapped_delay_block:TDBF" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; y_in ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_2"                                                                                                                                                                                 ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                                                                                                ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; b           ; Input ; Warning  ; Input port expression (688 bits) is wider than the input port (344 bits) it drives.  The 344 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; b[343..337] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[328..313] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[299..298] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[291..289] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[287..283] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[279..278] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[276..275] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[273..270] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[253..250] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[243..240] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[233..231] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[229..228] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[225..223] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[219..217] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[215..214] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[202..201] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[198..192] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[186..185] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[183..182] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[176..175] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[171..169] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[165..164] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[161..160] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[153..152] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[147..144] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[141..138] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[127..126] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[120..118] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[116..115] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[113..107] ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[99..97]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[91..90]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[79..73]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[71..64]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[56..49]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[47..42]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[39..34]   ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[336..329] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[312..306] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[304..300] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[295..292] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[263..254] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[245..244] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[239..237] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[235..234] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[227..226] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[222..220] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[211..209] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[205..203] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[200..199] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[189..187] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[179..177] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[174..172] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[163..162] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[159..157] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[155..154] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[149..148] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[143..142] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[135..128] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[104..100] ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[96..92]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[87..82]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[63..57]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[41..40]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[31..18]   ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[16..9]    ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[7..0]     ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[305]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[297]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[296]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[288]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[282]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[281]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[280]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[277]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[274]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[269]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[268]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[267]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[266]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[265]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[264]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[249]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[248]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[247]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[246]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[236]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[230]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[216]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[213]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[212]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[208]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[207]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[206]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[191]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[190]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[184]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[181]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[180]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[168]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[167]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[166]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[156]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[151]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[150]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[137]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[136]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[125]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[124]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[123]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[122]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[121]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[117]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[114]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[106]      ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[105]      ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[89]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[88]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[81]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[80]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[72]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[48]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[33]       ; Input ; Info     ; Stuck at GND                                                                                                                                                                           ;
; b[32]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[17]       ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
; b[8]        ; Input ; Info     ; Stuck at VCC                                                                                                                                                                           ;
+-------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_1|tapped_delay_block:TDBL"                                                                      ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; x_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_1|tapped_delay_block:TDBF" ;
+------+-------+----------+---------------------------------------+
; Port ; Type  ; Severity ; Details                               ;
+------+-------+----------+---------------------------------------+
; y_in ; Input ; Info     ; Stuck at GND                          ;
+------+-------+----------+---------------------------------------+


+-----------------------------------------------+
; Port Connectivity Checks: "fir_n:fir_1"       ;
+-------------+-------+----------+--------------+
; Port        ; Type  ; Severity ; Details      ;
+-------------+-------+----------+--------------+
; b[503..473] ; Input ; Info     ; Stuck at VCC ;
; b[471..465] ; Input ; Info     ; Stuck at VCC ;
; b[463..457] ; Input ; Info     ; Stuck at VCC ;
; b[455..448] ; Input ; Info     ; Stuck at VCC ;
; b[385..371] ; Input ; Info     ; Stuck at VCC ;
; b[369..364] ; Input ; Info     ; Stuck at VCC ;
; b[362..361] ; Input ; Info     ; Stuck at VCC ;
; b[359..356] ; Input ; Info     ; Stuck at VCC ;
; b[352..349] ; Input ; Info     ; Stuck at VCC ;
; b[347..346] ; Input ; Info     ; Stuck at VCC ;
; b[344..341] ; Input ; Info     ; Stuck at VCC ;
; b[339..338] ; Input ; Info     ; Stuck at VCC ;
; b[335..333] ; Input ; Info     ; Stuck at VCC ;
; b[331..329] ; Input ; Info     ; Stuck at VCC ;
; b[327..324] ; Input ; Info     ; Stuck at VCC ;
; b[307..304] ; Input ; Info     ; Stuck at VCC ;
; b[293..292] ; Input ; Info     ; Stuck at VCC ;
; b[290..288] ; Input ; Info     ; Stuck at VCC ;
; b[283..282] ; Input ; Info     ; Stuck at VCC ;
; b[278..277] ; Input ; Info     ; Stuck at VCC ;
; b[270..269] ; Input ; Info     ; Stuck at VCC ;
; b[267..264] ; Input ; Info     ; Stuck at VCC ;
; b[262..259] ; Input ; Info     ; Stuck at VCC ;
; b[254..250] ; Input ; Info     ; Stuck at VCC ;
; b[246..243] ; Input ; Info     ; Stuck at VCC ;
; b[238..237] ; Input ; Info     ; Stuck at VCC ;
; b[235..232] ; Input ; Info     ; Stuck at VCC ;
; b[230..229] ; Input ; Info     ; Stuck at VCC ;
; b[219..218] ; Input ; Info     ; Stuck at VCC ;
; b[213..212] ; Input ; Info     ; Stuck at VCC ;
; b[210..208] ; Input ; Info     ; Stuck at VCC ;
; b[195..192] ; Input ; Info     ; Stuck at VCC ;
; b[183..180] ; Input ; Info     ; Stuck at VCC ;
; b[175..173] ; Input ; Info     ; Stuck at VCC ;
; b[171..169] ; Input ; Info     ; Stuck at VCC ;
; b[167..165] ; Input ; Info     ; Stuck at VCC ;
; b[163..162] ; Input ; Info     ; Stuck at VCC ;
; b[159..157] ; Input ; Info     ; Stuck at VCC ;
; b[155..154] ; Input ; Info     ; Stuck at VCC ;
; b[152..148] ; Input ; Info     ; Stuck at VCC ;
; b[144..140] ; Input ; Info     ; Stuck at VCC ;
; b[138..137] ; Input ; Info     ; Stuck at VCC ;
; b[135..131] ; Input ; Info     ; Stuck at VCC ;
; b[129..120] ; Input ; Info     ; Stuck at VCC ;
; b[113..112] ; Input ; Info     ; Stuck at VCC ;
; b[55..41]   ; Input ; Info     ; Stuck at VCC ;
; b[39..33]   ; Input ; Info     ; Stuck at VCC ;
; b[31..25]   ; Input ; Info     ; Stuck at VCC ;
; b[23..0]    ; Input ; Info     ; Stuck at VCC ;
; b[447..433] ; Input ; Info     ; Stuck at GND ;
; b[431..426] ; Input ; Info     ; Stuck at GND ;
; b[424..419] ; Input ; Info     ; Stuck at GND ;
; b[417..411] ; Input ; Info     ; Stuck at GND ;
; b[407..403] ; Input ; Info     ; Stuck at GND ;
; b[399..395] ; Input ; Info     ; Stuck at GND ;
; b[391..386] ; Input ; Info     ; Stuck at GND ;
; b[355..353] ; Input ; Info     ; Stuck at GND ;
; b[337..336] ; Input ; Info     ; Stuck at GND ;
; b[321..308] ; Input ; Info     ; Stuck at GND ;
; b[303..302] ; Input ; Info     ; Stuck at GND ;
; b[300..298] ; Input ; Info     ; Stuck at GND ;
; b[296..294] ; Input ; Info     ; Stuck at GND ;
; b[285..284] ; Input ; Info     ; Stuck at GND ;
; b[281..279] ; Input ; Info     ; Stuck at GND ;
; b[276..271] ; Input ; Info     ; Stuck at GND ;
; b[258..257] ; Input ; Info     ; Stuck at GND ;
; b[242..241] ; Input ; Info     ; Stuck at GND ;
; b[228..223] ; Input ; Info     ; Stuck at GND ;
; b[221..220] ; Input ; Info     ; Stuck at GND ;
; b[217..214] ; Input ; Info     ; Stuck at GND ;
; b[207..206] ; Input ; Info     ; Stuck at GND ;
; b[204..202] ; Input ; Info     ; Stuck at GND ;
; b[200..196] ; Input ; Info     ; Stuck at GND ;
; b[191..184] ; Input ; Info     ; Stuck at GND ;
; b[177..176] ; Input ; Info     ; Stuck at GND ;
; b[161..160] ; Input ; Info     ; Stuck at GND ;
; b[147..145] ; Input ; Info     ; Stuck at GND ;
; b[119..114] ; Input ; Info     ; Stuck at GND ;
; b[111..107] ; Input ; Info     ; Stuck at GND ;
; b[103..99]  ; Input ; Info     ; Stuck at GND ;
; b[95..91]   ; Input ; Info     ; Stuck at GND ;
; b[87..83]   ; Input ; Info     ; Stuck at GND ;
; b[81..74]   ; Input ; Info     ; Stuck at GND ;
; b[72..65]   ; Input ; Info     ; Stuck at GND ;
; b[63..56]   ; Input ; Info     ; Stuck at GND ;
; b[472]      ; Input ; Info     ; Stuck at GND ;
; b[464]      ; Input ; Info     ; Stuck at GND ;
; b[456]      ; Input ; Info     ; Stuck at GND ;
; b[432]      ; Input ; Info     ; Stuck at VCC ;
; b[425]      ; Input ; Info     ; Stuck at VCC ;
; b[418]      ; Input ; Info     ; Stuck at VCC ;
; b[410]      ; Input ; Info     ; Stuck at VCC ;
; b[409]      ; Input ; Info     ; Stuck at GND ;
; b[408]      ; Input ; Info     ; Stuck at VCC ;
; b[402]      ; Input ; Info     ; Stuck at VCC ;
; b[401]      ; Input ; Info     ; Stuck at GND ;
; b[400]      ; Input ; Info     ; Stuck at VCC ;
; b[394]      ; Input ; Info     ; Stuck at VCC ;
; b[393]      ; Input ; Info     ; Stuck at GND ;
; b[392]      ; Input ; Info     ; Stuck at VCC ;
; b[370]      ; Input ; Info     ; Stuck at GND ;
; b[363]      ; Input ; Info     ; Stuck at GND ;
; b[360]      ; Input ; Info     ; Stuck at GND ;
; b[348]      ; Input ; Info     ; Stuck at GND ;
; b[345]      ; Input ; Info     ; Stuck at GND ;
; b[340]      ; Input ; Info     ; Stuck at GND ;
; b[332]      ; Input ; Info     ; Stuck at GND ;
; b[328]      ; Input ; Info     ; Stuck at GND ;
; b[323]      ; Input ; Info     ; Stuck at GND ;
; b[322]      ; Input ; Info     ; Stuck at VCC ;
; b[301]      ; Input ; Info     ; Stuck at VCC ;
; b[297]      ; Input ; Info     ; Stuck at VCC ;
; b[291]      ; Input ; Info     ; Stuck at GND ;
; b[287]      ; Input ; Info     ; Stuck at GND ;
; b[286]      ; Input ; Info     ; Stuck at VCC ;
; b[268]      ; Input ; Info     ; Stuck at GND ;
; b[263]      ; Input ; Info     ; Stuck at GND ;
; b[256]      ; Input ; Info     ; Stuck at VCC ;
; b[255]      ; Input ; Info     ; Stuck at GND ;
; b[249]      ; Input ; Info     ; Stuck at GND ;
; b[248]      ; Input ; Info     ; Stuck at VCC ;
; b[247]      ; Input ; Info     ; Stuck at GND ;
; b[240]      ; Input ; Info     ; Stuck at VCC ;
; b[239]      ; Input ; Info     ; Stuck at GND ;
; b[236]      ; Input ; Info     ; Stuck at GND ;
; b[231]      ; Input ; Info     ; Stuck at GND ;
; b[222]      ; Input ; Info     ; Stuck at VCC ;
; b[211]      ; Input ; Info     ; Stuck at GND ;
; b[205]      ; Input ; Info     ; Stuck at VCC ;
; b[201]      ; Input ; Info     ; Stuck at VCC ;
; b[179]      ; Input ; Info     ; Stuck at GND ;
; b[178]      ; Input ; Info     ; Stuck at VCC ;
; b[172]      ; Input ; Info     ; Stuck at GND ;
; b[168]      ; Input ; Info     ; Stuck at GND ;
; b[164]      ; Input ; Info     ; Stuck at GND ;
; b[156]      ; Input ; Info     ; Stuck at GND ;
; b[153]      ; Input ; Info     ; Stuck at GND ;
; b[139]      ; Input ; Info     ; Stuck at GND ;
; b[136]      ; Input ; Info     ; Stuck at GND ;
; b[130]      ; Input ; Info     ; Stuck at GND ;
; b[106]      ; Input ; Info     ; Stuck at VCC ;
; b[105]      ; Input ; Info     ; Stuck at GND ;
; b[104]      ; Input ; Info     ; Stuck at VCC ;
; b[98]       ; Input ; Info     ; Stuck at VCC ;
; b[97]       ; Input ; Info     ; Stuck at GND ;
; b[96]       ; Input ; Info     ; Stuck at VCC ;
; b[90]       ; Input ; Info     ; Stuck at VCC ;
; b[89]       ; Input ; Info     ; Stuck at GND ;
; b[88]       ; Input ; Info     ; Stuck at VCC ;
; b[82]       ; Input ; Info     ; Stuck at VCC ;
; b[73]       ; Input ; Info     ; Stuck at VCC ;
; b[64]       ; Input ; Info     ; Stuck at VCC ;
; b[40]       ; Input ; Info     ; Stuck at GND ;
; b[32]       ; Input ; Info     ; Stuck at GND ;
; b[24]       ; Input ; Info     ; Stuck at GND ;
+-------------+-------+----------+--------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:01:43     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 12 16:11:40 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off equalizer -c equalizer
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file /users/luan1/onedrive/desktop/tks/lab/lab4/code/top_module.v
    Info (12023): Found entity 1: top_module
Info (12021): Found 1 design units, including 1 entities, in source file /users/luan1/onedrive/desktop/tks/lab/lab4/code/tapped_delay_block.v
    Info (12023): Found entity 1: tapped_delay_block
Info (12021): Found 1 design units, including 1 entities, in source file /users/luan1/onedrive/desktop/tks/lab/lab4/code/fir_n.v
    Info (12023): Found entity 1: fir_n
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(44): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(110): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(162): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(214): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(266): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(320): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(376): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Warning (10222): Verilog HDL Parameter Declaration warning at top_module.v(432): Parameter Declaration in module "top_module" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List
Info (12127): Elaborating entity "top_module" for the top level hierarchy
Info (12128): Elaborating entity "fir_n" for hierarchy "fir_n:fir_1"
Info (12128): Elaborating entity "tapped_delay_block" for hierarchy "fir_n:fir_1|tapped_delay_block:TDBF"
Info (12128): Elaborating entity "fir_n" for hierarchy "fir_n:fir_2"
Info (12128): Elaborating entity "fir_n" for hierarchy "fir_n:fir_3"
Info (12128): Elaborating entity "fir_n" for hierarchy "fir_n:fir_6"
Info (12128): Elaborating entity "fir_n" for hierarchy "fir_n:fir_7"
Info (278001): Inferred 208 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:TDBL|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:TDBL|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:TDBL|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:TDBL|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_7|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[56].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[60].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[61].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[50].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[51].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[49].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[57].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[58].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[59].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[8].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[7].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[10].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[9].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[45].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[43].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[41].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[42].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[44].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[39].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[47].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[3].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[4].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[6].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[5].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[2].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:TDBF|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[1].TDBi|Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "2"
    Info (12134): Parameter "LPM_WIDTHP" = "18"
    Info (12134): Parameter "LPM_WIDTHR" = "18"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_vih.tdf
    Info (12023): Found entity 1: add_sub_vih
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_58h.tdf
    Info (12023): Found entity 1: add_sub_58h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_akh.tdf
    Info (12023): Found entity 1: add_sub_akh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_2|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "1"
    Info (12134): Parameter "LPM_WIDTHP" = "17"
    Info (12134): Parameter "LPM_WIDTHR" = "17"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|lpm_add_sub:adder", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_n9h.tdf
    Info (12023): Found entity 1: add_sub_n9h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "3"
    Info (12134): Parameter "LPM_WIDTHP" = "19"
    Info (12134): Parameter "LPM_WIDTHR" = "19"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_0jh.tdf
    Info (12023): Found entity 1: add_sub_0jh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_68h.tdf
    Info (12023): Found entity 1: add_sub_68h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_bkh.tdf
    Info (12023): Found entity 1: add_sub_bkh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_5|tapped_delay_block:TDBL|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_2jh.tdf
    Info (12023): Found entity 1: add_sub_2jh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_88h.tdf
    Info (12023): Found entity 1: add_sub_88h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_dkh.tdf
    Info (12023): Found entity 1: add_sub_dkh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[34].TDBi|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_1jh.tdf
    Info (12023): Found entity 1: add_sub_1jh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_78h.tdf
    Info (12023): Found entity 1: add_sub_78h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_ckh.tdf
    Info (12023): Found entity 1: add_sub_ckh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[38].TDBi|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_h9h.tdf
    Info (12023): Found entity 1: add_sub_h9h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_fkh.tdf
    Info (12023): Found entity 1: add_sub_fkh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_g9h.tdf
    Info (12023): Found entity 1: add_sub_g9h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_ekh.tdf
    Info (12023): Found entity 1: add_sub_ekh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_i9h.tdf
    Info (12023): Found entity 1: add_sub_i9h
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_gkh.tdf
    Info (12023): Found entity 1: add_sub_gkh
Info (12131): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[33].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[20].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[13].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[12].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[32].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[16].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[26].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[40].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "3"
    Info (12134): Parameter "LPM_WIDTHP" = "19"
    Info (12134): Parameter "LPM_WIDTHR" = "19"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[15].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[48].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "3"
    Info (12134): Parameter "LPM_WIDTHP" = "19"
    Info (12134): Parameter "LPM_WIDTHR" = "19"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[46].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[17].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[14].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[23].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[36].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[37].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[35].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_2|tapped_delay_block:gen_tapped_delay_blocks[22].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[21].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[11].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "4"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_4|tapped_delay_block:gen_tapped_delay_blocks[19].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[25].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[24].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[28].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_5|tapped_delay_block:gen_tapped_delay_blocks[18].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "7"
    Info (12134): Parameter "LPM_WIDTHP" = "23"
    Info (12134): Parameter "LPM_WIDTHR" = "23"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_6|tapped_delay_block:gen_tapped_delay_blocks[27].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_1|tapped_delay_block:gen_tapped_delay_blocks[30].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[31].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "fir_n:fir_3|tapped_delay_block:gen_tapped_delay_blocks[29].TDBi|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Warning (12241): 12 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 17625 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 19 input pins
    Info (21059): Implemented 256 output pins
    Info (21061): Implemented 17350 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4789 megabytes
    Info: Processing ended: Fri Apr 12 16:13:43 2024
    Info: Elapsed time: 00:02:03
    Info: Total CPU time (on all processors): 00:01:44


