# Directivas — Síntesis y Simulación

<!--
::METADATA::
type: reference
topic_id: vhdl-07-sintesis-simulacion
file_id: _directives
status: stable
audience: ai_context
-->

## Clasificación del Contenido

| Carpeta/Archivo | Archivo Principal | Descripción |
|-----------------|-------------------|-------------|
| `theory/` | `VHDL-07-Teoria-SintesisSimulacion.md` | Teoría de síntesis y simulación |
| `methods/` | `VHDL-07-Metodos-Verificacion.md` | Metodologías de verificación |
| `problems/` | `VHDL-07-Problemas.md` | Enunciados de problemas |
| `solutions/` | `VHDL-07-Respuestas.md` | Soluciones desarrolladas |
| `applications/` | `APP-VHDL-07-testbench-completo.md` | Testbench con auto-verificación |
| `VHDL-07-Intro.md` | — | Entrada principal del tema |
| `VHDL-07-Resumen-Formulas.md` | — | Resumen de sintaxis |
| `manifest.json` | — | Metadatos y configuración |

## Directivas para IA

- **Audiencia:** Estudiante universitario de diseño digital con VHDL
- **Formato de salida:** Markdown con código VHDL de testbench
- **Notación:** Seguir `[00-META/notation-cheatsheet.md](../../00-META/notation-cheatsheet.md)`
- **Tareas permitidas:** explain_concept, generate_testbench, review_code, analyze_timing, diagnostic_check
- **Hardware asumido:** FPGA genérica (Xilinx/Intel), herramientas de simulación (ModelSim, GHDL)
- **Nivel de dificultad:** Avanzado (3/3)

## Contexto del Tema

- **Prerrequisitos:** vhdl-06-maquinas-estados
- **Tags:** testbench, simulación, síntesis, assert, timing, constraints, FPGA, verification
- **Propósito:** Crear testbenches, simular diseños y sintetizar para FPGA
