TimeQuest Timing Analyzer report for UART_readline
Sun Dec 09 18:37:52 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; UART_readline                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.2%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; UART_readline.sdc ; OK     ; Sun Dec 09 18:37:48 2018 ;
+-------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 57.1 MHz ; 57.1 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.487 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 13.881 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 2.063 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.756 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                    ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.487 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 17.431     ;
; 2.558 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 17.360     ;
; 2.735 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 17.183     ;
; 2.806 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 17.112     ;
; 3.091 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.827     ;
; 3.096 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.822     ;
; 3.097 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.821     ;
; 3.098 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.820     ;
; 3.101 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.817     ;
; 3.105 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.813     ;
; 3.149 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.769     ;
; 3.167 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.751     ;
; 3.168 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.750     ;
; 3.172 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.124     ; 16.722     ;
; 3.172 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.746     ;
; 3.182 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.736     ;
; 3.253 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.665     ;
; 3.279 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.063     ; 16.676     ;
; 3.308 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.117     ; 16.593     ;
; 3.339 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.579     ;
; 3.344 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.097     ; 16.577     ;
; 3.346 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.572     ;
; 3.353 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.565     ;
; 3.397 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.521     ;
; 3.415 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.105     ; 16.498     ;
; 3.420 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.124     ; 16.474     ;
; 3.509 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.146     ; 16.363     ;
; 3.527 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.063     ; 16.428     ;
; 3.556 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.117     ; 16.345     ;
; 3.569 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.132     ; 16.317     ;
; 3.574 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.065     ; 16.379     ;
; 3.592 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.097     ; 16.329     ;
; 3.603 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.088     ; 16.327     ;
; 3.629 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.289     ;
; 3.654 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.264     ;
; 3.663 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.105     ; 16.250     ;
; 3.674 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.117     ; 16.227     ;
; 3.700 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.218     ;
; 3.701 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.217     ;
; 3.705 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.213     ;
; 3.707 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.211     ;
; 3.708 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.210     ;
; 3.712 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.206     ;
; 3.714 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.204     ;
; 3.715 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.203     ;
; 3.719 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.199     ;
; 3.757 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.146     ; 16.115     ;
; 3.758 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 16.160     ;
; 3.759 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 16.159     ;
; 3.763 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.100     ; 16.155     ;
; 3.781 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.124     ; 16.113     ;
; 3.782 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.124     ; 16.112     ;
; 3.786 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.124     ; 16.108     ;
; 3.786 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.132     ;
; 3.793 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.125     ;
; 3.800 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.118     ;
; 3.817 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.132     ; 16.069     ;
; 3.820 ; FIFO_buffer:FIFO_buffer_inst|buf[84][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.112     ; 16.086     ;
; 3.822 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.065     ; 16.131     ;
; 3.844 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.100     ; 16.074     ;
; 3.851 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.088     ; 16.079     ;
; 3.867 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.124     ; 16.027     ;
; 3.877 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.041     ;
; 3.888 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.063     ; 16.067     ;
; 3.889 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.063     ; 16.066     ;
; 3.889 ; FIFO_buffer:FIFO_buffer_inst|buf[65][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.079     ; 16.050     ;
; 3.891 ; FIFO_buffer:FIFO_buffer_inst|buf[118][1]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.113     ; 16.014     ;
; 3.893 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.063     ; 16.062     ;
; 3.902 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 16.016     ;
; 3.916 ; FIFO_buffer:FIFO_buffer_inst|buf[109][4]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.122     ; 15.980     ;
; 3.917 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.117     ; 15.984     ;
; 3.918 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.117     ; 15.983     ;
; 3.921 ; FIFO_buffer:FIFO_buffer_inst|buf[121][5]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.119     ; 15.978     ;
; 3.922 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.117     ; 15.979     ;
; 3.922 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.117     ; 15.979     ;
; 3.929 ; FIFO_buffer:FIFO_buffer_inst|buf[213][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.104     ; 15.985     ;
; 3.950 ; FIFO_buffer:FIFO_buffer_inst|buf[64][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.097     ; 15.971     ;
; 3.953 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.097     ; 15.968     ;
; 3.954 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.097     ; 15.967     ;
; 3.958 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.097     ; 15.963     ;
; 3.974 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.063     ; 15.981     ;
; 4.003 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.117     ; 15.898     ;
; 4.004 ; FIFO_buffer:FIFO_buffer_inst|buf[171][2]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.081     ; 15.933     ;
; 4.019 ; FIFO_buffer:FIFO_buffer_inst|buf[70][4]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.113     ; 15.886     ;
; 4.023 ; FIFO_buffer:FIFO_buffer_inst|buf[154][7]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.146     ; 15.849     ;
; 4.024 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.105     ; 15.889     ;
; 4.025 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.105     ; 15.888     ;
; 4.029 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.105     ; 15.884     ;
; 4.039 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.097     ; 15.882     ;
; 4.064 ; FIFO_buffer:FIFO_buffer_inst|buf[77][5]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.073     ; 15.881     ;
; 4.068 ; FIFO_buffer:FIFO_buffer_inst|buf[84][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.112     ; 15.838     ;
; 4.073 ; FIFO_buffer:FIFO_buffer_inst|buf[66][4]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.097     ; 15.848     ;
; 4.088 ; FIFO_buffer:FIFO_buffer_inst|buf[68][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.109     ; 15.821     ;
; 4.089 ; FIFO_buffer:FIFO_buffer_inst|buf[18][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.085     ; 15.844     ;
; 4.110 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.105     ; 15.803     ;
; 4.118 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.146     ; 15.754     ;
; 4.119 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.146     ; 15.753     ;
; 4.123 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.146     ; 15.749     ;
; 4.132 ; FIFO_buffer:FIFO_buffer_inst|buf[125][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.073     ; 15.813     ;
; 4.137 ; FIFO_buffer:FIFO_buffer_inst|buf[65][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.079     ; 15.802     ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.435 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.450 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[7]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.468 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.734      ;
; 0.470 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.736      ;
; 0.482 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.747      ;
; 0.577 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.842      ;
; 0.579 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.844      ;
; 0.579 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.844      ;
; 0.623 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.623 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.623 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.624 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.891      ;
; 0.645 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.655 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.920      ;
; 0.655 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.920      ;
; 0.656 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.921      ;
; 0.658 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.922      ;
; 0.659 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.662 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.926      ;
; 0.662 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.926      ;
; 0.664 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.931      ;
; 0.664 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.931      ;
; 0.667 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.672 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.939      ;
; 0.677 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.941      ;
; 0.677 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.678 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.679 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.946      ;
; 0.679 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.690 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.957      ;
; 0.693 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.959      ;
; 0.697 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.701 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.966      ;
; 0.751 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.016      ;
; 0.756 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]                               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.021      ;
; 0.799 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.064      ;
; 0.800 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.065      ;
; 0.800 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.065      ;
; 0.806 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.071      ;
; 0.830 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.097      ;
; 0.834 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.099      ;
; 0.841 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.107      ;
; 0.841 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.107      ;
; 0.852 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.117      ;
; 0.853 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.118      ;
; 0.859 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.080      ; 1.125      ;
; 0.920 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.185      ;
; 0.921 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.186      ;
; 0.925 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.190      ;
; 0.945 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.210      ;
; 0.945 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.210      ;
; 0.946 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.211      ;
; 0.975 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.239      ;
; 0.976 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.240      ;
; 0.981 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.981 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.985 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.249      ;
; 0.985 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.249      ;
; 0.989 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.253      ;
; 0.989 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.253      ;
; 0.989 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.254      ;
; 0.990 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.254      ;
; 0.994 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.258      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][0] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][0] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][1] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][1] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][2] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][3] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][3] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][4] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][4] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][5] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][5] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][6] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][6] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][7] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.881 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][7] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][0] ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][0]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][0] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][0] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][0]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][0] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][0] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][1]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][1] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][1]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][1] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[101][2] ; clk          ; clk         ; 20.000       ; -0.133     ; 6.003      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][2] ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][2] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][2] ; clk          ; clk         ; 20.000       ; -0.133     ; 6.003      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][2]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][2]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][2] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][2] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[192][3] ; clk          ; clk         ; 20.000       ; -0.124     ; 6.012      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[200][3] ; clk          ; clk         ; 20.000       ; -0.124     ; 6.012      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][3] ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][3]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][3] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][3]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][3] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][3] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][4] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][4] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][4] ; clk          ; clk         ; 20.000       ; -0.133     ; 6.003      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][4]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][4]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][4] ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][4] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][5] ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][5]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][5] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][5] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][5] ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][5]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][6] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[192][6] ; clk          ; clk         ; 20.000       ; -0.124     ; 6.012      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][6]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][6]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][6] ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][6] ; clk          ; clk         ; 20.000       ; -0.133     ; 6.003      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][6] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][7]  ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][7] ; clk          ; clk         ; 20.000       ; -0.128     ; 6.008      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][7] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.009      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][7]  ; clk          ; clk         ; 20.000       ; -0.126     ; 6.010      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][7] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.882 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][7] ; clk          ; clk         ; 20.000       ; -0.125     ; 6.011      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][0] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][0] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][0] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][0] ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][0]  ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][1] ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][1]  ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][1] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][1] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][1]  ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][1] ; clk          ; clk         ; 20.000       ; -0.119     ; 6.016      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][1] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[231][1] ; clk          ; clk         ; 20.000       ; -0.126     ; 6.009      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][2] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[180][2] ; clk          ; clk         ; 20.000       ; -0.117     ; 6.018      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][2] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][2]  ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][2]  ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][2] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][3] ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][3]  ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][3]  ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][3] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][3] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][3] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][3] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][4] ; clk          ; clk         ; 20.000       ; -0.113     ; 6.022      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][4] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][4] ; clk          ; clk         ; 20.000       ; -0.120     ; 6.015      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][4] ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][4]  ; clk          ; clk         ; 20.000       ; -0.127     ; 6.008      ;
; 13.883 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][5] ; clk          ; clk         ; 20.000       ; -0.118     ; 6.017      ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 2.063 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.312      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[23][0]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[20][0]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[54][0]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[53][0]                                                    ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][0]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[167][0]                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 5.789      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[181][0]                                                   ; clk          ; clk         ; 0.000        ; 0.124      ; 5.768      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[183][0]                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 5.789      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][0]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[245][0]                                                   ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[203][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.739      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][0]                                                    ; clk          ; clk         ; 0.000        ; 0.121      ; 5.765      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[73][0]                                                    ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[201][0]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[72][0]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[104][0]                                                   ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[184][0]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[152][0]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[217][0]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[67][0]                                                    ; clk          ; clk         ; 0.000        ; 0.127      ; 5.771      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[3][0]                                                     ; clk          ; clk         ; 0.000        ; 0.127      ; 5.771      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[83][0]                                                    ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[211][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[62][0]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[14][0]                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 5.745      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[15][0]                                                    ; clk          ; clk         ; 0.000        ; 0.121      ; 5.765      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[207][0]                                                   ; clk          ; clk         ; 0.000        ; 0.149      ; 5.793      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[255][0]                                                   ; clk          ; clk         ; 0.000        ; 0.104      ; 5.748      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[238][0]                                                   ; clk          ; clk         ; 0.000        ; 0.104      ; 5.748      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[206][0]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.745      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[217][1]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[201][1]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[73][1]                                                    ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[121][1]                                                   ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[193][1]                                                   ; clk          ; clk         ; 0.000        ; 0.094      ; 5.738      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[229][1]                                                   ; clk          ; clk         ; 0.000        ; 0.100      ; 5.744      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[37][1]                                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 5.744      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[245][1]                                                   ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[53][1]                                                    ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[181][1]                                                   ; clk          ; clk         ; 0.000        ; 0.124      ; 5.768      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][1]                                                   ; clk          ; clk         ; 0.000        ; 0.149      ; 5.793      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[184][1]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[152][1]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[104][1]                                                   ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[72][1]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[20][1]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[62][1]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[54][1]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][1]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][1]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[15][1]                                                    ; clk          ; clk         ; 0.000        ; 0.121      ; 5.765      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[207][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.739      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][1]                                                    ; clk          ; clk         ; 0.000        ; 0.121      ; 5.765      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[203][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.739      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[3][1]                                                     ; clk          ; clk         ; 0.000        ; 0.127      ; 5.771      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[211][1]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[83][1]                                                    ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[183][1]                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 5.789      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[167][1]                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 5.789      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[23][1]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[72][2]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[104][2]                                                   ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[73][2]                                                    ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[121][2]                                                   ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[167][2]                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 5.789      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[152][2]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[181][2]                                                   ; clk          ; clk         ; 0.000        ; 0.124      ; 5.768      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[133][2]                                                   ; clk          ; clk         ; 0.000        ; 0.124      ; 5.768      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][2]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][2]                                                   ; clk          ; clk         ; 0.000        ; 0.144      ; 5.788      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[15][2]                                                    ; clk          ; clk         ; 0.000        ; 0.122      ; 5.766      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][2]                                                    ; clk          ; clk         ; 0.000        ; 0.121      ; 5.765      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[23][2]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[62][2]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[14][2]                                                    ; clk          ; clk         ; 0.000        ; 0.101      ; 5.745      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[54][2]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.770      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[53][2]                                                    ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[211][2]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[245][2]                                                   ; clk          ; clk         ; 0.000        ; 0.118      ; 5.762      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[206][2]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.745      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[207][2]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.739      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[255][2]                                                   ; clk          ; clk         ; 0.000        ; 0.104      ; 5.748      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[238][2]                                                   ; clk          ; clk         ; 0.000        ; 0.104      ; 5.748      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[203][2]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.739      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[201][2]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[211][3]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[83][3]                                                    ; clk          ; clk         ; 0.000        ; 0.102      ; 5.746      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[23][3]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[20][3]                                                    ; clk          ; clk         ; 0.000        ; 0.133      ; 5.777      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[152][3]                                                   ; clk          ; clk         ; 0.000        ; 0.128      ; 5.772      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[217][3]                                                   ; clk          ; clk         ; 0.000        ; 0.148      ; 5.792      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[72][3]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.747      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[73][3]                                                    ; clk          ; clk         ; 0.000        ; 0.119      ; 5.763      ;
; 5.458 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][3]                                                   ; clk          ; clk         ; 0.000        ; 0.149      ; 5.793      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.64 MHz ; 62.64 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.037 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 14.400 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.858 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.777 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                     ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.037 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.889     ;
; 4.095 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.831     ;
; 4.259 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.667     ;
; 4.317 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.609     ;
; 4.422 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.504     ;
; 4.440 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.486     ;
; 4.466 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.460     ;
; 4.514 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.412     ;
; 4.583 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 15.343     ;
; 4.585 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 15.341     ;
; 4.588 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 15.338     ;
; 4.641 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 15.285     ;
; 4.643 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 15.283     ;
; 4.644 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.282     ;
; 4.646 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 15.280     ;
; 4.662 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.264     ;
; 4.664 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 15.262     ;
; 4.668 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.114     ; 15.237     ;
; 4.688 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.238     ;
; 4.722 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 15.204     ;
; 4.725 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.053     ; 15.241     ;
; 4.736 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 15.190     ;
; 4.809 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.090     ; 15.120     ;
; 4.817 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.111     ; 15.091     ;
; 4.818 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.057     ; 15.144     ;
; 4.830 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.123     ; 15.066     ;
; 4.879 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.100     ; 15.040     ;
; 4.890 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.114     ; 15.015     ;
; 4.895 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.136     ; 14.988     ;
; 4.944 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 14.982     ;
; 4.947 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.053     ; 15.019     ;
; 4.955 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.093     ; 14.971     ;
; 4.968 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 14.958     ;
; 4.970 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 14.956     ;
; 4.973 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 14.953     ;
; 4.986 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 14.940     ;
; 4.988 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 14.938     ;
; 4.991 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 14.935     ;
; 5.012 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 14.914     ;
; 5.014 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 14.912     ;
; 5.017 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 14.909     ;
; 5.031 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.090     ; 14.898     ;
; 5.039 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.111     ; 14.869     ;
; 5.040 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.057     ; 14.922     ;
; 5.048 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.077     ; 14.894     ;
; 5.049 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 14.877     ;
; 5.052 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.123     ; 14.844     ;
; 5.060 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.093     ; 14.866     ;
; 5.062 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.093     ; 14.864     ;
; 5.065 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.093     ; 14.861     ;
; 5.067 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 14.859     ;
; 5.093 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 14.833     ;
; 5.101 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.100     ; 14.818     ;
; 5.117 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.136     ; 14.766     ;
; 5.119 ; FIFO_buffer:FIFO_buffer_inst|buf[118][1]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.103     ; 14.797     ;
; 5.140 ; FIFO_buffer:FIFO_buffer_inst|buf[109][4]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.112     ; 14.767     ;
; 5.141 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.093     ; 14.785     ;
; 5.166 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 14.760     ;
; 5.175 ; FIFO_buffer:FIFO_buffer_inst|buf[65][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.072     ; 14.772     ;
; 5.177 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.093     ; 14.749     ;
; 5.189 ; FIFO_buffer:FIFO_buffer_inst|buf[64][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.086     ; 14.744     ;
; 5.190 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.107     ; 14.722     ;
; 5.214 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.114     ; 14.691     ;
; 5.216 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.114     ; 14.689     ;
; 5.219 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.114     ; 14.686     ;
; 5.220 ; FIFO_buffer:FIFO_buffer_inst|buf[171][2]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.068     ; 14.731     ;
; 5.232 ; FIFO_buffer:FIFO_buffer_inst|buf[121][5]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.108     ; 14.679     ;
; 5.244 ; FIFO_buffer:FIFO_buffer_inst|buf[154][7]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.136     ; 14.639     ;
; 5.270 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.077     ; 14.672     ;
; 5.271 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.053     ; 14.695     ;
; 5.273 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.053     ; 14.693     ;
; 5.276 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.053     ; 14.690     ;
; 5.283 ; FIFO_buffer:FIFO_buffer_inst|buf[84][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.103     ; 14.633     ;
; 5.295 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.114     ; 14.610     ;
; 5.297 ; FIFO_buffer:FIFO_buffer_inst|buf[68][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.101     ; 14.621     ;
; 5.301 ; FIFO_buffer:FIFO_buffer_inst|buf[213][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.094     ; 14.624     ;
; 5.309 ; FIFO_buffer:FIFO_buffer_inst|buf[70][4]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.103     ; 14.607     ;
; 5.331 ; FIFO_buffer:FIFO_buffer_inst|buf[77][5]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.065     ; 14.623     ;
; 5.341 ; FIFO_buffer:FIFO_buffer_inst|buf[118][1]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.103     ; 14.575     ;
; 5.352 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.053     ; 14.614     ;
; 5.355 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.090     ; 14.574     ;
; 5.357 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.090     ; 14.572     ;
; 5.360 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.090     ; 14.569     ;
; 5.362 ; FIFO_buffer:FIFO_buffer_inst|buf[109][4]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.112     ; 14.545     ;
; 5.363 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.111     ; 14.545     ;
; 5.364 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.057     ; 14.598     ;
; 5.365 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.111     ; 14.543     ;
; 5.366 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.057     ; 14.596     ;
; 5.368 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.111     ; 14.540     ;
; 5.369 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.057     ; 14.593     ;
; 5.376 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.123     ; 14.520     ;
; 5.378 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.123     ; 14.518     ;
; 5.381 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.123     ; 14.515     ;
; 5.389 ; FIFO_buffer:FIFO_buffer_inst|buf[79][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.119     ; 14.511     ;
; 5.397 ; FIFO_buffer:FIFO_buffer_inst|buf[65][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.072     ; 14.550     ;
; 5.399 ; FIFO_buffer:FIFO_buffer_inst|buf[66][4]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.086     ; 14.534     ;
; 5.411 ; FIFO_buffer:FIFO_buffer_inst|buf[64][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.086     ; 14.522     ;
; 5.425 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.107     ; 14.487     ;
; 5.425 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.100     ; 14.494     ;
; 5.427 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.100     ; 14.492     ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.393 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.635      ;
; 0.416 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[7]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.434 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.676      ;
; 0.435 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.677      ;
; 0.443 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.685      ;
; 0.521 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.763      ;
; 0.523 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.765      ;
; 0.524 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.766      ;
; 0.570 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.570 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.570 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.571 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.814      ;
; 0.590 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.833      ;
; 0.598 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.842      ;
; 0.603 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.844      ;
; 0.605 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.846      ;
; 0.608 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.608 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.610 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.615 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.858      ;
; 0.619 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.860      ;
; 0.619 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.862      ;
; 0.621 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.864      ;
; 0.623 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.865      ;
; 0.627 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.869      ;
; 0.632 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.635 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.877      ;
; 0.638 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.880      ;
; 0.666 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.908      ;
; 0.681 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.923      ;
; 0.730 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.731 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.731 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.744 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.986      ;
; 0.759 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.001      ;
; 0.760 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.002      ;
; 0.768 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.010      ;
; 0.769 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.775 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.017      ;
; 0.778 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.020      ;
; 0.781 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.071      ; 1.023      ;
; 0.835 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.077      ;
; 0.847 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.089      ;
; 0.847 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.089      ;
; 0.859 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.101      ;
; 0.859 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.101      ;
; 0.859 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.101      ;
; 0.886 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.127      ;
; 0.888 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.130      ;
; 0.890 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.131      ;
; 0.890 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.131      ;
; 0.890 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.131      ;
; 0.893 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.134      ;
; 0.895 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.895 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.898 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.140      ;
; 0.900 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.141      ;
; 0.901 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                  ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][0] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][0] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][0]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][1]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][1] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][1] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][2] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][2]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][3] ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][3]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][3] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][3] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][4] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][4] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][4]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][4] ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][5] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][5] ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][5]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][6]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][6] ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][6] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][7]  ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][7] ; clk          ; clk         ; 20.000       ; -0.118     ; 5.501      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][7] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.400 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][7] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.504      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][0]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][0] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][0] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][0]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][0] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][0] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][0] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[236][0] ; clk          ; clk         ; 20.000       ; -0.098     ; 5.520      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][0] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[81][1]  ; clk          ; clk         ; 20.000       ; -0.098     ; 5.520      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][1] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][1]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][1] ; clk          ; clk         ; 20.000       ; -0.107     ; 5.511      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][1]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][1] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][1] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[101][2] ; clk          ; clk         ; 20.000       ; -0.123     ; 5.495      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][2] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][2] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][2] ; clk          ; clk         ; 20.000       ; -0.123     ; 5.495      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][2]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][2] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][2] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][2] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][3]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[192][3] ; clk          ; clk         ; 20.000       ; -0.114     ; 5.504      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[200][3] ; clk          ; clk         ; 20.000       ; -0.114     ; 5.504      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][3] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][3] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][3]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][3] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][3] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][4] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][4]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][4] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][4] ; clk          ; clk         ; 20.000       ; -0.123     ; 5.495      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][4]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][4] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][4] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][5] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][5] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][5]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][5] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][5] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][5] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][5]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][6] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[192][6] ; clk          ; clk         ; 20.000       ; -0.114     ; 5.504      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][6] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][6] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][6] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][6]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][6]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[187][6] ; clk          ; clk         ; 20.000       ; -0.123     ; 5.495      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][7] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][7] ; clk          ; clk         ; 20.000       ; -0.117     ; 5.501      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][7]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.517      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][7] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][7] ; clk          ; clk         ; 20.000       ; -0.116     ; 5.502      ;
; 14.401 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][7]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.503      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][0] ; clk          ; clk         ; 20.000       ; -0.106     ; 5.511      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][0] ; clk          ; clk         ; 20.000       ; -0.108     ; 5.509      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][0] ; clk          ; clk         ; 20.000       ; -0.108     ; 5.509      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][0] ; clk          ; clk         ; 20.000       ; -0.099     ; 5.518      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][0] ; clk          ; clk         ; 20.000       ; -0.106     ; 5.511      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[42][0]  ; clk          ; clk         ; 20.000       ; -0.106     ; 5.511      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][0] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.516      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][0]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.516      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[209][1] ; clk          ; clk         ; 20.000       ; -0.101     ; 5.516      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[17][1]  ; clk          ; clk         ; 20.000       ; -0.101     ; 5.516      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][1] ; clk          ; clk         ; 20.000       ; -0.108     ; 5.509      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][1] ; clk          ; clk         ; 20.000       ; -0.115     ; 5.502      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][1]  ; clk          ; clk         ; 20.000       ; -0.115     ; 5.502      ;
; 14.402 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][1] ; clk          ; clk         ; 20.000       ; -0.106     ; 5.511      ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 1.858 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.084      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[149][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 5.123      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[151][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 5.123      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[132][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.134      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[196][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.134      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[84][0]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.142      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][0]                                                    ; clk          ; clk         ; 0.000        ; 0.111      ; 5.150      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[201][0]                                                   ; clk          ; clk         ; 0.000        ; 0.137      ; 5.176      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[136][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[200][0]                                                   ; clk          ; clk         ; 0.000        ; 0.105      ; 5.144      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[8][0]                                                     ; clk          ; clk         ; 0.000        ; 0.105      ; 5.144      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[232][0]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 5.117      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[40][0]                                                    ; clk          ; clk         ; 0.000        ; 0.104      ; 5.143      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[185][0]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.140      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[186][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[249][0]                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 5.122      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[153][0]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][0]                                                   ; clk          ; clk         ; 0.000        ; 0.136      ; 5.175      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[25][0]                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[217][0]                                                   ; clk          ; clk         ; 0.000        ; 0.137      ; 5.176      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[178][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[113][0]                                                   ; clk          ; clk         ; 0.000        ; 0.136      ; 5.175      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[243][0]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 5.135      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[195][0]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[66][0]                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 5.125      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[64][0]                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 5.125      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[128][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[131][0]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[130][0]                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 5.114      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[141][0]                                                   ; clk          ; clk         ; 0.000        ; 0.120      ; 5.159      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[15][0]                                                    ; clk          ; clk         ; 0.000        ; 0.111      ; 5.150      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[207][0]                                                   ; clk          ; clk         ; 0.000        ; 0.138      ; 5.177      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[137][1]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.140      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[185][1]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.140      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[153][1]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[217][1]                                                   ; clk          ; clk         ; 0.000        ; 0.137      ; 5.176      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[201][1]                                                   ; clk          ; clk         ; 0.000        ; 0.137      ; 5.176      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[249][1]                                                   ; clk          ; clk         ; 0.000        ; 0.083      ; 5.122      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[57][1]                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 5.122      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[25][1]                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[113][1]                                                   ; clk          ; clk         ; 0.000        ; 0.136      ; 5.175      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[141][1]                                                   ; clk          ; clk         ; 0.000        ; 0.120      ; 5.159      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][1]                                                   ; clk          ; clk         ; 0.000        ; 0.138      ; 5.177      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[64][1]                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 5.125      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[0][1]                                                     ; clk          ; clk         ; 0.000        ; 0.103      ; 5.142      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[40][1]                                                    ; clk          ; clk         ; 0.000        ; 0.104      ; 5.143      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[232][1]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 5.117      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[168][1]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 5.117      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[8][1]                                                     ; clk          ; clk         ; 0.000        ; 0.105      ; 5.144      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[200][1]                                                   ; clk          ; clk         ; 0.000        ; 0.105      ; 5.144      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[136][1]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[140][1]                                                   ; clk          ; clk         ; 0.000        ; 0.120      ; 5.159      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[84][1]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.142      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[196][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.134      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[132][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 5.134      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][1]                                                   ; clk          ; clk         ; 0.000        ; 0.136      ; 5.175      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[178][1]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[186][1]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[142][1]                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 5.114      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[130][1]                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 5.114      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[74][1]                                                    ; clk          ; clk         ; 0.000        ; 0.126      ; 5.165      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[66][1]                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 5.125      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[15][1]                                                    ; clk          ; clk         ; 0.000        ; 0.111      ; 5.150      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][1]                                                    ; clk          ; clk         ; 0.000        ; 0.111      ; 5.150      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[251][1]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 5.135      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[195][1]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[243][1]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 5.135      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[151][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 5.123      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[69][2]                                                    ; clk          ; clk         ; 0.000        ; 0.097      ; 5.136      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[85][2]                                                    ; clk          ; clk         ; 0.000        ; 0.097      ; 5.136      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[84][2]                                                    ; clk          ; clk         ; 0.000        ; 0.103      ; 5.142      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[64][2]                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 5.125      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[151][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 5.123      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[140][2]                                                   ; clk          ; clk         ; 0.000        ; 0.120      ; 5.159      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[128][2]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[136][2]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[149][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 5.123      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[153][2]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[185][2]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.140      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[137][2]                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 5.140      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[130][2]                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 5.114      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[178][2]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[186][2]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 5.141      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][2]                                                   ; clk          ; clk         ; 0.000        ; 0.136      ; 5.175      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[142][2]                                                   ; clk          ; clk         ; 0.000        ; 0.075      ; 5.114      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[11][2]                                                    ; clk          ; clk         ; 0.000        ; 0.111      ; 5.150      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[8][2]                                                     ; clk          ; clk         ; 0.000        ; 0.105      ; 5.144      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[40][2]                                                    ; clk          ; clk         ; 0.000        ; 0.104      ; 5.143      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[4][2]                                                     ; clk          ; clk         ; 0.000        ; 0.079      ; 5.118      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[20][2]                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 5.118      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[25][2]                                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[57][2]                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 5.122      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[243][2]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 5.135      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[195][2]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 5.116      ;
; 4.868 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[197][2]                                                   ; clk          ; clk         ; 0.000        ; 0.110      ; 5.149      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 11.114 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 16.735 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.041 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.437 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.114 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.833      ;
; 11.161 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.786      ;
; 11.232 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.715      ;
; 11.279 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.668      ;
; 11.407 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.540      ;
; 11.408 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.539      ;
; 11.411 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.536      ;
; 11.454 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.493      ;
; 11.454 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.493      ;
; 11.455 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.492      ;
; 11.458 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.489      ;
; 11.469 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.078     ; 8.460      ;
; 11.500 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.447      ;
; 11.501 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.446      ;
; 11.520 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.079     ; 8.408      ;
; 11.520 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.427      ;
; 11.546 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.024     ; 8.437      ;
; 11.548 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.399      ;
; 11.552 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.395      ;
; 11.554 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.059     ; 8.394      ;
; 11.587 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.078     ; 8.342      ;
; 11.595 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.074     ; 8.338      ;
; 11.611 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.072     ; 8.324      ;
; 11.626 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.099     ; 8.282      ;
; 11.629 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.318      ;
; 11.638 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.079     ; 8.290      ;
; 11.649 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.298      ;
; 11.664 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.024     ; 8.319      ;
; 11.672 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.059     ; 8.276      ;
; 11.688 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.046     ; 8.273      ;
; 11.713 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.074     ; 8.220      ;
; 11.724 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.223      ;
; 11.726 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.221      ;
; 11.728 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.219      ;
; 11.729 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.072     ; 8.206      ;
; 11.737 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.088     ; 8.182      ;
; 11.739 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.208      ;
; 11.744 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.099     ; 8.164      ;
; 11.744 ; FIFO_buffer:FIFO_buffer_inst|buf[154][7]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.099     ; 8.164      ;
; 11.762 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.078     ; 8.167      ;
; 11.763 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.078     ; 8.166      ;
; 11.766 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.078     ; 8.163      ;
; 11.804 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.143      ;
; 11.805 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.142      ;
; 11.806 ; FIFO_buffer:FIFO_buffer_inst|buf[153][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.046     ; 8.155      ;
; 11.806 ; FIFO_buffer:FIFO_buffer_inst|buf[97][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.029     ; 8.172      ;
; 11.808 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.139      ;
; 11.809 ; FIFO_buffer:FIFO_buffer_inst|buf[147][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.078     ; 8.120      ;
; 11.810 ; FIFO_buffer:FIFO_buffer_inst|buf[109][4]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.075     ; 8.122      ;
; 11.813 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.079     ; 8.115      ;
; 11.814 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.079     ; 8.114      ;
; 11.817 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.079     ; 8.111      ;
; 11.824 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.123      ;
; 11.825 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.122      ;
; 11.828 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.119      ;
; 11.831 ; FIFO_buffer:FIFO_buffer_inst|buf[121][5]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.073     ; 8.103      ;
; 11.834 ; FIFO_buffer:FIFO_buffer_inst|buf[213][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.063     ; 8.110      ;
; 11.839 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.024     ; 8.144      ;
; 11.840 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.024     ; 8.143      ;
; 11.840 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.107      ;
; 11.843 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.024     ; 8.140      ;
; 11.844 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.103      ;
; 11.847 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.059     ; 8.101      ;
; 11.848 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.059     ; 8.100      ;
; 11.851 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.059     ; 8.097      ;
; 11.860 ; FIFO_buffer:FIFO_buffer_inst|buf[90][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.079     ; 8.068      ;
; 11.860 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.087      ;
; 11.866 ; FIFO_buffer:FIFO_buffer_inst|buf[1][4]    ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.088     ; 8.053      ;
; 11.878 ; FIFO_buffer:FIFO_buffer_inst|buf[84][3]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.068     ; 8.061      ;
; 11.879 ; FIFO_buffer:FIFO_buffer_inst|buf[171][2]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.035     ; 8.093      ;
; 11.881 ; FIFO_buffer:FIFO_buffer_inst|buf[65][1]   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.044     ; 8.082      ;
; 11.886 ; FIFO_buffer:FIFO_buffer_inst|buf[26][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.024     ; 8.097      ;
; 11.888 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.074     ; 8.045      ;
; 11.888 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.059      ;
; 11.889 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.074     ; 8.044      ;
; 11.891 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.056      ;
; 11.892 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.074     ; 8.041      ;
; 11.892 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5] ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.892 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.060     ; 8.055      ;
; 11.894 ; FIFO_buffer:FIFO_buffer_inst|buf[22][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.059     ; 8.054      ;
; 11.895 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.060     ; 8.052      ;
; 11.897 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.050      ;
; 11.900 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.047      ;
; 11.901 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.060     ; 8.046      ;
; 11.904 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.072     ; 8.031      ;
; 11.904 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7] ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.060     ; 8.043      ;
; 11.905 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.072     ; 8.030      ;
; 11.908 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.072     ; 8.027      ;
; 11.919 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer ; clk          ; clk         ; 20.000       ; -0.099     ; 7.989      ;
; 11.920 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients     ; clk          ; clk         ; 20.000       ; -0.099     ; 7.988      ;
; 11.920 ; FIFO_buffer:FIFO_buffer_inst|buf[154][7]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.099     ; 7.988      ;
; 11.923 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete       ; clk          ; clk         ; 20.000       ; -0.099     ; 7.985      ;
; 11.925 ; FIFO_buffer:FIFO_buffer_inst|buf[118][1]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.071     ; 8.011      ;
; 11.935 ; FIFO_buffer:FIFO_buffer_inst|buf[197][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.998      ;
; 11.937 ; FIFO_buffer:FIFO_buffer_inst|buf[125][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.037     ; 8.033      ;
; 11.949 ; FIFO_buffer:FIFO_buffer_inst|buf[121][5]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.073     ; 7.985      ;
; 11.949 ; FIFO_buffer:FIFO_buffer_inst|buf[102][2]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]             ; clk          ; clk         ; 20.000       ; -0.051     ; 8.007      ;
; 11.951 ; FIFO_buffer:FIFO_buffer_inst|buf[86][3]   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.984      ;
; 11.952 ; FIFO_buffer:FIFO_buffer_inst|buf[213][3]  ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]             ; clk          ; clk         ; 20.000       ; -0.063     ; 7.992      ;
; 11.966 ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]  ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command  ; clk          ; clk         ; 20.000       ; -0.099     ; 7.942      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[7]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[1]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[4]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[2]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[3]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[0]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; Command_interpreter:Command_interpreter_inst|cur_byte_reg[5]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; Command_interpreter:Command_interpreter_inst|parse_state_reg.other_command                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; Command_interpreter:Command_interpreter_inst|parse_state_reg.complete                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; Command_interpreter:Command_interpreter_inst|parse_state_reg.no_clients                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.197 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.322      ;
; 0.200 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[7]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.211 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.336      ;
; 0.213 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.217 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.parsing                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.341      ;
; 0.266 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.268 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.268 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.275 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[2]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.275 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.276 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.401      ;
; 0.276 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[6]     ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.401      ;
; 0.295 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.419      ;
; 0.300 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[0]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.304 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.304 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.429      ;
; 0.306 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.431      ;
; 0.309 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.434      ;
; 0.310 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.434      ;
; 0.310 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.435      ;
; 0.311 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[0]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.314 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.439      ;
; 0.318 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[0]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.443      ;
; 0.321 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.445      ;
; 0.321 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.446      ;
; 0.325 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.449      ;
; 0.337 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[0]                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.461      ;
; 0.344 ; Command_interpreter:Command_interpreter_inst|parse_state_reg.start_transfer                   ; Command_interpreter:Command_interpreter_inst|output_code_reg[1]                               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.468      ;
; 0.357 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.481      ;
; 0.363 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.487      ;
; 0.363 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.487      ;
; 0.364 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.488      ;
; 0.373 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.497      ;
; 0.374 ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; Command_interpreter:Command_interpreter_inst|parse_state_reg.unknown                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.498      ;
; 0.375 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.500      ;
; 0.394 ; FIFO_buffer:FIFO_buffer_inst|empty_reg                                                        ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.518      ;
; 0.399 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.busy  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.524      ;
; 0.399 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.524      ;
; 0.404 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|counter_reg[3]  ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.start ; clk          ; clk         ; 0.000        ; 0.041      ; 0.529      ;
; 0.412 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.536      ;
; 0.413 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[2]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.537      ;
; 0.435 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.559      ;
; 0.441 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.565      ;
; 0.442 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.566      ;
; 0.442 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.566      ;
; 0.449 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.453 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[7]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[8]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[5]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[6]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.459 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[2]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[3]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[0]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[1]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[1]                                                     ; FIFO_buffer:FIFO_buffer_inst|r_ptr_reg[2]                                                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; FIFO_buffer:FIFO_buffer_inst|full_reg                                                         ; Command_interpreter:Command_interpreter_inst|state_reg.idle                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[6]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[7]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[4]                                                     ; FIFO_buffer:FIFO_buffer_inst|w_ptr_reg[5]                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3]    ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|bit_reg[1]      ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                  ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.735 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[180][2] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.204      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][0] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][0] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][0] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][0] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][0] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][0]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][0] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][0] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][0]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][0] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][0] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][1] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][1]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][1] ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][1] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][1] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][1] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][1] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][1]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][1] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][2] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][2] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][2] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][2] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][2] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][2] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][2]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][2]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][2] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[204][2] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][2] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][3] ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][3] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][3] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][3]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][3] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][3]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][3] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][3] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][3] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][3] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][3] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][4] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][4] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][4] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][4] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][4] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][4] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][4]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][4] ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][4]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][4] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][4] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][5] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][5] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[107][5] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][5] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][5] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][5] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][5] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][5] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][5] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][5]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][5] ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][6] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][6] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][6]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][6] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][6] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][6] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][6] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][6] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][6] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[61][7]  ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[189][7] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[252][7] ; clk          ; clk         ; 20.000       ; -0.076     ; 3.195      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[157][7] ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[29][7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 3.198      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[138][7] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.210      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[229][7] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[43][7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[165][7] ; clk          ; clk         ; 20.000       ; -0.069     ; 3.202      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[164][7] ; clk          ; clk         ; 20.000       ; -0.068     ; 3.203      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[171][7] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.736 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[163][7] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.196      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[85][0]  ; clk          ; clk         ; 20.000       ; -0.061     ; 3.209      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[117][0] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.209      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[235][0] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.195      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[170][0] ; clk          ; clk         ; 20.000       ; -0.064     ; 3.206      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[42][0]  ; clk          ; clk         ; 20.000       ; -0.064     ; 3.206      ;
; 16.737 ; Command_interpreter:Command_interpreter_inst|state_reg.done ; FIFO_buffer:FIFO_buffer_inst|buf[227][0] ; clk          ; clk         ; 20.000       ; -0.075     ; 3.195      ;
+--------+-------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[0] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[1] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[2] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[3] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|count_reg[4] ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 1.041 ; UART_Receiver:UART_Receiver_inst|UART_Receiver_logic:UART_Receiver_logic_inst|state_reg.idle ; UART_Receiver:UART_Receiver_inst|Baud_rate_generator:Baud_rate_generator_inst|s_tick_reg   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.152      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[55][0]                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][0]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[133][0]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][0]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[214][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[212][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[70][0]                                                    ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[120][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[122][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[123][0]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[121][0]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[57][0]                                                    ; clk          ; clk         ; 0.000        ; 0.097      ; 2.912      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][0]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[49][0]                                                    ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[177][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[113][0]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[115][0]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[241][0]                                                   ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[129][0]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[210][0]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[141][0]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[29][0]                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.896      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[207][0]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 2.917      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[222][0]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][0]                                                   ; clk          ; clk         ; 0.000        ; 0.097      ; 2.912      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[129][1]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[145][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[113][1]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[241][1]                                                   ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[49][1]                                                    ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[177][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[133][1]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[141][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][1]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 2.917      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[176][1]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[120][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[88][1]                                                    ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[140][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[212][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][1]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[210][1]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[214][1]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[222][1]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[122][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][1]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][1]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[123][1]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[115][1]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[67][1]                                                    ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[55][1]                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[7][1]                                                     ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[122][2]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[123][2]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[88][2]                                                    ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[120][2]                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[115][2]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[67][2]                                                    ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[140][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[176][2]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[184][2]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[145][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[177][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[129][2]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][2]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[182][2]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[166][2]                                                   ; clk          ; clk         ; 0.000        ; 0.098      ; 2.913      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[7][2]                                                     ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[55][2]                                                    ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[49][2]                                                    ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[212][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[214][2]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[198][2]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][2]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[222][2]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[239][2]                                                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[154][3]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[222][3]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[210][3]                                                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.900      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[214][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[88][3]                                                    ; clk          ; clk         ; 0.000        ; 0.095      ; 2.910      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[212][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[145][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[67][3]                                                    ; clk          ; clk         ; 0.000        ; 0.096      ; 2.911      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[205][3]                                                   ; clk          ; clk         ; 0.000        ; 0.102      ; 2.917      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[195][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[141][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[133][3]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[129][3]                                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 2.891      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[140][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[7][3]                                                     ; clk          ; clk         ; 0.000        ; 0.089      ; 2.904      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[49][3]                                                    ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[177][3]                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.899      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[241][3]                                                   ; clk          ; clk         ; 0.000        ; 0.088      ; 2.903      ;
; 2.731 ; Command_interpreter:Command_interpreter_inst|state_reg.done                                  ; FIFO_buffer:FIFO_buffer_inst|buf[113][3]                                                   ; clk          ; clk         ; 0.000        ; 0.099      ; 2.914      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.487 ; 0.182 ; 13.881   ; 1.041   ; 9.437               ;
;  clk             ; 2.487 ; 0.182 ; 13.881   ; 1.041   ; 9.437               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output_code[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_code[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_code[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_code[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_valid   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; command_complete        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_code[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_code[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_code[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_code[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_valid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_code[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_code[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_code[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_code[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_valid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_code[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_code[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_code[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_code[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_valid   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 958084   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 958084   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2054     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2054     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 2121  ; 2121 ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; command_complete ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; output_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_valid   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; command_complete ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; output_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_valid   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sun Dec 09 18:37:46 2018
Info: Command: quartus_sta UART_readline -c UART_readline
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'UART_readline.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.487               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332146): Worst-case recovery slack is 13.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.881               0.000 clk 
Info (332146): Worst-case removal slack is 2.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.063               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.756               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 4.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.037               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332146): Worst-case recovery slack is 14.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.400               0.000 clk 
Info (332146): Worst-case removal slack is 1.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.858               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.777               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 11.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.114               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332146): Worst-case recovery slack is 16.735
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.735               0.000 clk 
Info (332146): Worst-case removal slack is 1.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.041               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.437               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Sun Dec 09 18:37:52 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


