# ğŸ“‚ íŒŒì¼ êµ¬ì¡° ë° í”„ë¡œì íŠ¸ íë¦„
ğŸ“¦ Verilog-verification-automation-tool <br>
 â”£ ğŸ“œ `README.md`                  # ì „ì²´ í”„ë¡œì íŠ¸ ì„¤ëª… íŒŒì¼ <br>
 â”£ ğŸ“‚ `explain`            <br>
 â”— â”— ğŸ“œ `file_structure.md`        # file êµ¬ì¡° ì„¤ëª… <br>

 1ï¸âƒ£ ì…ë ¥ ë°ì´í„° ìƒì„± <br>
 â”£ ğŸ“œ `generate_input.py`          # random inputì„ ìƒì„±í•˜ì—¬ input.txt ì— ì €ì¥ <br>
 â”£ ğŸ“œ `input.txt`                  # Full Adder í…ŒìŠ¤íŠ¸ ì…ë ¥ê°’ <br>

 2ï¸âƒ£ Verilog ì½”ë“œ <br>
 â”£ ğŸ“œ `adder.v`                    # Verilog 1 bit Full Adder <br>
 â”£ ğŸ“œ `adder_n.v`                  # Verilog n bit Full Adder <br>
 â”£ ğŸ“œ `adder_tb.v`                 # Verilog Testbench <br>
 â”£ ğŸ“œ `verilog_output.txt`         # Verilog ì‹¤í–‰ ê²°ê³¼ ì €ì¥ <br>

 3ï¸âƒ£ Python ì—°ì‚° ë° ê²°ê³¼ ì €ì¥ <br>
 â”£ ğŸ“œ `run_python_adder.py`        # Pythonì—ì„œ Full Adder ì‹¤í–‰ ë° ê²°ê³¼ ì €ì¥ <br>
 â”£ ğŸ“œ `python_output.txt`          # Python ì—°ì‚° ê²°ê³¼ ì €ì¥ <br>

 4ï¸âƒ£ ê²°ê³¼ ë¹„êµ ë° ê²€ì¦ <br>
 â”£ ğŸ“œ `compare_files.py`           # Pythonê³¼ Verilog ê²°ê³¼ ë¹„êµ ìŠ¤í¬ë¦½íŠ¸ <br>
 â”£ ğŸ“œ `txt_to_csv.py`              # compare_files.pyì˜ ê²°ê³¼ë¥¼ csv í˜•ì‹ìœ¼ë¡œ ì €ì¥ <br>
 â”£ ğŸ“œ `comparision_output.csv`     # ì €ì¥ëœ csv íŒŒì¼ <br>
 â”£ ğŸ“‚ .github/workflows            # GitHub Actions ì›Œí¬í”Œë¡œìš° íŒŒì¼ ì €ì¥ì†Œ <br>
 â”— â”— ğŸ“œ `verilog_verification.yml` # GitHub Actions ìë™í™” ìŠ¤í¬ë¦½íŠ¸ <br>
