# ARM_SMMU
在jailhouse中，存在多种外设的使用方式，不同的外设采用了不同的管理方式，对arm64来说，主要分为两大类PCI设备和platform设备（包括SMMUV3，MMU500和PVU）（需要注意的是，这里只是jailhouse的分法，实际上pci设备也是可以通过smmu进行管理的，只是jailhouse没有这么做而已）

jailhouse对各种硬件设备的管理通过统一的结构unit进行，通过DEFINE_UNIT结构定义了PCI SMMU SMMU_V3 PVU_IOMMU IRQCHIP等unit，在hvc cell_create中调用如下代码统一运行初始化

~~~c
#define DEFINE_UNIT(__name, __description)				\
	static const struct unit unit_##__name				\
	__attribute__((section(".units"), aligned(8), used)) = {	\
		.name			= __description,		\
		.init			= __name##_init,		\
		.shutdown		= __name##_shutdown,		\
		.mmio_count_regions	= __name##_mmio_count_regions,	\
		.cell_init		= __name##_cell_init,		\
		.cell_exit		= __name##_cell_exit,		\
	}
~~~

~~~c
for_each_unit(unit) {
	err = unit->cell_init(cell);
	if (err) {
		for_each_unit_before_reverse(unit, unit)
			unit->cell_exit(cell);
		goto err_arch_destroy;
	}
}
~~~

对于PCI设备(已经介绍过)，中断直接通过GIC控制器进行控制，而mmio通过dabt异常进行（在jailhouse提供的示例中没有设备采用这种方式运行）

对于SMMU设备，jailhouse定义了SMMUV3类型和MMU500类型，两种方式都是SMMU的一种具体实现，都可以做到设备直通，他们的区别主要在于，MMU-500是专门为ARMv7-A和ARMv8-A处理器设计的，它只支持单一页面大小，不支持嵌套转换或 ASID。而SMMUV3设计得更加灵活，可以与各种基于ARM的处理器一起使用，支持多种页面大小、支持嵌套转换以及支持地址空间标识符 (ASID) 等附加特性。总之SMMUV3更加高级和通用。

而PVU（Peripheral Virtualization Unit）是在某些 ARM SMMU（系统 MMU）实现中发现的一个特性，它使设备能够拥有自己独立的虚拟地址空间。 这允许设备执行直接内存访问 (DMA) 事务，而不会干扰其他设备或系统的主内存。

# SMMUV3

jailhouse对SMMUV3的操作基本上是和arm linux里的不能说是完全相似，只能说是一模一样，但是没有支持PRI queue and IRQs（特指SMMU的三个中断）（在对应初始化和操作的地方加了TODO，没有实现，没实现的代码可以参考[arm linux源码**drivers/iommu/arm-smmu-v3.c**](https://gerrit.cesnet.cz/plugins/gitiles/github/torvalds/linux/+/bafe1e79e05de725e26b3f60c90b49e635b686b9/drivers/iommu/arm-smmu-v3.c)，部分原理及解析可以参考[blog](https://blog.csdn.net/Rong_Toa/article/details/108997226)）

smmu实际上提供了一个VA->IPA->PA的转化，其中VA->IPA被称为stage1，IPA->PA被称为stage2

An implementation of the ARM SMMU architecture can provide:
Multiple transaction contexts that apply to specific streams of transactions.
Single or two stage translation.
For any stage of translation, multiple levels of address lookup, to provide fine-grained memory control.
Fault handling, logging, and signaling functionality.
Debug and OPTIONAL performance monitoring functionality.

## 原理

下面分别介绍smmu的除了配置寄存器外的其他两个软件接口

### 基于内存的数据结构

将设备映射到用于翻译客户端设备的翻译表地址

每个smmu设备的信息都单独保存在一个ste(stream table entry)中，如果ste数量较多可以如下图扩展为2级ste，我们一般称一级的ste为linear stream table，2级的则称为2-level Stream table

jailhouse最多支持8位substreamID以及8个iommu unit，对应streamid（软件中表现为宏STRTAB_SPLIT，支持6、8、10位分割），实际上这两个值可以通过SMMU_IDR1寄存器进行调整。

smmu所支持的设备数量，最多为2^32*2^20个，但是由于每个物理链路通常有一个 PCIe 总线，每个总线可能有一个设备，因此在最坏的情况下，有效的 StreamID 可能每 256 个 StreamID 只出现一次。

其中**streamid**是STE的索引

对于pci设备，substreamid=PCIe PASID，但因为substreamid可以同时表示其他结构，（对arm pci设备PASID与substreamid的其他相关信息可以查看手册3.2节）

这是一个2-level Stream table，他的SPLIT=8，也就是说他的stream的后8位用于第二级st的索引，每个2级st最多有256个ste（不一定会有装满的256个ste）

![2-level Stream table](/home/ffyutt/.config/Typora/typora-user-images/image-20230414084540357.png)

如下是一个ste的结构，其中config存储配置信息，S1ContextPtr指向一个CD，其中包含了stage1翻译的信息，VMID对应虚拟设备号，S2TTB指向stage2翻译的信息。需要注意的是，一个设备对应一个ste，但是一个设备上可以跑多个任务，所以S1ContextPtr是一个CD的链表，方便每个任务可以单独配置不同的page table（值得注意的是这个时候这些任务共享stage2的page table），而**substreamid**就是CD表的索引

当然，CD表也可以有2级，这里就不再细说。

arm期望ste和stage2翻译由hypervisor管理，而stage1翻译由guest os管理，当然hypervisor可以使用自己单独的stage1翻译用于其内部管理

![image-20230414090520513](/home/ffyutt/.config/Typora/typora-user-images/image-20230414090520513.png)

所以，如果设备需要访问一个地址，那么只需要向smmu发送streamid，substreamid，和iova就可以得到一个能够进行DMA访问的物理地址。

### 基于内存的循环缓冲队列

**event queue**   smmu返回给cpu的信息队列，由smmu维护

**cmd queue**     cpu发送给smmu的指令队列，需要软件维护

具体的关于该循环队列的原理以及实现在手册3.5节有详尽的解析

smmu有三个用于管理的中断（jailhouse未实现）

1. eventq中断，smmu的一个队列叫event队列，这个队列是给挂在smmu上的platform设备用的，当platform设备使用smmu翻译dma 的iova的时候，如果发生了一场smmu会首先将异常的消息填到event队列中，随后上报一个eventq的中断给 smmu 驱动，smmu驱动接到这个中断后，开始执行中断处理程序，从event队列中将异常的消息读出来，显示异常；
2. priq中断时给pri队列用的，这个队列是专门给挂在smmu上的pcie类型的设备用的
3. gerror中断，如果smmu 在执行过程中，发生了不可恢复的严重错误，smmu会报告一个gerror中断给smmu驱动

jailhouse直接使用最简单粗暴的while循环来维护这两个队列

~~~c
static void arm_smmu_cmdq_issue_cmd(struct arm_smmu_device *smmu,
				    struct arm_smmu_cmdq_ent *ent)
{
	u64 cmd[CMDQ_ENT_DWORDS];

	if ( (cmd, ent))
		/* Ignore any unknown command */
		return;

	spin_lock(&smmu->cmdq.lock);
	arm_smmu_cmdq_insert_cmd(smmu, cmd);
	spin_unlock(&smmu->cmdq.lock);
}
static void arm_smmu_cmdq_insert_cmd(struct arm_smmu_device *smmu, u64 *cmd)
{
	struct arm_smmu_queue *q = &smmu->cmdq.q;

	while (queue_full(q))
		queue_sync_cons(q);

	queue_write(queue_entry(q, q->prod), cmd, q->ent_dwords);
	queue_inc_prod(q);
	while (!queue_empty(q)) {
		queue_sync_cons(q);
		if (queue_error(smmu, q))
			arm_smmu_cmdq_skip_err(smmu);
	}
}
~~~



## Note: Software must:

• Not assume that both stage 1 and stage 2 are implemented.
• Support systems in which broadcast TLB invalidation messages are not supported so do not invalidate SMMU
TLB entries, that is fall back to software TLB invalidation messages.
• Discover StreamID and SubstreamID sizes and capabilities.
• Probe SMMU_IDR1 for PRESET configuration table and queue base pointers, only allocating memory for
pointers that require initialization.
• Discover the maximum table sizes of the SMMU rather than using fixed-size tables.
• Not make assumptions about which SMMU Security state or states it is interacting with, and not make
assumptions about which Security states are supported in the SMMU.
• Present system-specific StreamIDs as part of firmware descriptions for each device, as the StreamIDs
associated with a physical device are system-specific.
• Ensure that when HTTU is not used, descriptors mapping DMA memory are marked Accessed (and not
Read-Only, if DMA writes are expected) in order to avoid faults.