TimeQuest Timing Analyzer report for lights_game
Thu Oct 14 12:19:25 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; lights_game                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 365.23 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.738 ; -27.729            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -33.840                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.738 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.656      ;
; -1.737 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.655      ;
; -1.691 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.609      ;
; -1.690 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.608      ;
; -1.627 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.546      ;
; -1.620 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.538      ;
; -1.619 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.537      ;
; -1.616 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.535      ;
; -1.615 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.534      ;
; -1.615 ; n_shift_reg:reg_14|PR[11]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.533      ;
; -1.614 ; n_shift_reg:reg_14|PR[10]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.533      ;
; -1.614 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.532      ;
; -1.610 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.528      ;
; -1.609 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.527      ;
; -1.595 ; n_shift_reg:reg_14|PR[12]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.513      ;
; -1.594 ; n_shift_reg:reg_14|PR[12]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.512      ;
; -1.538 ; n_shift_reg:reg_14|PR[11]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.457      ;
; -1.515 ; n_shift_reg:reg_14|PR[12]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.434      ;
; -1.509 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.428      ;
; -1.505 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.078     ; 2.425      ;
; -1.499 ; n_shift_reg:reg_14|PR[1]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.418      ;
; -1.439 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.771      ;
; -1.438 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.770      ;
; -1.424 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.342      ;
; -1.423 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.755      ;
; -1.423 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 2.338      ;
; -1.423 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.341      ;
; -1.421 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.753      ;
; -1.420 ; n_shift_reg:reg_14|PR[7]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.752      ;
; -1.420 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.752      ;
; -1.411 ; n_shift_reg:reg_14|PR[3]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.329      ;
; -1.410 ; n_shift_reg:reg_14|PR[3]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.328      ;
; -1.382 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.298      ;
; -1.347 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.266      ;
; -1.345 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.677      ;
; -1.342 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.674      ;
; -1.328 ; n_shift_reg:reg_14|PR[6]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.660      ;
; -1.327 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.659      ;
; -1.300 ; n_shift_reg:reg_14|PR[3]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.219      ;
; -1.287 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.205      ;
; -1.286 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.204      ;
; -1.261 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.594      ;
; -1.260 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.593      ;
; -1.253 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.336      ; 2.587      ;
; -1.252 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.336      ; 2.586      ;
; -1.247 ; n_shift_reg:reg_14|PR[6]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.579      ;
; -1.222 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.554      ;
; -1.210 ; n_shift_reg:reg_14|PR[13]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.129      ;
; -1.169 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.501      ;
; -1.157 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.489      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.155 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.071      ;
; -1.143 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.061      ;
; -1.139 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.472      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.122 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.120 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.452      ;
; -1.119 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.451      ;
; -1.119 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.451      ;
; -1.116 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.449      ;
; -1.111 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.443      ;
; -1.098 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.431      ;
; -1.095 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.428      ;
; -1.077 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.410      ;
; -1.065 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.398      ;
; -1.064 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.397      ;
; -1.044 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.377      ;
; -1.041 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.373      ;
; -1.040 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.373      ;
; -1.036 ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.336      ; 2.370      ;
; -0.994 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.327      ;
; -0.984 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.335      ; 2.317      ;
; -0.976 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.893      ;
; -0.976 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.893      ;
; -0.976 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.893      ;
; -0.976 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.893      ;
; -0.972 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.890      ;
; -0.960 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.878      ;
; -0.960 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.878      ;
; -0.960 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.878      ;
; -0.960 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.878      ;
; -0.940 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.939 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.856      ;
; -0.907 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.080     ; 1.825      ;
; -0.901 ; n_shift_reg:reg_14|PR[8]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.336      ; 2.235      ;
; -0.897 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 2.229      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.442 ; n_shift_reg:reg_14|PR[13]       ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.459 ; n_shift_reg:reg_14|PR[1]        ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.461 ; n_shift_reg:reg_14|PR[7]        ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.727      ;
; 0.462 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.728      ;
; 0.468 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.734      ;
; 0.487 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.186      ;
; 0.515 ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.514      ; 1.215      ;
; 0.589 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.855      ;
; 0.597 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.864      ;
; 0.608 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.307      ;
; 0.630 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.896      ;
; 0.668 ; n_shift_reg:reg_14|PR[12]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.367      ;
; 0.730 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.429      ;
; 0.731 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.430      ;
; 0.731 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.430      ;
; 0.809 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.074      ;
; 0.812 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.511      ;
; 0.827 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.526      ;
; 0.829 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.528      ;
; 0.842 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.541      ;
; 0.854 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.119      ;
; 0.854 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.553      ;
; 0.855 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.554      ;
; 0.855 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.554      ;
; 0.878 ; n_shift_reg:reg_14|PR[8]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.514      ; 1.578      ;
; 0.879 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.514      ; 1.579      ;
; 0.879 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.514      ; 1.579      ;
; 0.894 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.159      ;
; 0.915 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.181      ;
; 0.921 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.186      ;
; 0.930 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.629      ;
; 0.933 ; n_shift_reg:reg_14|PR[10]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.632      ;
; 0.937 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.202      ;
; 0.940 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.639      ;
; 0.940 ; n_shift_reg:reg_14|PR[13]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.639      ;
; 0.953 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.652      ;
; 0.966 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.665      ;
; 0.968 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.667      ;
; 0.973 ; n_shift_reg:reg_14|PR[11]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.672      ;
; 0.976 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.244      ;
; 0.992 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.691      ;
; 1.001 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.700      ;
; 1.055 ; n_shift_reg:reg_14|PR[10]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.754      ;
; 1.056 ; n_shift_reg:reg_14|PR[10]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.755      ;
; 1.056 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.755      ;
; 1.057 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.756      ;
; 1.058 ; n_shift_reg:reg_14|PR[1]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.757      ;
; 1.111 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.810      ;
; 1.112 ; n_shift_reg:reg_14|PR[5]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.378      ;
; 1.128 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.827      ;
; 1.142 ; n_shift_reg:reg_14|PR[10]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.841      ;
; 1.149 ; n_shift_reg:reg_14|PR[13]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.848      ;
; 1.161 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.860      ;
; 1.169 ; n_shift_reg:reg_14|PR[1]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.868      ;
; 1.174 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.872      ;
; 1.182 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.881      ;
; 1.184 ; n_shift_reg:reg_14|PR[3]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.883      ;
; 1.190 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.889      ;
; 1.191 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.890      ;
; 1.191 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.890      ;
; 1.195 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.461      ;
; 1.232 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.930      ;
; 1.239 ; n_shift_reg:reg_14|PR[12]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.938      ;
; 1.249 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.515      ;
; 1.308 ; n_shift_reg:reg_14|PR[11]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.007      ;
; 1.311 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.009      ;
; 1.318 ; n_shift_reg:reg_14|PR[8]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.514      ; 2.018      ;
; 1.326 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.591      ;
; 1.358 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.624      ;
; 1.373 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.638      ;
; 1.374 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.639      ;
; 1.391 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.090      ;
; 1.399 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.098      ;
; 1.412 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.110      ;
; 1.418 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.684      ;
; 1.434 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.700      ;
; 1.439 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.704      ;
; 1.441 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.139      ;
; 1.441 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.706      ;
; 1.448 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.147      ;
; 1.480 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.178      ;
; 1.496 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.194      ;
; 1.508 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.206      ;
; 1.517 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.216      ;
; 1.537 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.235      ;
; 1.538 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.236      ;
; 1.538 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.236      ;
; 1.582 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.848      ;
; 1.582 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.848      ;
; 1.582 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.848      ;
; 1.582 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.848      ;
; 1.603 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.869      ;
; 1.630 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.895      ;
; 1.630 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.895      ;
; 1.630 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.895      ;
; 1.630 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.895      ;
; 1.674 ; n_shift_reg:reg_14|PR[6]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.372      ;
; 1.675 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.373      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 396.51 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.522 ; -23.443           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.840                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.522 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.450      ;
; -1.520 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.448      ;
; -1.457 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.385      ;
; -1.455 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.383      ;
; -1.438 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.069     ; 2.368      ;
; -1.436 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.069     ; 2.366      ;
; -1.419 ; n_shift_reg:reg_14|PR[12]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.347      ;
; -1.417 ; n_shift_reg:reg_14|PR[12]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.345      ;
; -1.416 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.344      ;
; -1.414 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.342      ;
; -1.413 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.342      ;
; -1.407 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.335      ;
; -1.405 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.333      ;
; -1.356 ; n_shift_reg:reg_14|PR[11]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.284      ;
; -1.354 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.282      ;
; -1.348 ; n_shift_reg:reg_14|PR[10]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.277      ;
; -1.329 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.260      ;
; -1.310 ; n_shift_reg:reg_14|PR[12]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.239      ;
; -1.307 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.236      ;
; -1.298 ; n_shift_reg:reg_14|PR[1]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.227      ;
; -1.278 ; n_shift_reg:reg_14|PR[11]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.207      ;
; -1.231 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.539      ;
; -1.231 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.539      ;
; -1.230 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.538      ;
; -1.226 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.534      ;
; -1.226 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.534      ;
; -1.225 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.149      ;
; -1.225 ; n_shift_reg:reg_14|PR[7]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.533      ;
; -1.223 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.151      ;
; -1.221 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.149      ;
; -1.211 ; n_shift_reg:reg_14|PR[3]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.139      ;
; -1.209 ; n_shift_reg:reg_14|PR[3]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.137      ;
; -1.201 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.153 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.461      ;
; -1.148 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.456      ;
; -1.124 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.052      ;
; -1.122 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.050      ;
; -1.114 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.043      ;
; -1.102 ; n_shift_reg:reg_14|PR[3]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.031      ;
; -1.096 ; n_shift_reg:reg_14|PR[6]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.404      ;
; -1.094 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.402      ;
; -1.081 ; n_shift_reg:reg_14|PR[6]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.389      ;
; -1.023 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.332      ;
; -1.022 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.331      ;
; -1.019 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.312      ; 2.330      ;
; -1.018 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.312      ; 2.329      ;
; -1.017 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.325      ;
; -1.015 ; n_shift_reg:reg_14|PR[13]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.070     ; 1.944      ;
; -1.004 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.312      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.969 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.962 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.270      ;
; -0.962 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.270      ;
; -0.961 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.269      ;
; -0.953 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.261      ;
; -0.947 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.875      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.945 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.872      ;
; -0.927 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.915 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.224      ;
; -0.884 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.192      ;
; -0.881 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.190      ;
; -0.865 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.174      ;
; -0.863 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.172      ;
; -0.847 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.156      ;
; -0.835 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.144      ;
; -0.834 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.143      ;
; -0.830 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.139      ;
; -0.827 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.136      ;
; -0.821 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.130      ;
; -0.818 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.127      ;
; -0.817 ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.312      ; 2.128      ;
; -0.795 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.722      ;
; -0.795 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.722      ;
; -0.795 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.722      ;
; -0.795 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 1.722      ;
; -0.785 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.713      ;
; -0.785 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.713      ;
; -0.785 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.713      ;
; -0.785 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.713      ;
; -0.773 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.701      ;
; -0.762 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.689      ;
; -0.760 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.687      ;
; -0.756 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 2.064      ;
; -0.726 ; n_shift_reg:reg_14|PR[8]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.312      ; 2.037      ;
; -0.723 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.651      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.408 ; n_shift_reg:reg_14|PR[13]       ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.423 ; n_shift_reg:reg_14|PR[1]        ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.665      ;
; 0.426 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.668      ;
; 0.426 ; n_shift_reg:reg_14|PR[7]        ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.668      ;
; 0.431 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.673      ;
; 0.442 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.082      ;
; 0.456 ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.098      ;
; 0.541 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.783      ;
; 0.553 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.796      ;
; 0.559 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.199      ;
; 0.585 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.591 ; n_shift_reg:reg_14|PR[12]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.231      ;
; 0.666 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.306      ;
; 0.667 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.307      ;
; 0.667 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.307      ;
; 0.754 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.994      ;
; 0.756 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.396      ;
; 0.758 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.398      ;
; 0.759 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.399      ;
; 0.761 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.401      ;
; 0.782 ; n_shift_reg:reg_14|PR[8]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.424      ;
; 0.783 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.423      ;
; 0.783 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.425      ;
; 0.783 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.425      ;
; 0.784 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.424      ;
; 0.784 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.424      ;
; 0.792 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.033      ;
; 0.816 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.058      ;
; 0.821 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.062      ;
; 0.853 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.094      ;
; 0.856 ; n_shift_reg:reg_14|PR[13]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.496      ;
; 0.858 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.099      ;
; 0.863 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.503      ;
; 0.863 ; n_shift_reg:reg_14|PR[10]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.503      ;
; 0.865 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.505      ;
; 0.866 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.506      ;
; 0.875 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.515      ;
; 0.888 ; n_shift_reg:reg_14|PR[11]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.528      ;
; 0.892 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.137      ;
; 0.893 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.533      ;
; 0.908 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.548      ;
; 0.910 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.550      ;
; 0.944 ; n_shift_reg:reg_14|PR[1]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.584      ;
; 0.964 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.604      ;
; 0.968 ; n_shift_reg:reg_14|PR[10]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.608      ;
; 0.968 ; n_shift_reg:reg_14|PR[10]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.608      ;
; 0.969 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.609      ;
; 1.003 ; n_shift_reg:reg_14|PR[5]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.245      ;
; 1.017 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.657      ;
; 1.037 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.677      ;
; 1.038 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.678      ;
; 1.043 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.683      ;
; 1.043 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.682      ;
; 1.044 ; n_shift_reg:reg_14|PR[1]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.684      ;
; 1.061 ; n_shift_reg:reg_14|PR[13]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.701      ;
; 1.066 ; n_shift_reg:reg_14|PR[10]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.706      ;
; 1.084 ; n_shift_reg:reg_14|PR[3]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.724      ;
; 1.084 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.724      ;
; 1.085 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.725      ;
; 1.085 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.725      ;
; 1.093 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.335      ;
; 1.117 ; n_shift_reg:reg_14|PR[12]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.757      ;
; 1.121 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.760      ;
; 1.126 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.368      ;
; 1.166 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.805      ;
; 1.182 ; n_shift_reg:reg_14|PR[11]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.822      ;
; 1.183 ; n_shift_reg:reg_14|PR[8]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.471      ; 1.825      ;
; 1.217 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.458      ;
; 1.229 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.470      ;
; 1.230 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.471      ;
; 1.243 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.883      ;
; 1.246 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.488      ;
; 1.249 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.889      ;
; 1.286 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.528      ;
; 1.299 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.541      ;
; 1.308 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.947      ;
; 1.308 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.549      ;
; 1.309 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.550      ;
; 1.322 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.962      ;
; 1.326 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.965      ;
; 1.339 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.978      ;
; 1.342 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.981      ;
; 1.369 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.008      ;
; 1.370 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.009      ;
; 1.370 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.009      ;
; 1.387 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.027      ;
; 1.400 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.039      ;
; 1.449 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.691      ;
; 1.449 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.691      ;
; 1.449 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.691      ;
; 1.449 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.691      ;
; 1.477 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.719      ;
; 1.492 ; n_shift_reg:reg_14|PR[6]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.131      ;
; 1.493 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.132      ;
; 1.493 ; n_shift_reg:reg_14|PR[6]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.132      ;
; 1.506 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.747      ;
; 1.506 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.747      ;
; 1.506 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.747      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.328 ; -2.411            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.599                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.328 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.274      ;
; -0.327 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.273      ;
; -0.291 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.237      ;
; -0.290 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.237      ;
; -0.290 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.236      ;
; -0.289 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.236      ;
; -0.288 ; n_shift_reg:reg_14|PR[10]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.235      ;
; -0.286 ; n_shift_reg:reg_14|PR[11]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.232      ;
; -0.285 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.231      ;
; -0.284 ; n_shift_reg:reg_14|PR[12]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.230      ;
; -0.283 ; n_shift_reg:reg_14|PR[12]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.229      ;
; -0.251 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.198      ;
; -0.250 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.198      ;
; -0.246 ; n_shift_reg:reg_14|PR[11]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.193      ;
; -0.244 ; n_shift_reg:reg_14|PR[12]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.191      ;
; -0.217 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.356      ;
; -0.217 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.163      ;
; -0.216 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.355      ;
; -0.216 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.162      ;
; -0.216 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.162      ;
; -0.215 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.161      ;
; -0.195 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.141      ;
; -0.194 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.140      ;
; -0.185 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.324      ;
; -0.184 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.323      ;
; -0.181 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.123      ;
; -0.177 ; n_shift_reg:reg_14|PR[1]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.124      ;
; -0.176 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.123      ;
; -0.167 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[8]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.110      ;
; -0.161 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.300      ;
; -0.155 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.102      ;
; -0.154 ; n_shift_reg:reg_14|PR[6]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.293      ;
; -0.154 ; n_shift_reg:reg_14|PR[7]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.293      ;
; -0.153 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.292      ;
; -0.137 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.083      ;
; -0.136 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.082      ;
; -0.135 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.274      ;
; -0.134 ; n_shift_reg:reg_14|PR[3]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.080      ;
; -0.132 ; n_shift_reg:reg_14|PR[3]        ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.078      ;
; -0.128 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.267      ;
; -0.117 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.256      ;
; -0.107 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.248      ;
; -0.106 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.247      ;
; -0.098 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.239      ;
; -0.097 ; n_shift_reg:reg_14|PR[13]       ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.097 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.239      ;
; -0.096 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.238      ;
; -0.088 ; n_shift_reg:reg_14|PR[3]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.035      ;
; -0.085 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.224      ;
; -0.078 ; n_shift_reg:reg_14|PR[6]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.217      ;
; -0.055 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.196      ;
; -0.054 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.193      ;
; -0.052 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.191      ;
; -0.052 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.191      ;
; -0.051 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.190      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.049 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.992      ;
; -0.045 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.186      ;
; -0.043 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.184      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.035 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 0.979      ;
; -0.033 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.174      ;
; -0.029 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.170      ;
; -0.028 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.169      ;
; -0.019 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.965      ;
; -0.018 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.159      ;
; -0.014 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.153      ;
; -0.007 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.148      ;
; 0.003  ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.155      ; 1.139      ;
; 0.011  ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.934      ;
; 0.012  ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.127      ;
; 0.038  ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.906      ;
; 0.038  ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.906      ;
; 0.038  ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.906      ;
; 0.038  ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.906      ;
; 0.043  ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; -0.042     ; 0.902      ;
; 0.048  ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.152      ; 1.091      ;
; 0.049  ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.092      ;
; 0.050  ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.091      ;
; 0.052  ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.893      ;
; 0.052  ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.893      ;
; 0.052  ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.893      ;
; 0.052  ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 0.893      ;
; 0.055  ; n_shift_reg:reg_14|PR[11]       ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.086      ;
; 0.064  ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; -0.043     ; 0.880      ;
; 0.065  ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.076      ;
+--------+---------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.194 ; n_shift_reg:reg_14|PR[13]       ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.319      ;
; 0.205 ; n_shift_reg:reg_14|PR[1]        ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.332      ;
; 0.206 ; n_shift_reg:reg_14|PR[7]        ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.332      ;
; 0.210 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.335      ;
; 0.212 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.540      ;
; 0.244 ; n_shift_reg:reg_14|PR[8]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.573      ;
; 0.263 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.390      ;
; 0.267 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.595      ;
; 0.268 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.393      ;
; 0.278 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.403      ;
; 0.327 ; n_shift_reg:reg_14|PR[12]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.655      ;
; 0.338 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.666      ;
; 0.339 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.667      ;
; 0.339 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.667      ;
; 0.358 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.686      ;
; 0.362 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.486      ;
; 0.364 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.692      ;
; 0.373 ; n_shift_reg:reg_14|PR[3]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.701      ;
; 0.388 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.512      ;
; 0.391 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.719      ;
; 0.392 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.720      ;
; 0.392 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.720      ;
; 0.396 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.724      ;
; 0.398 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.524      ;
; 0.405 ; n_shift_reg:reg_14|PR[13]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.733      ;
; 0.407 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.531      ;
; 0.407 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.735      ;
; 0.410 ; n_shift_reg:reg_14|PR[10]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.738      ;
; 0.416 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.540      ;
; 0.420 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.544      ;
; 0.420 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.748      ;
; 0.423 ; n_shift_reg:reg_14|PR[8]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.752      ;
; 0.423 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.752      ;
; 0.424 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.753      ;
; 0.432 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.760      ;
; 0.434 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.562      ;
; 0.441 ; n_shift_reg:reg_14|PR[11]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.769      ;
; 0.453 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.781      ;
; 0.453 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.781      ;
; 0.455 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.783      ;
; 0.464 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.792      ;
; 0.470 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.798      ;
; 0.470 ; n_shift_reg:reg_14|PR[1]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.798      ;
; 0.486 ; n_shift_reg:reg_14|PR[10]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.814      ;
; 0.487 ; n_shift_reg:reg_14|PR[10]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.815      ;
; 0.487 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.815      ;
; 0.488 ; n_shift_reg:reg_14|PR[12]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.816      ;
; 0.494 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.822      ;
; 0.506 ; n_shift_reg:reg_14|PR[13]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.834      ;
; 0.511 ; n_shift_reg:reg_14|PR[10]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.839      ;
; 0.518 ; n_shift_reg:reg_14|PR[3]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.846      ;
; 0.532 ; n_shift_reg:reg_14|PR[5]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.861      ;
; 0.535 ; n_shift_reg:reg_14|PR[12]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.863      ;
; 0.537 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.662      ;
; 0.537 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.864      ;
; 0.553 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.881      ;
; 0.554 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.882      ;
; 0.554 ; n_shift_reg:reg_14|PR[3]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.882      ;
; 0.566 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.894      ;
; 0.567 ; n_shift_reg:reg_14|PR[1]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.895      ;
; 0.580 ; n_shift_reg:reg_14|PR[8]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.909      ;
; 0.581 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.705      ;
; 0.582 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.909      ;
; 0.588 ; n_shift_reg:reg_14|PR[11]       ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.916      ;
; 0.594 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.612 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.736      ;
; 0.613 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.737      ;
; 0.618 ; n_shift_reg:reg_14|PR[6]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.945      ;
; 0.635 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.761      ;
; 0.636 ; n_shift_reg:reg_14|PR[12]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.964      ;
; 0.636 ; n_shift_reg:reg_14|PR[6]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.963      ;
; 0.639 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.966      ;
; 0.662 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.788      ;
; 0.666 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.993      ;
; 0.668 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.996      ;
; 0.676 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.800      ;
; 0.677 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.801      ;
; 0.677 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.005      ;
; 0.689 ; n_shift_reg:reg_14|PR[11]       ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.017      ;
; 0.701 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.028      ;
; 0.702 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.029      ;
; 0.717 ; n_shift_reg:reg_14|PR[7]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.044      ;
; 0.725 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.052      ;
; 0.732 ; n_shift_reg:reg_14|PR[0]        ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.857      ;
; 0.737 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; n_counter:counter_leds|count[0] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.863      ;
; 0.744 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.071      ;
; 0.748 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.872      ;
; 0.748 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.872      ;
; 0.748 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.872      ;
; 0.748 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.872      ;
; 0.768 ; n_shift_reg:reg_14|PR[13]       ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.895      ;
; 0.782 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.109      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.738  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.738  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27.729 ; 0.0   ; 0.0      ; 0.0     ; -33.84              ;
;  clk             ; -27.729 ; 0.000 ; N/A      ; N/A     ; -33.840             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; up_down                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; up_down    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; up_down    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Thu Oct 14 12:19:22 2021
Info: Command: quartus_sta lights_game -c lights_game
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lights_game.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.738             -27.729 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.840 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.522             -23.443 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.840 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.328              -2.411 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.599 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4833 megabytes
    Info: Processing ended: Thu Oct 14 12:19:25 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


