<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:31.2231</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0126724</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3D 칩렛 구조의 시스템 온 칩 및 이를 포함하는 전자 장치</inventionTitle><inventionTitleEng>3-DIMENSIONS CHIPLET STRUCTURE SYSTEM ON CHIP AND  ELETRONIC DEVICE INCLUDING THE SAME</inventionTitleEng><openDate>2023.03.31</openDate><openNumber>10-2023-0043620</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 5/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D 칩렛 구조의 시스템 온 칩 및 이를 포함하는 전자 장치가 개시된다. 전자 장치는, 인쇄회로기판, 인쇄회로기판 상에 배치되는 시스템 온 칩 및 시스템 온 칩 상에 배치되는 메모리 장치를 포함하고, 시스템 온 칩은 SoC 패키지 기판, SoC 패키지 기판 상에 배치되고, 로직 회로가 형성되는 제1 다이 및 제1 다이 상에 배치되고, 로직 회로가 형성되는 제2 다이를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 인쇄회로기판;상기 인쇄회로기판 상에 배치되는 시스템 온 칩; 및상기 시스템 온 칩 상에 배치되는 메모리 장치를 포함하고, 상기 시스템 온 칩은,SoC 패키지 기판;상기 SoC 패키지 기판 상에 배치되고, 로직 회로가 형성되는 제1 다이; 및상기 제1 다이 상에 배치되고, 로직 회로가 형성되는 제2 다이를 포함하는 것을 특징으로 하는 전자 장치. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 다이는 제1 기판, 및 상기 제1 기판 상에 형성되고 반도체 소자가 형성되는 제1 활성층을 포함하고, 상기 제2 다이는 제2 기판, 및 상기 제2 기판 상에 형성되고 반도체 소자가 형성되는 제2 활성층을 포함하고, 상기 제1 활성층 및 상기 제2 활성층은 서로 마주보도록 배치되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제1 다이는 제1 기판, 및 상기 제1 기판 상에 형성되고 반도체 소자가 형성되는 제1 활성층을 포함하고, 상기 제2 다이는 제2 기판, 및 상기 제2 기판 상에 형성되고 반도체 소자가 형성되는 제2 활성층을 포함하고, 상기 제1 활성층은 상기 SoC 패키지 기판을 향하도록 배치되고,상기 제2 활성층은 상기 제1 다이를 향하도록 배치되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 다이는 상기 제2 다이보다 크기가 큰 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제2 다이는 상기 제1 다이보다 크기가 큰 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,입력 전압을 수신하여 상기 시스템 온 칩에서 사용되는 출력 전압을 생성하는 전압 레귤레이터를 더 포함하고, 상기 전압 레귤레이터는 SoC 패키지 기판 상에 실장되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 전압 레귤레이터는 상기 제1 다이와 동일 평면에서 나란하게 배치되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,입력 전압을 수신하여 상기 시스템 온 칩에서 사용되는 출력 전압을 생성하는 전압 레귤레이터를 더 포함하고, 상기 전압 레귤레이터는 상기 제1 다이 상에 배치되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,입력 전압을 수신하여 상기 시스템 온 칩에서 사용되는 출력 전압을 생성하는 전압 레귤레이터를 더 포함하고, 상기 전압 레귤레이터는 상기 제1 다이 및 제2 다이 중 하나에 내장되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 시스템 온 칩은 데이터 입출력 신호를 상기 메모리 장치로 전송하고, 상기 메모리 장치로부터 수신하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러와 상기 메모리 장치를 서로 전기적으로 연결하고 상기 데이터 입출력 신호를 전달하는 신호 패쓰는, 상기 제1 다이로부터 상기 메모리 장치 방향으로 수직으로 연장되도록 형성되는 상호 연결 비아를 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 시스템 온 칩은 데이터 입출력 신호를 상기 메모리 장치로 전송하고, 상기 메모리 장치로부터 수신하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러와 상기 메모리 장치를 서로 전기적으로 연결하고 상기 데이터 입출력 신호를 전달하는 신호 패쓰는, 상기 제2 다이로부터 상기 메모리 장치 방향으로 수직으로 연장되도록 형성되는 상호 연결 비아를 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 시스템 온 칩 및 상기 메모리 장치 사이에 배치되고, 상기 시스템 온 칩 및 상기 메모리 장치를 서로 전기적으로 연결하는 인터포저 기판을 더 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>13. 인쇄회로기판;상기 인쇄회로기판 상에 배치되고, 로직 회로가 형성되는 적어도 하나의 로직 다이를 포함하는 시스템 온 칩;상기 시스템 온 칩 상에 배치되는 메모리 장치; 및상기 적어도 하나의 로직 다이와 상기 메모리 장치를 서로 전기적으로 연결하도록 상기 적어도 하나의 로직 다이로부터 상기 메모리 장치 방향으로 수직으로 연장되도록 형성되는 상호 연결 비아를 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 적어도 하나의 로직 다이는, 수직으로 적층되는 복수의 로직 다이들을 포함하고, 상기 상호 연결 비아는, 상기 복수의 로직 다이들 중 가장 하부에 배치된 제1 다이로부터 상기 메모리 장치 방향으로 수직으로 연장되도록 형성되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 적어도 하나의 로직 다이는, 수직으로 적층되는 복수의 로직 다이들을 포함하고, 상기 상호 연결 비아는, 상기 복수의 로직 다이들 중 가장 상부에 배치된 제2 다이로부터 상기 메모리 장치 방향으로 수직으로 연장되도록 형성되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 시스템 온 칩은, 상기 적어도 하나의 로직 다이를 둘러싸도록 형성되는 몰딩층을 더 포함하고, 상기 상호 연결 비아는 상기 몰딩층을 관통하는 몰드 관통 비아를 포함하는 것을 특징으로 하는 전자 장치. </claim></claimInfo><claimInfo><claim>17. 제13 항에 있어서,상기 시스템 온 칩 및 상기 메모리 장치 사이에 배치되고, 상기 시스템 온 칩 및 상기 메모리 장치를 서로 전기적으로 연결하는 인터포저 기판을 더 포함하는 것을 특징으로 하는 전자 장치.상기 상호 연결 비아는 상기 인터포저 기판을 관통하는 실리콘 관통 비아를 포함하는 것을 특징으로 하는 전자 장치. </claim></claimInfo><claimInfo><claim>18. 제13 항에 있어서,입력 전압을 수신하여 상기 시스템 온 칩에서 사용되는 출력 전압을 생성하는 전압 레귤레이터를 더 포함하고, 상기 전압 레귤레이터는 상기 시스템 온 칩의 SoC 패키지 기판 상에 실장되고, 상기 적어도 하나의 로직 다이와 동일 평면에서 나란하게 배치되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>19. 제13 항에 있어서,입력 전압을 수신하여 상기 시스템 온 칩에서 사용되는 출력 전압을 생성하는 전압 레귤레이터를 더 포함하고, 상기 전압 레귤레이터는 상기 적어도 하나의 로직 다이에 내장되는 것을 특징으로 하는 전자 장치.</claim></claimInfo><claimInfo><claim>20. SoC 패키지 기판;제1 범프를 통해 상기 SoC 패키지 기판 상에 배치되고, 제1 로직 회로가 형성되는 제1 다이; 및상기 제1 다이 상에 배치되고, 제2 로직 회로가 형성되는 제2 다이를 포함하고, 상기 SoC 패키지 기판 상에 배치되는 전압 레귤레이터로부터, 출력 전압 패쓰를 통하여 상기 제1 로직 회로 및 상기 제2 로직 회로가 출력 전압을 제공받고,상기 제1 다이 및 상기 제2 다이 중 적어도 하나의 다이에는 복수의 기능 블록들이 배치되는 것을 특징으로 하는 3D(dimensions) 칩렛(chiplet) 구조의 시스템 온 칩(System on Chip).</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 팔달구...</address><code> </code><country> </country><engName>YOUN, Dae Han</engName><name>윤대한</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>LEE, Kyoung Min</engName><name>이경민</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>HUH, Jun Ho</engName><name>허준호</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Hee Seok</engName><name>이희석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.09.24</receiptDate><receiptNumber>1-1-2021-1100912-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.23</receiptDate><receiptNumber>1-1-2024-1036489-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>9-6-2025-0065282-96</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.01</receiptDate><receiptNumber>9-5-2025-0730502-99</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210126724.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936f8ea4d1bcb0ee297550cc7899c72274b042b63a86b51bd1561b9f70d48e31541ce30bab80f977f2681c68caa3beebd9e4f8f153c3818afe</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff34bd1078935a81a464778b0112ca0c9a0da1e0d471429529327a4d5eed8cd1454878dcfb6876f02eaefa9810a3e383b0b5fd396a0a74d71</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>