\pagenumbering{roman}
\setcounter{page}{1}

\selecthungarian

%----------------------------------------------------------------------------
% Abstract in Hungarian
%----------------------------------------------------------------------------
\chapter*{Kivonat}\addcontentsline{toc}{chapter}{Kivonat}

A monitorozással történő hibadetektálás kiemelt fontosságú egy kritikus rendszer működtetésében és karbantartásában.
A monitorozás sok hibát fel tud deríteni, amiket a tesztek nem feltétlenül tudnak.

A diplomaterv célja az volt, hogy a korábban elkészített monitor komponens generátort kiegészítsem úgy, hogy időzített üzenet szekvencia specifikáció alapján is képes legyen monitor komponenseket generálni.
Ilyen követelményeket egyszerűen specifikálhatunk \textit{TPSC} (Timed Property Sequence Chart) diagramokkal.
A szakdolgozatom során elkészített \textit{Xtext} alapú \textit{PSC} nyelvet kiegészítettem a \textit{TPSC} tulajdonságaival.

A monitor generálás következő lépése, hogy a \textit{TPSC} diagramokból időzített automatákat generálunk (Timed Automaton).
A \textit{TA} fogja megadni, hogy a megfigyelt kommunikáció helyes viselkedést jelent-e.
A szakdolgozatomban készített automata generátort kibővítettem úgy, hogy képes legyen a minta alapú módszert használva \textit{TA} automatákat generálni a \textit{TPSC} diagramokból.

A szöveges szcenárió leírásból generált automata alapján legenerálható a monitor forráskódja.
A monitor forráskód generátor előállítja a monitor \textit{Java} implementációját, ami képes egy rendszer monitorozására adott követelmény alapján.

A diplomaterv további feladatai közzé tartozik a \textit{TPSC} scenario-k vizualizációja, a generált forráskódok folyamatos tesztelése és a generált monitor komponens illesztése a \textit{Gamma} keretrendszerrel.
A cél az, hogy elosztott komponens alapú rendszerek szimulációja közben monitorozható legyen a \textit{TPSC} üzenet szekvencia specifikáció teljesülése illetve az ebben rögzített tulajdonságok megsértése.
Végezetül az utolsó feladat a monitorozás működésének demonstrációja.

\vfill
\selectenglish


%----------------------------------------------------------------------------
% Abstract in English
%----------------------------------------------------------------------------
\chapter*{Abstract}\addcontentsline{toc}{chapter}{Abstract}

Runtime verification of a critical system is essential for its operation and maintainment.
With runtime verification we can discover a lot of vulnerabilities that may stay undiscovered with testing.

The goal of this thesis is to further enhance the previously created monitor generator, so that it is able to generate monitor source code from scenario containing clock constraints.
We can specify this sort of scenario using the \textit{TPSC} (Timed Property Sequence Chart) diagrams.
During my \textit{BSc} thesis, I have a language using \textit{Xtext} for specifying \textit{PSC} diagrams via text.
I have improved this language so that \textit{TPSC} diagrams can be created using text.

The next step of monitor generation is to convert the \textit{TPSC} scenarios into \textit{Timed Automata}.
The \textit{TA} will serve as the tool which indicates if the system's behaviour has satisfied the requirement or not.
I have further enhanced the automaton generator created during my \textit{BSc} thesis so that it is able to generate \textit{Timed Automata} from \textit{TPSC}s.

We can synthesize the monitor source code using the generated automaton from the \textit{TPSC} scenario.
The monitor source code generator creates the \textit{Java} implementation of the monitor which is able to perform runtime verification of a system based on a specified requirement.

The remaining tasks for the thesis are the visualization of \textit{TPSC} scenarios, the systematic testing of generated monitor source code and the integration of the generated monitor with the \textit{Gamma} framework.
The goal is to be able to monitor component-based system based on a requirement specified with a \textit{TPSC} scenario.
The last task is to demonstrate the runtime verification of a system.

\vfill
\selectthesislanguage

\newcounter{romanPage}
\setcounter{romanPage}{\value{page}}
\stepcounter{romanPage}