// Seed: 3022213018
`define pp_1 0
`define pp_2 0
`resetall
`define pp_3 0
`define pp_4 0
`define pp_5 0
`define pp_6 0
`define pp_7 0
`define pp_8 0
`define pp_9 0
`define pp_10 0
`define pp_11 0
`define pp_12 0
`define pp_13 (  pp_14  ,  pp_15  ,  pp_16  )  0
`define pp_17 0
`define pp_18 0
`define pp_19 0
`timescale 1ps / 1 ps `default_nettype `pp_12 `timescale 1ps / 1ps
module module_0 (
    input  id_1,
    input  id_2,
    output id_3
);
  assign id_2 = 1'h0;
  always @(posedge id_2) begin
    if (1'd0 - 1'b0) id_3 <= id_3;
  end
  always begin
    id_2 <= 1;
  end
  type_6(
      id_1, id_2, id_1
  );
  always @(1) begin
    SystemTFIdentifier('b0, id_2, !id_1, 1, 1'd0 << id_2 * 1, 1'h0, id_3, 1'b0);
  end
  logic id_5;
endmodule
