# AXI-Lite Example Master

Данный модуль реализует AXI-Lite Master для демонстрации работы с AXI-Lite интерфейсом на SystemVerilog. Позволяет осуществлять операции записи и чтения через стандартный AXI-Lite интерфейс.

## Содержание
- [Особенности](#Особенности)
- [Параметры](#Параметры)
- [Симуляция](#Симуляция)
- [Документация](#Документация)
- [Лицензия](#Лицензия)
- [Автор](#Автор)

## Особенности
- Поддержка стандартного AXI-Lite Master интерфейса.
- Операции записи и чтения через AXI-Lite.
- Настраиваемая ширина данных и адреса.
- Простой пользовательский интерфейс для управления транзакциями.

## Параметры
- `AXI_DATA_WIDTH` — ширина данных AXI-Lite (по умолчанию 32).
- `AXI_ADDR_WIDTH` — ширина адреса AXI-Lite (по умолчанию 32).

## Симуляция
Для симуляции используется `QuestaSim`. Убедитесь, что путь к исполняемому файлу `vsim` добавлен в файл `bashrc`.

Для запуска полной симуляции выполните команду:
```sh
make sim
```

Для очистки файлов, полученных при симуляции, выполните команду:
```sh
make clean
```

## Документация

### `axil_master`
Основной модуль AXI-Lite Master. Содержит конечные автоматы (FSM) для обработки операций записи и чтения через AXI-Lite интерфейс.

### `axil_if`
Интерфейс AXI-Lite для подключения к внешней шине.

### `axil_master_wrapper_sv`
Промежуточная оболочка на SystemVerilog для последующей обертки в Verilog.

### `axil_master_wrapper_v`
Оболочка на Verilog для удобного использования в блок дизайне (IP Integrator).

### `axil_master_tb`
Тестбенч для проверки работы модуля, включая генерацию AXI-Lite транзакций и эмуляцию AXI-Lite Slave.

### `pkg_tb`
Пакет с параметрами и вспомогательными классами для тестбенча, включая AXI-Lite Master и Slave классы.

## Лицензия
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](https://opensource.org/licenses/MIT)  
Проект распространяется под лицензией [MIT](LICENSE).

## Автор
- [Семёнов Максим](https://t.me/semenovmd) — FPGA Engineer