Classic Timing Analyzer report for register
Tue Nov 03 21:40:04 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                 ;
+------------------------------+-------+---------------+-------------+--------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From   ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 14.295 ns   ; SEL[1] ; ZF ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;        ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------+----+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 14.295 ns       ; SEL[1] ; ZF   ;
; N/A   ; None              ; 14.232 ns       ; SEL[0] ; ZF   ;
; N/A   ; None              ; 14.018 ns       ; SEL[1] ; F[7] ;
; N/A   ; None              ; 13.979 ns       ; SEL[1] ; OF   ;
; N/A   ; None              ; 13.955 ns       ; SEL[0] ; F[7] ;
; N/A   ; None              ; 13.916 ns       ; SEL[0] ; OF   ;
; N/A   ; None              ; 13.898 ns       ; SEL[1] ; F[5] ;
; N/A   ; None              ; 13.888 ns       ; SEL[1] ; SF   ;
; N/A   ; None              ; 13.835 ns       ; SEL[0] ; F[5] ;
; N/A   ; None              ; 13.825 ns       ; SEL[0] ; SF   ;
; N/A   ; None              ; 13.657 ns       ; SEL[1] ; F[2] ;
; N/A   ; None              ; 13.620 ns       ; SEL[1] ; F[4] ;
; N/A   ; None              ; 13.594 ns       ; SEL[0] ; F[2] ;
; N/A   ; None              ; 13.557 ns       ; SEL[0] ; F[4] ;
; N/A   ; None              ; 13.497 ns       ; SEL[1] ; F[6] ;
; N/A   ; None              ; 13.482 ns       ; SEL[1] ; F[0] ;
; N/A   ; None              ; 13.434 ns       ; SEL[0] ; F[6] ;
; N/A   ; None              ; 13.419 ns       ; SEL[0] ; F[0] ;
; N/A   ; None              ; 13.380 ns       ; SEL[1] ; F[1] ;
; N/A   ; None              ; 13.329 ns       ; SEL[1] ; CF   ;
; N/A   ; None              ; 13.317 ns       ; SEL[0] ; F[1] ;
; N/A   ; None              ; 13.266 ns       ; SEL[0] ; CF   ;
; N/A   ; None              ; 12.755 ns       ; a[0]   ; ZF   ;
; N/A   ; None              ; 12.565 ns       ; b[2]   ; ZF   ;
; N/A   ; None              ; 12.478 ns       ; a[0]   ; F[7] ;
; N/A   ; None              ; 12.439 ns       ; a[0]   ; OF   ;
; N/A   ; None              ; 12.358 ns       ; a[0]   ; F[5] ;
; N/A   ; None              ; 12.348 ns       ; a[0]   ; SF   ;
; N/A   ; None              ; 12.339 ns       ; b[3]   ; ZF   ;
; N/A   ; None              ; 12.288 ns       ; b[2]   ; F[7] ;
; N/A   ; None              ; 12.249 ns       ; b[2]   ; OF   ;
; N/A   ; None              ; 12.207 ns       ; a[3]   ; ZF   ;
; N/A   ; None              ; 12.168 ns       ; b[2]   ; F[5] ;
; N/A   ; None              ; 12.158 ns       ; b[2]   ; SF   ;
; N/A   ; None              ; 12.117 ns       ; a[0]   ; F[2] ;
; N/A   ; None              ; 12.090 ns       ; b[3]   ; F[7] ;
; N/A   ; None              ; 12.080 ns       ; a[0]   ; F[4] ;
; N/A   ; None              ; 12.051 ns       ; b[3]   ; OF   ;
; N/A   ; None              ; 11.970 ns       ; b[3]   ; F[5] ;
; N/A   ; None              ; 11.965 ns       ; a[3]   ; F[7] ;
; N/A   ; None              ; 11.960 ns       ; b[3]   ; SF   ;
; N/A   ; None              ; 11.957 ns       ; a[0]   ; F[6] ;
; N/A   ; None              ; 11.931 ns       ; b[1]   ; ZF   ;
; N/A   ; None              ; 11.926 ns       ; a[3]   ; OF   ;
; N/A   ; None              ; 11.907 ns       ; a[0]   ; F[0] ;
; N/A   ; None              ; 11.905 ns       ; b[2]   ; F[2] ;
; N/A   ; None              ; 11.890 ns       ; b[2]   ; F[4] ;
; N/A   ; None              ; 11.845 ns       ; a[3]   ; F[5] ;
; N/A   ; None              ; 11.840 ns       ; a[0]   ; F[1] ;
; N/A   ; None              ; 11.835 ns       ; a[3]   ; SF   ;
; N/A   ; None              ; 11.789 ns       ; a[0]   ; CF   ;
; N/A   ; None              ; 11.767 ns       ; b[2]   ; F[6] ;
; N/A   ; None              ; 11.752 ns       ; a[6]   ; ZF   ;
; N/A   ; None              ; 11.692 ns       ; b[3]   ; F[4] ;
; N/A   ; None              ; 11.654 ns       ; b[1]   ; F[7] ;
; N/A   ; None              ; 11.615 ns       ; b[1]   ; OF   ;
; N/A   ; None              ; 11.603 ns       ; a[6]   ; F[7] ;
; N/A   ; None              ; 11.599 ns       ; b[2]   ; CF   ;
; N/A   ; None              ; 11.569 ns       ; b[3]   ; F[6] ;
; N/A   ; None              ; 11.567 ns       ; a[3]   ; F[4] ;
; N/A   ; None              ; 11.564 ns       ; a[6]   ; OF   ;
; N/A   ; None              ; 11.534 ns       ; b[1]   ; F[5] ;
; N/A   ; None              ; 11.530 ns       ; b[0]   ; ZF   ;
; N/A   ; None              ; 11.524 ns       ; b[1]   ; SF   ;
; N/A   ; None              ; 11.520 ns       ; SEL[1] ; F[3] ;
; N/A   ; None              ; 11.510 ns       ; b[7]   ; ZF   ;
; N/A   ; None              ; 11.492 ns       ; a[5]   ; ZF   ;
; N/A   ; None              ; 11.487 ns       ; a[1]   ; ZF   ;
; N/A   ; None              ; 11.473 ns       ; a[6]   ; SF   ;
; N/A   ; None              ; 11.470 ns       ; a[2]   ; ZF   ;
; N/A   ; None              ; 11.457 ns       ; SEL[0] ; F[3] ;
; N/A   ; None              ; 11.444 ns       ; a[3]   ; F[6] ;
; N/A   ; None              ; 11.427 ns       ; b[4]   ; ZF   ;
; N/A   ; None              ; 11.401 ns       ; b[3]   ; CF   ;
; N/A   ; None              ; 11.361 ns       ; b[7]   ; F[7] ;
; N/A   ; None              ; 11.343 ns       ; a[5]   ; F[7] ;
; N/A   ; None              ; 11.322 ns       ; b[7]   ; OF   ;
; N/A   ; None              ; 11.308 ns       ; b[6]   ; ZF   ;
; N/A   ; None              ; 11.304 ns       ; a[5]   ; OF   ;
; N/A   ; None              ; 11.293 ns       ; b[1]   ; F[2] ;
; N/A   ; None              ; 11.278 ns       ; b[4]   ; F[7] ;
; N/A   ; None              ; 11.276 ns       ; a[3]   ; CF   ;
; N/A   ; None              ; 11.256 ns       ; b[1]   ; F[4] ;
; N/A   ; None              ; 11.253 ns       ; b[0]   ; F[7] ;
; N/A   ; None              ; 11.239 ns       ; b[4]   ; OF   ;
; N/A   ; None              ; 11.231 ns       ; b[7]   ; SF   ;
; N/A   ; None              ; 11.214 ns       ; b[0]   ; OF   ;
; N/A   ; None              ; 11.213 ns       ; a[5]   ; SF   ;
; N/A   ; None              ; 11.210 ns       ; a[1]   ; F[7] ;
; N/A   ; None              ; 11.195 ns       ; a[5]   ; F[5] ;
; N/A   ; None              ; 11.193 ns       ; a[2]   ; F[7] ;
; N/A   ; None              ; 11.171 ns       ; a[1]   ; OF   ;
; N/A   ; None              ; 11.159 ns       ; b[6]   ; F[7] ;
; N/A   ; None              ; 11.158 ns       ; b[4]   ; F[5] ;
; N/A   ; None              ; 11.154 ns       ; a[2]   ; OF   ;
; N/A   ; None              ; 11.148 ns       ; b[4]   ; SF   ;
; N/A   ; None              ; 11.133 ns       ; b[0]   ; F[5] ;
; N/A   ; None              ; 11.133 ns       ; b[1]   ; F[6] ;
; N/A   ; None              ; 11.123 ns       ; b[0]   ; SF   ;
; N/A   ; None              ; 11.120 ns       ; b[6]   ; OF   ;
; N/A   ; None              ; 11.105 ns       ; b[5]   ; ZF   ;
; N/A   ; None              ; 11.090 ns       ; a[1]   ; F[5] ;
; N/A   ; None              ; 11.087 ns       ; a[6]   ; F[6] ;
; N/A   ; None              ; 11.080 ns       ; a[1]   ; SF   ;
; N/A   ; None              ; 11.073 ns       ; a[2]   ; F[5] ;
; N/A   ; None              ; 11.067 ns       ; a[7]   ; ZF   ;
; N/A   ; None              ; 11.063 ns       ; a[2]   ; SF   ;
; N/A   ; None              ; 11.029 ns       ; b[6]   ; SF   ;
; N/A   ; None              ; 10.994 ns       ; b[1]   ; F[1] ;
; N/A   ; None              ; 10.977 ns       ; a[4]   ; ZF   ;
; N/A   ; None              ; 10.965 ns       ; b[1]   ; CF   ;
; N/A   ; None              ; 10.956 ns       ; b[5]   ; F[7] ;
; N/A   ; None              ; 10.918 ns       ; a[7]   ; F[7] ;
; N/A   ; None              ; 10.917 ns       ; b[5]   ; OF   ;
; N/A   ; None              ; 10.914 ns       ; a[6]   ; CF   ;
; N/A   ; None              ; 10.892 ns       ; b[0]   ; F[2] ;
; N/A   ; None              ; 10.879 ns       ; a[7]   ; OF   ;
; N/A   ; None              ; 10.855 ns       ; b[0]   ; F[4] ;
; N/A   ; None              ; 10.849 ns       ; a[1]   ; F[2] ;
; N/A   ; None              ; 10.845 ns       ; b[4]   ; F[4] ;
; N/A   ; None              ; 10.828 ns       ; a[4]   ; F[7] ;
; N/A   ; None              ; 10.826 ns       ; b[5]   ; SF   ;
; N/A   ; None              ; 10.822 ns       ; a[5]   ; F[6] ;
; N/A   ; None              ; 10.812 ns       ; a[1]   ; F[4] ;
; N/A   ; None              ; 10.804 ns       ; a[2]   ; F[2] ;
; N/A   ; None              ; 10.801 ns       ; b[5]   ; F[5] ;
; N/A   ; None              ; 10.795 ns       ; a[2]   ; F[4] ;
; N/A   ; None              ; 10.789 ns       ; a[4]   ; OF   ;
; N/A   ; None              ; 10.788 ns       ; a[7]   ; SF   ;
; N/A   ; None              ; 10.757 ns       ; b[4]   ; F[6] ;
; N/A   ; None              ; 10.732 ns       ; b[0]   ; F[6] ;
; N/A   ; None              ; 10.708 ns       ; a[4]   ; F[5] ;
; N/A   ; None              ; 10.707 ns       ; b[7]   ; CF   ;
; N/A   ; None              ; 10.698 ns       ; a[4]   ; SF   ;
; N/A   ; None              ; 10.693 ns       ; b[0]   ; F[0] ;
; N/A   ; None              ; 10.689 ns       ; a[1]   ; F[6] ;
; N/A   ; None              ; 10.672 ns       ; a[2]   ; F[6] ;
; N/A   ; None              ; 10.654 ns       ; a[5]   ; CF   ;
; N/A   ; None              ; 10.630 ns       ; b[6]   ; F[6] ;
; N/A   ; None              ; 10.615 ns       ; b[0]   ; F[1] ;
; N/A   ; None              ; 10.589 ns       ; b[4]   ; CF   ;
; N/A   ; None              ; 10.564 ns       ; b[0]   ; CF   ;
; N/A   ; None              ; 10.544 ns       ; a[1]   ; F[1] ;
; N/A   ; None              ; 10.521 ns       ; a[1]   ; CF   ;
; N/A   ; None              ; 10.504 ns       ; a[2]   ; CF   ;
; N/A   ; None              ; 10.470 ns       ; b[6]   ; CF   ;
; N/A   ; None              ; 10.435 ns       ; b[5]   ; F[6] ;
; N/A   ; None              ; 10.402 ns       ; a[4]   ; F[4] ;
; N/A   ; None              ; 10.307 ns       ; a[4]   ; F[6] ;
; N/A   ; None              ; 10.267 ns       ; b[5]   ; CF   ;
; N/A   ; None              ; 10.257 ns       ; a[7]   ; CF   ;
; N/A   ; None              ; 10.139 ns       ; a[4]   ; CF   ;
; N/A   ; None              ; 9.980 ns        ; a[0]   ; F[3] ;
; N/A   ; None              ; 9.790 ns        ; b[2]   ; F[3] ;
; N/A   ; None              ; 9.564 ns        ; b[3]   ; F[3] ;
; N/A   ; None              ; 9.432 ns        ; a[3]   ; F[3] ;
; N/A   ; None              ; 9.156 ns        ; b[1]   ; F[3] ;
; N/A   ; None              ; 8.755 ns        ; b[0]   ; F[3] ;
; N/A   ; None              ; 8.712 ns        ; a[1]   ; F[3] ;
; N/A   ; None              ; 8.695 ns        ; a[2]   ; F[3] ;
+-------+-------------------+-----------------+--------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 03 21:40:04 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off register -c register --timing_analysis_only
Info: Longest tpd from source pin "SEL[1]" to destination pin "ZF" is 14.295 ns
    Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AB7; Fanout = 11; PIN Node = 'SEL[1]'
    Info: 2: + IC(4.334 ns) + CELL(0.228 ns) = 5.419 ns; Loc. = LCCOMB_X27_Y11_N16; Fanout = 19; COMB Node = 'inst3'
    Info: 3: + IC(1.844 ns) + CELL(0.516 ns) = 7.779 ns; Loc. = LCCOMB_X38_Y1_N0; Fanout = 2; COMB Node = 'lpm_add_sub0:inst|lpm_add_sub:lpm_add_sub_component|add_sub_pnh:auto_generated|add_sub_cella[0]~2'
    Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 7.814 ns; Loc. = LCCOMB_X38_Y1_N2; Fanout = 2; COMB Node = 'lpm_add_sub0:inst|lpm_add_sub:lpm_add_sub_component|add_sub_pnh:auto_generated|add_sub_cella[0]~COUT'
    Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 7.849 ns; Loc. = LCCOMB_X38_Y1_N4; Fanout = 2; COMB Node = 'lpm_add_sub0:inst|lpm_add_sub:lpm_add_sub_component|add_sub_pnh:auto_generated|add_sub_cella[1]~COUT'
    Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 7.884 ns; Loc. = LCCOMB_X38_Y1_N6; Fanout = 2; COMB Node = 'lpm_add_sub0:inst|lpm_add_sub:lpm_add_sub_component|add_sub_pnh:auto_generated|add_sub_cella[2]~COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.125 ns) = 8.009 ns; Loc. = LCCOMB_X38_Y1_N8; Fanout = 1; COMB Node = 'lpm_add_sub0:inst|lpm_add_sub:lpm_add_sub_component|add_sub_pnh:auto_generated|result[3]'
    Info: 8: + IC(0.260 ns) + CELL(0.225 ns) = 8.494 ns; Loc. = LCCOMB_X38_Y1_N30; Fanout = 2; COMB Node = 'lpm_mux0:inst4|lpm_mux:lpm_mux_component|mux_1oc:auto_generated|l2_w3_n0_mux_dataout~0'
    Info: 9: + IC(2.023 ns) + CELL(0.378 ns) = 10.895 ns; Loc. = LCCOMB_X27_Y11_N0; Fanout = 1; COMB Node = 'inst7'
    Info: 10: + IC(1.418 ns) + CELL(1.982 ns) = 14.295 ns; Loc. = PIN_AA7; Fanout = 0; PIN Node = 'ZF'
    Info: Total cell delay = 4.416 ns ( 30.89 % )
    Info: Total interconnect delay = 9.879 ns ( 69.11 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 216 megabytes
    Info: Processing ended: Tue Nov 03 21:40:05 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


