m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/simulation/modelsim
vadder
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1684043928
!i10b 1
!s100 Caa>kJ`I6LX1faXO<gI8F0
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
IYE^eIhR?3il67XDYEfJnP2
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
Z5 w1683666560
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/adder.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/adder.sv
!i122 20
Z6 L0 1 4
Z7 OV;L;2020.1;71
r1
!s85 0
31
Z8 !s108 1684043928.000000
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/adder.sv|
!i113 1
Z9 o-sv -work work
Z10 !s92 -sv -work work {+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture}
Z11 tCvgOpt 0
vALU
R1
Z12 !s110 1684043927
!i10b 1
!s100 V9XWn24bXzT0ED8m7ToSh2
R3
ITAiGN_>3b5kMBIfeAA<Vk0
R4
S1
R0
Z13 w1683956333
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALU.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALU.sv
!i122 5
Z14 L0 1 19
R7
r1
!s85 0
31
Z15 !s108 1684043926.000000
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALU.sv|
!i113 1
R9
R10
R11
n@a@l@u
valuControl
R1
R12
!i10b 1
!s100 ?]=V]:k`b8]KDQSaZiik@1
R3
IIEU4iz:lhPn?cIRO>YGeC1
R4
S1
R0
w1684043870
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/aluControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/aluControl.sv
!i122 15
Z16 L0 1 9
R7
r1
!s85 0
31
Z17 !s108 1684043927.000000
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/aluControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/aluControl.sv|
!i113 1
R9
R10
R11
nalu@control
vALUMux
R1
Z18 !s110 1684043929
!i10b 1
!s100 DEG[Wz73IF?g^SS5Rg1]l1
R3
I=4L3D3DIB:LP8`La4gm0n2
R4
S1
R0
R13
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALUMux.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALUMux.sv
!i122 32
L0 1 14
R7
r1
!s85 0
31
Z19 !s108 1684043929.000000
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALUMux.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/ALUMux.sv|
!i113 1
R9
R10
R11
n@a@l@u@mux
vbranchFlagControl
R1
R12
!i10b 1
!s100 _G9gRk4<GlgM?CgnZflW[1
R3
IHdZ:PM2>aJK>3S[b0Y68z2
R4
S1
R0
w1682708370
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchFlagControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchFlagControl.sv
!i122 13
R6
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchFlagControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchFlagControl.sv|
!i113 1
R9
R10
R11
nbranch@flag@control
vbranchTaken
R1
R2
!i10b 1
!s100 ^cnWg_5]M1[ENEHK4]Ki40
R3
I8h8L@N4o0jI`TA5mbLAXz1
R4
S1
R0
Z20 w1683740975
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchTaken.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchTaken.sv
!i122 27
Z21 L0 1 17
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchTaken.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/branchTaken.sv|
!i113 1
R9
R10
R11
nbranch@taken
vbuffer
R1
R12
!i10b 1
!s100 D[H58PP[Ba2:4cK6[6f^?3
R3
I^oR5b7El2KJW^VEfIS2z_1
R4
S1
R0
Z22 w1683956346
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/buffer.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/buffer.sv
!i122 6
Z23 L0 1 15
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/buffer.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/buffer.sv|
!i113 1
R9
R10
R11
vchipSet
R1
R2
!i10b 1
!s100 eUc;KbQn_SI=1g[8UA4Kc1
R3
INTAoOP;2m986OmPNfW_kO0
R4
S1
R0
R22
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/chipSet.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/chipSet.sv
!i122 29
L0 1 11
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/chipSet.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/chipSet.sv|
!i113 1
R9
R10
R11
nchip@set
vcontrolUnit
R1
R12
!i10b 1
!s100 b^0QC:ST5Mm2JdMmA2Q4H3
R3
IX@VoYcOA>]PcaCn^XA4dT1
R4
S1
R0
R20
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/controlUnit.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/controlUnit.sv
!i122 11
R21
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/controlUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/controlUnit.sv|
!i113 1
R9
R10
R11
ncontrol@unit
vdataMemory
R1
R18
!i10b 1
!s100 m?z<7l`2ZcXUQ]n0RF?ZR2
R3
IDDU_2b3z>jk>oE^gz2@gV3
R4
S1
R0
R22
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/dataMemory.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/dataMemory.sv
!i122 30
L0 1 23
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/dataMemory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/dataMemory.sv|
!i113 1
R9
R10
R11
ndata@memory
vexec
R1
DXx4 work 12 exec_sv_unit 0 22 e[bQYQ:EXgH5zcjQh]e9K1
R2
R4
r1
!s85 0
!i10b 1
!s100 ^Zke4Ok=m;Ui]Pi:eKM5g3
IIQiBS=`=P4XZ:Jj=PF6UW1
!s105 exec_sv_unit
S1
R0
Z24 w1684039438
Z25 8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/exec.sv
Z26 FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/exec.sv
!i122 24
L0 2 58
R7
31
R8
Z27 !s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/exec.sv|
Z28 !s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/exec.sv|
!i113 1
R9
R10
R11
Xexec_sv_unit
R1
R2
Ve[bQYQ:EXgH5zcjQh]e9K1
r1
!s85 0
!i10b 1
!s100 Lf>QZicK@n=aYOEUNIA_V2
Ie[bQYQ:EXgH5zcjQh]e9K1
!i103 1
S1
R0
R24
R25
R26
!i122 24
Z29 L0 1 0
R7
31
R8
R27
R28
!i113 1
R9
R10
R11
vhazardUnit
R1
R2
!i10b 1
!s100 GL70MiWIFmWRYDlR697GK3
R3
I2Lf2FPHcCKfz2D@_AWj6h3
R4
S1
R0
w1684041315
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv
!i122 25
L0 1 33
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/hazardUnit.sv|
!i113 1
R9
R10
R11
nhazard@unit
vimmSrcControl
R1
R12
!i10b 1
!s100 VUQ65XWd=GP:AWeh@J=C`1
R3
I2h9P=a0JZz0Vf:XSaL1aN3
R4
S1
R0
R5
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/immSrcControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/immSrcControl.sv
!i122 12
R6
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/immSrcControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/immSrcControl.sv|
!i113 1
R9
R10
R11
nimm@src@control
vinstructionDecode
R1
R12
!i10b 1
!s100 `RMF^SF4nEFhkg0oI9QC80
R3
I^aE;FdKUC6NhZfmoTO>3g3
R4
S1
R0
w1684031477
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionDecode.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionDecode.sv
!i122 7
L0 1 55
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionDecode.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionDecode.sv|
!i113 1
R9
R10
R11
ninstruction@decode
vinstructionFetch
R1
R2
!i10b 1
!s100 63@IbCj]eoBF4RXBKhLWS0
R3
INP>BK@5=H<d@AKcT4W4Wf1
R4
S1
R0
w1684030469
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionFetch.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionFetch.sv
!i122 19
L0 1 13
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionFetch.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionFetch.sv|
!i113 1
R9
R10
R11
ninstruction@fetch
vinstructionMemory
R1
R18
!i10b 1
!s100 @dNal;VKbR^;^>25lY>XH3
R3
I0IejBeJgIBPCS@mO<2OHo3
R4
S1
R0
R5
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionMemory.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionMemory.sv
!i122 33
R14
R7
r1
!s85 0
31
R19
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionMemory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/instructionMemory.sv|
!i113 1
R9
R10
R11
ninstruction@memory
vIOMemory
R1
R2
!i10b 1
!s100 7?Y_EmYB]zZV6gZ42G]nH3
R3
Im3Q:zNaR:MJAVY?HW^i4e3
R4
S1
R0
R22
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/IOMemory.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/IOMemory.sv
!i122 28
L0 1 26
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/IOMemory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/IOMemory.sv|
!i113 1
R9
R10
R11
n@i@o@memory
vmainMemory
Z30 !s110 1684043926
!i10b 1
!s100 SDPNG_e7ZMTo]Dka12c?@0
R3
Ik9T[YQBQfV8f@UFB7iNF>3
R4
R0
w1684036234
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v
!i122 0
L0 40 91
R7
r1
!s85 0
31
R15
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v|
!i113 1
o-vlog01compat -work work
!s92 -vlog01compat -work work {+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture}
R11
nmain@memory
vmemoryStage
R1
R18
!i10b 1
!s100 gnG]UnhmQEg2O]Ya?n3gi3
R3
ISIBzkfN7@9MOLk2;H<<h;0
R4
S1
R0
w1684017739
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memoryStage.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memoryStage.sv
!i122 31
R23
R7
r1
!s85 0
31
R19
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memoryStage.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memoryStage.sv|
!i113 1
R9
R10
R11
nmemory@stage
vmemToRegControl
R1
R12
!i10b 1
!s100 NT>HHIJO9GiK9E2Q:Vo1W3
R3
I^<=GggHC<eGn^UnNRC?^:2
R4
S1
R0
R5
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memToRegControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memToRegControl.sv
!i122 17
R16
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memToRegControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memToRegControl.sv|
!i113 1
R9
R10
R11
nmem@to@reg@control
vmemWriteControl
R1
R12
!i10b 1
!s100 cVgL;iUFDaX:F8<WIhCC60
R3
IG6_`Q0l`62Dae?l`E6TJI3
R4
S1
R0
R5
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memWriteControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memWriteControl.sv
!i122 16
Z31 L0 1 8
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memWriteControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/memWriteControl.sv|
!i113 1
R9
R10
R11
nmem@write@control
vMux
R1
R30
!i10b 1
!s100 ]?n>@hh5SKN`ebKJljZbT2
R3
I<3[43VljVaXTSlLO;cV@C3
R4
S1
R0
Z32 w1683740969
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Mux.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Mux.sv
!i122 4
L0 1 40
R7
r1
!s85 0
31
R15
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Mux.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Mux.sv|
!i113 1
R9
R10
R11
n@mux
vmux21
R1
R12
!i10b 1
!s100 DF<Ci9DnJb2_87SfOaRJi1
R3
IfJN>f:XYVolVY6]2RKG673
R4
S1
R0
w1682741722
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux21.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux21.sv
!i122 8
R16
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux21.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux21.sv|
!i113 1
R9
R10
R11
vmux41
R1
R2
!i10b 1
!s100 _Me6:JXjfA6n6LI`E>6ek1
R3
I1?3[oiMYPiBj1n<2ClgRZ3
R4
S1
R0
w1682741699
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux41.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux41.sv
!i122 18
R23
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux41.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mux41.sv|
!i113 1
R9
R10
R11
vOperator
R1
R30
!i10b 1
!s100 GTV^hAd;?GmNOQT^CRAXG0
R3
ImIO?70fQR=<WcYbVKE3?V2
R4
S1
R0
R32
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Operator.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Operator.sv
!i122 3
L0 1 34
R7
r1
!s85 0
31
R15
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Operator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/Operator.sv|
!i113 1
R9
R10
R11
n@operator
voperatorsALUMux
R1
R12
!i10b 1
!s100 N_No[?0E1cXD4>S@^`^;?2
R3
I8S<5BZcBIH0h0GIE:hkDJ0
R4
S1
R0
w1684015991
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/operatorsAluMux.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/operatorsAluMux.sv
!i122 14
L0 1 12
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/operatorsAluMux.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/operatorsAluMux.sv|
!i113 1
R9
R10
R11
noperators@a@l@u@mux
vpcUpdate
R1
R2
!i10b 1
!s100 9ZO?^Z[P@=gU8[MHC9LcO0
R3
ISINJa<SbCedR2OHRa3TG>0
R4
S1
R0
w1684000268
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/pcUpdate.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/pcUpdate.sv
!i122 21
Z33 L0 1 10
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/pcUpdate.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/pcUpdate.sv|
!i113 1
R9
R10
R11
npc@update
vprocessor
R1
DXx4 work 17 processor_sv_unit 0 22 5C6PEJ>]5jICDoMciDJ9n2
R18
R4
r1
!s85 0
!i10b 1
!s100 d:WPh<RVe2ZJi?74RI@;:2
IOR[SOXZH_N;B]2<EVA8d`2
!s105 processor_sv_unit
S1
R0
Z34 w1684037756
Z35 8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor.sv
Z36 FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor.sv
!i122 34
L0 6 245
R7
31
R19
Z37 !s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor.sv|
Z38 !s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor.sv|
!i113 1
R9
R10
R11
Xprocessor_sv_unit
R1
R18
V5C6PEJ>]5jICDoMciDJ9n2
r1
!s85 0
!i10b 1
!s100 Sj:6=`JYO1ni^Q<Cac>Cg1
I5C6PEJ>]5jICDoMciDJ9n2
!i103 1
S1
R0
R34
R35
R36
!i122 34
R29
R7
31
R19
R37
R38
!i113 1
R9
R10
R11
vprocessor_tb
R1
R18
!i10b 1
!s100 k4@M:Zcj0GglmlR2XTAkl0
R3
IbnX1bM?]0i`m9OIG`z9^d3
R4
S1
R0
w1684042616
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor_tb.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor_tb.sv
!i122 35
L0 2 33
R7
r1
!s85 0
31
R19
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/processor_tb.sv|
!i113 1
R9
R10
R11
vregisterBank
R1
R12
!i10b 1
!s100 k_XCFJLf[QILW`LgX]QGC3
R3
Ia61hobRK42eHdjPAY:0800
R4
S1
R0
R22
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/registerBank.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/registerBank.sv
!i122 9
L0 1 25
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/registerBank.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/registerBank.sv|
!i113 1
R9
R10
R11
nregister@bank
vregWriteControl
R1
R2
!i10b 1
!s100 Z7ld]35_B0nk[9IVZ[e==0
R3
I`nGC6k^R@`NgO;Uk^:C]A2
R4
S1
R0
R5
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/regWriteControl.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/regWriteControl.sv
!i122 22
R31
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/regWriteControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/regWriteControl.sv|
!i113 1
R9
R10
R11
nreg@write@control
vresetModule
R1
R2
!i10b 1
!s100 :3hVjOHde9g:8mWX8=`8g1
R3
IYFCzIFCmLM4G6^D;P1TC^2
R4
S1
R0
w1684030828
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/resetModule.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/resetModule.sv
!i122 26
R16
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/resetModule.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/resetModule.sv|
!i113 1
R9
R10
R11
nreset@module
vSetFlags
R1
R30
!i10b 1
!s100 94ZIWaOY7L^6Yl79]:EV]2
R3
IR>TQUB;5S?fAW2NC@E:Io2
R4
S1
R0
w1683666555
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/SetFlags.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/SetFlags.sv
!i122 2
L0 1 32
R7
r1
!s85 0
31
R15
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/SetFlags.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/SetFlags.sv|
!i113 1
R9
R10
R11
n@set@flags
vsignExtend
R1
R12
!i10b 1
!s100 I5NCGK<H3eDHZg`C`_aWP2
R3
I7`UWNH[=^NhS18[@O0d:U0
R4
S1
R0
w1682622630
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/signExtend.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/signExtend.sv
!i122 10
L0 1 5
R7
r1
!s85 0
31
R17
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/signExtend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/signExtend.sv|
!i113 1
R9
R10
R11
nsign@extend
vwriteBack
R1
R2
!i10b 1
!s100 YJ`?UGEaDQ_OZ1j7kbjkT1
R3
Ig7La:=DU_X<MoGFI][UG40
R4
S1
R0
w1684042273
8D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/writeBack.sv
FD:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/writeBack.sv
!i122 23
R33
R7
r1
!s85 0
31
R8
!s107 D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/writeBack.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/TEC/Primer Semestre 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/writeBack.sv|
!i113 1
R9
R10
R11
nwrite@back
