# 介绍概述

> make是一个命令工具，是一个解释makefile中指令的命令工具

## Makefile的文件名

默认的情况下，make命令会在当前目录下按顺序找寻下面几种文件，并解释这个文件

- "GNUmakefile"
- "makefile"
- "Makefile"

大多数的make都支持"makefile"和"Makefile"这两种默认文件名，推荐使用"Makefile" 这个文件名。

当然也可以使用别的文件名来书写Makefile，比如："Make.Linux"，"Make.Solaris"等，但是需要指定Makefile，可以使用如下两种方式

1. 使用make的参数 `-f` 或`--file` 指定Makefile

   ```bash
   # 使用 -f
   make -f Make.Linux
   # 使用 --file
   make --file Make.AIX 
   ```
   如果在make的命令行是，你不只一次地使用了 `-f`参数，那么，所有指定的makefile将会被连在一起传递给make执行。

2. 使用make 的关键字 `include` 嵌套Makefile

   ```makefile
   include Make.var
   ```

## Makefile里有什么?

Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。

1. **显式规则**：

   显式规则说明了如何生成一个或多个目标文件。这是由Makefile的书写者明显指出要生成的文件、文件的依赖文件和生成的命令。

2. **隐晦规则**：

   由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较简略地书写Makefile，这是由make所支持的。

3. **变量的定义**：

   在Makefile中我们要定义一系列的变量，变量一般都是字符串，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。

4. **文件指示**：

   其包括了三个部分

   - 一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；
   - 一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译`#if`一样；
   - 还有就是定义一个多行的命令。有关这一部分的内容，我会在后续的部分中讲述。

5. **注释**：

   Makefile和UNIX的Shell脚本一样中只有行注释，`#`字符，如果要使用 `#`字符，可以用反斜杠进行 转义，如： `\#` 。

> **注意**
>
> 在Makefile中的命令，必须要以 `Tab` 键开始

## make的工作方式

GNU的make工作时的执行步骤如下：（想来其它的make也是类似）
- 第一阶段
  1. 读入所有的Makefile。
  2. 读入被include的其它Makefile。
  3. 初始化文件中的变量。
  4. 推导隐晦规则，并分析所有规则。
  5. 为所有的目标文件创建依赖关系链。
- 第二阶段
  6. 根据依赖关系，决定哪些目标要重新生成。
  7. 执行生成命令。

第一个阶段中，如果定义的变量被使用了，那么make会把其展开在使用的位置。但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。

## 一个示例

3个h头文件和8个c源文件

``` makefile
edit : main.o kbd.o command.o display.o \
        insert.o search.o files.o utils.o
    cc -o edit main.o kbd.o command.o display.o insert.o search.o files.o utils.o

main.o : main.c defs.h
    cc -c main.c

kbd.o : kbd.c defs.h command.h
    cc -c kbd.c

command.o : command.c defs.h command.h
    cc -c command.c

display.o : display.c defs.h buffer.h
    cc -c display.c

insert.o : insert.c defs.h buffer.h
    cc -c insert.c

search.o : search.c defs.h buffer.h
    cc -c search.c

files.o : files.c defs.h buffer.h command.h
    cc -c files.c

utils.o : utils.c defs.h
    cc -c utils.c

clean :
    rm edit main.o kbd.o command.o display.o insert.o search.o files.o utils.o
```

>反斜杠 `\`是换行符的意思。

### 示例makefile说明
在这个makefile中，目标文件（target）包含：执行文件edit 和 中间目标文件（`*.o` ），依赖文件（prerequisites）就是冒号后面的那些 `.c` 文件和 `.h`文件。每一个 `.o` 文件都有 一组依赖文件，而这些 `.o` 文件又是执行文件`edit` 的依赖文件。

依赖关系的实质就是说明了目标文件是由哪些文件生成的。在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个`Tab` 键作为开头。

make并不管命令是怎么工作的，他只管执行所定义的命令。make会比较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的日期要新，或者target不存在的话，那么make就会执行后续定义的命令。

这里要说明一点的是， `clean`不是一个文件，它是一个伪目标，有点像c语言中的label一样，其冒号后什么也没有，那么make就不会自动去找它的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个label的名字。这样的方法非常有用，我们可以在一个makefile中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份，等等。

### 示例make工作流程

1. make 会在当前目录下找名字叫"Makefile"或"makefile"的文件，使用`-f`或者`--file`参数时除外。
2. 如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到"edit"这个文件，并把这个文件作为最终的目标文件。
3. 如果edit文件不存在，或是edit所依赖的后面的 `.o` 文件的文件修改时间要比 `edit` 这个文件新，那么，他就会执行后面所定义的命令来生成 `edit` 这个文件。
4. 如果 `edit` 所依赖的 `.o` 文件也不存在，那么make会在当前文件中找目标为 `.o` 文件的依赖性，如果找到则再根据那一个规则生成 `.o` 文件。
5. 于是make会基于`.c`文件生成 `.o` 文件，然后再用`.o` 文件生成 make 的终极目标 `edit` 。

这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理。make只管文件的依赖性，即如果找了依赖关系之后，冒号后面的文件还是不在，那么就退出并报错。

通过上述分析，我们知道像clean这种没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要make执行。即命令`make clean` ，以此来清除所有 的目标文件，以便重编译。

于是在我们编程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如`file.c` ， 那么根据我们的依赖性，我们的目标 `file.o`会被重编译（也就是在这个依性关系后面所定义的命令）， 于是 `file.o`的文件也是最新的啦，于是 `file.o` 的文件修改时间要比 `edit` 要新，所以`edit` 也会被重新链接了（详见 `edit` 目标文件后定义的命令）。

而如果我们改变了 `command.h` ，那么， `kdb.o` 、 `command.o` 和`files.o` 都 会被重编译，并且， `edit` 会被重链接。

### 示例makefile使用变量

在上面的例子中，先让我们看看edit的规则：

``` makefile
edit : main.o kbd.o command.o display.o insert.o search.o files.o utils.o
    cc -o edit main.o kbd.o command.o display.o insert.o search.o files.o utils.o
```

可以看到 `.o` 文件的字符串被重复了两次，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。

我们声明一个变量 `objects` 定义在Makefile的开始位置

``` makefile
objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o
```

使用变量 `$(objects)`，改良版makefile如下：

``` makefile
objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o

edit : $(objects)
    cc -o edit $(objects)
main.o : main.c defs.h
    cc -c main.c
kbd.o : kbd.c defs.h command.h
    cc -c kbd.c
command.o : command.c defs.h command.h
    cc -c command.c
display.o : display.c defs.h buffer.h
    cc -c display.c
insert.o : insert.c defs.h buffer.h
    cc -c insert.c
search.o : search.c defs.h buffer.h
    cc -c search.c
files.o : files.c defs.h buffer.h command.h
    cc -c files.c
utils.o : utils.c defs.h
    cc -c utils.c
clean :
    rm edit $(objects)
```

### 让make自动推导makefile

GNU的make可以自动推导文件以及文件依赖关系后面的命令，因此就没必要在每一个`.o`文件后都写上 `cc` 的命令，因为make会自动识别并自己推导命令。

只要make看到一个 `.o` 文件，它就会自动的把 `.c`文件加在依赖关系中，如果make找到一个 `whatever.o` ，那么 `whatever.c`就会是 `whatever.o` 的依赖文件，并且 `cc -c whatever.c`也会被推导出来。

再次改良版Makefile如下：

``` makefile
objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o

edit : $(objects)
    cc -o edit $(objects)

main.o : defs.h
kbd.o : defs.h command.h
command.o : defs.h command.h
display.o : defs.h buffer.h
insert.o : defs.h buffer.h
search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h
utils.o : defs.h

.PHONY : clean
clean :
    rm edit $(objects)
```

这种方法是make的 **"隐晦规则"**，上面文件内容中`.PHONY` 表示 `clean`是个伪目标文件，避免与文件名为`clean`的文件冲突。

### 另类风格的makefiles

make可以自动推导命令，此处将重复的 `.h`收拢起来，再次改良版makefile如下：

``` makefile
objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o

edit : $(objects)
    cc -o edit $(objects)

$(objects) : defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o : buffer.h

.PHONY : clean
clean :
    rm edit $(objects)
```

这种风格让Makefile变得很简单，但是**文件依赖关系就显得有点凌乱**了，鱼和熊掌不可兼得，不推荐该种风格。



### 清空目标文件的规则

每个Makefile中都应该写一个清空目标文件（ `.o`和执行文件）的规则，这不仅便于重编译，也很利于保持文件的清洁，一般的风格都是：

``` makefile
clean:
    rm edit $(objects)
```

更为稳健的做法是：

``` makefile
.PHONY : clean
clean :
    -rm edit $(objects)
```

- `.PHONY` 表示 `clean` 是一个"伪目标"。
- `rm`命令前面加了一个小减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。
- `clean`的规则不要放在文件的开头，不然，这就会变成make的默认目标。一般情况下clean从来都是放在文件的最后"