# Arquitectura de Computadoras - Trabajos Pr√°cticos

Este repositorio contiene los **Trabajos Pr√°cticos (TPs)** de la materia **Arquitectura de Computadoras**, realizados en **Verilog** e implementados con la placa **FPGA Basys3 (Artix-7)**.  

El objetivo es implementar diferentes dise√±os digitales, partiendo de una **ALU** b√°sica hasta llegar a proyectos m√°s complejos como **m√°quinas de estado** y otros sistemas secuenciales.

---

## üìÇ Estructura del Repositorio

Cada TP tiene su propia carpeta con los m√≥dulos correspondientes:


Dentro de cada carpeta se incluyen:
- **C√≥digo fuente** en Verilog (`.v`).
- **Testbench** en Verilog (`.v`)
- **Constraints** de pines (`.xdc`) para la Basys3.
- **Informes** o reportes relevantes.
- Archivos de proyecto de Vivado (`.xpr`) est√°n ignorados en el repositorio.

---

## üß© Trabajos Pr√°cticos

### TP1 - ALU
Se implement√≥ una **Unidad Aritm√©tica-L√≥gica (ALU)** simple, organizada en tres m√≥dulos principales:

- `data_module.v` ‚Üí Define la entrada de datos (operandos y opcode a utilizar).  
- `alu.v` ‚Üí Contiene la l√≥gica de operaciones (suma, resta, AND, OR, etc.).  
- `top_module.v` ‚Üí M√≥dulo global que integra la ALU y los datos.  

**Objetivo**: Comprender la separaci√≥n modular de un dise√±o digital y la interacci√≥n entre m√≥dulos.

---

### TP2 - M√°quinas de Estado y Control por UART
Se implement√≥ una interfaz UART que permite controlar la ALU (reutilizada desde TP1) por puerto serie. El dise√±o incluye un receptor y transmisor UART, un generador de baudios y la l√≥gica de interfaz (m√°quina de estados) que parsea comandos, invoca la ALU y devuelve resultados por UART.

**Archivos principales (TP2):**
- `uart_alu_top.v`  ‚Üí M√≥dulo top que integra UART, la interfaz FSM y la ALU.  
- `uart_rx.v`       ‚Üí Receptor UART (parsing de bytes).  
- `uart_tx.v`       ‚Üí Transmisor UART (env√≠o de respuestas).  
- `baud_gen.v`      ‚Üí Generador de baudios (configurable).  
- `interface.v`     ‚Üí L√≥gica de control / m√°quina de estados que interpreta comandos y conecta con la ALU.  
- `alu.v`           ‚Üí ALU reutilizada/adaptada desde TP1.
- `scripts/serial_script.py` ‚Üí Script Python de ejemplo para interactuar por UART con la FPGA (env√≠a operandos/opcode y muestra resultado).

**Objetivo:**
Permitir enviar comandos desde un terminal serie (por ejemplo PuTTY o mediante un script) hacia la FPGA para:
- Seleccionar la operaci√≥n de la ALU y enviar operandos.
- Ejecutar la operaci√≥n en la ALU dentro de la FPGA.
- Recibir el resultado por UART (y/o visualizarlo en recursos del tablero seg√∫n constraints).

---

### TP3
En progreso.  

---

## ‚öôÔ∏è Uso del Proyecto en Vivado

Para simular o sintetizar cualquier TP en **Vivado**:

1. Abrir Vivado y crear un **nuevo proyecto** (`File > Project > New`).  
2. Seleccionar el **board Basys3** (Artix-7 XC7A35T-1CPG236C).  
3. Importar los archivos fuente (`.v`), el archivo de constraints (`.xdc`) y opcionalmente el archivo de testbench (`.v`).  
4. Para **simulaci√≥n**:
   - Ir a la vista *Simulation*.  
   - Ejecutar `Run Simulation > Run Behavioral Simulation`.  
5. Para **s√≠ntesis e implementaci√≥n**:
   - Click en `Run Synthesis`.  
   - Luego `Run Implementation`.  
   - Finalmente, generar el bitstream (`Generate Bitstream`).  
6. Programar la FPGA con `Open Hardware Manager` ‚Üí `Program Device`.

---

## üõ†Ô∏è Requisitos

- [Xilinx Vivado Design Suite](https://www.xilinx.com/support/download.html)  
- FPGA **Basys3 (Artix-7)**  

---

## üìå Notas

- Los archivos de compilaci√≥n autom√°tica de Vivado (`.cache`, `.runs`, `.sim`, etc.) no se incluyen en este repositorio.  
- Cada TP est√° documentado en su propia carpeta.  
- Este repositorio se ir√° actualizando a medida que avancemos con los TPs de la materia.  

---
