# 平方根计算

设计一个时序逻辑电路，计算32位非负整数的平方根。对于输入x，计算y
= floor(sqrt(x))，即y是平方后不超过x的最大非负整数。例如：

l  输入x = 256，输出y
= 16

l  输入x = 255，输出y
= 15

l  输入x = 2147483648，输出y = 46340

l  输入x = 4294967295，输出y = 65535

顶层模块名为**sqrt_u32**，输入输出功能定义：

| **名称**  | **方向** | **位宽** | **描述**       |
| ------- | ------ | ------ | ------------ |
| clk     | I      | 1      | 系统时钟         |
| rst_n   | I      | 1      | 系统异步复位，低电平有效 |
| vld_in  | I      | 1      | 输入数据有效指示     |
| x       | I      | 32     | 输入被开方数据      |
| vld_out | O      | 1      | 输出数据有效指示     |
| y       | O      | 16     | 输出结果数据       |

设计要求：

1 Verilog实现代码可综合，给出综合以及仿真结果。

2 能够处理多组数据输入，且从数据输入到结果输出延迟周期数尽量少。
