{"config":{"lang":["pt"],"separator":"[\\s\\-]+","pipeline":["stopWordFilter"]},"docs":[{"location":"","title":"Documenta\u00e7\u00e3o Risco 5","text":"<p>Autor: Julio Nunes Avelar</p> <p>Autor da logo: Mateus luck</p> <p>Licen\u00e7a Hardware: CERN-OHL-P-2.0</p> <p>Licen\u00e7a Software: MIT</p> <p>Sinais e pinagem dos m\u00f3dulos: signals.md</p> <p>Lista de instru\u00e7\u00f5es suportadas: instructions.md</p>"},{"location":"#familia-risco-5","title":"Familia Risco 5:","text":"<ul> <li>Baby Risco 5 - RV16I: Ainda especulativo</li> <li>Pequeno Risco 5 - RV32I: https://github.com/JN513/Pequeno-Risco-5/</li> <li>Risco 5 - RV32I: https://github.com/JN513/Risco-5</li> <li>Grande Risco 5 - RV32I: Ainda especulativo</li> <li>Risco 5 bodybuilder - RV64I: Ainda especulativo</li> </ul>"},{"location":"#testes","title":"Testes","text":"<p>O diret\u00f3rio testes possui alguns testes para os m\u00f3dulos do projeto. Os testes foram feitos para serem utilizados para o Iverilog, para executar os testes basta utilizar o iverilog e o vpp, como no exemplo abaixo:</p> <pre><code>iverilog -o build/core_test.o -s core_tb src/core/* src/peripheral/memory.v tests/core_test.v\nvvp build/core_test.o\n</code></pre>"},{"location":"#software","title":"Software","text":"<p>O diret\u00f3rio software possui pelo menos um exemplo em assembly para cada instru\u00e7\u00e3o suportada, al\u00e9m disso possui um arquivo de mem\u00f3ria para cada exemplo. Na raiz do diret\u00f3rio est\u00e1 dispon\u00edvel um script para convers\u00e3o de assembly em arquivo de mem\u00f3ria, o mesmo pode ser utilizado como no exemplo abaixo:</p> <pre><code>./generate_mem.sh\n&gt;addi\n</code></pre>"},{"location":"#fpga","title":"FPGA","text":"<p>O projeto oferece suporte a teste em algumas FPGAs, sendo elas:</p> <ul> <li>Colorlight i9 - ECP5 45F</li> <li>Digilent Arty A7 100t</li> <li>Digilent Nexys A4 DDR</li> <li>Tangnano 20k</li> </ul> <p>Os exemplos est\u00e3o dispon\u00edveis no diret\u00f3rio FPGA. Para FPGAs sipeed (Tangnano 9k e 20k) os exemplos foram feitos utilizando a IDE gowin, e para as FPGA Lattice/ColorLight os exemplos foram feitos utilizando o Yosys + NextPNR e podem ser sintetizados e flashado utilizando o makefile dispon\u00edvel nos diret\u00f3rios.</p>"},{"location":"#maquina-de-estados-da-unidade-de-controle-e-esquematico","title":"Maquina de estados da unidade de controle e Esquem\u00e1tico","text":"<p>Vers\u00e3o PDF dos diagramas Maquina de estados da unidade de controle Esquem\u00e1tico do processador</p>"},{"location":"#maquina-de-estados-da-unidade-de-controle","title":"Maquina de estados da unidade de controle","text":""},{"location":"#esquematico-do-processador","title":"Esquem\u00e1tico do processador","text":"<p>Esquem\u00e1tico atual </p> <p>Esquem\u00e1tico Inicial </p>"},{"location":"#debug","title":"Debug","text":""}]}