============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  10:53:53 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4704  10409.112     0.000    10409.112 <none> (D)  
  a_module               align_mantisa                  487    970.254     0.000      970.254 <none> (D)  
  e_module               Extract                        604   1006.848     0.000     1006.848 <none> (D)  
  n_module               Normalization                  440    817.038     0.000      817.038 <none> (D)  
  o_module               Operation                      479    903.564     0.000      903.564 <none> (D)  
  p0                     pipeline_extract_align         461   1310.202     0.000     1310.202 <none> (D)  
  p1                     pipeline_align_op              407   1155.960     0.000     1155.960 <none> (D)  
  p2                     pipeline_op_norm               248    703.152     0.000      703.152 <none> (D)  
  p3                     pipeline_norm_res              452   1284.894     0.000     1284.894 <none> (D)  
  p4                     pipeline_res_out               215    608.760     0.000      608.760 <none> (D)  
  r_module               Result_and_exception           871   1552.680     0.000     1552.680 <none> (D)  
  (D) = wireload is default in technology library
