============================================================
  Generated by:           Genus(TM) Synthesis Solution 17.22-s017_1
  Generated on:           Apr 01 2024  11:47:22 am
  Module:                 scr1_core_top
  Technology library:     tsmc18 1.0
  Operating conditions:   slow (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance             Module     Cell Count  Cell Area  Net Area   Total Area  Wireload     
---------------------------------------------------------------------------------------------------
scr1_core_top                                28940 585825.613     0.000   585825.613    <none> (D) 
  i_dm                   scr1_dm              2083  45445.277     0.000    45445.277    <none> (D) 
  i_pipe_top_i_pipe_ipic scr1_ipic            1041  22732.618     0.000    22732.618    <none> (D) 
  i_pipe_top_i_pipe_ifu  scr1_pipe_ifu         995  20627.007     0.000    20627.007    <none> (D) 
  i_tapc                 scr1_tapc             344   9769.637     0.000     9769.637    <none> (D) 
  i_pipe_top_i_pipe_idu  scr1_pipe_idu         539   6925.565     0.000     6925.565    <none> (D) 

 (D) = wireload is default in technology library
