# verilog-arithmetic-projects
ColeÃ§Ã£o de projetos aritmÃ©ticos em Verilog:
- ULA (Unidade LÃ³gica e AritmÃ©tica) de 8 bits
- Multiplicador de 8 bits
- Divisor de 8 bits

Este repositÃ³rio reÃºne trÃªs projetos desenvolvidos com foco em circuitos digitais descritos em Verilog, simulados com ModelSim e sintetizados usando Quartus Prime.


## ðŸ“ Estrutura do Projeto
```
â”œâ”€â”€ ULA/
â”‚ â”œâ”€â”€ ula_8b.v
â”‚ â”œâ”€â”€ tb_ula_8b.v
â”‚ â””â”€â”€ ULA_8Bits.pdf
â”‚
â”œâ”€â”€ Multiplicador/
â”‚ â”œâ”€â”€ Multi_8b.v
â”‚ â”œâ”€â”€ tb_Multi_8b.v
â”‚ â””â”€â”€ Circuito_Multiplicador.pdf
â”‚
â”œâ”€â”€ Divisor/
â”‚ â”œâ”€â”€ Div_8b.v
â”‚ â”œâ”€â”€ tb_Div_8b.v
â”‚ â””â”€â”€ Circuito_Divisor.pdf
````

## âš™ï¸ DescriÃ§Ã£o dos MÃ³dulos

### ðŸ”¸ ULA 8 Bits
Uma Unidade LÃ³gica e AritmÃ©tica (ULA) capaz de realizar operaÃ§Ãµes bÃ¡sicas como soma, , AND, OR e NOT.

-  **OperaÃ§Ãµes suportadas**: `ADD`, `AND`, `OR`, `NOT`
-  **Entradas**: Dois valores de 8 bits cada (x, y)
-  **SaÃ­das**: Resultado de 8 bits e flags carry|overflow|negative|zero
-  **[ULA_8_Bits.pdf](https://github.com/thiagocordeirum/verilog-arithmetic-projects/blob/main/ULA/ULA_8_Bits.pdf)**

### ðŸ”¸ Multiplicador BinÃ¡rio
Multiplicador assÃ­ncrono de dois nÃºmeros binÃ¡rios de 8 bits, com suporte a overflow e controle de sinal.

-  **OperaÃ§Ã£o** suportada: `MUL` (multiplicaÃ§Ã£o binÃ¡ria)
-  **Entradas**: Dois operandos de 8 bits
-  **SaÃ­da**: Resultado de 16 bits
-  **[Circuito_Multiplicador.pdf](https://github.com/thiagocordeirum/verilog-arithmetic-projects/blob/main/Multiplicador/Circuito_Multiplicador.pdf)**


### ðŸ”¸ Divisor BinÃ¡rio
MÃ³dulo que realiza a divisÃ£o binÃ¡ria entre dois nÃºmeros de 8 bits, fornecendo quociente e resto como resultado.

-  **OperaÃ§Ã£o** suportada: `DIV` (divisÃ£o binÃ¡ria)
-  **Entradas**: Dividendo e divisor de 8 bits cada
-  **SaÃ­da**: Quociente e resto de 8 bits cada
-  **[Circuito_Multiplicador.pdf](https://github.com/thiagocordeirum/verilog-arithmetic-projects/blob/main/Divisor/Circuito_Divisor.pdf)**


## ðŸ§° Ferramentas Utilizadas

- **ModelSim**: SimulaÃ§Ã£o dos projetos e testbenches
- **Quartus Prime**: SÃ­ntese, anÃ¡lise de temporizaÃ§Ã£o e geraÃ§Ã£o de bitstream para FPGA
- **Verilog HDL**: Linguagem de descriÃ§Ã£o de hardware


## ðŸ§ª Testes

Cada mÃ³dulo possui um testbench correspondente:

* `tb_ULA_8b.v`
* `tb_Multi_8b.v`
* `tb_Div_8b.v`

Para simular foi utilizado o ModelSim com o Quartus Lite 20.1:

1. Abra o arquivo .qpf no Quartus.
2. VÃ¡ em *Assignments* --> *Settings* --> *Simulation* --> *Compile test bench* --> Escolha o arquivo de teste.
3. Compile o mÃ³dulo e seu testbench.
4. Execute a simulaÃ§Ã£o no ModelSim clicando em *Run --> Run Simulation Tool --> RTL Simulation*
