
bcr.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000013e  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .stab         00000ccc  00000000  00000000  00000194  2**2
                  CONTENTS, READONLY, DEBUGGING
  2 .stabstr      0000087e  00000000  00000000  00000e60  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 68 00 	call	0xd0	; 0xd0 <main>
  78:	0c 94 9d 00 	jmp	0x13a	; 0x13a <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <init>:

// Initialises SPI chip select pins and shutdown pins. Sets initial I/O directions.
void init (void)
{
	// Set SPI chip selects as outputs, initialise to high
	DDRB  |= DAC_CS | ADC_A_CS | ADC_B_CS;
  80:	84 b1       	in	r24, 0x04	; 4
  82:	87 60       	ori	r24, 0x07	; 7
  84:	84 b9       	out	0x04, r24	; 4
	PORTB |= DAC_CS | ADC_A_CS | ADC_B_CS;
  86:	85 b1       	in	r24, 0x05	; 5
  88:	87 60       	ori	r24, 0x07	; 7
  8a:	85 b9       	out	0x05, r24	; 5

	// Set BCR shutdown pins as outputs, initialise to low
	DDRD  |=   SHDN_XP | SHDN_YP | SHDN_ZP | SHDN_XN | SHDN_YN | SHDN_ZN;
  8c:	8a b1       	in	r24, 0x0a	; 10
  8e:	8c 6f       	ori	r24, 0xFC	; 252
  90:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~(SHDN_XP | SHDN_YP | SHDN_ZP | SHDN_XN | SHDN_YN | SHDN_ZN);
  92:	8b b1       	in	r24, 0x0b	; 11
  94:	83 70       	andi	r24, 0x03	; 3
  96:	8b b9       	out	0x0b, r24	; 11

	// Set reset switch as input
	DDRC  &= ~RESET;
  98:	3e 98       	cbi	0x07, 6	; 7
	PORTD |=  RESET;
  9a:	5e 9a       	sbi	0x0b, 6	; 11

	return;
}
  9c:	08 95       	ret

0000009e <setDAC>:

// Sends 10 bit data value to addressed channel of LTC1660 D/A converter
void setDAC (uint8_t address, uint16_t value)
{
	uint16_t dacWord = (value << 2) | (((uint16_t) address) << 12);
  9e:	38 2f       	mov	r19, r24
  a0:	32 95       	swap	r19
  a2:	30 7f       	andi	r19, 0xF0	; 240
  a4:	20 e0       	ldi	r18, 0x00	; 0
  a6:	66 0f       	add	r22, r22
  a8:	77 1f       	adc	r23, r23
  aa:	66 0f       	add	r22, r22
  ac:	77 1f       	adc	r23, r23
  ae:	62 2b       	or	r22, r18
  b0:	73 2b       	or	r23, r19

	// Pull chip select low
	PORTB &= ~(DAC_CS);
  b2:	28 98       	cbi	0x05, 0	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b4:	82 e0       	ldi	r24, 0x02	; 2
  b6:	8a 95       	dec	r24
  b8:	f1 f7       	brne	.-4      	; 0xb6 <setDAC+0x18>
  ba:	00 c0       	rjmp	.+0      	; 0xbc <setDAC+0x1e>
	
	_delay_us (1);

	// Send word	
	SPDR = (uint8_t) (dacWord >> 8);
  bc:	7e bd       	out	0x2e, r23	; 46
	while (!(SPSR & (1 << SPIF)))
  be:	0d b4       	in	r0, 0x2d	; 45
  c0:	07 fe       	sbrs	r0, 7
  c2:	fd cf       	rjmp	.-6      	; 0xbe <setDAC+0x20>
		;
	
	SPDR = (uint8_t) dacWord;
  c4:	6e bd       	out	0x2e, r22	; 46
	while (!(SPSR & (1 << SPIF)))
  c6:	0d b4       	in	r0, 0x2d	; 45
  c8:	07 fe       	sbrs	r0, 7
  ca:	fd cf       	rjmp	.-6      	; 0xc6 <setDAC+0x28>
		;

	// Pull chip select high
	PORTB |= DAC_CS;
  cc:	28 9a       	sbi	0x05, 0	; 5
	
	return;
}
  ce:	08 95       	ret

000000d0 <main>:

#include "bcr.h"

int main (void)
{
	init ();
  d0:	0e 94 40 00 	call	0x80	; 0x80 <init>

	while (1)
	{
		setDAC (DAC_ALL, 1023);
  d4:	8f e0       	ldi	r24, 0x0F	; 15
  d6:	6f ef       	ldi	r22, 0xFF	; 255
  d8:	73 e0       	ldi	r23, 0x03	; 3
  da:	0e 94 4f 00 	call	0x9e	; 0x9e <setDAC>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  de:	8f ec       	ldi	r24, 0xCF	; 207
  e0:	97 e0       	ldi	r25, 0x07	; 7
  e2:	01 97       	sbiw	r24, 0x01	; 1
  e4:	f1 f7       	brne	.-4      	; 0xe2 <main+0x12>
  e6:	00 c0       	rjmp	.+0      	; 0xe8 <main+0x18>
  e8:	00 00       	nop
  ea:	f4 cf       	rjmp	.-24     	; 0xd4 <main+0x4>

000000ec <readADC>:
uint16_t readADC (uint8_t adc, uint8_t channel)
{
	uint16_t retVal = 0xFFFF;
	
	// Send channel address
	SPDR = channel;
  ec:	6e bd       	out	0x2e, r22	; 46
	while (!(SPSR & (1 << SPIF)))
  ee:	0d b4       	in	r0, 0x2d	; 45
  f0:	07 fe       	sbrs	r0, 7
  f2:	fd cf       	rjmp	.-6      	; 0xee <readADC+0x2>
		;

	// Pull chip select low
	PORTB &= (adc == ADC_A) ? ~ADC_A_CS : ~ADC_B_CS;
  f4:	25 b1       	in	r18, 0x05	; 5
  f6:	88 23       	and	r24, r24
  f8:	11 f4       	brne	.+4      	; 0xfe <readADC+0x12>
  fa:	9d ef       	ldi	r25, 0xFD	; 253
  fc:	01 c0       	rjmp	.+2      	; 0x100 <readADC+0x14>
  fe:	9b ef       	ldi	r25, 0xFB	; 251
 100:	92 23       	and	r25, r18
 102:	95 b9       	out	0x05, r25	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 104:	92 e0       	ldi	r25, 0x02	; 2
 106:	9a 95       	dec	r25
 108:	f1 f7       	brne	.-4      	; 0x106 <readADC+0x1a>
 10a:	00 c0       	rjmp	.+0      	; 0x10c <readADC+0x20>

	_delay_us(1);

	// Sent dummy byte
	SPDR = 0xFF;
 10c:	9f ef       	ldi	r25, 0xFF	; 255
 10e:	9e bd       	out	0x2e, r25	; 46
	while (!(SPSR & (1 << SPIF)))
 110:	0d b4       	in	r0, 0x2d	; 45
 112:	07 fe       	sbrs	r0, 7
 114:	fd cf       	rjmp	.-6      	; 0x110 <readADC+0x24>
		;

	retVal |= ((uint16_t) (SPDR & 0x1F)) << 8;
 116:	9e b5       	in	r25, 0x2e	; 46

	// Send dummy byte	
	SPDR = 0xFF;
 118:	9f ef       	ldi	r25, 0xFF	; 255
 11a:	9e bd       	out	0x2e, r25	; 46
	while (!(SPSR & (1 << SPIF)))
 11c:	0d b4       	in	r0, 0x2d	; 45
 11e:	07 fe       	sbrs	r0, 7
 120:	fd cf       	rjmp	.-6      	; 0x11c <readADC+0x30>
		;

	retVal |= (uint16_t) SPDR;
 122:	9e b5       	in	r25, 0x2e	; 46

	// Pull chip select high
	PORTB |= (adc == ADC_A) ? ADC_A_CS : ADC_B_CS;
 124:	95 b1       	in	r25, 0x05	; 5
 126:	88 23       	and	r24, r24
 128:	11 f4       	brne	.+4      	; 0x12e <readADC+0x42>
 12a:	82 e0       	ldi	r24, 0x02	; 2
 12c:	01 c0       	rjmp	.+2      	; 0x130 <readADC+0x44>
 12e:	84 e0       	ldi	r24, 0x04	; 4
 130:	89 2b       	or	r24, r25
 132:	85 b9       	out	0x05, r24	; 5

	retVal = retVal >> 1;

	return retVal;
}
 134:	8f ef       	ldi	r24, 0xFF	; 255
 136:	9f e7       	ldi	r25, 0x7F	; 127
 138:	08 95       	ret

0000013a <_exit>:
 13a:	f8 94       	cli

0000013c <__stop_program>:
 13c:	ff cf       	rjmp	.-2      	; 0x13c <__stop_program>
