# FrequencyMeter
本频率计设计基于FPGA。常用于电赛中的频率测量。

## 项目概述

FPGA 频率计旨在测量输入信号的频率，设计具有适用于高频信号（最高可达 700MHz）的分辨率。设计包含以下模块：

1. **Clk_Div**: 时钟分频模块，根据给定参数进行时钟分频。
2. **Sync_Chain**: 同步链模块，用于防止异步信号的亚稳态问题。
3. **Sq_Sig_Filter**: 方波信号滤波器，根据窗口长度滤除噪声。
4. **Freq_Meas**: 频率测量模块，测量输入信号的频率，支持高频和低频信号。
5. **Freq_Meas_Gate**: 频率测量闸门模块，为频率计数设置闸门。

## 文件说明

- **Clk_Div.v**: 实现基于给定参数的时钟分频。
- **Sync_Chain.v**: 将异步信号同步到 FPGA 时钟。
- **Sq_Sig_Filter.v**: 从方波信号中滤除噪声。
- **Freq_Meas.v**: 测量输入信号的频率，支持高频和低频信号。
- **Freq_Meas_Gate.v**: 提供测量闸门功能，以进行准确的频率计数。

## 使用说明

1. **硬件设置**:
   - 确保您有 FPGA 开发板和所需的综合及编程工具。

2. **编译**:
   - 使用您喜欢的 FPGA 工具链（例如 Xilinx Vivado、Intel Quartus）编译 Verilog 文件。

3. **编程**:
   - 将生成的 bitstream 文件加载到您的 FPGA 板上进行频率计测试。

## 许可证

本项目采用 [MIT 许可证](LICENSE) 开源。

## 贡献

欢迎通过提交拉取请求或报告问题来贡献本项目。

## 联系方式

如有任何问题或建议，请联系 [您的姓名](your-email@example.com)。
