# 关于这本书

这是一个运行在Altera Cyclone10 STEP小脚丫FPGA开发板10CL016上的一个RISC-V CPU 

参考的VerilogCPU为[https://github.com/shyoshyo/openriscv](https://github.com/shyoshyo/openriscv)

#### 所用语言：

* Verilog
* Chisel



