 2
摘要 
Ge NMOSFET 元件的最大挑戰在於短通道元件製作非常困難, 原因就是 n-type 摻雜在 Ge 材料內擴
散非常嚴重，目前世界上 Ge NFET 的最短通道只有到達 4 微米，離實用有很大距離。本研究透過改變
磷離子的摻雜製程以及嚴格控制 Ge gate-stack 製作，開發出世界上最短通道 Ge nMOSFET 元件，通道
長度已降低到 0.5µm，同時元件仍保持較好的電特性。另外本研究還開發出了 GeSi/Ge 源汲極結構，
元件效能可望進一步提升。結合已較為成熟的 Ge pMOSFET 元件，Ge CMOSFET 元件在未來技術節點之
後，將有可能獲得應用。 
關鍵詞: 鍺 N 型場效電晶體; 磷擴散; N+/P 鍺接面; 應變 
 
Fabrication of Ge nMOSFET with a short channel is very challenging. The main reason is that the n-type 
dopants in germanium diffuse very fast. Up to now, the shortest channel length for Ge nMOSFET in the world 
is only down to 4µm, which is very far from its real application in semiconductor device field. In this research 
project, phosphorus (P) doping in Ge and high-k gate stack were carefully studied. With the optimized 
experimental conditions, the n+/p Ge junctions with reduced P diffusion and then Ge nMOSFET devices with 
gate length down to 0.5µm were successfully fabricated. Additionally, GeSi/Ge source/drain structure was 
demonstrated by selective epitaxy of GeSi on Ge. TEM shows that the GeSi source/drain can really induce 
tensile strain in the Ge channel, which is considered to be able to further improve the performance of Ge 
nMOSFET devices. 
Keywords: Gen MOSFET; P diffusion; N+/P Ge junctions ; Strain 
 4
研究方法 
 為製作短通道 Ge nMOSFET 元件，製作流程採用 gate-first 製程，具體為：首先將 p-type Ge 基材
用 HF 溶液和去離子水進行交替清洗，以去處表面可能的雜質或汙染，清洗完成後將 Ge wafer 用 N2 吹
乾；接下來將 Ge wafer 送入 pecvd 系統沉積 200nm 厚的 SiO2 作為場區氧化層(field oxide) ;再接下
來曝光、顯影、SiO2 濕式蝕刻定義出元件主動區域(active region)、去光阻 ;再接下來，經過 wafer
再次清洗、N2 吹乾後，將 wafer 送入 RTA 系統進行熱氧化製程以形成 GeO2, 氧化條件為 O2 環境下 520
℃, 3min ; GeO2 完成後，儘快將 wafer 送入 ALD 系統沉積 Al2O3 高介電閘極絕緣層，Al2O3 沉積厚
度為 60 cycles, 沉積溫度為 170℃;接下來送入 PVD 系統沉積一 TiN金屬層作為閘極電極，厚度 75nm；
接著透過 e-beam 曝光技術定義出閘極結構以及通道長度；再接下來以光阻(PR)當阻擋層透過幹式蝕刻
(dry-etching)製程蝕刻出 TiN金屬閘極，蝕刻完成後透過 Asher 去除光阻；最後進行磷原子的離子佈
置，以形成自對準(self-aligned)源汲極，P 離子佈置條件 :劑量為 2×1015/cm2, 能量為 20KeV，活化
條件：RTA 550℃, 30sec。圖 1.為元件製作流程示意圖。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
p-Ge
SiO2
GeO2
Al2O3
TiN
p-Ge
p-Ge
PR
P+
n+ n+
p-Ge
(1) PECVD field oxide, 200nm (2) RTO GeO2 at 520̊C, 3min; ALD Al2O3, 
60 cycles at 170 ̊C; PVD TiN 75nm. 
(3) E-beam lithography: 
exposure, development; 
Dry-etch TiN and Al2O3; 
PR removement. 
(4) P+ ion implantation, 
2E15/cm2, 20KeV; RTA 
activation at 550̊C, 30sec. 
圖１. Geta-first Ge nMOSFET 元件製程示意圖。 
 6
二、短通道 Ge nMOSFET 元件結果 
圖 5.是為了控制 Ge nMOSFET gate-stack 製程所製作的電容元件，Al 電極利用圓形 shadow mask
定義。C-V 特性曲線在 accumulation 區幾乎無頻率消散(frequency dispersion)現象。從電容值估算，
Al/Al2O3/GeO2/p-Ge gate stack 的等效氧化層厚度約為 5.6nm。圖 6、圖 7 分別是 Ge nMOSFET 元件的
tranasfer 特性曲線和輸出(output)特性曲線。根據 Is(source)~Vg 曲線估算，元件的 Ion/Ioff 達 6
個 order；元件的次臨界擺幅(S.S.)為 100mV/dec。顯示元件具有良好的特性。表 1是本元件與其他已
發表結果的比較。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
0.0 0.2 0.4 0.6 0.8 1.0 1.2
0.0
5.0x10-5
1.0x10-4
1.5x10-4
2.0x10-4
2.5x10-4
3.0x10-4
3.5x10-4
 
 
Vg-Vt = 0.2~0.8V
Step = 0.2V
Lg=500nm
Id
 (A
)
Vd (V)
圖 5. Al/Al2O3/GeO2/p-Ge閘極結構
的 C-V特性(此為控制樣品)。 
圖 6. Ge nMOSFET 元件的
Is~Vg 特性。 
-3 -2 -1 0 1 2 3
0
2
4
6
 
 
C
ap
ac
ita
nc
e(
fF
/µm
2 )
Gate Voltage (V)
 1kHz
 10kHz
 100kHz
 500kHz
 1MHz
Al/Al2O3/GeOx/p-Ge
-0.5 0.0 0.5 1.0 1.5
1E-9
1E-8
1E-7
1E-6
1E-5
1E-4
1E-3
Ion/Ioff = 1.7x105
 
 
Vd = 0.05V
Vd = 1.0V
S.S. = 100mV/decade
Is
 (A
)
Vg (V)
W/L = 100µm/0.5µm 
圖７. Ge nMOSFET 元件的
輸出特性曲線(Id~Vd)。 
Table 1. Comparison of Ge nMOSFETs between this work and other publications 
 5
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100年 10 月 23 日 
一、參加會議經過 
6 月 14 日上午參加了 VLSI 會議開幕儀式，聆聽了全體會議議程當中的兩個重要
邀請報告，接著參加了 FinFETs 分會；下午聆聽了關於“Advanced CMOS＂以及“High 
mobility channel devices＂的報告。 
6 月 15 日主要參加了 Process Technology 以及 Highlights兩個分會。中午參加
了與日本產業技術綜合研究所(AIST)的遠藤和彥主任研究員的短暫會面，討論可能
的關於 FinFET 元件的研發合作事宜。晚上參加了 VLSI 會議的晚宴。 
6 月 16 日, 主要參加了“Ultra Thin Body FDSOI＂、“RTN＂以及“MRAM and 
NAND＂等分會。 
計畫編號 NSC 99-2221-E-492-29 
計畫名稱 新型鍺矽源汲極應變鍺通道 n型金氧半場效電晶體之研發 
出國人員
姓名 羅廣禮 
服務機構
及職稱 國家實驗研究院國家奈米元件實驗室 
會議時間 100年 6 月 14 日至 6月 16 日 會議地點 日本,京都市 
會議名稱 
(中文) 2011 大規模積體電路(VLSI)技術研討會 
(英文) 2011 Symposium on VLSI Technology 
發表論文
題目 
(中文) 未發表會議論文 
(英文) 
附件四 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/23
國科會補助計畫
計畫名稱: 新型鍺矽源汲極應變鍺通道n型金氧半場效電晶體之研發
計畫主持人: 羅廣禮
計畫編號: 99-2221-E-492-029- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
