Classic Timing Analyzer report for TPBCD
Mon Sep 11 09:31:24 2023
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                       ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+-------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                         ; To                            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+-------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 0.799 ns                         ; Load                         ; Counter_BCD:inst|temp[3]      ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.015 ns                        ; Counter_BCD:inst|temp[3]     ; S[6]                          ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 3.837 ns                         ; C                            ; Counter_BCD:inst|temp[3]      ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 244.38 MHz ( period = 4.092 ns ) ; Clock_Divider:inst5|count[6] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                              ;                               ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------------------+-------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 244.38 MHz ( period = 4.092 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 253.81 MHz ( period = 3.940 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.670 ns                ;
; N/A                                     ; 258.73 MHz ( period = 3.865 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.651 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.642 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.631 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; 264.62 MHz ( period = 3.779 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.575 ns                ;
; N/A                                     ; 265.18 MHz ( period = 3.771 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.566 ns                ;
; N/A                                     ; 267.88 MHz ( period = 3.733 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; 268.60 MHz ( period = 3.723 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 269.32 MHz ( period = 3.713 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.504 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; 270.71 MHz ( period = 3.694 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 273.82 MHz ( period = 3.652 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; 274.57 MHz ( period = 3.642 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 274.73 MHz ( period = 3.640 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.435 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.433 ns                ;
; N/A                                     ; 274.95 MHz ( period = 3.637 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.423 ns                ;
; N/A                                     ; 275.33 MHz ( period = 3.632 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.418 ns                ;
; N/A                                     ; 276.24 MHz ( period = 3.620 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; 277.09 MHz ( period = 3.609 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.405 ns                ;
; N/A                                     ; 277.70 MHz ( period = 3.601 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.396 ns                ;
; N/A                                     ; 279.02 MHz ( period = 3.584 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.370 ns                ;
; N/A                                     ; 279.25 MHz ( period = 3.581 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 279.56 MHz ( period = 3.577 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.373 ns                ;
; N/A                                     ; 280.03 MHz ( period = 3.571 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 280.43 MHz ( period = 3.566 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.362 ns                ;
; N/A                                     ; 280.43 MHz ( period = 3.566 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.362 ns                ;
; N/A                                     ; 280.90 MHz ( period = 3.560 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.346 ns                ;
; N/A                                     ; 281.61 MHz ( period = 3.551 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.347 ns                ;
; N/A                                     ; 282.01 MHz ( period = 3.546 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 282.25 MHz ( period = 3.543 ns )                    ; Clock_Divider:inst5|count[12] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.328 ns                ;
; N/A                                     ; 282.33 MHz ( period = 3.542 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.338 ns                ;
; N/A                                     ; 282.33 MHz ( period = 3.542 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.338 ns                ;
; N/A                                     ; 282.49 MHz ( period = 3.540 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 282.57 MHz ( period = 3.539 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.335 ns                ;
; N/A                                     ; 282.65 MHz ( period = 3.538 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 282.65 MHz ( period = 3.538 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 282.65 MHz ( period = 3.538 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.334 ns                ;
; N/A                                     ; 282.73 MHz ( period = 3.537 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.333 ns                ;
; N/A                                     ; 283.21 MHz ( period = 3.531 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.327 ns                ;
; N/A                                     ; 283.45 MHz ( period = 3.528 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 283.77 MHz ( period = 3.524 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.319 ns                ;
; N/A                                     ; 284.90 MHz ( period = 3.510 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.306 ns                ;
; N/A                                     ; 284.90 MHz ( period = 3.510 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.306 ns                ;
; N/A                                     ; 284.90 MHz ( period = 3.510 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.296 ns                ;
; N/A                                     ; 285.06 MHz ( period = 3.508 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.304 ns                ;
; N/A                                     ; 285.23 MHz ( period = 3.506 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 285.23 MHz ( period = 3.506 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 285.23 MHz ( period = 3.506 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 285.31 MHz ( period = 3.505 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 285.71 MHz ( period = 3.500 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.296 ns                ;
; N/A                                     ; 285.71 MHz ( period = 3.500 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.296 ns                ;
; N/A                                     ; 285.80 MHz ( period = 3.499 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.295 ns                ;
; N/A                                     ; 285.88 MHz ( period = 3.498 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.293 ns                ;
; N/A                                     ; 285.88 MHz ( period = 3.498 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.294 ns                ;
; N/A                                     ; 286.12 MHz ( period = 3.495 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.291 ns                ;
; N/A                                     ; 286.53 MHz ( period = 3.490 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.276 ns                ;
; N/A                                     ; 286.94 MHz ( period = 3.485 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; 287.36 MHz ( period = 3.480 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.276 ns                ;
; N/A                                     ; 287.94 MHz ( period = 3.473 ns )                    ; Clock_Divider:inst5|count[13] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 288.43 MHz ( period = 3.467 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; 288.43 MHz ( period = 3.467 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.263 ns                ;
; N/A                                     ; 289.10 MHz ( period = 3.459 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 290.78 MHz ( period = 3.439 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[25] ; clk        ; clk      ; None                        ; None                      ; 3.225 ns                ;
; N/A                                     ; 291.12 MHz ( period = 3.435 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 291.12 MHz ( period = 3.435 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 291.12 MHz ( period = 3.435 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 291.38 MHz ( period = 3.432 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 291.63 MHz ( period = 3.429 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.225 ns                ;
; N/A                                     ; 292.06 MHz ( period = 3.424 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.220 ns                ;
; N/A                                     ; 292.40 MHz ( period = 3.420 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.216 ns                ;
; N/A                                     ; 292.83 MHz ( period = 3.415 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.211 ns                ;
; N/A                                     ; 292.83 MHz ( period = 3.415 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 293.26 MHz ( period = 3.410 ns )                    ; Clock_Divider:inst5|count[14] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 293.43 MHz ( period = 3.408 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; 293.51 MHz ( period = 3.407 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.203 ns                ;
; N/A                                     ; 293.51 MHz ( period = 3.407 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.193 ns                ;
; N/A                                     ; 293.51 MHz ( period = 3.407 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.203 ns                ;
; N/A                                     ; 293.69 MHz ( period = 3.405 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 293.86 MHz ( period = 3.403 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.199 ns                ;
; N/A                                     ; 294.46 MHz ( period = 3.396 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 294.46 MHz ( period = 3.396 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 294.46 MHz ( period = 3.396 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 294.72 MHz ( period = 3.393 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.179 ns                ;
; N/A                                     ; 294.72 MHz ( period = 3.393 ns )                    ; Clock_Divider:inst5|count[8]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.188 ns                ;
; N/A                                     ; 295.42 MHz ( period = 3.385 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.170 ns                ;
; N/A                                     ; 295.42 MHz ( period = 3.385 ns )                    ; Clock_Divider:inst5|count[29] ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 296.12 MHz ( period = 3.377 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 296.30 MHz ( period = 3.375 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.161 ns                ;
; N/A                                     ; 296.30 MHz ( period = 3.375 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 296.38 MHz ( period = 3.374 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.170 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 296.56 MHz ( period = 3.372 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.168 ns                ;
; N/A                                     ; 296.65 MHz ( period = 3.371 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 296.74 MHz ( period = 3.370 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 296.82 MHz ( period = 3.369 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; 296.82 MHz ( period = 3.369 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.165 ns                ;
; N/A                                     ; 296.91 MHz ( period = 3.368 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.164 ns                ;
; N/A                                     ; 297.00 MHz ( period = 3.367 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.163 ns                ;
; N/A                                     ; 297.09 MHz ( period = 3.366 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.162 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 297.35 MHz ( period = 3.363 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.159 ns                ;
; N/A                                     ; 297.44 MHz ( period = 3.362 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 297.71 MHz ( period = 3.359 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.155 ns                ;
; N/A                                     ; 297.80 MHz ( period = 3.358 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.154 ns                ;
; N/A                                     ; 298.24 MHz ( period = 3.353 ns )                    ; Clock_Divider:inst5|count[0]  ; Clock_Divider:inst5|count[25] ; clk        ; clk      ; None                        ; None                      ; 3.149 ns                ;
; N/A                                     ; 299.13 MHz ( period = 3.343 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 300.75 MHz ( period = 3.325 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 300.75 MHz ( period = 3.325 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 301.02 MHz ( period = 3.322 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.108 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; Clock_Divider:inst5|count[12] ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 302.30 MHz ( period = 3.308 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 302.30 MHz ( period = 3.308 ns )                    ; Clock_Divider:inst5|count[12] ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 302.30 MHz ( period = 3.308 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 302.48 MHz ( period = 3.306 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 302.57 MHz ( period = 3.305 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 302.66 MHz ( period = 3.304 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 302.66 MHz ( period = 3.304 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 302.76 MHz ( period = 3.303 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.099 ns                ;
; N/A                                     ; 303.31 MHz ( period = 3.297 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 303.31 MHz ( period = 3.297 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 303.58 MHz ( period = 3.294 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 303.67 MHz ( period = 3.293 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.089 ns                ;
; N/A                                     ; 303.67 MHz ( period = 3.293 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.089 ns                ;
; N/A                                     ; 303.67 MHz ( period = 3.293 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.089 ns                ;
; N/A                                     ; 303.95 MHz ( period = 3.290 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.086 ns                ;
; N/A                                     ; 303.95 MHz ( period = 3.290 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.086 ns                ;
; N/A                                     ; 304.04 MHz ( period = 3.289 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 304.23 MHz ( period = 3.287 ns )                    ; Clock_Divider:inst5|count[1]  ; Clock_Divider:inst5|count[25] ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 304.32 MHz ( period = 3.286 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 3.082 ns                ;
; N/A                                     ; 304.32 MHz ( period = 3.286 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.082 ns                ;
; N/A                                     ; 304.41 MHz ( period = 3.285 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[18] ; clk        ; clk      ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 304.41 MHz ( period = 3.285 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 304.69 MHz ( period = 3.282 ns )                    ; Clock_Divider:inst5|count[28] ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.068 ns                ;
; N/A                                     ; 304.97 MHz ( period = 3.279 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 305.06 MHz ( period = 3.278 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 305.44 MHz ( period = 3.274 ns )                    ; Clock_Divider:inst5|count[22] ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.061 ns                ;
; N/A                                     ; 305.53 MHz ( period = 3.273 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[11] ; clk        ; clk      ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 306.75 MHz ( period = 3.260 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 306.75 MHz ( period = 3.260 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 306.94 MHz ( period = 3.258 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 307.13 MHz ( period = 3.256 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 307.31 MHz ( period = 3.254 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 307.31 MHz ( period = 3.254 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 3.037 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; Clock_Divider:inst5|count[10] ; Clock_Divider:inst5|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.046 ns                ;
; N/A                                     ; 308.07 MHz ( period = 3.246 ns )                    ; Clock_Divider:inst5|count[13] ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; 308.17 MHz ( period = 3.245 ns )                    ; Clock_Divider:inst5|count[12] ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 308.26 MHz ( period = 3.244 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 308.36 MHz ( period = 3.243 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.029 ns                ;
; N/A                                     ; 308.83 MHz ( period = 3.238 ns )                    ; Clock_Divider:inst5|count[13] ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 309.98 MHz ( period = 3.226 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 310.08 MHz ( period = 3.225 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.021 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; Clock_Divider:inst5|count[29] ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; Clock_Divider:inst5|count[29] ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; Clock_Divider:inst5|count[29] ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 3.008 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 310.37 MHz ( period = 3.222 ns )                    ; Clock_Divider:inst5|count[2]  ; Clock_Divider:inst5|count[25] ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 310.46 MHz ( period = 3.221 ns )                    ; Clock_Divider:inst5|count[29] ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 3.007 ns                ;
; N/A                                     ; 311.62 MHz ( period = 3.209 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[23] ; clk        ; clk      ; None                        ; None                      ; 2.995 ns                ;
; N/A                                     ; 313.87 MHz ( period = 3.186 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 2.982 ns                ;
; N/A                                     ; 314.17 MHz ( period = 3.183 ns )                    ; Clock_Divider:inst5|count[14] ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 2.969 ns                ;
; N/A                                     ; 314.17 MHz ( period = 3.183 ns )                    ; Clock_Divider:inst5|count[5]  ; Clock_Divider:inst5|count[27] ; clk        ; clk      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 314.17 MHz ( period = 3.183 ns )                    ; Clock_Divider:inst5|count[3]  ; Clock_Divider:inst5|count[25] ; clk        ; clk      ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 314.47 MHz ( period = 3.180 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[21] ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 314.47 MHz ( period = 3.180 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[28] ; clk        ; clk      ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 314.96 MHz ( period = 3.175 ns )                    ; Clock_Divider:inst5|count[14] ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 314.96 MHz ( period = 3.175 ns )                    ; Clock_Divider:inst5|count[13] ; Clock_Divider:inst5|count[30] ; clk        ; clk      ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 315.06 MHz ( period = 3.174 ns )                    ; Clock_Divider:inst5|count[12] ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 315.86 MHz ( period = 3.166 ns )                    ; Clock_Divider:inst5|count[8]  ; Clock_Divider:inst5|count[31] ; clk        ; clk      ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 315.96 MHz ( period = 3.165 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[19] ; clk        ; clk      ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 316.46 MHz ( period = 3.160 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[13] ; clk        ; clk      ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 316.46 MHz ( period = 3.160 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 316.66 MHz ( period = 3.158 ns )                    ; Clock_Divider:inst5|count[8]  ; Clock_Divider:inst5|count[22] ; clk        ; clk      ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 316.86 MHz ( period = 3.156 ns )                    ; Clock_Divider:inst5|count[9]  ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 316.96 MHz ( period = 3.155 ns )                    ; Clock_Divider:inst5|count[7]  ; Clock_Divider:inst5|count[29] ; clk        ; clk      ; None                        ; None                      ; 2.951 ns                ;
; N/A                                     ; 317.16 MHz ( period = 3.153 ns )                    ; Clock_Divider:inst5|count[6]  ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 317.36 MHz ( period = 3.151 ns )                    ; Clock_Divider:inst5|count[4]  ; Clock_Divider:inst5|count[26] ; clk        ; clk      ; None                        ; None                      ; 2.947 ns                ;
; N/A                                     ; 317.56 MHz ( period = 3.149 ns )                    ; Clock_Divider:inst5|count[30] ; Clock_Divider:inst5|count[20] ; clk        ; clk      ; None                        ; None                      ; 2.935 ns                ;
; N/A                                     ; 318.27 MHz ( period = 3.142 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[6]  ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 318.27 MHz ( period = 3.142 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 2.928 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[12] ; clk        ; clk      ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 318.47 MHz ( period = 3.140 ns )                    ; Clock_Divider:inst5|count[31] ; Clock_Divider:inst5|count[16] ; clk        ; clk      ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 318.67 MHz ( period = 3.138 ns )                    ; Clock_Divider:inst5|count[11] ; Clock_Divider:inst5|count[14] ; clk        ; clk      ; None                        ; None                      ; 2.924 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+---------+--------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                       ; To Clock ;
+-------+--------------+------------+---------+--------------------------+----------+
; N/A   ; None         ; 0.799 ns   ; Load    ; Counter_BCD:inst|temp[3] ; clk      ;
; N/A   ; None         ; 0.689 ns   ; Load    ; Counter_BCD:inst|temp[0] ; clk      ;
; N/A   ; None         ; 0.675 ns   ; Load    ; Counter_BCD:inst|temp[1] ; clk      ;
; N/A   ; None         ; 0.671 ns   ; Load    ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A   ; None         ; 0.384 ns   ; Data[1] ; Counter_BCD:inst|temp[1] ; clk      ;
; N/A   ; None         ; 0.268 ns   ; Data[2] ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A   ; None         ; 0.214 ns   ; Data[3] ; Counter_BCD:inst|temp[3] ; clk      ;
; N/A   ; None         ; -0.258 ns  ; Data[0] ; Counter_BCD:inst|temp[0] ; clk      ;
; N/A   ; None         ; -2.475 ns  ; C       ; Counter_BCD:inst|temp[3] ; clk      ;
; N/A   ; None         ; -2.591 ns  ; C       ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A   ; None         ; -2.615 ns  ; C       ; Counter_BCD:inst|temp[1] ; clk      ;
+-------+--------------+------------+---------+--------------------------+----------+


+----------------------------------------------------------------------------------+
; tco                                                                              ;
+-------+--------------+------------+--------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From                     ; To   ; From Clock ;
+-------+--------------+------------+--------------------------+------+------------+
; N/A   ; None         ; 12.015 ns  ; Counter_BCD:inst|temp[3] ; S[6] ; clk        ;
; N/A   ; None         ; 11.997 ns  ; Counter_BCD:inst|temp[3] ; S[5] ; clk        ;
; N/A   ; None         ; 11.812 ns  ; Counter_BCD:inst|temp[3] ; S[4] ; clk        ;
; N/A   ; None         ; 11.807 ns  ; Counter_BCD:inst|temp[3] ; S[3] ; clk        ;
; N/A   ; None         ; 11.765 ns  ; Counter_BCD:inst|temp[3] ; S[1] ; clk        ;
; N/A   ; None         ; 11.764 ns  ; Counter_BCD:inst|temp[2] ; S[6] ; clk        ;
; N/A   ; None         ; 11.763 ns  ; Counter_BCD:inst|temp[2] ; S[5] ; clk        ;
; N/A   ; None         ; 11.735 ns  ; Counter_BCD:inst|temp[3] ; S[2] ; clk        ;
; N/A   ; None         ; 11.675 ns  ; Counter_BCD:inst|temp[0] ; S[5] ; clk        ;
; N/A   ; None         ; 11.675 ns  ; Counter_BCD:inst|temp[0] ; S[6] ; clk        ;
; N/A   ; None         ; 11.638 ns  ; Counter_BCD:inst|temp[1] ; S[6] ; clk        ;
; N/A   ; None         ; 11.617 ns  ; Counter_BCD:inst|temp[1] ; S[5] ; clk        ;
; N/A   ; None         ; 11.564 ns  ; Counter_BCD:inst|temp[2] ; S[4] ; clk        ;
; N/A   ; None         ; 11.559 ns  ; Counter_BCD:inst|temp[2] ; S[3] ; clk        ;
; N/A   ; None         ; 11.516 ns  ; Counter_BCD:inst|temp[2] ; S[1] ; clk        ;
; N/A   ; None         ; 11.486 ns  ; Counter_BCD:inst|temp[2] ; S[2] ; clk        ;
; N/A   ; None         ; 11.468 ns  ; Counter_BCD:inst|temp[0] ; S[4] ; clk        ;
; N/A   ; None         ; 11.465 ns  ; Counter_BCD:inst|temp[0] ; S[3] ; clk        ;
; N/A   ; None         ; 11.430 ns  ; Counter_BCD:inst|temp[1] ; S[4] ; clk        ;
; N/A   ; None         ; 11.429 ns  ; Counter_BCD:inst|temp[1] ; S[3] ; clk        ;
; N/A   ; None         ; 11.428 ns  ; Counter_BCD:inst|temp[1] ; S[0] ; clk        ;
; N/A   ; None         ; 11.427 ns  ; Counter_BCD:inst|temp[0] ; S[1] ; clk        ;
; N/A   ; None         ; 11.419 ns  ; Counter_BCD:inst|temp[2] ; S[0] ; clk        ;
; N/A   ; None         ; 11.389 ns  ; Counter_BCD:inst|temp[0] ; S[2] ; clk        ;
; N/A   ; None         ; 11.388 ns  ; Counter_BCD:inst|temp[1] ; S[1] ; clk        ;
; N/A   ; None         ; 11.356 ns  ; Counter_BCD:inst|temp[1] ; S[2] ; clk        ;
; N/A   ; None         ; 11.293 ns  ; Counter_BCD:inst|temp[3] ; S[0] ; clk        ;
; N/A   ; None         ; 11.163 ns  ; Counter_BCD:inst|temp[0] ; S[0] ; clk        ;
+-------+--------------+------------+--------------------------+------+------------+


+-----------------------------------------------------------------------------------------+
; th                                                                                      ;
+---------------+-------------+-----------+---------+--------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                       ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------+----------+
; N/A           ; None        ; 3.837 ns  ; C       ; Counter_BCD:inst|temp[3] ; clk      ;
; N/A           ; None        ; 3.420 ns  ; C       ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A           ; None        ; 3.251 ns  ; C       ; Counter_BCD:inst|temp[1] ; clk      ;
; N/A           ; None        ; 0.488 ns  ; Data[0] ; Counter_BCD:inst|temp[0] ; clk      ;
; N/A           ; None        ; 0.016 ns  ; Data[3] ; Counter_BCD:inst|temp[3] ; clk      ;
; N/A           ; None        ; -0.038 ns ; Data[2] ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A           ; None        ; -0.154 ns ; Data[1] ; Counter_BCD:inst|temp[1] ; clk      ;
; N/A           ; None        ; -0.441 ns ; Load    ; Counter_BCD:inst|temp[2] ; clk      ;
; N/A           ; None        ; -0.445 ns ; Load    ; Counter_BCD:inst|temp[1] ; clk      ;
; N/A           ; None        ; -0.459 ns ; Load    ; Counter_BCD:inst|temp[0] ; clk      ;
; N/A           ; None        ; -0.569 ns ; Load    ; Counter_BCD:inst|temp[3] ; clk      ;
+---------------+-------------+-----------+---------+--------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 11 09:31:24 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off TPBCD -c TPBCD --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "Clock_Divider:inst5|tmp" as buffer
Info: Clock "clk" has Internal fmax of 244.38 MHz between source register "Clock_Divider:inst5|count[6]" and destination register "Clock_Divider:inst5|count[24]" (period= 4.092 ns)
    Info: + Longest register to register delay is 3.877 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y26_N3; Fanout = 3; REG Node = 'Clock_Divider:inst5|count[6]'
        Info: 2: + IC(0.788 ns) + CELL(0.414 ns) = 1.202 ns; Loc. = LCCOMB_X29_Y27_N12; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~13'
        Info: 3: + IC(0.000 ns) + CELL(0.159 ns) = 1.361 ns; Loc. = LCCOMB_X29_Y27_N14; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~15'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.432 ns; Loc. = LCCOMB_X29_Y27_N16; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~17'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.503 ns; Loc. = LCCOMB_X29_Y27_N18; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~19'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.574 ns; Loc. = LCCOMB_X29_Y27_N20; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~21'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.645 ns; Loc. = LCCOMB_X29_Y27_N22; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.716 ns; Loc. = LCCOMB_X29_Y27_N24; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~25'
        Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.787 ns; Loc. = LCCOMB_X29_Y27_N26; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~27'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 1.858 ns; Loc. = LCCOMB_X29_Y27_N28; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~29'
        Info: 11: + IC(0.000 ns) + CELL(0.146 ns) = 2.004 ns; Loc. = LCCOMB_X29_Y27_N30; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~31'
        Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 2.075 ns; Loc. = LCCOMB_X29_Y26_N0; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~33'
        Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 2.146 ns; Loc. = LCCOMB_X29_Y26_N2; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~35'
        Info: 14: + IC(0.000 ns) + CELL(0.071 ns) = 2.217 ns; Loc. = LCCOMB_X29_Y26_N4; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~37'
        Info: 15: + IC(0.000 ns) + CELL(0.071 ns) = 2.288 ns; Loc. = LCCOMB_X29_Y26_N6; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~39'
        Info: 16: + IC(0.000 ns) + CELL(0.071 ns) = 2.359 ns; Loc. = LCCOMB_X29_Y26_N8; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~41'
        Info: 17: + IC(0.000 ns) + CELL(0.071 ns) = 2.430 ns; Loc. = LCCOMB_X29_Y26_N10; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~43'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 2.501 ns; Loc. = LCCOMB_X29_Y26_N12; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~45'
        Info: 19: + IC(0.000 ns) + CELL(0.159 ns) = 2.660 ns; Loc. = LCCOMB_X29_Y26_N14; Fanout = 2; COMB Node = 'Clock_Divider:inst5|Add0~47'
        Info: 20: + IC(0.000 ns) + CELL(0.410 ns) = 3.070 ns; Loc. = LCCOMB_X29_Y26_N16; Fanout = 1; COMB Node = 'Clock_Divider:inst5|Add0~48'
        Info: 21: + IC(0.448 ns) + CELL(0.275 ns) = 3.793 ns; Loc. = LCCOMB_X28_Y26_N6; Fanout = 1; COMB Node = 'Clock_Divider:inst5|count~32'
        Info: 22: + IC(0.000 ns) + CELL(0.084 ns) = 3.877 ns; Loc. = LCFF_X28_Y26_N7; Fanout = 3; REG Node = 'Clock_Divider:inst5|count[24]'
        Info: Total cell delay = 2.641 ns ( 68.12 % )
        Info: Total interconnect delay = 1.236 ns ( 31.88 % )
    Info: - Smallest clock skew is -0.001 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.666 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.012 ns) + CELL(0.537 ns) = 2.666 ns; Loc. = LCFF_X28_Y26_N7; Fanout = 3; REG Node = 'Clock_Divider:inst5|count[24]'
            Info: Total cell delay = 1.536 ns ( 57.61 % )
            Info: Total interconnect delay = 1.130 ns ( 42.39 % )
        Info: - Longest clock path from clock "clk" to source register is 2.667 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.013 ns) + CELL(0.537 ns) = 2.667 ns; Loc. = LCFF_X30_Y26_N3; Fanout = 3; REG Node = 'Clock_Divider:inst5|count[6]'
            Info: Total cell delay = 1.536 ns ( 57.59 % )
            Info: Total interconnect delay = 1.131 ns ( 42.41 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "Counter_BCD:inst|temp[3]" (data pin = "Load", clock pin = "clk") is 0.799 ns
    Info: + Longest pin to register delay is 7.648 ns
        Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_P23; Fanout = 4; PIN Node = 'Load'
        Info: 2: + IC(6.147 ns) + CELL(0.659 ns) = 7.648 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: Total cell delay = 1.501 ns ( 19.63 % )
        Info: Total interconnect delay = 6.147 ns ( 80.37 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 6.813 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.859 ns) + CELL(0.787 ns) = 3.645 ns; Loc. = LCFF_X28_Y26_N25; Fanout = 2; REG Node = 'Clock_Divider:inst5|tmp'
        Info: 3: + IC(1.598 ns) + CELL(0.000 ns) = 5.243 ns; Loc. = CLKCTRL_G10; Fanout = 4; COMB Node = 'Clock_Divider:inst5|tmp~clkctrl'
        Info: 4: + IC(1.033 ns) + CELL(0.537 ns) = 6.813 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: Total cell delay = 2.323 ns ( 34.10 % )
        Info: Total interconnect delay = 4.490 ns ( 65.90 % )
Info: tco from clock "clk" to destination pin "S[6]" through register "Counter_BCD:inst|temp[3]" is 12.015 ns
    Info: + Longest clock path from clock "clk" to source register is 6.813 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.859 ns) + CELL(0.787 ns) = 3.645 ns; Loc. = LCFF_X28_Y26_N25; Fanout = 2; REG Node = 'Clock_Divider:inst5|tmp'
        Info: 3: + IC(1.598 ns) + CELL(0.000 ns) = 5.243 ns; Loc. = CLKCTRL_G10; Fanout = 4; COMB Node = 'Clock_Divider:inst5|tmp~clkctrl'
        Info: 4: + IC(1.033 ns) + CELL(0.537 ns) = 6.813 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: Total cell delay = 2.323 ns ( 34.10 % )
        Info: Total interconnect delay = 4.490 ns ( 65.90 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.952 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: 2: + IC(0.598 ns) + CELL(0.438 ns) = 1.036 ns; Loc. = LCCOMB_X23_Y4_N24; Fanout = 1; COMB Node = 'segment:inst1|Mux0~0'
        Info: 3: + IC(1.128 ns) + CELL(2.788 ns) = 4.952 ns; Loc. = PIN_V13; Fanout = 0; PIN Node = 'S[6]'
        Info: Total cell delay = 3.226 ns ( 65.15 % )
        Info: Total interconnect delay = 1.726 ns ( 34.85 % )
Info: th for register "Counter_BCD:inst|temp[3]" (data pin = "C", clock pin = "clk") is 3.837 ns
    Info: + Longest clock path from clock "clk" to destination register is 6.813 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.859 ns) + CELL(0.787 ns) = 3.645 ns; Loc. = LCFF_X28_Y26_N25; Fanout = 2; REG Node = 'Clock_Divider:inst5|tmp'
        Info: 3: + IC(1.598 ns) + CELL(0.000 ns) = 5.243 ns; Loc. = CLKCTRL_G10; Fanout = 4; COMB Node = 'Clock_Divider:inst5|tmp~clkctrl'
        Info: 4: + IC(1.033 ns) + CELL(0.537 ns) = 6.813 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: Total cell delay = 2.323 ns ( 34.10 % )
        Info: Total interconnect delay = 4.490 ns ( 65.90 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.242 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 7; PIN Node = 'C'
        Info: 2: + IC(1.749 ns) + CELL(0.410 ns) = 3.158 ns; Loc. = LCCOMB_X23_Y4_N0; Fanout = 1; COMB Node = 'Counter_BCD:inst|temp[3]~16'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 3.242 ns; Loc. = LCFF_X23_Y4_N1; Fanout = 9; REG Node = 'Counter_BCD:inst|temp[3]'
        Info: Total cell delay = 1.493 ns ( 46.05 % )
        Info: Total interconnect delay = 1.749 ns ( 53.95 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 186 megabytes
    Info: Processing ended: Mon Sep 11 09:31:25 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


