<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:08:35.835</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0039450</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>면적 및 에너지 효율적인 다중-정밀도 승산-누산 유닛-기반 프로세서</inventionTitle><inventionTitleEng>AREA AND ENERGY EFFICIENT MULTI-PRECISION MULTIPLY-ACCUMULATE UNIT-BASED PROCESSOR</inventionTitleEng><openDate>2023.01.03</openDate><openNumber>10-2023-0000944</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/53</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 시스템들, 장치들 및 방법들은 복수의 산술 블록을 포함하는 다중-정밀도 승산-누산(MAC) 기술을 제공할 수 있으며, 여기서 복수의 산술 블록은 각각 복수의 승산기를 포함하고, 로직은 각각의 산술 블록 내에서 또는 복수의 산술 블록에 걸쳐서 중 하나 이상에서 승산기들을 결합한다. 일례에서, 하나 이상의 중간 승산기는 하나 이상의 중간 승산기를 포함하는 산술 블록들에 의해 지원되는 정밀도들보다 작은 크기를 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 승산-누산(multiply-accumulate)(MAC) 프로세서로서,하나 이상의 기판; 및상기 하나 이상의 기판에 결합된 로직을 포함하고, 상기 로직은 구성가능한 하드웨어 또는 고정 기능의 하드웨어 중 하나 이상에서 적어도 부분적으로 구현되고, 상기 로직은 복수의 산술 블록을 포함하고, 상기 복수의 산술 블록은 각각 복수의 승산기를 포함하고, 상기 로직은 각각의 산술 블록 내에서 또는 복수의 산술 블록에 걸쳐 승산기들을 결합하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 하나 이상의 중간 승산기는 상기 하나 이상의 중간 승산기를 포함하는 산술 블록들에 의해 지원되는 정밀도들보다 작은 크기를 갖는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 로직은 하나 이상의 더 작은 승산기를 상기 하나 이상의 중간 승산기의 부분 곱들(partial products)에 매핑하고, 상기 하나 이상의 더 작은 승산기는 상기 하나 이상의 중간 승산기의 크기보다 작은 크기를 갖는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 로직은 하나 이상의 더 큰 승산기를 획득하기 위해 상기 하나 이상의 중간 승산기를 결합하고, 상기 하나 이상의 더 큰 승산기는 상기 하나 이상의 중간 승산기의 크기보다 큰 크기를 갖는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 로직은:랭크 순서로 부분 곱들을 합산하고;합산된 부분 곱들을 시프트하여, 시프트된 부분 곱들을 획득하고;더 큰 승산기들, 더 큰 승산기들의 합계들, 또는 더 작은 승산기들의 합계들 중 하나 이상을 획득하기 위해, 상기 시프트된 부분 곱들을 더하는,MAC 프로세서.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서, 상기 로직은:더 작은 승산기 곱들의 그룹들을 프리-코딩하고;더 작은 승산기 곱들의 프리-코딩된 그룹들을 더하는,MAC 프로세서.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 로직은 더 작은 승산기 곱들의 프리-코딩된 조합들에 상수를 곱하여 합계를 획득하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 복수의 승산기 모두는 동일한 정밀도를 갖는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 로직은:복수의 입력 채널에 의해 하나 이상의 산술 블록을 소싱하고;상기 복수의 입력 채널 각각을 더 작은 입력 채널들로 분해하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 로직은 상기 복수의 산술 블록에 걸쳐 랭크 순서로 승산기 출력들을 더하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 로직은 승산기 프리-프로세스 동작으로서 가중치들 및 활성화들(activations)의 서브세트들을 디코딩하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 로직은 하나 이상의 승산기를 부호 있는 크기 승산기(signed magnitude multiplier)로서 동작시키기 위해 개별 부분 곱들을 반전시키는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 로직은 단일 혼합 기수 부분 곱(single mixed radix partial product)을 더하는 것이고, 하위 기수의 최종 부분 곱은 상위 기수의 가능성들의 서브세트로서 동작하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 승산기들의 그룹에 대해, 상기 로직은:부분 곱들의 랭크들을 합산하고;상기 부분 곱들의 랭크들과는 별개로 상이한 기수에서 부분 곱들의 그룹을 합산하는,MAC 프로세서.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 승산기들의 그룹 중 하나 이상은 부호 없는 승산을 제공하거나 부호 있는 크기 포맷인, MAC 프로세서.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 로직은:부분 곱들의 상단 부분을 제로화(zero out)하고;상기 부분 곱들의 하단 부분을 제로화하고;원래 부분 곱들의 각각의 세트의 랭크들을 독립적으로 압축하고;상기 랭크들의 그룹들을 더 작은 정밀도의 정렬(alignment)로 시프트하는,MAC 프로세서.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 로직은:승산기들을 통해, 제1 정밀도 및 제2 정밀도에서 부호 있는 크기 값들을 계산하고;상기 제1 정밀도에서 추가 부분 곱들의 제1 세트를 계산하고;상기 제2 정밀도에서 추가 부분 곱들의 제2 세트를 계산하는,MAC 프로세서.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 상기 로직은 복수의 정밀도에 공통인 비트맵 포맷에 따라 활성화들 및 가중치들에 대한 희소성 정보를 배열하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서, 상기 하나 이상의 기판에 결합된 로직은 상기 하나 이상의 기판 내에 위치된 트랜지스터 채널 영역들을 포함하는, MAC 프로세서.</claim></claimInfo><claimInfo><claim>20. 컴퓨팅 시스템으로서,네트워크 제어기; 및상기 네트워크 제어기에 결합된 승산-누산(MAC) 프로세서를 포함하고, 상기 MAC 프로세서는 하나 이상의 기판에 결합된 로직을 포함하고, 상기 로직은 복수의 산술 블록을 포함하고, 상기 복수의 산술 블록은 각각 복수의 승산기를 포함하고, 상기 로직은 각각의 산술 블록 내에서 또는 복수의 산술 블록에 걸쳐 승산기들을 결합하는, 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 하나 이상의 중간 승산기는 상기 하나 이상의 중간 승산기를 포함하는 산술 블록들에 의해 지원되는 정밀도들보다 작은 크기를 갖는, 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>22. 방법으로서,하나 이상의 기판을 제공하는 단계; 및상기 하나 이상의 기판에 로직을 결합하는 단계를 포함하고, 상기 로직은 구성가능한 하드웨어 또는 고정 기능의 하드웨어 중 하나 이상에서 적어도 부분적으로 구현되고, 상기 로직은 복수의 산술 블록을 포함하고, 상기 복수의 산술 블록은 각각 복수의 승산기를 포함하고, 상기 로직은 각각의 산술 블록 내에서 또는 복수의 산술 블록에 걸쳐 승산기들을 결합하는, 방법.  </claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 하나 이상의 중간 승산기는 상기 하나 이상의 중간 승산기를 포함하는 산술 블록들에 의해 지원되는 정밀도들보다 작은 크기를 갖는, 방법.</claim></claimInfo><claimInfo><claim>24. 승산-누산(MAC) 프로세서로서,하나 이상의 기판을 제공하기 위한 수단; 및상기 하나 이상의 기판에 로직을 결합하기 위한 수단을 포함하고, 상기 로직은 구성가능한 하드웨어 또는 고정 기능의 하드웨어 중 하나 이상에서 적어도 부분적으로 구현되고, 상기 로직은 복수의 산술 블록을 포함하고, 상기 복수의 산술 블록은 각각 복수의 승산기를 포함하고, 상기 로직은 각각의 산술 블록 내에서 또는 복수의 산술 블록에 걸쳐 승산기들을 결합하는, MAC 프로세서.  </claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 하나 이상의 중간 승산기는 상기 하나 이상의 중간 승산기를 포함하는 산술 블록들에 의해 지원되는 정밀도들보다 작은 크기를 갖는, MAC 프로세서.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 오리건주 포틀...</address><code> </code><country> </country><engName>RAHA, Arnab</engName><name>라하, 아르납</name></inventorInfo><inventorInfo><address>미국 ***** 오리건주 힐...</address><code> </code><country> </country><engName>ANDERS, Mark A.</engName><name>앤더스, 마크 에이.</name></inventorInfo><inventorInfo><address>아일랜드 디** 브이***...</address><code> </code><country> </country><engName>POWER, Martin</engName><name>파워, 마틴</name></inventorInfo><inventorInfo><address>영국 에스피* *에이비...</address><code> </code><country> </country><engName>LANGHAMMER, Martin</engName><name>랑가머, 마틴</name></inventorInfo><inventorInfo><address>미국 ***** 오리건주 포틀랜...</address><code> </code><country> </country><engName>KAUL, Himanshu</engName><name>카울, 히만슈</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주 산타 클라라...</address><code> </code><country> </country><engName>MOHAPATRA, Debabrata</engName><name>모하파트라, 데바브라타</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니...</address><code> </code><country> </country><engName>CHINYA, Gautham</engName><name>친야, 가우담</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>BRICK, Cormac</engName><name>브릭, 코막</name></inventorInfo><inventorInfo><address>미국 ***** 오리건주 포틀...</address><code> </code><country> </country><engName>KRISHNAMURTHY, Ram</engName><name>크리쉬나머시, 람</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.25</priorityApplicationDate><priorityApplicationNumber>17/358,868</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.30</receiptDate><receiptNumber>1-1-2022-0341645-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2022.03.30</receiptDate><receiptNumber>1-1-2022-0343607-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[임시명세서보정(특허)]보정서</documentName><receiptDate>2022.03.30</receiptDate><receiptNumber>1-1-2022-0343625-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>9-1-2022-9003917-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Deferment of Submission of Claims</documentEngName><documentName>청구범위 제출유예 안내서</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>1-5-2022-0052362-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>1-1-2025-0352555-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220039450.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93855af8feb5955d748f39bfb20aa79525c227f6b88f7e0132e286e0753362d35d7e4bf4c252123423a4bccaba505615764135778772f63a90</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf59d35ad2bb8295515ced5167e445dd1d1655fce48e6c84a061fa4b99a102da181e07659f09399ca01b92d2c1f012ed4692b6a64b0da94750</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>