Timing Analyzer report for DATA_PATH
Mon Nov 20 16:42:41 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DATA_PATH                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   2.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.33 MHz ; 95.33 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.490 ; -1969.288          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -1443.485                        ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                  ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.490 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.856     ;
; -9.421 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.787     ;
; -9.324 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.688     ;
; -9.271 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.637     ;
; -9.260 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.626     ;
; -9.255 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.619     ;
; -9.220 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.586     ;
; -9.151 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.517     ;
; -9.128 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.492     ;
; -9.126 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.492     ;
; -9.094 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.458     ;
; -9.048 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.416     ;
; -8.990 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.356     ;
; -8.960 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.324     ;
; -8.935 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.303     ;
; -8.920 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.286     ;
; -8.904 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.266     ;
; -8.882 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.248     ;
; -8.875 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.241     ;
; -8.869 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.231     ;
; -8.856 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.222     ;
; -8.792 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.368      ; 10.158     ;
; -8.728 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.639      ;
; -8.724 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.092     ;
; -8.709 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.366      ; 10.073     ;
; -8.694 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 10.056     ;
; -8.692 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.603      ;
; -8.688 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.607      ;
; -8.683 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 10.015     ;
; -8.677 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.045     ;
; -8.660 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.579      ;
; -8.659 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.991      ;
; -8.605 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.368      ; 9.971      ;
; -8.604 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.966      ;
; -8.596 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.515      ;
; -8.579 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 9.947      ;
; -8.569 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.488      ;
; -8.564 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.475      ;
; -8.562 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.089     ; 9.471      ;
; -8.558 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.368      ; 9.924      ;
; -8.549 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.089     ; 9.458      ;
; -8.540 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.902      ;
; -8.540 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.872      ;
; -8.527 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.446      ;
; -8.520 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.374      ; 9.892      ;
; -8.458 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.369      ;
; -8.454 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 9.822      ;
; -8.437 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.356      ;
; -8.436 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.336      ; 9.770      ;
; -8.411 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.089     ; 9.320      ;
; -8.409 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.741      ;
; -8.409 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.077     ; 9.330      ;
; -8.394 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.313      ;
; -8.381 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.374      ; 9.753      ;
; -8.377 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.372      ; 9.747      ;
; -8.367 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 9.735      ;
; -8.336 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.247      ;
; -8.324 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.077     ; 9.245      ;
; -8.319 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.336      ; 9.653      ;
; -8.315 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.364      ; 9.677      ;
; -8.314 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.233      ;
; -8.309 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.641      ;
; -8.298 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.209      ;
; -8.296 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.215      ;
; -8.263 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.627      ;
; -8.238 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.372      ; 9.608      ;
; -8.232 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.151      ;
; -8.224 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.368      ; 9.590      ;
; -8.164 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.374      ; 9.536      ;
; -8.153 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.334      ; 9.485      ;
; -8.147 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.066      ;
; -8.142 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.091     ; 9.049      ;
; -8.138 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.502      ;
; -8.108 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.087     ; 9.019      ;
; -8.095 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 9.014      ;
; -8.081 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.534     ; 8.545      ;
; -8.076 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.121     ; 8.953      ;
; -8.069 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 9.437      ;
; -8.059 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.366      ; 9.423      ;
; -8.059 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.091     ; 8.966      ;
; -8.056 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 8.975      ;
; -8.054 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 8.978      ;
; -8.038 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 8.957      ;
; -8.025 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.374      ; 9.397      ;
; -8.015 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 8.934      ;
; -7.990 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 8.914      ;
; -7.955 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.077     ; 8.876      ;
; -7.950 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.089     ; 8.859      ;
; -7.923 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.079     ; 8.842      ;
; -7.909 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 8.834      ;
; -7.904 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.340      ; 9.242      ;
; -7.903 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.077     ; 8.824      ;
; -7.898 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.336      ; 9.232      ;
; -7.845 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.534     ; 8.309      ;
; -7.840 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.121     ; 8.717      ;
; -7.839 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.534     ; 8.303      ;
; -7.834 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.121     ; 8.711      ;
; -7.834 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.534     ; 8.298      ;
; -7.830 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.077     ; 8.751      ;
; -7.829 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.370      ; 9.197      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.700      ;
; 0.444 ; registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.709      ;
; 0.444 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.710      ;
; 0.460 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.725      ;
; 0.549 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.833      ;
; 0.573 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.838      ;
; 0.643 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.927      ;
; 0.675 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.940      ;
; 0.677 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.942      ;
; 0.681 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.947      ;
; 0.714 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.998      ;
; 0.774 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.779 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.127      ; 1.092      ;
; 0.789 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.054      ;
; 0.813 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.080      ;
; 0.828 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.096      ;
; 0.855 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.122      ;
; 0.857 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.138      ;
; 0.871 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.138      ;
; 0.920 ; registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.620      ;
; 0.948 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.198      ;
; 0.988 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.529      ; 1.703      ;
; 0.991 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.272      ;
; 0.994 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.263      ;
; 1.011 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.276      ;
; 1.027 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.294      ;
; 1.033 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.040 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.309      ;
; 1.041 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.310      ;
; 1.045 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.304      ;
; 1.046 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.311      ;
; 1.046 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.319      ;
; 1.047 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.312      ;
; 1.048 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.321      ;
; 1.050 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.775      ;
; 1.061 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.324      ;
; 1.066 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.337      ;
; 1.076 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.343      ;
; 1.084 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.356      ;
; 1.085 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.357      ;
; 1.086 ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:13:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.365      ;
; 1.086 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.358      ;
; 1.091 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.370      ;
; 1.092 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:1:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.371      ;
; 1.094 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.375      ;
; 1.095 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.366      ;
; 1.097 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.338      ;
; 1.098 ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.367      ;
; 1.103 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:12:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.371      ;
; 1.117 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.386      ;
; 1.118 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.388      ;
; 1.119 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.389      ;
; 1.119 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.389      ;
; 1.119 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.389      ;
; 1.120 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.389      ;
; 1.120 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.381      ;
; 1.123 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.406      ;
; 1.124 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.394      ;
; 1.124 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.394      ;
; 1.125 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.395      ;
; 1.131 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 1.411      ;
; 1.133 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.406      ;
; 1.133 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.406      ;
; 1.134 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.411      ;
; 1.134 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 1.414      ;
; 1.135 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.412      ;
; 1.135 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.401      ;
; 1.141 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.422      ;
; 1.144 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.428      ;
; 1.155 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.424      ;
; 1.159 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.434      ;
; 1.161 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.445      ;
; 1.174 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.541      ; 1.901      ;
; 1.176 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.453      ;
; 1.177 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.454      ;
; 1.178 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.514      ; 1.878      ;
; 1.190 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.433      ;
; 1.198 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.504      ; 1.888      ;
; 1.202 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.443      ;
; 1.210 ; registro_n_reset:REG_A|FF_D:\REG:14:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:14:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.475      ;
; 1.225 ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.508      ;
; 1.226 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.504      ;
; 1.226 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:24:REG|Q  ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.491      ;
; 1.228 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.334     ; 1.080      ;
; 1.240 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.524      ;
; 1.243 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.508      ;
; 1.254 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.334     ; 1.106      ;
; 1.257 ; registro_n_reset:REG_B|FF_D:\REG:14:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:14:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.522      ;
; 1.262 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.538      ;
; 1.262 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.538      ;
; 1.264 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.542      ;
; 1.271 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.547      ;
; 1.272 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.090      ; 1.548      ;
; 1.275 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.539      ; 2.000      ;
; 1.277 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.539      ; 2.002      ;
; 1.280 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.558      ;
; 1.282 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.541      ;
; 1.285 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.554      ;
; 1.288 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.573      ;
; 1.288 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; -0.342     ; 1.132      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 102.9 MHz ; 102.9 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.718 ; -1726.505         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.393 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1443.485                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.718 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 10.058     ;
; -8.670 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 10.010     ;
; -8.554 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.892      ;
; -8.524 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.864      ;
; -8.506 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.844      ;
; -8.506 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.846      ;
; -8.463 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.803      ;
; -8.415 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.755      ;
; -8.382 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.722      ;
; -8.360 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.698      ;
; -8.342 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.680      ;
; -8.303 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.645      ;
; -8.269 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.609      ;
; -8.218 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.556      ;
; -8.196 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.536      ;
; -8.168 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.508      ;
; -8.156 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.492      ;
; -8.139 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.479      ;
; -8.127 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.467      ;
; -8.125 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.467      ;
; -8.108 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.444      ;
; -8.004 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.339      ; 9.342      ;
; -8.003 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.924      ;
; -7.989 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.331      ;
; -7.966 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.887      ;
; -7.962 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.298      ;
; -7.961 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.301      ;
; -7.959 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.301      ;
; -7.957 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.266      ;
; -7.948 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.257      ;
; -7.924 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.852      ;
; -7.915 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.843      ;
; -7.913 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.253      ;
; -7.889 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.225      ;
; -7.870 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.798      ;
; -7.858 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.779      ;
; -7.843 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.152      ;
; -7.839 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.758      ;
; -7.825 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.341      ; 9.165      ;
; -7.822 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.750      ;
; -7.820 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 9.156      ;
; -7.810 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.738      ;
; -7.802 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.721      ;
; -7.781 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.123      ;
; -7.764 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.347      ; 9.110      ;
; -7.748 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.669      ;
; -7.745 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.312      ; 9.056      ;
; -7.734 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.076      ;
; -7.730 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.658      ;
; -7.723 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 9.032      ;
; -7.712 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.069     ; 8.642      ;
; -7.694 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.613      ;
; -7.676 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.604      ;
; -7.671 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.347      ; 9.017      ;
; -7.661 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 9.003      ;
; -7.626 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 8.935      ;
; -7.622 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.543      ;
; -7.606 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.337      ; 8.942      ;
; -7.603 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.531      ;
; -7.603 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.524      ;
; -7.600 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.345      ; 8.944      ;
; -7.593 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.521      ;
; -7.567 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.312      ; 8.878      ;
; -7.534 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.462      ;
; -7.534 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.069     ; 8.464      ;
; -7.518 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.339      ; 8.856      ;
; -7.507 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.345      ; 8.851      ;
; -7.497 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.341      ; 8.837      ;
; -7.485 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.310      ; 8.794      ;
; -7.452 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.380      ;
; -7.441 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 8.358      ;
; -7.430 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.351      ;
; -7.427 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.339      ; 8.765      ;
; -7.420 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.347      ; 8.766      ;
; -7.409 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.337      ;
; -7.408 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.109     ; 8.298      ;
; -7.406 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.343      ; 8.748      ;
; -7.375 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.490     ; 7.884      ;
; -7.371 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.304      ;
; -7.361 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.289      ;
; -7.356 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.284      ;
; -7.327 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.347      ; 8.673      ;
; -7.324 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.339      ; 8.662      ;
; -7.323 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.256      ;
; -7.320 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.248      ;
; -7.296 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 8.213      ;
; -7.266 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.185      ;
; -7.251 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.071     ; 8.179      ;
; -7.232 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.069     ; 8.162      ;
; -7.222 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.312      ; 8.533      ;
; -7.206 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.316      ; 8.521      ;
; -7.189 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.069     ; 8.119      ;
; -7.186 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.109     ; 8.076      ;
; -7.177 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.110      ;
; -7.175 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.108      ;
; -7.175 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.119      ;
; -7.174 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.109     ; 8.064      ;
; -7.173 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.065     ; 8.107      ;
; -7.165 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.082     ; 8.082      ;
; -7.155 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.490     ; 7.664      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.635      ;
; 0.403 ; registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.644      ;
; 0.403 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.645      ;
; 0.415 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.657      ;
; 0.497 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.756      ;
; 0.520 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.761      ;
; 0.589 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.848      ;
; 0.617 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.859      ;
; 0.619 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.860      ;
; 0.622 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.864      ;
; 0.659 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 0.918      ;
; 0.716 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.958      ;
; 0.723 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.115      ; 1.009      ;
; 0.723 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.964      ;
; 0.753 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.997      ;
; 0.769 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.013      ;
; 0.793 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.050      ;
; 0.794 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.037      ;
; 0.809 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.053      ;
; 0.850 ; registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.492      ;
; 0.871 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.097      ;
; 0.895 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.484      ; 1.550      ;
; 0.899 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.156      ;
; 0.919 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.164      ;
; 0.927 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.169      ;
; 0.949 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.495      ; 1.615      ;
; 0.959 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.200      ;
; 0.959 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.203      ;
; 0.963 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.204      ;
; 0.964 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.200      ;
; 0.969 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.203      ;
; 0.971 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.214      ;
; 0.973 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.218      ;
; 0.974 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.219      ;
; 0.974 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.223      ;
; 0.975 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.224      ;
; 0.987 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.226      ;
; 0.991 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.238      ;
; 1.003 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.260      ;
; 1.005 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.251      ;
; 1.005 ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:13:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.262      ;
; 1.008 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.255      ;
; 1.009 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.256      ;
; 1.010 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.258      ;
; 1.014 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.268      ;
; 1.015 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:1:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.269      ;
; 1.018 ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.263      ;
; 1.022 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.264      ;
; 1.023 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.241      ;
; 1.029 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:12:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.029 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.288      ;
; 1.030 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.287      ;
; 1.030 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.496      ; 1.697      ;
; 1.036 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.282      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.282      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.283      ;
; 1.038 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.283      ;
; 1.038 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.283      ;
; 1.041 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.286      ;
; 1.042 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.279      ;
; 1.043 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.301      ;
; 1.046 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.304      ;
; 1.049 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.295      ;
; 1.049 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.295      ;
; 1.050 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.295      ;
; 1.055 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.688      ;
; 1.055 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.305      ;
; 1.055 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.305      ;
; 1.056 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.301      ;
; 1.056 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.308      ;
; 1.057 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.309      ;
; 1.057 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.314      ;
; 1.065 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.324      ;
; 1.080 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.330      ;
; 1.087 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.339      ;
; 1.088 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.340      ;
; 1.089 ; registro_n_reset:REG_A|FF_D:\REG:14:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:14:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.330      ;
; 1.094 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.471      ; 1.736      ;
; 1.100 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.320      ;
; 1.106 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:24:REG|Q  ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.347      ;
; 1.117 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.335      ;
; 1.118 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.495      ; 1.784      ;
; 1.121 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.374      ;
; 1.125 ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.382      ;
; 1.135 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.394      ;
; 1.136 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.378      ;
; 1.137 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.311     ; 0.997      ;
; 1.147 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.383      ;
; 1.151 ; registro_n_reset:REG_B|FF_D:\REG:14:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:14:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.392      ;
; 1.158 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.159 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.160 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.414      ;
; 1.162 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.311     ; 1.022      ;
; 1.168 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.169 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.421      ;
; 1.172 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.398      ;
; 1.176 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.439      ;
; 1.178 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.441      ;
; 1.178 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; -0.318     ; 1.031      ;
; 1.178 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.495      ; 1.844      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.087 ; -484.548          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.197 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1195.548                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.087 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.243      ;
; -4.029 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.185      ;
; -4.022 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.178      ;
; -4.016 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 5.170      ;
; -3.997 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.153      ;
; -3.965 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.121      ;
; -3.958 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 5.112      ;
; -3.951 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 5.105      ;
; -3.926 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 5.080      ;
; -3.894 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.050      ;
; -3.889 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 5.047      ;
; -3.875 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.031      ;
; -3.849 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.005      ;
; -3.848 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 5.004      ;
; -3.839 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.997      ;
; -3.824 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.976      ;
; -3.818 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.974      ;
; -3.812 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.968      ;
; -3.778 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 4.932      ;
; -3.771 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.720      ;
; -3.768 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.924      ;
; -3.753 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.905      ;
; -3.741 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.167      ; 4.895      ;
; -3.740 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.880      ;
; -3.734 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.886      ;
; -3.733 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.873      ;
; -3.727 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.883      ;
; -3.724 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.671      ;
; -3.717 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.664      ;
; -3.715 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.873      ;
; -3.705 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.175      ; 4.867      ;
; -3.700 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.647      ;
; -3.690 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.846      ;
; -3.679 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.628      ;
; -3.674 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.621      ;
; -3.668 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.617      ;
; -3.665 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.823      ;
; -3.660 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.800      ;
; -3.656 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.814      ;
; -3.644 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.591      ;
; -3.634 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.173      ; 4.794      ;
; -3.616 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.768      ;
; -3.614 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.561      ;
; -3.608 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.555      ;
; -3.603 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.550      ;
; -3.600 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.155      ; 4.742      ;
; -3.597 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.546      ;
; -3.597 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.544      ;
; -3.589 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.175      ; 4.751      ;
; -3.586 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.738      ;
; -3.585 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.741      ;
; -3.584 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.533      ;
; -3.584 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.531      ;
; -3.583 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.723      ;
; -3.571 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.729      ;
; -3.560 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.700      ;
; -3.557 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.506      ;
; -3.550 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.155      ; 4.692      ;
; -3.549 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.165      ; 4.701      ;
; -3.546 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.495      ;
; -3.544 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.491      ;
; -3.534 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.692      ;
; -3.534 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.483      ;
; -3.531 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.175      ; 4.693      ;
; -3.518 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.173      ; 4.678      ;
; -3.500 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.169      ; 4.656      ;
; -3.482 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.415      ;
; -3.473 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.153      ; 4.613      ;
; -3.468 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.167      ; 4.622      ;
; -3.466 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.247     ; 4.206      ;
; -3.466 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.413      ;
; -3.457 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.404      ;
; -3.441 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.390      ;
; -3.436 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.383      ;
; -3.430 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.377      ;
; -3.428 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.171      ; 4.586      ;
; -3.423 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.370      ;
; -3.421 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.373      ;
; -3.419 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.366      ;
; -3.418 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.167      ; 4.572      ;
; -3.416 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.042     ; 4.361      ;
; -3.416 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.562      ;
; -3.415 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.175      ; 4.577      ;
; -3.405 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.042     ; 4.350      ;
; -3.400 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.353      ;
; -3.399 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.346      ;
; -3.393 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.167      ; 4.547      ;
; -3.370 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.317      ;
; -3.358 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.155      ; 4.500      ;
; -3.350 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.042     ; 4.295      ;
; -3.350 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.040     ; 4.297      ;
; -3.350 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.302      ;
; -3.342 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.291      ;
; -3.331 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.283      ;
; -3.326 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.259      ;
; -3.321 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.254      ;
; -3.311 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.263      ;
; -3.311 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.260      ;
; -3.310 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.247     ; 4.050      ;
; -3.305 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.247     ; 4.045      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.197 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.321      ;
; 0.202 ; registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.327      ;
; 0.211 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.335      ;
; 0.252 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.385      ;
; 0.264 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.388      ;
; 0.293 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.426      ;
; 0.309 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.433      ;
; 0.311 ; registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.435      ;
; 0.315 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.439      ;
; 0.321 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.454      ;
; 0.349 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.473      ;
; 0.354 ; registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.060      ; 0.498      ;
; 0.355 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.479      ;
; 0.363 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.489      ;
; 0.372 ; registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.498      ;
; 0.380 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.506      ;
; 0.381 ; registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.512      ;
; 0.388 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.514      ;
; 0.411 ; registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.740      ;
; 0.434 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.547      ;
; 0.441 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.572      ;
; 0.449 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.573      ;
; 0.459 ; registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.784      ;
; 0.460 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.588      ;
; 0.462 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.252      ; 0.798      ;
; 0.462 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.579      ;
; 0.463 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.592      ;
; 0.465 ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:8:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.594      ;
; 0.467 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.590      ;
; 0.469 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.595      ;
; 0.475 ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:25:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.605      ;
; 0.477 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.601      ;
; 0.480 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.606      ;
; 0.481 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.605      ;
; 0.488 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.619      ;
; 0.488 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.619      ;
; 0.488 ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:13:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.626      ;
; 0.490 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.621      ;
; 0.490 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.621      ;
; 0.491 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.629      ;
; 0.492 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.622      ;
; 0.492 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:12:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.618      ;
; 0.492 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:1:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.630      ;
; 0.493 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.033      ; 0.610      ;
; 0.496 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.622      ;
; 0.496 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.616      ;
; 0.497 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.626      ;
; 0.498 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.627      ;
; 0.500 ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:20:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.628      ;
; 0.501 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:11:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.629      ;
; 0.501 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.627      ;
; 0.502 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.628      ;
; 0.503 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.643      ;
; 0.506 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:23:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.635      ;
; 0.506 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.646      ;
; 0.506 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.639      ;
; 0.507 ; registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.635      ;
; 0.509 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.640      ;
; 0.512 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.052      ; 0.648      ;
; 0.512 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.636      ;
; 0.512 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.644      ;
; 0.513 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.646      ;
; 0.513 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.646      ;
; 0.513 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.052      ; 0.649      ;
; 0.520 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.019      ; 0.623      ;
; 0.520 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.654      ;
; 0.520 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.653      ;
; 0.525 ; registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.653      ;
; 0.530 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:2:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.052      ; 0.666      ;
; 0.531 ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:2:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.052      ; 0.667      ;
; 0.531 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.860      ;
; 0.536 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.855      ;
; 0.546 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.680      ;
; 0.546 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG7|FF_D_nr:\REG:24:REG|Q  ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.670      ;
; 0.546 ; registro_n_reset:REG_A|FF_D:\REG:14:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:14:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.670      ;
; 0.551 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.257      ; 0.892      ;
; 0.556 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.689      ;
; 0.561 ; registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.492      ;
; 0.562 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG29|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.694      ;
; 0.562 ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG25|FF_D_nr:\REG:27:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.694      ;
; 0.562 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.021      ; 0.667      ;
; 0.567 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.701      ;
; 0.568 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.019      ; 0.671      ;
; 0.569 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:30:REG|Q ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.252      ; 0.905      ;
; 0.570 ; registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.702      ;
; 0.572 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.704      ;
; 0.572 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.503      ;
; 0.573 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.705      ;
; 0.574 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG11|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.719      ;
; 0.575 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.701      ;
; 0.575 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.693      ;
; 0.576 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG9|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.721      ;
; 0.576 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.700      ;
; 0.577 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG8|FF_D_nr:\REG:21:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.724      ;
; 0.577 ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:21:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.724      ;
; 0.579 ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:11:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.713      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.490    ; 0.197 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.490    ; 0.197 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1969.288 ; 0.0   ; 0.0      ; 0.0     ; -1443.485           ;
;  CLK             ; -1969.288 ; 0.000 ; N/A      ; N/A     ; -1443.485           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; REG_cout_out  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5754     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 5754     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 5699  ; 5699 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]            ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Nov 20 16:42:38 2023
Info: Command: quartus_sta DATA_PATH -c DATA_PATH
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DATA_PATH.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.490           -1969.288 CLK 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.718           -1726.505 CLK 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.393               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.087            -484.548 CLK 
Info (332146): Worst-case hold slack is 0.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.197               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1195.548 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4913 megabytes
    Info: Processing ended: Mon Nov 20 16:42:41 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


