---
layout: post
title: Verilog编程-4. 有符号整数加减法
categories: Verilog
description: 对于有符号整数加减法的总结
keywords: Verilog 加减法
---

# Verilog编程-4. 有符号整数加减法

## 1. 背景

​		在Verilog中，对于有符号数的操作总是有很多迷惑的地方，例如加法怎样看是否溢出，进位有什么用，Verilog中 `+` 的本质是什么，减法器怎么设计，如果使得计算具备完整性等等。通过具体的程序来解答这些问题。



## 2. 设计思路

​



## 3. 代码

​		

## 4. 仿真结果

​		