## 1. 학습 날짜
+ 2020-12-08(화)

## 2. 학습시간
+ 13:00 ~ 19:00 (자가)   
+ 20:00 ~ 24:00 (자가)
+ 총 학습시간 : 10시간

## 3. 학습 범위 및 주제
+ 컴퓨터 구조 single operation, pipeline

## 4. 동료 학습 방법
+ 대학 동기와의 토론

## 5. 학습 목표
+ single operation, pipeline 학습


## 6. 상세 학습 내용
+ 실제 코딩에 소요한 시간 : 0시간    
+ 컴퓨터구조 강의 수강 : 3시간    

### Single cycle operation 
<SingleCycle>   
   
모든 processor를 설계할 떄, 데이터가 흘러갈 모든 path를 다 만들어놓고,   
매순간 어떻게 동작시킬지를 control signal로 결정한다.   
이것이 모든 processor를 설계하는 방법이다.   
   
명령어체계가 소프트웨어를 잘 처리할수있도록 잘 작성해야 함   
   
목표는 더 효과적인. 명령어는 동작하면서 하드웨어는 빠르게.   
   
서로다른 Cpu는 70%는 비슷하고, 나머지 30%에서 차이. 이 30%가 나름의 전략임   
   
지금 주어진 9개의 명령어를 수행하는 mips processor에 대해 학습한다. 모든 명령어를 수행하기 위해서 더 복잡한 구조가 필요하지만, 지엽적이라 여기서는 9개의 명령어만 학습한다.   
   
state machine    
   
fetch : 명령어를 cpu로 밀어넣는 것   
Harvard architecture : 프로그램(명령어)과 데이터가 분리된 메모리에 존재.   
본노이만 : 메모리하나에 프로그램과 데이터가 다 있다.   
   
4byte -> 32bit   
4byte단위로 이동   
   
명령어는 single cycle만에 수행된다.   
All instructions will execute in the same amount of time;    
   
>R-type   
Regwrite : 명령어, 레지스터에 써라   
나머지는 데이터   
regwrite가 1이면, write register에 write data를 쓴다. 0이면 안쓴다.   
   
ALUOp : 연산동작을 해준다. 3~4비트로 구성. 무슨 연산을 할지를 결정   
(page 6)한클락만에 일어나는 것   
   
>I-type   
MUX :2*1multiplexer, 선택기. 데이터 2개가 들어오는데, regdst(control signal)가 1이면 port1을 통과, 0이면 port0를 통과   
   
MUX에 의해 R-type인지 I-type인지에 따라 경로가 달라진다.   
   
sign extend : 하위 16비트를 32비트로 만들겠다. 16비트->32비트.   
만약 하위 16비트가 양수이면 16~31비트를 0으로 채워야 같은 수가 된다.   
만약 하위 16비트가 음수이면 16~31비트를 1으로 채워야 같은 수가 된다.   
즉 하위 16비트의 MSB를 앞으로 copy하면 된다.   
   
메모리는 lw/sw 할 경우 필요하다.   
   
>RegDst   
lw에서   
address-> offset, 상수값   
MemRead가 1이여서 data memory에서 read address수행하고,   
MemToReg가 1이여서 read data가 mux 1번을 통과하여 register에 write한다.   
파란색 컨트롤 시그널/유닛이 상황에 따라 다르다   
   
>Branches   
ALU에는 특수한 경우 5가지 case(overflow, +, -, 0 , underflowd)에 대한 flag가 존재.   
XOR을 하던가 하여 read data 1과 2가 같다는 것을 알게 되면 , ALU zero flag를 high한다.   
BEQ는 기본적으로 pc+4를 한다. -> 이것은 설계자의 마음. 좋고 나쁘고를 떠나서.   
   
BEQ가 뜨면 무조건 PCSrc를 1로 하냐? 그것은 안된다.   
BEQ이고, ALU의 zero flag가 1이여야 PCSrc가 1이 된다. -> branch. (2개의 조건이 맞아야 한다.)   
   
>J-type   
jump는 다른 조건이 필요없다. 오직 JToPC가 1이면 점프한다.   
하위 28개 비트는 target address에 가져온 26개의 비트를 shift left 2해서 28비트로 만들고,   
pc+4에서 상위 4비트를 가져와서 jump할 32비트의 주소를 만든다.,   
   
   
>Control   
명령어를 보고 control signal을 만들어준다.   
   
----------------------------------------------------------------------------

### Pipeline

<Pipeline>   
hw를 한순간에 공용으로 사용하는 것을 파이프라인이라 한다   
   
각각의 처리시간은 그대로이지만, 전체의 처리율/성능이 좋아진다.   
가장 느린 스테이지를 짧게 만드는 것이 좋다.    
-> (중요) 제일 느린 스테이지가 전체 파이프라인의 rate을 결정한다.   
   
각스테이지가 30분이라 가정했을 때, 첫A의 task는 90분 뒤에 나오지만, 그 이후로는 30분마다 나온다. -> 성능이 3배 올라간 것처럼 보인다.   
->이상적인 경우 potential speedup == number pipe stage.   
현실적으로는 스테이지마다 시간이 달라 불가능하다.   
   
현대기술에서 파이프라인은 필수!   
   
레지스터가 path마다 껴있다   
->pipeline stage buffer/register   
   
IR : pipeline stage buffer 중 하나.   
   
>write back   
자기 명령어의 write register에 write해야 하는데, 그 정보는 날라가고, 금방 나온 명령어의 write register에 쓰게 되는 문제가 발생.   
-> 이를 위해 write register의 인덱스 번호도 pipeline stage buffer에 써서 write back stage까지 같이 따라가주어야 한다. 그래야 올바른 곳에 write하게 된다.   
   
sigle cycle opertion에서 명령어마다 수행되는 시간이 다르다   
제일 오래 걸리는 명령어의 시간으로 클락을 맞추어서 모든 명령어가 한 클락내에 수행할 수 있도록 한다.   
느린 명령어가 돌아갈 수 있는 환경을 만들어준다   
   
pipeline은 path를 slicing한다고 한다.   
스테이지의 연산 결과를 pipeline stage buffer에 저장한다. 그러면 그 스테이지는 더이상 사용할 필요없다. 다른 명령어가 사용할 수 있다.   

## 7. 학습 내용에 대한 개인적인 총평
+ single cycle에서의 control signal을 통해 동작이 결정되는 것을 이해할 수 있었다.
+ R-type의 명령어는 opcode 6bit가 0이고, func 6bit로 명령어의 종류를 판단한다.
+ data path를 모두 구현한 이후, control path로 제어하는 흐름을 이해하였다.
+ cpu와 친해진 느낌이다.
+ pipeline의 흐름을 파악하였다.

## 8. 다음 학습 계획
+ pipeline hazard 학습