TimeQuest Timing Analyzer report for multicycle
Wed Oct 31 16:00:25 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'FSM:Control|state.c3_stop'
 13. Slow Model Setup: 'FSM:Control|state.c3_nop'
 14. Slow Model Hold: 'KEY[1]'
 15. Slow Model Hold: 'FSM:Control|state.c3_nop'
 16. Slow Model Hold: 'FSM:Control|state.c3_stop'
 17. Slow Model Minimum Pulse Width: 'KEY[1]'
 18. Slow Model Minimum Pulse Width: 'FSM:Control|state.c3_nop'
 19. Slow Model Minimum Pulse Width: 'FSM:Control|state.c3_stop'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'KEY[1]'
 30. Fast Model Setup: 'FSM:Control|state.c3_stop'
 31. Fast Model Setup: 'FSM:Control|state.c3_nop'
 32. Fast Model Hold: 'KEY[1]'
 33. Fast Model Hold: 'FSM:Control|state.c3_nop'
 34. Fast Model Hold: 'FSM:Control|state.c3_stop'
 35. Fast Model Minimum Pulse Width: 'KEY[1]'
 36. Fast Model Minimum Pulse Width: 'FSM:Control|state.c3_nop'
 37. Fast Model Minimum Pulse Width: 'FSM:Control|state.c3_stop'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; multicycle                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   7.1%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; FSM:Control|state.c3_nop  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:Control|state.c3_nop }  ;
; FSM:Control|state.c3_stop ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:Control|state.c3_stop } ;
; KEY[1]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                    ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.67 MHz ; 117.67 MHz      ; KEY[1]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -6.362 ; -367.865      ;
; FSM:Control|state.c3_stop ; -1.868 ; -18.768       ;
; FSM:Control|state.c3_nop  ; -0.375 ; -0.375        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -2.440 ; -18.499       ;
; FSM:Control|state.c3_nop  ; -0.114 ; -0.114        ;
; FSM:Control|state.c3_stop ; -0.008 ; -0.008        ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -2.000 ; -335.222      ;
; FSM:Control|state.c3_nop  ; 0.500  ; 0.000         ;
; FSM:Control|state.c3_stop ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                            ;
+--------+---------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; -6.362 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 7.360      ;
; -6.332 ; register_8bit:IR_reg|q[6] ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 7.330      ;
; -6.214 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 7.212      ;
; -6.184 ; register_8bit:IR_reg|q[5] ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 7.182      ;
; -6.016 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 6.511      ;
; -5.986 ; FSM:Control|ALU2[1]       ; Z                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 6.481      ;
; -5.959 ; register_8bit:IR_reg|q[6] ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.030     ; 6.965      ;
; -5.931 ; FSM:Control|ALU2[0]       ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 6.387      ;
; -5.901 ; FSM:Control|ALU2[0]       ; Z                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 6.357      ;
; -5.865 ; register_8bit:IR_reg|q[4] ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.863      ;
; -5.850 ; register_8bit:IR_reg|q[4] ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.030     ; 6.856      ;
; -5.811 ; register_8bit:IR_reg|q[5] ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.030     ; 6.817      ;
; -5.779 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.777      ;
; -5.771 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.769      ;
; -5.717 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.715      ;
; -5.716 ; FSM:Control|ALU2[1]       ; N                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.533     ; 6.219      ;
; -5.689 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[1] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.687      ;
; -5.663 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.661      ;
; -5.648 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.646      ;
; -5.647 ; FSM:Control|ALUop[2]      ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 6.142      ;
; -5.643 ; register_8bit:R1|q[2]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.688      ;
; -5.631 ; register_8bit:R1|q[4]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.676      ;
; -5.628 ; register_8bit:R1|q[2]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.017      ; 6.681      ;
; -5.617 ; FSM:Control|ALUop[2]      ; Z                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 6.112      ;
; -5.601 ; register_8bit:R1|q[4]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.646      ;
; -5.593 ; register_8bit:IR_reg|q[7] ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.591      ;
; -5.583 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 6.078      ;
; -5.582 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.580      ;
; -5.576 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.574      ;
; -5.575 ; register_8bit:R2|q[3]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.631      ;
; -5.568 ; register_8bit:R2|q[0]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.624      ;
; -5.566 ; FSM:Control|ALU2[0]       ; N                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.572     ; 6.030      ;
; -5.563 ; register_8bit:IR_reg|q[7] ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.561      ;
; -5.553 ; register_8bit:R2|q[0]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.028      ; 6.617      ;
; -5.545 ; register_8bit:R2|q[3]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.601      ;
; -5.544 ; FSM:Control|ALU2[0]       ; register_8bit:ALUOut_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 6.000      ;
; -5.541 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[1] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.539      ;
; -5.540 ; FSM:Control|FlagWrite     ; Z                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.677     ; 5.899      ;
; -5.534 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.532      ;
; -5.525 ; FSM:Control|FlagWrite     ; N                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.669     ; 5.892      ;
; -5.516 ; register_8bit:R1|q[1]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.011      ; 6.563      ;
; -5.515 ; register_8bit:R1|q[3]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.017      ; 6.568      ;
; -5.508 ; register_8bit:IR_reg|q[3] ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.506      ;
; -5.503 ; register_8bit:R1|q[2]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.548      ;
; -5.500 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.498      ;
; -5.493 ; register_8bit:IR_reg|q[3] ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.030     ; 6.499      ;
; -5.486 ; register_8bit:R1|q[1]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.011      ; 6.533      ;
; -5.486 ; FSM:Control|FlagWrite     ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.677     ; 5.845      ;
; -5.482 ; register_8bit:R2|q[0]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.538      ;
; -5.482 ; FSM:Control|ALUop[2]      ; N                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.533     ; 5.985      ;
; -5.458 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.456      ;
; -5.453 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[3] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.451      ;
; -5.448 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.943      ;
; -5.447 ; register_8bit:R1|q[3]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.492      ;
; -5.436 ; register_8bit:IR_reg|q[6] ; register_8bit:ALUOut_reg|q[3] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.434      ;
; -5.433 ; register_8bit:IR_reg|q[6] ; register_8bit:PC|q[0]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.431      ;
; -5.433 ; register_8bit:IR_reg|q[7] ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.030     ; 6.439      ;
; -5.422 ; register_8bit:IR_reg|q[3] ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.420      ;
; -5.420 ; register_8bit:R2|q[0]     ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.476      ;
; -5.415 ; register_8bit:R2|q[3]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.028      ; 6.479      ;
; -5.400 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.895      ;
; -5.392 ; register_8bit:R1|q[3]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.437      ;
; -5.386 ; register_8bit:R1|q[1]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.019      ; 6.441      ;
; -5.384 ; register_8bit:IR_reg|q[6] ; register_8bit:PC|q[6]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.050     ; 6.370      ;
; -5.383 ; register_8bit:IR_reg|q[4] ; register_8bit:ALUOut_reg|q[1] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.381      ;
; -5.373 ; register_8bit:IR_reg|q[5] ; register_8bit:PC|q[0]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.371      ;
; -5.363 ; register_8bit:R1|q[2]     ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.408      ;
; -5.360 ; register_8bit:IR_reg|q[3] ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.358      ;
; -5.349 ; FSM:Control|ALUop[2]      ; register_8bit:ALUOut_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.844      ;
; -5.343 ; register_8bit:R1|q[5]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.388      ;
; -5.343 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.838      ;
; -5.328 ; register_8bit:IR_reg|q[6] ; register_8bit:PC|q[7]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.039     ; 6.325      ;
; -5.328 ; register_8bit:R1|q[5]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.373      ;
; -5.327 ; register_8bit:R1|q[7]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.372      ;
; -5.319 ; FSM:Control|ALU2[1]       ; register_8bit:ALUOut_reg|q[3] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.814      ;
; -5.298 ; FSM:Control|ALU2[0]       ; register_8bit:ALUOut_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 5.754      ;
; -5.297 ; register_8bit:R1|q[7]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.342      ;
; -5.290 ; FSM:Control|ALU2[0]       ; register_8bit:ALUOut_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 5.746      ;
; -5.288 ; register_8bit:IR_reg|q[5] ; register_8bit:ALUOut_reg|q[3] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.286      ;
; -5.285 ; register_8bit:R2|q[0]     ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.341      ;
; -5.267 ; register_8bit:R1|q[4]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.017      ; 6.320      ;
; -5.260 ; FSM:Control|FlagWrite     ; register_8bit:ALUOut_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.677     ; 5.619      ;
; -5.256 ; register_8bit:R1|q[5]     ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.301      ;
; -5.253 ; register_8bit:R1|q[1]     ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.011      ; 6.300      ;
; -5.250 ; FSM:Control|ALU2[0]       ; register_8bit:ALUOut_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.580     ; 5.706      ;
; -5.245 ; register_8bit:R1|q[7]     ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.290      ;
; -5.237 ; register_8bit:R2|q[0]     ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.293      ;
; -5.236 ; register_8bit:IR_reg|q[5] ; register_8bit:PC|q[6]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.050     ; 6.222      ;
; -5.231 ; register_8bit:R1|q[2]     ; register_8bit:ALUOut_reg|q[3] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.276      ;
; -5.225 ; register_8bit:R2|q[2]     ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.281      ;
; -5.225 ; register_8bit:IR_reg|q[3] ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.223      ;
; -5.219 ; register_8bit:IR_reg|q[4] ; register_8bit:PC|q[7]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.039     ; 6.216      ;
; -5.214 ; FSM:Control|ALUop[2]      ; register_8bit:ALUOut_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.541     ; 5.709      ;
; -5.210 ; register_8bit:R1|q[5]     ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.017      ; 6.263      ;
; -5.197 ; register_8bit:IR_reg|q[4] ; register_8bit:PC|q[0]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.195      ;
; -5.196 ; register_8bit:R1|q[2]     ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.241      ;
; -5.195 ; register_8bit:R2|q[2]     ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.020      ; 6.251      ;
; -5.192 ; register_8bit:R1|q[2]     ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.009      ; 6.237      ;
; -5.180 ; register_8bit:IR_reg|q[5] ; register_8bit:PC|q[7]         ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.039     ; 6.177      ;
; -5.177 ; register_8bit:IR_reg|q[3] ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.038     ; 6.175      ;
+--------+---------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FSM:Control|state.c3_stop'                                                                                                     ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.868 ; FSM:Control|state.c4_ori   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.669      ; 2.553      ;
; -1.645 ; FSM:Control|state.c3_asn   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.680      ; 2.341      ;
; -1.631 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.531      ; 2.330      ;
; -1.608 ; FSM:Control|state.c3_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.554      ; 2.289      ;
; -1.591 ; register_8bit:IR_reg|q[1]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.531      ; 2.290      ;
; -1.575 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.659      ; 2.243      ;
; -1.562 ; FSM:Control|state.c3_bnz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.533      ; 2.270      ;
; -1.545 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.531      ; 2.244      ;
; -1.541 ; FSM:Control|state.c3_shift ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.680      ; 2.237      ;
; -1.536 ; FSM:Control|state.c3_bpz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.533      ; 2.244      ;
; -1.486 ; FSM:Control|state.c5_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.553      ; 2.166      ;
; -1.469 ; FSM:Control|state.c4_ori   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 2.189      ;
; -1.460 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.572      ; 2.160      ;
; -1.419 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.531      ; 2.118      ;
; -1.382 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.659      ; 2.050      ;
; -1.361 ; FSM:Control|state.c5_ori   ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.549      ; 2.085      ;
; -1.301 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.659      ; 1.969      ;
; -1.273 ; Z                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.545      ; 1.983      ;
; -1.271 ; FSM:Control|state.c1       ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 1.973      ;
; -1.257 ; FSM:Control|state.c3_bz    ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.533      ; 1.965      ;
; -1.254 ; FSM:Control|state.c3_load  ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.567      ; 2.085      ;
; -1.227 ; FSM:Control|state.c3_bz    ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 1.929      ;
; -1.217 ; FSM:Control|state.c4_asnsh ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.540      ; 1.932      ;
; -1.211 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.548      ; 1.942      ;
; -1.170 ; FSM:Control|state.c1       ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.556      ; 1.990      ;
; -1.163 ; FSM:Control|state.c1       ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.572      ; 1.863      ;
; -1.135 ; FSM:Control|state.c3_shift ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.548      ; 1.866      ;
; -1.113 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.533      ; 1.821      ;
; -1.094 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.700      ; 1.803      ;
; -1.064 ; FSM:Control|state.c3_ori   ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.676      ; 1.759      ;
; -0.975 ; FSM:Control|state.c3_load  ; FSM:Control|MDRload     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.567      ; 1.676      ;
; -0.951 ; FSM:Control|state.c3_bnz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 1.653      ;
; -0.926 ; FSM:Control|state.c4_load  ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.538      ; 1.647      ;
; -0.863 ; FSM:Control|state.c4_ori   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.689      ; 1.561      ;
; -0.820 ; FSM:Control|state.c3_bpz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 1.522      ;
; -0.783 ; FSM:Control|state.c4_load  ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.540      ; 1.498      ;
; -0.769 ; FSM:Control|state.c1       ; FSM:Control|IRload      ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.571      ; 1.471      ;
; -0.745 ; FSM:Control|state.c2       ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.665      ; 1.429      ;
; -0.656 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.572      ; 1.396      ;
; -0.591 ; FSM:Control|state.c3_shift ; FSM:Control|ALUop[2]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.544      ; 1.455      ;
; -0.401 ; N                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.537      ; 1.103      ;
; -0.308 ; FSM:Control|state.c4_load  ; FSM:Control|RegIn       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.557      ; 0.981      ;
; 0.149  ; FSM:Control|state.c3_store ; FSM:Control|MemWrite    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.581      ; 0.573      ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'FSM:Control|state.c3_nop'                                                                                                              ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; -0.375 ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 0.500        ; 0.591      ; 0.727      ;
; 0.125  ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 1.000        ; 0.591      ; 0.727      ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                              ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.440 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c3_stop  ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; 2.581      ; 0.657      ;
; -1.940 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c3_stop  ; FSM:Control|state.c3_stop ; KEY[1]      ; -0.500       ; 2.581      ; 0.657      ;
; -1.715 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c1       ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; 2.581      ; 1.382      ;
; -1.279 ; FSM:Control|StopFlag          ; FSM:Control|counter[0]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 0.959      ;
; -1.215 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c1       ; FSM:Control|state.c3_stop ; KEY[1]      ; -0.500       ; 2.581      ; 1.382      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[8]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[7]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[6]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[5]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[4]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[3]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[2]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[1]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[9]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[10]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[11]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[12]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[13]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[14]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; -0.871 ; FSM:Control|StopFlag          ; FSM:Control|counter[15]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.972      ; 1.367      ;
; 0.391  ; FSM:Control|counter[0]        ; FSM:Control|counter[0]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; FSM:Control|counter[15]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.688  ; RF:RF_block|k1[0]             ; register_8bit:R1|q[0]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.954      ;
; 0.690  ; FSM:Control|state.c1          ; FSM:Control|state.c2       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.956      ;
; 0.781  ; RF:RF_block|k0[1]             ; register_8bit:R1|q[1]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.047      ;
; 0.789  ; FSM:Control|state.c2          ; FSM:Control|state.c1       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.055      ;
; 0.805  ; FSM:Control|counter[1]        ; FSM:Control|counter[1]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; FSM:Control|counter[7]        ; FSM:Control|counter[7]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[4]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[2]        ; FSM:Control|counter[2]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[9]        ; FSM:Control|counter[9]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[11]       ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[13]       ; FSM:Control|counter[13]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FSM:Control|counter[14]       ; FSM:Control|counter[14]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.827  ; RF:RF_block|k2[7]             ; register_8bit:R1|q[7]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.827  ; FSM:Control|counter[10]       ; FSM:Control|counter[10]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.093      ;
; 0.838  ; FSM:Control|counter[3]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; FSM:Control|counter[6]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; FSM:Control|counter[5]        ; FSM:Control|counter[5]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; register_8bit:ALUOut_reg|q[2] ; RF:RF_block|k3[2]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.106      ;
; 0.842  ; register_8bit:ALUOut_reg|q[1] ; RF:RF_block|k1[1]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.002     ; 1.106      ;
; 0.863  ; RF:RF_block|k2[1]             ; register_8bit:R1|q[1]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.001     ; 1.128      ;
; 0.887  ; RF:RF_block|k2[5]             ; register_8bit:R1|q[5]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.153      ;
; 0.964  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.673      ;
; 0.966  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.675      ;
; 0.966  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.675      ;
; 0.966  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[3] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.675      ;
; 0.967  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.676      ;
; 0.967  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[7] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.676      ;
; 0.968  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.677      ;
; 0.983  ; register_8bit:MDR_reg|q[0]    ; RF:RF_block|k1[0]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.009     ; 1.240      ;
; 0.986  ; FSM:Control|counter[8]        ; FSM:Control|counter[8]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.252      ;
; 0.992  ; RF:RF_block|k1[5]             ; register_8bit:R1|q[5]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.259      ;
; 0.994  ; FSM:Control|counter[12]       ; FSM:Control|counter[12]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.260      ;
; 0.997  ; RF:RF_block|k1[6]             ; register_8bit:R2|q[6]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.264      ;
; 0.999  ; RF:RF_block|k2[3]             ; register_8bit:R2|q[3]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.010     ; 1.255      ;
; 1.000  ; RF:RF_block|k1[6]             ; register_8bit:R1|q[6]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.267      ;
; 1.019  ; FSM:Control|counter[0]        ; FSM:Control|counter[1]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.285      ;
; 1.024  ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.041     ; 1.249      ;
; 1.029  ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_shift ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.041     ; 1.254      ;
; 1.030  ; FSM:Control|state.c2          ; FSM:Control|state.c3_load  ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.011     ; 1.285      ;
; 1.047  ; FSM:Control|state.c4_ori      ; FSM:Control|state.c5_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.010     ; 1.303      ;
; 1.088  ; FSM:Control|state.c3_asn      ; FSM:Control|state.c4_asnsh ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.010      ; 1.364      ;
; 1.091  ; FSM:Control|state.c3_ori      ; FSM:Control|state.c4_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.011      ; 1.368      ;
; 1.108  ; FSM:Control|state.c3_ori      ; FSM:Control|state.c1       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.011      ; 1.385      ;
; 1.109  ; RF:RF_block|k2[2]             ; register_8bit:R1|q[2]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.376      ;
; 1.111  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[0] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.820      ;
; 1.188  ; FSM:Control|counter[1]        ; FSM:Control|counter[2]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; FSM:Control|counter[14]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; FSM:Control|counter[13]       ; FSM:Control|counter[14]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; FSM:Control|counter[9]        ; FSM:Control|counter[10]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; FSM:Control|counter[2]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; FSM:Control|counter[4]        ; FSM:Control|counter[5]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; FSM:Control|counter[11]       ; FSM:Control|counter[12]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[0] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[3] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.191  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[7] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.557     ; 0.900      ;
; 1.205  ; RF:RF_block|k0[7]             ; register_8bit:R1|q[7]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.002      ; 1.473      ;
; 1.213  ; FSM:Control|counter[10]       ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.479      ;
; 1.224  ; FSM:Control|counter[3]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; RF:RF_block|k3[0]             ; register_8bit:R1|q[0]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.002     ; 1.489      ;
; 1.225  ; FSM:Control|counter[6]        ; FSM:Control|counter[7]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; FSM:Control|counter[5]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.230  ; RF:RF_block|k1[3]             ; register_8bit:R1|q[3]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.497      ;
; 1.235  ; RF:RF_block|k1[7]             ; register_8bit:R2|q[7]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.502      ;
; 1.253  ; RF:RF_block|k2[0]             ; register_8bit:R1|q[0]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.008      ; 1.527      ;
; 1.259  ; FSM:Control|counter[1]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; FSM:Control|counter[11]       ; FSM:Control|counter[13]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; FSM:Control|counter[13]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; FSM:Control|counter[9]        ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; FSM:Control|counter[2]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; FSM:Control|counter[4]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; register_8bit:ALUOut_reg|q[6] ; RF:RF_block|k2[6]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.009     ; 1.518      ;
; 1.274  ; RF:RF_block|k0[5]             ; register_8bit:R2|q[5]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 1.541      ;
; 1.275  ; register_8bit:ALUOut_reg|q[5] ; RF:RF_block|k2[5]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.009     ; 1.532      ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FSM:Control|state.c3_nop'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; -0.114 ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 0.000        ; 0.591      ; 0.727      ;
; 0.386  ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; -0.500       ; 0.591      ; 0.727      ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'FSM:Control|state.c3_stop'                                                                                                      ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.008 ; FSM:Control|state.c3_store ; FSM:Control|MemWrite    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.581      ; 0.573      ;
; 0.424  ; FSM:Control|state.c4_load  ; FSM:Control|RegIn       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.557      ; 0.981      ;
; 0.566  ; N                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 1.103      ;
; 0.764  ; FSM:Control|state.c2       ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.665      ; 1.429      ;
; 0.824  ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.572      ; 1.396      ;
; 0.872  ; FSM:Control|state.c4_ori   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.689      ; 1.561      ;
; 0.900  ; FSM:Control|state.c1       ; FSM:Control|IRload      ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.571      ; 1.471      ;
; 0.911  ; FSM:Control|state.c3_shift ; FSM:Control|ALUop[2]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.544      ; 1.455      ;
; 0.958  ; FSM:Control|state.c4_load  ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.540      ; 1.498      ;
; 0.985  ; FSM:Control|state.c3_bpz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 1.522      ;
; 1.083  ; FSM:Control|state.c3_ori   ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.676      ; 1.759      ;
; 1.103  ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.700      ; 1.803      ;
; 1.109  ; FSM:Control|state.c4_load  ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.538      ; 1.647      ;
; 1.109  ; FSM:Control|state.c3_load  ; FSM:Control|MDRload     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.567      ; 1.676      ;
; 1.116  ; FSM:Control|state.c3_bnz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 1.653      ;
; 1.288  ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.533      ; 1.821      ;
; 1.291  ; FSM:Control|state.c1       ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.572      ; 1.863      ;
; 1.310  ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.659      ; 1.969      ;
; 1.318  ; FSM:Control|state.c3_shift ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.548      ; 1.866      ;
; 1.391  ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.659      ; 2.050      ;
; 1.392  ; FSM:Control|state.c4_asnsh ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.540      ; 1.932      ;
; 1.392  ; FSM:Control|state.c3_bz    ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 1.929      ;
; 1.394  ; FSM:Control|state.c3_asn   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.548      ; 1.942      ;
; 1.432  ; FSM:Control|state.c3_bz    ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.533      ; 1.965      ;
; 1.434  ; FSM:Control|state.c1       ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.556      ; 1.990      ;
; 1.436  ; FSM:Control|state.c1       ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 1.973      ;
; 1.438  ; Z                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.545      ; 1.983      ;
; 1.518  ; FSM:Control|state.c3_load  ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.567      ; 2.085      ;
; 1.536  ; FSM:Control|state.c5_ori   ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.549      ; 2.085      ;
; 1.557  ; FSM:Control|state.c3_shift ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.680      ; 2.237      ;
; 1.584  ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.659      ; 2.243      ;
; 1.587  ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.531      ; 2.118      ;
; 1.588  ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.572      ; 2.160      ;
; 1.613  ; FSM:Control|state.c5_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.553      ; 2.166      ;
; 1.652  ; FSM:Control|state.c4_ori   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.537      ; 2.189      ;
; 1.661  ; FSM:Control|state.c3_asn   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.680      ; 2.341      ;
; 1.711  ; FSM:Control|state.c3_bpz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.533      ; 2.244      ;
; 1.713  ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.531      ; 2.244      ;
; 1.735  ; FSM:Control|state.c3_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.554      ; 2.289      ;
; 1.737  ; FSM:Control|state.c3_bnz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.533      ; 2.270      ;
; 1.759  ; register_8bit:IR_reg|q[1]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.531      ; 2.290      ;
; 1.799  ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.531      ; 2.330      ;
; 1.884  ; FSM:Control|state.c4_ori   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.669      ; 2.553      ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FSM:Control|state.c3_nop'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; Control|StopFlag|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; Control|StopFlag|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; Control|state.c3_nop|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; Control|state.c3_nop|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; FSM:Control|StopFlag        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; FSM:Control|StopFlag        ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'FSM:Control|state.c3_stop'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[1]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[1]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUOutWrite|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUOutWrite|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[0]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[0]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|FlagWrite|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|FlagWrite|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|IRload|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|IRload|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MDRload|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MDRload|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MemRead|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MemRead|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MemWrite|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MemWrite|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|PCwrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|PCwrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|R1R2Load|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|R1R2Load|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|R1Sel|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|R1Sel|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|RFWrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|RFWrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|RegIn|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|RegIn|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUOutWrite                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUOutWrite                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|FlagWrite                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|FlagWrite                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|IRload                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|IRload                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MDRload                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MDRload                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemRead                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemRead                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemWrite                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemWrite                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|PCwrite                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|PCwrite                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1R2Load                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1R2Load                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1Sel                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1Sel                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RFWrite                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RFWrite                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RegIn                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RegIn                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 8.770  ; 8.770  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 7.495  ; 7.495  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 7.512  ; 7.512  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 7.559  ; 7.559  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 7.555  ; 7.555  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 7.828  ; 7.828  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 7.577  ; 7.577  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 7.616  ; 7.616  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 7.659  ; 7.659  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 7.782  ; 7.782  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 7.665  ; 7.665  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 7.964  ; 7.964  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 7.840  ; 7.840  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 8.315  ; 8.315  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 7.827  ; 7.827  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 8.194  ; 8.194  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 8.523  ; 8.523  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 8.096  ; 8.096  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 8.770  ; 8.770  ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 11.411 ; 11.411 ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 10.932 ; 10.932 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 10.487 ; 10.487 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 10.755 ; 10.755 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 10.499 ; 10.499 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 9.952  ; 9.952  ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 11.411 ; 11.411 ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 11.333 ; 11.333 ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 10.012 ; 10.012 ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 10.012 ; 10.012 ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 9.993  ; 9.993  ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 9.655  ; 9.655  ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 8.762  ; 8.762  ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 9.563  ; 9.563  ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 8.805  ; 8.805  ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 9.724  ; 9.724  ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 9.074  ; 9.074  ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 9.043  ; 9.043  ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 9.024  ; 9.024  ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 8.926  ; 8.926  ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 9.074  ; 9.074  ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 8.581  ; 8.581  ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 8.319  ; 8.319  ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 8.515  ; 8.515  ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 8.663  ; 8.663  ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 8.404  ; 8.404  ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 8.663  ; 8.663  ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 8.436  ; 8.436  ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 8.417  ; 8.417  ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 8.546  ; 8.546  ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 8.203  ; 8.203  ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 8.117  ; 8.117  ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 12.427 ; 12.427 ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 11.995 ; 11.995 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 12.427 ; 12.427 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 11.981 ; 11.981 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 11.389 ; 11.389 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 12.004 ; 12.004 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 10.032 ; 10.032 ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 10.251 ; 10.251 ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 13.613 ; 13.613 ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 11.091 ; 11.091 ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 13.613 ; 13.613 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 12.175 ; 12.175 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 13.070 ; 13.070 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 12.659 ; 12.659 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 11.291 ; 11.291 ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 11.275 ; 11.275 ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 12.435 ; 12.435 ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 10.545 ; 10.545 ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 11.888 ; 11.888 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 11.908 ; 11.908 ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 12.435 ; 12.435 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 12.398 ; 12.398 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 12.407 ; 12.407 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 12.401 ; 12.401 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 13.531 ; 13.531 ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 13.531 ; 13.531 ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 13.186 ; 13.186 ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 13.178 ; 13.178 ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 13.160 ; 13.160 ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 13.164 ; 13.164 ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 13.189 ; 13.189 ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 13.483 ; 13.483 ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 7.334  ; 7.334  ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 7.136  ; 7.136  ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 7.334  ; 7.334  ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 7.495  ; 7.495  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 7.495  ; 7.495  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 7.512  ; 7.512  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 7.559  ; 7.559  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 7.555  ; 7.555  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 7.828  ; 7.828  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 7.577  ; 7.577  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 7.616  ; 7.616  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 7.659  ; 7.659  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 7.782  ; 7.782  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 7.665  ; 7.665  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 7.964  ; 7.964  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 7.840  ; 7.840  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 8.315  ; 8.315  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 7.827  ; 7.827  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 8.194  ; 8.194  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 8.523  ; 8.523  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 8.096  ; 8.096  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 8.770  ; 8.770  ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 9.442  ; 9.442  ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 10.729 ; 10.729 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 10.283 ; 10.283 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 10.539 ; 10.539 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 10.302 ; 10.302 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 9.490  ; 9.490  ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 9.522  ; 9.522  ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 9.442  ; 9.442  ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 7.851  ; 7.851  ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 9.752  ; 9.752  ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 9.697  ; 9.697  ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 9.359  ; 9.359  ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 8.136  ; 8.136  ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 7.851  ; 7.851  ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 8.015  ; 8.015  ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 8.013  ; 8.013  ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 7.867  ; 7.867  ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 8.501  ; 8.501  ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 8.450  ; 8.450  ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 8.348  ; 8.348  ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 8.504  ; 8.504  ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 8.035  ; 8.035  ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 7.867  ; 7.867  ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 8.064  ; 8.064  ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 7.904  ; 7.904  ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 8.196  ; 8.196  ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 8.458  ; 8.458  ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 8.205  ; 8.205  ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 8.212  ; 8.212  ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 8.331  ; 8.331  ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 7.998  ; 7.998  ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 7.904  ; 7.904  ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 8.645  ; 8.645  ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 10.608 ; 10.608 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 11.040 ; 11.040 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 10.594 ; 10.594 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 10.002 ; 10.002 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 10.617 ; 10.617 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 8.645  ; 8.645  ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 8.864  ; 8.864  ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 9.141  ; 9.141  ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 9.141  ; 9.141  ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 11.692 ; 11.692 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 10.231 ; 10.231 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 11.146 ; 11.146 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 10.735 ; 10.735 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 9.354  ; 9.354  ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 9.347  ; 9.347  ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 9.140  ; 9.140  ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 9.140  ; 9.140  ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 10.485 ; 10.485 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 9.713  ; 9.713  ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 10.250 ; 10.250 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 10.240 ; 10.240 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 10.217 ; 10.217 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 10.207 ; 10.207 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 8.976  ; 8.976  ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 8.976  ; 8.976  ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 9.628  ; 9.628  ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 9.608  ; 9.608  ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 9.593  ; 9.593  ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 9.608  ; 9.608  ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 9.634  ; 9.634  ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 9.928  ; 9.928  ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 7.136  ; 7.136  ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 7.136  ; 7.136  ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 7.334  ; 7.334  ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ;        ; 7.873  ; 7.873  ;        ;
; SW[2]      ; HEX0[1]     ;        ; 7.582  ; 7.582  ;        ;
; SW[2]      ; HEX0[2]     ;        ; 7.836  ; 7.836  ;        ;
; SW[2]      ; HEX0[3]     ;        ; 7.599  ; 7.599  ;        ;
; SW[2]      ; HEX0[4]     ;        ; 8.676  ; 8.676  ;        ;
; SW[2]      ; HEX0[5]     ;        ; 7.585  ; 7.585  ;        ;
; SW[2]      ; HEX0[6]     ; 7.611  ;        ;        ; 7.611  ;
; SW[2]      ; HEX1[0]     ;        ; 6.679  ; 6.679  ;        ;
; SW[2]      ; HEX1[1]     ;        ; 6.645  ; 6.645  ;        ;
; SW[2]      ; HEX1[2]     ;        ; 6.471  ; 6.471  ;        ;
; SW[2]      ; HEX1[3]     ;        ; 6.438  ; 6.438  ;        ;
; SW[2]      ; HEX1[4]     ;        ; 6.165  ; 6.165  ;        ;
; SW[2]      ; HEX1[5]     ;        ; 7.344  ; 7.344  ;        ;
; SW[2]      ; HEX1[6]     ; 6.174  ;        ;        ; 6.174  ;
; SW[2]      ; HEX2[0]     ;        ; 7.046  ; 7.046  ;        ;
; SW[2]      ; HEX2[1]     ;        ; 7.000  ; 7.000  ;        ;
; SW[2]      ; HEX2[2]     ;        ; 7.030  ; 7.030  ;        ;
; SW[2]      ; HEX2[3]     ;        ; 7.011  ; 7.011  ;        ;
; SW[2]      ; HEX2[4]     ;        ; 6.714  ; 6.714  ;        ;
; SW[2]      ; HEX2[5]     ;        ; 6.745  ; 6.745  ;        ;
; SW[2]      ; HEX2[6]     ; 6.718  ;        ;        ; 6.718  ;
; SW[2]      ; HEX3[0]     ;        ; 6.950  ; 6.950  ;        ;
; SW[2]      ; HEX3[1]     ;        ; 6.925  ; 6.925  ;        ;
; SW[2]      ; HEX3[2]     ;        ; 6.966  ; 6.966  ;        ;
; SW[2]      ; HEX3[3]     ;        ; 6.965  ; 6.965  ;        ;
; SW[2]      ; HEX3[4]     ;        ; 7.105  ; 7.105  ;        ;
; SW[2]      ; HEX3[5]     ;        ; 6.748  ; 6.748  ;        ;
; SW[2]      ; HEX3[6]     ; 6.798  ;        ;        ; 6.798  ;
; SW[2]      ; HEX4[0]     ; 10.356 ; 10.356 ; 10.356 ; 10.356 ;
; SW[2]      ; HEX4[1]     ; 10.814 ; 10.814 ; 10.814 ; 10.814 ;
; SW[2]      ; HEX4[2]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; SW[2]      ; HEX4[3]     ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; SW[2]      ; HEX4[4]     ; 10.390 ; 10.390 ; 10.390 ; 10.390 ;
; SW[2]      ; HEX4[5]     ; 8.429  ; 8.429  ; 8.429  ; 8.429  ;
; SW[2]      ; HEX4[6]     ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; SW[2]      ; HEX5[0]     ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; SW[2]      ; HEX5[1]     ; 12.053 ; 12.053 ; 12.053 ; 12.053 ;
; SW[2]      ; HEX5[2]     ; 10.615 ; 10.615 ; 10.615 ; 10.615 ;
; SW[2]      ; HEX5[3]     ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; SW[2]      ; HEX5[4]     ; 11.099 ; 11.099 ; 11.099 ; 11.099 ;
; SW[2]      ; HEX5[5]     ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; SW[2]      ; HEX5[6]     ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; SW[2]      ; HEX6[0]     ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; SW[2]      ; HEX6[1]     ; 10.669 ; 10.669 ; 10.669 ; 10.669 ;
; SW[2]      ; HEX6[2]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SW[2]      ; HEX6[3]     ; 11.724 ; 11.724 ; 11.724 ; 11.724 ;
; SW[2]      ; HEX6[4]     ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; SW[2]      ; HEX6[5]     ; 11.673 ; 11.673 ; 11.673 ; 11.673 ;
; SW[2]      ; HEX6[6]     ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; SW[2]      ; HEX7[0]     ; 12.643 ; 12.643 ; 12.643 ; 12.643 ;
; SW[2]      ; HEX7[1]     ; 12.298 ; 12.298 ; 12.298 ; 12.298 ;
; SW[2]      ; HEX7[2]     ; 12.290 ; 12.290 ; 12.290 ; 12.290 ;
; SW[2]      ; HEX7[3]     ; 12.272 ; 12.272 ; 12.272 ; 12.272 ;
; SW[2]      ; HEX7[4]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; SW[2]      ; HEX7[5]     ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; SW[2]      ; HEX7[6]     ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ;        ; 7.873  ; 7.873  ;        ;
; SW[2]      ; HEX0[1]     ;        ; 7.582  ; 7.582  ;        ;
; SW[2]      ; HEX0[2]     ;        ; 7.836  ; 7.836  ;        ;
; SW[2]      ; HEX0[3]     ;        ; 7.599  ; 7.599  ;        ;
; SW[2]      ; HEX0[4]     ;        ; 8.676  ; 8.676  ;        ;
; SW[2]      ; HEX0[5]     ;        ; 7.585  ; 7.585  ;        ;
; SW[2]      ; HEX0[6]     ; 7.611  ;        ;        ; 7.611  ;
; SW[2]      ; HEX1[0]     ;        ; 6.679  ; 6.679  ;        ;
; SW[2]      ; HEX1[1]     ;        ; 6.645  ; 6.645  ;        ;
; SW[2]      ; HEX1[2]     ;        ; 6.471  ; 6.471  ;        ;
; SW[2]      ; HEX1[3]     ;        ; 6.438  ; 6.438  ;        ;
; SW[2]      ; HEX1[4]     ;        ; 6.165  ; 6.165  ;        ;
; SW[2]      ; HEX1[5]     ;        ; 7.344  ; 7.344  ;        ;
; SW[2]      ; HEX1[6]     ; 6.174  ;        ;        ; 6.174  ;
; SW[2]      ; HEX2[0]     ;        ; 7.046  ; 7.046  ;        ;
; SW[2]      ; HEX2[1]     ;        ; 7.000  ; 7.000  ;        ;
; SW[2]      ; HEX2[2]     ;        ; 7.030  ; 7.030  ;        ;
; SW[2]      ; HEX2[3]     ;        ; 7.011  ; 7.011  ;        ;
; SW[2]      ; HEX2[4]     ;        ; 6.714  ; 6.714  ;        ;
; SW[2]      ; HEX2[5]     ;        ; 6.745  ; 6.745  ;        ;
; SW[2]      ; HEX2[6]     ; 6.718  ;        ;        ; 6.718  ;
; SW[2]      ; HEX3[0]     ;        ; 6.950  ; 6.950  ;        ;
; SW[2]      ; HEX3[1]     ;        ; 6.925  ; 6.925  ;        ;
; SW[2]      ; HEX3[2]     ;        ; 6.966  ; 6.966  ;        ;
; SW[2]      ; HEX3[3]     ;        ; 6.965  ; 6.965  ;        ;
; SW[2]      ; HEX3[4]     ;        ; 7.105  ; 7.105  ;        ;
; SW[2]      ; HEX3[5]     ;        ; 6.748  ; 6.748  ;        ;
; SW[2]      ; HEX3[6]     ; 6.798  ;        ;        ; 6.798  ;
; SW[2]      ; HEX4[0]     ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; SW[2]      ; HEX4[1]     ; 10.509 ; 10.509 ; 10.509 ; 10.509 ;
; SW[2]      ; HEX4[2]     ; 10.064 ; 10.064 ; 10.064 ; 10.064 ;
; SW[2]      ; HEX4[3]     ; 9.472  ; 9.472  ; 9.472  ; 9.472  ;
; SW[2]      ; HEX4[4]     ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; SW[2]      ; HEX4[5]     ; 8.118  ; 8.118  ; 8.118  ; 8.118  ;
; SW[2]      ; HEX4[6]     ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; SW[2]      ; HEX5[0]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; SW[2]      ; HEX5[1]     ; 11.435 ; 11.435 ; 11.435 ; 11.435 ;
; SW[2]      ; HEX5[2]     ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; SW[2]      ; HEX5[3]     ; 10.890 ; 10.890 ; 10.890 ; 10.890 ;
; SW[2]      ; HEX5[4]     ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; SW[2]      ; HEX5[5]     ; 9.097  ; 9.097  ; 9.097  ; 9.097  ;
; SW[2]      ; HEX5[6]     ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
; SW[2]      ; HEX6[0]     ; 8.825  ; 8.825  ; 8.825  ; 8.825  ;
; SW[2]      ; HEX6[1]     ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; SW[2]      ; HEX6[2]     ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; SW[2]      ; HEX6[3]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[2]      ; HEX6[4]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[2]      ; HEX6[5]     ; 10.086 ; 10.086 ; 10.086 ; 10.086 ;
; SW[2]      ; HEX6[6]     ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; SW[2]      ; HEX7[0]     ; 8.856  ; 8.856  ; 8.856  ; 8.856  ;
; SW[2]      ; HEX7[1]     ; 9.508  ; 9.508  ; 9.508  ; 9.508  ;
; SW[2]      ; HEX7[2]     ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[2]      ; HEX7[3]     ; 9.473  ; 9.473  ; 9.473  ; 9.473  ;
; SW[2]      ; HEX7[4]     ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW[2]      ; HEX7[5]     ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[2]      ; HEX7[6]     ; 9.808  ; 9.808  ; 9.808  ; 9.808  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -2.268 ; -130.334      ;
; FSM:Control|state.c3_stop ; -0.390 ; -1.975        ;
; FSM:Control|state.c3_nop  ; 0.139  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -1.489 ; -14.693       ;
; FSM:Control|state.c3_nop  ; -0.042 ; -0.042        ;
; FSM:Control|state.c3_stop ; 0.124  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; KEY[1]                    ; -2.000 ; -335.222      ;
; FSM:Control|state.c3_nop  ; 0.500  ; 0.000         ;
; FSM:Control|state.c3_stop ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.268 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 3.247      ;
; -2.215 ; register_8bit:IR_reg|q[6]                                                                                                  ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.051     ; 3.196      ;
; -2.204 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 3.183      ;
; -2.151 ; register_8bit:IR_reg|q[5]                                                                                                  ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.051     ; 3.132      ;
; -2.120 ; register_8bit:IR_reg|q[4]                                                                                                  ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.043     ; 3.109      ;
; -2.089 ; register_8bit:IR_reg|q[6]                                                                                                  ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.043     ; 3.078      ;
; -2.085 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 3.064      ;
; -2.085 ; register_8bit:IR_reg|q[4]                                                                                                  ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.051     ; 3.066      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.051 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[0]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.521      ;
; -2.025 ; register_8bit:IR_reg|q[5]                                                                                                  ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.043     ; 3.014      ;
; -2.011 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.990      ;
; -1.999 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.978      ;
; -1.997 ; FSM:Control|ALU2[1]                                                                                                        ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.177     ; 2.852      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[6]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.985 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.964      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[2]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[5]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.981 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[7]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.451      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[3]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.980 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[4]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.450      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.979 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[1]    ; KEY[1]                    ; KEY[1]      ; 0.500        ; -0.062     ; 2.449      ;
; -1.962 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.941      ;
; -1.954 ; register_8bit:R1|q[2]                                                                                                      ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.018      ; 3.004      ;
; -1.953 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.932      ;
; -1.949 ; register_8bit:IR_reg|q[7]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.928      ;
; -1.945 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.924      ;
; -1.945 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[5] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.924      ;
; -1.944 ; FSM:Control|ALU2[1]                                                                                                        ; Z                             ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.175     ; 2.801      ;
; -1.935 ; register_8bit:R1|q[4]                                                                                                      ; register_8bit:ALUOut_reg|q[6] ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.008      ; 2.975      ;
; -1.935 ; register_8bit:IR_reg|q[3]                                                                                                  ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.043     ; 2.924      ;
; -1.935 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.914      ;
; -1.933 ; register_8bit:R1|q[3]                                                                                                      ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.018      ; 2.983      ;
; -1.929 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[4] ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.053     ; 2.908      ;
; -1.923 ; FSM:Control|ALU2[0]                                                                                                        ; register_8bit:ALUOut_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 1.000        ; -0.199     ; 2.756      ;
; -1.919 ; register_8bit:R1|q[2]                                                                                                      ; Z                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; 0.010      ; 2.961      ;
; -1.903 ; register_8bit:IR_reg|q[7]                                                                                                  ; N                             ; KEY[1]                    ; KEY[1]      ; 1.000        ; -0.043     ; 2.892      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FSM:Control|state.c3_stop'                                                                                                     ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.390 ; FSM:Control|state.c4_ori   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.225      ; 1.204      ;
; -0.290 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.139      ; 1.078      ;
; -0.281 ; register_8bit:IR_reg|q[1]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.139      ; 1.069      ;
; -0.264 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.139      ; 1.052      ;
; -0.254 ; FSM:Control|state.c3_asn   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.239      ; 1.082      ;
; -0.243 ; FSM:Control|state.c3_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.182      ; 1.057      ;
; -0.241 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.186      ; 1.024      ;
; -0.205 ; FSM:Control|state.c3_shift ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.239      ; 1.033      ;
; -0.201 ; FSM:Control|state.c3_bnz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.167      ; 1.022      ;
; -0.194 ; FSM:Control|state.c3_bpz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.167      ; 1.015      ;
; -0.186 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.139      ; 0.974      ;
; -0.182 ; FSM:Control|state.c4_ori   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.171      ; 1.010      ;
; -0.181 ; FSM:Control|state.c5_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.180      ; 0.993      ;
; -0.166 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.189      ; 0.993      ;
; -0.150 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.186      ; 0.933      ;
; -0.131 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.186      ; 0.914      ;
; -0.110 ; FSM:Control|state.c5_ori   ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.184      ; 0.948      ;
; -0.093 ; FSM:Control|state.c3_load  ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.195      ; 0.975      ;
; -0.074 ; FSM:Control|state.c3_bz    ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.167      ; 0.895      ;
; -0.060 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.185      ; 0.902      ;
; -0.058 ; FSM:Control|state.c1       ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.181      ; 0.926      ;
; -0.057 ; Z                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.181      ; 0.887      ;
; -0.055 ; FSM:Control|state.c1       ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.173      ; 0.877      ;
; -0.041 ; FSM:Control|state.c3_bz    ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.173      ; 0.863      ;
; -0.040 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.167      ; 0.861      ;
; -0.037 ; FSM:Control|state.c4_asnsh ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.175      ; 0.866      ;
; -0.031 ; FSM:Control|state.c1       ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.189      ; 0.858      ;
; -0.027 ; FSM:Control|state.c3_shift ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.185      ; 0.869      ;
; -0.002 ; FSM:Control|state.c3_ori   ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.231      ; 0.817      ;
; 0.023  ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.243      ; 0.817      ;
; 0.047  ; FSM:Control|state.c3_load  ; FSM:Control|MDRload     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.196      ; 0.790      ;
; 0.076  ; FSM:Control|state.c3_bnz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.173      ; 0.746      ;
; 0.079  ; FSM:Control|state.c4_load  ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.174      ; 0.752      ;
; 0.099  ; FSM:Control|state.c2       ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.217      ; 0.702      ;
; 0.111  ; FSM:Control|state.c4_ori   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.229      ; 0.715      ;
; 0.115  ; FSM:Control|state.c4_load  ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.175      ; 0.714      ;
; 0.131  ; FSM:Control|state.c3_bpz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.173      ; 0.691      ;
; 0.134  ; FSM:Control|state.c1       ; FSM:Control|IRload      ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.189      ; 0.693      ;
; 0.188  ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.196      ; 0.657      ;
; 0.226  ; FSM:Control|state.c3_shift ; FSM:Control|ALUop[2]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.182      ; 0.679      ;
; 0.282  ; N                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.173      ; 0.540      ;
; 0.344  ; FSM:Control|state.c4_load  ; FSM:Control|RegIn       ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.185      ; 0.469      ;
; 0.516  ; FSM:Control|state.c3_store ; FSM:Control|MemWrite    ; KEY[1]       ; FSM:Control|state.c3_stop ; 1.000        ; 0.201      ; 0.325      ;
+--------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'FSM:Control|state.c3_nop'                                                                                                             ;
+-------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; 0.139 ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 0.500        ; 0.262      ; 0.361      ;
; 0.639 ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 1.000        ; 0.262      ; 0.361      ;
+-------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                              ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.489 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c3_stop  ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; 1.563      ; 0.367      ;
; -1.192 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c1       ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; 1.563      ; 0.664      ;
; -1.002 ; FSM:Control|StopFlag          ; FSM:Control|counter[0]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.434      ;
; -0.989 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c3_stop  ; FSM:Control|state.c3_stop ; KEY[1]      ; -0.500       ; 1.563      ; 0.367      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[8]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[7]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[6]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[5]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[4]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[3]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[2]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[1]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[9]     ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[10]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[11]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[12]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[13]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[14]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.734 ; FSM:Control|StopFlag          ; FSM:Control|counter[15]    ; FSM:Control|state.c3_nop  ; KEY[1]      ; 0.000        ; 1.284      ; 0.702      ;
; -0.692 ; FSM:Control|state.c3_stop     ; FSM:Control|state.c1       ; FSM:Control|state.c3_stop ; KEY[1]      ; -0.500       ; 1.563      ; 0.664      ;
; 0.215  ; FSM:Control|counter[0]        ; FSM:Control|counter[0]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; FSM:Control|counter[15]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.308  ; RF:RF_block|k1[0]             ; register_8bit:R1|q[0]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.460      ;
; 0.341  ; FSM:Control|state.c1          ; FSM:Control|state.c2       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.493      ;
; 0.353  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.321      ;
; 0.354  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.322      ;
; 0.354  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.322      ;
; 0.354  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[3] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.322      ;
; 0.354  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[7] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.322      ;
; 0.355  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.323      ;
; 0.355  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.323      ;
; 0.360  ; FSM:Control|counter[2]        ; FSM:Control|counter[2]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FSM:Control|counter[9]        ; FSM:Control|counter[9]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; FSM:Control|counter[11]       ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; FSM:Control|counter[7]        ; FSM:Control|counter[7]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FSM:Control|counter[4]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FSM:Control|counter[13]       ; FSM:Control|counter[13]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FSM:Control|counter[14]       ; FSM:Control|counter[14]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; FSM:Control|counter[1]        ; FSM:Control|counter[1]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.367  ; FSM:Control|counter[10]       ; FSM:Control|counter[10]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.371  ; FSM:Control|counter[3]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; FSM:Control|counter[6]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; FSM:Control|counter[5]        ; FSM:Control|counter[5]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; RF:RF_block|k2[7]             ; register_8bit:R1|q[7]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.375  ; register_8bit:ALUOut_reg|q[2] ; RF:RF_block|k3[2]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; register_8bit:ALUOut_reg|q[1] ; RF:RF_block|k1[1]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.001     ; 0.526      ;
; 0.376  ; RF:RF_block|k0[1]             ; register_8bit:R1|q[1]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.380  ; FSM:Control|state.c2          ; FSM:Control|state.c1       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.385  ; RF:RF_block|k2[1]             ; register_8bit:R1|q[1]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.001     ; 0.536      ;
; 0.401  ; RF:RF_block|k2[5]             ; register_8bit:R1|q[5]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.553      ;
; 0.402  ; FSM:Control|MemRead           ; register_8bit:MDR_reg|q[0] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.184     ; 0.370      ;
; 0.442  ; FSM:Control|counter[8]        ; FSM:Control|counter[8]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.594      ;
; 0.446  ; FSM:Control|counter[12]       ; FSM:Control|counter[12]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.448  ; RF:RF_block|k1[6]             ; register_8bit:R2|q[6]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.002      ; 0.602      ;
; 0.448  ; register_8bit:MDR_reg|q[0]    ; RF:RF_block|k1[0]          ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.008     ; 0.592      ;
; 0.451  ; RF:RF_block|k1[6]             ; register_8bit:R1|q[6]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.002      ; 0.605      ;
; 0.454  ; FSM:Control|counter[0]        ; FSM:Control|counter[1]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.606      ;
; 0.468  ; RF:RF_block|k2[3]             ; register_8bit:R2|q[3]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.010     ; 0.610      ;
; 0.470  ; FSM:Control|RegIn             ; RF:RF_block|k1[1]          ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.193     ; 0.429      ;
; 0.472  ; FSM:Control|RegIn             ; RF:RF_block|k1[0]          ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.193     ; 0.431      ;
; 0.475  ; RF:RF_block|k1[5]             ; register_8bit:R1|q[5]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 0.628      ;
; 0.481  ; FSM:Control|state.c3_ori      ; FSM:Control|state.c1       ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.014      ; 0.647      ;
; 0.488  ; FSM:Control|state.c2          ; FSM:Control|state.c3_load  ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.014     ; 0.626      ;
; 0.497  ; FSM:Control|state.c4_ori      ; FSM:Control|state.c5_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.012     ; 0.637      ;
; 0.497  ; FSM:Control|counter[1]        ; FSM:Control|counter[2]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; FSM:Control|counter[9]        ; FSM:Control|counter[10]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; FSM:Control|counter[2]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; FSM:Control|counter[11]       ; FSM:Control|counter[12]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; FSM:Control|state.c3_asn      ; FSM:Control|state.c4_asnsh ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.011      ; 0.662      ;
; 0.499  ; FSM:Control|counter[14]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; FSM:Control|counter[13]       ; FSM:Control|counter[14]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; FSM:Control|counter[4]        ; FSM:Control|counter[5]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.507  ; FSM:Control|counter[10]       ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.659      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[0] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[1] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[2] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[3] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[4] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[5] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[6] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.510  ; FSM:Control|MDRload           ; register_8bit:MDR_reg|q[7] ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.185     ; 0.477      ;
; 0.511  ; FSM:Control|state.c3_ori      ; FSM:Control|state.c4_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.014      ; 0.677      ;
; 0.511  ; FSM:Control|counter[3]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; FSM:Control|counter[6]        ; FSM:Control|counter[7]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; FSM:Control|counter[5]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; FSM:Control|R1Sel             ; register_8bit:R1|q[2]      ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.186     ; 0.478      ;
; 0.515  ; RF:RF_block|k2[2]             ; register_8bit:R1|q[2]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.001      ; 0.668      ;
; 0.522  ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_ori   ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.057     ; 0.617      ;
; 0.528  ; register_8bit:IR_reg|q[2]     ; FSM:Control|state.c3_shift ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.057     ; 0.623      ;
; 0.532  ; FSM:Control|counter[1]        ; FSM:Control|counter[3]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; FSM:Control|counter[11]       ; FSM:Control|counter[13]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; FSM:Control|counter[9]        ; FSM:Control|counter[11]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; FSM:Control|counter[2]        ; FSM:Control|counter[4]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; FSM:Control|counter[13]       ; FSM:Control|counter[15]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; FSM:Control|counter[4]        ; FSM:Control|counter[6]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; FSM:Control|RegIn             ; RF:RF_block|k0[3]          ; FSM:Control|state.c3_stop ; KEY[1]      ; 0.000        ; -0.202     ; 0.485      ;
; 0.542  ; FSM:Control|counter[10]       ; FSM:Control|counter[12]    ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.694      ;
; 0.546  ; FSM:Control|counter[3]        ; FSM:Control|counter[5]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; FSM:Control|counter[5]        ; FSM:Control|counter[7]     ; KEY[1]                    ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; RF:RF_block|k3[0]             ; register_8bit:R1|q[0]      ; KEY[1]                    ; KEY[1]      ; 0.000        ; -0.001     ; 0.699      ;
+--------+-------------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FSM:Control|state.c3_nop'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+
; -0.042 ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; 0.000        ; 0.262      ; 0.361      ;
; 0.458  ; FSM:Control|state.c3_stop ; FSM:Control|StopFlag ; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop ; -0.500       ; 0.262      ; 0.361      ;
+--------+---------------------------+----------------------+---------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'FSM:Control|state.c3_stop'                                                                                                     ;
+-------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                 ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.124 ; FSM:Control|state.c3_store ; FSM:Control|MemWrite    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.201      ; 0.325      ;
; 0.284 ; FSM:Control|state.c4_load  ; FSM:Control|RegIn       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.185      ; 0.469      ;
; 0.367 ; N                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.173      ; 0.540      ;
; 0.461 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.196      ; 0.657      ;
; 0.485 ; FSM:Control|state.c2       ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.217      ; 0.702      ;
; 0.486 ; FSM:Control|state.c4_ori   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.229      ; 0.715      ;
; 0.497 ; FSM:Control|state.c3_shift ; FSM:Control|ALUop[2]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.182      ; 0.679      ;
; 0.504 ; FSM:Control|state.c1       ; FSM:Control|IRload      ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.189      ; 0.693      ;
; 0.518 ; FSM:Control|state.c3_bpz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.173      ; 0.691      ;
; 0.539 ; FSM:Control|state.c4_load  ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.175      ; 0.714      ;
; 0.573 ; FSM:Control|state.c3_bnz   ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.173      ; 0.746      ;
; 0.574 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.243      ; 0.817      ;
; 0.578 ; FSM:Control|state.c4_load  ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.174      ; 0.752      ;
; 0.586 ; FSM:Control|state.c3_ori   ; FSM:Control|R1R2Load    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.231      ; 0.817      ;
; 0.594 ; FSM:Control|state.c3_load  ; FSM:Control|MDRload     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.196      ; 0.790      ;
; 0.669 ; FSM:Control|state.c1       ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.189      ; 0.858      ;
; 0.684 ; FSM:Control|state.c3_shift ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.185      ; 0.869      ;
; 0.690 ; FSM:Control|state.c3_bz    ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.173      ; 0.863      ;
; 0.691 ; FSM:Control|state.c4_asnsh ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.175      ; 0.866      ;
; 0.694 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.167      ; 0.861      ;
; 0.704 ; FSM:Control|state.c1       ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.173      ; 0.877      ;
; 0.706 ; Z                          ; FSM:Control|PCwrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.181      ; 0.887      ;
; 0.717 ; FSM:Control|state.c3_asn   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.185      ; 0.902      ;
; 0.728 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.186      ; 0.914      ;
; 0.728 ; FSM:Control|state.c3_bz    ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.167      ; 0.895      ;
; 0.745 ; FSM:Control|state.c1       ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.181      ; 0.926      ;
; 0.747 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.186      ; 0.933      ;
; 0.764 ; FSM:Control|state.c5_ori   ; FSM:Control|RFWrite     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.184      ; 0.948      ;
; 0.780 ; FSM:Control|state.c3_load  ; FSM:Control|MemRead     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.195      ; 0.975      ;
; 0.794 ; FSM:Control|state.c3_shift ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.239      ; 1.033      ;
; 0.804 ; FSM:Control|state.c4_ori   ; FSM:Control|ALU2[0]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.189      ; 0.993      ;
; 0.813 ; FSM:Control|state.c5_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.180      ; 0.993      ;
; 0.835 ; register_8bit:IR_reg|q[3]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.139      ; 0.974      ;
; 0.838 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[1]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.186      ; 1.024      ;
; 0.839 ; FSM:Control|state.c4_ori   ; FSM:Control|ALUOutWrite ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.171      ; 1.010      ;
; 0.843 ; FSM:Control|state.c3_asn   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.239      ; 1.082      ;
; 0.848 ; FSM:Control|state.c3_bpz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.167      ; 1.015      ;
; 0.855 ; FSM:Control|state.c3_bnz   ; FSM:Control|ALU2[1]     ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.167      ; 1.022      ;
; 0.875 ; FSM:Control|state.c3_ori   ; FSM:Control|R1Sel       ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.182      ; 1.057      ;
; 0.913 ; register_8bit:IR_reg|q[2]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.139      ; 1.052      ;
; 0.930 ; register_8bit:IR_reg|q[1]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.139      ; 1.069      ;
; 0.939 ; register_8bit:IR_reg|q[0]  ; FSM:Control|ALUop[0]    ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.139      ; 1.078      ;
; 0.979 ; FSM:Control|state.c4_ori   ; FSM:Control|FlagWrite   ; KEY[1]       ; FSM:Control|state.c3_stop ; 0.000        ; 0.225      ; 1.204      ;
+-------+----------------------------+-------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_lv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FSM:Control|state.c3_nop'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; Control|StopFlag|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; Control|StopFlag|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; Control|state.c3_nop|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; Control|state.c3_nop|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_nop ; Rise       ; FSM:Control|StopFlag        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_nop ; Rise       ; FSM:Control|StopFlag        ;
+-------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'FSM:Control|state.c3_stop'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[0]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[1]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALU2[1]|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUOutWrite|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUOutWrite|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[0]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[0]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[1]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|ALUop[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|FlagWrite|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|FlagWrite|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|IRload|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|IRload|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MDRload|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MDRload|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MemRead|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MemRead|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|MemWrite|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|MemWrite|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|PCwrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|PCwrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|R1R2Load|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|R1R2Load|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|R1Sel|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|R1Sel|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|RFWrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|RFWrite|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|RegIn|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|RegIn|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; Control|state.c3_stop~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[0]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALU2[1]                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUOutWrite                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUOutWrite                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|ALUop[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|FlagWrite                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|FlagWrite                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|IRload                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|IRload                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MDRload                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MDRload                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemRead                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemRead                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemWrite                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|MemWrite                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|PCwrite                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|PCwrite                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1R2Load                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1R2Load                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1Sel                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|R1Sel                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RFWrite                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RFWrite                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RegIn                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:Control|state.c3_stop ; Rise       ; FSM:Control|RegIn                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 4.627 ; 4.627 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 4.029 ; 4.029 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 4.017 ; 4.017 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 4.030 ; 4.030 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 4.056 ; 4.056 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 4.173 ; 4.173 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 4.049 ; 4.049 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 4.068 ; 4.068 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 4.099 ; 4.099 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 4.117 ; 4.117 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 4.065 ; 4.065 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 4.210 ; 4.210 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 4.165 ; 4.165 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 4.376 ; 4.376 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 4.156 ; 4.156 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 4.385 ; 4.385 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 4.541 ; 4.541 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 4.287 ; 4.287 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 4.627 ; 4.627 ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 5.889 ; 5.889 ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 5.661 ; 5.661 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 5.491 ; 5.491 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 5.627 ; 5.627 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 5.471 ; 5.471 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 5.199 ; 5.199 ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 5.889 ; 5.889 ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 5.835 ; 5.835 ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 5.231 ; 5.231 ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 5.231 ; 5.231 ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 5.216 ; 5.216 ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 5.030 ; 5.030 ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 4.607 ; 4.607 ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 4.985 ; 4.985 ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 4.609 ; 4.609 ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 5.044 ; 5.044 ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 4.737 ; 4.737 ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 4.737 ; 4.737 ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 4.693 ; 4.693 ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 4.701 ; 4.701 ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 4.737 ; 4.737 ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 4.542 ; 4.542 ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 4.406 ; 4.406 ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 4.479 ; 4.479 ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 4.569 ; 4.569 ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 4.453 ; 4.453 ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 4.569 ; 4.569 ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 4.477 ; 4.477 ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 4.465 ; 4.465 ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 4.539 ; 4.539 ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 4.364 ; 4.364 ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 4.320 ; 4.320 ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 6.354 ; 6.354 ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 6.063 ; 6.063 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 6.354 ; 6.354 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 6.066 ; 6.066 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 5.930 ; 5.930 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 6.079 ; 6.079 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 5.276 ; 5.276 ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 5.381 ; 5.381 ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 6.994 ; 6.994 ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 5.743 ; 5.743 ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 6.994 ; 6.994 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 6.176 ; 6.176 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 6.700 ; 6.700 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 6.363 ; 6.363 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 5.816 ; 5.816 ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 5.807 ; 5.807 ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 6.411 ; 6.411 ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 5.527 ; 5.527 ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 6.235 ; 6.235 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 6.125 ; 6.125 ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 6.411 ; 6.411 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 6.386 ; 6.386 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 6.384 ; 6.384 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 7.044 ; 7.044 ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 7.044 ; 7.044 ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 6.857 ; 6.857 ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 6.841 ; 6.841 ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 6.830 ; 6.830 ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 6.831 ; 6.831 ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 6.859 ; 6.859 ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 6.991 ; 6.991 ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 4.068 ; 4.068 ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 3.994 ; 3.994 ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 4.068 ; 4.068 ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 4.017 ; 4.017 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 4.029 ; 4.029 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 4.017 ; 4.017 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 4.030 ; 4.030 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 4.056 ; 4.056 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 4.173 ; 4.173 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 4.049 ; 4.049 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 4.068 ; 4.068 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 4.099 ; 4.099 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 4.117 ; 4.117 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 4.065 ; 4.065 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 4.210 ; 4.210 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 4.165 ; 4.165 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 4.376 ; 4.376 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 4.156 ; 4.156 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 4.385 ; 4.385 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 4.541 ; 4.541 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 4.287 ; 4.287 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 4.627 ; 4.627 ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 5.004 ; 5.004 ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 5.597 ; 5.597 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 5.423 ; 5.423 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 5.549 ; 5.549 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 5.413 ; 5.413 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 5.031 ; 5.031 ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 5.059 ; 5.059 ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 5.004 ; 5.004 ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 4.235 ; 4.235 ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 5.118 ; 5.118 ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 5.094 ; 5.094 ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 4.900 ; 4.900 ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 4.354 ; 4.354 ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 4.235 ; 4.235 ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 4.293 ; 4.293 ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 4.294 ; 4.294 ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 4.239 ; 4.239 ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 4.494 ; 4.494 ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 4.442 ; 4.442 ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 4.436 ; 4.436 ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 4.489 ; 4.489 ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 4.287 ; 4.287 ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 4.239 ; 4.239 ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 4.320 ; 4.320 ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 4.193 ; 4.193 ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 4.336 ; 4.336 ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 4.452 ; 4.452 ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 4.363 ; 4.363 ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 4.349 ; 4.349 ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 4.411 ; 4.411 ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 4.249 ; 4.249 ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 4.193 ; 4.193 ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 4.688 ; 4.688 ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 5.475 ; 5.475 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 5.766 ; 5.766 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 5.478 ; 5.478 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 5.342 ; 5.342 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 5.491 ; 5.491 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 4.688 ; 4.688 ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 4.793 ; 4.793 ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 4.884 ; 4.884 ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 4.884 ; 4.884 ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 6.163 ; 6.163 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 5.327 ; 5.327 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 5.864 ; 5.864 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 5.525 ; 5.525 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 4.965 ; 4.965 ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 4.965 ; 4.965 ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 4.862 ; 4.862 ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 4.862 ; 4.862 ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 5.573 ; 5.573 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 5.157 ; 5.157 ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 5.446 ; 5.446 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 5.424 ; 5.424 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 5.421 ; 5.421 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 4.811 ; 4.811 ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 4.811 ; 4.811 ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 5.134 ; 5.134 ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 5.108 ; 5.108 ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 5.099 ; 5.099 ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 5.110 ; 5.110 ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 5.139 ; 5.139 ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 5.270 ; 5.270 ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 3.994 ; 3.994 ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 3.994 ; 3.994 ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 4.068 ; 4.068 ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ;       ; 4.065 ; 4.065 ;       ;
; SW[2]      ; HEX0[1]     ;       ; 3.946 ; 3.946 ;       ;
; SW[2]      ; HEX0[2]     ;       ; 4.070 ; 4.070 ;       ;
; SW[2]      ; HEX0[3]     ;       ; 3.932 ; 3.932 ;       ;
; SW[2]      ; HEX0[4]     ;       ; 4.439 ; 4.439 ;       ;
; SW[2]      ; HEX0[5]     ;       ; 3.920 ; 3.920 ;       ;
; SW[2]      ; HEX0[6]     ; 3.937 ;       ;       ; 3.937 ;
; SW[2]      ; HEX1[0]     ;       ; 3.492 ; 3.492 ;       ;
; SW[2]      ; HEX1[1]     ;       ; 3.472 ; 3.472 ;       ;
; SW[2]      ; HEX1[2]     ;       ; 3.333 ; 3.333 ;       ;
; SW[2]      ; HEX1[3]     ;       ; 3.310 ; 3.310 ;       ;
; SW[2]      ; HEX1[4]     ;       ; 3.197 ; 3.197 ;       ;
; SW[2]      ; HEX1[5]     ;       ; 3.774 ; 3.774 ;       ;
; SW[2]      ; HEX1[6]     ; 3.210 ;       ;       ; 3.210 ;
; SW[2]      ; HEX2[0]     ;       ; 3.625 ; 3.625 ;       ;
; SW[2]      ; HEX2[1]     ;       ; 3.577 ; 3.577 ;       ;
; SW[2]      ; HEX2[2]     ;       ; 3.611 ; 3.611 ;       ;
; SW[2]      ; HEX2[3]     ;       ; 3.603 ; 3.603 ;       ;
; SW[2]      ; HEX2[4]     ;       ; 3.456 ; 3.456 ;       ;
; SW[2]      ; HEX2[5]     ;       ; 3.478 ; 3.478 ;       ;
; SW[2]      ; HEX2[6]     ; 3.458 ;       ;       ; 3.458 ;
; SW[2]      ; HEX3[0]     ;       ; 3.565 ; 3.565 ;       ;
; SW[2]      ; HEX3[1]     ;       ; 3.557 ; 3.557 ;       ;
; SW[2]      ; HEX3[2]     ;       ; 3.583 ; 3.583 ;       ;
; SW[2]      ; HEX3[3]     ;       ; 3.578 ; 3.578 ;       ;
; SW[2]      ; HEX3[4]     ;       ; 3.667 ; 3.667 ;       ;
; SW[2]      ; HEX3[5]     ;       ; 3.476 ; 3.476 ;       ;
; SW[2]      ; HEX3[6]     ; 3.513 ;       ;       ; 3.513 ;
; SW[2]      ; HEX4[0]     ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; SW[2]      ; HEX4[1]     ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; SW[2]      ; HEX4[2]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[2]      ; HEX4[3]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; SW[2]      ; HEX4[4]     ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; SW[2]      ; HEX4[5]     ; 4.343 ; 4.343 ; 4.343 ; 4.343 ;
; SW[2]      ; HEX4[6]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; SW[2]      ; HEX5[0]     ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; SW[2]      ; HEX5[1]     ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; SW[2]      ; HEX5[2]     ; 5.263 ; 5.263 ; 5.263 ; 5.263 ;
; SW[2]      ; HEX5[3]     ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; SW[2]      ; HEX5[4]     ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; SW[2]      ; HEX5[5]     ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; SW[2]      ; HEX5[6]     ; 4.894 ; 4.894 ; 4.894 ; 4.894 ;
; SW[2]      ; HEX6[0]     ; 4.748 ; 4.748 ; 4.748 ; 4.748 ;
; SW[2]      ; HEX6[1]     ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; SW[2]      ; HEX6[2]     ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW[2]      ; HEX6[3]     ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; SW[2]      ; HEX6[4]     ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; SW[2]      ; HEX6[5]     ; 5.770 ; 5.770 ; 5.770 ; 5.770 ;
; SW[2]      ; HEX6[6]     ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; SW[2]      ; HEX7[0]     ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; SW[2]      ; HEX7[1]     ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; SW[2]      ; HEX7[2]     ; 6.223 ; 6.223 ; 6.223 ; 6.223 ;
; SW[2]      ; HEX7[3]     ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; SW[2]      ; HEX7[4]     ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; SW[2]      ; HEX7[5]     ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; SW[2]      ; HEX7[6]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ;       ; 4.065 ; 4.065 ;       ;
; SW[2]      ; HEX0[1]     ;       ; 3.946 ; 3.946 ;       ;
; SW[2]      ; HEX0[2]     ;       ; 4.070 ; 4.070 ;       ;
; SW[2]      ; HEX0[3]     ;       ; 3.932 ; 3.932 ;       ;
; SW[2]      ; HEX0[4]     ;       ; 4.439 ; 4.439 ;       ;
; SW[2]      ; HEX0[5]     ;       ; 3.920 ; 3.920 ;       ;
; SW[2]      ; HEX0[6]     ; 3.937 ;       ;       ; 3.937 ;
; SW[2]      ; HEX1[0]     ;       ; 3.492 ; 3.492 ;       ;
; SW[2]      ; HEX1[1]     ;       ; 3.472 ; 3.472 ;       ;
; SW[2]      ; HEX1[2]     ;       ; 3.333 ; 3.333 ;       ;
; SW[2]      ; HEX1[3]     ;       ; 3.310 ; 3.310 ;       ;
; SW[2]      ; HEX1[4]     ;       ; 3.197 ; 3.197 ;       ;
; SW[2]      ; HEX1[5]     ;       ; 3.774 ; 3.774 ;       ;
; SW[2]      ; HEX1[6]     ; 3.210 ;       ;       ; 3.210 ;
; SW[2]      ; HEX2[0]     ;       ; 3.625 ; 3.625 ;       ;
; SW[2]      ; HEX2[1]     ;       ; 3.577 ; 3.577 ;       ;
; SW[2]      ; HEX2[2]     ;       ; 3.611 ; 3.611 ;       ;
; SW[2]      ; HEX2[3]     ;       ; 3.603 ; 3.603 ;       ;
; SW[2]      ; HEX2[4]     ;       ; 3.456 ; 3.456 ;       ;
; SW[2]      ; HEX2[5]     ;       ; 3.478 ; 3.478 ;       ;
; SW[2]      ; HEX2[6]     ; 3.458 ;       ;       ; 3.458 ;
; SW[2]      ; HEX3[0]     ;       ; 3.565 ; 3.565 ;       ;
; SW[2]      ; HEX3[1]     ;       ; 3.557 ; 3.557 ;       ;
; SW[2]      ; HEX3[2]     ;       ; 3.583 ; 3.583 ;       ;
; SW[2]      ; HEX3[3]     ;       ; 3.578 ; 3.578 ;       ;
; SW[2]      ; HEX3[4]     ;       ; 3.667 ; 3.667 ;       ;
; SW[2]      ; HEX3[5]     ;       ; 3.476 ; 3.476 ;       ;
; SW[2]      ; HEX3[6]     ; 3.513 ;       ;       ; 3.513 ;
; SW[2]      ; HEX4[0]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[2]      ; HEX4[1]     ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; SW[2]      ; HEX4[2]     ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; SW[2]      ; HEX4[3]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[2]      ; HEX4[4]     ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; SW[2]      ; HEX4[5]     ; 4.210 ; 4.210 ; 4.210 ; 4.210 ;
; SW[2]      ; HEX4[6]     ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[2]      ; HEX5[0]     ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW[2]      ; HEX5[1]     ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; SW[2]      ; HEX5[2]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; SW[2]      ; HEX5[3]     ; 5.501 ; 5.501 ; 5.501 ; 5.501 ;
; SW[2]      ; HEX5[4]     ; 5.159 ; 5.159 ; 5.159 ; 5.159 ;
; SW[2]      ; HEX5[5]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; SW[2]      ; HEX5[6]     ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; SW[2]      ; HEX6[0]     ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; SW[2]      ; HEX6[1]     ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[2]      ; HEX6[2]     ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[2]      ; HEX6[3]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[2]      ; HEX6[4]     ; 5.198 ; 5.198 ; 5.198 ; 5.198 ;
; SW[2]      ; HEX6[5]     ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[2]      ; HEX6[6]     ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[2]      ; HEX7[0]     ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; SW[2]      ; HEX7[1]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[2]      ; HEX7[2]     ; 4.834 ; 4.834 ; 4.834 ; 4.834 ;
; SW[2]      ; HEX7[3]     ; 4.825 ; 4.825 ; 4.825 ; 4.825 ;
; SW[2]      ; HEX7[4]     ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; SW[2]      ; HEX7[5]     ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; SW[2]      ; HEX7[6]     ; 4.996 ; 4.996 ; 4.996 ; 4.996 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -6.362   ; -2.440  ; N/A      ; N/A     ; -2.000              ;
;  FSM:Control|state.c3_nop  ; -0.375   ; -0.114  ; N/A      ; N/A     ; 0.500               ;
;  FSM:Control|state.c3_stop ; -1.868   ; -0.008  ; N/A      ; N/A     ; 0.500               ;
;  KEY[1]                    ; -6.362   ; -2.440  ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS            ; -387.008 ; -18.621 ; 0.0      ; 0.0     ; -335.222            ;
;  FSM:Control|state.c3_nop  ; -0.375   ; -0.114  ; N/A      ; N/A     ; 0.000               ;
;  FSM:Control|state.c3_stop ; -18.768  ; -0.008  ; N/A      ; N/A     ; 0.000               ;
;  KEY[1]                    ; -367.865 ; -18.499 ; N/A      ; N/A     ; -335.222            ;
+----------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 7.661  ; 7.661  ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 8.770  ; 8.770  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 7.495  ; 7.495  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 7.512  ; 7.512  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 7.559  ; 7.559  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 7.555  ; 7.555  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 7.828  ; 7.828  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 7.577  ; 7.577  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 7.616  ; 7.616  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 7.659  ; 7.659  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 7.782  ; 7.782  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 7.665  ; 7.665  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 7.964  ; 7.964  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 7.840  ; 7.840  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 8.315  ; 8.315  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 7.827  ; 7.827  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 8.194  ; 8.194  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 8.523  ; 8.523  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 8.096  ; 8.096  ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 8.770  ; 8.770  ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 11.411 ; 11.411 ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 10.932 ; 10.932 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 10.487 ; 10.487 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 10.755 ; 10.755 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 10.499 ; 10.499 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 9.952  ; 9.952  ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 11.411 ; 11.411 ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 11.333 ; 11.333 ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 10.012 ; 10.012 ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 10.012 ; 10.012 ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 9.993  ; 9.993  ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 9.655  ; 9.655  ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 8.762  ; 8.762  ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 9.563  ; 9.563  ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 8.805  ; 8.805  ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 9.724  ; 9.724  ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 9.074  ; 9.074  ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 9.043  ; 9.043  ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 9.024  ; 9.024  ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 8.926  ; 8.926  ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 9.074  ; 9.074  ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 8.581  ; 8.581  ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 8.319  ; 8.319  ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 8.515  ; 8.515  ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 8.663  ; 8.663  ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 8.404  ; 8.404  ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 8.663  ; 8.663  ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 8.436  ; 8.436  ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 8.417  ; 8.417  ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 8.546  ; 8.546  ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 8.203  ; 8.203  ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 8.117  ; 8.117  ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 12.427 ; 12.427 ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 11.995 ; 11.995 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 12.427 ; 12.427 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 11.981 ; 11.981 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 11.389 ; 11.389 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 12.004 ; 12.004 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 10.032 ; 10.032 ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 10.251 ; 10.251 ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 13.613 ; 13.613 ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 11.091 ; 11.091 ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 13.613 ; 13.613 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 12.175 ; 12.175 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 13.070 ; 13.070 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 12.659 ; 12.659 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 11.291 ; 11.291 ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 11.275 ; 11.275 ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 12.435 ; 12.435 ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 10.545 ; 10.545 ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 11.888 ; 11.888 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 11.908 ; 11.908 ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 12.435 ; 12.435 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 12.398 ; 12.398 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 12.407 ; 12.407 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 12.401 ; 12.401 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 13.531 ; 13.531 ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 13.531 ; 13.531 ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 13.186 ; 13.186 ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 13.178 ; 13.178 ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 13.160 ; 13.160 ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 13.164 ; 13.164 ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 13.189 ; 13.189 ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 13.483 ; 13.483 ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 7.334  ; 7.334  ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 7.136  ; 7.136  ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 7.334  ; 7.334  ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDG[*]   ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDG[7]  ; FSM:Control|state.c3_stop ; 4.059 ; 4.059 ; Rise       ; FSM:Control|state.c3_stop ;
; LEDR[*]   ; FSM:Control|state.c3_stop ; 4.017 ; 4.017 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[0]  ; FSM:Control|state.c3_stop ; 4.029 ; 4.029 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[1]  ; FSM:Control|state.c3_stop ; 4.017 ; 4.017 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[2]  ; FSM:Control|state.c3_stop ; 4.030 ; 4.030 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[3]  ; FSM:Control|state.c3_stop ; 4.056 ; 4.056 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[4]  ; FSM:Control|state.c3_stop ; 4.173 ; 4.173 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[5]  ; FSM:Control|state.c3_stop ; 4.049 ; 4.049 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[6]  ; FSM:Control|state.c3_stop ; 4.068 ; 4.068 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[7]  ; FSM:Control|state.c3_stop ; 4.099 ; 4.099 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[8]  ; FSM:Control|state.c3_stop ; 4.117 ; 4.117 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[9]  ; FSM:Control|state.c3_stop ; 4.065 ; 4.065 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[10] ; FSM:Control|state.c3_stop ; 4.210 ; 4.210 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[11] ; FSM:Control|state.c3_stop ; 4.165 ; 4.165 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[12] ; FSM:Control|state.c3_stop ; 4.376 ; 4.376 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[13] ; FSM:Control|state.c3_stop ; 4.156 ; 4.156 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[14] ; FSM:Control|state.c3_stop ; 4.385 ; 4.385 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[15] ; FSM:Control|state.c3_stop ; 4.541 ; 4.541 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[16] ; FSM:Control|state.c3_stop ; 4.287 ; 4.287 ; Rise       ; FSM:Control|state.c3_stop ;
;  LEDR[17] ; FSM:Control|state.c3_stop ; 4.627 ; 4.627 ; Rise       ; FSM:Control|state.c3_stop ;
; HEX0[*]   ; KEY[1]                    ; 5.004 ; 5.004 ; Rise       ; KEY[1]                    ;
;  HEX0[0]  ; KEY[1]                    ; 5.597 ; 5.597 ; Rise       ; KEY[1]                    ;
;  HEX0[1]  ; KEY[1]                    ; 5.423 ; 5.423 ; Rise       ; KEY[1]                    ;
;  HEX0[2]  ; KEY[1]                    ; 5.549 ; 5.549 ; Rise       ; KEY[1]                    ;
;  HEX0[3]  ; KEY[1]                    ; 5.413 ; 5.413 ; Rise       ; KEY[1]                    ;
;  HEX0[4]  ; KEY[1]                    ; 5.031 ; 5.031 ; Rise       ; KEY[1]                    ;
;  HEX0[5]  ; KEY[1]                    ; 5.059 ; 5.059 ; Rise       ; KEY[1]                    ;
;  HEX0[6]  ; KEY[1]                    ; 5.004 ; 5.004 ; Rise       ; KEY[1]                    ;
; HEX1[*]   ; KEY[1]                    ; 4.235 ; 4.235 ; Rise       ; KEY[1]                    ;
;  HEX1[0]  ; KEY[1]                    ; 5.118 ; 5.118 ; Rise       ; KEY[1]                    ;
;  HEX1[1]  ; KEY[1]                    ; 5.094 ; 5.094 ; Rise       ; KEY[1]                    ;
;  HEX1[2]  ; KEY[1]                    ; 4.900 ; 4.900 ; Rise       ; KEY[1]                    ;
;  HEX1[3]  ; KEY[1]                    ; 4.354 ; 4.354 ; Rise       ; KEY[1]                    ;
;  HEX1[4]  ; KEY[1]                    ; 4.235 ; 4.235 ; Rise       ; KEY[1]                    ;
;  HEX1[5]  ; KEY[1]                    ; 4.293 ; 4.293 ; Rise       ; KEY[1]                    ;
;  HEX1[6]  ; KEY[1]                    ; 4.294 ; 4.294 ; Rise       ; KEY[1]                    ;
; HEX2[*]   ; KEY[1]                    ; 4.239 ; 4.239 ; Rise       ; KEY[1]                    ;
;  HEX2[0]  ; KEY[1]                    ; 4.494 ; 4.494 ; Rise       ; KEY[1]                    ;
;  HEX2[1]  ; KEY[1]                    ; 4.442 ; 4.442 ; Rise       ; KEY[1]                    ;
;  HEX2[2]  ; KEY[1]                    ; 4.436 ; 4.436 ; Rise       ; KEY[1]                    ;
;  HEX2[3]  ; KEY[1]                    ; 4.489 ; 4.489 ; Rise       ; KEY[1]                    ;
;  HEX2[4]  ; KEY[1]                    ; 4.287 ; 4.287 ; Rise       ; KEY[1]                    ;
;  HEX2[5]  ; KEY[1]                    ; 4.239 ; 4.239 ; Rise       ; KEY[1]                    ;
;  HEX2[6]  ; KEY[1]                    ; 4.320 ; 4.320 ; Rise       ; KEY[1]                    ;
; HEX3[*]   ; KEY[1]                    ; 4.193 ; 4.193 ; Rise       ; KEY[1]                    ;
;  HEX3[0]  ; KEY[1]                    ; 4.336 ; 4.336 ; Rise       ; KEY[1]                    ;
;  HEX3[1]  ; KEY[1]                    ; 4.452 ; 4.452 ; Rise       ; KEY[1]                    ;
;  HEX3[2]  ; KEY[1]                    ; 4.363 ; 4.363 ; Rise       ; KEY[1]                    ;
;  HEX3[3]  ; KEY[1]                    ; 4.349 ; 4.349 ; Rise       ; KEY[1]                    ;
;  HEX3[4]  ; KEY[1]                    ; 4.411 ; 4.411 ; Rise       ; KEY[1]                    ;
;  HEX3[5]  ; KEY[1]                    ; 4.249 ; 4.249 ; Rise       ; KEY[1]                    ;
;  HEX3[6]  ; KEY[1]                    ; 4.193 ; 4.193 ; Rise       ; KEY[1]                    ;
; HEX4[*]   ; KEY[1]                    ; 4.688 ; 4.688 ; Rise       ; KEY[1]                    ;
;  HEX4[0]  ; KEY[1]                    ; 5.475 ; 5.475 ; Rise       ; KEY[1]                    ;
;  HEX4[1]  ; KEY[1]                    ; 5.766 ; 5.766 ; Rise       ; KEY[1]                    ;
;  HEX4[2]  ; KEY[1]                    ; 5.478 ; 5.478 ; Rise       ; KEY[1]                    ;
;  HEX4[3]  ; KEY[1]                    ; 5.342 ; 5.342 ; Rise       ; KEY[1]                    ;
;  HEX4[4]  ; KEY[1]                    ; 5.491 ; 5.491 ; Rise       ; KEY[1]                    ;
;  HEX4[5]  ; KEY[1]                    ; 4.688 ; 4.688 ; Rise       ; KEY[1]                    ;
;  HEX4[6]  ; KEY[1]                    ; 4.793 ; 4.793 ; Rise       ; KEY[1]                    ;
; HEX5[*]   ; KEY[1]                    ; 4.884 ; 4.884 ; Rise       ; KEY[1]                    ;
;  HEX5[0]  ; KEY[1]                    ; 4.884 ; 4.884 ; Rise       ; KEY[1]                    ;
;  HEX5[1]  ; KEY[1]                    ; 6.163 ; 6.163 ; Rise       ; KEY[1]                    ;
;  HEX5[2]  ; KEY[1]                    ; 5.327 ; 5.327 ; Rise       ; KEY[1]                    ;
;  HEX5[3]  ; KEY[1]                    ; 5.864 ; 5.864 ; Rise       ; KEY[1]                    ;
;  HEX5[4]  ; KEY[1]                    ; 5.525 ; 5.525 ; Rise       ; KEY[1]                    ;
;  HEX5[5]  ; KEY[1]                    ; 4.965 ; 4.965 ; Rise       ; KEY[1]                    ;
;  HEX5[6]  ; KEY[1]                    ; 4.965 ; 4.965 ; Rise       ; KEY[1]                    ;
; HEX6[*]   ; KEY[1]                    ; 4.862 ; 4.862 ; Rise       ; KEY[1]                    ;
;  HEX6[0]  ; KEY[1]                    ; 4.862 ; 4.862 ; Rise       ; KEY[1]                    ;
;  HEX6[1]  ; KEY[1]                    ; 5.573 ; 5.573 ; Rise       ; KEY[1]                    ;
;  HEX6[2]  ; KEY[1]                    ; 5.157 ; 5.157 ; Rise       ; KEY[1]                    ;
;  HEX6[3]  ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX6[4]  ; KEY[1]                    ; 5.446 ; 5.446 ; Rise       ; KEY[1]                    ;
;  HEX6[5]  ; KEY[1]                    ; 5.424 ; 5.424 ; Rise       ; KEY[1]                    ;
;  HEX6[6]  ; KEY[1]                    ; 5.421 ; 5.421 ; Rise       ; KEY[1]                    ;
; HEX7[*]   ; KEY[1]                    ; 4.811 ; 4.811 ; Rise       ; KEY[1]                    ;
;  HEX7[0]  ; KEY[1]                    ; 4.811 ; 4.811 ; Rise       ; KEY[1]                    ;
;  HEX7[1]  ; KEY[1]                    ; 5.134 ; 5.134 ; Rise       ; KEY[1]                    ;
;  HEX7[2]  ; KEY[1]                    ; 5.108 ; 5.108 ; Rise       ; KEY[1]                    ;
;  HEX7[3]  ; KEY[1]                    ; 5.099 ; 5.099 ; Rise       ; KEY[1]                    ;
;  HEX7[4]  ; KEY[1]                    ; 5.110 ; 5.110 ; Rise       ; KEY[1]                    ;
;  HEX7[5]  ; KEY[1]                    ; 5.139 ; 5.139 ; Rise       ; KEY[1]                    ;
;  HEX7[6]  ; KEY[1]                    ; 5.270 ; 5.270 ; Rise       ; KEY[1]                    ;
; LEDG[*]   ; KEY[1]                    ; 3.994 ; 3.994 ; Rise       ; KEY[1]                    ;
;  LEDG[0]  ; KEY[1]                    ; 3.994 ; 3.994 ; Rise       ; KEY[1]                    ;
;  LEDG[1]  ; KEY[1]                    ; 4.068 ; 4.068 ; Rise       ; KEY[1]                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ;        ; 7.873  ; 7.873  ;        ;
; SW[2]      ; HEX0[1]     ;        ; 7.582  ; 7.582  ;        ;
; SW[2]      ; HEX0[2]     ;        ; 7.836  ; 7.836  ;        ;
; SW[2]      ; HEX0[3]     ;        ; 7.599  ; 7.599  ;        ;
; SW[2]      ; HEX0[4]     ;        ; 8.676  ; 8.676  ;        ;
; SW[2]      ; HEX0[5]     ;        ; 7.585  ; 7.585  ;        ;
; SW[2]      ; HEX0[6]     ; 7.611  ;        ;        ; 7.611  ;
; SW[2]      ; HEX1[0]     ;        ; 6.679  ; 6.679  ;        ;
; SW[2]      ; HEX1[1]     ;        ; 6.645  ; 6.645  ;        ;
; SW[2]      ; HEX1[2]     ;        ; 6.471  ; 6.471  ;        ;
; SW[2]      ; HEX1[3]     ;        ; 6.438  ; 6.438  ;        ;
; SW[2]      ; HEX1[4]     ;        ; 6.165  ; 6.165  ;        ;
; SW[2]      ; HEX1[5]     ;        ; 7.344  ; 7.344  ;        ;
; SW[2]      ; HEX1[6]     ; 6.174  ;        ;        ; 6.174  ;
; SW[2]      ; HEX2[0]     ;        ; 7.046  ; 7.046  ;        ;
; SW[2]      ; HEX2[1]     ;        ; 7.000  ; 7.000  ;        ;
; SW[2]      ; HEX2[2]     ;        ; 7.030  ; 7.030  ;        ;
; SW[2]      ; HEX2[3]     ;        ; 7.011  ; 7.011  ;        ;
; SW[2]      ; HEX2[4]     ;        ; 6.714  ; 6.714  ;        ;
; SW[2]      ; HEX2[5]     ;        ; 6.745  ; 6.745  ;        ;
; SW[2]      ; HEX2[6]     ; 6.718  ;        ;        ; 6.718  ;
; SW[2]      ; HEX3[0]     ;        ; 6.950  ; 6.950  ;        ;
; SW[2]      ; HEX3[1]     ;        ; 6.925  ; 6.925  ;        ;
; SW[2]      ; HEX3[2]     ;        ; 6.966  ; 6.966  ;        ;
; SW[2]      ; HEX3[3]     ;        ; 6.965  ; 6.965  ;        ;
; SW[2]      ; HEX3[4]     ;        ; 7.105  ; 7.105  ;        ;
; SW[2]      ; HEX3[5]     ;        ; 6.748  ; 6.748  ;        ;
; SW[2]      ; HEX3[6]     ; 6.798  ;        ;        ; 6.798  ;
; SW[2]      ; HEX4[0]     ; 10.356 ; 10.356 ; 10.356 ; 10.356 ;
; SW[2]      ; HEX4[1]     ; 10.814 ; 10.814 ; 10.814 ; 10.814 ;
; SW[2]      ; HEX4[2]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; SW[2]      ; HEX4[3]     ; 9.770  ; 9.770  ; 9.770  ; 9.770  ;
; SW[2]      ; HEX4[4]     ; 10.390 ; 10.390 ; 10.390 ; 10.390 ;
; SW[2]      ; HEX4[5]     ; 8.429  ; 8.429  ; 8.429  ; 8.429  ;
; SW[2]      ; HEX4[6]     ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; SW[2]      ; HEX5[0]     ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; SW[2]      ; HEX5[1]     ; 12.053 ; 12.053 ; 12.053 ; 12.053 ;
; SW[2]      ; HEX5[2]     ; 10.615 ; 10.615 ; 10.615 ; 10.615 ;
; SW[2]      ; HEX5[3]     ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; SW[2]      ; HEX5[4]     ; 11.099 ; 11.099 ; 11.099 ; 11.099 ;
; SW[2]      ; HEX5[5]     ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; SW[2]      ; HEX5[6]     ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; SW[2]      ; HEX6[0]     ; 9.319  ; 9.319  ; 9.319  ; 9.319  ;
; SW[2]      ; HEX6[1]     ; 10.669 ; 10.669 ; 10.669 ; 10.669 ;
; SW[2]      ; HEX6[2]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SW[2]      ; HEX6[3]     ; 11.724 ; 11.724 ; 11.724 ; 11.724 ;
; SW[2]      ; HEX6[4]     ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; SW[2]      ; HEX6[5]     ; 11.673 ; 11.673 ; 11.673 ; 11.673 ;
; SW[2]      ; HEX6[6]     ; 11.688 ; 11.688 ; 11.688 ; 11.688 ;
; SW[2]      ; HEX7[0]     ; 12.643 ; 12.643 ; 12.643 ; 12.643 ;
; SW[2]      ; HEX7[1]     ; 12.298 ; 12.298 ; 12.298 ; 12.298 ;
; SW[2]      ; HEX7[2]     ; 12.290 ; 12.290 ; 12.290 ; 12.290 ;
; SW[2]      ; HEX7[3]     ; 12.272 ; 12.272 ; 12.272 ; 12.272 ;
; SW[2]      ; HEX7[4]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; SW[2]      ; HEX7[5]     ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; SW[2]      ; HEX7[6]     ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ;       ; 4.065 ; 4.065 ;       ;
; SW[2]      ; HEX0[1]     ;       ; 3.946 ; 3.946 ;       ;
; SW[2]      ; HEX0[2]     ;       ; 4.070 ; 4.070 ;       ;
; SW[2]      ; HEX0[3]     ;       ; 3.932 ; 3.932 ;       ;
; SW[2]      ; HEX0[4]     ;       ; 4.439 ; 4.439 ;       ;
; SW[2]      ; HEX0[5]     ;       ; 3.920 ; 3.920 ;       ;
; SW[2]      ; HEX0[6]     ; 3.937 ;       ;       ; 3.937 ;
; SW[2]      ; HEX1[0]     ;       ; 3.492 ; 3.492 ;       ;
; SW[2]      ; HEX1[1]     ;       ; 3.472 ; 3.472 ;       ;
; SW[2]      ; HEX1[2]     ;       ; 3.333 ; 3.333 ;       ;
; SW[2]      ; HEX1[3]     ;       ; 3.310 ; 3.310 ;       ;
; SW[2]      ; HEX1[4]     ;       ; 3.197 ; 3.197 ;       ;
; SW[2]      ; HEX1[5]     ;       ; 3.774 ; 3.774 ;       ;
; SW[2]      ; HEX1[6]     ; 3.210 ;       ;       ; 3.210 ;
; SW[2]      ; HEX2[0]     ;       ; 3.625 ; 3.625 ;       ;
; SW[2]      ; HEX2[1]     ;       ; 3.577 ; 3.577 ;       ;
; SW[2]      ; HEX2[2]     ;       ; 3.611 ; 3.611 ;       ;
; SW[2]      ; HEX2[3]     ;       ; 3.603 ; 3.603 ;       ;
; SW[2]      ; HEX2[4]     ;       ; 3.456 ; 3.456 ;       ;
; SW[2]      ; HEX2[5]     ;       ; 3.478 ; 3.478 ;       ;
; SW[2]      ; HEX2[6]     ; 3.458 ;       ;       ; 3.458 ;
; SW[2]      ; HEX3[0]     ;       ; 3.565 ; 3.565 ;       ;
; SW[2]      ; HEX3[1]     ;       ; 3.557 ; 3.557 ;       ;
; SW[2]      ; HEX3[2]     ;       ; 3.583 ; 3.583 ;       ;
; SW[2]      ; HEX3[3]     ;       ; 3.578 ; 3.578 ;       ;
; SW[2]      ; HEX3[4]     ;       ; 3.667 ; 3.667 ;       ;
; SW[2]      ; HEX3[5]     ;       ; 3.476 ; 3.476 ;       ;
; SW[2]      ; HEX3[6]     ; 3.513 ;       ;       ; 3.513 ;
; SW[2]      ; HEX4[0]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[2]      ; HEX4[1]     ; 5.288 ; 5.288 ; 5.288 ; 5.288 ;
; SW[2]      ; HEX4[2]     ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; SW[2]      ; HEX4[3]     ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[2]      ; HEX4[4]     ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; SW[2]      ; HEX4[5]     ; 4.210 ; 4.210 ; 4.210 ; 4.210 ;
; SW[2]      ; HEX4[6]     ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[2]      ; HEX5[0]     ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW[2]      ; HEX5[1]     ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; SW[2]      ; HEX5[2]     ; 4.962 ; 4.962 ; 4.962 ; 4.962 ;
; SW[2]      ; HEX5[3]     ; 5.501 ; 5.501 ; 5.501 ; 5.501 ;
; SW[2]      ; HEX5[4]     ; 5.159 ; 5.159 ; 5.159 ; 5.159 ;
; SW[2]      ; HEX5[5]     ; 4.597 ; 4.597 ; 4.597 ; 4.597 ;
; SW[2]      ; HEX5[6]     ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; SW[2]      ; HEX6[0]     ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; SW[2]      ; HEX6[1]     ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW[2]      ; HEX6[2]     ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[2]      ; HEX6[3]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; SW[2]      ; HEX6[4]     ; 5.198 ; 5.198 ; 5.198 ; 5.198 ;
; SW[2]      ; HEX6[5]     ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[2]      ; HEX6[6]     ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[2]      ; HEX7[0]     ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; SW[2]      ; HEX7[1]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[2]      ; HEX7[2]     ; 4.834 ; 4.834 ; 4.834 ; 4.834 ;
; SW[2]      ; HEX7[3]     ; 4.825 ; 4.825 ; 4.825 ; 4.825 ;
; SW[2]      ; HEX7[4]     ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; SW[2]      ; HEX7[5]     ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; SW[2]      ; HEX7[6]     ; 4.996 ; 4.996 ; 4.996 ; 4.996 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop  ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                    ; FSM:Control|state.c3_stop ; 43       ; 0        ; 0        ; 0        ;
; FSM:Control|state.c3_nop  ; KEY[1]                    ; 16       ; 0        ; 0        ; 0        ;
; FSM:Control|state.c3_stop ; KEY[1]                    ; 3196     ; 2        ; 1        ; 0        ;
; KEY[1]                    ; KEY[1]                    ; 2804     ; 136      ; 24       ; 16       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; FSM:Control|state.c3_stop ; FSM:Control|state.c3_nop  ; 1        ; 1        ; 0        ; 0        ;
; KEY[1]                    ; FSM:Control|state.c3_stop ; 43       ; 0        ; 0        ; 0        ;
; FSM:Control|state.c3_nop  ; KEY[1]                    ; 16       ; 0        ; 0        ; 0        ;
; FSM:Control|state.c3_stop ; KEY[1]                    ; 3196     ; 2        ; 1        ; 0        ;
; KEY[1]                    ; KEY[1]                    ; 2804     ; 136      ; 24       ; 16       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 77    ; 77   ;
; Unconstrained Output Port Paths ; 413   ; 413  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Oct 31 16:00:10 2012
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|StopFlag|combout" is a latch
    Warning (335094): Node "Control|IRload|combout" is a latch
    Warning (335094): Node "Control|MemWrite|combout" is a latch
    Warning (335094): Node "Control|R1R2Load|combout" is a latch
    Warning (335094): Node "Control|PCwrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|RegIn|combout" is a latch
    Warning (335094): Node "Control|RFWrite|combout" is a latch
    Warning (335094): Node "Control|FlagWrite|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
    Warning (335094): Node "Control|ALUOutWrite|combout" is a latch
    Warning (335094): Node "Control|MDRload|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|MemRead|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name FSM:Control|state.c3_nop FSM:Control|state.c3_nop
    Info (332105): create_clock -period 1.000 -name FSM:Control|state.c3_stop FSM:Control|state.c3_stop
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.362      -367.865 KEY[1] 
    Info (332119):    -1.868       -18.768 FSM:Control|state.c3_stop 
    Info (332119):    -0.375        -0.375 FSM:Control|state.c3_nop 
Info (332146): Worst-case hold slack is -2.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.440       -18.499 KEY[1] 
    Info (332119):    -0.114        -0.114 FSM:Control|state.c3_nop 
    Info (332119):    -0.008        -0.008 FSM:Control|state.c3_stop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
    Info (332119):     0.500         0.000 FSM:Control|state.c3_nop 
    Info (332119):     0.500         0.000 FSM:Control|state.c3_stop 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.268      -130.334 KEY[1] 
    Info (332119):    -0.390        -1.975 FSM:Control|state.c3_stop 
    Info (332119):     0.139         0.000 FSM:Control|state.c3_nop 
Info (332146): Worst-case hold slack is -1.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.489       -14.693 KEY[1] 
    Info (332119):    -0.042        -0.042 FSM:Control|state.c3_nop 
    Info (332119):     0.124         0.000 FSM:Control|state.c3_stop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
    Info (332119):     0.500         0.000 FSM:Control|state.c3_nop 
    Info (332119):     0.500         0.000 FSM:Control|state.c3_stop 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Wed Oct 31 16:00:25 2012
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:04


