## **自控给我自由**

![](https://pic3.zhimg.com/80/v2-927b091bd781a5507d9289fb36859b8a_720w.webp)

在输入端添加了两个或门，这样的话，中间这个输入引脚为1的话，那就自动屏蔽外部输入，也就是老子不想干活了。只有中间这个引脚为0的时候，才工作。

我们这样的设计，解决了3中的第二个bug2，但是依然存在非法态，那我们怎么干掉呢？

  

## **5.化繁为简**

![](https://pic1.zhimg.com/80/v2-4ecbb57f9ecb96395693f20da8e9989c_720w.webp)

既然中间引脚解决了保持记忆的问题，那我们最后只要保证输入的两个引脚不同，就可以避免全0的情况，加个非门不就完事了。两个输入，永远都不会同时为0.

  

仔细看一下，这是不是电平型D触发器。

![](https://pic1.zhimg.com/80/v2-91f3366d2842b1f3f2b973937ac9ef5c_720w.webp)

电平型D触发已经可以保存数据，修改数据，但是存在bug，就是使能的时候，一旦输入数据发生干扰变化，输出也会受干扰。

那有没有可能，我们精确控制数据只在某一时刻改变，其他时候都是可靠地保持数据。


## **6.继续串联，终极触发器**

  

![](https://pic1.zhimg.com/80/v2-1583e5f44ed08c7c7e2e12006e807b04_720w.webp)

将两个D触发器串联，其中使能端CP用非门保证互斥，

于是第一个传输数据的时候，第二个D触发器保持

第二个传输数据的时候，第一个触发器保持。

**最后的结果就是，只在边沿触发的那一刻传输数据！**

**于是边沿性D触发器诞生了。**

**我们可以在某一时刻同步触发所有读写动作，然后其他时候数据一致可靠保存记忆。**

