TimeQuest Timing Analyzer report for SignalConverterV11
Thu Apr 11 15:36:17 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_50mhz'
 13. Slow 1200mV 85C Model Hold: 'clock_50mhz'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50mhz'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock_50mhz'
 27. Slow 1200mV 0C Model Hold: 'clock_50mhz'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50mhz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock_50mhz'
 40. Fast 1200mV 0C Model Hold: 'clock_50mhz'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50mhz'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SignalConverterV11                                 ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE15E22C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-6         ;  12.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clock_50mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+-----------+-----------------+-------------+------+
; Fmax      ; Restricted Fmax ; Clock Name  ; Note ;
+-----------+-----------------+-------------+------+
; 45.77 MHz ; 45.77 MHz       ; clock_50mhz ;      ;
+-----------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; clock_50mhz ; -20.847 ; -14346.863    ;
+-------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50mhz ; 0.454 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clock_50mhz ; -3.000 ; -1791.861                  ;
+-------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50mhz'                                                                               ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.847 ; B1_time[1] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 22.176     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.789 ; B1_time[1] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 22.129     ;
; -20.726 ; B1_time[1] ; PatternB_counter_for_42[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 22.091     ;
; -20.726 ; B1_time[1] ; PatternB_counter_for_42[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 22.091     ;
; -20.726 ; B1_time[1] ; PatternB_counter_for_42[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 22.091     ;
; -20.726 ; B1_time[1] ; PatternB_counter_for_42[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 22.091     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.714 ; B1_time[1] ; PatternB_counter_for_22[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.422      ; 22.137     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.642 ; B1_time[0] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.971     ;
; -20.616 ; B1_time[1] ; PatternB_counter_for_32[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.372      ; 21.989     ;
; -20.616 ; B1_time[1] ; PatternB_counter_for_32[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.372      ; 21.989     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.605 ; C1_time[4] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.934     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.584 ; B1_time[0] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.924     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[3]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[11] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[15] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.549 ; B1_time[1] ; PatternB_counter_for_42[17] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.367      ; 21.917     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.547 ; C1_time[4] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.339      ; 21.887     ;
; -20.538 ; B1_time[1] ; PatternB_counter_for_32[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.378      ; 21.917     ;
; -20.521 ; B1_time[0] ; PatternB_counter_for_42[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 21.886     ;
; -20.521 ; B1_time[0] ; PatternB_counter_for_42[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 21.886     ;
; -20.521 ; B1_time[0] ; PatternB_counter_for_42[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 21.886     ;
; -20.521 ; B1_time[0] ; PatternB_counter_for_42[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.364      ; 21.886     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.516 ; B1_time[3] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.328      ; 21.845     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[3]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[11] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[17] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[15] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
; -20.513 ; B1_time[1] ; PatternB_counter_for_22[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.387      ; 21.901     ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50mhz'                                                                                                               ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; r_RX_Byte[32]                       ; r_RX_Byte[32]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[29]                       ; r_RX_Byte[29]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[23]                       ; r_RX_Byte[23]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[31]                       ; r_RX_Byte[31]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[35]                       ; r_RX_Byte[35]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[27]                       ; r_RX_Byte[27]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[28]                       ; r_RX_Byte[28]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[26]                       ; r_RX_Byte[26]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[30]                       ; r_RX_Byte[30]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[24]                       ; r_RX_Byte[24]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[38]                       ; r_RX_Byte[38]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[25]                       ; r_RX_Byte[25]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[33]                       ; r_RX_Byte[33]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[34]                       ; r_RX_Byte[34]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[36]                       ; r_RX_Byte[36]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[37]                       ; r_RX_Byte[37]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[41]                       ; r_RX_Byte[41]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[39]                       ; r_RX_Byte[39]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[40]                       ; r_RX_Byte[40]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[21]                       ; r_RX_Byte[21]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[22]                       ; r_RX_Byte[22]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[43]                       ; r_RX_Byte[43]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[3]                        ; r_RX_Byte[3]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[2]                        ; r_RX_Byte[2]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[4]                        ; r_RX_Byte[4]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[5]                        ; r_RX_Byte[5]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[1]                        ; r_RX_Byte[1]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[7]                        ; r_RX_Byte[7]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[8]                        ; r_RX_Byte[8]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[9]                        ; r_RX_Byte[9]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[6]                        ; r_RX_Byte[6]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[15]                       ; r_RX_Byte[15]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[16]                       ; r_RX_Byte[16]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[17]                       ; r_RX_Byte[17]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[14]                       ; r_RX_Byte[14]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[18]                       ; r_RX_Byte[18]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[19]                       ; r_RX_Byte[19]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[46]                       ; r_RX_Byte[46]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[20]                       ; r_RX_Byte[20]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[48]                       ; r_RX_Byte[48]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[49]                       ; r_RX_Byte[49]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[50]                       ; r_RX_Byte[50]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[47]                       ; r_RX_Byte[47]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[10]                       ; r_RX_Byte[10]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[11]                       ; r_RX_Byte[11]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[12]                       ; r_RX_Byte[12]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[13]                       ; r_RX_Byte[13]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[44]                       ; r_RX_Byte[44]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[45]                       ; r_RX_Byte[45]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[42]                       ; r_RX_Byte[42]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[21]                  ; counter_for_12[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[26]                  ; counter_for_12[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[22]                  ; counter_for_12[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[23]                  ; counter_for_12[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[24]                  ; counter_for_12[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_for_12[25]                  ; counter_for_12[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; receive_data_done                   ; receive_data_done                   ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_17[7]                          ; data_17[7]                          ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; counter_for_42[26]                  ; counter_for_42[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_42[21]                  ; counter_for_42[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_42[22]                  ; counter_for_42[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_42[23]                  ; counter_for_42[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_42[24]                  ; counter_for_42[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_42[25]                  ; counter_for_42[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_D_time_3[0]             ; counter_for_D_time_3[0]             ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; received_SM_Main.state_RX_Start_Bit ; received_SM_Main.state_RX_Start_Bit ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; r_Clk_Count[12]                     ; r_Clk_Count[12]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; r_Clk_Count[13]                     ; r_Clk_Count[13]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; r_Clk_Count[14]                     ; r_Clk_Count[14]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; r_Clk_Count[15]                     ; r_Clk_Count[15]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; r_Clk_Count[11]                     ; r_Clk_Count[11]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; received_SM_Main.state_Idle         ; received_SM_Main.state_Idle         ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; received_SM_Main.state_RX_Stop_Bit  ; received_SM_Main.state_RX_Stop_Bit  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; out_4_pattern_B_avaiable            ; out_4_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; out_3_pattern_B_avaiable            ; out_3_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; select_pattern                      ; select_pattern                      ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; numerical_order_receive_data[7]     ; numerical_order_receive_data[7]     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; out_4_pattern_A_avaiable            ; out_4_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[20]                  ; counter_for_31[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[21]                  ; counter_for_31[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[23]                  ; counter_for_31[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[24]                  ; counter_for_31[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[25]                  ; counter_for_31[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[26]                  ; counter_for_31[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_31[22]                  ; counter_for_31[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[24]                  ; counter_for_22[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[21]                  ; counter_for_22[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[22]                  ; counter_for_22[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[23]                  ; counter_for_22[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[25]                  ; counter_for_22[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_22[26]                  ; counter_for_22[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; out_2_pattern_B_avaiable            ; out_2_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[20]                  ; counter_for_21[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[26]                  ; counter_for_21[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[22]                  ; counter_for_21[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[23]                  ; counter_for_21[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[24]                  ; counter_for_21[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[25]                  ; counter_for_21[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; counter_for_21[21]                  ; counter_for_21[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; out_2_pattern_A_avaiable            ; out_2_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.079      ; 0.746      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50mhz'                                     ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50mhz ; Rise       ; clock_50mhz ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D2_time[0]  ;
+--------+--------------+----------------+------------+-------------+------------+-------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; 9.019  ; 8.995  ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; 8.736  ; 8.702  ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; 8.042  ; 8.283  ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; 10.602 ; 11.011 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; 2.775  ; 3.037  ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; -1.539 ; -1.809 ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; -1.758 ; -2.074 ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; -1.590 ; -1.911 ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; -2.160 ; -2.438 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; -2.285 ; -2.532 ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+-------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 9.082  ; 9.380 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 7.648  ; 7.830 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 8.688  ; 8.967 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 8.062  ; 8.229 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 9.118  ; 9.354 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 8.529  ; 8.616 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 8.873  ; 9.033 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 10.034 ; 9.997 ; Rise       ; clock_50mhz     ;
+-------------+-------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 8.759 ; 9.050 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 7.383 ; 7.562 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 8.382 ; 8.654 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 7.781 ; 7.946 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 8.794 ; 9.025 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 8.230 ; 8.317 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 8.559 ; 8.716 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 9.737 ; 9.700 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+-----------+-----------------+-------------+------+
; Fmax      ; Restricted Fmax ; Clock Name  ; Note ;
+-----------+-----------------+-------------+------+
; 49.95 MHz ; 49.95 MHz       ; clock_50mhz ;      ;
+-----------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; clock_50mhz ; -19.022 ; -13302.336    ;
+-------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50mhz ; 0.402 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50mhz ; -3.000 ; -1791.861                 ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50mhz'                                                                                ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -19.022 ; B1_time[1] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.329     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.915 ; B1_time[1] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.235     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.890 ; B1_time[1] ; PatternB_counter_for_22[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.293     ;
; -18.849 ; B1_time[1] ; PatternB_counter_for_42[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.345      ; 20.196     ;
; -18.849 ; B1_time[1] ; PatternB_counter_for_42[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.345      ; 20.196     ;
; -18.849 ; B1_time[1] ; PatternB_counter_for_42[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.345      ; 20.196     ;
; -18.849 ; B1_time[1] ; PatternB_counter_for_42[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.345      ; 20.196     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.841 ; B1_time[0] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.148     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.837 ; C1_time[4] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.144     ;
; -18.758 ; B1_time[1] ; PatternB_counter_for_32[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.356      ; 20.116     ;
; -18.758 ; B1_time[1] ; PatternB_counter_for_32[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.356      ; 20.116     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.743 ; B2_time[0] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.304      ; 20.049     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.734 ; B1_time[0] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.054     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.730 ; C1_time[4] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.318      ; 20.050     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.727 ; B1_time[3] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.305      ; 20.034     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.709 ; B1_time[0] ; PatternB_counter_for_22[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.112     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
; -18.705 ; C1_time[4] ; PatternB_counter_for_22[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.401      ; 20.108     ;
+---------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50mhz'                                                                                                                ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; r_RX_Byte[32]                       ; r_RX_Byte[32]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[29]                       ; r_RX_Byte[29]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[23]                       ; r_RX_Byte[23]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[31]                       ; r_RX_Byte[31]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[30]                       ; r_RX_Byte[30]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[24]                       ; r_RX_Byte[24]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[38]                       ; r_RX_Byte[38]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[37]                       ; r_RX_Byte[37]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[41]                       ; r_RX_Byte[41]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[39]                       ; r_RX_Byte[39]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[40]                       ; r_RX_Byte[40]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[21]                       ; r_RX_Byte[21]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[22]                       ; r_RX_Byte[22]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[43]                       ; r_RX_Byte[43]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[3]                        ; r_RX_Byte[3]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[2]                        ; r_RX_Byte[2]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[4]                        ; r_RX_Byte[4]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[5]                        ; r_RX_Byte[5]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[1]                        ; r_RX_Byte[1]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[7]                        ; r_RX_Byte[7]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[8]                        ; r_RX_Byte[8]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[9]                        ; r_RX_Byte[9]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[6]                        ; r_RX_Byte[6]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[15]                       ; r_RX_Byte[15]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[16]                       ; r_RX_Byte[16]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[17]                       ; r_RX_Byte[17]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[14]                       ; r_RX_Byte[14]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[18]                       ; r_RX_Byte[18]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[19]                       ; r_RX_Byte[19]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[46]                       ; r_RX_Byte[46]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[20]                       ; r_RX_Byte[20]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[10]                       ; r_RX_Byte[10]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[11]                       ; r_RX_Byte[11]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[12]                       ; r_RX_Byte[12]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[13]                       ; r_RX_Byte[13]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[44]                       ; r_RX_Byte[44]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[42]                       ; r_RX_Byte[42]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[21]                  ; counter_for_12[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[26]                  ; counter_for_12[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[22]                  ; counter_for_12[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[23]                  ; counter_for_12[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[24]                  ; counter_for_12[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_for_12[25]                  ; counter_for_12[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; numerical_order_receive_data[7]     ; numerical_order_receive_data[7]     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; out_1_pattern_A_avaiable            ; out_1_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; counter_for_41[24]                  ; counter_for_41[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[25]                  ; counter_for_41[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[23]                  ; counter_for_41[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[22]                  ; counter_for_41[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[21]                  ; counter_for_41[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[20]                  ; counter_for_41[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_41[26]                  ; counter_for_41[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[26]                  ; counter_for_42[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[21]                  ; counter_for_42[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[22]                  ; counter_for_42[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[23]                  ; counter_for_42[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[24]                  ; counter_for_42[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_42[25]                  ; counter_for_42[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_D_time_3[0]             ; counter_for_D_time_3[0]             ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[35]                       ; r_RX_Byte[35]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[27]                       ; r_RX_Byte[27]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[28]                       ; r_RX_Byte[28]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[26]                       ; r_RX_Byte[26]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[25]                       ; r_RX_Byte[25]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[33]                       ; r_RX_Byte[33]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[34]                       ; r_RX_Byte[34]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[36]                       ; r_RX_Byte[36]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[48]                       ; r_RX_Byte[48]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[49]                       ; r_RX_Byte[49]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[50]                       ; r_RX_Byte[50]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[47]                       ; r_RX_Byte[47]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_RX_Byte[45]                       ; r_RX_Byte[45]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; received_SM_Main.state_RX_Start_Bit ; received_SM_Main.state_RX_Start_Bit ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_Clk_Count[12]                     ; r_Clk_Count[12]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_Clk_Count[13]                     ; r_Clk_Count[13]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_Clk_Count[14]                     ; r_Clk_Count[14]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_Clk_Count[15]                     ; r_Clk_Count[15]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_Clk_Count[11]                     ; r_Clk_Count[11]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_4_pattern_B_avaiable            ; out_4_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_3_pattern_B_avaiable            ; out_3_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; receive_data_done                   ; receive_data_done                   ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; data_17[7]                          ; data_17[7]                          ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; select_pattern                      ; select_pattern                      ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_4_pattern_A_avaiable            ; out_4_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_3_pattern_A_avaiable            ; out_3_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[24]                  ; counter_for_22[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[21]                  ; counter_for_22[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[22]                  ; counter_for_22[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[23]                  ; counter_for_22[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[25]                  ; counter_for_22[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_22[26]                  ; counter_for_22[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_2_pattern_B_avaiable            ; out_2_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[20]                  ; counter_for_21[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[26]                  ; counter_for_21[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[22]                  ; counter_for_21[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[23]                  ; counter_for_21[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[24]                  ; counter_for_21[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[25]                  ; counter_for_21[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; counter_for_21[21]                  ; counter_for_21[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; out_2_pattern_A_avaiable            ; out_2_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.071      ; 0.669      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50mhz'                                      ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50mhz ; Rise       ; clock_50mhz ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B2_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; B_time[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C2_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; C_time[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D1_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_50mhz ; Rise       ; D2_time[0]  ;
+--------+--------------+----------------+------------+-------------+------------+-------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+-------------+-------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+-------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; 8.414 ; 8.097  ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; 8.193 ; 7.658  ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; 7.464 ; 7.485  ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; 9.728 ; 10.040 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; 2.514 ; 2.592  ; Rise       ; clock_50mhz     ;
+-----------------+-------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; -1.376 ; -1.484 ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; -1.561 ; -1.734 ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; -1.400 ; -1.574 ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; -1.964 ; -2.043 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; -2.073 ; -2.146 ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 8.185 ; 8.624 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 6.885 ; 7.154 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 7.815 ; 8.237 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 7.256 ; 7.542 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 8.206 ; 8.655 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 7.705 ; 7.893 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 7.984 ; 8.323 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 8.982 ; 9.096 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 7.876 ; 8.301 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 6.629 ; 6.890 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 7.521 ; 7.929 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 6.985 ; 7.263 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 7.896 ; 8.330 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 7.416 ; 7.600 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 7.683 ; 8.011 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 8.695 ; 8.805 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50mhz ; -8.409 ; -5612.134     ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50mhz ; 0.187 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50mhz ; -3.000 ; -1277.015                 ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50mhz'                                                                               ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.409 ; B1_time[1] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.523      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.386 ; B1_time[1] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.495      ;
; -8.379 ; B1_time[1] ; PatternB_counter_for_42[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.501      ;
; -8.379 ; B1_time[1] ; PatternB_counter_for_42[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.501      ;
; -8.379 ; B1_time[1] ; PatternB_counter_for_42[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.501      ;
; -8.379 ; B1_time[1] ; PatternB_counter_for_42[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.501      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.324 ; B1_time[1] ; PatternB_counter_for_22[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.157      ; 9.468      ;
; -8.321 ; B1_time[1] ; PatternB_counter_for_32[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.139      ; 9.447      ;
; -8.321 ; B1_time[1] ; PatternB_counter_for_32[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.139      ; 9.447      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.304 ; B1_time[0] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[14] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[3]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[8]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[11] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[12] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[13] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[15] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.295 ; B1_time[1] ; PatternB_counter_for_42[17] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.136      ; 9.418      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[26] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[23] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.281 ; B1_time[0] ; PatternB_counter_for_22[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.122      ; 9.390      ;
; -8.280 ; B1_time[1] ; PatternB_counter_for_32[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.141      ; 9.408      ;
; -8.274 ; B1_time[0] ; PatternB_counter_for_42[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.396      ;
; -8.274 ; B1_time[0] ; PatternB_counter_for_42[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.396      ;
; -8.274 ; B1_time[0] ; PatternB_counter_for_42[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.396      ;
; -8.274 ; B1_time[0] ; PatternB_counter_for_42[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.135      ; 9.396      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[1]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[3]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[4]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[15] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[17] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; B1_time[1] ; PatternB_counter_for_32[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.137      ; 9.384      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[22] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[24] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[25] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[0]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[2]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[7]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[9]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[18] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[19] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[20] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.260 ; C1_time[4] ; PatternB_counter_for_42[21] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.127      ; 9.374      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[3]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[5]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[6]  ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[10] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[11] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[17] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[15] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
; -8.258 ; B1_time[1] ; PatternB_counter_for_22[16] ; clock_50mhz  ; clock_50mhz ; 1.000        ; 0.145      ; 9.390      ;
+--------+------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50mhz'                                                                                                                ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; r_RX_Byte[32]                       ; r_RX_Byte[32]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[29]                       ; r_RX_Byte[29]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[23]                       ; r_RX_Byte[23]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[31]                       ; r_RX_Byte[31]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[35]                       ; r_RX_Byte[35]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[27]                       ; r_RX_Byte[27]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[28]                       ; r_RX_Byte[28]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[26]                       ; r_RX_Byte[26]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[30]                       ; r_RX_Byte[30]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[24]                       ; r_RX_Byte[24]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[38]                       ; r_RX_Byte[38]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[25]                       ; r_RX_Byte[25]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[33]                       ; r_RX_Byte[33]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[34]                       ; r_RX_Byte[34]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[36]                       ; r_RX_Byte[36]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[37]                       ; r_RX_Byte[37]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[41]                       ; r_RX_Byte[41]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[39]                       ; r_RX_Byte[39]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[40]                       ; r_RX_Byte[40]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[21]                       ; r_RX_Byte[21]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[22]                       ; r_RX_Byte[22]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[43]                       ; r_RX_Byte[43]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[3]                        ; r_RX_Byte[3]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[2]                        ; r_RX_Byte[2]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[4]                        ; r_RX_Byte[4]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[5]                        ; r_RX_Byte[5]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[1]                        ; r_RX_Byte[1]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[7]                        ; r_RX_Byte[7]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[8]                        ; r_RX_Byte[8]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[9]                        ; r_RX_Byte[9]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[6]                        ; r_RX_Byte[6]                        ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[15]                       ; r_RX_Byte[15]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[16]                       ; r_RX_Byte[16]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[17]                       ; r_RX_Byte[17]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[14]                       ; r_RX_Byte[14]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[18]                       ; r_RX_Byte[18]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[19]                       ; r_RX_Byte[19]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[46]                       ; r_RX_Byte[46]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[20]                       ; r_RX_Byte[20]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[48]                       ; r_RX_Byte[48]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[49]                       ; r_RX_Byte[49]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[50]                       ; r_RX_Byte[50]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[47]                       ; r_RX_Byte[47]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[10]                       ; r_RX_Byte[10]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[11]                       ; r_RX_Byte[11]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[12]                       ; r_RX_Byte[12]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[13]                       ; r_RX_Byte[13]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[44]                       ; r_RX_Byte[44]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[45]                       ; r_RX_Byte[45]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_Byte[42]                       ; r_RX_Byte[42]                       ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; received_SM_Main.state_RX_Start_Bit ; received_SM_Main.state_RX_Start_Bit ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Clk_Count[12]                     ; r_Clk_Count[12]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Clk_Count[13]                     ; r_Clk_Count[13]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Clk_Count[14]                     ; r_Clk_Count[14]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Clk_Count[15]                     ; r_Clk_Count[15]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Clk_Count[11]                     ; r_Clk_Count[11]                     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; out_4_pattern_B_avaiable            ; out_4_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; out_3_pattern_B_avaiable            ; out_3_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; receive_data_done                   ; receive_data_done                   ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_17[7]                          ; data_17[7]                          ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; select_pattern                      ; select_pattern                      ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; numerical_order_receive_data[7]     ; numerical_order_receive_data[7]     ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[20]                  ; counter_for_31[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[21]                  ; counter_for_31[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[23]                  ; counter_for_31[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[24]                  ; counter_for_31[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[25]                  ; counter_for_31[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[26]                  ; counter_for_31[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_31[22]                  ; counter_for_31[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; out_3_pattern_A_avaiable            ; out_3_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[24]                  ; counter_for_22[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[21]                  ; counter_for_22[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[22]                  ; counter_for_22[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[23]                  ; counter_for_22[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[25]                  ; counter_for_22[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_22[26]                  ; counter_for_22[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[20]                  ; counter_for_21[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[26]                  ; counter_for_21[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[22]                  ; counter_for_21[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[23]                  ; counter_for_21[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[24]                  ; counter_for_21[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[25]                  ; counter_for_21[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_21[21]                  ; counter_for_21[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; out_1_pattern_B_avaiable            ; out_1_pattern_B_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_11[20]                  ; counter_for_11[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_for_11[26]                  ; counter_for_11[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; out_1_pattern_A_avaiable            ; out_1_pattern_A_avaiable            ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; counter_for_41[24]                  ; counter_for_41[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[25]                  ; counter_for_41[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[23]                  ; counter_for_41[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[22]                  ; counter_for_41[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[21]                  ; counter_for_41[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[20]                  ; counter_for_41[20]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_41[26]                  ; counter_for_41[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[26]                  ; counter_for_42[26]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[21]                  ; counter_for_42[21]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[22]                  ; counter_for_42[22]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[23]                  ; counter_for_42[23]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[24]                  ; counter_for_42[24]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_for_42[25]                  ; counter_for_42[25]                  ; clock_50mhz  ; clock_50mhz ; 0.000        ; 0.035      ; 0.307      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50mhz'                                      ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock       ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------+-------------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_50mhz ; Rise       ; clock_50mhz ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B1_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B2_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; B_time[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C1_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C2_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; C_time[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D1_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_50mhz ; Rise       ; D2_time[0]  ;
+--------+--------------+----------------+------------+-------------+------------+-------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------------+-------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+-------------+-------+-------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; 3.933 ; 4.705 ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; 3.632 ; 4.533 ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; 3.577 ; 4.263 ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; 4.798 ; 5.403 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; 1.250 ; 1.898 ; Rise       ; clock_50mhz     ;
+-----------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; -0.739 ; -1.360 ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; -0.861 ; -1.490 ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; -0.778 ; -1.406 ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; -1.018 ; -1.661 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; -1.032 ; -1.670 ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 4.478 ; 4.329 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 3.715 ; 3.652 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 4.240 ; 4.117 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 3.920 ; 3.819 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 4.454 ; 4.279 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 4.112 ; 4.006 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 4.354 ; 4.183 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 5.110 ; 4.906 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 4.326 ; 4.185 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 3.594 ; 3.534 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 4.097 ; 3.980 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 3.791 ; 3.694 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 4.303 ; 4.136 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 3.974 ; 3.874 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 4.206 ; 4.043 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 4.975 ; 4.775 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -20.847    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clock_50mhz     ; -20.847    ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -14346.863 ; 0.0   ; 0.0      ; 0.0     ; -1791.861           ;
;  clock_50mhz     ; -14346.863 ; 0.000 ; N/A      ; N/A     ; -1791.861           ;
+------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; 9.019  ; 8.995  ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; 8.736  ; 8.702  ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; 8.042  ; 8.283  ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; 10.602 ; 11.011 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; 2.775  ; 3.037  ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------------+-------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+-------------+--------+--------+------------+-----------------+
; PIN_IN_1        ; clock_50mhz ; -0.739 ; -1.360 ; Rise       ; clock_50mhz     ;
; PIN_IN_2        ; clock_50mhz ; -0.861 ; -1.490 ; Rise       ; clock_50mhz     ;
; PIN_IN_3        ; clock_50mhz ; -0.778 ; -1.406 ; Rise       ; clock_50mhz     ;
; PIN_IN_4        ; clock_50mhz ; -1.018 ; -1.661 ; Rise       ; clock_50mhz     ;
; i_CAN_RX_serial ; clock_50mhz ; -1.032 ; -1.670 ; Rise       ; clock_50mhz     ;
+-----------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+-------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+--------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 9.082  ; 9.380 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 7.648  ; 7.830 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 8.688  ; 8.967 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 8.062  ; 8.229 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 9.118  ; 9.354 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 8.529  ; 8.616 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 8.873  ; 9.033 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 10.034 ; 9.997 ; Rise       ; clock_50mhz     ;
+-------------+-------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; PIN_OUT_1_1 ; clock_50mhz ; 4.326 ; 4.185 ; Rise       ; clock_50mhz     ;
; PIN_OUT_1_2 ; clock_50mhz ; 3.594 ; 3.534 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_1 ; clock_50mhz ; 4.097 ; 3.980 ; Rise       ; clock_50mhz     ;
; PIN_OUT_2_2 ; clock_50mhz ; 3.791 ; 3.694 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_1 ; clock_50mhz ; 4.303 ; 4.136 ; Rise       ; clock_50mhz     ;
; PIN_OUT_3_2 ; clock_50mhz ; 3.974 ; 3.874 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_1 ; clock_50mhz ; 4.206 ; 4.043 ; Rise       ; clock_50mhz     ;
; PIN_OUT_4_2 ; clock_50mhz ; 4.975 ; 4.775 ; Rise       ; clock_50mhz     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PIN_OUT_1_1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_1_2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_2_1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_2_2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_3_1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_3_2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_4_1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_OUT_4_2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PIN_33        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CAN_TX        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PIN_IN_1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50mhz             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_IN_2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_IN_3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_IN_4                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CAN_RX_serial         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_OUT_1_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_1_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; PIN_33        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; CAN_TX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_OUT_1_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_1_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; PIN_33        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; CAN_TX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PIN_OUT_1_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_1_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_2_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_3_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PIN_OUT_4_2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; PIN_33        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; CAN_TX        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+-------------+-------------+--------------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+--------------+----------+----------+----------+
; clock_50mhz ; clock_50mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
+-------------+-------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+-------------+-------------+--------------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+--------------+----------+----------+----------+
; clock_50mhz ; clock_50mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
+-------------+-------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 1518  ; 1518 ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Apr 11 15:36:07 2024
Info: Command: quartus_sta SignalConverterV11 -c SignalConverterV11
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SignalConverterV11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.847
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.847          -14346.863 clock_50mhz 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1791.861 clock_50mhz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.022          -13302.336 clock_50mhz 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1791.861 clock_50mhz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.409           -5612.134 clock_50mhz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock_50mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1277.015 clock_50mhz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4764 megabytes
    Info: Processing ended: Thu Apr 11 15:36:17 2024
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:05


