# SOME DESCRIPTIVE TITLE.
# Copyright (C) 2013-2025, Carlos Félix Pardo Martín
# This file is distributed under the same license as the Picuino package.
# FIRST AUTHOR <EMAIL@ADDRESS>, 2025.
#
#, fuzzy
msgid ""
msgstr ""
"Project-Id-Version: Picuino 2025\n"
"Report-Msgid-Bugs-To: \n"
"POT-Creation-Date: 2025-11-03 15:01+0100\n"
"PO-Revision-Date: YEAR-MO-DA HO:MI+ZONE\n"
"Last-Translator: FULL NAME <EMAIL@ADDRESS>\n"
"Language: ca\n"
"Language-Team: ca <LL@li.org>\n"
"Plural-Forms: nplurals=2; plural=(n != 1)\n"
"MIME-Version: 1.0\n"
"Content-Type: text/plain; charset=utf-8\n"
"Content-Transfer-Encoding: 8bit\n"
"Generated-By: Babel 2.9.0\n"

#: ../../source/electronic-bistable-jk.rst:9
msgid "El biestable JK"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:10
msgid ""
"El `biestable JK "
"<https://es.wikipedia.org/wiki/Biestable#Biestable_JK>`__ es un circuito "
"secuencial que permite almacenar un bit de información."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:14
msgid ""
"El **biestable JK** es uno de los biestables más utilizados por su "
"versatilidad. Su funcionamiento es idéntico al :ref:`biestable RS "
"<electronic-bistable-rs>`, salvo cuando ambas entradas **J** y **K** se "
"activan simultáneamente a nivel alto (1 lógico). En ese caso, las salidas"
" cambian al estado opuesto al que tenían previamente (función "
"**toggle**), evitando así la indeterminación no deseada del biestable RS."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:22
msgid ""
"Este biestable constituye la base de numerosos circuitos secuenciales, "
"tales como contadores, registros, divisores de frecuencia o memorias de "
"estado."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:28
msgid "Simulación"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:29
msgid "En la siguiente simulación podemos observar un **biestable JK**:"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:39
msgid "Tabla de verdad"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:40
msgid ""
"Los cambios en la salida del **biestable JK** solo se producen cuando "
"cambia el estado de la entrada Clock (CLK) pasa de nivel bajo (0 lógico) "
"a nivel alto (1 lógico); es decir, durante los **flancos de subida de "
"CLK**."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:45
msgid "La tabla de verdad del **biestable JK** es la siguiente:"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:51
msgid "J"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:52
msgid "K"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:53
msgid "CLK"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:54
#: ../../source/electronic-bistable-jk.rst:59
#: ../../source/electronic-bistable-jk.rst:75
msgid "Q"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:55
#: ../../source/electronic-bistable-jk.rst:60
#: ../../source/electronic-bistable-jk.rst:74
msgid "/Q"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:56
#: ../../source/electronic-bistable-jk.rst:57
#: ../../source/electronic-bistable-jk.rst:62
#: ../../source/electronic-bistable-jk.rst:65
#: ../../source/electronic-bistable-jk.rst:66
#: ../../source/electronic-bistable-jk.rst:69
msgid "0"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:58
#: ../../source/electronic-bistable-jk.rst:63
#: ../../source/electronic-bistable-jk.rst:68
#: ../../source/electronic-bistable-jk.rst:73
msgid "_↑¯"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:61
#: ../../source/electronic-bistable-jk.rst:64
#: ../../source/electronic-bistable-jk.rst:67
#: ../../source/electronic-bistable-jk.rst:70
#: ../../source/electronic-bistable-jk.rst:71
#: ../../source/electronic-bistable-jk.rst:72
msgid "1"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:78
msgid ""
"Si las dos entradas **J** y **K** están a nivel bajo (0 lógico), al "
"llegar un flanco de subida en **CLK** las salidas permanecen en el mismo "
"estado que tenían previamente."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:82
msgid ""
"Si la entrada **J** está a nivel alto (1 lógico), al producirse un flanco"
" de subida en **CLK**, la salida **Q** pasa a nivel alto (1 lógico) y "
"**/Q** pasa a nivel bajo (0 lógico). La entrada **J** cumple una función "
"similar a la entrada **SET** de un biestable RS."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:88
msgid ""
"Si la entrada **K** está a nivel alto (1 lógico), al producirse un flanco"
" de subida en **CLK**, la salida **Q** pasa a nivel bajo (0 lógico) y "
"**/Q** pasa a nivel alto (1 lógico). La entrada **K** cumple una función "
"similar a la entrada **RESET** de un biestable RS."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:94
msgid ""
"Si ambas entradas **J** y **K** están a nivel alto (1 lógico), al "
"producirse un flanco de subida en **CLK**, las salidas **Q** y **/Q** "
"cambian al estado opuesto al que tenían antes. Este comportamiento "
"elimina la indeterminación presente en el biestable RS y permite "
"construir otros circuitos útiles, como divisores de frecuencia y "
"contadores."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:103
msgid "Ejercicios"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:104
msgid "¿Qué es un biestable JK y para qué sirve?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:106
msgid "¿Cuántas entradas tiene un biestable JK y qué función cumple cada una?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:108
msgid "¿Tienen alguna semejanza con las del biestable RS?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:110
msgid "¿Cuántas salidas tiene un biestable JK y qué función cumple cada una?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:112
msgid ""
"Dibuja el circuito de un biestable JK con el nombre de sus entradas y de "
"sus salidas."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:115
msgid ""
"Dibuja la tabla de verdad de un biestable JK y explica brevemente su "
"funcionamiento normal."
msgstr ""

#: ../../source/electronic-bistable-jk.rst:118
msgid "¿Puede tener el biestable JK una entrada prohibida o indeterminada?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:120
msgid "¿Qué se puede construir con el biestable JK gracias a ese funcionamiento?"
msgstr ""

#: ../../source/electronic-bistable-jk.rst:123
msgid "Simula todos los estados del biestable JK con el simulador de esta página."
msgstr ""

#~ msgid ""
#~ "El **biestable JK** es uno de los"
#~ " más usados. Su funcionamiento es "
#~ "idéntico al biestable RS, excepto en "
#~ "el caso de que se activen sus "
#~ "dos entradas **J** y **K** a nivel"
#~ " alto (1 lógico). En ese caso "
#~ "las salidas cambian al estado contrario"
#~ " al que tenían anteriormente (función "
#~ "toggle) y esto evita la indeterminación"
#~ " no deseada del biestable RS."
#~ msgstr ""

#~ msgid ""
#~ "El `biestable JK "
#~ "<https://es.wikipedia.org/wiki/Biestable#Biestable_JK>`__ es "
#~ "un circuito secuencial que puede "
#~ "almacenar un bit de información."
#~ msgstr ""

#~ msgid ""
#~ "El **biestable JK** es uno de los"
#~ " más usados. Su funcionamiento es "
#~ "idéntico al :ref:`biestable RS <electronic-"
#~ "bistable-rs>`, excepto en el caso "
#~ "de que se activen sus dos entradas"
#~ " **J** y **K** a nivel alto (1"
#~ " lógico) a la vez. En ese caso"
#~ " las salidas cambian al estado "
#~ "contrario al que tenían anteriormente "
#~ "(función toggle) y esto evita la "
#~ "indeterminación no deseada del biestable "
#~ "RS."
#~ msgstr ""

#~ msgid ""
#~ "Este biestable es la base de "
#~ "numerosos circuitos secuenciales tales como"
#~ " contadores, registros, divisores de "
#~ "frecuencia, memorias de estado, etc."
#~ msgstr ""

#~ msgid "En la siguiente simulación podemos ver un **biestable JK**:"
#~ msgstr ""

#~ msgid ""
#~ "Los cambios de la salida del "
#~ "biestable JK solo se producen cuando "
#~ "cambia el estado de la entrada "
#~ "Clock (CLK) de nivel bajo (0 "
#~ "lógico) -> a nivel alto (1 "
#~ "lógico), es decir en los **flancos "
#~ "de subida de CLK**."
#~ msgstr ""

#~ msgid ""
#~ "Si las dos entradas **J** y **K**"
#~ " están a nivel bajo (0 lógico), "
#~ "al llegar un flanco de subida en"
#~ " **CLK** las salidas permanecen en el"
#~ " mismo estado en el que estaban "
#~ "antes."
#~ msgstr ""

#~ msgid ""
#~ "Si la entrada **J** está a nivel"
#~ " alto (1 lógico), al llegar un "
#~ "flanco de subida en **CLK** la "
#~ "salida **Q** cambia a nivel alto "
#~ "(1 lógico) y **/Q** cambiará a "
#~ "nivel bajo (0 lógico). La entrada "
#~ "**J** es semejante a la entrada "
#~ "**SET** de un biestable RS."
#~ msgstr ""

#~ msgid ""
#~ "Si la entrada **K** está a nivel"
#~ " alto (1 lógico), al llegar un "
#~ "flanco de subida en **CLK** la "
#~ "salida **Q** cambia a nivel bajo "
#~ "(0 lógico) y **/Q** cambiará a "
#~ "nivel alto (1 lógico). La entrada "
#~ "**K** es semejante a la entrada "
#~ "**RESET** de un biestable RS."
#~ msgstr ""

#~ msgid ""
#~ "Si las dos entradas **J** y **K**"
#~ " están a nivel alto (1 lógico), "
#~ "al llegar un flanco de subida en"
#~ " **CLK** las salidas **Q** y **/Q**"
#~ " cambian al estado contrario que "
#~ "tenían antes. Esto evita la "
#~ "indeterminación que tenía el biestable "
#~ "RS y servirá para fabricar otros "
#~ "circuitos útiles, como los divisores de"
#~ " frecuencia."
#~ msgstr ""

#~ msgid "¿Cuántas entradas tiene un biestable JK y qué función tiene cada una?"
#~ msgstr ""

#~ msgid "¿Tienen alguna semejanza con el biestable RS?"
#~ msgstr ""

#~ msgid "¿Cuántas salidas tiene un biestable JK y qué función tiene cada una?"
#~ msgstr ""

