<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="prueba1/testbench/prueba1_tb/simulation/submodules/verbosity_pkg.sv"
   type="SYSTEM_VERILOG"
   library="altera_common_sv_packages"
   systemVerilogPackageName="avalon_vip_verbosity_pkg" />
 <file
   path="prueba1/testbench/prueba1_tb/simulation/submodules/altera_avalon_reset_source.sv"
   type="SYSTEM_VERILOG"
   library="prueba1_inst_reset_bfm" />
 <file
   path="prueba1/testbench/prueba1_tb/simulation/submodules/altera_conduit_bfm_0002.sv"
   type="SYSTEM_VERILOG"
   library="prueba1_inst_led_output_5_external_connection_bfm" />
 <file
   path="prueba1/testbench/prueba1_tb/simulation/submodules/altera_avalon_clock_source.sv"
   type="SYSTEM_VERILOG"
   library="prueba1_inst_clk_bfm" />
 <file
   path="prueba1/testbench/prueba1_tb/simulation/submodules/altera_conduit_bfm.sv"
   type="SYSTEM_VERILOG"
   library="prueba1_inst_button_input_1_external_connection_bfm" />
 <file
   path="prueba1/testbench/prueba1_tb/simulation/prueba1_tb.v"
   type="VERILOG" />
 <topLevel name="prueba1_tb" />
 <deviceFamily name="cyclonev" />
 <modelMap
   controllerPath="prueba1_tb.prueba1_inst.RAM"
   modelPath="prueba1_tb.prueba1_inst.RAM" />
</simPackage>
