--- verilog_rtlil
+++ uhdm_rtlil
@@ -1,7 +1,7 @@
 # Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
-autoidx 12
-attribute \src "dut.sv:1.1-19.10"
+autoidx 23
 attribute \cells_not_processed 1
+attribute \src "dut.sv:1.1-19.10"
 module \simple_assign
   attribute \src "dut.sv:2.16-2.17"
   wire input 1 \a
@@ -21,29 +21,17 @@
   wire output 8 \out_not
   attribute \src "dut.sv:10.17-10.28"
   wire output 9 \out_complex
-  attribute \src "dut.sv:14.22-14.27"
-  wire $and$dut.sv:14$1_Y
-  attribute \src "dut.sv:14.22-14.31"
-  wire $and$dut.sv:14$2_Y
-  attribute \src "dut.sv:15.21-15.26"
-  wire $or$dut.sv:15$3_Y
-  attribute \src "dut.sv:15.21-15.30"
-  wire $or$dut.sv:15$4_Y
-  attribute \src "dut.sv:15.21-15.34"
-  wire $or$dut.sv:15$5_Y
-  attribute \src "dut.sv:16.24-16.29"
-  wire $and$dut.sv:16$6_Y
-  attribute \src "dut.sv:16.22-16.30"
-  wire $not$dut.sv:16$7_Y
-  attribute \src "dut.sv:17.27-17.32"
-  wire $and$dut.sv:17$8_Y
-  attribute \src "dut.sv:17.37-17.42"
-  wire $and$dut.sv:17$9_Y
-  attribute \src "dut.sv:17.37-17.46"
-  wire $and$dut.sv:17$10_Y
-  attribute \src "dut.sv:17.26-17.47"
-  wire $or$dut.sv:17$11_Y
-  attribute \src "dut.sv:14.22-14.27"
+  wire $auto$rtlil.cc:3386:And$2
+  wire $auto$rtlil.cc:3386:And$4
+  wire $auto$rtlil.cc:3387:Or$6
+  wire $auto$rtlil.cc:3387:Or$8
+  wire $auto$rtlil.cc:3387:Or$10
+  wire $auto$rtlil.cc:3386:And$12
+  wire $auto$rtlil.cc:3339:Not$14
+  wire $auto$rtlil.cc:3386:And$16
+  wire $auto$rtlil.cc:3386:And$18
+  wire $auto$rtlil.cc:3386:And$20
+  wire $auto$rtlil.cc:3387:Or$22
   cell $and $and$dut.sv:14$1
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
@@ -52,21 +40,19 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $and$dut.sv:14$1_Y
+    connect \Y $auto$rtlil.cc:3386:And$2
   end
-  attribute \src "dut.sv:14.22-14.31"
-  cell $and $and$dut.sv:14$2
+  cell $and $and$dut.sv:14$3
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:14$1_Y
+    connect \A $auto$rtlil.cc:3386:And$2
     connect \B \c
-    connect \Y $and$dut.sv:14$2_Y
+    connect \Y $auto$rtlil.cc:3386:And$4
   end
-  attribute \src "dut.sv:15.21-15.26"
-  cell $or $or$dut.sv:15$3
+  cell $or $or$dut.sv:15$5
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
@@ -74,32 +60,29 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $or$dut.sv:15$3_Y
+    connect \Y $auto$rtlil.cc:3387:Or$6
   end
-  attribute \src "dut.sv:15.21-15.30"
-  cell $or $or$dut.sv:15$4
+  cell $or $or$dut.sv:15$7
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $or$dut.sv:15$3_Y
+    connect \A $auto$rtlil.cc:3387:Or$6
     connect \B \c
-    connect \Y $or$dut.sv:15$4_Y
+    connect \Y $auto$rtlil.cc:3387:Or$8
   end
-  attribute \src "dut.sv:15.21-15.34"
-  cell $or $or$dut.sv:15$5
+  cell $or $or$dut.sv:15$9
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $or$dut.sv:15$4_Y
+    connect \A $auto$rtlil.cc:3387:Or$8
     connect \B \d
-    connect \Y $or$dut.sv:15$5_Y
+    connect \Y $auto$rtlil.cc:3387:Or$10
   end
-  attribute \src "dut.sv:16.24-16.29"
-  cell $and $and$dut.sv:16$6
+  cell $and $and$dut.sv:16$11
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
@@ -107,18 +90,16 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $and$dut.sv:16$6_Y
+    connect \Y $auto$rtlil.cc:3386:And$12
   end
-  attribute \src "dut.sv:16.22-16.30"
-  cell $not $not$dut.sv:16$7
+  cell $not $not$dut.sv:16$13
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:16$6_Y
-    connect \Y $not$dut.sv:16$7_Y
+    connect \A $auto$rtlil.cc:3386:And$12
+    connect \Y $auto$rtlil.cc:3339:Not$14
   end
-  attribute \src "dut.sv:17.27-17.32"
-  cell $and $and$dut.sv:17$8
+  cell $and $and$dut.sv:17$15
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
@@ -126,10 +107,9 @@
     parameter \Y_WIDTH 1
     connect \A \a
     connect \B \b
-    connect \Y $and$dut.sv:17$8_Y
+    connect \Y $auto$rtlil.cc:3386:And$16
   end
-  attribute \src "dut.sv:17.37-17.42"
-  cell $and $and$dut.sv:17$9
+  cell $and $and$dut.sv:17$17
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
@@ -137,32 +117,30 @@
     parameter \Y_WIDTH 1
     connect \A \c
     connect \B \d
-    connect \Y $and$dut.sv:17$9_Y
+    connect \Y $auto$rtlil.cc:3386:And$18
   end
-  attribute \src "dut.sv:17.37-17.46"
-  cell $and $and$dut.sv:17$10
+  cell $and $and$dut.sv:17$19
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:17$9_Y
+    connect \A $auto$rtlil.cc:3386:And$18
     connect \B \e
-    connect \Y $and$dut.sv:17$10_Y
+    connect \Y $auto$rtlil.cc:3386:And$20
   end
-  attribute \src "dut.sv:17.26-17.47"
-  cell $or $or$dut.sv:17$11
+  cell $or $or$dut.sv:17$21
     parameter \A_SIGNED 0
     parameter \B_SIGNED 0
     parameter \A_WIDTH 1
     parameter \B_WIDTH 1
     parameter \Y_WIDTH 1
-    connect \A $and$dut.sv:17$8_Y
-    connect \B $and$dut.sv:17$10_Y
-    connect \Y $or$dut.sv:17$11_Y
+    connect \A $auto$rtlil.cc:3386:And$16
+    connect \B $auto$rtlil.cc:3386:And$20
+    connect \Y $auto$rtlil.cc:3387:Or$22
   end
-  connect \out_and $and$dut.sv:14$2_Y
-  connect \out_or $or$dut.sv:15$5_Y
-  connect \out_not $not$dut.sv:16$7_Y
-  connect \out_complex $or$dut.sv:17$11_Y
+  connect \out_and $auto$rtlil.cc:3386:And$4
+  connect \out_or $auto$rtlil.cc:3387:Or$10
+  connect \out_not $auto$rtlil.cc:3339:Not$14
+  connect \out_complex $auto$rtlil.cc:3387:Or$22
 end
