# **Digital IC Design**

Jerry Chandler 2021.1.21

 

# **Chap 1 basic parameter**

设计的基本参数：cost，reliability，speed，power，energy dissipation

Cost有die，package，fabrication

Reliability ：noise

Top down: function

bottom up: cost

 

# **Chap 2 /**

 

# **Chap 3 manufacturing**

制造步骤：oxidation-photoresist光刻胶-lithography光刻-etch腐蚀-strip photoresist带光致抗腐蚀剂-n-well-strip oxide-polysilicon-polysilicon patterning-self-aligned process-N diffusion-P diffusion-contacts-metalization-layout

光刻步骤：氧化-photoresist（PR） coating-进一步曝光-光刻胶生长和烤-酸腐蚀-旋转烘干-ion生长+粒子注入+金属沉积-光刻清除

DRC ：design rule check

封装常见技术：导线压焊、载带自动压焊（TAB）、倒装焊

系统单芯片*SoC*(System on Chip)与系统化封装*SIP*(System in a Package)

 

# **Chap 4 work region**

有三个区间：线性区、饱和区、截止区

 

# **Chap 5 wire**

集中式模型：lumped model 直接一个R一个C

   对短的wire适用；对长的wire不准确

分布式模型：distributed RC model 有LTΠ模型

有tree和chain

Elmore delay注意从电容角度看共同充电路径即可，注意：这里要考虑所有所有的电容！如果在后面还有电容，那共享路径就是source到destination的整个路径！

这里有一个点，Elmore 模型的延时大概为集中式模型的一半

对于传输线模型，如果阻抗匹配，则没有反射波，如果开路，则反射系数为1，短路，则反射系数为-1

 ![image-20210120215023060](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120215023060.png)

 

# **Chap 6 inverter**

CMOS的VTC曲线，在短沟道情况下间隔差不多

  <img src="C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152124421.png" alt="image-20210120152124421"  />                             

阈值电压：希望为V~DD~/2

0.69=ln（2），0.69RC代表上升或者下降一半的时间

反相器延时链最优延时的条件是每一级的fan~out~/fan~in~一样，也就是F开根号N

上面说的是给定F和N，通过开根号来求得反相器的size

那如果N不是确定的呢？如果级数太多，本征延时会很大，如果级数太少，扇出会dominate

如果t~p~=N t~p0~（1+F^1/N^/γ）

那么通过我也不知道的计算，得到γ为1时，f为4差不多最好。如果f大于4，延时会差一丢丢，但如果f小于4，则会差很多

这里的逻辑关系是：已知N、G和H，求得F——>求得h，得到每一级的size	

​									但！上面的后面一步并不是优化，只是求出更详细的结果而已，真的要再优化，需要调整N（给定F），这里需要解一个不可解方程，总归最后发现大概f为4的时候会比较好

 

# **Chap 7 logic gate**

PUN pull-up network

PDN pull-down network

互补✔

AOI OAI 都是or/and/invert的组合

有比逻辑：上拉网络用一个东西代替了，如电阻，PMOS或者二极管接法的PMOS。好处：上拉网络变小了；坏处：上拉时间延长了

PT ：pass-transistor传输管 ![image-20210120152202432](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152202432.png)

传输门逻辑transmission gate：总的电阻（两个管子并联）较小？

动态电路：有两个时期：precharge和evaluate。逻辑功能完全由下拉网络实现，晶体管数量编程了N+2而不是2N，面积更小；有满压摆，无比逻辑，更快的转换速度

但会有泄露电流，怎么办？输出端反向后接回来，类似于反馈 ![image-20210120152224661](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152224661.png)

多米诺逻辑 

 ![image-20210120152233535](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152233535.png)

# **Chap 8 seq logic**

时序逻辑和组合逻辑的区别？有了memory element，加了状态机

Latch和register：电平触发vs边沿触发 ![image-20210120152250887](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152250887.png)

 ![image-20210120152257685](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152257685.png)

时钟重叠（00或者11）：clk和！clk同时为1或者同时为0，总之这样的时间不能长到有一个数据能从clk一端跑到！clk一端

经典电路：非稳态电路flip-flop、施密特触发器

单稳态电路：有一个刺激的话会出现一个稳定的脉冲，然后回归沉寂 eg. one-shot ![image-20210120152312422](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152312422.png)

双稳态电路oscillator振荡器

Pipeline：插入寄存器，使得每一步都要一个周期执行，达到流水线的效果

 

# **Chap 9  speed**

T~p~=0.69R(C~in~+C~ext~)

前者是parasitics，后者是effort

D=gh+p

g是逻辑努力，反相器是1，代表某个东西栅极输入电阻和反相器的比值（产生相同电流的情况下）

h是电气努力c~out~/c~in~，也叫做fanout

ppt里振荡器的频率好像还要除以2(振荡器是奇数个反相器)

如果多级呢？

P是p求和

G是g的积

H是最后的c~out~/最初的c~in~

这里要考虑b，b是（c~on~+c~off~）/c~on~

B=b的积

F=GBH

由此我们能得到延时D，如果每一级的effort一样，也就是f一样，都是F的N开根号的话，延时最小

进一步！确定了f的话，f=gh=g c~out~/c~in~，得到c~in~

可以反向从最后一个stage往回不断推

那么另一个角度，多少N合适呢？好像4左右

 

# **Chap 10  power**

P~total~=P~dynamic~+P~static~

P~dynamic~=P~switching~+P~shortcircuit~

P~static~=(I~sub~+I~junct~+I~gate~+I~contention~)V~DD~

动态power里的p~switching~ = αCV~DD~^2^f

泄露电流：VT大，泄漏电流小

   温度低，泄漏电流小

优化方法：logic restructuring，input ordering，multiple v~DD~，multiple v~t~，

DVS ：dynamic voltage scaling

 

# **Chap 11 interconnect**

Cross talk 互相影响

![image-20210121091714913](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210121091714913.png)

用buffer串联来减小延时（？）

插入repeater，把一个反相器和RC看作一个整体

Bus是一条总线，一个时刻只有一个能与之接通

 

 

# **Chap 12  timing**

Clock skew，clock jitter

 ![image-20210120152321892](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152321892.png)

Balanced paths: H tree, matched RC trees，时钟信号要通过多步到达树的叶节点

![image-20210121092206439](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210121092206439.png)

Clock grid：用在时钟网络的最后一级，最小化绝对误差

时钟抖动和倾斜方法总结：

- 采用H tree或者matched tree 结构；
- 尽可能让数据信号和时钟传输信号相反传送，牺牲了性能，但消除了竞争
- 时钟线、地线、电源线设在相近位置来消除/减小相邻信号网络耦合
- 引入虚拟填充线使得电路结构对称
- 控制温度

二次握手和四次握手：四次握手slow，但unambiguous

 

# **Chap 13** **arithmetic**

静态互补

镜像：P部分用N代替，所有nmos变成pmos

传输门

曼切斯特chain

G是ab，P是异或，D是a_b*b_b

进位旁路（CSA carry-bypass adder）：有一定概率一开始即可知道最后的进位输出：如果四位加法，每一对加的对应的P都是1，那么最终四位加法的输出进位就是最本来的输入进位。注意：最长路径就是只有第一级和最后一级需要通过block，其他通过旁路。公式应该会给。![image-20210120182305367](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120182305367.png)

行波加法器：

<img src="C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120182215835.png" alt="image-20210120182215835" style="zoom:80%;" />

进位选择加法器(carry-select adder)：

 ![image-20210120152331905](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152331905.png)<img src="C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120182359597.png" alt="image-20210120182359597" style="zoom:80%;" />

平方根进位选择(square root carry select adder)：

和进位选择加法器一样，只不过第一级加法的数位少，后面线性增加<img src="C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120182436246.png" alt="image-20210120182436246" style="zoom:80%;" />

0-1检测：检测是不是都是1或者0，用与的思想，如果监测是不是都是零的话一开始反一下即可

Counter：移位寄存器+全加器

乘法器：进位保留乘法器： ![image-20210120152345392](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152345392.png)

Wallace tree

 

# **Chap14 memory**



从里到外，速度下讲，容量变大：

Reg file – ITLB DTLB – SRAM – DRAM -Disk

 ![image-20210120152351121](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210120152351121.png)

![](C:\Users\Jerry Chandler\AppData\Roaming\Typora\typora-user-images\image-20210121095550182.png)

注意这里的尺寸：N1>>N2, N2>>P1

# **chap 15 test**

DFT ：design for test

能控性：将某个节点达到想要的条件，通过输入引脚

能观性：通过输出引脚，能观察到内部节点的值

stuck-at 0&1：列出真值表然后自行选择，最好列出理想，stuck 0，stuck 1

如果要测试中间节点U，可以通过输入看U的值，U 的值再通过其他输入传播出来

时序逻辑里面，还要考虑状态，例如先都回到reset状态，然后改变状态进而控制某些变量

ATPG ：automatic test pattern generation 自动测试模式生成

扫描测试：寄存器串联，就像一个串行移位寄存器

BIST ：built in self test 

LRSR ：linear feedback shift register

# **appendix** **abbreviations**

| 重要程度 | 缩写   | 全拼                                                         | 中文                         | 坐标(chapter.page) |
| -------- | ------ | ------------------------------------------------------------ | ---------------------------- | ------------------ |
| 重要     | IC     | Integrated Circuit                                           | 集成电路                     | 0.20               |
| 重要     | CMOS   | Complementary Metal Oxide Semiconductor                      | 互补金属氧化物半导体         | 0.20               |
| 重要     | OS     | Operating System                                             | 操作系统                     | 2.25               |
| 重要     | SoC    | System on Chip                                               | 系统级芯片                   | 0.20               |
|          | FSM    | Finite State Machine                                         | 有限状态机                   | 0.30               |
|          | VHDL   | Very-High-Speed Integrated Circuit Hardware Description Language | 超高速硬件描述语言(直译)     | 0.30               |
| 重要     | HDL    | Hardware Description Language                                | 硬件描述语言                 | 0.30               |
| 重要     | EDA    | Electronic Design Automation                                 | 电子设计自动化               | 15.25              |
|          | ENIAC  | Electronic Numerical Integrator and Calculator               | 电子数值积分器和计算器       | 1.50               |
|          | BJT    | Bipolar Junction Transistor                                  | 双极结型晶体管               | 1.60               |
|          | SSI    | Small Scale Integration                                      | 小规模集成电路               | 1.11               |
|          | MSI    | Middle Scale Integration                                     | 中规模集成电路               | 1.11               |
|          | LSI    | Lagre Scale Integration                                      | 大规模集成电路               | 1.11               |
| 重要     | VLSI   | Very Large Scale Integration                                 | 超大规模集成电路             | 1.11               |
|          | ULSI   | Ultra Large Scale Integration                                | 特大规模集成电路             | 1.11               |
|          | GSI    | Giga Scale Integration                                       | 吉规模集成电路               | 1.11               |
|          | TSI    | Tera Scale Integration                                       | 太规模集成电路               | 1.11               |
|          | NRE    | Non Recurrent Engineering                                    | (一次性工程费用)非循环工程   | 1.22               |
| 重要     | VTC    | Voltage Transfer Characteristic                              | 电压传输特性                 | 1.29               |
|          | AC     | Alternating Current                                          | 交流电                       |                    |
|          | DC     | Direct Current                                               | 直流电                       |                    |
|          | NM     | Noise Margins                                                | 噪声容限                     | 1.31               |
|          | NR     | Non-Regenerative                                             | 不可再生的                   | 1.32               |
|          | AP     | application processor                                        | 应用处理器                   | 2.56               |
| 重要     | SOI    | Silicon on Insulator                                         | 绝缘衬底上的硅               | 3.05               |
|          | PPB    | part per billion                                             | 十亿分比浓度                 | 3.10               |
| 重要     | DRC    | design rule checking                                         | 设计规则检查                 | 3.54               |
|          | TAB    | Tape Automated Bonding                                       | 载带自动压焊                 | 3.69               |
|          | DIP    | Dual in line package                                         | 双列直插                     | 3.72               |
|          | PGA    | Pin grid array                                               | 引脚网格阵列                 | 3.72               |
| 重要     | SIP    | System in package                                            | 系统级封装                   | 3.77               |
| 重要     | SOC    | System on chip                                               | 系统级芯片                   | 3.77               |
| 重要     | MOSFET | Metal-Oxide-Semiconductor Field-Effect Transistor            | 金属氧化物半导体场效应晶体管 | 4.12               |
| 重要     | AR     | Aspect ratio                                                 | 长宽比                       | 5.12               |
| 重要     | PUN    | Pull up network                                              | 上拉网络                     | 7.04               |
| 重要     | PDN    | Pull down network                                            | 下拉网络                     | 7.04               |
|          | DCVSL  | Differential Cascode Voltage Switch Logic                    | 差分级联电压开关逻辑         | 7.27               |
|          | PTL    | Pass Transistor Logic                                        | 通过晶体管逻辑               | 7.30               |
| 重要     | CPL    | complementary pass-transistor logic                          | 互补的通过晶体管逻辑         | 7.33               |
| 重要     | DFS    | dynamic frequency scaling                                    |                              | 10.60              |
| 重要     | DVS    | dynamic voltage scaling                                      |                              | 10.60              |
| 重要     | TG     | Transmission Gate                                            | 传输门                       | 8.13               |
|          | TSPCR  | True Single-Phase Clocked Register                           | 真正的单相时钟寄存器         | 8.27               |
|          | VDD    | Drain Voltage？？                                            | 存疑！！                     |                    |
|          | NOC    | network on chip                                              | 片上网络                     | 11.56              |
|          | ALU    | arithmetic and logic unit                                    | 算术逻辑单元                 |                    |
|          | CAM    | Content Addressable Memory                                   | 内容寻址存储器               | 14.03              |
|          | TCAM   | ternary content addressable memory                           | 三态内容寻址存储器           |                    |
|          | RAM    | Random Access Memory                                         | 随机存取存储器               | 14.03              |
|          | RAM    | Read/Write Memory                                            |                              | 14.03              |
|          | SRAM   | Static Random Access Memory                                  | 静态随机存取存储器           | 14.03              |
|          | DRAM   | Dynamic Random Access Memory                                 | 动态随机存取存储器           | 14.03              |
|          | ROM    | Read Only Memory                                             | 只读存储器                   | 14.03              |
|          | PROM   | Programmable ROM                                             | 可编程ROM                    | 14.03              |
|          | EPROM  | Erasable Programmable ROM                                    | 可擦可编程ROM                | 14.03              |
|          | EEPROM | Electrically Erasable Programmable                           | 电可擦可编程ROM              | 14.03              |
|          | FIFO   |                                                              |                              | 14.03              |
|          | LIFO   |                                                              |                              | 14.03              |
|          | SIPO   |                                                              |                              | 14.03              |
|          | PISO   |                                                              |                              | 14.03              |
|          | FAMOS  | Floating gate MOS                                            | 浮栅MOS                      | 14.48              |
|          | NVM    | not-volatile memory                                          | 非易失存储器                 | 14.54              |
|          | SLC    | Single Level Cell                                            |                              | 14.66              |
|          | MLC    | Multi Level Cell                                             |                              | 14.66              |
|          | ECC    | Error Correction Code                                        |                              | 14.74              |
|          | DFT    | Design for test                                              |                              | 15.03              |
|          | DUT    | Device Under Test                                            |                              | 15.03              |
|          | ATPG   | Automatic test pattern generation                            | 自动测试码型生成             | 15.04              |
|          | BIST   | Built in Self Test                                           |                              | 15.15              |
|          | LRSR   | Linear feedback shift register                               |                              | 15.16              |
|          | CAD    | Computer Aided Design                                        | 计算机辅助设计               | 15.26              |
|          | FPGA   | Field Programmable Gate Array                                | 现场可编程逻辑门阵列         | 16.28              |
|          | PAL    | Programmable Array Logic                                     | 可编程阵列逻辑               |                    |
|          | GAL    | generic array logic                                          | 通用阵列逻辑                 |                    |
|          | IP     | Intellectual Property                                        |                              | 16.46              |
|          | BP/BBP | Baseband Processor                                           |                              | 16.59              |

