sim:/tb_primary/p_clock sim:/tb_primary/p_reset sim:/tb_primary/m_start_dump sim:/tb_primary/m_data_dump sim:/tb_primary/i2c_addr_i sim:/tb_primary/i2c_read_e sim:/tb_primary/SCL sim:/tb_primary/SDA sim:/tb_primary/UUT/i2c_master/iack_o sim:/tb_primary/UUT/i2c_master/wb_cyc_i sim:/tb_primary/UUT/i2c_master/wb_stb_i sim:/tb_primary/UUT/i2c_master/iack_o sim:/tb_primary/UUT/i2c_master/wb_ack_o sim:/tb_primary/UUT/statemachine/c_state sim:/tb_primary/UUT/i2c_master/prer sim:/tb_primary/UUT/sc_done_o sim:/tb_primary/UUT/sc_done_o sim:/tb_primary/UUT/i2c_master/sc_done_o sim:/tb_primary/UUT/i2c_master/byte_ctrl/statemachine/c_state sim:/tb_primary/UUT/i2c_master/byte_ctrl/bit_ctrl/c_state sim:/tb_primary/UUT/i2c_master/byte_ctrl/dout sim:/tb_primary/UUT/i2c_master/byte_ctrl/din sim:/tb_primary/UUT/i2c_master/byte_ctrl/sr sim:/tb_primary/UUT/i2c_master/byte_ctrl/core_txd sim:/tb_primary/UUT/i2c_master/txr sim:/tb_primary/UUT/i2c_master/wb_dat_i sim:/tb_primary/UUT/i2c_master/byte_ctrl/addr sim:/tb_primary/UUT/i2c_master/wb_adr_i sim:/tb_primary/UUT/i2c_master/ctr sim:/tb_primary/UUT/i2c_master/cr sim:/tb_primary/UUT/i2c_master/sr sim:/tb_primary/UUT/i2c_master/txr sim:/tb_primary/UUT/i2c_master/wb_wacc sim:/tb_primary/UUT/i2c_master/wb_we_i sim:/tb_primary/UUT/i2c_master/iack_o sim:/tb_primary/UUT/wb_we_i sim:/tb_primary/UUT/i2c_addr_i sim:/tb_primary/UUT/i2c_master/wb_dat_o sim:/tb_primary/UUT/i2c_master/rxr sim:/tb_primary/UUT/i2c_master/byte_ctrl/core_txd sim:/tb_primary/UUT/i2c_master/byte_ctrl/ld sim:/tb_primary/UUT/i2c_master/byte_ctrl/ld_d2 sim:/tb_primary/UUT/counter 