<?xml version="1.0" encoding="utf-8" standalone="no"?>
<!DOCTYPE business:PatentDocumentAndRelated SYSTEM "/DTDS/ExternalStandards/ipphdb-entities.dtd"[]>
<business:PatentDocumentAndRelated xmlns:base="http://www.sipo.gov.cn/XMLSchema/base" xmlns:business="http://www.sipo.gov.cn/XMLSchema/business" xmlns:m="http://www.w3.org/1998/Math/MathML" xmlns:tbl="http://oasis-open.org/specs/soextblx" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.sipo.gov.cn/XMLSchema/business /DTDS/PatentDocument/Elements/OtherElements.xsd" xsdVersion="V2.2.1" file="JP102015000220599JP00020161272700AFULJA20160711JP006.XML" dateProduced="20160812" status="C" lang="ja" country="JP" docNumber="2016127270" kind="A" datePublication="20160711">
  <business:BibliographicData lang="ja" country="JP">
    <business:PublicationReference dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127270</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PublicationReference dataFormat="original" sourceDB="JP" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2016127270</base:DocNumber>
        <base:Kind>A</base:Kind>
        <base:Date>20160711</base:Date>
      </base:DocumentID>
    </business:PublicationReference>
    <business:PlainLanguageDesignation lang="ja">公開特許公報(A)</business:PlainLanguageDesignation>
    <business:ApplicationReference applType="10" dataFormat="standard" sequence="1">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>102015000220599</base:DocNumber>
        <base:Date>20151110</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:ApplicationReference applType="10" dataFormat="original" sequence="1" sourceDB="JP">
      <base:DocumentID>
        <base:WIPOST3Code>JP</base:WIPOST3Code>
        <base:DocNumber>2015220599</base:DocNumber>
        <base:Date>20151110</base:Date>
      </base:DocumentID>
    </business:ApplicationReference>
    <business:PriorityDetails>
      <business:Priority kind="international" dataFormat="standard" sequence="1">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>002014000097724</base:DocNumber>
        <base:Date>20141230</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="standard" sequence="2">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>102015000926709</base:DocNumber>
        <base:Date>20151029</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="original" sourceDB="JP" sequence="1">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>62/097,724</base:DocNumber>
        <base:Date>20141230</base:Date>
      </business:Priority>
      <business:Priority kind="international" dataFormat="original" sourceDB="JP" sequence="2">
        <base:WIPOST3Code>US</base:WIPOST3Code>
        <base:DocNumber>14/926,709</base:DocNumber>
        <base:Date>20151029</base:Date>
      </business:Priority>
    </business:PriorityDetails>
    <business:ClassificationIPCRDetails>
      <business:ClassificationIPCR sequence="1">
        <business:IPCVersionDate>20060101</business:IPCVersionDate>
        <business:ClassificationLevel>A</business:ClassificationLevel>
        <business:Section>H</business:Section>
        <business:MainClass>01</business:MainClass>
        <business:Subclass>L</business:Subclass>
        <business:MainGroup>23</business:MainGroup>
        <business:Subgroup>12</business:Subgroup>
        <business:SymbolPosition>F</business:SymbolPosition>
        <business:ClassificationValue>I</business:ClassificationValue>
        <base:ActionDate>
          <base:Date>20160613</base:Date>
        </base:ActionDate>
        <business:GeneratingOffice>
          <base:WIPOST3Code>JP</base:WIPOST3Code>
        </business:GeneratingOffice>
        <business:ClassificationStatus>B</business:ClassificationStatus>
        <business:ClassificationDataSource>H</business:ClassificationDataSource>
        <base:Text>H01L  23/12        20060101AFI20160613BHJP        </base:Text>
      </business:ClassificationIPCR>
    </business:ClassificationIPCRDetails>
    <business:JPClassification>
      <business:FI type="main">H01L23/12 501</business:FI>
    </business:JPClassification>
    <business:InventionTitle lang="ja" dataFormat="original" sourceDB="JP">集積回路パッケージを生産するための方法およびそれによって生産された装置</business:InventionTitle>
    <business:Parties>
      <business:ApplicantDetails>
        <business:Applicant sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>ピー・エム・シー－シエラ  ユーエス，インコーポレーテッド</base:Name>
            <base:RegisteredNumber>515312737</base:RegisteredNumber>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>アメリカ合衆国，９４０８９  カリフォルニア，サニーベール，ボルドー  ドライブ  １３８０</base:Text>
            </base:Address>
          </base:AddressBook>
          <base:AddressBook lang="en">
            <base:Name>ＰＭＣ－ＳＩＥＲＲＡ  ＵＳ，ＩＮＣ．</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>１３８０  Ｂｏｒｄｅａｕｘ  Ｄｒｉｖｅ，Ｓｕｎｎｙｖａｌｅ，Ｃａｌｉｆｏｒｎｉａ  ９４０８９，Ｕ．Ｓ．Ａ．</base:Text>
            </base:Address>
          </base:AddressBook>
          <business:OrganizationCode createDate="00000000" creator="00">0000000000</business:OrganizationCode>
        </business:Applicant>
      </business:ApplicantDetails>
      <business:InventorDetails>
        <business:Inventor sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>プラステラー，ジョン</base:Name>
            <base:Address>
              <base:AddressLine>0</base:AddressLine>
              <base:AddressMailCode>0</base:AddressMailCode>
              <base:PostBox>0</base:PostBox>
              <base:AddressRoom>0</base:AddressRoom>
              <base:AddressFloor>0</base:AddressFloor>
              <base:AddressBuilding>0</base:AddressBuilding>
              <base:Street>0</base:Street>
              <base:AddressCity>0</base:AddressCity>
              <base:County>0</base:County>
              <base:City>0</base:City>
              <base:Province>0</base:Province>
              <base:PostCode>0</base:PostCode>
              <base:WIPOST3Code>XP</base:WIPOST3Code>
              <base:Text>カナダ国，Ｖ３Ｃ  ６Ｒ４，ブリティッシュ  コロンビア，ポート  コキットラム，アーグ  ストリート  ５－２２８１</base:Text>
            </base:Address>
          </base:AddressBook>
        </business:Inventor>
      </business:InventorDetails>
      <business:AgentDetails>
        <business:CustomerNumber>00000</business:CustomerNumber>
        <business:Agent sequence="1" dataFormat="original" sourceDB="JP">
          <base:AddressBook lang="ja">
            <base:Name>特許業務法人酒井国際特許事務所</base:Name>
            <base:RegisteredNumber>110002147</base:RegisteredNumber>
          </base:AddressBook>
        </business:Agent>
      </business:AgentDetails>
    </business:Parties>
    <business:SpecificBibliographicData>
      <business:OriginalKindCode>A</business:OriginalKindCode>
    </business:SpecificBibliographicData>
    <business:StatisticalInformation>
      <business:ClaimsCount>5</business:ClaimsCount>
      <base:TotalPageCount>20</base:TotalPageCount>
    </business:StatisticalInformation>
  </business:BibliographicData>
  <business:Abstract dataFormat="original" lang="ja" sourceDB="JP">
    <base:Paragraphs>【課題】プロセッサで実施される方法および集積回路パッケージが提供される。【解決手段】ある実施に従って、チップパッケージを生産する方法は、ファインピッチパーケージにおける選択された位置ではんだボールを取り外すことと、取り外されたはんだボールの位置にテストパッドを設けることとを含む。例の実施において、その方法は、パッケージ設計を受け取ると共に変更することを備える。ある実施において、集積回路パッケージにおけるテストパッドの並びは、複数の同心の環状の並びの中に設けられ、テストパッドの並びが、ビアに接続されるはんだボールの外側の並びに隣接すると共にビアに接続されるはんだボールの内側の並びに隣接するものである。ある実施において、テストパッドは、ＰＣＢのパッケージに面する表面上の少なくとも一つのビアの位置に向かい合う位置のサブセットにおいてパッケージのＰＣＢに面する表面上に位置させられる。テストパッドは、多数の信号ピンを維持すると共に、ビアと干渉しないものである。【選択図】図４</base:Paragraphs>
    <business:AbstractFigure>
      <base:Figure num="0001">
        <base:Image id="000002" he="96" wi="64" file="2016127270_000002.TIF" imgFormat="TIFF" imgContent="drawing" />
      </base:Figure>
    </business:AbstractFigure>
  </business:Abstract>
  <business:Description dataFormat="original" sourceDB="JP">
    <business:TechnicalField>
      <base:Paragraphs num="0001">
  本開示は、集積回路パッケージを生産することを含むが、しかしそれに限定されるものではない、集積回路の製造に関係する。
</base:Paragraphs>
    </business:TechnicalField>
    <business:BackgroundArt>
      <base:Paragraphs num="0002">
  半導体デバイスの製作は、典型的には、支持ケースまたはパッケージの中に集積回路を入れるかまたは封入する最終段階を含む。
</base:Paragraphs>
      <base:Paragraphs num="0003">
  集積回路用のボール・グリッド・アレイ（ＢＧＡ）表面実装パッケージングのような、いくつかの実施において、低減されたサイズおよび低減されたＢＧＡのピッチを有する集積回路パッケージを提供することは、望ましいことである。ピッチは、はんだボールの間における相対的な間隔を指す。はんだボールは、信号ボール、接地ボール、および電力ボールの一つ以上を含むことができる。はんだボールは、印刷回路基板（ＰＣＢ）に集積回路パッケージを接続する。
</base:Paragraphs>
      <base:Paragraphs num="0004">
  集積回路パッケージングにおける改善は、望ましいことである。
</base:Paragraphs>
    </business:BackgroundArt>
    <business:DrawingsDescription>
      <base:Paragraphs num="0005">
  今、本開示の実施形態を、ほんの一例として、添付された図を参照して記載することにする。
</base:Paragraphs>
      <base:Paragraphs num="0006">
        <base:FigureReference num="1A">図１Ａ、１Ｂ、および１Ｃは、それぞれ、知られたラージ、ミディアム、およびファインピッチＢＧＡのレイアウトの単純化された代表的な図を例示する。</base:FigureReference>
        <base:FigureReference num="1B">図１Ａ、１Ｂ、および１Ｃは、それぞれ、知られたラージ、ミディアム、およびファインピッチＢＧＡのレイアウトの単純化された代表的な図を例示する。</base:FigureReference>
        <base:FigureReference num="1C">図１Ａ、１Ｂ、および１Ｃは、それぞれ、知られたラージ、ミディアム、およびファインピッチＢＧＡのレイアウトの単純化された代表的な図を例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0007">
        <base:FigureReference num="0002">図２は、本開示の実施形態に従った集積回路パッケージのレイアウトの単純化された代表的な図を例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0008">
        <base:FigureReference num="0003">図３は、知られた完全に装着されたボールグリッドアレイを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0009">
        <base:FigureReference num="0004">図４は、本開示の実施形態に従ったボールグリッドアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0010">
        <base:FigureReference num="0005">図５は、本開示の実施形態に従った集積回路パッケージを生産するプロセッサで実施される方法を例示するフローチャートである。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0011">
        <base:FigureReference num="0006">図６は、本開示の実施形態に従ったテストパッドの位置へのテスト接続を伴ったソケットの付いた集積回路パッケージの断面の図である。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0012">
        <base:FigureReference num="0007">図７は、本開示の実施形態に従った装着された接続の無い機能ボード上における集積回路パッケージの接続の断面の図である。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0013">
        <base:FigureReference num="0008">図８は、本開示の別の実施形態に従ったボールアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0014">
        <base:FigureReference num="0009">図９は、本開示のさらなる実施形態に従ったボールアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0015">
        <base:FigureReference num="0010">図１０は、本開示の別の実施形態に従ったボールアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0016">
        <base:FigureReference num="0011">図１１は、本開示のさらなる実施形態に従ったボールアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
      <base:Paragraphs num="0017">
        <base:FigureReference num="0012">図１２は、本開示の別の実施形態に従ったボールアレイを含む集積回路パッケージを例示する。</base:FigureReference>
      </base:Paragraphs>
    </business:DrawingsDescription>
    <business:EmbodimentsDescription>
      <base:Paragraphs num="0018">
  プロセッサで実施される方法および集積回路パッケージが提供される。ある実施に従って、チップパッケージを生産する方法は、ファインピッチの幅のパーケージにおける選択された位置ではんだボールを取り外すことと、取り外されたボールの位置にテストパッドを設けることとを含む。例の実施において、その方法は、パッケージ設計を受け取ると共に変更することを備える。ある実施において、集積回路パッケージにおけるテストパッドの並びは、複数の同心の環状の並びの中に設けられ、テストパッドの並びがボールの外側の並びに隣接すると共にボールの内側の並びに隣接するものである。ある実施において、テストパッドは、ＰＣＢのパッケージに面する表面上における少なくとも一つのビアに向かい合う取り外されたボールの位置のサブセットにおいてパッケージのＰＣＢに面する表面上に位置させられる。テストパッドは、多数の信号ピンを維持すると共に、ビアと干渉しないものである。
</base:Paragraphs>
      <base:Paragraphs num="0019">
  本開示の実施形態に従って、印刷回路基板に接続するための集積回路パッケージを生産する方法が提供され、その方法は、複数のボールの位置を有するグリッドに関して定められた初期のファインピッチ集積回路パッケージ設計を受け取ることと、初期の設計における一つ以上の取り外しの位置を識別することとを備え、取り外しの位置が複数のボールの位置のサブセットに対応すると共に初期の設計においてそれらに割り当てられたはんだボールを有し、初期の設計が一つ以上の取り外しの位置における隣接する第一のおよび第二のはんだボールの間における初期のボール間の領域を定め、初期のボール間の領域がビアに面する領域よりも小さいものであり、その方法は、変更されたファインピッチ集積回路パッケージ設計を生産するために一つ以上の取り外しの位置の中で選択された取り外しの位置に第二のはんだボールの代わりにテストパッドを挿入するように初期の設計を変更することを備え、変更された設計が選択された取り外しの位置からの第二のはんだボールの取り除きに基づいて第一のはんだボールと隣接する第三のはんだボールとの間に変更されたボール間の領域を定めることを備え、変更されたボール間の領域がビアに面する領域よりも大きいものであると共に初期のボール間の領域よりも大きいものである。
</base:Paragraphs>
      <base:Paragraphs num="0020">
  さらなる実施形態において、ビアに面する領域は、パッケージの初期の設計におけるエリアによって定められ、ここでエリアは、パッケージが印刷回路基板に接続されるとき、印刷回路基板に位置させられた一つ以上のビアの位置に向かい合ったものである。
</base:Paragraphs>
      <base:Paragraphs num="0021">
  さらなる実施形態において、初期のファインピッチ集積回路パッケージ設計は、完全に装着されたファインピッチ集積回路パッケージ設計を備える。
</base:Paragraphs>
      <base:Paragraphs num="0022">
  さらなる実施形態において、複数のボールの位置は、複数の同心の環状の並びの中に配置され、少なくとも一つのテストパッドは、複数のテストパッドを備え、ここで、変更された集積回路パッケージ設計を生産するために集積回路パッケージを変更することは、複数の同心の環状の並びの中にテストパッドの並びを生産することを備え、テストパッドの並びがボールの外側の並びに隣接してかつボールの内側の並びに隣接して生産され、テストパッドの並びが複数のテストパッドを備える。
</base:Paragraphs>
      <base:Paragraphs num="0023">
  さらなる実施形態において、外側の並びおよび内側の並びは、接地ボール、電力ボール、または信号ボールを備える。
</base:Paragraphs>
      <base:Paragraphs num="0024">
  さらなる実施形態において、内側の並びは、接地ボール、電力ボール、および信号ボールと信号ボールとの間の結合を増加させると共に全体のインダクタンスを低減するために、交代する接地ボール、電力ボール、および信号ボールを備える。
</base:Paragraphs>
      <base:Paragraphs num="0025">
  さらなる実施形態において、その方法は、さらに、複数の同心の環状の並びの中にテストパッドの第二の並びを生産することを備え、テストパッドの第二の並びがボールの第二の内側の並びに隣接してかつボールの第二の外側の並びに隣接して生産され、テストパッドの第二の並びが第二の複数のテストパッドを備える。
</base:Paragraphs>
      <base:Paragraphs num="0026">
  さらなる実施形態において、その方法は、さらに、複数の同心の環状の並びの中にテストパッドの複数の並びを生産することを備え、テストパッドの各々の並びがボールの内側の並びに隣接すると共にボールの外側の並びに隣接するものであるように、テストパッドの複数の並びがあらゆる第三の並びに生産され、テストパッドの複数の並びの各々がテストパッドの一セットを備える。
</base:Paragraphs>
      <base:Paragraphs num="0027">
  さらなる実施形態において、複数の同心の環状の並びは、第一の、第二の、第三の、および第四の並びを備え、第一の並びが集積回路パッケージの外側の外周に最も近いものであり、第二の、第三のおよび第四の並びがパッケージの外側の外周から次第により遠いものであり、第一のおよび第二の並びが各々複数の信号ボールを備え、第三の並びが電力、接地、または信号ボールの一つ以上を備え、第四の並びが一つ以上の取り外しの位置に一つ以上のテストパッドを備える。
</base:Paragraphs>
      <base:Paragraphs num="0028">
  さらなる実施形態において、複数の同心の環状の並びの中におけるテストパッドの並びは、複数の同心の方形のボックスを備える。
</base:Paragraphs>
      <base:Paragraphs num="0029">
  さらなる実施形態において、複数の同心の環状の並びの中におけるテストパッドの並びは、複数の同心の矩形のボックスを備える。
</base:Paragraphs>
      <base:Paragraphs num="0030">
  本開示の実施形態に従って、複数の同心の環状の並びの中に配置された複数のボールの位置を有するグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージが提供され、集積回路パッケージが印刷回路基板に接続するためのものであり、パッケージは、複数の同心の環状の並びの中におけるビアに接続されるはんだボールの外側の並びと、複数の同心の環状の並びの中におけるビアに接続されるはんだボールの内側の並びと、複数の同心の環状の並びの中におけるテストパッドの並びとを備え、テストパッドの並びがビアに接続されるはんだボールの外側の並びに隣接すると共にビアに接続されるはんだボールの内側の並びに隣接するものであり、テストパッドの並びが複数のテストパッドを備え、パッケージが印刷回路基板に接続されるときビアに接続されるはんだボールの外側のおよび内側の並びが各々印刷回路基板のビアに接続される。
</base:Paragraphs>
      <base:Paragraphs num="0031">
  さらなる実施形態において、パッケージが印刷回路基板に接続されるとき、テストパッドの並びのテストパッドは、印刷回路基板に位置させられた一つ以上のビアの位置に向かい合ったものである。
</base:Paragraphs>
      <base:Paragraphs num="0032">
  さらなる実施形態において、テストパッドの並びは、さらに、少なくとも一つのビアに接続されるはんだボールを備える。
</base:Paragraphs>
      <base:Paragraphs num="0033">
  さらなる実施形態において、テストパッドの並びは、さらに、少なくとも一つの電力、信号、または接地ボールを備える。
</base:Paragraphs>
      <base:Paragraphs num="0034">
  さらなる実施形態において、テストパッドの並びは、さらに、少なくとも一つの取り外されたボールの位置を備える。
</base:Paragraphs>
      <base:Paragraphs num="0035">
  さらなる実施形態において、複数の同心の環状の並びの中におけるテストパッドの並びは、方形のボックスを備える。
</base:Paragraphs>
      <base:Paragraphs num="0036">
  さらなる実施形態において、複数の同心の環状の並びの中におけるテストパッドの並びは、矩形のボックスを備える。
</base:Paragraphs>
      <base:Paragraphs num="0037">
  さらなる実施形態において、複数のテストパッドは、リング様の構成に設けられる。
</base:Paragraphs>
      <base:Paragraphs num="0038">
  さらなる実施形態において、テストパッドの並びの中における複数のテストパッドは、ビアに接続されるはんだボールの外側のおよび内側の並びの第二のピッチとは異なる第一のピッチを有する。
</base:Paragraphs>
      <base:Paragraphs num="0039">
  さらなる実施形態において、複数の同心の環状の並びは、第一の、第二の、第三の、第四の、および第五の並びを備え、第一の並びが集積回路パッケージの外側の外周に最も近いものであり、第二の、第三の、第四の、および第五の並びがパッケージの外側の外周から次第により遠いものであり、第一のおよび第二の並びが各々複数の信号ボールを備え、第四の並びがテストパッドの並びを備え、第三の並びがビアに接続されるはんだボールの外側の並びを備え、第五の並びがビアに接続されるはんだボールの内側の並びを備える。
</base:Paragraphs>
      <base:Paragraphs num="0040">
  本開示の実施形態に従って、装置が、提供されると共にパッケージに面する表面を備える印刷回路基板（ＰＣＢ）を備え、パッケージに面する表面が位置の第一のおよび第二のサブセットを備える繰り返しの位置の則的なパターンを定め、位置の第一のサブセットが各々コンタクトを備え、位置の第二のサブセットがビアのエリアを備え、ＰＣＢがビアのエリアの一つに設けられた少なくとも一つのビアを備え、ビアがパッケージに面する表面で終端する第一の末端を有し、装置は、パッケージのＰＣＢに面する表面上におけるパッケージグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージを備え、パッケージグリッドが位置の第三のおよび第四のサブセットを備える繰り返しの位置の規則的なパターンを定め、位置の第三のサブセットが各々はんだボールを備え、位置の第四のサブセットがテストパッドを備え、ＰＣＢのパッケージに面する表面がパッケージのＰＣＢに面する表面に実装されるとき位置の第一のおよび第二のサブセットがそれぞれ位置の第三のおよび第四のサブセットと向かい合って位置させられる。
</base:Paragraphs>
      <base:Paragraphs num="0041">
  さらなる実施形態において、位置の第一のサブセットのコンタクトは、位置の第三のサブセットのはんだボールに接続され、空間の第二のサブセットのビアのエリアは、位置の第四のサブセットのテストパッドから切り離される。
</base:Paragraphs>
      <base:Paragraphs num="0042">
  さらなる実施形態において、その装置は、さらに、各々がテストピンを備える空間の第五のサブセットを備える、繰り返しの空間の規則的なパターンを定めるパッケージに面する表面を有するテストソケットを備えるテストデバイスを備え、テストソケットのパッケージに面する表面がパッケージのＰＣＢに面する表面に実装されるとき空間の第五のサブセットが空間の第四のサブセットに向かい合って位置させられ、空間の第五のサブセットのテストピンは、空間の第四のサブセットのテストパッドに接続される。
</base:Paragraphs>
      <base:Paragraphs num="0043">
  さらなる実施形態において、ＰＣＢグリッドおよびパッケージグリッドは、各々、繰り返しの位置の矩形のパターンを定める。
</base:Paragraphs>
      <base:Paragraphs num="0044">
  さらなる実施形態において、ＰＣＢグリッドおよびパッケージグリッドは、各々、繰り返しの位置の互い違いのパターンを定める。
</base:Paragraphs>
      <base:Paragraphs num="0045">
  本開示の実施形態に従って、装置が、提供されると共に複数のボールの位置を有するグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージを備え、集積回路パッケージが印刷回路基板（ＰＣＢ）に面する表面を備え、装置は、ＰＣＢに面する表面におけるボールの位置の第一のサブセットに位置させられたはんだボールを備え、はんだボールがそれらの間に第一のボール間の領域を定める第一のおよび第二のはんだボールを含み、ボール間の領域がビアに面する領域よりも少ないエリアを有し、装置は、ＰＣＢに面する表面におけるボールの位置の第二のサブセットに位置させられたテストパッドを備え、テストパッドがそれらの間に第二のボール間の領域を定め、第二のボール間の領域がビアに面する領域よりも大きいエリアを有する。
</base:Paragraphs>
      <base:Paragraphs num="0046">
  さらなる実施形態において、テストパッドは、リング様の構成に提供される。
</base:Paragraphs>
      <base:Paragraphs num="0047">
  さらなる実施形態において、複数のボールの位置は、複数の同心の環状の並びの中に配置され、ここでテストパッドは、複数の同心の環状の並びの中におけるテストパッドの環状の並びの中に設けられる。
</base:Paragraphs>
      <base:Paragraphs num="0048">
  さらなる実施形態において、テストパッドは、テストパッドの環状の並びの中における複数のボールの位置のサブセットを占有する。
</base:Paragraphs>
      <base:Paragraphs num="0049">
  数多くの詳細は、ここに記載された実施形態の理解を提供するために述べられる。実施形態は、これらの詳細無しに実用化されることがある。他の例では、周知の方法、手順、及び構成要素は、記載された実施形態を覆い隠すことを回避するために詳細に記載されているものではない。
</base:Paragraphs>
      <base:Paragraphs num="0050">
  本開示の例の実施形態は、低減された本体のサイズおよび低減されたテスト時間を有するパッケージを生産する方法を備える。他の例の実施形態において、パッケージ・オン・パッケージ（ＰｏＰ）の環境において本体のサイズを低減すると共にテスト時間を低減するための方法が提供される。他の例の実施形態は、ここに記載された方法の一つに従って生産されたパッケージを備える。
</base:Paragraphs>
      <base:Paragraphs num="0051">
  低減された本体のサイズのパッケージにおいて、ボールグリッドアレイ（ＢＧＡ）のピッチを低減することもまた望ましいことである。ピッチを低減することは、多数の信号ピンをもまた維持する一方でパッケージのサイズが低減されることを可能にする。信号ピンの数を低減することは、Ｉ／Ｏスループットならびにデバイスの特徴および性能を低減する。従って、パッケージのサイズを低減するときピッチを低減することは好都合なことである。
</base:Paragraphs>
      <base:Paragraphs num="0052">
  しかしながら、ピッチを低減することは、パッケージングおよびＰＣＢのレイアウトに追加的な設計の制約を課す。例えば、ビアは、典型的には、集積回路パッケージのはんだボールへのＰＣＢの接続に隣接してＰＣＢに設置される。図１Ａおよび１Ｂは、それぞれ、知られたラージおよびミディアムピッチのＢＧＡのレイアウトの単純化された代表的な図を例示し、各々がパッケージおよびＰＣＢを含む。パッケージは、複数のボールの位置を含み、各々のボールの位置がそこにはんだボールを含む。ボール間の領域は、はんだボールの各々の間に定められる。図１Ａおよび１Ｂのラージおよびミディアムピッチの例の両方において、ボール間の領域は、ビアに面する領域の寸法よりも大きいものであり、寸法が一つ以上のビアのエリアによって定められる。ボール間の領域がビアに面する領域よりも大きいものであるとき、一つ以上のビアは、ＰＣＢに設置されることができ、ＰＣＢは、パッケージに接続されることができる。ボール間の領域がビアに面する領域の寸法よりも小さいものであるとすれば、一つ以上のはんだボールは、パッケージがＰＣＢに接続されるときＰＣＢにおける一つ以上のビアに触れることがあるが、それは望ましくない状況である。
</base:Paragraphs>
      <base:Paragraphs num="0053">
  図１Ｃに示されたような、知られた単純化されたファインピッチＢＧＡのレイアウトにおいて、ビアに面する領域は、ボール間の領域よりも大きい寸法を有することがある。ある実施形態において、ビアに面する領域は、レジスタまたはキャパシタのような表面実装コンポーネントによって接続された二つのビアのエリアならびに二つのビアとＰＣＢにおける隣接するコンタクトの間における追加的な間隔によって定められる。
</base:Paragraphs>
      <base:Paragraphs num="0054">
  従って、ファインピッチを有する従来の低減されたサイズのパッケージにおいて、ＢＧＡにおけるボールの位置のいくつかは、取り外されるかまたは取り除かれることがあり、ビアに面する領域にとって十分に大きな空の空間を残す。例の実施形態において、ビアに面する領域は、現行のＰＣＢ技術については１９ミル（おおよそ０．４８ｍｍ）であり、ＢＧＡピッチは、おおよそ０．６５ｍｍであり、ボールパッドの直径は、おおよそ０．４から０．４５ｍｍまでである。従って、ボール間の領域は、ビアに面する領域よりも小さいものである。
</base:Paragraphs>
      <base:Paragraphs num="0055">
  多くのテスト信号接続を低減することによってチップパッケージのサイズを低減することもまた可能なことである。これは、テスト信号がより多くシリアル変換されるので、テスト時間を減速する。
</base:Paragraphs>
      <base:Paragraphs num="0056">
  従って、小さい本体サイズのパッケージは、二つのカギとなる制約、テスト可能性を制限すると共にテスト時間を増加させる非常に少ない信号接続、および、典型的には実施することが高価なものであるＰＣＢ規定を要求する窮屈なボールピッチ、を有する。いくつかの事例において、窮屈なボールピッチをルーティングすることに必要なＰＣＢ規定は、集積化されたチップパッケージを実施する金銭上のコストが、集積化されたチップパッケージの使用を排除するような、法外に高価なものである。
</base:Paragraphs>
      <base:Paragraphs num="0057">
  本開示の実施形態は、増加したルーティング可能性のためにＰＣＢにおいて空間を空ける一方でテスト対象範囲を維持するための方法を提供する。ルーティング可能性は、ボールグリッドアレイについての信号および電力をエスケープする能力を指す。この文脈における用語“エスケープ”は、ＢＧＡのエリアから適当なコンポーネントまで信号をルーティングする能力を表す。より良好なルーティング可能性を備えたパッケージは、最小の数のＰＣＢ層においてエスケープ可能なものであることになる。
</base:Paragraphs>
      <base:Paragraphs num="0058">
  図２は、本開示の例の実施形態を示し、パッケージ１００は、取り外されたボールの位置１０２に設置されたテストパッド１０１を含む。テストパッド１０１は、都合よくは、さもなければ取り外しから無駄にされると思われるパッケージの空間を占有する。さらには、テストパッド１０１は、テストボールで信号ボールを交換する必要性を軽減する。追加的な利益は、テストパッド１０１がより大きいテスト信号のスループットを可能にすることで低減されたテスト時間に至るというものである。
</base:Paragraphs>
      <base:Paragraphs num="0059">
  パッケージがＰＣＢを伴った動作のために構成されるとき、パッケージのテストパッドがＰＣＢのビアから切り離される（即ち、それに触れるかまたはそれと干渉することがない）一方で、パッケージのはんだボールは、ＰＣＢのコンタクトに接続される。
</base:Paragraphs>
      <base:Paragraphs num="0060">
  パッケージが、ソケットの付いた生産テスト環境のようなテストデバイスでテストするために構成されるとき、テストパッドは、ばねで留められたコネクタまたはポゴピンのようなコネクタとかみ合わせられる。例の実施形態において、テストパッドは、取り外されたボールの位置によって作り出された空間に設けられ、多くのボールの外側の並び（典型的にはそこでは信号および電力ボールが位置させられる）と中央のボール（典型的にはそこでは接地および電力ボールが位置させられる）との間に実質的にリングを形成する。
</base:Paragraphs>
      <base:Paragraphs num="0061">
  図３は、知られた完全に装着されたボールグリッドアレイを例示する。図３のボールグリッドアレイは、グリッドに関して定められた集積回路パッケージ設計と称され得る。例の実施形態において、ボールグリッドアレイは、ファインピッチ集積回路パッケージ設計を備える。グリッドは、複数の同心の環状の並びの中に、例えば、図３に示されたような同心の矩形または方形に、配置された複数のはんだボールの位置を含む。図３において、円の各々は、ボールの位置を表し、それらの各々は、はんだボールが装着される。例の実施形態において、グリッドにおける複数の同心の環状の並びは、第一の、第二の、第三の、および第四の並びなどを備える。例えば、第一の環状の並びは、集積回路パッケージの外側の外周に最も近いものである第一の複数のボールの位置１０を備え、パッケージのあらゆる外側のエッジに隣接するボールの位置を含む。第二の、第三の、および第四の同心の環状の並びは、パッケージの外側の外周から次第により遠いものであり、それぞれ、複数のボールの位置１２、１４、および１６を備える。
</base:Paragraphs>
      <base:Paragraphs num="0062">
  図４は、本開示の実施形態に従ったボールグリッドアレイを含む集積回路パッケージ２００を例示する。図４は、初期に完全に装着された集積回路パッケージのレイアウトにおける外側のエッジから四番目の並び２０４を取り外すことを例示する。ある実施形態に従って、取り外されたボールの位置のいくつかまたは全てには、テストパッドが装着される。完全にまたは部分的に取り外された並びとして記載されることができる、四番目の並びにおけるボールの装着が少ないまたは全くないことは、信号がＰＣＢにおいてエスケープすることを可能にする。具体的には、ＰＣＢの４番目の並び２０４に位置させられたビアは、ＰＣＢの並び３２０３および５２０５から信号を、従って、パッケージの並び３および５からのはんだボールを、エスケープさせるために使用されるか、または、ＰＣＢの並び３および５からのコンタクトに接続され、それらは、各々、ＰＣＢの四番目の並びに位置させられたビアに順に接続される。この構成に従って、（並び３および５における）パッケージから（並び３および５における）ＰＣＢへ結合された信号は、ＰＣＢから並び４のビアを通じてエスケープさせられることがある。
</base:Paragraphs>
      <base:Paragraphs num="0063">
  図４の例の実施形態に示されたように、本開示は、複数の同心の環状の並びの中に配置された複数のボールの位置を有するグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージを提供する。集積回路パッケージは、複数の同心の環状の並びの中におけるビアに接続されるはんだボールの外側の並びおよびビアに接続されるはんだボールの内側の並びを備える。ビアに接続されるはんだボールは、パッケージがＰＣＢに接続されるとき、ＰＣＢのビアに接続される。パッケージのビアに接続されるはんだボールの外側のおよび内側の並びは、電力、信号、または接地のはんだボールを備えることがある。電力、信号、または接地のはんだボールは、電力回路へ、信号へ、または接地回路へのいずれかに接続される。パッケージは、さらに、複数の同心の環状の並びの中におけるテストパッドの並びを備える。テストパッドの並びは、ビアに接続されるはんだボールの外側の並びに隣接すると共にビアに接続されるはんだボールの内側の並びに隣接するものである。テストパッドの並びは、複数のテストパッドを備える。
</base:Paragraphs>
      <base:Paragraphs num="0064">
  図５は、本開示の実施形態に従った、印刷回路基板に接続するための集積回路パッケージを生産するプロセッサによって実施される方法３００を例示するフローチャートである。例の実施形態において、集積回路パッケージを生産する方法は、プロセッサによって実施される方法である。プロセッサによって実施される方法は、３０１において、複数の同心の環状の並びの中に配置された複数のボールの位置を有するグリッドに関して定められた初期のファインピッチ集積回路パッケージ設計を受け取ることを備える。例の実施形態において、プロセッサによって実施される方法は、完全に装着されたファインピッチ集積回路パッケージ設計を受け取ることを備える。プロセッサによって実施される方法は、３０２において、受け取られた設計における一つ以上の取り外しの位置を識別することをもまた備える。取り外しの位置は、複数のボールの位置のサブセットに対応すると共に初期の設計においてそれらに割り当てられたはんだボールを有する。初期の設計は、一つ以上の取り外しの位置における隣接する第一のおよび第二のはんだボールの間におけるボール間の領域を定め、ボール間の領域がビアに面する領域よりも小さいものである。
</base:Paragraphs>
      <base:Paragraphs num="0065">
  ある実施形態において、ビアに面する領域は、パッケージの初期の設計におけるエリアによって定められる。エリアは、パッケージが印刷回路基板に接続されるとき、印刷回路基板に位置させられた一つ以上のビアの位置に向かい合ったものである。
</base:Paragraphs>
      <base:Paragraphs num="0066">
  プロセッサによって実施される方法は、さらに、３０３において、変更された集積回路パッケージ設計を生産するために、一つ以上の取り外しの位置の中における選択された取り外しの位置に第二のはんだボールの代わりにテストパッドを挿入するように、集積回路パッケージ設計を変更することを備える。変更された集積回路パッケージ設計は、選択された取り外しの位置からの第二のはんだボールの取り除きに基づいて、第一のはんだボールと隣接する第三のはんだボールとの間における取り外されたボール間の領域を定める。取り外されたボール間の領域は、ビアに面する領域よりも大きいものである。
</base:Paragraphs>
      <base:Paragraphs num="0067">
  例の実施形態において、はんだボールは、例えば、同心の環状の並びの中またはリング様の構成における一つ以上のはんだボールの位置を取り外すことによって、ＢＧＡにおける実質的にリング様の構成における初期のパッケージ設計から取り外される。取り外されたはんだボールの位置において、はんだボールは、チップがプローブピンを備えたソケットの付いた生産テスト環境においてテストされることを可能にするために、ＢＧＡにおける実質的にリング様の構成においてテストパッドによって交換される。チップパッケージの例の実施形態において、テストパッドは、パッケージの外側のエッジから四番目の並びで実質的にリング様の構成に位置させられる。これは、一般に、ＢＧＡの中央付近の大多数の接地（ＧＮＤ）および電力はんだボールからＢＧＡのエッジ付近の大多数の信号および電力はんだボールを区切る。
</base:Paragraphs>
      <base:Paragraphs num="0068">
  実質的にリング様の構成は、チップパッケージに対する利点を提供する。例えば、チップのピッチは、より大きなチップパッケージに対して相対的に実質的に同じ数のテスト接続を保つ一方で全体のパッケージサイズを低減することができるように、低減されることがある。チップおよび対応するＰＣＢグリッドのピッチが低減されるとき、ＰＣＢ上における信号のいくつかが、ビアを使用することでＰＣＢの層を通じてルーティングされる。この例において、ビアは、実質的にリング様の構成に配置される。従って、パッケージは、より大きなチップパッケージに対して相対的に実質的に類似の数のテスト接続を達成するためにテストパッドの向かい合う実質的にリング様の構成を備える。
</base:Paragraphs>
      <base:Paragraphs num="0069">
  例の実施形態において、パッケージは、０．６５ｍｍのボールピッチで１０ｍｍ×１０ｍｍの１９６個のピンフリップチップボールグリッドアレイ（ＦＣＢＧＡ）を備える。
</base:Paragraphs>
      <base:Paragraphs num="0070">
  集積回路パッケージのピッチを低減することは、ＰＣＢ上において信号をエスケープすることに使用されるＰＣＢのビアのサイズおよびピッチを低減するためにより高価なＰＣＢプロセスを要求する。あまり高価なものではないＰＣＢプロセスが使用されるとすれば、そのときビアは、ＰＣＢグリッド上におけるはんだボールのコンタクトと干渉することがある。しかしながら、はんだボールのコンタクトがＰＣＢから取り除かれることでパッケージグリッド上における対応するはんだボールが取り外されることを引き起こすとすれば、ＰＣＢグリッド上における既存のリアルエステート（スペース）上におけるビアのために空間が作られ、それによってＰＣＢのコンポーネントの密度を増加させること（即ち、集積回路パッケージおよびＰＣＢに実装されることができる他の物理的なコンポーネントの数を増加させること）ができる。
</base:Paragraphs>
      <base:Paragraphs num="0071">
  本開示の実施形態は、さもなければこれらの取り外されたエリアが包含すると思われる無駄な空間を活用する。都合よくは、実施形態は、パッケージのサイズを低減する一方でテスト信号接続の数を相対的に高いものに保つために、これらの取り外されたエリアに設けられたテストパッドを含む。例の実施形態において、取り外しの位置は、グリッドの中におけるボールの位置の間の中におけるまたはそれらのまわりにおける空間に向かい合わせられるように、さもなければはんだボールによって装着されてしまっていると思われるボールグリッドアレイのグリッドの中におけるボールの位置である。
</base:Paragraphs>
      <base:Paragraphs num="0072">
  例の実施形態において、矩形の表面実装コンポーネント、例えば、キャパシタおよびレジスタは、パッケージに面するＰＣＢグリッドの表面に向かい合ったＰＣＢの表面に実装される。ビアは、ＰＣＢの層を通じて運ばれる鉛直の信号経路である。トレースは、円形のはんだ接続の位置、表面実装コンポーネント、およびＰＣＢの層内のビアを接続するＰＣＢにおける水平の信号経路である。
</base:Paragraphs>
      <base:Paragraphs num="0073">
  ある実施形態において、接地トレースから信号トレースを絶縁するために、ＰＣＢの下側（パッケージに面するＰＣＢグリッドに向かい合った側）は、パッケージの中央付近のＧＮＤボールの付近の位置に表面実装キャパシタおよびレジスタを有することになる。これらの表面実装コンポーネントは、ビアによってＰＣＢに接続され、それらは、ＰＣＢの多重の層を通じてルーティングする。従って、ビアは、パッケージに向かい合ったＰＣＢ上に位置させられることがある。従来のパッケージにおいては、ビアを空けるためのボールの位置の間における十分な空間がある。しかしながら、ファインピッチパッケージにおいては、十分な空間が無い。従って、実質的にリング様のエリアの中におけるボールの多数のものは、ビアのための空間を作るために、取り外されると共に自由選択で再配置されるものでなければならない。
</base:Paragraphs>
      <base:Paragraphs num="0074">
  例の実施形態において、テストパッドは、リング様の構成に設けられる。例の実施形態において、複数のボールの位置は、複数の同心の環状の並びの中に配置され、テストパッドは、複数の同心の環状の並びの中におけるテストパッドの環状の並びの中に設けられる。例の実施形態において、テストパッドは、テストパッドの環状の並びの中における複数のボールの位置のサブセットを占有する。別の実施形態において、テストパッドは、テストパッドの環状の並びの中におけるボールの位置の全てを占有する。
</base:Paragraphs>
      <base:Paragraphs num="0075">
  ある実施形態において、ＢＧＡ２００のはんだボールを取り外す方法は、ボールの第一の二つの並び２０１および２０２がＰＣＢの上部の層上においてエスケープされることができると共に従ってビアに対する接続を必要とするものではないことを識別することを備える。方法は、さらに、ボールの第三の並び２０３およびボールの第五の並び２０５がＰＣＢの最上部の層上においてエスケープされることができないことを識別することを備える。従って、第三のおよび第五の並びからの信号は、エスケープのためにビアへルーティングされるものでなければならない。このように、ＰＣＢグリッドは、第三のおよび第五の並び２０３および２０５の信号をエスケープするためにパッケージＢＧＡの第四の並び２０４に向かい合って位置させられたビアを備える。
</base:Paragraphs>
      <base:Paragraphs num="0076">
  その方法は、さらに、ＰＣＢの第四の並びのビアのための空間を空けるためにパッケージの第四の並び２０４のボールを取り外すことを備え、それらは、第三の並び２０３および第五の並び２０５のボールに接続される。さらなる例において、その方法は、取り外しされた第四の並び２０４にテストパッドを設置することをもまた備える。この方法に従って、ビアは、ＢＧＡ２００のテストパッドと干渉するものではない。例の実施形態をＢＧＡに関連して記載しておいた一方で、いずれの適当な電気的なコンタクトもＢＧＡのボールの代わりに使用されることがある。他の実施形態において、その並びは、ＢＧＡ、ピン－グリッドアレイ（ＰＧＡ）、またはランド－グリッドアレイ（ＬＧＡ）を含むことがある集積回路パッケージの一部である。他の実施形態において、コンタクトは、ピン、スタッド、ランド、またはバンプであることがある。
</base:Paragraphs>
      <base:Paragraphs num="0077">
  さらなる実施形態において、第三のおよび第五の並び２０３および２０５は、接地ボール、電力ボール、および信号ボールを備える。例の実施形態において、第三のおよび第五の並び２０３および２０５における接地ボール、電力ボール、および信号ボールの位置は、接地、電力、および信号ボールの間の結合を増加させると共に全体のインダクタンスを低減するために、交互にされる。
</base:Paragraphs>
      <base:Paragraphs num="0078">
  ＢＧＡ２００においてパッケージの装着されていないまたは取り外しされたエリアがテストボールで交換されるいくつかの知られたアプローチがある一方で、そのようなテストボールは、規則的な信号ボールが干渉すると思われるのと同じ方式で表面実装コンポーネントと干渉すると思われる。
</base:Paragraphs>
      <base:Paragraphs num="0079">
  図６は、本開示の実施形態に従った、テストデバイスと動作中の集積回路パッケージの断面の図である。図６における例の実施形態は、取り外されたボールの位置に設けられたテストパッドを示し、テストパッドがテスト基板およびソケットと併せて使用される。この例において、テストパッドは、集積回路パッケージのテストをすることを行うために、ソケットポゴピンによってソケットに接続される。
</base:Paragraphs>
      <base:Paragraphs num="0080">
  例の実施形態において、テストパッドは、リング様の構成に設けられる。例の実施形態において、複数のボールの位置は、複数の同心の環状の並びの中に配置され、テストパッドは、複数の同心の環状の並びの中におけるテストパッドの環状の並びの中に設けられる。例の実施形態において、テストパッドは、テストパッドの環状の並びの中における複数のボールの位置のサブセットを占有する。
</base:Paragraphs>
      <base:Paragraphs num="0081">
  図７は、本開示の実施形態に従ったＰＣＢと動作中の集積回路パッケージの断面の図である。図７の例の実施形態は、一つ以上のＰＣＢのビアのエリアと関連したビアに面する領域よりも大きい取り外しされたボール間の領域を設けるために協働する取り外されたボールの位置を示す。図７に示されたように、キャパシタまたはレジスタのような、表面実装コンポーネントは、パッケージからＰＣＢの向かい合った側に設けられると共に一つ以上のビアに接続されることができる。
</base:Paragraphs>
      <base:Paragraphs num="0082">
  ある実施形態において、本開示は、印刷回路基板（ＰＣＢ）および集積回路パッケージを備える装置を提供する。ＰＣＢは、位置の第一のおよび第二のサブセットを備える繰り返しの位置の規則的なパターンを定めるパッケージに面する表面を備える。位置の第一のサブセットは、各々、コンタクトを備え、位置の第二のサブセットは、ビアのエリアを備える。ＰＣＢは、ビアのエリアの一つに設けられた少なくとも一つのビアを備え、ビアがパッケージに面する表面で終端する第一の末端を有する。パッケージは、パッケージのＰＣＢに面する表面上におけるパッケージグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する。パッケージグリッドは、位置の第三のおよび第四のサブセットを備える繰り返しの位置の規則的なパターンを定める。位置の第三のサブセットは、各々、はんだボールを備え、位置の第四のサブセットは、テストパッドを備える。ＰＣＢのパッケージに面する表面がパッケージのＰＣＢに面する表面に実装されるとき、位置の第一のおよび第二のサブセットは、それぞれ、位置の第三のおよび第四のサブセットに向かい合って位置させられる。
</base:Paragraphs>
      <base:Paragraphs num="0083">
  従って、ＰＣＢのパッケージに面する表面がパッケージのＰＣＢに面する表面に実装されるとき、位置の第一のサブセットのコンタクトは、位置の第三のサブセットのはんだボールに接続され、空間の第二のサブセットのビアのエリアは、位置の第四のサブセットのテストパッドから切り離される。
</base:Paragraphs>
      <base:Paragraphs num="0084">
  あるいは、パッケージのＰＣＢに面する表面が図６に従ってテストソケットに実装されるとき、位置の第四のサブセットのテストパッドがテストピンに接続される一方で、位置の第三のサブセットのはんだボールは、接続されていないものである。
</base:Paragraphs>
      <base:Paragraphs num="0085">
  テスト信号がファインピッチＢＧＡにおける取り外されたボールのおかげでチップパッケージの上部に位置させられるいくつかの知られたアプローチがある一方で、そのような解決手段は、テスト信号がパッケージ・オン・パッケージの構成と干渉すると思われるので、パッケージ・オン・パッケージ（ＰｏＰ）のチップパッケージについては功を奏するものではないと思われる。さらなる実施形態において、テストパッドは、パッケージ・オン・パッケージの用途のためのファインピッチＢＧＡにおいて使用される。
</base:Paragraphs>
      <base:Paragraphs num="0086">
  例の実施において、パッケージは、カスタムボールパターンとのポゴピンに基づいたテストをするための要素の組み合わせを備える。例の実施形態に従って、ボールの内側の並びは、フィルタリングキャパシタのための最適なＰＣＢの設置を可能にするための具体的な様式で取り除かれる。テストピンは、生産テストの時間を低減するために、取り除きによって形成されたかつポゴピンに基づいたソケットに接続された内側のリングに設置される。
</base:Paragraphs>
      <base:Paragraphs num="0087">
  ある実施において、本開示は、ファインピッチパッケージにおける選択された位置で接続ボールを取り外すこと、および、取り外された接続ボールの位置にテストパッドを設けることを備える、集積回路パッケージを生産する方法を提供する。例の実施において、ボールを取り外すことは、ＰＣＢのビアに接続されるボールの外側の並びを識別することと、ＰＣＢのビアに接続されるボールの内側の第二の並びを識別することと、ボールの外側のおよび内側の並びの両方に隣接するボールの並びを取り外すこととを備える。例の実施において、テストパッドを設けることは、取り外された並びにテストパッドを設置することを備える。
</base:Paragraphs>
      <base:Paragraphs num="0088">
  ある実施において、本開示は、はんだボールによって先に装着された複数の取り外しの位置および取り外されたはんだボールの位置に設けられた複数のテストパッドを備える集積回路パッケージを提供する。
</base:Paragraphs>
      <base:Paragraphs num="0089">
  図８から図１２までは、本開示の例の実施形態に従ったボールアレイを例示する。
</base:Paragraphs>
      <base:Paragraphs num="0090">
  例の実施形態において、図４および図８から１２までの各々は、本開示の異なる例の実施形態に従ったボールグリッドアレイを表し、後者の図は、一般に改善された性能を提供する。
</base:Paragraphs>
      <base:Paragraphs num="0091">
  別の例の実施形態において、図４および図８から１２までは、発明の方法におけるステップの進行を示す。図８は、図４に示されたような四番目の並びの取り外しに加えて七番目の並びの追加的な取り外しを例示する。ある実施形態において、取り外されたボールの位置のいくつかまたは全ては、テストパッドが装着される。これは、より多くの信号、電力、および接地ボールがエスケープすることを可能にする。ＰＣＢの七番目の並び上におけるビアは、ＰＣＢの並び６および８から信号をエスケープさせるために使用される。
</base:Paragraphs>
      <base:Paragraphs num="0092">
  図９は、十番目の並びをさらに取り外すことを例示する。これは、あらゆる第三の並びを取り外す本開示の例の実施形態に従った方法を続ける。ある実施形態において、取り外されたボールの位置のいくつかまたは全てには、テストパッドが装着される。ＰＣＢの十番目の並び上におけるビアは、ＰＣＢの並び９および１１から信号をエスケープさせるために使用される。
</base:Paragraphs>
      <base:Paragraphs num="0093">
  図１０は、混合した／より窮屈なピッチを備えたプローブパッドを例示する。この例の実施形態は、テストパッドのピッチがボールのピッチよりも窮屈なものであることがあると共に混合したピッチを有することがあることを示す。例の実施形態において、テストパッドの並びの中における複数のテストパッドは、第一のピッチを有し、第一のピッチがビアに接続されるはんだボールの外側の並びの第二のピッチとは異なるものである。ある実施形態において、ビアに接続されるはんだボールの内側の並びは、同じ第二のピッチをもまた有することができる。
</base:Paragraphs>
      <base:Paragraphs num="0094">
  図１１は、電力または接地信号としての具体的なボールを示す例の実施形態を例示する。図１１に示された実施形態は、最適な信号インテグリティーおよびエスケープルーティングのために電力、接地、および信号ボールを装着するための本開示の実施形態の方法の実施を例示する。
</base:Paragraphs>
      <base:Paragraphs num="0095">
  図１２は、ボールの位置の選択的な取り外しを例示する。この例の実施形態は、一つ以上のテストパッドが選択された並びの中における前者のボールの位置のサブセットの中に設けられることができることを示すが、それは、実質的にリング様の構成にテストパッドを設けるものとして上に記載しておいたものである。
</base:Paragraphs>
      <base:Paragraphs num="0096">
  本開示の例の実施形態に従ったボールアレイを取り外すための方法は、下に提供され、それの結果を図１１および／または図１２にみることができる。
</base:Paragraphs>
      <base:Paragraphs num="0097">
  １）第一の二つの並びは、それらが、ビアを使用することなく上部のＰＣＢ層上においてエスケープされることができるように、信号が完全に装着される。
</base:Paragraphs>
      <base:Paragraphs num="0098">
  ２）ＰＣＢのビアがボールの間に設置されることを可能にするものではないパッドピッチが与えられると、第四の並びは、第三のおよび第五の並びについてのエスケープを可能にするために取り外される。
</base:Paragraphs>
      <base:Paragraphs num="0099">
  ３）内側の並びのための電力、接地、および信号ボールの設置の具体的な方法は、図１１に例示されるように使用されることができる。
</base:Paragraphs>
      <base:Paragraphs num="0100">
  ａ．例えば、電力ボールは、近い戻り経路を通じたより低いインダクタンスを得るために与えられた環状の並び上における接地ボールの次に設置される。
</base:Paragraphs>
      <base:Paragraphs num="0101">
  ｂ．（テストパッドで満たされる）取り外された並びを渡った環状の外側のおよび内側の並びは、一列に並ぶ電力ボールおよび接地ボールを有する。この構成は、それぞれの電力および接地ボールがＰＣＢの上部の層上において（取り外された並びを渡って）一緒に接続されると共に電力および接地ボールの両方の外側のおよび内側の並びのために使用された一つのビアを有することを可能にする。これは、一対一のボール対ビアの設置についての必要性を低減する。
</base:Paragraphs>
      <base:Paragraphs num="0102">
  ｃ．あらゆる第三のボールは、信号ボールである。あらゆる一つの電力ボールおよび接地ボールの組み合わせについて二つの信号をエスケープさせるための空間がある。
</base:Paragraphs>
      <base:Paragraphs num="0103">
  ｄ．このパターンは、ＢＧＡの中央のコアの中へ内側に続く。
</base:Paragraphs>
      <base:Paragraphs num="0104">
  ｅ．最内部の装着されたボールは、良好な熱的な接続を可能にするために通常全て接地ボールであるが、しかし、異なって装着された内側のボールを有することは可能なことであることがある。
</base:Paragraphs>
      <base:Paragraphs num="0105">
  ４）テストパッド上におけるより窮屈なピッチは、テストプローブがボールのものよりも高い精度および公差を有することができるので、可能にされる。制約は、取り外された並びに設置された、取り外されたはんだボールよりも多数のテストパッドを許容することになる。これは、例えば、図１０に示され、テスト時間を低減すると共にテスト対象範囲を増加させるためのより多くのテスト信号を可能にするという利益を有する。
</base:Paragraphs>
      <base:Paragraphs num="0106">
  異なるＰＣＢルーティング規則を備える別の実施形態において、さらなる最適化は、設計の具体的な信号カウントに依存してテストパッドの並びの中にはんだボールを加えることによって達成される。図１２は、どのようにこれを達成することができるかの例を例示する。
</base:Paragraphs>
      <base:Paragraphs num="0107">
  先行する記載において、説明の目的のために、実施形態の徹底的な理解を提供するために数多くの詳細が述べられる。しかしながら、これらの具体的な詳細が要求されるものではないことは当業者にとって明らかなことであると思われる。他の例においては、周知の電気的な構造および回路は、理解を曖昧にしないようにするためにブロック図の形態に示される。例えば、具体的な詳細は、ここに記載された実施形態がソフトウェアのルーチン、ハードウェアの回路、ファームウェア、またはそれらの組み合わせとして実施されるか否かに関して提供されるものではない。
</base:Paragraphs>
      <base:Paragraphs num="0108">
  開示の実施形態は、（コンピュータ読み取り可能な媒体、プロセッサ読み取り可能な媒体、または、それに具現化されたコンピュータ読み取り可能なプログラムコードを有するコンピュータ使用可能な媒体ともまた称される）機械読み取り可能な媒体に記憶されたコンピュータプログラムプロダクトとして表されることができる。機械読み取り可能な媒体は、ディスケット、コンパクト・ディスク・リード・オンリー・メモリ（ＣＤ－ＲＯＭ）、メモリデバイス（揮発性のもの又は不揮発性のもの）、または類似の記憶機構を含む磁気的な、光学的な、または電気的な記憶媒体を含む、いずれの適切な有形の非一過性の媒体でもあることができる。機械読み取り可能な媒体は、命令、コードシーケンス、構成情報、または他のデータの様々なセットを含有することができ、それらは、実行されるとき、プロセッサに開示の実施形態に従った方法におけるステップを行わせる。当業者は、記載された実施を実施することに必要な他の命令及び操作をもまた機械読み取り可能な媒体に記憶することができることを認識すると思われる。機械読み取り可能な媒体に記憶された命令は、プロセッサまたは他の適切な処理デバイスによって実行されることができ、記載されたタスクを行うために回路構成と連動することができる。
</base:Paragraphs>
      <base:Paragraphs num="0109">
  上述した実施形態は、単に例であることが意図されたものである。特定の実施形態に対する変化、変更、および変形は、これに添付された特許請求の範囲のみによって定められる範囲を逸脱することなく当業者によってもたらされ得る。
</base:Paragraphs>
      <base:Paragraphs num="0110">
  この出願は、２０１４年１２月３０日に出願された仮出願の米国特許出願シリアル番号６２／０９７，７２４に対する、および、２０１５年１０月２９日に出願された米国特許出願シリアル番号１４／９２６，７０９に対する、優先権を主張するものであり、その出願はここに援用される。 
</base:Paragraphs>
    </business:EmbodimentsDescription>
  </business:Description>
  <business:Drawings lang="ja" sourceDB="JP">
    <base:Figure num="0001">
      <base:Image id="000003" he="119" wi="83" file="2016127270_000003.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0002">
      <base:Image id="000004" he="47" wi="83" file="2016127270_000004.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0003">
      <base:Image id="000005" he="55" wi="83" file="2016127270_000005.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0004">
      <base:Image id="000006" he="120" wi="83" file="2016127270_000006.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0005">
      <base:Image id="000007" he="120" wi="83" file="2016127270_000007.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0006">
      <base:Image id="000008" he="120" wi="81" file="2016127270_000008.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0007">
      <base:Image id="000009" he="120" wi="80" file="2016127270_000009.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0008">
      <base:Image id="000010" he="39" wi="83" file="2016127270_000010.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0009">
      <base:Image id="000011" he="67" wi="83" file="2016127270_000011.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0010">
      <base:Image id="000012" he="119" wi="83" file="2016127270_000012.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0011">
      <base:Image id="000013" he="119" wi="83" file="2016127270_000013.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0012">
      <base:Image id="000014" he="119" wi="83" file="2016127270_000014.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0013">
      <base:Image id="000015" he="119" wi="83" file="2016127270_000015.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
    <base:Figure num="0014">
      <base:Image id="000016" he="119" wi="83" file="2016127270_000016.TIF" imgContent="drawing" imgFormat="TIFF" />
    </base:Figure>
  </business:Drawings>
  <business:Claims lang="ja" dataFormat="original" sourceDB="JP">
    <business:Claim num="0001">
      <business:ClaimText>
  印刷回路基板に接続するための集積回路パッケージを生産する方法であって、
  前記方法は、
  複数のボールの位置を有するグリッドに関して定められた初期のファインピッチ集積回路パッケージ設計を受け取ることと、
  前記初期の設計における一つ以上の取り外しの位置を識別することであって、前記取り外しの位置が前記複数のボールの位置のサブセットに対応すると共に前記初期の設計においてそれらに割り当てられたはんだボールを有し、前記初期の設計が前記一つ以上の取り外しの位置における隣接する第一のおよび第二のはんだボールの間における初期のボール間の領域を定め、前記初期のボール間の領域がビアに面する領域よりも小さいものである、前記識別することと、
  変更されたファインピッチ集積回路パッケージ設計を生産するために前記一つ以上の取り外しの位置の中で選択された取り外しの位置に前記第二のはんだボールの代わりにテストパッドを挿入するように前記初期の設計を変更することであって、前記変更された設計が前記選択された取り外しの位置からの前記第二のはんだボールの取り除きに基づいて前記第一のはんだボールと隣接する第三のはんだボールとの間における変更されたボール間の領域を定め、前記変更されたボール間の領域が前記ビアに面する領域よりも大きいと共に前記初期のボール間の領域よりも大きいものである、前記変更することと
を含む、方法。
</business:ClaimText>
    </business:Claim>
    <business:Claim num="0002">
      <business:ClaimText>
  請求項１の方法において、
  前記複数のボールの位置は、複数の同心の環状の並びの中に配置され、
  前記少なくとも一つのテストパッドは、複数のテストパッドを備え、
  前記変更された集積回路パッケージ設計を生産するために前記集積回路パッケージを変更することは、
  前記複数の同心の環状の並びの中にテストパッドの並びを生産することであって、前記テストパッドの並びがボールの外側の並びに隣接しておよびボールの内側の並びに隣接して生産され、前記テストパッドの並びが前記複数のテストパッドを備える、前記生産すること
を備える、方法。
</business:ClaimText>
    </business:Claim>
    <business:Claim num="0003">
      <business:ClaimText>
  複数の同心の環状の並びの中に配置された複数のボールの位置を有するグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージであって、前記集積回路パッケージが印刷回路基板に接続するためのものであり、
  前記パッケージは、
  前記複数の同心の環状の並びの中におけるビアに接続されるはんだボールの外側の並びと、
  前記複数の同心の環状の並びの中におけるビアに接続されるはんだボールの内側の並びと、
  前記複数の同心の環状の並びの中におけるテストパッドの並びであって、前記テストパッドの並びが前記ビアに接続されるはんだボールの外側の並びに隣接すると共に前記ビアに接続されるはんだボールの内側の並びに隣接するものであり、前記テストパッドの並びが複数のテストパッドを備え、前記パッケージが前記印刷回路基板に接続されるとき前記ビアに接続されるはんだボールの外側のおよび内側の並びが各々前記印刷回路基板のビアに接続される、前記テストパッドの並びと
を備える、集積回路パッケージ。
</business:ClaimText>
    </business:Claim>
    <business:Claim num="0004">
      <business:ClaimText>
  装置であって、
  パッケージに面する表面を備える印刷回路基板（ＰＣＢ）であって、前記パッケージに面する表面が位置の第一のおよび第二のサブセットを備える繰り返しの位置の規則的なパターンを定め、前記位置の第一のサブセットが各々コンタクトを備え、前記位置の第二のサブセットがビアのエリアを備え、前記ＰＣＢが前記ビアのエリアの一つに設けられた少なくとも一つのビアを備え、前記ビアが前記パッケージに面する表面で終端する第一の末端を有する、前記印刷回路基板と、
  前記パッケージのＰＣＢに面する表面上にパッケージグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージであって、前記パッケージグリッドが位置の第三のおよび第四のサブセットを備える繰り返しの位置の規則的なパターンを定め、前記位置の第三のサブセットが各々はんだボールを備え、前記位置の第四のサブセットがテストパッドを備え、前記ＰＣＢの前記パッケージに面する表面が前記パッケージの前記ＰＣＢに面する表面に実装されるとき前記位置の第一のおよび第二のサブセットがそれぞれ前記位置の第三のおよび第四のサブセットと向かい合って位置させられる、前記集積回路パッケージと
を備える、装置。
</business:ClaimText>
    </business:Claim>
    <business:Claim num="0005">
      <business:ClaimText>
  装置であって、
  複数のボールの位置を有するグリッドに関して定められたファインピッチ集積回路パッケージ設計を有する集積回路パッケージであって、前記集積回路パッケージが印刷回路基板（ＰＣＢ）に面する表面を備える、前記集積回路パッケージと、
  前記ＰＣＢに面する表面上におけるボールの位置の第一のサブセットに位置させられたはんだボールであって、前記はんだボールがそれらの間に第一のボール間の領域を定める第一のおよび第二のはんだボールを含み、前記ボール間の領域がビアに面する領域よりも少ないエリアを有する、前記はんだボールと、
  前記ＰＣＢに面する表面上における前記ボールの位置の第二のサブセットに位置させられたテストパッドであって、前記テストパッドがそれらの間に第二のボール間の領域を定め、前記第二のボール間の領域が前記ビアに面する領域よりも大きいエリアを有する、前記テストパッドと
を備える、装置。 
</business:ClaimText>
    </business:Claim>
  </business:Claims>
</business:PatentDocumentAndRelated>