Timing Analyzer report for pld
Fri Mar 21 15:49:47 2008
Version 5.0 Build 171 11/03/2005 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------+-----------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From             ; To              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------+-----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.483 ns                         ; wil[1]           ; wilclk_cnt1[7]  ;            ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 15.410 ns                        ; wigend_bitcnt[0] ; IRQ4            ; clk        ;          ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 5.926 ns                         ; clk              ; AD_CLK          ;            ;          ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -1.174 ns                        ; wil[1]           ; wil1_i          ;            ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 141.60 MHz ( period = 7.062 ns ) ; wilclk_cnt1[2]   ; wilclk_cnt1[12] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; wil0_i           ; wigend_reg[0]   ; clk        ; clk      ; 14           ;
; Total number of failed paths ;                                          ;               ;                                  ;                  ;                 ;            ;          ; 14           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------+-----------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From             ; To               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 141.68 MHz ( period = 7.058 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 6.349 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 145.77 MHz ( period = 6.860 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 149.90 MHz ( period = 6.671 ns )                    ; wigend_bitcnt[0] ; wigend_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.613 ns                ;
; N/A                                     ; 149.90 MHz ( period = 6.671 ns )                    ; wigend_bitcnt[0] ; wigend_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.613 ns                ;
; N/A                                     ; 149.90 MHz ( period = 6.671 ns )                    ; wigend_bitcnt[0] ; wigend_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.613 ns                ;
; N/A                                     ; 149.90 MHz ( period = 6.671 ns )                    ; wigend_bitcnt[0] ; wigend_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.613 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.72 MHz ( period = 6.635 ns )                    ; wilclk_cnt1[2]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.926 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; wilclk_cnt1[6]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.922 ns                ;
; N/A                                     ; 152.21 MHz ( period = 6.570 ns )                    ; wilclk_cnt1[2]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.861 ns                ;
; N/A                                     ; 152.30 MHz ( period = 6.566 ns )                    ; wilclk_cnt1[6]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.857 ns                ;
; N/A                                     ; 154.06 MHz ( period = 6.491 ns )                    ; wigend_bitcnt[3] ; wigend_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 154.06 MHz ( period = 6.491 ns )                    ; wigend_bitcnt[3] ; wigend_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 154.06 MHz ( period = 6.491 ns )                    ; wigend_bitcnt[3] ; wigend_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 154.06 MHz ( period = 6.491 ns )                    ; wigend_bitcnt[3] ; wigend_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.54 MHz ( period = 6.471 ns )                    ; wilclk_cnt1[12]  ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.762 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; wilclk_cnt1[10]  ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.750 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; wilclk_cnt1[1]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 156.10 MHz ( period = 6.406 ns )                    ; wilclk_cnt1[12]  ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.697 ns                ;
; N/A                                     ; 156.40 MHz ( period = 6.394 ns )                    ; wilclk_cnt1[10]  ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.685 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 156.67 MHz ( period = 6.383 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.674 ns                ;
; N/A                                     ; 157.04 MHz ( period = 6.368 ns )                    ; wilclk_cnt1[1]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.659 ns                ;
; N/A                                     ; 157.41 MHz ( period = 6.353 ns )                    ; wigend_bitcnt[1] ; wigend_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.295 ns                ;
; N/A                                     ; 157.41 MHz ( period = 6.353 ns )                    ; wigend_bitcnt[1] ; wigend_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.295 ns                ;
; N/A                                     ; 157.41 MHz ( period = 6.353 ns )                    ; wigend_bitcnt[1] ; wigend_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.295 ns                ;
; N/A                                     ; 157.41 MHz ( period = 6.353 ns )                    ; wigend_bitcnt[1] ; wigend_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.295 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; wigend_bitcnt[2] ; wigend_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; wigend_bitcnt[2] ; wigend_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; wigend_bitcnt[2] ; wigend_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; wigend_bitcnt[2] ; wigend_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.26 MHz ( period = 6.279 ns )                    ; wilclk_cnt1[5]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.570 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 159.34 MHz ( period = 6.276 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.567 ns                ;
; N/A                                     ; 160.93 MHz ( period = 6.214 ns )                    ; wilclk_cnt1[5]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.505 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.454 ns                ;
; N/A                                     ; 162.52 MHz ( period = 6.153 ns )                    ; wigend_bitcnt[4] ; wigend_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 162.52 MHz ( period = 6.153 ns )                    ; wigend_bitcnt[4] ; wigend_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 162.52 MHz ( period = 6.153 ns )                    ; wigend_bitcnt[4] ; wigend_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 162.52 MHz ( period = 6.153 ns )                    ; wigend_bitcnt[4] ; wigend_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 166.69 MHz ( period = 5.999 ns )                    ; wigend_bitcnt[0] ; wigend_bitcnt[0] ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 166.69 MHz ( period = 5.999 ns )                    ; wigend_bitcnt[0] ; wigend_bitcnt[2] ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 166.69 MHz ( period = 5.999 ns )                    ; wigend_bitcnt[0] ; wigend_bitcnt[4] ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 166.69 MHz ( period = 5.999 ns )                    ; wigend_bitcnt[0] ; wigend_bitcnt[1] ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 166.69 MHz ( period = 5.999 ns )                    ; wigend_bitcnt[0] ; wigend_bitcnt[3] ; clk        ; clk      ; None                        ; None                      ; 4.941 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; wilclk_cnt1[11]  ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.247 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 168.38 MHz ( period = 5.939 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 169.75 MHz ( period = 5.891 ns )                    ; wilclk_cnt1[11]  ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.182 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 170.97 MHz ( period = 5.849 ns )                    ; wilclk_cnt1[9]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 171.85 MHz ( period = 5.819 ns )                    ; wigend_bitcnt[3] ; wigend_bitcnt[0] ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 171.85 MHz ( period = 5.819 ns )                    ; wigend_bitcnt[3] ; wigend_bitcnt[2] ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 171.85 MHz ( period = 5.819 ns )                    ; wigend_bitcnt[3] ; wigend_bitcnt[4] ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 171.85 MHz ( period = 5.819 ns )                    ; wigend_bitcnt[3] ; wigend_bitcnt[1] ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 171.85 MHz ( period = 5.819 ns )                    ; wigend_bitcnt[3] ; wigend_bitcnt[3] ; clk        ; clk      ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 172.89 MHz ( period = 5.784 ns )                    ; wilclk_cnt1[9]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 5.075 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; wilclk_cnt1[3]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 5.038 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; wilclk_cnt1[4]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; wigend_bitcnt[1] ; wigend_bitcnt[0] ; clk        ; clk      ; None                        ; None                      ; 4.623 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; wigend_bitcnt[1] ; wigend_bitcnt[2] ; clk        ; clk      ; None                        ; None                      ; 4.623 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; wigend_bitcnt[1] ; wigend_bitcnt[4] ; clk        ; clk      ; None                        ; None                      ; 4.623 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; wigend_bitcnt[1] ; wigend_bitcnt[1] ; clk        ; clk      ; None                        ; None                      ; 4.623 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; wigend_bitcnt[1] ; wigend_bitcnt[3] ; clk        ; clk      ; None                        ; None                      ; 4.623 ns                ;
; N/A                                     ; 176.34 MHz ( period = 5.671 ns )                    ; wilclk_cnt1[4]   ; overtime_i       ; clk        ; clk      ; None                        ; None                      ; 4.962 ns                ;
; N/A                                     ; 177.05 MHz ( period = 5.648 ns )                    ; wigend_bitcnt[2] ; wigend_bitcnt[0] ; clk        ; clk      ; None                        ; None                      ; 4.590 ns                ;
; N/A                                     ; 177.05 MHz ( period = 5.648 ns )                    ; wigend_bitcnt[2] ; wigend_bitcnt[2] ; clk        ; clk      ; None                        ; None                      ; 4.590 ns                ;
; N/A                                     ; 177.05 MHz ( period = 5.648 ns )                    ; wigend_bitcnt[2] ; wigend_bitcnt[4] ; clk        ; clk      ; None                        ; None                      ; 4.590 ns                ;
; N/A                                     ; 177.05 MHz ( period = 5.648 ns )                    ; wigend_bitcnt[2] ; wigend_bitcnt[1] ; clk        ; clk      ; None                        ; None                      ; 4.590 ns                ;
; N/A                                     ; 177.05 MHz ( period = 5.648 ns )                    ; wigend_bitcnt[2] ; wigend_bitcnt[3] ; clk        ; clk      ; None                        ; None                      ; 4.590 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.18 MHz ( period = 5.581 ns )                    ; wilclk_cnt1[7]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 4.872 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[7]   ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[8]   ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[9]   ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[10]  ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 179.92 MHz ( period = 5.558 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[6]   ; clk        ; clk      ; None                        ; None                      ; 4.849 ns                ;
; N/A                                     ; 180.34 MHz ( period = 5.545 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[11]  ; clk        ; clk      ; None                        ; None                      ; 4.836 ns                ;
; N/A                                     ; 180.34 MHz ( period = 5.545 ns )                    ; wilclk_cnt1[0]   ; wilclk_cnt1[12]  ; clk        ; clk      ; None                        ; None                      ; 4.836 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[0]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[3]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[5]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[4]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[2]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; N/A                                     ; 181.42 MHz ( period = 5.512 ns )                    ; wilclk_cnt1[8]   ; wilclk_cnt1[1]   ; clk        ; clk      ; None                        ; None                      ; 4.803 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                     ;
+------------------------------------------+------------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To               ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; wil0_i     ; wigend_reg[0]    ; clk        ; clk      ; None                       ; None                       ; 1.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; wil0_i     ; wigend_buf[0]    ; clk        ; clk      ; None                       ; None                       ; 2.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_buf[0]    ; clk        ; clk      ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_buf[1]    ; clk        ; clk      ; None                       ; None                       ; 3.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_buf[2]    ; clk        ; clk      ; None                       ; None                       ; 3.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_reg[0]    ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_reg[1]    ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_reg[2]    ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_reg[3]    ; clk        ; clk      ; None                       ; None                       ; 5.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_bitcnt[3] ; clk        ; clk      ; None                       ; None                       ; 5.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_bitcnt[1] ; clk        ; clk      ; None                       ; None                       ; 5.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_bitcnt[4] ; clk        ; clk      ; None                       ; None                       ; 5.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_bitcnt[2] ; clk        ; clk      ; None                       ; None                       ; 5.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; overtime_i ; wigend_bitcnt[0] ; clk        ; clk      ; None                       ; None                       ; 5.959 ns                 ;
+------------------------------------------+------------+------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------+
; tsu                                                                     ;
+-------+--------------+------------+--------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To              ; To Clock ;
+-------+--------------+------------+--------+-----------------+----------+
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[12] ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[6]  ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[10] ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[11] ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[9]  ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[8]  ; clk      ;
; N/A   ; None         ; 6.483 ns   ; wil[1] ; wilclk_cnt1[7]  ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[12] ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[6]  ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[10] ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[11] ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[9]  ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[8]  ; clk      ;
; N/A   ; None         ; 6.384 ns   ; wil[0] ; wilclk_cnt1[7]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[1]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[2]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[4]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[5]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[3]  ; clk      ;
; N/A   ; None         ; 6.056 ns   ; wil[1] ; wilclk_cnt1[0]  ; clk      ;
; N/A   ; None         ; 5.991 ns   ; wil[1] ; overtime_i      ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[1]  ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[2]  ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[4]  ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[5]  ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[3]  ; clk      ;
; N/A   ; None         ; 5.957 ns   ; wil[0] ; wilclk_cnt1[0]  ; clk      ;
; N/A   ; None         ; 5.892 ns   ; wil[0] ; overtime_i      ; clk      ;
; N/A   ; None         ; 2.522 ns   ; wil[0] ; wil0_i          ; clk      ;
; N/A   ; None         ; 1.728 ns   ; wil[1] ; wil1_i          ; clk      ;
+-------+--------------+------------+--------+-----------------+----------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From             ; To      ; From Clock ;
+-------+--------------+------------+------------------+---------+------------+
; N/A   ; None         ; 15.410 ns  ; wigend_bitcnt[0] ; IRQ4    ; clk        ;
; N/A   ; None         ; 15.230 ns  ; wigend_bitcnt[3] ; IRQ4    ; clk        ;
; N/A   ; None         ; 15.092 ns  ; wigend_bitcnt[1] ; IRQ4    ; clk        ;
; N/A   ; None         ; 15.059 ns  ; wigend_bitcnt[2] ; IRQ4    ; clk        ;
; N/A   ; None         ; 15.033 ns  ; wigend_reg[3]    ; test[3] ; clk        ;
; N/A   ; None         ; 15.018 ns  ; wigend_reg[2]    ; test[2] ; clk        ;
; N/A   ; None         ; 14.892 ns  ; wigend_bitcnt[4] ; IRQ4    ; clk        ;
; N/A   ; None         ; 14.755 ns  ; wigend_reg[1]    ; test[1] ; clk        ;
; N/A   ; None         ; 13.557 ns  ; wigend_reg[0]    ; test[0] ; clk        ;
; N/A   ; None         ; 9.939 ns   ; ADcnt[3]         ; AD_CS   ; clk        ;
; N/A   ; None         ; 9.757 ns   ; ADcnt[2]         ; AD_CS   ; clk        ;
; N/A   ; None         ; 9.597 ns   ; ADcnt[1]         ; AD_CS   ; clk        ;
; N/A   ; None         ; 9.237 ns   ; ADcnt[4]         ; AD_CS   ; clk        ;
; N/A   ; None         ; 8.458 ns   ; ADcnt[4]         ; AD_CLK  ; clk        ;
; N/A   ; None         ; 7.922 ns   ; ADcnt[3]         ; AD_CLK  ; clk        ;
+-------+--------------+------------+------------------+---------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To     ;
+-------+-------------------+-----------------+------+--------+
; N/A   ; None              ; 5.926 ns        ; clk  ; AD_CLK ;
+-------+-------------------+-----------------+------+--------+


+-------------------------------------------------------------------------------+
; th                                                                            ;
+---------------+-------------+-----------+--------+-----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To              ; To Clock ;
+---------------+-------------+-----------+--------+-----------------+----------+
; N/A           ; None        ; -1.174 ns ; wil[1] ; wil1_i          ; clk      ;
; N/A           ; None        ; -1.968 ns ; wil[0] ; wil0_i          ; clk      ;
; N/A           ; None        ; -2.443 ns ; wil[0] ; overtime_i      ; clk      ;
; N/A           ; None        ; -2.542 ns ; wil[1] ; overtime_i      ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[1]  ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[2]  ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[4]  ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[5]  ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[3]  ; clk      ;
; N/A           ; None        ; -5.403 ns ; wil[0] ; wilclk_cnt1[0]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[1]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[2]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[4]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[5]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[3]  ; clk      ;
; N/A           ; None        ; -5.502 ns ; wil[1] ; wilclk_cnt1[0]  ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[12] ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[6]  ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[10] ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[11] ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[9]  ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[8]  ; clk      ;
; N/A           ; None        ; -5.830 ns ; wil[0] ; wilclk_cnt1[7]  ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[12] ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[6]  ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[10] ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[11] ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[9]  ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[8]  ; clk      ;
; N/A           ; None        ; -5.929 ns ; wil[1] ; wilclk_cnt1[7]  ; clk      ;
+---------------+-------------+-----------+--------+-----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 171 11/03/2005 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Mar 21 15:49:47 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pld -c pld
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "wil1_i" as buffer
    Info: Detected gated clock "wil_clk_x_i" as buffer
    Info: Detected ripple clock "wil0_i" as buffer
Info: Clock "clk" has Internal fmax of 141.6 MHz between source register "wilclk_cnt1[2]" and destination register "wilclk_cnt1[7]" (period= 7.062 ns)
    Info: + Longest register to register delay is 6.353 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y4_N6; Fanout = 4; REG Node = 'wilclk_cnt1[2]'
        Info: 2: + IC(1.289 ns) + CELL(0.740 ns) = 2.029 ns; Loc. = LC_X3_Y4_N1; Fanout = 1; COMB Node = 'un1_wilclk_cnt1_1_6'
        Info: 3: + IC(0.718 ns) + CELL(0.740 ns) = 3.487 ns; Loc. = LC_X3_Y4_N3; Fanout = 14; COMB Node = 'un1_wilclk_cnt124_i'
        Info: 4: + IC(1.106 ns) + CELL(1.760 ns) = 6.353 ns; Loc. = LC_X4_Y4_N1; Fanout = 4; REG Node = 'wilclk_cnt1[7]'
        Info: Total cell delay = 3.240 ns ( 51.00 % )
        Info: Total interconnect delay = 3.113 ns ( 49.00 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.458 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
            Info: 2: + IC(1.377 ns) + CELL(0.918 ns) = 3.458 ns; Loc. = LC_X4_Y4_N1; Fanout = 4; REG Node = 'wilclk_cnt1[7]'
            Info: Total cell delay = 2.081 ns ( 60.18 % )
            Info: Total interconnect delay = 1.377 ns ( 39.82 % )
        Info: - Longest clock path from clock "clk" to source register is 3.458 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
            Info: 2: + IC(1.377 ns) + CELL(0.918 ns) = 3.458 ns; Loc. = LC_X3_Y4_N6; Fanout = 4; REG Node = 'wilclk_cnt1[2]'
            Info: Total cell delay = 2.081 ns ( 60.18 % )
            Info: Total interconnect delay = 1.377 ns ( 39.82 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Warning: Circuit may not operate. Detected 14 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "wil0_i" and destination pin or register "wigend_reg[0]" for clock "clk" (Hold time is 4.961 ns)
    Info: + Largest clock skew is 6.627 ns
        Info: + Longest clock path from clock "clk" to destination register is 10.085 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
            Info: 2: + IC(1.377 ns) + CELL(1.294 ns) = 3.834 ns; Loc. = LC_X4_Y1_N0; Fanout = 1; REG Node = 'wil1_i'
            Info: 3: + IC(0.956 ns) + CELL(0.511 ns) = 5.301 ns; Loc. = LC_X4_Y1_N9; Fanout = 12; COMB Node = 'wil_clk_x_i'
            Info: 4: + IC(3.866 ns) + CELL(0.918 ns) = 10.085 ns; Loc. = LC_X4_Y1_N6; Fanout = 1; REG Node = 'wigend_reg[0]'
            Info: Total cell delay = 3.886 ns ( 38.53 % )
            Info: Total interconnect delay = 6.199 ns ( 61.47 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.458 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
            Info: 2: + IC(1.377 ns) + CELL(0.918 ns) = 3.458 ns; Loc. = LC_X4_Y1_N3; Fanout = 3; REG Node = 'wil0_i'
            Info: Total cell delay = 2.081 ns ( 60.18 % )
            Info: Total interconnect delay = 1.377 ns ( 39.82 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 1.511 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y1_N3; Fanout = 3; REG Node = 'wil0_i'
        Info: 2: + IC(0.920 ns) + CELL(0.591 ns) = 1.511 ns; Loc. = LC_X4_Y1_N6; Fanout = 1; REG Node = 'wigend_reg[0]'
        Info: Total cell delay = 0.591 ns ( 39.11 % )
        Info: Total interconnect delay = 0.920 ns ( 60.89 % )
    Info: + Micro hold delay of destination is 0.221 ns
Info: tsu for register "wilclk_cnt1[12]" (data pin = "wil[1]", clock pin = "clk") is 6.483 ns
    Info: + Longest pin to register delay is 9.608 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_35; Fanout = 2; PIN Node = 'wil[1]'
        Info: 2: + IC(2.614 ns) + CELL(0.914 ns) = 4.660 ns; Loc. = LC_X2_Y4_N0; Fanout = 2; COMB Node = 'wilclk_cnt125_x'
        Info: 3: + IC(1.168 ns) + CELL(0.914 ns) = 6.742 ns; Loc. = LC_X3_Y4_N3; Fanout = 14; COMB Node = 'un1_wilclk_cnt124_i'
        Info: 4: + IC(1.106 ns) + CELL(1.760 ns) = 9.608 ns; Loc. = LC_X4_Y4_N6; Fanout = 2; REG Node = 'wilclk_cnt1[12]'
        Info: Total cell delay = 4.720 ns ( 49.13 % )
        Info: Total interconnect delay = 4.888 ns ( 50.87 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.458 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
        Info: 2: + IC(1.377 ns) + CELL(0.918 ns) = 3.458 ns; Loc. = LC_X4_Y4_N6; Fanout = 2; REG Node = 'wilclk_cnt1[12]'
        Info: Total cell delay = 2.081 ns ( 60.18 % )
        Info: Total interconnect delay = 1.377 ns ( 39.82 % )
Info: tco from clock "clk" to destination pin "IRQ4" through register "wigend_bitcnt[0]" is 15.410 ns
    Info: + Longest clock path from clock "clk" to source register is 10.085 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
        Info: 2: + IC(1.377 ns) + CELL(1.294 ns) = 3.834 ns; Loc. = LC_X4_Y1_N0; Fanout = 1; REG Node = 'wil1_i'
        Info: 3: + IC(0.956 ns) + CELL(0.511 ns) = 5.301 ns; Loc. = LC_X4_Y1_N9; Fanout = 12; COMB Node = 'wil_clk_x_i'
        Info: 4: + IC(3.866 ns) + CELL(0.918 ns) = 10.085 ns; Loc. = LC_X3_Y1_N0; Fanout = 4; REG Node = 'wigend_bitcnt[0]'
        Info: Total cell delay = 3.886 ns ( 38.53 % )
        Info: Total interconnect delay = 6.199 ns ( 61.47 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 4.949 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y1_N0; Fanout = 4; REG Node = 'wigend_bitcnt[0]'
        Info: 2: + IC(0.979 ns) + CELL(0.511 ns) = 1.490 ns; Loc. = LC_X3_Y1_N5; Fanout = 1; COMB Node = 'un11_IRQ4_a'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 1.995 ns; Loc. = LC_X3_Y1_N6; Fanout = 3; COMB Node = 'un11_IRQ4'
        Info: 4: + IC(0.632 ns) + CELL(2.322 ns) = 4.949 ns; Loc. = PIN_34; Fanout = 0; PIN Node = 'IRQ4'
        Info: Total cell delay = 3.033 ns ( 61.29 % )
        Info: Total interconnect delay = 1.916 ns ( 38.71 % )
Info: Longest tpd from source pin "clk" to destination pin "AD_CLK" is 5.926 ns
    Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
    Info: 2: + IC(1.324 ns) + CELL(0.511 ns) = 2.998 ns; Loc. = LC_X7_Y2_N3; Fanout = 1; COMB Node = 'un15_AD_CLK_x[0]'
    Info: 3: + IC(0.606 ns) + CELL(2.322 ns) = 5.926 ns; Loc. = PIN_61; Fanout = 0; PIN Node = 'AD_CLK'
    Info: Total cell delay = 3.996 ns ( 67.43 % )
    Info: Total interconnect delay = 1.930 ns ( 32.57 % )
Info: th for register "wil1_i" (data pin = "wil[1]", clock pin = "clk") is -1.174 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.458 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_62; Fanout = 22; CLK Node = 'clk'
        Info: 2: + IC(1.377 ns) + CELL(0.918 ns) = 3.458 ns; Loc. = LC_X4_Y1_N0; Fanout = 1; REG Node = 'wil1_i'
        Info: Total cell delay = 2.081 ns ( 60.18 % )
        Info: Total interconnect delay = 1.377 ns ( 39.82 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 4.853 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_35; Fanout = 2; PIN Node = 'wil[1]'
        Info: 2: + IC(2.660 ns) + CELL(1.061 ns) = 4.853 ns; Loc. = LC_X4_Y1_N0; Fanout = 1; REG Node = 'wil1_i'
        Info: Total cell delay = 2.193 ns ( 45.19 % )
        Info: Total interconnect delay = 2.660 ns ( 54.81 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Processing ended: Fri Mar 21 15:49:47 2008
    Info: Elapsed time: 00:00:01


