v {xschem version=3.4.8RC file_version=1.3}
G {}
K {}
V {}
S {}
F {}
E {}
N 90 -490 110 -490 {lab=start}
N 80 -270 400 -270 {lab=vref}
N 460 -150 460 -120 {lab=vss}
N 460 -550 460 -520 {lab=vdd}
N 530 -270 560 -270 {lab=vdd}
N 530 -230 560 -230 {lab=vss}
N 530 -250 620 -250 {lab=#net1}
N 620 -300 620 -250 {lab=#net1}
N 360 -300 620 -300 {lab=#net1}
N 360 -420 360 -300 {lab=#net1}
N 360 -420 380 -420 {lab=#net1}
N 940 -340 960 -340 {lab=vss}
N 940 -400 960 -400 {lab=dac_in[7:0]}
N 940 -380 960 -380 {lab=sample_en}
N 940 -360 960 -360 {lab=rst_latch}
N 370 -400 380 -400 {lab=rst_latch}
N 370 -400 370 -390 {lab=rst_latch}
N 380 -240 400 -240 {lab=dac_in[7:0]}
N 940 -320 1070 -320 {lab=done}
N 940 -420 1070 -420 {lab=dout[7:0]}
N 940 -440 960 -440 {lab=vdd}
N 290 -440 380 -440 {lab=#net2}
N 290 -420 300 -420 {lab=vss}
N 290 -460 300 -460 {lab=vdd}
N 80 -460 170 -460 {lab=vin}
N 560 -360 570 -360 {lab=vss}
N 560 -440 570 -440 {lab=vdd}
N 680 -440 690 -440 {lab=start}
N 560 -380 690 -380 {lab=#net3}
N 560 -400 690 -400 {lab=#net4}
N 560 -420 690 -420 {lab=#net5}
N 140 -430 170 -430 {lab=sample_en}
C {title.sym} 160 -40 0 0 {name=l1 author="Berkah Saluyu"}
C {ipin.sym} 80 -460 0 0 {name=p1 lab=vin
}
C {ipin.sym} 80 -270 0 0 {name=p2 lab=vref

}
C {iopin.sym} 460 -550 3 0 {name=p3 lab=vdd
}
C {iopin.sym} 460 -120 1 0 {name=p4 lab=vss

}
C {ipin.sym} 90 -490 0 0 {name=p5 lab=start

}
C {opin.sym} 1070 -320 0 0 {name=p6 lab=done}
C {opin.sym} 1070 -420 0 0 {name=p7 lab=dout[7:0]
}
C {strongarm_comp.sym} 400 -350 0 0 {name=x1}
C {cdac_8bit.sym} 420 -220 0 0 {name=x2}
C {sample_hold.sym} 190 -410 0 0 {name=x3}
C {async_sar.sym} 710 -310 0 0 {name=x4}
C {lab_pin.sym} 110 -490 2 0 {name=p8 sig_type=std_logic lab=start}
C {lab_pin.sym} 680 -440 0 0 {name=p9 sig_type=std_logic lab=start}
C {lab_pin.sym} 460 -520 3 0 {name=p10 sig_type=std_logic lab=vdd}
C {lab_pin.sym} 460 -150 1 0 {name=p11 sig_type=std_logic lab=vss}
C {lab_pin.sym} 300 -460 2 0 {name=p12 sig_type=std_logic lab=vdd}
C {lab_pin.sym} 300 -420 2 0 {name=p13 sig_type=std_logic lab=vss}
C {lab_pin.sym} 560 -270 2 0 {name=p14 sig_type=std_logic lab=vdd}
C {lab_pin.sym} 560 -230 2 0 {name=p15 sig_type=std_logic lab=vss}
C {lab_pin.sym} 570 -440 2 0 {name=p16 sig_type=std_logic lab=vdd}
C {lab_pin.sym} 570 -360 2 0 {name=p17 sig_type=std_logic lab=vss}
C {lab_pin.sym} 960 -440 2 0 {name=p18 sig_type=std_logic lab=vdd}
C {lab_pin.sym} 960 -340 2 0 {name=p19 sig_type=std_logic lab=vss}
C {lab_pin.sym} 960 -400 2 0 {name=p20 sig_type=std_logic lab=dac_in[7:0]}
C {lab_pin.sym} 960 -380 2 0 {name=p21 sig_type=std_logic lab=sample_en}
C {lab_pin.sym} 960 -360 2 0 {name=p22 sig_type=std_logic lab=rst_latch}
C {lab_pin.sym} 370 -390 3 0 {name=p24 sig_type=std_logic lab=rst_latch}
C {lab_pin.sym} 380 -240 0 0 {name=p25 sig_type=std_logic lab=dac_in[7:0]}
C {lab_pin.sym} 140 -430 0 0 {name=p23 sig_type=std_logic lab=sample_en}
