AArch64 R+dmb.syss
"DMB.SYsWW Wse DMB.SYsWR Fre"
Cycle=Fre DMB.SYsWW Wse DMB.SYsWR
Relax=
Safe=Fre Wse DMB.SYsWW DMB.SYsWR
Prefetch=
Com=Ws Fr
Orig=DMB.SYsWW Wse DMB.SYsWR Fre
{
0:X1=x;
1:X1=x;
}
 P0          | P1          ;
 MOV W0,#1   | MOV W0,#3   ;
 STR W0,[X1] | STR W0,[X1] ;
 DMB SY      | DMB SY      ;
 MOV W2,#2   | LDR W2,[X1] ;
 STR W2,[X1] |             ;
exists (not (x=2 /\ (1:X2=3 \/ 1:X2=2 \/ 1:X2=1) \/ 1:X2=3 /\ x=3))
