**1 8086从奇地址存取数据快还是偶地址快?**

一个字可以从偶地址开始存放,也可以从奇地址开始存放, 但是8086访问存储器都是以字为单位进行访问，并且从偶地址开始！ 如果字单位的地址从偶地址开始, 只需要访问一次存储器, 而字单位的地址从奇地址开始，CPU就需要访问两次存储器, 所以从偶地址取数比从奇地址取一个字快一倍。

**2 冯诺依曼结构的特点以及和哈佛结构的主要区别**

1. 计算机由运算器、存储器、控制器、输入单元和输出单元这五个基本部分组成。冯诺依曼结构以运算器为中心，数据的输入输出都经过运算器进行，在存储器和运算器之间形成一个数据流，在存储器和控制器之间形成一个指令流，从控制器到其他各个组成部分还包含控制信息流。 具体地说， 计算机通过输入单元输入数据和程序，经过运算器后存放于存储器中，在运算时又将存储器中的程序送给控制器，控制器根据程序对运算进行控制，将数据送到运算器，运算的结果先存放在存储器中，在适当时候通过输出单元输出。 
2. 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。哈佛结构指令流和数据流分开,提高了性能, 但是结构和控制更加复杂。
3. 冯诺依曼机使用同一存储器存储指令和数据, 结构和控制比较简单。

**3 简述存储器的层次结构**

1. 按照传输速率和成本降序排序: Cache > Main Memory > Additional Memory 
2. 按照容量降序排序: Additional Memory > Main Memory > Cache
3. 由于各类存储器在性能和成本容量上的差别, 存储器按照层次结构组织,将不同速度及容量的存储分层级从而得到效率与成本之间较好的平衡, 每一级的存储层次都是上一级与下一级的 "Cache", 用以弥补二者在速度上的差异。 上一层次的存储器比其下一层次的容量小、速度快、每字节存储容量的成本更高。

**4 简述什么是总线, 总线控制**

1. 总线是计算机中连接各个功能模块的纽带，是计算机各模块之间进行信息传输的公共线路。按传输的信息类别可以分为AB,DB,CB.
2. 当多个模块接入总线, 为了保证任一时刻至多只有一个模块访问总线，需要进行总线控制。 **集中式的总线控制** 系统中存在一个总线控制器,负责协调所有挂在总线上的模块。 **分布式的总线控制** 系统中各个模块都有总线控制逻辑, 相互协作完成总线访问。

**5 I/O设备寻址的方法**
端口(Port)可以认为是计算机与外界通讯交流的出口

1. 统一编址法: 使用同一地址空间内不同的地址来访问存储区和输入输出接口, 优点是可以使用访存指令进行输入输出操作, 缺点是占用了一部分的寻址空间
2. 单独编址法: 对访问存储器和访问I/O接口采用两个独立的地址空间, 访问存储器和外围设备使用不同的指令 (**8086有IN OUT指令，所以是单独编址法**)

**6 程序查询、中断、DMA输入输出数据方式的特点**

1. 程序查询方式指的是CPU在程序循环体中通过I/O指令不断查询设备的运行状态，来控制数据的输入或者输出, 显然这种方式占用大量CPU资源，效率不高
2. 中断方式指的是CPU停止当前程序的运行去响应中断源发出的中断请求，转而执行某个中断服务函数，并在执行结束后返回被中断程序的断点继续执行的一种方式。具体地说，CPU在启动I/O设备后，不去查询I/O设备的状态，而是继续运行主程序，I/O设备准备就绪后向CPU提出中断请求,CPU对请求进行响应，在中断服务函数里完成信息交换。 这种方式CPU和I/O设备并行度提高，和查询方式比起来能够显著提高CPU的工作效率。
3. DMA方式(直接存储器存取)提供了一条I/O设备与主存直接交换数据的通道。具体地说，CPU将总线权交给DMA控制器,DMA控制器通过总线直接控制I/O设备与主存交换信息，这种方式CPU不介入, 可以进一步提高CPU地工作效率。

**7 摩尔定律**

当价格不变时，集成电路(IC)上可容纳地晶体管树木，约每隔18个月便会增加一倍，性能也将提升一倍。

**8 嵌入式系统**

以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

**9 什么叫中断? 中断系统的主要功能**
中断: 计算机在程序执行的过程中，当出现某些异常事件或某种外部请求时,使得CPU暂时停止正在执行的程序(即中断), 转去执行外围设备服务的程序, 执行完毕后,CPU再返回暂时停止正在执行的程序处(断点),继续执行原来的程序。 进一步将许多在执行指令过程中产生的错误也归并到中断处理中，就构成了一个完整的中断系统。

中断系统的主要功能: 
1. 使计算机具有实时处理能力，能对外界异步发生的事件作出及时的处理
2. 使得CPU不需要像在查询方式中那样一直等待，大大提高了CPU的工作效率
3. 实现实时控制

**10 中断类型码、中断向量、向量表**
1. 8086可以处理256种中断,为了区别每一种中断,为每个中断安排一个号码称为中断类型码. 每一种中断服务函数在内存中的起始地址称为中断向量。 
2. 1K字节, 00000H~003FFH, 存放的是256个中断服务函数的入口地址
3. 每个类型号的中断服务函数入口地址占据4个字节，前两个字节存放偏移量，后两个字节存放段基址

**11 中断源分类及优先顺序、响应条件**
分类:
1. 外部中断源(可屏蔽中断、不可屏蔽中断)
2. 内部中断源(除法错误、软件中断、单步中断)

优先顺序:
1. 0级: 单步中断以外的所有内部中断
2. 1级: 不可屏蔽中断
3. 2级: 可屏蔽中断
4. 3级：单步中断

响应条件:
1. 可屏蔽中断: IF=1 允许响应 
2. 不可屏蔽中断: CPU必须响应
3. 内部中断: 不可屏蔽, CPU总是响应
4. 统一的条件: 现行指令执行完 并且 在同时的请求中优先级最高

**12 中断处理的全过程P176**

1. 中断请求
2. 中断响应
3. 中断处理
4. 中断返回

**13 简述I/O接口电路的含义、作用和功能**

I/O接口电路是外设和计算机之间传送信息的交换部件，也称为界面，它使两者之间能够很好地协调工作，每一个外设都要通过接口电路才能和主机相连。

1. 设置数据缓冲器以解决二者速度不匹配的问题
2. 信号电平转换
3. 设置信息转换逻辑来满足对各自格式的要求
4. 设置时序控制电路来同步CPU和外设的工作
5. 提供地址译码电路,使得CPU同一时刻只能选中某一个I/O端口

**14 8086CPU 内部由哪两部分组成，其主要功能是?**
1. 执行单元EU：EU由算术逻辑单元ALU、通用寄存器组、16位标志寄存器FLAGS、EU控制电路等组成。 EU在工作的时候从指令流队列取指，对其译码后产生完成指令所需要i的控制信息。数据在ALU中进行运算，运算结果的特征保留在FLGAS中，因此EU主要负责执行指令。
2. 总线接口单元BIU：BIU由段寄存器组、指令指针寄存器、指令队列、地址加法器、总线控制逻辑组成，主要负责CPU与存储器和I/O接口之间的信息传送。

**15 8086的指令队列的作用是?**

在执行指令的同时从内存取一条指令或下几条指令放入指令流队列中，这样使得EU和BIU并行工作，从而减少CPU为了取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度，另外也降低了对存储器存取速度的要求。

**16 8086的存储器空间最大可以为多少? 16位寄存器怎么对20位地址进行寻址?**
1. 2^20 = 1MB
2. 8086引入了分段管理的机制,当CPU寻址某个存储单元的时候,先把段寄存器中的内容左移4位,然后加上16位偏移地址得到物理地址，这个过程是在地址加法器里完成的。

**17 微机系统的硬件由哪几部分组成?**
1. 微型计算机(微处理器、存储器、I/O接口、系统总线)
2. 外围设备
3. 电源???

**18 RAM**
1. SRAM(静态RAM): 采用触发器电路构成一个二进制位信息的存储单元,这种触发器一般由6个晶体管组成,它读出采用单边读出的原理, 写入采用双边写入的原理, SRAM速度较高,但是单位价格较高
2. DRAM(动态RAM): DRAM 用电容器存储电荷的特征来存储数据,需要定时刷新, 集成度高,可以用较少的晶体管构成一个存储单元，从而提高了存储容量，降低了存储器成本，但是速度比SRAM慢。

**19 ROM**
1. 固态掩模ROM: 不包含晶体管的单元构成1单元, 包含晶体管的单元构成0单元
2. 可编程ROM(PROM): 可被用户编程一次的ROM
3. 可擦写PROM(EPROM): 紫外光可擦除ROM
4. EEPROM: 电可擦除ROM
5. FLASH: 快闪存储器: 擦写次数在百万次以上, 密度高，价格低，可靠性高。

**20 解决中断优先级的方法P(169)**
1. 软件查询确定优先级
2. 硬件查询确定中断优先级(菊花链法)
3. 中断优先级编码电路——矢量中断优先级

**21 同步通信、异步通信的帧格式**
1. 异步通信的帧格式是: 1个起始位(低电平)、5到8据位、1个可选的奇偶校验位、1到2个终止位(高电平)
2. 同步通信的帧格式是: 在每组字符之前加上一个或者多个同步字符作为一个帧的起始位

**22 奇偶校验**

**23 Cache 为什么能实现高速数据存取?P78**

一方面, Cache是一个高速小容量的临时存储器, 对其的访问速度要比对主存的访存速度快得多

另一方面: 

1. 时间局部性: 如果一个存储单元被访问，则可能这个存储单元会很快再次被访问
2. 空间局部性: 如果一个存储单元被访问, 则它邻近的单元可能很快被访问

高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取, 在一个较小的时间间隔内，程序所要用到的指令或者数据的地址往往集中在一个局部区域内，如果在将数据写入Cache的时候，把该数据前后相邻的数据或者代码也一起写入Cache中，就能大大减少CPU对主存访问的次数，从而加速程序的运行。

**24 虚拟存储器的含义是什么?**

虚拟存储器是以存储器访问的局部性为基础, 建立在主存-辅存物理体系结构上的存储管理技术。 采用虚拟存储器后，实际上计算机访问存储器的时候都不是直接根据程序员指定的地址进行，而是经过存储系统将这种指定地址转换成可在存储器中访问的地址。虚拟存储器有以下几个主要作用:
1. **分隔地址空间**：通过将不同用户程序的逻辑地址空间转换成不同的物理地址空间, 系统可以将用户程序的存储空间相互隔离，从而保护存储空间。
2. **解决主存容量不足的问题**：虚拟地址能够映像到磁盘的的存储空间，使外存能够构成运行中所需要的程序和数据存储空间,程序能够像访问内存一样访问外存
3. **程序的重定位**：程序使用的虚拟地址可以映射到不同的物理地址，程序可以装入到主存的任意位置

**25 简述信号的调制与解调的含义与作用**

串行长距离通信的时候需要通常利用已有的通道例如电话线来进行传输，由于信道的频带比较窄(300~3400Hz),而数字信号的频带相当宽，直接传输高频信号会衰减得很快，因此传输的时候必须调制, 将数字信号转换为模拟信号，解调则是相反. 例如FSK调制，将数字1 和 0 分别调制成 2400Hz和1200Hz的正弦波信号。

**26 中断响应保护现场**
1. 压栈顺序为: PSW、CS、IP(注意IP是下一条指令的偏移量!)
2. 压栈的时候是先SP<-SP-2，再压栈
3. 一个字压入，高字节在高地址，低字节在低地址

**27 检测某位是否为1**

TEST AX, 8000H

JNZ NEXT   ;是1
JZ NEXT ;不为1

**28 复位信号**

086CPU通过RESET 引脚上的触发信号来对8086进行复位和启动, 复位信号 RESET 至少维持4个时钟周期的高电平。 当RESET信号变为高电平的时候,8086CPU结束现行操作，各个内部寄存器复位成初值:

FLAGS: 0000H
IP: 0000H
CS: FFFFH
DS: 0000H
SS: 0000H
ES: 0000H
指令队列: 空
在FFFF0H处存放了一条无条件转移指令,转移到系统引导程序的入口处!

在复位的时候，因为FLAGS被清零，INTR引脚进入的可屏蔽中断被禁用，因此在系统程序中要用开中断指令STI来设置中断允许标志。

**29 标志位判别** 

1. 比较两个数是否相等 : 两数相减, ZF=1 则相等
2. 两数运算后的结果是正数还是负数: SF=1则为负
3. 两数相加后是否溢出: 有符号数OF=1, 无符号数CF=1 则溢出
4. 偶校验方式判定是否要补1， PF=1不补1
5. 两数相减后比较大小: 有符号数: (OF=0,ZF=1)则相等, (ZF=0且SF=0)则被减数大. (ZF=0,且SF=1)则减数大
6. 两数相减后比较大小: 无符号数: (ZF=1)则两数相等, CF=0 则被减数大, (CF=1)则减数大

**30 JMP**
1. JMP PROG_N; IP<-PROG_N
2. JMP BX; IP<-BX
3. JMP [BX]; IP->(DS:BX)
4. JMP FAR PROG_F; CS,IP <- PROG_F (不在本段)
5. JMP DWORD PTR[BX] ; 前两个字节赋给IP,后两个字节赋给CS

**31 CALL**

将**下一条**要执行指令的IP压入栈

**32 全双工和半双工的差别**

全双工和半双工通信，双方都是既是发送器又是接收器，两者的区别在于全双工可以同时发送和接收，而半双工只能分时进行。 在二线制电路上不能进行全双工通信，这是因为一根信号线，一根地线，同一时刻只能单向传输。

**33 存储器映像编址(统一编址)**
  
**34 I/O端口寻址方式**

1. 直接寻址
2. 间接寻址

**35 变量/标号的三个属性**

1. 段属性
2. 偏移属性
3. 类型属性

**36 控制总线传送信息**
1. 微处理器向存储单元或者I/O端口传送的命令信息
2. I/O端口和存储单元向微处理器传送的状态信息


**37 微机中各部件的连接方式采用什么技术? 为什么?**

现代微机中广泛采用总线将各大部件连接起来
1. 各个部件可以通过总线交换信息，相互之间不需要直接连线，减少了传输线的根数，提高可靠性
2. 在扩展计算机功能的时候，把扩展部件连接到总线即可，比较方便

**38 微机原理的总线结构**
1. 单总线
2. 双总线
3. 双重总线

**39 中断周期**
1. 关中断
2. 保留断点
3. 保护现场
4. 给出中断入口地址, 转去相应的中断服务程序
5. 恢复现场
6. 开中断
7. 返回

**40 8253最大输入频率是2MHz**

**41 8086的内部结构**
8086内部结构主要分为两个部分, 总线接口部件BIU(Bus Interface Unit) 和 执行部件EU(Execute Unit).

1. BIU: 总线接口单元

BIU根据执行部件EU的请求，负责完成CPU与存储器和I/O设备之间的数据传送

内部构成:
1. 4个段寄存器 CS,DS,SS,ES
2. 20位的地址生成电路
3. 1个16位的指令指针寄存器IP，存放下一条要执行的指令的段内地址偏移量
4. 1个6字节(8088是4)字节的指令队列缓冲器
5. 总线控制电路

当EU取走指令后，指令流队列出现2个以上空单元时,BIU就自动执行一次取指令周期,从内存中取出后续的指令代码放入队列。 如果EU需要数据，BIU根据EU给出的地址从指定的内存单元或者外设中取出数据供EU使用, 运算结束之后, BIU负责将运算结果放入指定的内存单元或者外设中(if needed)

> 2. EU: 执行部件

EU在工作的时候从指令流队列中取指令代码, 对其译码产生完成指令所需要的控制信息, 数据在ALU中进行运算, 运算结果的特征保留在标志寄存器FLAGS.

从BIU的指令队列中取指，经过指令译码器译码后执行指令,指令执行结果或者所需的数据都由EU向BIU发出命令，对存储器或者I/O接口进行读写操作。

内部构成:
1. 1个16位的算术逻辑单元(ALU)
2. 8个16位的通用Reg
3. 1个16位的状态标志PSW(FLAGS)，一个暂存Reg
4. EU的控制电路

EU和BIU可以独立工作,BIU在保证EU与片外传送操作数的前提下，可以进行指令预取，与EU可以重叠操作，这是流水线技术的雏形。

**42 8086典型总线周期**

8086典型总线周期由4个时钟周期组成,微处理器是在统一的时钟信号CLK的控制下进行工作的, 8086的系统时钟频率为5MHz,因此一个时钟周期等于200ns. CPU的时序分为时钟周期和总线周期, 通过总线对存储器或者I/O接口进行一次访问所需要的时间称为总线周期。

一般而言，一条指令的执行需要若干个总线周期, 一个总线周期又由若干个时钟周期构成, 8086CPU的一个读(写)总线周期至少包括 4 个时钟周期，因此时钟周期越短，CPU执行的速度就越快。

8086的数据总线和部分地址总线是分时复用的，在一个总线周期内，先利用总线传送地址，然后将地址锁存后,再利用同一总线进行数据的传送。 T1期间，BIU将要访问的存储单元输入或者I/O端口地址送上总线, 如果是读周期，在T2将总线设置为高阻缓冲状态,使得CPU有时间从输出地址方式转换为输入数据方式，再在T3和T4时期从总线读入数据到CPU. 如果是写周期, CPU就不必转换工作方式，将地址锁存后直接输出数据到总线. 如果需要的话,可以在T3、T4之间插入1个或者多个Tw等待周期.

**43 FLAGS寄存器中的状态标志位和控制标志位有什么不一样?**

状态标志位表示算术或者逻辑运算执行之后, 运算结果的状态, 可以以此作为条件影响后面的操作(例如分支选择)。 而控制标志是人为设置的，指令系统中有专门的指令可以用来设置或者清除控制标志，每个控制标志都对某一特定的功能起控制作用。

**44 8086CPU 最大模式最小模式的特点**

8086工作在最小模式时，系统只有一个微处理器，且系统所有的控制信号全部由8086 CPU提供；在最大模式时，系统由多个微处理器/协处理器构成的多机系统，控制信号通过总线控制器产生，且系统资源由各处理器共享。

**45 八位二进制码范围**

1. 8位二进制原码的表示范围：-127～+127
2. 8位二进制反码的表示范围：-127～+127
3. 8位二进制补码的表示范围：-128～+127

**46 8086执行一个总线周期最多可传送2个字节**

**47 有效地址: 偏移地址**

**48 END**

1. ENDP    表示PROC所定义的过程结束.  (end procedure)
2. ENDS    表示SEGMENT定义的段结束.   (end segment)
3. END     程序结束.

**49 变量名**

**50 8086是微处理器/中央处理器**

**51 标号、变量、常量**

1. 标号: 表示指令所在存储单元的符号地址

****
GT
10H GT 16

**52 冯诺依曼计算机“程序存储和程序控制“原理的实质**

这是冯·诺依曼型计算机的基本工作原理，它从本质上描述了这类计算机的工作过程: 程序预先存放在存储器中，CPU自动地从存储器中取指令，分析和执行指令，然后再获取下一条指令，周而复始。

**53 什么是总线，微机中典型地三总线是什么，微机系统采用总线结构有哪些优点?**

总线通常是指系统和系统之间、系统各模块之间或模块内部各部分之间用来传输信息地公共通路。

微机原理中典型的三总线包括数据总线、控制总线和地址总线。

采用总线结构，微机系统的构成更加方便，并且有更大的灵活性和更好的可拓展性、可维修性。

**54 I/O 端口的编址方式有哪两种, PC机是哪种, 优缺点?**

1. 存储器映像编址(统一编址)
2. 独立编址

PC机采用的是独立编址方式, 这种编址方式的优点是存储器可寻址空间和I/O端口可寻址空间都比较大，缺点是需要不同的指令和控制信号来区分CPU发出的是存储单元地址还是端口地址,因此系统比较复杂。

**55 固件**

通常把固定不变的常用软件固化在硬件中，如写入只读存储器(ROM)中，称为固件。固件是介于硬件和软件之间的实体，设计方法类似软件，但实现形态上属于硬件。例如计算机的启动软件，包含主机最基本的驱动程序(BIOS).

**56 CISC RISC**

1. CISC: 复杂指令系统
2. RISC: 精简指令系统

CISC 和 RISC 技术的主要差别在于设计思想和理念, RISC计算机在系列化发展中虽然也会不断添加新的指令，但是在增加指令的同时更加全面地考虑性能的提高，综合评价和权衡新的指令对系统总体性能的影响。

具体地说: CISC有如下几个主要特点

1. 指令系统复杂, 指令数多，寻址方式多，指令格式多
2. 指令串行执行，将每条指令的执行分为许多执行步骤，绝大多数指令需要多个时钟周期才能执行完成
3. 各种指令都能访问存储器
4. 有较多的专用寄存器
5. 编码程序难以用优化措施生成高校的目标程序代码。

RISC:
1. 指令系统简化，指令数较少、基本寻址方式较少、指令格式少、指令字长度一致。
2. 以寄存器-寄存器方式工作，指令系统中除了LOAD/STORE指令可以访问存储器外，其余指令都只访问寄存器。
3. 采用流水技术。
4. 使用较多的通用寄存器以减少主存的访问。
5. 采用优化编译技术。

**57 大数端小数端**

01234567

大数端: 高位存放在低字节 01 23 45 67 ：从左往右地址递增

小数端: 高位存放在高字节 67 45 23 01

**58 8086结构**
## 1. 8086概述
8086是16位的微处理器,具有16位的数据总线，20位的地址总线(寻址1MB地址空间)，时钟频率为5MHz,64KB的I/O地址空间, 8086可以和浮点运算器(协处理器)、I/O处理器等组成多处理器系统，提高数据处理能力和I/O吞吐能力.

> 1. 流水线技术

8086 指令执行采取流水线技术, (1)取指 (2)译码 (3)读取操作数(如果需要) (4)执行指令 (5)存放如果(如果必要) 如同之前介绍的流水线段, 8086通过执行单元EU负责执行指令,总线接口单元BIU负责取指、取操作数和写结果，独立地，并行地完成各自的任务, 当EU执行指令的时候, BIU就预取下一条要执行的指令。

由于流水线操作中,预取的指令可能不是马上执行,需要有一个暂时存放所预取得指令的地方: 6B的指令流队列(Instruction Stream Queue),这个队列遵循FIFO.

> 2. 存储器的分段结构

8086具有20根地址线,可以寻址1MB的内存空间,但是内部寄存器和数据总线都只有16位,即ALU提供的最大地址空间只能是64KB。 为了实现CPU对 1MB 空间的寻址，8086采取对内存储器空间分为若干逻辑段的方法。 一个实际的存储器单元地址由 十六位的段地址A与十六位的偏移地址B组成, 物理地址为 A左移四位 + B。 每个段最大为64KB, CPU中设置有专门的段寄存器用以存放逻辑段的起始地址。

> 3. 支持用于浮点运算的协处理器与多微处理器系统

8086之前的微处理器, 采用定点数据来表示浮点运算,会导致运算效率降低大约两个数量级, 8086CPU可以支持用于浮点运算的数学协处理器 8087, 此外,8086支持使用该微处理器构成一个共享总线的多微处理器系统。

## 2.1 8086的内部结构
8086内部结构主要分为两个部分, 总线接口部件BIU(Bus Interface Unit) 和 执行部件EU(Execute Unit).

1. BIU: 总线接口单元

BIU根据执行部件EU的请求，负责完成CPU与存储器和I/O设备之间的数据传送

内部构成:
1. 4个段寄存器 CS,DS,SS,ES
2. 20位的地址生成电路
3. 1个16位的指令指针寄存器IP，存放下一条要执行的指令的段内地址偏移量
4. 1个6字节(8088是4)字节的指令队列缓冲器
5. 总线控制电路

当EU取走指令后，指令流队列出现2个以上空单元时,BIU就自动执行一次取指令周期,从内存中取出后续的指令代码放入队列。 如果EU需要数据，BIU根据EU给出的地址从指定的内存单元或者外设中取出数据供EU使用, 运算结束之后, BIU负责将运算结果放入指定的内存单元或者外设中(if needed)

> 2. EU: 执行部件

EU在工作的时候从指令流队列中取指令代码, 对其译码产生完成指令所需要的控制信息, 数据在ALU中进行运算, 运算结果的特征保留在标志寄存器FLAGS.

从BIU的指令队列中取指，经过指令译码器译码后执行指令,指令执行结果或者所需的数据都由EU向BIU发出命令，对存储器或者I/O接口进行读写操作。

内部构成:
1. 1个16位的算术逻辑单元(ALU)
2. 8个16位的通用Reg
3. 1个16位的状态标志PSW(FLAGS)，一个暂存Reg
4. EU的控制电路

EU和BIU可以独立工作,BIU在保证EU与片外传送操作数的前提下，可以进行指令预取，与EU可以重叠操作，这是流水线技术的雏形。

## 2.2 8086的寄存器组
8086总共有14个16位的寄存器:
- 1. 8个通用寄存器 AX,BX,CX,DX,SP,BP,DI,SI
- 2. 4个段寄存器 CS,DS,SS,ES
- 3. 指令指针寄存器 IP
- 4. 标志位寄存器PSW

> 1. 8个通用寄存器

一. 通用数据寄存器: AX, BX, CX, DX: 一般用来存放8位或者16位操作数,大多数的算术和逻辑运算都可以使用这些寄存器,同时每个寄存器又有一些特殊的功能。

AX: Accumulator
1. 作为累加器用于乘法、除法及一些调整指令的时候，具有专门的用途
2. 在I/O指令中存放输入/输出数据

BX: Base
1. 在间接寻址和查表转换时，存放访问存储单元的偏移地址

CX: Count
1. 存放多种指令的计数值(重复次数),如串操作指令,移位指令,循环移位指令的移位次数,LOOP/LOOPD指令的循环次数等等
2. 移位和循环移位指令用CL计数，重复串操作指令用CX计数，LOOP/LOOPD指令用CX计数

DX: Data
1. 在乘法指令中用于保存乘法运算产生的乘积的高位部分
2. 在除法指令中存放被除数高位部分或者余数
3. 在I/O操作时，用于对IO端口间接寻址

二. 地址指针寄存器: BP、SP

SP: Stack Pointer
1. 堆栈指针寄存器, SP用于存放一个称为'堆栈'的存储区地栈顶位置

BP: Base Pointer
1. 基地址指针寄存器, BP常常用来存放访问内存时的基地址, 但是它通常与SS寄存器配对使用

三. 变址寄存器: SI、DI

SI: Source Index 
1. SI 用于寻址串操作指令的源数据串

DI: Destination Index
1. DI 用于寻址串操作指令的目的数据串

> 2. 段寄存器

1. CS: 代码段,是用来存储程序代码的一个存储区域，CS存储代码段起始位置的高16位,对CPU而言数据和代码的差别就在于CS:IP的指向
2. DS: 数据段，包含程序所使用的大部分数据的存储区
3. ES：附加段，为某些串操作指令存放目的操作数而附加的一个数据段
4. SS: 堆栈段, 堆栈是一个遵循LIFO原则的特殊存储区，SS与SP配合确定堆栈的入栈和出栈操作的地址,SS与BP配合，寻址堆栈段内其它数据

> 3. 指针和状态标志寄存器
指令指针寄存器IP: 16位，存放下一条要执行的指令相对CS的偏移地址, IP对程序员而言是不可见的，也就是说，IP不能作为操作数

标志寄存器FLAGS(PSW)，16位，储存状态信息

## 2.2 8086寻址
1. 立即寻址: 指令的源操作数是参加操作的一个立即数,由指令直接给出,在CPU取指令时随指令码一起取出并直接参与运算.如: MOV AX, 2233H
2. 直接寻址: 在指令中直接给出操作数的16位偏移地址，如果不显示段超越，则默认以DS为段基地址. 如 MOV AX, [1234H]. MOV AX, ES:[1234H]
3. 寄存器寻址: 指令的操作数是CPU的内部寄存器(数据寄存器,地址指针,变址寄存器,段寄存器). 如： MOV SS, AX
4. 寄存器间接寻址: 指令中指定的寄存器中不是操作数，而是操作数的偏移地址，当选用SI、DI、BX为间址寄存器的时候，默认段基址在DS，选取BP为间址寄存器，默认段基址在SS，二者都允许段超越。但是作为间址寄存器的只有这四个。如: MOV AX, [BX]. MOV AX, [BP]
5. 寄存器相对寻址: 偏移地址除了间址寄存器中的位移量外，还另外加上指令中给出的一个8/16位的地址位移量. 如: MOV AL, [BX+05]. MOV AH, 05[BX]
6. 基址-变址寻址: 这种寻址方式选取一个基址寄存器(BX/BP)和一个变址寄存器(SI/DI)内容相加形成偏移地址，如果使用BX则默认为DS，BP默认为SS，允许超越. 如: MOV AX, [BP+SI]. MOV AX, [BX+DI].
7. 基址-变址-相对寻址: MOV AX, [DI+BX+06H]
8. 隐含寻址: 有的指令的操作吗中隐含了部分操作数的地址

基址,变址都是寄存器，相对寻址是一个立即数代表的偏移量

**57 存储器芯片连接与有效信号P62 p165**
1. 线性选择法
2. 全译码法
3. 部分译码法

全译码

所有CPU的高位地址线均参与对存储单元的译码寻址

低位地址线对芯片内各存储单元译码寻址(片内译码)

高位地址线对存储芯片译码寻址(片选译码)

每个存储单元的地址都是唯一的,不存在地址重复

部分译码

部分高位地址线参与对存储单元的译码寻址

存在地址段内容重叠(每个单元有多个地址
