rtl/
├─ common/                         # shared packages, macros, utilities (lowest-level)
│  ├─ npu_pkg.sv                    # global params, typedefs, enums
│  ├─ types.sv                      # typedefs & interfaces (axi_stream_if, bus_if)
│  ├─ params.svh                    # top-level parameter set (TILES, DPE, LANES)
│  └─ utils.sv                      # misc helpers: saturation, clamp, ops
│
├─ top/                             # top-level integration & platform glue
│  ├─ top_params.svh
│  ├─ npu_top.sv
│  ├─ clk_rst_ctrl.sv
│  └─ platform_adapters.sv          # PCIe/Ethernet/FPGA adapter stubs if needed
│
├─ host_if/                         # host-facing control plane (maps to Host Interface box)
│  ├─ axi_lite_slave.sv             # register map, control/status
│  ├─ regfile.sv
│  ├─ interrupt_controller.sv
│  └─ job_queue.sv                   # high-level job queue / request arbiter
│
├─ control/                         # VLIW / micro-op decode, scheduling (maps to Control Unit)
│  ├─ instr_fetch.sv
│  ├─ decoder_vliw.sv
│  ├─ microop_engine.sv
│  ├─ tile_scheduler.sv
│  ├─ dispatcher.sv
│  └─ tag_table.sv
│
├─ dma/                             # DMA & loader (maps to Loader / DMA blocks)
│  ├─ dma_controller.sv
│  ├─ addr_generator.sv
│  ├─ dma_read_channel.sv
│  ├─ dma_write_channel.sv
│  └─ dma_arbiter.sv
│
├─ mem/                             # on-chip multi-bank scratchpad (maps to Memory Subsystem)
│  ├─ bram_if/                       # BRAM wrappers & multi-ported bank controllers
│  │  ├─ bram_bank_ctrl.sv
│  │  ├─ bram_sync_fifo.sv
│  │  └─ bram_bist.sv
│  ├─ activation_buffer.sv           # IFM banks + bank allocator
│  ├─ weight_buffer.sv               # persistent weight banks (MRF)
│  ├─ accum_buffer.sv                # PSUM banks / BRAM accumulators
│  ├─ bank_arbiter.sv                # dynamic port assignment policy
│  └─ prefetch_writeback.sv
│
├─ compute/                         # compute fabric orchestration (maps to core_array + engines)
│  ├─ compute_fabric_ctrl.sv         # top controller that selects engine modes
│  ├─ compute_modes/
│  │  ├─ systolic_mode.sv
│  │  ├─ mac_simd_mode.sv
│  │  └─ mixed_precision_mgr.sv
│  ├─ pe_array.sv                    # parameterized tile / array instantiation
│  ├─ interpe_link.sv
│  ├─ broadcast_unit.sv
│  └─ reduction_unit.sv
│
├─ pe/                              # processing element primitives (maps to PE folder in diagrams)
│  ├─ pe.sv
│  ├─ mac_core.sv
│  ├─ multiplier.sv
│  ├─ adder_tree.sv
│  ├─ local_rf.sv
│  └─ alu.sv
│
├─ engines/                         # high-level engine wrappers (Systolic, MAC) — README Figures 2/3
│  ├─ unified_engine.sv              # top-level engine broker (selects systolic / mac)
│  ├─ systolic_engine/
│  │  ├─ systolic_ctrl.sv
│  │  ├─ systolic_wavefront_fsm.sv
│  │  └─ systolic_pe_array.sv
│  └─ mac_engine/
│     ├─ mac_ctrl.sv
│     ├─ mac_lane_scheduler.sv
│     └─ mac_array_top.sv
│
├─ mfus/                            # multi-function units (activations, elementwise) - README Fig. MFUs
│  ├─ activation_unit.sv
│  ├─ elementwise_unit.sv
│  ├─ quantize_dequant.sv
│  └─ normalization_unit.sv
│
├─ sparsity/                        # sparsity engine / zero-skipping (maps to Fig. 5)
│  ├─ bitmask_generator.sv
│  ├─ packer_unit.sv
│  ├─ interlane_priority_encoder.sv
│  ├─ lane_arbiter.sv
│  └─ sparsity_if.sv                 # ready/valid interface & control hooks to MVU
│
├─ interconnect/                    # on-chip fabric / crossbars / AXI stream switches (NoC adapters)
│  ├─ axi_stream_switch.sv
│  ├─ axi4_adapter.sv
│  └─ flitizer_adapter.sv            # optional: packetize for RAD mapping
│
├─ debug/                           # perf counters, trace, error logging (README Fig. Debug)
│  ├─ perf_counters.sv
│  ├─ trace_buffer.sv
│  └─ error_logger.sv
│
└─ tb/                              # lightweight tests / smoke benches
   ├─ tb_pe_unit.sv
   ├─ tb_pe_array.sv
   ├─ tb_sparsity.sv
   └─ tb_one_tile_conv.sv
