Fitter report for wrap
Wed Nov 22 12:15:06 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Nov 22 12:15:06 2023       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; wrap                                        ;
; Top-level Entity Name           ; wrap                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 9,494 / 41,910 ( 23 % )                     ;
; Total registers                 ; 4814                                        ;
; Total pins                      ; 71 / 499 ( 14 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 8,192 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 8 / 112 ( 7 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.5%      ;
;     Processor 3            ;   5.3%      ;
;     Processor 4            ;   5.2%      ;
;     Processor 5            ;   4.9%      ;
;     Processor 6            ;   4.8%      ;
;     Processor 7            ;   4.8%      ;
;     Processor 8            ;   4.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                      ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                          ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                           ;                  ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[4]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[5]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[6]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[7]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[8]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[9]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[10]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[11]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[12]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[13]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[14]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[15]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[1]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[2]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[3]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[4]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[5]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[6]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[7]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[8]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[9]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[10]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[11]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[12]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[13]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[14]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[15]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[16]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[17]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[18]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[19]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[20]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[21]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[22]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[23]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[24]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[25]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[26]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[27]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[28]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[29]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[30]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[31]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[18]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[19]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[20]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[21]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[22]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[23]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[24]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[25]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[26]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[27]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[28]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[29]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[30]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[31]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][1]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][2]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][3]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][4]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][5]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][6]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][7]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][8]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][9]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][10]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][11]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][12]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][13]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][14]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][15]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[0]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[1]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[2]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[3]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[4]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[5]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[6]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[7]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[8]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[9]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[10]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[11]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[12]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[13]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[14]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|dataa_input_reg[15]                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; AY               ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_wire[0]                                    ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[1]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[2]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[3]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[4]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[5]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[6]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[7]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[8]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[9]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[10]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[11]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[12]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[13]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[14]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[15]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[16]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[17]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[18]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[19]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[20]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[21]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[22]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[23]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[24]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[25]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[26]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[27]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[28]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[29]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[30]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[31]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_extra0_reg[0]                              ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[1]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[3]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[4]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[5]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[6]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[8]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[9]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[10]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[11]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377                        ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]~_Duplicate_1 ; Q                ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; BY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[18]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[19]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[20]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[21]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[22]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[23]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[24]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[25]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[26]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[27]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[28]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[29]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[30]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[31]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36                         ; AX               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][1]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][2]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][3]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][4]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][5]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][6]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][7]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][8]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][9]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][10]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][11]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][12]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][13]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][14]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][15]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~mult_ll_pl[0][0]           ; RESULTA          ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8                          ; AY               ;                       ;
; Address_Gen:iAddress_Gen1|Radda1[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Radda1[1]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Radda1[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Radda1[2]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Radda2[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Radda2[1]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb1[3]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb1[3]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb1[7]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb1[7]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[1]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[2]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[3]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[3]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[4]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[4]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[5]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[5]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|Raddb2[7]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|Raddb2[7]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|TFadd1[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|TFadd1[1]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|TFadd1[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|TFadd1[2]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|TFadd1[6]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|TFadd1[6]~DUPLICATE                                                                                             ;                  ;                       ;
; Address_Gen:iAddress_Gen1|TFadd1r[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|TFadd1r[3]~DUPLICATE                                                                                            ;                  ;                       ;
; Address_Gen:iAddress_Gen1|TFadd1r[5]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|TFadd1r[5]~DUPLICATE                                                                                            ;                  ;                       ;
; Address_Gen:iAddress_Gen1|counter[2]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|counter[2]~DUPLICATE                                                                                            ;                  ;                       ;
; Address_Gen:iAddress_Gen1|k[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|k[2]~DUPLICATE                                                                                                  ;                  ;                       ;
; Address_Gen:iAddress_Gen1|k[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|k[4]~DUPLICATE                                                                                                  ;                  ;                       ;
; Address_Gen:iAddress_Gen1|k[6]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|k[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; Address_Gen:iAddress_Gen1|layer[0]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|layer[0]~DUPLICATE                                                                                              ;                  ;                       ;
; Address_Gen:iAddress_Gen1|layer[1]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen1|layer[1]~DUPLICATE                                                                                              ;                  ;                       ;
; RAM:iRAM1|DA1out[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA1out[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA1out[4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA1out[6]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[6]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA1out[9]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[9]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA1out[10]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[10]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DA1out[12]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[12]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DA1out[13]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA1out[13]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DA2out[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[3]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[3]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[5]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[6]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[6]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[7]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[8]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[8]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DA2out[11]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[11]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DA2out[13]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DA2out[13]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DB1out[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[3]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[3]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[5]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[7]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB1out[12]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB1out[12]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DB2out[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[2]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[7]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[8]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[8]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[9]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[9]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|DB2out[11]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[11]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DB2out[12]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[12]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|DB2out[13]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|DB2out[13]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[2][3]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[2][3]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[2][5]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[2][5]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[4][3]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[4][3]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[5][4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[5][4]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[6][9]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[6][9]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[8][2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[8][2]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[9][2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[9][2]~DUPLICATE                                                                                                             ;                  ;                       ;
; RAM:iRAM1|mem[15][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[15][2]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[18][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[18][2]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[18][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[18][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[19][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[19][3]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[21][11]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[21][11]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[21][15]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[21][15]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[22][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[22][0]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[24][14]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[24][14]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[25][15]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[25][15]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[26][6]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[26][6]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[26][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[26][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[30][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[30][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[33][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[33][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[36][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[36][0]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[36][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[36][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[39][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[39][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[41][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[41][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[42][4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[42][4]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[42][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[42][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[42][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[42][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[43][7]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[43][7]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[43][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[43][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[46][13]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[46][13]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[48][4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[48][4]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[49][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[49][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[52][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[52][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[54][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[54][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[55][9]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[55][9]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[57][10]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[57][10]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[58][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[58][3]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[58][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[58][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[60][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[60][0]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[63][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[63][3]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[63][10]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[63][10]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[64][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[64][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[65][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[65][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[65][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[65][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[68][10]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[68][10]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[70][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[70][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[71][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[71][1]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[71][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[71][3]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[72][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[72][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[73][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[73][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[74][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[74][0]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[75][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[75][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[78][4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[78][4]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[79][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[79][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[80][12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[80][12]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[81][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[81][1]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[83][11]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[83][11]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[85][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[85][1]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[86][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[86][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[86][11]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[86][11]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[87][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[87][0]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[89][15]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[89][15]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[90][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[90][2]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[90][8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[90][8]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[90][11]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[90][11]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[91][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[91][2]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[95][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[95][2]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[96][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[96][1]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[97][15]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[97][15]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[99][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[99][1]~DUPLICATE                                                                                                            ;                  ;                       ;
; RAM:iRAM1|mem[101][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[101][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[102][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[102][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[111][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[111][1]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[114][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[114][1]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[114][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[114][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[115][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[115][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[118][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[118][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[118][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[118][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[119][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[119][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[119][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[119][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[120][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[120][1]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[120][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[120][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[121][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[121][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[122][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[122][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[123][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[123][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[124][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[124][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[126][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[126][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[126][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[126][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[126][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[126][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[128][14]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[128][14]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[130][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[130][1]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[130][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[130][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[131][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[131][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[132][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[132][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[133][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[133][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[136][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[136][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[137][14]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[137][14]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[138][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[138][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[139][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[139][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[139][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[139][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[142][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[142][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[142][6]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[142][6]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[142][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[142][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[143][6]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[143][6]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[143][14]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[143][14]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[144][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[144][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[145][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[145][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[146][6]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[146][6]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[147][15]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[147][15]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[148][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[148][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[149][4]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[149][4]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[152][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[152][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[153][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[153][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[153][14]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[153][14]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[154][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[154][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[155][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[155][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[155][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[155][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[155][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[155][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[156][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[156][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[159][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[159][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[160][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[160][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[160][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[160][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[160][14]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[160][14]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[161][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[161][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[162][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[162][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[164][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[164][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[168][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[168][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[170][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[170][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[170][6]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[170][6]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[171][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[171][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[177][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[177][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[179][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[179][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[181][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[181][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[185][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[185][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[185][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[185][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[187][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[187][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[187][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[187][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[188][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[188][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[189][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[189][0]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[189][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[189][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[190][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[190][1]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[191][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[191][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[197][7]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[197][7]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[197][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[197][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[198][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[198][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[198][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[198][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[199][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[199][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[199][15]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[199][15]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[203][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[203][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[204][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[204][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[205][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[205][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[207][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[207][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[208][4]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[208][4]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[213][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[213][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[215][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[215][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[216][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[216][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[217][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[217][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[217][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[217][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[219][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[219][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[220][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[220][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[221][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[221][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[224][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[224][3]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[226][13]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[226][13]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[228][15]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[228][15]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[231][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[231][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[232][7]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[232][7]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[232][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[232][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[234][7]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[234][7]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[237][12]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[237][12]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[238][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[238][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[239][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[239][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[243][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[243][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[245][5]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[245][5]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[245][11]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[245][11]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[249][8]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[249][8]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[250][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[250][2]~DUPLICATE                                                                                                           ;                  ;                       ;
; RAM:iRAM1|mem[250][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[250][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[251][10]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[251][10]~DUPLICATE                                                                                                          ;                  ;                       ;
; RAM:iRAM1|mem[255][9]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAM:iRAM1|mem[255][9]~DUPLICATE                                                                                                           ;                  ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[0]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[0]~DUPLICATE                    ;                  ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[2]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[2]~DUPLICATE                    ;                  ;                       ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[7]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[7]~DUPLICATE                    ;                  ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[0]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[0]~DUPLICATE                    ;                  ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[1]~DUPLICATE                    ;                  ;                       ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[14]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[14]~DUPLICATE                   ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17547 ) ; 0.00 % ( 0 / 17547 )       ; 0.00 % ( 0 / 17547 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17547 ) ; 0.00 % ( 0 / 17547 )       ; 0.00 % ( 0 / 17547 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17547 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/doe/Downloads/WrapKyber/output_files/wrap.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9,494 / 41,910        ; 23 %  ;
; ALMs needed [=A-B+C]                                        ; 9,494                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10,064 / 41,910       ; 24 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,227                 ;       ;
;         [b] ALMs used for LUT logic                         ; 7,779                 ;       ;
;         [c] ALMs used for registers                         ; 58                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 698 / 41,910          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 41,910          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 22                    ;       ;
;         [c] Due to LAB input limits                         ; 106                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,621 / 4,191         ; 39 %  ;
;     -- Logic LABs                                           ; 1,621                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,588                ;       ;
;     -- 7 input functions                                    ; 9                     ;       ;
;     -- 6 input functions                                    ; 9,238                 ;       ;
;     -- 5 input functions                                    ; 195                   ;       ;
;     -- 4 input functions                                    ; 432                   ;       ;
;     -- <=3 input functions                                  ; 2,714                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 77                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,814                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,570 / 83,820        ; 5 %   ;
;         -- Secondary logic registers                        ; 244 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,573                 ;       ;
;         -- Routing optimization registers                   ; 241                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 71 / 499              ; 14 %  ;
;     -- Clock pins                                           ; 5 / 11                ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 8,192 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 8 / 112               ; 7 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 16.9% / 16.5% / 18.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 56.9% / 55.4% / 62.2% ;       ;
; Maximum fan-out                                             ; 4824                  ;       ;
; Highest non-global fan-out                                  ; 2178                  ;       ;
; Total fan-out                                               ; 81070                 ;       ;
; Average fan-out                                             ; 4.60                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9494 / 41910 ( 23 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9494                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10064 / 41910 ( 24 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2227                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 7779                   ; 0                              ;
;         [c] ALMs used for registers                         ; 58                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 698 / 41910 ( 2 % )    ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 128 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 22                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 106                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1621 / 4191 ( 39 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1621                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 12588                  ; 0                              ;
;     -- 7 input functions                                    ; 9                      ; 0                              ;
;     -- 6 input functions                                    ; 9238                   ; 0                              ;
;     -- 5 input functions                                    ; 195                    ; 0                              ;
;     -- 4 input functions                                    ; 432                    ; 0                              ;
;     -- <=3 input functions                                  ; 2714                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 77                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 4570 / 83820 ( 5 % )   ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 244 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 4573                   ; 0                              ;
;         -- Routing optimization registers                   ; 241                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 71                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 8192                   ; 0                              ;
; Total block memory implementation bits                      ; 20480                  ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 8 / 112 ( 7 % )        ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 81125                  ; 0                              ;
;     -- Registered Connections                               ; 26528                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 4                      ; 0                              ;
;     -- Output Ports                                         ; 67                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk   ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 4824                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mode  ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst   ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 203                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; start ; W24   ; 5A       ; 89           ; 15           ; 20           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; cal_done      ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[0]  ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[11] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[12] ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[13] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[14] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[15] ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[1]  ; AF14  ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[2]  ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[3]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[4]  ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[5]  ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[6]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[7]  ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[8]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[9]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[0]  ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[10] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[11] ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[12] ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[13] ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[14] ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[15] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[1]  ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[2]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[3]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[4]  ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[5]  ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[6]  ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[7]  ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[8]  ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[9]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[0]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[10] ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[11] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[12] ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[13] ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[14] ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[15] ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[1]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[2]  ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[3]  ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[4]  ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[5]  ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[6]  ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[7]  ; H15   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[8]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out3[9]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[0]  ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[10] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[11] ; AK6   ; 3B       ; 24           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[12] ; AE12  ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[13] ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[14] ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[15] ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[1]  ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[2]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[3]  ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[4]  ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[5]  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[6]  ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[7]  ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[8]  ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out4[9]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; done          ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; in_done       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 39 / 48 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 20 / 80 ( 25 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; data_out1[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; data_out3[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; data_out1[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; in_done                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; data_out3[14]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; data_out4[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; data_out2[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; data_out2[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; data_out2[8]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; data_out4[15]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; data_out3[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; done                            ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; data_out4[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; data_out4[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; data_out4[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; data_out1[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; data_out1[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; data_out3[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; data_out1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; data_out3[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; data_out2[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; data_out4[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; data_out4[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; data_out4[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; data_out2[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; data_out1[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; data_out4[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; data_out4[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; data_out3[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; data_out4[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; data_out1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; data_out1[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; data_out1[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; data_out3[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; data_out1[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; data_out2[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; data_out2[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; data_out2[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; data_out2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; cal_done                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; data_out2[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; data_out3[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; data_out1[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; data_out1[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; data_out3[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; data_out4[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; mode                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; data_out2[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; data_out2[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; data_out4[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; data_out3[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; data_out4[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; data_out4[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; data_out3[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; data_out1[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; data_out2[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; data_out3[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; data_out2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; data_out3[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; data_out1[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; data_out3[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; data_out2[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; data_out3[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; data_out1[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; data_out2[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; data_out3[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; data_out1[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; start                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; data_out4[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; data_out1[0]  ; Incomplete set of assignments ;
; data_out1[1]  ; Incomplete set of assignments ;
; data_out1[2]  ; Incomplete set of assignments ;
; data_out1[3]  ; Incomplete set of assignments ;
; data_out1[4]  ; Incomplete set of assignments ;
; data_out1[5]  ; Incomplete set of assignments ;
; data_out1[6]  ; Incomplete set of assignments ;
; data_out1[7]  ; Incomplete set of assignments ;
; data_out1[8]  ; Incomplete set of assignments ;
; data_out1[9]  ; Incomplete set of assignments ;
; data_out1[10] ; Incomplete set of assignments ;
; data_out1[11] ; Incomplete set of assignments ;
; data_out1[12] ; Incomplete set of assignments ;
; data_out1[13] ; Incomplete set of assignments ;
; data_out1[14] ; Incomplete set of assignments ;
; data_out1[15] ; Incomplete set of assignments ;
; data_out2[0]  ; Incomplete set of assignments ;
; data_out2[1]  ; Incomplete set of assignments ;
; data_out2[2]  ; Incomplete set of assignments ;
; data_out2[3]  ; Incomplete set of assignments ;
; data_out2[4]  ; Incomplete set of assignments ;
; data_out2[5]  ; Incomplete set of assignments ;
; data_out2[6]  ; Incomplete set of assignments ;
; data_out2[7]  ; Incomplete set of assignments ;
; data_out2[8]  ; Incomplete set of assignments ;
; data_out2[9]  ; Incomplete set of assignments ;
; data_out2[10] ; Incomplete set of assignments ;
; data_out2[11] ; Incomplete set of assignments ;
; data_out2[12] ; Incomplete set of assignments ;
; data_out2[13] ; Incomplete set of assignments ;
; data_out2[14] ; Incomplete set of assignments ;
; data_out2[15] ; Incomplete set of assignments ;
; data_out3[0]  ; Incomplete set of assignments ;
; data_out3[1]  ; Incomplete set of assignments ;
; data_out3[2]  ; Incomplete set of assignments ;
; data_out3[3]  ; Incomplete set of assignments ;
; data_out3[4]  ; Incomplete set of assignments ;
; data_out3[5]  ; Incomplete set of assignments ;
; data_out3[6]  ; Incomplete set of assignments ;
; data_out3[7]  ; Incomplete set of assignments ;
; data_out3[8]  ; Incomplete set of assignments ;
; data_out3[9]  ; Incomplete set of assignments ;
; data_out3[10] ; Incomplete set of assignments ;
; data_out3[11] ; Incomplete set of assignments ;
; data_out3[12] ; Incomplete set of assignments ;
; data_out3[13] ; Incomplete set of assignments ;
; data_out3[14] ; Incomplete set of assignments ;
; data_out3[15] ; Incomplete set of assignments ;
; data_out4[0]  ; Incomplete set of assignments ;
; data_out4[1]  ; Incomplete set of assignments ;
; data_out4[2]  ; Incomplete set of assignments ;
; data_out4[3]  ; Incomplete set of assignments ;
; data_out4[4]  ; Incomplete set of assignments ;
; data_out4[5]  ; Incomplete set of assignments ;
; data_out4[6]  ; Incomplete set of assignments ;
; data_out4[7]  ; Incomplete set of assignments ;
; data_out4[8]  ; Incomplete set of assignments ;
; data_out4[9]  ; Incomplete set of assignments ;
; data_out4[10] ; Incomplete set of assignments ;
; data_out4[11] ; Incomplete set of assignments ;
; data_out4[12] ; Incomplete set of assignments ;
; data_out4[13] ; Incomplete set of assignments ;
; data_out4[14] ; Incomplete set of assignments ;
; data_out4[15] ; Incomplete set of assignments ;
; in_done       ; Incomplete set of assignments ;
; cal_done      ; Incomplete set of assignments ;
; done          ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; start         ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; mode          ; Incomplete set of assignments ;
; data_out1[0]  ; Missing location assignment   ;
; data_out1[1]  ; Missing location assignment   ;
; data_out1[2]  ; Missing location assignment   ;
; data_out1[3]  ; Missing location assignment   ;
; data_out1[4]  ; Missing location assignment   ;
; data_out1[5]  ; Missing location assignment   ;
; data_out1[6]  ; Missing location assignment   ;
; data_out1[7]  ; Missing location assignment   ;
; data_out1[8]  ; Missing location assignment   ;
; data_out1[9]  ; Missing location assignment   ;
; data_out1[10] ; Missing location assignment   ;
; data_out1[11] ; Missing location assignment   ;
; data_out1[12] ; Missing location assignment   ;
; data_out1[13] ; Missing location assignment   ;
; data_out1[14] ; Missing location assignment   ;
; data_out1[15] ; Missing location assignment   ;
; data_out2[0]  ; Missing location assignment   ;
; data_out2[1]  ; Missing location assignment   ;
; data_out2[2]  ; Missing location assignment   ;
; data_out2[3]  ; Missing location assignment   ;
; data_out2[4]  ; Missing location assignment   ;
; data_out2[5]  ; Missing location assignment   ;
; data_out2[6]  ; Missing location assignment   ;
; data_out2[7]  ; Missing location assignment   ;
; data_out2[8]  ; Missing location assignment   ;
; data_out2[9]  ; Missing location assignment   ;
; data_out2[10] ; Missing location assignment   ;
; data_out2[11] ; Missing location assignment   ;
; data_out2[12] ; Missing location assignment   ;
; data_out2[13] ; Missing location assignment   ;
; data_out2[14] ; Missing location assignment   ;
; data_out2[15] ; Missing location assignment   ;
; data_out3[0]  ; Missing location assignment   ;
; data_out3[1]  ; Missing location assignment   ;
; data_out3[2]  ; Missing location assignment   ;
; data_out3[3]  ; Missing location assignment   ;
; data_out3[4]  ; Missing location assignment   ;
; data_out3[5]  ; Missing location assignment   ;
; data_out3[6]  ; Missing location assignment   ;
; data_out3[7]  ; Missing location assignment   ;
; data_out3[8]  ; Missing location assignment   ;
; data_out3[9]  ; Missing location assignment   ;
; data_out3[10] ; Missing location assignment   ;
; data_out3[11] ; Missing location assignment   ;
; data_out3[12] ; Missing location assignment   ;
; data_out3[13] ; Missing location assignment   ;
; data_out3[14] ; Missing location assignment   ;
; data_out3[15] ; Missing location assignment   ;
; data_out4[0]  ; Missing location assignment   ;
; data_out4[1]  ; Missing location assignment   ;
; data_out4[2]  ; Missing location assignment   ;
; data_out4[3]  ; Missing location assignment   ;
; data_out4[4]  ; Missing location assignment   ;
; data_out4[5]  ; Missing location assignment   ;
; data_out4[6]  ; Missing location assignment   ;
; data_out4[7]  ; Missing location assignment   ;
; data_out4[8]  ; Missing location assignment   ;
; data_out4[9]  ; Missing location assignment   ;
; data_out4[10] ; Missing location assignment   ;
; data_out4[11] ; Missing location assignment   ;
; data_out4[12] ; Missing location assignment   ;
; data_out4[13] ; Missing location assignment   ;
; data_out4[14] ; Missing location assignment   ;
; data_out4[15] ; Missing location assignment   ;
; in_done       ; Missing location assignment   ;
; cal_done      ; Missing location assignment   ;
; done          ; Missing location assignment   ;
; clk           ; Missing location assignment   ;
; start         ; Missing location assignment   ;
; rst           ; Missing location assignment   ;
; mode          ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                            ; Entity Name     ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |wrap                                     ; 9494.2 (99.9)        ; 10064.4 (98.3)                   ; 697.2 (0.3)                                       ; 127.0 (1.9)                      ; 0.0 (0.0)            ; 12588 (133)         ; 4814 (0)                  ; 0 (0)         ; 8192              ; 2     ; 8          ; 71   ; 0            ; |wrap                                                                                                          ; wrap            ; work         ;
;    |Address_Gen:iAddress_Gen1|            ; 298.5 (298.5)        ; 314.0 (314.0)                    ; 18.0 (18.0)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 489 (489)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|Address_Gen:iAddress_Gen1                                                                                ; Address_Gen     ; work         ;
;    |RAM:iRAM1|                            ; 8646.8 (8646.8)      ; 9190.4 (9190.4)                  ; 651.9 (651.9)                                     ; 108.2 (108.2)                    ; 0.0 (0.0)            ; 11282 (11282)       ; 4373 (4373)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM1                                                                                                ; RAM             ; work         ;
;    |ROM:iROM|                             ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|ROM:iROM                                                                                                 ; ROM             ; work         ;
;    |ROMIN1:iROMIN11|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN11                                                                                          ; ROMIN1          ; work         ;
;       |altsyncram:mem_ROMWRAP_rtl_0|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN11|altsyncram:mem_ROMWRAP_rtl_0                                                             ; altsyncram      ; work         ;
;          |altsyncram_iku1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN11|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_iku1:auto_generated                              ; altsyncram_iku1 ; work         ;
;    |ROMIN1:iROMIN12|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN12                                                                                          ; ROMIN1          ; work         ;
;       |altsyncram:mem_ROMWRAP_rtl_0|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN12|altsyncram:mem_ROMWRAP_rtl_0                                                             ; altsyncram      ; work         ;
;          |altsyncram_iku1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |wrap|ROMIN1:iROMIN12|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_iku1:auto_generated                              ; altsyncram_iku1 ; work         ;
;    |butterfly:ibutterfly1|                ; 146.5 (12.3)         ; 152.0 (12.2)                     ; 12.5 (0.0)                                        ; 7.0 (0.1)                        ; 0.0 (0.0)            ; 218 (30)            ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1                                                                                    ; butterfly       ; work         ;
;       |BKmodADD:iBKmodADD|                ; 49.0 (9.5)           ; 48.7 (8.0)                       ; 1.8 (0.0)                                         ; 2.2 (1.5)                        ; 0.0 (0.0)            ; 76 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD                                                                 ; BKmodADD        ; work         ;
;          |BlackCell:blockr1c3|            ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|BlackCell:blockr1c3                                             ; BlackCell       ; work         ;
;          |BlackCell:blockr2c11|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|BlackCell:blockr2c11                                            ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr2c3                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr3c7|             ; 5.9 (5.9)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr3c7                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr4c15|            ; 6.5 (6.5)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr4c15                                             ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr5c9                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c4|             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr6c4                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c8|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr6c8                                              ; GrayCell        ; work         ;
;          |pg16SUM:ipg16SUM1|              ; 8.5 (8.5)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|pg16SUM:ipg16SUM1                                               ; pg16SUM         ; work         ;
;          |xor16SUM:ixor16SUM_1|           ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|xor16SUM:ixor16SUM_1                                            ; xor16SUM        ; work         ;
;       |BKmodSUB:iBKmodSUB|                ; 52.2 (19.8)          ; 51.5 (17.5)                      ; 1.8 (0.0)                                         ; 2.6 (2.3)                        ; 0.0 (0.0)            ; 76 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB                                                                 ; BKmodSUB        ; work         ;
;          |BlackCell:blockr1c3|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|BlackCell:blockr1c3                                             ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr2c3                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr3c7|             ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr3c7                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr4c15|            ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr4c15                                             ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr5c9                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c4|             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr6c4                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c8|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr6c8                                              ; GrayCell        ; work         ;
;          |pg16SUB:ipg16SUB1|              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|pg16SUB:ipg16SUB1                                               ; pg16SUB         ; work         ;
;          |xor16SUB:ixor16SUB_1|           ; 10.1 (10.1)          ; 11.2 (11.2)                      ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|xor16SUB:ixor16SUB_1                                            ; xor16SUB        ; work         ;
;       |MULT3:iMULT31|                     ; 11.7 (0.0)           ; 20.8 (0.0)                       ; 9.8 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|MULT3:iMULT31                                                                      ; MULT3           ; work         ;
;          |lpm_mult:lpm_mult_component|    ; 11.7 (0.0)           ; 20.8 (0.0)                       ; 9.8 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component                                          ; lpm_mult        ; work         ;
;             |mult_5vo:auto_generated|     ; 11.7 (11.7)          ; 20.8 (20.8)                      ; 9.8 (9.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated                  ; mult_5vo        ; work         ;
;       |barrett:ibarrett|                  ; 19.5 (6.2)           ; 18.9 (5.5)                       ; 0.9 (0.0)                                         ; 1.5 (0.8)                        ; 0.0 (0.0)            ; 36 (22)             ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett                                                                   ; barrett         ; work         ;
;          |MULT6:iMULT62|                  ; 8.5 (0.0)            ; 9.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62                                                     ; MULT6           ; work         ;
;             |lpm_mult:lpm_mult_component| ; 8.5 (0.0)            ; 9.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component                         ; lpm_mult        ; work         ;
;                |mult_6vo:auto_generated|  ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated ; mult_6vo        ; work         ;
;          |MULT6:iMULT63|                  ; 4.8 (0.0)            ; 4.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63                                                     ; MULT6           ; work         ;
;             |lpm_mult:lpm_mult_component| ; 4.8 (0.0)            ; 4.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component                         ; lpm_mult        ; work         ;
;                |mult_6vo:auto_generated|  ; 4.8 (4.8)            ; 4.4 (4.4)                        ; 0.4 (0.4)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated ; mult_6vo        ; work         ;
;    |butterfly:ibutterfly2|                ; 150.0 (13.6)         ; 154.8 (13.5)                     ; 10.8 (0.0)                                        ; 6.0 (0.1)                        ; 0.0 (0.0)            ; 217 (29)            ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2                                                                                    ; butterfly       ; work         ;
;       |BKmodADD:iBKmodADD|                ; 49.6 (10.0)          ; 48.0 (8.0)                       ; 0.7 (0.0)                                         ; 2.3 (2.0)                        ; 0.0 (0.0)            ; 76 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD                                                                 ; BKmodADD        ; work         ;
;          |BlackCell:blockr1c3|            ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|BlackCell:blockr1c3                                             ; BlackCell       ; work         ;
;          |BlackCell:blockr2c11|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|BlackCell:blockr2c11                                            ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 2.6 (2.6)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr2c3                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr3c7|             ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr3c7                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr4c15|            ; 6.5 (6.5)            ; 7.5 (7.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr4c15                                             ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr5c9                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c4|             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr6c4                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c8|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr6c8                                              ; GrayCell        ; work         ;
;          |pg16SUM:ipg16SUM1|              ; 8.4 (8.4)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|pg16SUM:ipg16SUM1                                               ; pg16SUM         ; work         ;
;          |xor16SUM:ixor16SUM_1|           ; 9.5 (9.5)            ; 10.3 (10.3)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|xor16SUM:ixor16SUM_1                                            ; xor16SUM        ; work         ;
;       |BKmodSUB:iBKmodSUB|                ; 51.1 (17.7)          ; 54.4 (19.5)                      ; 4.6 (3.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 76 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB                                                                 ; BKmodSUB        ; work         ;
;          |BlackCell:blockr1c3|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|BlackCell:blockr1c3                                             ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 1.7 (1.7)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr2c3                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr3c7|             ; 6.3 (6.3)            ; 7.0 (7.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr3c7                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr4c15|            ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr4c15                                             ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr5c9                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c4|             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr6c4                                              ; GrayCell        ; work         ;
;          |GrayCell:blockr6c8|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr6c8                                              ; GrayCell        ; work         ;
;          |pg16SUB:ipg16SUB1|              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|pg16SUB:ipg16SUB1                                               ; pg16SUB         ; work         ;
;          |xor16SUB:ixor16SUB_1|           ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|xor16SUB:ixor16SUB_1                                            ; xor16SUB        ; work         ;
;       |MULT3:iMULT31|                     ; 15.7 (0.0)           ; 20.1 (0.0)                       ; 5.3 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|MULT3:iMULT31                                                                      ; MULT3           ; work         ;
;          |lpm_mult:lpm_mult_component|    ; 15.7 (0.0)           ; 20.1 (0.0)                       ; 5.3 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component                                          ; lpm_mult        ; work         ;
;             |mult_5vo:auto_generated|     ; 15.7 (15.7)          ; 20.1 (20.1)                      ; 5.3 (5.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated                  ; mult_5vo        ; work         ;
;       |barrett:ibarrett|                  ; 19.5 (6.2)           ; 18.8 (5.5)                       ; 0.8 (0.0)                                         ; 1.5 (0.8)                        ; 0.0 (0.0)            ; 36 (22)             ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett                                                                   ; barrett         ; work         ;
;          |MULT6:iMULT62|                  ; 8.1 (0.0)            ; 8.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62                                                     ; MULT6           ; work         ;
;             |lpm_mult:lpm_mult_component| ; 8.1 (0.0)            ; 8.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component                         ; lpm_mult        ; work         ;
;                |mult_6vo:auto_generated|  ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated ; mult_6vo        ; work         ;
;          |MULT6:iMULT63|                  ; 4.8 (0.0)            ; 5.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63                                                     ; MULT6           ; work         ;
;             |lpm_mult:lpm_mult_component| ; 4.8 (0.0)            ; 5.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component                         ; lpm_mult        ; work         ;
;                |mult_6vo:auto_generated|  ; 4.8 (4.8)            ; 5.2 (5.2)                        ; 1.2 (1.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated ; mult_6vo        ; work         ;
;    |control:icontrol|                     ; 122.4 (122.4)        ; 124.8 (124.8)                    ; 3.8 (3.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 213 (213)           ; 151 (151)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|control:icontrol                                                                                         ; control         ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; data_out1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out3[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out4[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_done       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cal_done      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; done          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mode          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; clk                                                   ;                   ;         ;
; start                                                 ;                   ;         ;
;      - control:icontrol|in_done~0                     ; 0                 ; 0       ;
;      - control:icontrol|done~8                        ; 0                 ; 0       ;
;      - control:icontrol|wen~1                         ; 0                 ; 0       ;
;      - control:icontrol|wen~2                         ; 0                 ; 0       ;
;      - control:icontrol|wen~3                         ; 0                 ; 0       ;
;      - control:icontrol|mode_out[1]~1                 ; 0                 ; 0       ;
;      - control:icontrol|counter1[15]~0                ; 0                 ; 0       ;
;      - control:icontrol|counter4[16]~0                ; 0                 ; 0       ;
;      - control:icontrol|newloop~1                     ; 0                 ; 0       ;
;      - control:icontrol|counter3[15]~1                ; 0                 ; 0       ;
;      - control:icontrol|counter6[13]~1                ; 0                 ; 0       ;
;      - control:icontrol|counter5[0]~3                 ; 0                 ; 0       ;
;      - control:icontrol|counter2[6]~0                 ; 0                 ; 0       ;
;      - control:icontrol|cal_done~2                    ; 0                 ; 0       ;
; rst                                                   ;                   ;         ;
;      - control:icontrol|counter1[15]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[16]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[10]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[14]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[13]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[12]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[11]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[9]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[8]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[7]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[6]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[5]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[4]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[3]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[2]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[0]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[1]                   ; 1                 ; 0       ;
;      - control:icontrol|counter1[18]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[17]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[31]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[30]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[29]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[28]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[27]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[26]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[25]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[24]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[23]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[22]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[21]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[20]                  ; 1                 ; 0       ;
;      - control:icontrol|counter1[19]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[16]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[17]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[18]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[19]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[20]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[21]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[22]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[23]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[24]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[25]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[26]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[27]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[31]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[28]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[29]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[30]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[2]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[14]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[0]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[1]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[3]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[4]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[5]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[6]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[7]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[9]                   ; 1                 ; 0       ;
;      - control:icontrol|counter4[10]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[11]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[12]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[13]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[15]                  ; 1                 ; 0       ;
;      - control:icontrol|counter4[8]                   ; 1                 ; 0       ;
;      - control:icontrol|in_done                       ; 1                 ; 0       ;
;      - control:icontrol|done                          ; 1                 ; 0       ;
;      - control:icontrol|newloop                       ; 1                 ; 0       ;
;      - control:icontrol|wen                           ; 1                 ; 0       ;
;      - control:icontrol|counter2[6]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[7]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[5]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[4]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[3]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[2]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[1]                   ; 1                 ; 0       ;
;      - control:icontrol|counter2[0]                   ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[7]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[6]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[5]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[4]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[3]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[2]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[1]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[0]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[1]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[0]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[2]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[3]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[4]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[5]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[6]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[7]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[7]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[0]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[1]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[2]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[3]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[4]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[6]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter_clk[5]       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[0]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[1]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[2]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[3]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[4]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[5]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[6]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter2[7]          ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[0]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[1]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[2]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[3]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[4]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[5]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[6]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[0]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[1]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[2]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[3]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[4]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[5]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[6]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[7]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[2]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[0]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[1]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[3]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[4]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[5]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[6]           ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[1]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[7]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[6]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[5]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[4]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[3]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[2]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|count[0]             ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|ctr_sig              ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[7]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[6]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[5]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[4]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[3]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[1]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[7]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[6]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[5]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[4]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[2]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[7]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[6]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[5]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[4]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[7]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[6]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[5]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[3]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[2]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[1]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[0]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[4]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[3]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[2]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[1]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[0]                 ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[0]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[2]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[3]            ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[1]            ; 1                 ; 0       ;
;      - control:icontrol|mode_out[1]~1                 ; 1                 ; 0       ;
;      - control:icontrol|counter1[15]~0                ; 1                 ; 0       ;
;      - control:icontrol|counter4[16]~0                ; 1                 ; 0       ;
;      - control:icontrol|counter3[15]~0                ; 1                 ; 0       ;
;      - control:icontrol|counter3[15]~1                ; 1                 ; 0       ;
;      - control:icontrol|counter6[13]~0                ; 1                 ; 0       ;
;      - control:icontrol|counter6[13]~1                ; 1                 ; 0       ;
;      - control:icontrol|counter5[0]~2                 ; 1                 ; 0       ;
;      - control:icontrol|counter5[0]~3                 ; 1                 ; 0       ;
;      - control:icontrol|counter2[6]~0                 ; 1                 ; 0       ;
;      - control:icontrol|cal_done~2                    ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[1]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda1[2]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Radda2[1]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[7]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[1]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[2]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[3]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[4]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[5]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb2[7]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|counter[2]~DUPLICATE ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[1]~DUPLICATE   ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|layer[0]~DUPLICATE   ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[6]~DUPLICATE       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[4]~DUPLICATE       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|k[2]~DUPLICATE       ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[2]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[1]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1[6]~DUPLICATE  ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[5]~DUPLICATE ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|TFadd1r[3]~DUPLICATE ; 1                 ; 0       ;
;      - Address_Gen:iAddress_Gen1|Raddb1[3]~DUPLICATE  ; 1                 ; 0       ;
; mode                                                  ;                   ;         ;
;      - control:icontrol|mode_out~0                    ; 1                 ; 0       ;
+-------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+--------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Address_Gen:iAddress_Gen1|Radda1[0]~0      ; LABCELL_X70_Y29_N51  ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Radda1[0]~3      ; LABCELL_X66_Y30_N57  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Radda2[0]~4      ; MLABCELL_X78_Y27_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Radda2[1]~12     ; LABCELL_X66_Y30_N12  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Radda2[2]~24     ; LABCELL_X66_Y30_N9   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Radda2[4]~48     ; LABCELL_X66_Y30_N54  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Raddb1[4]~8      ; LABCELL_X66_Y30_N24  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|Raddb2~4         ; LABCELL_X66_Y30_N18  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|TFadd1[0]~3      ; LABCELL_X81_Y27_N24  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|TFadd1[7]~1      ; LABCELL_X79_Y27_N3   ; 10      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|TFadd1r[2]~9     ; LABCELL_X80_Y25_N12  ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|TFadd1r[7]~21    ; LABCELL_X75_Y27_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|count[1]~15      ; MLABCELL_X78_Y25_N18 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|count[1]~17      ; LABCELL_X66_Y30_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|counter[7]~0     ; LABCELL_X75_Y27_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|counter_clk[7]~0 ; MLABCELL_X78_Y27_N15 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|counter_clk[7]~1 ; MLABCELL_X78_Y27_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|k[6]~21          ; LABCELL_X77_Y26_N18  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|k~41             ; LABCELL_X77_Y25_N27  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|layer[1]~0       ; LABCELL_X75_Y29_N12  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen1|layer[1]~1       ; LABCELL_X75_Y29_N27  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[0][0]~907                    ; LABCELL_X50_Y18_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[100][0]~713                  ; LABCELL_X45_Y17_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[101][0]~717                  ; LABCELL_X53_Y32_N36  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[102][0]~745                  ; LABCELL_X60_Y17_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[103][0]~749                  ; LABCELL_X64_Y27_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[104][0]~657                  ; LABCELL_X64_Y27_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[105][0]~661                  ; LABCELL_X51_Y34_N45  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[106][0]~689                  ; LABCELL_X56_Y25_N27  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[107][0]~693                  ; LABCELL_X66_Y28_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[108][0]~721                  ; LABCELL_X53_Y34_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[109][0]~725                  ; LABCELL_X51_Y28_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[10][0]~947                   ; LABCELL_X53_Y31_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[110][0]~753                  ; LABCELL_X60_Y34_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[111][0]~757                  ; LABCELL_X51_Y25_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[112][0]~665                  ; LABCELL_X61_Y28_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[113][0]~669                  ; LABCELL_X62_Y27_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[114][0]~697                  ; LABCELL_X51_Y20_N42  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[115][0]~701                  ; LABCELL_X67_Y28_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[116][0]~729                  ; LABCELL_X50_Y18_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[117][0]~733                  ; LABCELL_X48_Y29_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[118][0]~761                  ; LABCELL_X64_Y28_N24  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[119][0]~765                  ; LABCELL_X66_Y27_N24  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[11][0]~951                   ; LABCELL_X50_Y15_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[120][0]~673                  ; LABCELL_X48_Y28_N6   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[121][0]~677                  ; LABCELL_X50_Y29_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[122][0]~705                  ; MLABCELL_X59_Y30_N24 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[123][0]~709                  ; MLABCELL_X59_Y34_N54 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[124][0]~737                  ; LABCELL_X50_Y15_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[125][0]~741                  ; LABCELL_X50_Y17_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[126][0]~769                  ; LABCELL_X53_Y32_N6   ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[127][0]~773                  ; MLABCELL_X52_Y27_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[128][0]~5                    ; LABCELL_X50_Y18_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[129][0]~9                    ; LABCELL_X64_Y26_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[12][0]~955                   ; LABCELL_X57_Y33_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[130][0]~135                  ; MLABCELL_X59_Y31_N30 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[131][0]~139                  ; MLABCELL_X47_Y29_N42 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[132][0]~263                  ; LABCELL_X60_Y32_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[133][0]~267                  ; LABCELL_X51_Y29_N33  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[134][0]~391                  ; LABCELL_X75_Y19_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[135][0]~395                  ; LABCELL_X75_Y19_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[136][0]~39                   ; LABCELL_X50_Y27_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[137][0]~43                   ; LABCELL_X51_Y28_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[138][0]~167                  ; LABCELL_X53_Y31_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[139][0]~171                  ; LABCELL_X50_Y15_N48  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[13][0]~959                   ; MLABCELL_X52_Y31_N30 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[140][0]~295                  ; LABCELL_X57_Y33_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[141][0]~299                  ; MLABCELL_X52_Y31_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[142][0]~423                  ; MLABCELL_X52_Y19_N48 ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[143][0]~427                  ; MLABCELL_X59_Y29_N42 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[144][0]~71                   ; MLABCELL_X52_Y28_N12 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[145][0]~75                   ; MLABCELL_X47_Y28_N42 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[146][0]~199                  ; LABCELL_X51_Y18_N36  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[147][0]~203                  ; MLABCELL_X52_Y27_N12 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[148][0]~327                  ; LABCELL_X48_Y21_N36  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[149][0]~331                  ; LABCELL_X64_Y31_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[14][0]~963                   ; MLABCELL_X52_Y19_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[150][0]~455                  ; LABCELL_X56_Y30_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[151][0]~459                  ; LABCELL_X64_Y33_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[152][0]~103                  ; LABCELL_X51_Y29_N45  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[153][0]~107                  ; LABCELL_X50_Y29_N0   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[154][0]~231                  ; LABCELL_X60_Y32_N3   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[155][0]~235                  ; LABCELL_X64_Y33_N54  ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[156][0]~359                  ; LABCELL_X56_Y19_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[157][0]~363                  ; LABCELL_X50_Y27_N9   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[158][0]~487                  ; LABCELL_X51_Y25_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[159][0]~491                  ; LABCELL_X60_Y17_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[15][0]~967                   ; LABCELL_X60_Y29_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[160][0]~13                   ; LABCELL_X63_Y27_N30  ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[161][0]~17                   ; LABCELL_X62_Y27_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[162][0]~143                  ; MLABCELL_X47_Y29_N18 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[163][0]~147                  ; LABCELL_X53_Y15_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[164][0]~271                  ; LABCELL_X45_Y17_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[165][0]~275                  ; LABCELL_X53_Y32_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[166][0]~399                  ; LABCELL_X60_Y17_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[167][0]~403                  ; LABCELL_X64_Y27_N3   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[168][0]~47                   ; LABCELL_X64_Y27_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[169][0]~51                   ; LABCELL_X51_Y34_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[16][0]~971                   ; MLABCELL_X52_Y28_N42 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[170][0]~175                  ; LABCELL_X50_Y25_N30  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[171][0]~179                  ; LABCELL_X66_Y28_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[172][0]~303                  ; LABCELL_X53_Y34_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[173][0]~307                  ; LABCELL_X51_Y28_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[174][0]~431                  ; LABCELL_X55_Y34_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[175][0]~435                  ; LABCELL_X51_Y25_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[176][0]~79                   ; LABCELL_X61_Y28_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[177][0]~83                   ; MLABCELL_X65_Y26_N12 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[178][0]~207                  ; LABCELL_X51_Y22_N21  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[179][0]~211                  ; LABCELL_X67_Y28_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[17][0]~975                   ; MLABCELL_X47_Y28_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[180][0]~335                  ; LABCELL_X50_Y18_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[181][0]~339                  ; LABCELL_X48_Y29_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[182][0]~463                  ; LABCELL_X56_Y27_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[183][0]~467                  ; LABCELL_X66_Y27_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[184][0]~111                  ; LABCELL_X48_Y28_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[185][0]~115                  ; MLABCELL_X52_Y29_N54 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[186][0]~239                  ; LABCELL_X56_Y30_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[187][0]~243                  ; MLABCELL_X59_Y34_N0  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[188][0]~367                  ; LABCELL_X50_Y15_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[189][0]~371                  ; LABCELL_X50_Y15_N27  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[18][0]~979                   ; LABCELL_X51_Y18_N42  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[190][0]~495                  ; LABCELL_X53_Y32_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[191][0]~499                  ; MLABCELL_X52_Y27_N36 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[192][0]~23                   ; LABCELL_X50_Y18_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[193][0]~27                   ; LABCELL_X64_Y26_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[194][0]~151                  ; LABCELL_X56_Y30_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[195][0]~155                  ; MLABCELL_X47_Y29_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[196][0]~279                  ; LABCELL_X63_Y32_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[197][0]~283                  ; MLABCELL_X52_Y29_N0  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[198][0]~407                  ; LABCELL_X67_Y31_N39  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[199][0]~411                  ; LABCELL_X64_Y19_N36  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[19][0]~983                   ; MLABCELL_X52_Y27_N42 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[1][0]~911                    ; LABCELL_X64_Y26_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[200][0]~55                   ; LABCELL_X50_Y27_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[201][0]~59                   ; LABCELL_X51_Y28_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[202][0]~183                  ; LABCELL_X53_Y31_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[203][0]~187                  ; LABCELL_X48_Y15_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[204][0]~311                  ; LABCELL_X61_Y33_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[205][0]~315                  ; MLABCELL_X52_Y31_N54 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[206][0]~439                  ; MLABCELL_X52_Y19_N9  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[207][0]~443                  ; LABCELL_X60_Y29_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[208][0]~87                   ; MLABCELL_X52_Y28_N36 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[209][0]~91                   ; MLABCELL_X47_Y28_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[20][0]~987                   ; LABCELL_X48_Y21_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[210][0]~215                  ; LABCELL_X51_Y18_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[211][0]~219                  ; LABCELL_X55_Y27_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[212][0]~343                  ; LABCELL_X48_Y21_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[213][0]~347                  ; LABCELL_X64_Y31_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[214][0]~471                  ; LABCELL_X61_Y33_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[215][0]~475                  ; LABCELL_X64_Y33_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[216][0]~119                  ; LABCELL_X51_Y29_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[217][0]~123                  ; LABCELL_X50_Y29_N12  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[218][0]~247                  ; LABCELL_X61_Y32_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[219][0]~251                  ; LABCELL_X64_Y33_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[21][0]~991                   ; LABCELL_X61_Y33_N54  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[220][0]~375                  ; MLABCELL_X52_Y19_N0  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[221][0]~379                  ; LABCELL_X45_Y27_N21  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[222][0]~503                  ; LABCELL_X51_Y25_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[223][0]~507                  ; LABCELL_X50_Y17_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[224][0]~31                   ; LABCELL_X63_Y27_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[225][0]~35                   ; LABCELL_X62_Y27_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[226][0]~159                  ; MLABCELL_X47_Y29_N54 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[227][0]~163                  ; MLABCELL_X52_Y15_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[228][0]~287                  ; LABCELL_X45_Y17_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[229][0]~291                  ; LABCELL_X51_Y32_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[22][0]~995                   ; LABCELL_X61_Y33_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[230][0]~415                  ; LABCELL_X60_Y17_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[231][0]~419                  ; LABCELL_X56_Y30_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[232][0]~63                   ; LABCELL_X64_Y27_N12  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[233][0]~67                   ; LABCELL_X51_Y34_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[234][0]~191                  ; LABCELL_X63_Y24_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[235][0]~195                  ; LABCELL_X66_Y28_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[236][0]~319                  ; MLABCELL_X52_Y26_N33 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[237][0]~323                  ; LABCELL_X51_Y29_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[238][0]~447                  ; LABCELL_X55_Y34_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[239][0]~451                  ; LABCELL_X51_Y25_N36  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[23][0]~999                   ; MLABCELL_X65_Y33_N48 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[240][0]~95                   ; LABCELL_X61_Y28_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[241][0]~99                   ; MLABCELL_X65_Y26_N42 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[242][0]~223                  ; LABCELL_X51_Y20_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[243][0]~227                  ; LABCELL_X67_Y28_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[244][0]~351                  ; LABCELL_X50_Y18_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[245][0]~355                  ; LABCELL_X48_Y29_N12  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[246][0]~479                  ; LABCELL_X64_Y28_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[247][0]~483                  ; LABCELL_X66_Y27_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[248][0]~127                  ; LABCELL_X48_Y28_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[249][0]~131                  ; MLABCELL_X52_Y29_N36 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[24][0]~1003                  ; LABCELL_X51_Y29_N18  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[250][0]~255                  ; MLABCELL_X59_Y33_N6  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[251][0]~259                  ; LABCELL_X61_Y33_N15  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[252][0]~383                  ; LABCELL_X50_Y15_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[253][0]~387                  ; LABCELL_X50_Y15_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[254][0]~511                  ; LABCELL_X53_Y32_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[255][0]~515                  ; LABCELL_X55_Y27_N39  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[25][0]~1007                  ; LABCELL_X51_Y30_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[26][0]~1011                  ; LABCELL_X61_Y32_N9   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[27][0]~1015                  ; MLABCELL_X65_Y33_N15 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[28][0]~1019                  ; MLABCELL_X52_Y19_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[29][0]~1023                  ; LABCELL_X45_Y27_N57  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[2][0]~915                    ; MLABCELL_X59_Y31_N6  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[30][0]~1027                  ; LABCELL_X50_Y27_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[31][0]~1031                  ; LABCELL_X50_Y17_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[32][0]~779                   ; LABCELL_X63_Y27_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[33][0]~783                   ; LABCELL_X62_Y27_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[34][0]~787                   ; MLABCELL_X47_Y29_N36 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[35][0]~791                   ; LABCELL_X51_Y15_N36  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[36][0]~795                   ; LABCELL_X45_Y17_N36  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[37][0]~799                   ; LABCELL_X53_Y32_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[38][0]~803                   ; LABCELL_X60_Y17_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[39][0]~807                   ; LABCELL_X64_Y27_N18  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[3][0]~919                    ; MLABCELL_X47_Y29_N6  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[40][0]~811                   ; LABCELL_X61_Y27_N12  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[41][0]~815                   ; LABCELL_X51_Y34_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[42][0]~819                   ; LABCELL_X50_Y25_N6   ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[43][0]~823                   ; LABCELL_X66_Y28_N6   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[44][0]~827                   ; LABCELL_X50_Y25_N0   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[45][0]~831                   ; LABCELL_X51_Y28_N48  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[46][0]~835                   ; LABCELL_X55_Y34_N18  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[47][0]~839                   ; LABCELL_X51_Y25_N6   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[48][0]~843                   ; LABCELL_X60_Y28_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[49][0]~847                   ; MLABCELL_X65_Y26_N54 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[4][0]~923                    ; LABCELL_X60_Y32_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[50][0]~851                   ; LABCELL_X51_Y22_N24  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[51][0]~855                   ; LABCELL_X67_Y32_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[52][0]~859                   ; LABCELL_X50_Y18_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[53][0]~863                   ; LABCELL_X48_Y29_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[54][0]~867                   ; LABCELL_X64_Y28_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[55][0]~871                   ; LABCELL_X70_Y31_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[56][0]~875                   ; LABCELL_X48_Y28_N42  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[57][0]~879                   ; LABCELL_X50_Y27_N18  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[58][0]~883                   ; MLABCELL_X59_Y33_N30 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[59][0]~887                   ; MLABCELL_X59_Y34_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[5][0]~927                    ; LABCELL_X57_Y29_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[60][0]~891                   ; LABCELL_X50_Y15_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[61][0]~895                   ; LABCELL_X50_Y22_N39  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[62][0]~899                   ; LABCELL_X53_Y32_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[63][0]~903                   ; LABCELL_X50_Y28_N27  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[64][0]~521                   ; LABCELL_X50_Y18_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[65][0]~525                   ; LABCELL_X64_Y26_N6   ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[66][0]~553                   ; LABCELL_X51_Y20_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[67][0]~557                   ; MLABCELL_X47_Y29_N0  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[68][0]~585                   ; LABCELL_X60_Y32_N51  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[69][0]~589                   ; MLABCELL_X52_Y29_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[6][0]~931                    ; LABCELL_X67_Y31_N42  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[70][0]~617                   ; LABCELL_X67_Y31_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[71][0]~621                   ; LABCELL_X68_Y20_N51  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[72][0]~529                   ; LABCELL_X50_Y27_N0   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[73][0]~533                   ; LABCELL_X51_Y28_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[74][0]~561                   ; LABCELL_X53_Y31_N24  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[75][0]~565                   ; LABCELL_X51_Y15_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[76][0]~593                   ; LABCELL_X57_Y33_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[77][0]~597                   ; MLABCELL_X52_Y31_N6  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[78][0]~625                   ; MLABCELL_X52_Y19_N42 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[79][0]~629                   ; LABCELL_X60_Y29_N39  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[7][0]~935                    ; LABCELL_X64_Y19_N33  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[80][0]~537                   ; MLABCELL_X52_Y28_N30 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[81][0]~541                   ; MLABCELL_X47_Y28_N12 ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[82][0]~569                   ; LABCELL_X51_Y18_N30  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[83][0]~573                   ; MLABCELL_X52_Y27_N6  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[84][0]~601                   ; LABCELL_X48_Y21_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[85][0]~605                   ; LABCELL_X53_Y31_N6   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[86][0]~633                   ; MLABCELL_X59_Y34_N51 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[87][0]~637                   ; LABCELL_X64_Y33_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[88][0]~545                   ; LABCELL_X51_Y29_N54  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[89][0]~549                   ; LABCELL_X50_Y29_N18  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[8][0]~939                    ; LABCELL_X50_Y27_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[90][0]~577                   ; LABCELL_X61_Y32_N54  ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[91][0]~581                   ; LABCELL_X64_Y33_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[92][0]~609                   ; MLABCELL_X52_Y19_N24 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[93][0]~613                   ; LABCELL_X45_Y27_N3   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[94][0]~641                   ; LABCELL_X51_Y25_N18  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[95][0]~645                   ; LABCELL_X50_Y17_N12  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[96][0]~649                   ; LABCELL_X63_Y27_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[97][0]~653                   ; LABCELL_X62_Y27_N48  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[98][0]~681                   ; MLABCELL_X47_Y29_N30 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[99][0]~685                   ; LABCELL_X53_Y15_N9   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RAM:iRAM1|mem[9][0]~943                    ; LABCELL_X51_Y28_N54  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; butterfly:ibutterfly1|Equal1~0             ; MLABCELL_X39_Y8_N3   ; 141     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; clk                                        ; PIN_AB27             ; 4824    ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; control:icontrol|counter1[15]~0            ; LABCELL_X81_Y23_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter2[6]~0             ; LABCELL_X81_Y23_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter3[15]~0            ; MLABCELL_X87_Y23_N45 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter3[15]~1            ; LABCELL_X81_Y23_N3   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter4[16]~0            ; MLABCELL_X82_Y23_N15 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter5[0]~2             ; MLABCELL_X82_Y23_N24 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter5[0]~3             ; MLABCELL_X82_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter6[13]~0            ; LABCELL_X81_Y23_N0   ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter6[13]~1            ; MLABCELL_X82_Y23_N21 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|mode_out[1]               ; FF_X39_Y8_N59        ; 136     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|mode_out[1]~1             ; LABCELL_X81_Y23_N57  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|newloop                   ; FF_X82_Y23_N14       ; 88      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; control:icontrol|wen                       ; FF_X82_Y23_N44       ; 356     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst                                        ; PIN_AF30             ; 203     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AB27 ; 4824    ; Global Clock         ; GCLK8            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; Address_Gen:iAddress_Gen1|Radda1[0] ; 2178    ;
+-------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                   ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ROMIN1:iROMIN11|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_iku1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; db/wrap.ram0_ROMIN1_b6a3edc1.hdl.mif ; M10K_X38_Y12_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; ROMIN1:iROMIN12|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_iku1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; db/wrap.ram0_ROMIN1_b6a3edc1.hdl.mif ; M10K_X41_Y10_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+----------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 6           ;
; Sum of two 18x18                  ; 2           ;
; Total number of DSP blocks        ; 8           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 2           ;
; Fixed Point Unsigned Multiplier   ; 6           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                               ; Mode                  ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|Mult0~mac                  ; Two Independent 18x18 ; DSP_X54_Y6_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8   ; Two Independent 18x18 ; DSP_X32_Y8_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|Mult0~mac                  ; Two Independent 18x18 ; DSP_X54_Y8_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~8   ; Two Independent 18x18 ; DSP_X32_Y6_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36  ; Sum of two 18x18      ; DSP_X32_Y2_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377 ; Two Independent 18x18 ; DSP_X32_Y4_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~36  ; Sum of two 18x18      ; DSP_X54_Y2_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~377 ; Two Independent 18x18 ; DSP_X54_Y4_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 37,858 / 289,320 ( 13 % ) ;
; C12 interconnects                           ; 2,757 / 13,420 ( 21 % )   ;
; C2 interconnects                            ; 15,079 / 119,108 ( 13 % ) ;
; C4 interconnects                            ; 10,449 / 56,300 ( 19 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,130 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,343 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 3,170 / 12,676 ( 25 % )   ;
; R14/C12 interconnect drivers                ; 5,287 / 20,720 ( 26 % )   ;
; R3 interconnects                            ; 18,417 / 130,992 ( 14 % ) ;
; R6 interconnects                            ; 37,867 / 266,960 ( 14 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 67           ; 0            ; 0            ; 0            ; 0            ; 0            ; 67           ; 0            ; 0            ; 0            ; 0            ; 67           ; 0            ; 71        ; 71        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 4            ; 71           ; 71           ; 71           ; 71           ; 71           ; 4            ; 71           ; 71           ; 71           ; 71           ; 4            ; 71           ; 0         ; 0         ; 71           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; data_out1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out3[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out4[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; in_done            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; cal_done           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mode               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 11.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                ; Destination Register                                                                                                           ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Address_Gen:iAddress_Gen1|TFadd1r[0]                                                                                           ; Address_Gen:iAddress_Gen1|TFadd1r[0]                                                                                           ; 0.319             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[18]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[18]   ; 0.317             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[22]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[22]   ; 0.317             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[26]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[26]   ; 0.317             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[28]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[28]   ; 0.317             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[31]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~244             ; 0.317             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[19]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[19]   ; 0.307             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[23]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[23]   ; 0.307             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[25]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[25]   ; 0.307             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[27]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[27]   ; 0.307             ;
; Address_Gen:iAddress_Gen1|k[5]                                                                                                 ; Address_Gen:iAddress_Gen1|k[5]                                                                                                 ; 0.301             ;
; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.275             ;
; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.275             ;
; Address_Gen:iAddress_Gen1|k[3]                                                                                                 ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.275             ;
; Address_Gen:iAddress_Gen1|k[6]                                                                                                 ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.275             ;
; Address_Gen:iAddress_Gen1|k[2]                                                                                                 ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|k[0]                                                                                                 ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|k[1]                                                                                                 ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[7]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[6]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[5]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[4]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[2]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[1]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[0]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|count[3]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[7]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[5]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[4]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[3]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[6]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[0]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[1]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|counter[2]                                                                                           ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[6]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[5]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[4]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[3]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[1]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[0]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[2]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; Address_Gen:iAddress_Gen1|layer[7]                                                                                             ; Address_Gen:iAddress_Gen1|k[4]                                                                                                 ; 0.243             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[16]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[16]   ; 0.231             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[25]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[25]   ; 0.224             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[31]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|Mult0~245             ; 0.224             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[17]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[17]   ; 0.204             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[0]                   ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[0]    ; 0.201             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[13]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[13]   ; 0.194             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[2]                   ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[2]    ; 0.194             ;
; control:icontrol|mode_out[1]                                                                                                   ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.171             ;
; control:icontrol|mode_out[0]                                                                                                   ; Address_Gen:iAddress_Gen1|k[7]                                                                                                 ; 0.171             ;
; RAM:iRAM1|DB1out[5]                                                                                                            ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[5]                     ; 0.162             ;
; RAM:iRAM1|DB1out[2]                                                                                                            ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[2]                     ; 0.160             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[21]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[21]   ; 0.158             ;
; RAM:iRAM1|DB2out[11]                                                                                                           ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[11]                    ; 0.156             ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|result_extra0_reg[26] ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|result_output_reg[26] ; 0.154             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[18]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[18]   ; 0.152             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[22]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[22]   ; 0.152             ;
; Address_Gen:iAddress_Gen1|Raddb2[1]                                                                                            ; Address_Gen:iAddress_Gen1|Raddb2[1]                                                                                            ; 0.144             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[30]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[30]   ; 0.143             ;
; control:icontrol|counter2[6]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[7]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[5]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[4]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[3]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[2]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[1]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; control:icontrol|counter2[0]                                                                                                   ; control:icontrol|cal_done                                                                                                      ; 0.118             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[24]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[24]   ; 0.117             ;
; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[20]                  ; butterfly:ibutterfly2|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[20]   ; 0.109             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[12]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[12]   ; 0.086             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[14]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[14]   ; 0.086             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[7]                   ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[7]    ; 0.086             ;
; RAM:iRAM1|DB2out[10]                                                                                                           ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[10]                    ; 0.080             ;
; control:icontrol|counter5[6]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[5]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[4]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[3]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[1]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[0]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[2]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; control:icontrol|counter5[7]                                                                                                   ; control:icontrol|wen                                                                                                           ; 0.076             ;
; start                                                                                                                          ; control:icontrol|wen                                                                                                           ; 0.076             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[15]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[15]   ; 0.074             ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|result_output_reg[26] ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[0]    ; 0.074             ;
; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|result_output_reg[25] ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT63|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|dataa_input_reg[0]    ; 0.074             ;
; RAM:iRAM1|DB2out[5]                                                                                                            ; RAM:iRAM1|mem[30][5]                                                                                                           ; 0.066             ;
; RAM:iRAM1|DB1out[3]                                                                                                            ; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[3]                     ; 0.054             ;
; RAM:iRAM1|DB2out[15]                                                                                                           ; butterfly:ibutterfly2|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|datab_input_reg[15]                    ; 0.049             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[24]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[24]   ; 0.030             ;
; butterfly:ibutterfly1|MULT3:iMULT31|lpm_mult:lpm_mult_component|mult_5vo:auto_generated|result_output_reg[30]                  ; butterfly:ibutterfly1|barrett:ibarrett|MULT6:iMULT62|lpm_mult:lpm_mult_component|mult_6vo:auto_generated|datab_input_reg[30]   ; 0.030             ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 91 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "wrap"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "ROMIN1:iROMIN11|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_iku1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 71 pins of 71 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 4809 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrap.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 240 registers into blocks of type DSP block
    Extra Info (176220): Created 36 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:39
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:32
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 54% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:19
Info (11888): Total time spent on timing analysis during the Fitter is 20.63 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:34
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 3129 megabytes
    Info: Processing ended: Wed Nov 22 12:15:10 2023
    Info: Elapsed time: 00:05:32
    Info: Total CPU time (on all processors): 00:15:51


