module dm_1k(
    input [11:0] addr,
    input [`QBBus] din,
    input we,
    input clk,
    output [`QBBus] dout
    );

    reg [`BBus] dm[1023:0];

    
endmodule
