TimeQuest Timing Analyzer report for mips
Fri Nov 20 23:14:37 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clock'
 22. Fast Model Hold: 'clock'
 23. Fast Model Minimum Pulse Width: 'clock'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 137.59 MHz ; 137.59 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -6.268 ; -6455.555     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.663 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.268 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.293      ;
; -6.227 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.252      ;
; -6.215 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.250      ;
; -6.186 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.219      ;
; -6.186 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.211      ;
; -6.179 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.204      ;
; -6.174 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.209      ;
; -6.145 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.178      ;
; -6.143 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.168      ;
; -6.134 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 7.171      ;
; -6.133 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.168      ;
; -6.126 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.161      ;
; -6.104 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.137      ;
; -6.097 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.130      ;
; -6.093 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 7.130      ;
; -6.090 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.125      ;
; -6.082 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 7.119      ;
; -6.061 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.094      ;
; -6.001 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.036      ;
; -5.999 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.034      ;
; -5.994 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 7.019      ;
; -5.971 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 6.996      ;
; -5.963 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.995      ;
; -5.960 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.995      ;
; -5.958 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.993      ;
; -5.957 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.991      ;
; -5.941 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.976      ;
; -5.928 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 6.965      ;
; -5.922 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.954      ;
; -5.919 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.954      ;
; -5.918 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.953      ;
; -5.917 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.952      ;
; -5.916 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.950      ;
; -5.912 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.947      ;
; -5.912 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.945      ;
; -5.911 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 6.948      ;
; -5.910 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.945      ;
; -5.889 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.922      ;
; -5.881 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.913      ;
; -5.876 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.911      ;
; -5.875 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.909      ;
; -5.874 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.909      ;
; -5.874 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.906      ;
; -5.870 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.901      ;
; -5.868 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.902      ;
; -5.851 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.011     ; 6.876      ;
; -5.843 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.885      ;
; -5.838 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.870      ;
; -5.832 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.866      ;
; -5.829 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.864      ;
; -5.828 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.016     ; 6.848      ;
; -5.822 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.853      ;
; -5.817 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.005      ; 6.858      ;
; -5.814 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.842      ;
; -5.802 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.844      ;
; -5.801 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.007      ; 6.844      ;
; -5.799 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.016     ; 6.819      ;
; -5.799 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.007      ; 6.842      ;
; -5.798 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 6.833      ;
; -5.791 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.833      ;
; -5.788 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.827      ;
; -5.788 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.823      ;
; -5.775 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.805      ;
; -5.769 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.802      ;
; -5.769 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.005      ; 6.810      ;
; -5.766 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.010     ; 6.792      ;
; -5.761 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.002      ; 6.799      ;
; -5.747 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.782      ;
; -5.746 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.776      ;
; -5.746 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.774      ;
; -5.740 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.775      ;
; -5.740 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.779      ;
; -5.732 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.768      ;
; -5.727 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.762      ;
; -5.726 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.009     ; 6.753      ;
; -5.725 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.010     ; 6.751      ;
; -5.725 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.760      ;
; -5.717 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.745      ;
; -5.710 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.749      ;
; -5.705 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.736      ;
; -5.704 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.739      ;
; -5.704 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.739      ;
; -5.702 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.737      ;
; -5.689 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.721      ;
; -5.688 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.007     ; 6.717      ;
; -5.684 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.010     ; 6.710      ;
; -5.683 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.717      ;
; -5.677 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.010     ; 6.703      ;
; -5.674 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.713      ;
; -5.673 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.001      ; 6.710      ;
; -5.669 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.708      ;
; -5.666 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.698      ;
; -5.660 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.694      ;
; -5.652 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.005      ; 6.693      ;
; -5.647 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.007     ; 6.676      ;
; -5.644 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.679      ;
; -5.642 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.674      ;
; -5.641 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.010     ; 6.667      ;
; -5.637 ; blocoControle:bloco_Controle|actual_state.s1                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.006      ; 6.679      ;
; -5.635 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.005      ; 6.676      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.690 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.690 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.956      ;
; 0.787 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][29]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.053      ;
; 0.813 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.820 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.831 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.097      ;
; 0.854 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.918 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[17]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.055      ; 1.207      ;
; 0.922 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.188      ;
; 0.978 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 0.979 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 1.010 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.276      ;
; 1.080 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][1]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.023      ; 1.369      ;
; 1.098 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[10]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.009      ; 1.373      ;
; 1.098 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.364      ;
; 1.098 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.364      ;
; 1.102 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[11]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.370      ;
; 1.102 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.370      ;
; 1.105 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.370      ;
; 1.120 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][30]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.386      ;
; 1.128 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.395      ;
; 1.149 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.413      ;
; 1.156 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.422      ;
; 1.166 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.432      ;
; 1.166 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.432      ;
; 1.166 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.432      ;
; 1.166 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.432      ;
; 1.173 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.439      ;
; 1.182 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 1.444      ;
; 1.203 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.003     ; 1.466      ;
; 1.217 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.221 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.516      ;
; 1.224 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.519      ;
; 1.253 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[15]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.084      ; 1.571      ;
; 1.265 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.265 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.277 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[13]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][13]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.542      ;
; 1.278 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[13]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][13]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.543      ;
; 1.294 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][9]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.564      ;
; 1.296 ; blocoControle:bloco_Controle|actual_state.s6                         ; blocoControle:bloco_Controle|actual_state.s7                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.027      ; 1.589      ;
; 1.299 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][6]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.563      ;
; 1.314 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.580      ;
; 1.314 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.578      ;
; 1.323 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.587      ;
; 1.330 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[8]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.336 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][20]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.598      ;
; 1.341 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][20]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.603      ;
; 1.348 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.643      ;
; 1.348 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.643      ;
; 1.349 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.644      ;
; 1.351 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[5][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.646      ;
; 1.356 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.620      ;
; 1.360 ; blocoControle:bloco_Controle|actual_state.s5                         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.084      ; 1.678      ;
; 1.362 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[7]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][7]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.657      ;
; 1.362 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[7]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][7]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.657      ;
; 1.366 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][16]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.634      ;
; 1.366 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[12][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.661      ;
; 1.369 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.005      ; 1.640      ;
; 1.369 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.005      ; 1.640      ;
; 1.369 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.005      ; 1.640      ;
; 1.369 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[13][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.664      ;
; 1.369 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[11]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.640      ;
; 1.370 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][10]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.665      ;
; 1.371 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.666      ;
; 1.374 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][10]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.669      ;
; 1.376 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][30]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.671      ;
; 1.376 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][30]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.029      ; 1.671      ;
; 1.378 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.645      ;
; 1.379 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.646      ;
; 1.386 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[5]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][5]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.681      ;
; 1.388 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.683      ;
; 1.389 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[12][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.684      ;
; 1.389 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[13][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.684      ;
; 1.389 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[5]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][5]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.684      ;
; 1.390 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][14]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.655      ;
; 1.391 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.686      ;
; 1.394 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.689      ;
; 1.394 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.029      ; 1.689      ;
; 1.395 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][19]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.664      ;
; 1.397 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][15]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.660      ;
; 1.398 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][15]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.661      ;
; 1.400 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][19]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.003      ; 1.669      ;
; 1.402 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][4]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.697      ;
; 1.403 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[18]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][18]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.027      ; 1.696      ;
; 1.406 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][4]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.029      ; 1.701      ;
; 1.410 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.675      ;
; 1.410 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.676      ;
; 1.414 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]        ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[14]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.002     ; 1.678      ;
; 1.415 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.683      ;
; 1.418 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.685      ;
; 1.419 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.686      ;
; 1.422 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.690      ;
; 1.423 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[17][22]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.685      ;
; 1.424 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[21][22]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.686      ;
; 1.424 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.689      ;
; 1.424 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.689      ;
+-------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 8.944 ; 8.944 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 8.944 ; 8.944 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.668 ; 7.668 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 8.384 ; 8.384 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 8.140 ; 8.140 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.844 ; 7.844 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 8.097 ; 8.097 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 8.069 ; 8.069 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.963 ; 7.963 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 8.430 ; 8.430 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.763 ; 7.763 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 8.064 ; 8.064 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 8.077 ; 8.077 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.881 ; 7.881 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 8.187 ; 8.187 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 8.047 ; 8.047 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 8.364 ; 8.364 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 8.031 ; 8.031 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 8.300 ; 8.300 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 8.243 ; 8.243 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.814 ; 7.814 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.804 ; 7.804 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 7.597 ; 7.597 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.702 ; 7.702 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.695 ; 7.695 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.828 ; 7.828 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.663 ; 7.663 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.688 ; 7.688 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.946 ; 7.946 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 8.944 ; 8.944 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.668 ; 7.668 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 8.384 ; 8.384 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 8.140 ; 8.140 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.844 ; 7.844 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 8.097 ; 8.097 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 8.069 ; 8.069 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.963 ; 7.963 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 8.430 ; 8.430 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.763 ; 7.763 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 8.064 ; 8.064 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 8.077 ; 8.077 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.881 ; 7.881 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 8.187 ; 8.187 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 8.047 ; 8.047 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 8.364 ; 8.364 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 8.031 ; 8.031 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 8.300 ; 8.300 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 8.243 ; 8.243 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.814 ; 7.814 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.804 ; 7.804 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 7.597 ; 7.597 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.702 ; 7.702 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.695 ; 7.695 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.828 ; 7.828 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.663 ; 7.663 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.688 ; 7.688 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.946 ; 7.946 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.352 ; -2222.993     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.311 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.352 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.010     ; 3.374      ;
; -2.352 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.384      ;
; -2.337 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.010     ; 3.359      ;
; -2.337 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.369      ;
; -2.324 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.002     ; 3.354      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.320 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.083     ; 3.269      ;
; -2.311 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 3.344      ;
; -2.309 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.002     ; 3.339      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.307 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.045     ; 3.294      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.306 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; clock        ; clock       ; 1.000        ; -0.073     ; 3.265      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.305 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.073     ; 3.264      ;
; -2.296 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 3.329      ;
; -2.283 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.010     ; 3.305      ;
; -2.283 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.315      ;
; -2.278 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.010     ; 3.300      ;
; -2.278 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.310      ;
; -2.276 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 3.309      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.272 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]       ; clock        ; clock       ; 1.000        ; -0.076     ; 3.228      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[8]       ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.267 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.067     ; 3.232      ;
; -2.261 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.059     ; 3.234      ;
; -2.261 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.059     ; 3.234      ;
; -2.261 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.059     ; 3.234      ;
; -2.261 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.059     ; 3.234      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                 ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]            ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.311 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]            ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.325 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29]      ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.377 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][29]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.391 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[17]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.060      ; 0.589      ;
; 0.403 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]            ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.415 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30]      ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.440 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]            ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]            ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.592      ;
; 0.459 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]            ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]            ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.613      ;
; 0.476 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][1]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.019      ; 0.647      ;
; 0.511 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]            ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]            ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.525 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[10]            ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.006      ; 0.683      ;
; 0.526 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[11]            ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 0.680      ;
; 0.530 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28]      ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 0.681      ;
; 0.542 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]            ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.695      ;
; 0.545 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.550 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][30]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]            ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 0.701      ;
; 0.554 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.707      ;
; 0.557 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31]      ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[15]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.084      ; 0.780      ;
; 0.561 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]            ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]            ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.024      ; 0.744      ;
; 0.570 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.024      ; 0.746      ;
; 0.571 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15]      ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.004     ; 0.722      ;
; 0.578 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[8]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 0.732      ;
; 0.597 ; blocoControle:bloco_Controle|actual_state.s5                              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_we_reg      ; clock        ; clock       ; 0.000        ; 0.085      ; 0.820      ;
; 0.598 ; blocoControle:bloco_Controle|actual_state.s6                              ; blocoControle:bloco_Controle|actual_state.s7                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.023      ; 0.773      ;
; 0.608 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[13]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][13]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.759      ;
; 0.609 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[13]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][13]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.760      ;
; 0.609 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][9]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.768      ;
; 0.613 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[24]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.078      ; 0.829      ;
; 0.617 ; blocoControle:bloco_Controle|actual_state.s2                              ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.767      ;
; 0.617 ; blocoControle:bloco_Controle|actual_state.s2                              ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.767      ;
; 0.618 ; blocoControle:bloco_Controle|actual_state.s1                              ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.768      ;
; 0.619 ; blocoControle:bloco_Controle|actual_state.s0                              ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; blocoControle:bloco_Controle|actual_state.s0                              ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; blocoControle:bloco_Controle|actual_state.s0                              ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; blocoControle:bloco_Controle|actual_state.s0                              ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][6]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.772      ;
; 0.629 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]              ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.087      ; 0.854      ;
; 0.631 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]             ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[14]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.782      ;
; 0.632 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[31]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.056      ; 0.826      ;
; 0.643 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][20]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.791      ;
; 0.645 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[11][20]                                                                                                  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.793      ;
; 0.647 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.824      ;
; 0.648 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.825      ;
; 0.649 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[5][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.826      ;
; 0.650 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[12]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.074      ; 0.862      ;
; 0.650 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.827      ;
; 0.657 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[7]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][7]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.833      ;
; 0.657 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[12][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.833      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[20]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.093      ; 0.889      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[7]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][7]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.834      ;
; 0.660 ; blocoControle:bloco_Controle|actual_state.s9                              ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[13][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.837      ;
; 0.662 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.839      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][16]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.816      ;
; 0.664 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][10]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.841      ;
; 0.665 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][30]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.841      ;
; 0.665 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][30]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.024      ; 0.841      ;
; 0.666 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[10]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][10]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.843      ;
; 0.666 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]             ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 0.817      ;
; 0.667 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.820      ;
; 0.669 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.822      ;
; 0.670 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.846      ;
; 0.671 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[19][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.015      ; 0.838      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[13][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.848      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[5]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][5]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.849      ;
; 0.673 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[12][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.849      ;
; 0.674 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[24]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][24]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.015      ; 0.841      ;
; 0.674 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[5]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[7][5]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.851      ;
; 0.674 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[28]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][28]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.850      ;
; 0.676 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.852      ;
; 0.677 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[12]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][12]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.853      ;
; 0.678 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[21]             ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.073      ; 0.889      ;
; 0.679 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][14]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.830      ;
; 0.681 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][4]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.858      ;
; 0.682 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][15]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 0.832      ;
; 0.682 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[3][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.833      ;
; 0.683 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][19]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.838      ;
; 0.685 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[1][15]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.834      ;
; 0.686 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[4]            ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][4]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.025      ; 0.863      ;
; 0.686 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]            ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.840      ;
; 0.688 ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][6] ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.840      ;
; 0.688 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]           ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][19]                                                                                                  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.843      ;
; 0.689 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]            ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.842      ;
; 0.689 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]            ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                ; clock        ; clock       ; 0.000        ; -0.001     ; 0.840      ;
+-------+---------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 4.868 ; 4.868 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 4.868 ; 4.868 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.502 ; 4.502 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.428 ; 4.428 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.469 ; 4.469 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.275 ; 4.275 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 4.868 ; 4.868 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.502 ; 4.502 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.428 ; 4.428 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.469 ; 4.469 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.275 ; 4.275 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.268    ; 0.311 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -6.268    ; 0.311 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -6455.555 ; 0.0   ; 0.0      ; 0.0     ; -3019.38            ;
;  clock           ; -6455.555 ; 0.000 ; N/A      ; N/A     ; -3019.380           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 8.944 ; 8.944 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 8.944 ; 8.944 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.668 ; 7.668 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 8.384 ; 8.384 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 8.140 ; 8.140 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.844 ; 7.844 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 8.097 ; 8.097 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 8.069 ; 8.069 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.963 ; 7.963 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 8.430 ; 8.430 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 8.335 ; 8.335 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.763 ; 7.763 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 8.064 ; 8.064 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 8.077 ; 8.077 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.881 ; 7.881 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 8.187 ; 8.187 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 8.047 ; 8.047 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 8.092 ; 8.092 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 8.364 ; 8.364 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 8.031 ; 8.031 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 8.300 ; 8.300 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 8.243 ; 8.243 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.814 ; 7.814 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.804 ; 7.804 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 8.090 ; 8.090 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 7.597 ; 7.597 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.702 ; 7.702 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.695 ; 7.695 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.828 ; 7.828 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.663 ; 7.663 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.688 ; 7.688 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.946 ; 7.946 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 4.868 ; 4.868 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.489 ; 4.489 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.357 ; 4.357 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.502 ; 4.502 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 4.549 ; 4.549 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.362 ; 4.362 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.524 ; 4.524 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.428 ; 4.428 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.469 ; 4.469 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.330 ; 4.330 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 4.250 ; 4.250 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 4.280 ; 4.280 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.273 ; 4.273 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.275 ; 4.275 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55499    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55499    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1226  ; 1226 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 20 23:14:35 2015
Info: Command: quartus_sta mips -c mips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.268     -6455.555 clock 
Info (332146): Worst-case hold slack is 0.663
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.663         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.352     -2222.993 clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Fri Nov 20 23:14:37 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


