心得体会：
    1.前期的构思以及框架很重要，如果你已经明白了具体的工作原理，心中有相应的电路的话，verilog写起来很快并且不会出现很多bug
    2.寻找对应的bug问题可以top to down来寻找，看是哪一部分的模块出现了问题，然后到对应的模块去寻找问题