# HDU_COexperiments

# 杭电2023-2024第二学期计科计算机组成原理实验

## 1.文件结构

- `code`：源码文件，后缀为 `.v`

    > 1. 描述逻辑电路 **结构**
    > 2. code中亦包含 *其他后缀* 的文件，`.coe` 文件是生成 [ip核](https://fpga.eetrend.com/blog/2024/100580776.html) 时要用到的 **关联文件** ，`.txt` 文件则是 [ip核](https://fpga.eetrend.com/blog/2024/100580776.html) 的 **端口声明**

- `sim`：仿真文件，后缀为 `.v`

    > 验证逻辑电路 **输出信号** 是否正确

- `constr`：管脚约束文件，后缀为 `.xdc`

    > 为了进行板级验证，要将信号配置到 **fpga引脚** 上

- `bit`：比特流文件，后缀为 `.bit`

    > 可 **烧录** 到实验板卡上的文件

