## 1 数字逻辑电路设计基础

自顶向下

SOC 处理器核知识一个核心IP

### 1.1 一些硬性规定

在本书涉及的 CPU 设计中，有一些必须遵守的硬性规定，包括：

1. 代码中禁止出现 initial 语句。

2. 代码中禁止出现 casex、casez。

3. 代码中禁止用 “#” 表达电路延迟。

4. 时钟信号 clock 只允许出现在 always @(posedge clock) 语句中。

5. 代码中所有带复位的触发器，要么全部是同步复位，要么全部是异步复位

### 1.2 模块声明和实例化

``` verilog
module bottom #(

	parameter A_WIDTH = 8,
	
	parameter B_WIDTH = 4,
	
	parameter Y_WIDTH = 2

)(

	input wire [A_WIDTH-1:0] a,
	input wire [B_WIDTH-1:0] b,
	
	input wire [3:0] c,
	
	output wire [Y_WIDTH-1:0] y,
	
	output reg z

);

......

endmodule

module top;

	wire [15:0] btm_a;
	
	wire [ 7:0] btm_b;
	
	wire [ 3:0] btm_c;
	
	wire [ 3:0] btm_y;
	
	wire
	
	btm_z;
	
	bottom #(
	
	.A_WIDTH (23),
	
	.B_WIDTH ( 9),
	
	.Y_WIDTH ( 7)
	
	)
	
	inst_btm(
	
	.a (btm_a), // I
	
	.b (btm_b), // I
	
	.c (btm_c), // I
	
	.y (btm_y), // O
	
	.z (btm_z)
	
	// O
	
	);

endmodule
```

### 1.3 译码器

``` verilog
module decoder_3_8(

	input
	
	wire [2:0] in,
	
	output wire [7:0] out

);

	assign out[0] = (in == 3'd0);//妙妙语法in
	
	assign out[1] = (in == 3'd1);
	
	assign out[2] = (in == 3'd2);
	
	assign out[3] = (in == 3'd3);
	
	assign out[4] = (in == 3'd4);
	assign out[5] = (in == 3'd5);
	
	assign out[6] = (in == 3'd6);
	
	assign out[7] = (in == 3'd7);

endmodule
```

### 1.4 编码器

``` verilog
module encoder_8_3(

input

wire [7:0] in,

output wire [2:0] out

);

assign out = in[0] ? 3'd0 :

in[1] ? 3'd1 :

in[2] ? 3'd2 :

in[3] ? 3'd3 :

in[4] ? 3'd4 :

in[5] ? 3'd5 :

in[6] ? 3'd6 :

3'd7;

endmodule
```




选片画图 算高速缓存存储器 微程序设计 

第二章 IEEE单精度浮点数 运算（补码加减法，浮点数加减法，溢出）

第三章 存储器 前面部分 容量规格地址安排（分析、片选、地址分析、画图） 画图清晰一些 少交叉 片选如何实现 译码器、逻辑门 Cache变换计算 替换 

指令系统 一道大题
模型机一定会给 补全数据通路 部件 画流程图 分析所有的微操作信号 列出
设计机器指令对应的微程序的指令格式 混合表示法

中断过程图 设计什么什么字？

DMA 有可能是简答题 和中断对比 DMA的工作过程

磁盘的基本计算 一定会考


### 1.5 minicpu

取指令译码 分辨是不是立即数计算 结果是存入寄存器还是内存 地址和指令存入寄存器ld（这里没啥用）