# 4K_60fps_ME

Motion Vector Estimation on 4K@60fps Video 运动向量估计硬件电路设计

## 1. 基本信息

### 1.1. 名词解释

- ME：Motion Estimation
- SAD：Sum of Absolute Difference
- SADPS：SAD per cycle
- X帧、X：当前帧
- Y帧、Y：先前帧
- 小块：8x8的X帧小块
- 大块：23x23的Y帧大块，即搜索区域
- 九宫格：大块的中心是小块，延长小块边得到大块的“井”字形分割，是大块的基本复用单位
- 小格：大块九宫格中的一格
- 大核：独立承担一个大块搜索任务的核心，一般几“核”指几个大核
- 小核：在大核内，负责进行256次SAD的运算单元

### 1.2. 常数速查

#### 1.2.1. 帧性质

- 4K：3840*2160@60fps
- 像素性质：8bit亮度
- 小块数量：480*270=129600
- 大块总信息量：23^2=529B

#### 1.2.2. 面积

- IO：35um X 110um

逻辑单元：高度均为1.8um，其中寄存器（时许逻辑单元）的宽度为5.6um，电路中使用频率最高的几种组合逻辑单元宽度如下（XN表示驱动强度）：

- INVX1：0.6um
- NANDX1：0.8um
- NORX1：0.8um

#### 1.2.3. 延时

55nm 工艺库常用cell延迟大约为：

- D flip-flop的Tclk-to-Q：~0.075ns
- 全加器 ADDF：~0.17ns
- NAND2: ~0.02ns
- IO：~2.5ns

> 详见datasheet: "~/Desktop/Workspace/55nm/lped0663_hu55npkllogcasdst000f.pdf"

## 2. 讨论纪要

### 2.1. 第二周 第二次

#### 2.1.1. 已定

总架构：

1. 确定了电路的SADPC >= 10*
2. 确定了电路的架构为单大核
3. 确定了工作分为IO buffer与Core两组
4. 确定了大核与IO buffer的通信速率为32B每周期**

> *：129600\*256\*60/200M=9.95
> **：(23^2+64)/(256/10)=23 B

Core：

1. 总的架构分为16个小核，与一个cache通信
2. cache的大小为10*32B
3. 小核内需要AD模块、加法树、max模块
4. 确定了32B块的读入顺序：*

首先在-2T和-1T内，分两次发送小块的*补码*；在剩下的周期内按如下顺序发送大块：

![Core-IO-顺序](./img/Core-IO-顺序.png)

>*：注意该图最左上角的像素为[-7,-7]，最右下角像素为[9,9]，在发包时，9行9列的数据填充0即可

#### 2.1.2. 待定

Core：

1. 绝对差算法
2. 加法树种类
3. max算法
4. 采用何种的流水线与并行度

### 2.2. 第二周 第一次

#### 2.2.1. 已定

1. 确定了电路输出的结果可以用脚本重新组织
2. 确定了平均IO带宽在950MB/s*
3. ~~确定了最高频率不超过100MHz*~~

> 2\*1B\*3840\*2160\*60fps=950 MB/s

#### 2.2.2. 未定

1. 探索了在四核架构下的三种搜索方式
   - 斜向排列
   - 线性排列
   - 田字形排列

#### 2.2.3. 待定

1. 大块搜索：大块几核？如何排列？如何移动？
2. 小块搜索：

> *：注意到在100MHz下，IO已经需要达到9.5B/周期，可能需要为了IO提高频率
