
Servo.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000029e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000022a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  0000029e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000029e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000002d0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  00000310  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008f0  00000000  00000000  00000370  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000756  00000000  00000000  00000c60  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000404  00000000  00000000  000013b6  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000a0  00000000  00000000  000017bc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003e8  00000000  00000000  0000185c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000157  00000000  00000000  00001c44  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00001d9b  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 48 00 	call	0x90	; 0x90 <main>
  88:	0c 94 13 01 	jmp	0x226	; 0x226 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <main>:

#include "PWM/PWM.h"

int main(void)
{
	cli();
  90:	f8 94       	cli
	PWM_init(50);	// Encendemos el PWM con una freq de 50 Hz (20 ms)
  92:	82 e3       	ldi	r24, 0x32	; 50
  94:	90 e0       	ldi	r25, 0x00	; 0
  96:	0e 94 6d 00 	call	0xda	; 0xda <PWM_init>
	sei();
  9a:	78 94       	sei
	
    while (1) 
    {
		PWM_setDutyA(5);
  9c:	85 e0       	ldi	r24, 0x05	; 5
  9e:	90 e0       	ldi	r25, 0x00	; 0
  a0:	0e 94 9f 00 	call	0x13e	; 0x13e <PWM_setDutyA>
		PWM_on();
  a4:	0e 94 8f 00 	call	0x11e	; 0x11e <PWM_on>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  a8:	2f ef       	ldi	r18, 0xFF	; 255
  aa:	83 ed       	ldi	r24, 0xD3	; 211
  ac:	90 e3       	ldi	r25, 0x30	; 48
  ae:	21 50       	subi	r18, 0x01	; 1
  b0:	80 40       	sbci	r24, 0x00	; 0
  b2:	90 40       	sbci	r25, 0x00	; 0
  b4:	e1 f7       	brne	.-8      	; 0xae <main+0x1e>
  b6:	00 c0       	rjmp	.+0      	; 0xb8 <main+0x28>
  b8:	00 00       	nop
		
		_delay_ms(1000);
		
		PWM_setDutyA(10);
  ba:	8a e0       	ldi	r24, 0x0A	; 10
  bc:	90 e0       	ldi	r25, 0x00	; 0
  be:	0e 94 9f 00 	call	0x13e	; 0x13e <PWM_setDutyA>
		PWM_on();
  c2:	0e 94 8f 00 	call	0x11e	; 0x11e <PWM_on>
  c6:	2f ef       	ldi	r18, 0xFF	; 255
  c8:	83 ed       	ldi	r24, 0xD3	; 211
  ca:	90 e3       	ldi	r25, 0x30	; 48
  cc:	21 50       	subi	r18, 0x01	; 1
  ce:	80 40       	sbci	r24, 0x00	; 0
  d0:	90 40       	sbci	r25, 0x00	; 0
  d2:	e1 f7       	brne	.-8      	; 0xcc <main+0x3c>
  d4:	00 c0       	rjmp	.+0      	; 0xd6 <main+0x46>
  d6:	00 00       	nop
  d8:	e1 cf       	rjmp	.-62     	; 0x9c <main+0xc>

000000da <PWM_init>:
void PWM_off()
{
	//Clock setting T1clock = 0 Hz
	TCCR1B &=~ (1<<CS10);
	TCCR1B &=~ (1<<CS11);
	TCCR1B &=~ (1<<CS12);
  da:	9c 01       	movw	r18, r24
  dc:	84 b5       	in	r24, 0x24	; 36
  de:	8e 7f       	andi	r24, 0xFE	; 254
  e0:	84 bd       	out	0x24, r24	; 36
  e2:	84 b5       	in	r24, 0x24	; 36
  e4:	82 60       	ori	r24, 0x02	; 2
  e6:	84 bd       	out	0x24, r24	; 36
  e8:	85 b5       	in	r24, 0x25	; 37
  ea:	88 60       	ori	r24, 0x08	; 8
  ec:	85 bd       	out	0x25, r24	; 37
  ee:	85 b5       	in	r24, 0x25	; 37
  f0:	80 61       	ori	r24, 0x10	; 16
  f2:	85 bd       	out	0x25, r24	; 37
  f4:	30 93 01 01 	sts	0x0101, r19	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
  f8:	20 93 00 01 	sts	0x0100, r18	; 0x800100 <__DATA_REGION_ORIGIN__>
  fc:	03 2e       	mov	r0, r19
  fe:	00 0c       	add	r0, r0
 100:	44 0b       	sbc	r20, r20
 102:	55 0b       	sbc	r21, r21
 104:	69 e0       	ldi	r22, 0x09	; 9
 106:	7d e3       	ldi	r23, 0x3D	; 61
 108:	80 e0       	ldi	r24, 0x00	; 0
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	0e 94 cf 00 	call	0x19e	; 0x19e <__udivmodsi4>
 110:	21 50       	subi	r18, 0x01	; 1
 112:	31 09       	sbc	r19, r1
 114:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 118:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 11c:	08 95       	ret

0000011e <PWM_on>:
 11e:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 122:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
 126:	e1 e8       	ldi	r30, 0x81	; 129
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	81 60       	ori	r24, 0x01	; 1
 12e:	80 83       	st	Z, r24
 130:	80 81       	ld	r24, Z
 132:	8d 7f       	andi	r24, 0xFD	; 253
 134:	80 83       	st	Z, r24
 136:	80 81       	ld	r24, Z
 138:	84 60       	ori	r24, 0x04	; 4
 13a:	80 83       	st	Z, r24
 13c:	08 95       	ret

0000013e <PWM_setDutyA>:
}

void PWM_setDutyA(int duty)
{
 13e:	cf 93       	push	r28
 140:	df 93       	push	r29
 142:	ec 01       	movw	r28, r24
	//Pin configuration
	DDRB |= (1<<DDB1);
 144:	84 b1       	in	r24, 0x04	; 4
 146:	82 60       	ori	r24, 0x02	; 2
 148:	84 b9       	out	0x04, r24	; 4
	
	//Output active
	TCCR1A &=~ (1<<COM1A0);
 14a:	e0 e8       	ldi	r30, 0x80	; 128
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	80 81       	ld	r24, Z
 150:	8f 7b       	andi	r24, 0xBF	; 191
 152:	80 83       	st	Z, r24
	TCCR1A |=  (1<<COM1A1);
 154:	80 81       	ld	r24, Z
 156:	80 68       	ori	r24, 0x80	; 128
 158:	80 83       	st	Z, r24

	OCR1A = (((F_CPU/1024/_freq) - 1)*duty)/100;
 15a:	20 91 00 01 	lds	r18, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 15e:	30 91 01 01 	lds	r19, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 162:	03 2e       	mov	r0, r19
 164:	00 0c       	add	r0, r0
 166:	44 0b       	sbc	r20, r20
 168:	55 0b       	sbc	r21, r21
 16a:	69 e0       	ldi	r22, 0x09	; 9
 16c:	7d e3       	ldi	r23, 0x3D	; 61
 16e:	80 e0       	ldi	r24, 0x00	; 0
 170:	90 e0       	ldi	r25, 0x00	; 0
 172:	0e 94 cf 00 	call	0x19e	; 0x19e <__udivmodsi4>
 176:	21 50       	subi	r18, 0x01	; 1
 178:	31 09       	sbc	r19, r1
 17a:	41 09       	sbc	r20, r1
 17c:	51 09       	sbc	r21, r1
 17e:	de 01       	movw	r26, r28
 180:	0e 94 f1 00 	call	0x1e2	; 0x1e2 <__mulshisi3>
 184:	24 e6       	ldi	r18, 0x64	; 100
 186:	30 e0       	ldi	r19, 0x00	; 0
 188:	40 e0       	ldi	r20, 0x00	; 0
 18a:	50 e0       	ldi	r21, 0x00	; 0
 18c:	0e 94 cf 00 	call	0x19e	; 0x19e <__udivmodsi4>
 190:	30 93 89 00 	sts	0x0089, r19	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 194:	20 93 88 00 	sts	0x0088, r18	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
}
 198:	df 91       	pop	r29
 19a:	cf 91       	pop	r28
 19c:	08 95       	ret

0000019e <__udivmodsi4>:
 19e:	a1 e2       	ldi	r26, 0x21	; 33
 1a0:	1a 2e       	mov	r1, r26
 1a2:	aa 1b       	sub	r26, r26
 1a4:	bb 1b       	sub	r27, r27
 1a6:	fd 01       	movw	r30, r26
 1a8:	0d c0       	rjmp	.+26     	; 0x1c4 <__udivmodsi4_ep>

000001aa <__udivmodsi4_loop>:
 1aa:	aa 1f       	adc	r26, r26
 1ac:	bb 1f       	adc	r27, r27
 1ae:	ee 1f       	adc	r30, r30
 1b0:	ff 1f       	adc	r31, r31
 1b2:	a2 17       	cp	r26, r18
 1b4:	b3 07       	cpc	r27, r19
 1b6:	e4 07       	cpc	r30, r20
 1b8:	f5 07       	cpc	r31, r21
 1ba:	20 f0       	brcs	.+8      	; 0x1c4 <__udivmodsi4_ep>
 1bc:	a2 1b       	sub	r26, r18
 1be:	b3 0b       	sbc	r27, r19
 1c0:	e4 0b       	sbc	r30, r20
 1c2:	f5 0b       	sbc	r31, r21

000001c4 <__udivmodsi4_ep>:
 1c4:	66 1f       	adc	r22, r22
 1c6:	77 1f       	adc	r23, r23
 1c8:	88 1f       	adc	r24, r24
 1ca:	99 1f       	adc	r25, r25
 1cc:	1a 94       	dec	r1
 1ce:	69 f7       	brne	.-38     	; 0x1aa <__udivmodsi4_loop>
 1d0:	60 95       	com	r22
 1d2:	70 95       	com	r23
 1d4:	80 95       	com	r24
 1d6:	90 95       	com	r25
 1d8:	9b 01       	movw	r18, r22
 1da:	ac 01       	movw	r20, r24
 1dc:	bd 01       	movw	r22, r26
 1de:	cf 01       	movw	r24, r30
 1e0:	08 95       	ret

000001e2 <__mulshisi3>:
 1e2:	b7 ff       	sbrs	r27, 7
 1e4:	0c 94 f9 00 	jmp	0x1f2	; 0x1f2 <__muluhisi3>

000001e8 <__mulohisi3>:
 1e8:	0e 94 f9 00 	call	0x1f2	; 0x1f2 <__muluhisi3>
 1ec:	82 1b       	sub	r24, r18
 1ee:	93 0b       	sbc	r25, r19
 1f0:	08 95       	ret

000001f2 <__muluhisi3>:
 1f2:	0e 94 04 01 	call	0x208	; 0x208 <__umulhisi3>
 1f6:	a5 9f       	mul	r26, r21
 1f8:	90 0d       	add	r25, r0
 1fa:	b4 9f       	mul	r27, r20
 1fc:	90 0d       	add	r25, r0
 1fe:	a4 9f       	mul	r26, r20
 200:	80 0d       	add	r24, r0
 202:	91 1d       	adc	r25, r1
 204:	11 24       	eor	r1, r1
 206:	08 95       	ret

00000208 <__umulhisi3>:
 208:	a2 9f       	mul	r26, r18
 20a:	b0 01       	movw	r22, r0
 20c:	b3 9f       	mul	r27, r19
 20e:	c0 01       	movw	r24, r0
 210:	a3 9f       	mul	r26, r19
 212:	70 0d       	add	r23, r0
 214:	81 1d       	adc	r24, r1
 216:	11 24       	eor	r1, r1
 218:	91 1d       	adc	r25, r1
 21a:	b2 9f       	mul	r27, r18
 21c:	70 0d       	add	r23, r0
 21e:	81 1d       	adc	r24, r1
 220:	11 24       	eor	r1, r1
 222:	91 1d       	adc	r25, r1
 224:	08 95       	ret

00000226 <_exit>:
 226:	f8 94       	cli

00000228 <__stop_program>:
 228:	ff cf       	rjmp	.-2      	; 0x228 <__stop_program>
