TimeQuest Timing Analyzer report for microprocessador
Fri May 19 17:01:32 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'controlador:controlador0|alucontrol[0]'
 13. Slow Model Setup: 'controlador:controlador0|state.ADD'
 14. Slow Model Setup: 'controlador:controlador0|state.ST'
 15. Slow Model Setup: 'controlador:controlador0|state.JMP'
 16. Slow Model Hold: 'controlador:controlador0|state.ST'
 17. Slow Model Hold: 'controlador:controlador0|state.ADD'
 18. Slow Model Hold: 'controlador:controlador0|state.JMP'
 19. Slow Model Hold: 'controlador:controlador0|alucontrol[0]'
 20. Slow Model Hold: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'
 23. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 24. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'
 25. Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clk'
 36. Fast Model Setup: 'controlador:controlador0|state.ST'
 37. Fast Model Setup: 'controlador:controlador0|state.ADD'
 38. Fast Model Setup: 'controlador:controlador0|alucontrol[0]'
 39. Fast Model Setup: 'controlador:controlador0|state.JMP'
 40. Fast Model Hold: 'controlador:controlador0|state.ST'
 41. Fast Model Hold: 'controlador:controlador0|state.ADD'
 42. Fast Model Hold: 'controlador:controlador0|state.JMP'
 43. Fast Model Hold: 'controlador:controlador0|alucontrol[0]'
 44. Fast Model Hold: 'clk'
 45. Fast Model Minimum Pulse Width: 'clk'
 46. Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'
 47. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'
 48. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'
 49. Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; microprocessador                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; controlador:controlador0|alucontrol[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|alucontrol[0] } ;
; controlador:controlador0|state.ADD     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ADD }     ;
; controlador:controlador0|state.JMP     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.JMP }     ;
; controlador:controlador0|state.ST      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controlador:controlador0|state.ST }      ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                    ;
+------------+-----------------+----------------------------------------+-------------------------+
; INF MHz    ; 241.9 MHz       ; controlador:controlador0|alucontrol[0] ; limit due to hold check ;
; INF MHz    ; 136.8 MHz       ; controlador:controlador0|state.ST      ; limit due to hold check ;
; 121.24 MHz ; 121.24 MHz      ; clk                                    ;                         ;
+------------+-----------------+----------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -9.285 ; -476.635      ;
; controlador:controlador0|alucontrol[0] ; -6.050 ; -52.754       ;
; controlador:controlador0|state.ADD     ; -5.042 ; -25.765       ;
; controlador:controlador0|state.ST      ; -4.665 ; -19.885       ;
; controlador:controlador0|state.JMP     ; -1.604 ; -3.179        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ST      ; -3.655 ; -16.365       ;
; controlador:controlador0|state.ADD     ; -2.282 ; -7.956        ;
; controlador:controlador0|state.JMP     ; -2.077 ; -4.264        ;
; controlador:controlador0|alucontrol[0] ; -2.067 ; -14.610       ;
; clk                                    ; -1.506 ; -13.538       ;
+----------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -249.380      ;
; controlador:controlador0|alucontrol[0] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.JMP     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -9.285 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 8.139      ;
; -9.258 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 8.112      ;
; -9.257 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 8.111      ;
; -9.154 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 8.008      ;
; -9.137 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.991      ;
; -9.136 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.990      ;
; -9.129 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.993      ;
; -9.107 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.961      ;
; -9.080 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.934      ;
; -9.079 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.933      ;
; -9.065 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.664     ; 7.937      ;
; -9.049 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.664     ; 7.921      ;
; -9.045 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.909      ;
; -9.002 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.855      ;
; -8.999 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.852      ;
; -8.994 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.858      ;
; -8.991 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.855      ;
; -8.977 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.830      ;
; -8.977 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.830      ;
; -8.976 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.830      ;
; -8.959 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.813      ;
; -8.958 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.812      ;
; -8.951 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.815      ;
; -8.943 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.797      ;
; -8.942 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.796      ;
; -8.929 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.783      ;
; -8.871 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.664     ; 7.743      ;
; -8.824 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.677      ;
; -8.821 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.674      ;
; -8.816 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.680      ;
; -8.813 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.677      ;
; -8.805 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 8.139      ;
; -8.804 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.681     ; 7.659      ;
; -8.802 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.664     ; 7.674      ;
; -8.799 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.652      ;
; -8.799 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.683     ; 7.652      ;
; -8.787 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.641      ;
; -8.785 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.639      ;
; -8.782 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.672     ; 7.646      ;
; -8.778 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 8.112      ;
; -8.777 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 8.111      ;
; -8.765 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.619      ;
; -8.764 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.618      ;
; -8.751 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.605      ;
; -8.678 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.658     ; 7.556      ;
; -8.677 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.658     ; 7.555      ;
; -8.674 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 8.008      ;
; -8.657 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.991      ;
; -8.656 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.990      ;
; -8.649 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.993      ;
; -8.627 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.961      ;
; -8.626 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.681     ; 7.481      ;
; -8.609 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.463      ;
; -8.607 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.461      ;
; -8.600 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.934      ;
; -8.599 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.933      ;
; -8.590 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.444      ;
; -8.588 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.442      ;
; -8.585 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.184     ; 7.937      ;
; -8.569 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.184     ; 7.921      ;
; -8.565 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.909      ;
; -8.530 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.657     ; 7.409      ;
; -8.529 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.657     ; 7.408      ;
; -8.522 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.855      ;
; -8.519 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.852      ;
; -8.514 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.858      ;
; -8.511 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.855      ;
; -8.500 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.658     ; 7.378      ;
; -8.499 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.658     ; 7.377      ;
; -8.497 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.830      ;
; -8.497 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.830      ;
; -8.496 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.830      ;
; -8.479 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.813      ;
; -8.478 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.812      ;
; -8.471 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.815      ;
; -8.463 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.797      ;
; -8.462 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.796      ;
; -8.449 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.783      ;
; -8.412 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.266      ;
; -8.391 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.036     ; 7.891      ;
; -8.391 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.184     ; 7.743      ;
; -8.378 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.232      ;
; -8.364 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.036     ; 7.864      ;
; -8.363 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.036     ; 7.863      ;
; -8.352 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.657     ; 7.231      ;
; -8.351 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.657     ; 7.230      ;
; -8.344 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.677      ;
; -8.341 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.674      ;
; -8.336 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.680      ;
; -8.333 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.677      ;
; -8.330 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.681     ; 7.185      ;
; -8.325 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -1.682     ; 7.179      ;
; -8.324 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.201     ; 7.659      ;
; -8.322 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.184     ; 7.674      ;
; -8.319 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.652      ;
; -8.319 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.203     ; 7.652      ;
; -8.307 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.641      ;
; -8.305 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.639      ;
; -8.302 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.192     ; 7.646      ;
; -8.285 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -1.202     ; 7.619      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                       ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -6.050 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.910     ; 4.782      ;
; -5.985 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.755     ; 4.774      ;
; -5.982 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.750     ; 4.775      ;
; -5.959 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.750     ; 4.752      ;
; -5.944 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.777     ; 4.718      ;
; -5.921 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.756     ; 4.683      ;
; -5.894 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.602     ; 4.701      ;
; -5.884 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.910     ; 4.616      ;
; -5.866 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.751     ; 4.663      ;
; -5.852 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.756     ; 4.614      ;
; -5.819 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.755     ; 4.608      ;
; -5.797 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.751     ; 4.594      ;
; -5.778 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.777     ; 4.552      ;
; -5.737 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.750     ; 4.531      ;
; -5.728 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.602     ; 4.535      ;
; -5.714 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.750     ; 4.508      ;
; -5.570 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.430     ; 4.782      ;
; -5.505 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.275     ; 4.774      ;
; -5.502 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.775      ;
; -5.479 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 4.918      ;
; -5.479 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.752      ;
; -5.464 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.297     ; 4.718      ;
; -5.441 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.276     ; 4.683      ;
; -5.428 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 4.867      ;
; -5.414 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.122     ; 4.701      ;
; -5.404 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.430     ; 4.616      ;
; -5.386 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.271     ; 4.663      ;
; -5.375 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.916     ; 4.135      ;
; -5.372 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.110     ; 4.780      ;
; -5.372 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.276     ; 4.614      ;
; -5.352 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.916     ; 4.112      ;
; -5.339 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.275     ; 4.608      ;
; -5.321 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.110     ; 4.729      ;
; -5.317 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.105     ; 4.760      ;
; -5.317 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.271     ; 4.594      ;
; -5.315 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.264     ; 4.693      ;
; -5.298 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.297     ; 4.552      ;
; -5.274 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.101      ; 4.918      ;
; -5.266 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.105     ; 4.709      ;
; -5.264 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.264     ; 4.642      ;
; -5.257 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.531      ;
; -5.250 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.109     ; 4.685      ;
; -5.248 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.122     ; 4.535      ;
; -5.234 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.508      ;
; -5.223 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.101      ; 4.867      ;
; -5.209 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.131     ; 4.629      ;
; -5.199 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.109     ; 4.634      ;
; -5.183 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 4.623      ;
; -5.167 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.095      ; 4.780      ;
; -5.159 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.044      ; 4.612      ;
; -5.158 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.131     ; 4.578      ;
; -5.129 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 4.569      ;
; -5.116 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.095      ; 4.729      ;
; -5.112 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.100      ; 4.760      ;
; -5.110 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.059     ; 4.693      ;
; -5.108 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.044      ; 4.561      ;
; -5.061 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.100      ; 4.709      ;
; -5.059 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.059     ; 4.642      ;
; -5.045 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.096      ; 4.685      ;
; -5.004 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.074      ; 4.629      ;
; -4.994 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.096      ; 4.634      ;
; -4.978 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.101      ; 4.623      ;
; -4.954 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.249      ; 4.612      ;
; -4.953 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.074      ; 4.578      ;
; -4.924 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.101      ; 4.569      ;
; -4.903 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.249      ; 4.561      ;
; -4.895 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.436     ; 4.135      ;
; -4.872 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.436     ; 4.112      ;
; -4.817 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.223      ;
; -4.763 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.270     ; 4.169      ;
; -4.612 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.065     ; 4.223      ;
; -4.558 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.065     ; 4.169      ;
; -4.238 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.908      ; 5.164      ;
; -4.181 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.754      ; 5.077      ;
; -4.126 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.773      ; 5.041      ;
; -4.116 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.909      ; 5.069      ;
; -4.075 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.887      ; 5.013      ;
; -4.061 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.928      ; 5.033      ;
; -4.025 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 1.062      ; 4.996      ;
; -4.021 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.932      ; 4.996      ;
; -4.020 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.906      ; 4.977      ;
; -3.990 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.932      ; 4.965      ;
; -3.970 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 1.081      ; 4.960      ;
; -3.953 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.926      ; 4.897      ;
; -3.914 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.926      ; 4.858      ;
; -3.904 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.933      ; 4.880      ;
; -3.898 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.931      ; 4.877      ;
; -3.896 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.772      ; 4.810      ;
; -3.883 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.926      ; 4.827      ;
; -3.868 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.927      ; 4.813      ;
; -3.867 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.913      ; 4.828      ;
; -3.859 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.931      ; 4.838      ;
; -3.857 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.772      ; 4.771      ;
; -3.849 ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.773      ; 4.764      ;
; -3.844 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.933      ; 4.820      ;
; -3.838 ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.916      ; 4.772      ;
; -3.831 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.927      ; 4.802      ;
; -3.828 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.931      ; 4.807      ;
; -3.826 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.772      ; 4.740      ;
; -3.814 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.772      ; 4.728      ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -5.042 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.911     ; 1.706      ;
; -4.868 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.911     ; 1.532      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.460 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.766      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.253 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.980      ; 4.765      ;
; -4.147 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.913     ; 1.859      ;
; -4.036 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.913     ; 1.748      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -4.029 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 5.155      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -3.834 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 1.626      ; 4.983      ;
; -2.581 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 3.016      ;
; -2.564 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 3.022      ;
; -2.557 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 2.992      ;
; -2.540 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 2.998      ;
; -2.495 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 2.930      ;
; -2.478 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 2.936      ;
; -2.390 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 2.848      ;
; -1.432 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.935      ; 1.867      ;
; 1.219  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 3.692      ; 2.049      ;
; 1.388  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.338      ; 2.700      ;
; 1.405  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 4.338      ; 2.706      ;
; 1.425  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 3.692      ; 2.049      ;
; 1.719  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 3.692      ; 2.049      ;
; 1.888  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.338      ; 2.700      ;
; 1.905  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 4.338      ; 2.706      ;
; 1.925  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 3.692      ; 2.049      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.665 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.766      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.509 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 5.155      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.458 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.775      ; 4.765      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -4.314 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 1.146      ; 4.983      ;
; -3.061 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 3.016      ;
; -3.044 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 3.022      ;
; -3.037 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 2.992      ;
; -3.020 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 2.998      ;
; -2.975 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 2.930      ;
; -2.958 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 2.936      ;
; -2.870 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 2.848      ;
; -1.912 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.455      ; 1.867      ;
; -0.984 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.690      ; 2.697      ;
; -0.955 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.693      ; 2.693      ;
; -0.805 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.690      ; 2.518      ;
; -0.776 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.693      ; 2.514      ;
; -0.678 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.690      ; 2.391      ;
; -0.649 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.693      ; 2.387      ;
; -0.631 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 1.690      ; 2.344      ;
; -0.076 ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.431      ; 2.552      ;
; 0.145  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.428      ; 2.306      ;
; 0.168  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.431      ; 2.308      ;
; 0.896  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 2.274      ; 1.537      ;
; 0.908  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.858      ; 2.700      ;
; 0.925  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.858      ; 2.706      ;
; 1.014  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.487      ; 2.049      ;
; 1.220  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 3.487      ; 2.049      ;
; 1.408  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.858      ; 2.700      ;
; 1.425  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.858      ; 2.706      ;
; 1.514  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.487      ; 2.049      ;
; 1.720  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 3.487      ; 2.049      ;
; 2.213  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 5.093      ; 2.653      ;
; 2.242  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 5.096      ; 2.649      ;
; 2.713  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 5.093      ; 2.653      ;
; 2.742  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 5.096      ; 2.649      ;
; 3.365  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 4.254      ; 0.849      ;
; 3.865  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 4.254      ; 0.849      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controlador:controlador0|state.JMP'                                                                                                                                                     ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.604 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.070      ; 2.697      ;
; -1.575 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.073      ; 2.693      ;
; -1.425 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.070      ; 2.518      ;
; -1.396 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.073      ; 2.514      ;
; -1.298 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.070      ; 2.391      ;
; -1.269 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.073      ; 2.387      ;
; -1.251 ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.070      ; 2.344      ;
; -0.696 ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.811      ; 2.552      ;
; -0.475 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.808      ; 2.306      ;
; -0.452 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.811      ; 2.308      ;
; 0.276  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 1.654      ; 1.537      ;
; 1.593  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 4.473      ; 2.653      ;
; 1.622  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 4.476      ; 2.649      ;
; 2.093  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 4.473      ; 2.653      ;
; 2.122  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 4.476      ; 2.649      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -3.655 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 4.254      ; 0.849      ;
; -3.155 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 4.254      ; 0.849      ;
; -2.697 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 5.096      ; 2.649      ;
; -2.690 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 5.093      ; 2.653      ;
; -2.197 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 5.096      ; 2.649      ;
; -2.190 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 5.093      ; 2.653      ;
; -1.802 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.858      ; 2.306      ;
; -1.688 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.487      ; 2.049      ;
; -1.688 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.487      ; 2.049      ;
; -1.408 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 3.858      ; 2.700      ;
; -1.302 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.858      ; 2.306      ;
; -1.188 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.487      ; 2.049      ;
; -1.188 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.487      ; 2.049      ;
; -0.908 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 3.858      ; 2.700      ;
; -0.737 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.274      ; 1.537      ;
; -0.123 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.431      ; 2.308      ;
; -0.122 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.428      ; 2.306      ;
; 0.121  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 2.431      ; 2.552      ;
; 0.654  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.690      ; 2.344      ;
; 0.694  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.693      ; 2.387      ;
; 0.701  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.690      ; 2.391      ;
; 0.821  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.693      ; 2.514      ;
; 0.828  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.690      ; 2.518      ;
; 1.000  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.693      ; 2.693      ;
; 1.007  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 1.690      ; 2.697      ;
; 1.912  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 1.867      ;
; 2.581  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.536      ;
; 2.643  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.598      ;
; 2.667  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.622      ;
; 2.893  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.848      ;
; 2.975  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.930      ;
; 3.037  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 2.992      ;
; 3.061  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.455      ; 3.016      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.934  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.580      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 3.941  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 1.146      ; 4.587      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.351  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.626      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
; 4.358  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.775      ; 4.633      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -2.282 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.338      ; 2.306      ;
; -1.893 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 3.692      ; 2.049      ;
; -1.893 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 3.692      ; 2.049      ;
; -1.888 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 4.338      ; 2.700      ;
; -1.782 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.338      ; 2.306      ;
; -1.393 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 3.692      ; 2.049      ;
; -1.393 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 3.692      ; 2.049      ;
; -1.388 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 4.338      ; 2.700      ;
; 1.432  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 1.867      ;
; 2.101  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.536      ;
; 2.163  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.598      ;
; 2.187  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.622      ;
; 2.413  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.848      ;
; 2.495  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.930      ;
; 2.557  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 2.992      ;
; 2.581  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.935      ; 3.016      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.454  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.580      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.461  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 1.626      ; 4.587      ;
; 3.943  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.911     ; 1.532      ;
; 4.117  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.911     ; 1.706      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.146  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.626      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.153  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.980      ; 4.633      ;
; 4.161  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.913     ; 1.748      ;
; 4.272  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.913     ; 1.859      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|state.JMP'                                                                                                                                                      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.077 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 4.476      ; 2.649      ;
; -2.070 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 4.473      ; 2.653      ;
; -1.577 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 4.476      ; 2.649      ;
; -1.570 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 4.473      ; 2.653      ;
; -0.117 ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.654      ; 1.537      ;
; 0.497  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.811      ; 2.308      ;
; 0.498  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.808      ; 2.306      ;
; 0.741  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.811      ; 2.552      ;
; 1.274  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.070      ; 2.344      ;
; 1.314  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.073      ; 2.387      ;
; 1.321  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.070      ; 2.391      ;
; 1.441  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.073      ; 2.514      ;
; 1.448  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.070      ; 2.518      ;
; 1.620  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.073      ; 2.693      ;
; 1.627  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 1.070      ; 2.697      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                            ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.067 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.587      ; 1.520      ;
; -1.887 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.422      ; 1.535      ;
; -1.878 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.561      ; 1.683      ;
; -1.650 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.736      ; 2.086      ;
; -1.578 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.588      ; 2.010      ;
; -1.567 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.587      ; 1.520      ;
; -1.495 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.582      ; 2.087      ;
; -1.489 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.583      ; 2.094      ;
; -1.390 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.588      ; 2.198      ;
; -1.387 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.422      ; 1.535      ;
; -1.378 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.561      ; 1.683      ;
; -1.176 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 3.428      ; 2.252      ;
; -1.150 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.736      ; 2.086      ;
; -1.078 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.588      ; 2.010      ;
; -0.995 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.582      ; 2.087      ;
; -0.989 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.583      ; 2.094      ;
; -0.890 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.588      ; 2.198      ;
; -0.676 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 3.428      ; 2.252      ;
; 0.019  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.069      ; 1.588      ;
; 0.121  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.244      ; 1.865      ;
; 0.148  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.936      ; 1.584      ;
; 0.279  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.090      ; 1.869      ;
; 0.289  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.091      ; 1.880      ;
; 0.789  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.096      ; 2.385      ;
; 0.811  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.095      ; 2.406      ;
; 0.815  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 2.096      ; 2.411      ;
; 1.095  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.930      ; 2.525      ;
; 1.639  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.055      ; 2.694      ;
; 1.717  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.902      ; 2.619      ;
; 1.745  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.903      ; 2.648      ;
; 1.818  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.887      ; 2.705      ;
; 1.823  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.056      ; 2.879      ;
; 1.856  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 2.783      ;
; 2.137  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.042      ;
; 2.146  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.880      ; 3.026      ;
; 2.201  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.281      ;
; 2.246  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.178      ;
; 2.264  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.055      ; 3.319      ;
; 2.323  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.903      ; 3.226      ;
; 2.331  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.212      ;
; 2.334  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.772      ; 3.106      ;
; 2.343  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.275      ;
; 2.343  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.747      ; 3.090      ;
; 2.393  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.298      ;
; 2.401  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.056      ; 3.457      ;
; 2.415  ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.895      ; 3.310      ;
; 2.427  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 3.354      ;
; 2.447  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 3.374      ;
; 2.476  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.902      ; 3.378      ;
; 2.486  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.754      ; 3.240      ;
; 2.498  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.931      ; 3.429      ;
; 2.523  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.449      ;
; 2.528  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.748      ; 3.276      ;
; 2.529  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.931      ; 3.460      ;
; 2.548  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.628      ;
; 2.590  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.772      ; 3.362      ;
; 2.626  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.706      ;
; 2.628  ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.913      ; 3.541      ;
; 2.634  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.566      ;
; 2.641  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.921      ; 3.562      ;
; 2.642  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.766      ; 3.408      ;
; 2.645  ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.908      ; 3.553      ;
; 2.658  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.916      ; 3.574      ;
; 2.681  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.081      ; 3.762      ;
; 2.691  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 3.618      ;
; 2.696  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.601      ;
; 2.700  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.756      ; 3.456      ;
; 2.740  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.645      ;
; 2.760  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.686      ;
; 2.765  ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.697      ;
; 2.768  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.848      ;
; 2.771  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.880      ; 3.651      ;
; 2.774  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 3.701      ;
; 2.788  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.868      ;
; 2.789  ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.767      ; 3.556      ;
; 2.810  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.931      ; 3.741      ;
; 2.815  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.895      ;
; 2.818  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.723      ;
; 2.821  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.901      ;
; 2.825  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.772      ; 3.597      ;
; 2.852  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.927      ; 3.779      ;
; 2.860  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.070      ; 3.930      ;
; 2.870  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.796      ;
; 2.870  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.796      ;
; 2.873  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.906      ; 3.779      ;
; 2.881  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.080      ; 3.961      ;
; 2.907  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.928      ; 3.835      ;
; 2.909  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.881      ; 3.790      ;
; 2.910  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.842      ;
; 2.915  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.767      ; 3.682      ;
; 2.923  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.931      ; 3.854      ;
; 2.930  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.932      ; 3.862      ;
; 2.932  ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.837      ;
; 2.937  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.772      ; 3.709      ;
; 2.948  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.874      ;
; 2.959  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.864      ;
; 2.960  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.905      ; 3.865      ;
; 2.963  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.921      ; 3.884      ;
; 2.965  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.926      ; 3.891      ;
; 2.968  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.747      ; 3.715      ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                            ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.506 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.667      ; 1.427      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.253 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 2.652      ; 1.915      ;
; -1.228 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.667      ; 1.955      ;
; -1.006 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.667      ; 1.427      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[0]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[1]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[2]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[3]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[4]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[5]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[6]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.753 ; controlador:controlador0|state.JMP                           ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 2.652      ; 1.915      ;
; -0.728 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.667      ; 1.955      ;
; -0.468 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 2.454      ;
; -0.375 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.657      ; 2.548      ;
; -0.244 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.657      ; 2.679      ;
; -0.192 ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 2.730      ;
; -0.183 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.666      ; 2.999      ;
; -0.182 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.666      ; 3.000      ;
; -0.182 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.666      ; 3.000      ;
; -0.182 ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.666      ; 3.000      ;
; 0.032  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.656      ; 2.454      ;
; 0.050  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 2.972      ;
; 0.072  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 2.994      ;
; 0.075  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.681      ; 3.022      ;
; 0.076  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.681      ; 3.023      ;
; 0.125  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.657      ; 2.548      ;
; 0.217  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.139      ;
; 0.223  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.680      ; 3.169      ;
; 0.224  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.680      ; 3.170      ;
; 0.256  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.657      ; 2.679      ;
; 0.269  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.680      ; 3.465      ;
; 0.274  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.674      ; 3.464      ;
; 0.283  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.680      ; 3.479      ;
; 0.292  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.655      ; 3.463      ;
; 0.292  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.655      ; 3.463      ;
; 0.295  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.674      ; 3.485      ;
; 0.296  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.657      ; 3.219      ;
; 0.299  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.681      ; 3.496      ;
; 0.303  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.681      ; 3.500      ;
; 0.305  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.227      ;
; 0.306  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.655      ; 3.477      ;
; 0.306  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.655      ; 3.477      ;
; 0.308  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.656      ; 2.730      ;
; 0.309  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.481      ;
; 0.309  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.481      ;
; 0.309  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.481      ;
; 0.309  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.481      ;
; 0.317  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.666      ; 2.999      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[4]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.490      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.666      ; 3.000      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.666      ; 3.000      ;
; 0.318  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 2.666      ; 3.000      ;
; 0.389  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.311      ;
; 0.391  ; datapath:datapath0|register1:regcarryflag|out0               ; datapath:datapath0|register1:regcarryflag|out0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.402  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.324      ;
; 0.403  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.325      ;
; 0.407  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.655      ; 3.328      ;
; 0.407  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.655      ; 3.328      ;
; 0.424  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.666      ; 3.356      ;
; 0.427  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.666      ; 3.359      ;
; 0.432  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.354      ;
; 0.449  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.371      ;
; 0.482  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.674      ; 3.422      ;
; 0.514  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.657      ; 3.687      ;
; 0.514  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg10|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.657      ; 3.687      ;
; 0.519  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[0]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.655      ; 3.440      ;
; 0.522  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[0]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.655      ; 3.443      ;
; 0.527  ; datapath:datapath0|programcounter:programcounter0|current[7] ; datapath:datapath0|programcounter:programcounter0|current[7]                                                                       ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.529  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.666      ; 3.461      ;
; 0.538  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg11|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.657      ; 3.711      ;
; 0.549  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.674      ; 3.489      ;
; 0.550  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.656      ; 2.972      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.738      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[2]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.738      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[6]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.738      ;
; 0.566  ; controlador:controlador0|state.ADD                           ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 2.656      ; 3.738      ;
; 0.569  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[3]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.491      ;
; 0.572  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[7]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.656      ; 2.994      ;
; 0.575  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.681      ; 3.022      ;
; 0.576  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.681      ; 3.023      ;
; 0.580  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg01|out0[1]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.656      ; 3.502      ;
; 0.649  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg11|out0[0]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 2.666      ; 3.581      ;
; 0.660  ; controlador:controlador0|state.busca                         ; controlador:controlador0|state.decode                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.675  ; datapath:datapath0|programcounter:programcounter0|current[0] ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                    ; clk         ; 0.000        ; 0.060      ; 0.969      ;
; 0.717  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg10|out0[4]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.656      ; 3.139      ;
; 0.723  ; controlador:controlador0|alucontrol[0]                       ; datapath:datapath0|register8:reg00|out0[5]                                                                                         ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 2.680      ; 3.169      ;
+--------+--------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux1~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux1~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -2.557 ; -2.557 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 8.133 ; 8.133 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.746 ; 6.746 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.737 ; 6.737 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.715 ; 6.715 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 7.908 ; 7.908 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.746 ; 6.746 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.737 ; 6.737 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.715 ; 6.715 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.641 ; -196.168      ;
; controlador:controlador0|state.ST      ; -2.568 ; -9.943        ;
; controlador:controlador0|state.ADD     ; -2.492 ; -13.553       ;
; controlador:controlador0|alucontrol[0] ; -2.266 ; -19.740       ;
; controlador:controlador0|state.JMP     ; -0.150 ; -0.283        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; controlador:controlador0|state.ST      ; -1.703 ; -9.119        ;
; controlador:controlador0|state.ADD     ; -1.327 ; -4.722        ;
; controlador:controlador0|state.JMP     ; -1.278 ; -2.551        ;
; controlador:controlador0|alucontrol[0] ; -1.266 ; -9.582        ;
; clk                                    ; -1.180 ; -21.403       ;
+----------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.000 ; -249.380      ;
; controlador:controlador0|alucontrol[0] ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ADD     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.JMP     ; 0.500  ; 0.000         ;
; controlador:controlador0|state.ST      ; 0.500  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                    ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.641 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.580      ;
; -3.625 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.564      ;
; -3.625 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.564      ;
; -3.562 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.510      ;
; -3.561 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.500      ;
; -3.550 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.489      ;
; -3.549 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.488      ;
; -3.545 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.577     ; 3.500      ;
; -3.535 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.473      ;
; -3.534 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.472      ;
; -3.532 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.480      ;
; -3.514 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.453      ;
; -3.508 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.456      ;
; -3.506 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.454      ;
; -3.498 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.576     ; 3.454      ;
; -3.498 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.437      ;
; -3.498 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.437      ;
; -3.497 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.436      ;
; -3.497 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.436      ;
; -3.488 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.427      ;
; -3.482 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.420      ;
; -3.481 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.419      ;
; -3.435 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.383      ;
; -3.434 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.373      ;
; -3.433 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.372      ;
; -3.423 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.362      ;
; -3.422 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.361      ;
; -3.419 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.580      ;
; -3.418 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.357      ;
; -3.414 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.577     ; 3.369      ;
; -3.408 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.346      ;
; -3.407 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.345      ;
; -3.403 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.564      ;
; -3.403 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.564      ;
; -3.401 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.349      ;
; -3.398 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.337      ;
; -3.381 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.329      ;
; -3.379 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.571     ; 3.340      ;
; -3.379 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.584     ; 3.327      ;
; -3.378 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.571     ; 3.339      ;
; -3.371 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.576     ; 3.327      ;
; -3.370 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.309      ;
; -3.370 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.309      ;
; -3.361 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.300      ;
; -3.355 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.293      ;
; -3.354 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.594     ; 3.292      ;
; -3.340 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.510      ;
; -3.339 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.500      ;
; -3.334 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.273      ;
; -3.328 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.489      ;
; -3.327 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.488      ;
; -3.323 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.355     ; 3.500      ;
; -3.313 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.252      ;
; -3.313 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.473      ;
; -3.312 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.472      ;
; -3.310 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.480      ;
; -3.306 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.570     ; 3.268      ;
; -3.306 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.245      ;
; -3.305 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.570     ; 3.267      ;
; -3.292 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.453      ;
; -3.291 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.230      ;
; -3.286 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.456      ;
; -3.284 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.454      ;
; -3.276 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.354     ; 3.454      ;
; -3.276 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.437      ;
; -3.276 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.437      ;
; -3.275 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.436      ;
; -3.275 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.436      ;
; -3.271 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.210      ;
; -3.266 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[2] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.427      ;
; -3.260 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.420      ;
; -3.259 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.419      ;
; -3.252 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.571     ; 3.213      ;
; -3.251 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.571     ; 3.212      ;
; -3.226 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[4] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.165      ;
; -3.213 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.383      ;
; -3.212 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.373      ;
; -3.211 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.372      ;
; -3.204 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.143      ;
; -3.204 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[1] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.291     ; 3.445      ;
; -3.203 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[7] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.142      ;
; -3.201 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.362      ;
; -3.200 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[1] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.361      ;
; -3.196 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[6] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.357      ;
; -3.192 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.355     ; 3.369      ;
; -3.188 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg01|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.291     ; 3.429      ;
; -3.188 ; controlador:controlador0|mux2select[1] ; datapath:datapath0|register8:reg00|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.291     ; 3.429      ;
; -3.186 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[2] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.125      ;
; -3.186 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.346      ;
; -3.185 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[0] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.372     ; 3.345      ;
; -3.179 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.570     ; 3.141      ;
; -3.179 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[7] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.349      ;
; -3.178 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg10|out0[5] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.570     ; 3.140      ;
; -3.176 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg10|out0[4] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.371     ; 3.337      ;
; -3.167 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg11|out0[6] ; controlador:controlador0|state.ADD ; clk         ; 0.500        ; -0.593     ; 3.106      ;
; -3.159 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg01|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.329      ;
; -3.157 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg01|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.349     ; 3.340      ;
; -3.157 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg11|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.362     ; 3.327      ;
; -3.156 ; controlador:controlador0|mux1select[0] ; datapath:datapath0|register8:reg00|out0[5] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.349     ; 3.339      ;
; -3.149 ; controlador:controlador0|mux1select[1] ; datapath:datapath0|register8:reg00|out0[3] ; controlador:controlador0|state.ST  ; clk         ; 0.500        ; -0.354     ; 3.327      ;
+--------+----------------------------------------+--------------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.568 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.495 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.894      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.473 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.154      ; 2.727      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -2.407 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.310      ; 2.811      ;
; -1.111 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.352      ;
; -1.107 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.353      ;
; -1.088 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.329      ;
; -1.084 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.330      ;
; -1.060 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.301      ;
; -1.056 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.302      ;
; -1.045 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 1.291      ;
; -0.614 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.500        ; 0.152      ; 0.855      ;
; 0.112  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.785      ; 1.259      ;
; 0.129  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.787      ; 1.256      ;
; 0.210  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.785      ; 1.161      ;
; 0.227  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.787      ; 1.158      ;
; 0.256  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.785      ; 1.115      ;
; 0.273  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.787      ; 1.112      ;
; 0.298  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.785      ; 1.073      ;
; 0.440  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.998      ; 1.156      ;
; 0.532  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.996      ; 1.050      ;
; 0.540  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.998      ; 1.056      ;
; 0.859  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 1.000        ; 0.929      ; 0.714      ;
; 1.028  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.004      ; 1.206      ;
; 1.032  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 2.004      ; 1.207      ;
; 1.046  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 1.848      ; 0.948      ;
; 1.141  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 1.848      ; 0.948      ;
; 1.528  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.004      ; 1.206      ;
; 1.532  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 2.004      ; 1.207      ;
; 1.546  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 1.848      ; 0.948      ;
; 1.621  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.637      ; 1.243      ;
; 1.638  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.500        ; 2.639      ; 1.240      ;
; 1.641  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 1.848      ; 0.948      ;
; 1.865  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.500        ; 1.968      ; 0.406      ;
; 2.121  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.637      ; 1.243      ;
; 2.138  ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 1.000        ; 2.639      ; 1.240      ;
; 2.365  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 1.000        ; 1.968      ; 0.406      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.492 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.397 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.230      ; 2.727      ;
; -2.325 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.171     ; 0.793      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.273 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.894      ;
; -2.264 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.171     ; 0.732      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -2.185 ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.532      ; 2.811      ;
; -1.881 ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.171     ; 0.842      ;
; -1.845 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; -1.171     ; 0.806      ;
; -0.889 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.352      ;
; -0.885 ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.353      ;
; -0.866 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.329      ;
; -0.862 ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.330      ;
; -0.838 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.301      ;
; -0.834 ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.302      ;
; -0.823 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 1.291      ;
; -0.392 ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; 0.500        ; 0.374      ; 0.855      ;
; 1.122  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 1.924      ; 0.948      ;
; 1.217  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 1.924      ; 0.948      ;
; 1.250  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.226      ; 1.206      ;
; 1.254  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.500        ; 2.226      ; 1.207      ;
; 1.622  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 1.924      ; 0.948      ;
; 1.717  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 1.924      ; 0.948      ;
; 1.750  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.226      ; 1.206      ;
; 1.754  ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 1.000        ; 2.226      ; 1.207      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                       ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.266 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.313     ; 2.057      ;
; -2.261 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.313     ; 2.052      ;
; -2.258 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.379     ; 2.027      ;
; -2.231 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.312     ; 2.024      ;
; -2.223 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.326     ; 2.006      ;
; -2.223 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.313     ; 2.008      ;
; -2.209 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.315     ; 2.001      ;
; -2.208 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.313     ; 1.993      ;
; -2.194 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.315     ; 1.986      ;
; -2.192 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.233     ; 1.989      ;
; -2.191 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.379     ; 1.960      ;
; -2.164 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.312     ; 1.957      ;
; -2.156 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.326     ; 1.939      ;
; -2.131 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.314     ; 1.921      ;
; -2.126 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.314     ; 1.916      ;
; -2.125 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.233     ; 1.922      ;
; -2.045 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 2.138      ;
; -2.044 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.091     ; 2.057      ;
; -2.039 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.091     ; 2.052      ;
; -2.036 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.157     ; 2.027      ;
; -2.009 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.090     ; 2.024      ;
; -2.007 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.387     ; 1.779      ;
; -2.003 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 2.096      ;
; -2.002 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.387     ; 1.774      ;
; -2.001 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 2.006      ;
; -2.001 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.091     ; 2.008      ;
; -1.992 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 2.079      ;
; -1.987 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.093     ; 2.001      ;
; -1.986 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.091     ; 1.993      ;
; -1.978 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.013     ; 2.072      ;
; -1.975 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.077     ; 2.046      ;
; -1.972 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.093     ; 1.986      ;
; -1.970 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 1.989      ;
; -1.969 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.065      ; 2.138      ;
; -1.969 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.157     ; 1.960      ;
; -1.950 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 2.037      ;
; -1.948 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.010     ; 2.043      ;
; -1.942 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.090     ; 1.957      ;
; -1.940 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.024     ; 2.025      ;
; -1.936 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.013     ; 2.030      ;
; -1.934 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.104     ; 1.939      ;
; -1.933 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.077     ; 2.004      ;
; -1.927 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.065      ; 2.096      ;
; -1.916 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.065      ; 2.079      ;
; -1.909 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.069      ; 2.008      ;
; -1.909 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.092     ; 1.921      ;
; -1.906 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.010     ; 2.001      ;
; -1.904 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.092     ; 1.916      ;
; -1.903 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.011     ; 1.922      ;
; -1.902 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.063      ; 2.072      ;
; -1.899 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.001     ; 2.046      ;
; -1.898 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.024     ; 1.983      ;
; -1.874 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.065      ; 2.037      ;
; -1.872 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.066      ; 2.043      ;
; -1.868 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.012     ; 1.960      ;
; -1.867 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.069      ; 1.966      ;
; -1.864 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.052      ; 2.025      ;
; -1.860 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.063      ; 2.030      ;
; -1.857 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.001     ; 2.004      ;
; -1.847 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.012     ; 1.939      ;
; -1.833 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.145      ; 2.008      ;
; -1.830 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.066      ; 2.001      ;
; -1.822 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.052      ; 1.983      ;
; -1.792 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.064      ; 1.960      ;
; -1.791 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.145      ; 1.966      ;
; -1.785 ; controlador:controlador0|mux1select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.165     ; 1.779      ;
; -1.780 ; controlador:controlador0|mux1select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.165     ; 1.774      ;
; -1.771 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; 0.064      ; 1.939      ;
; -1.739 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.085     ; 1.813      ;
; -1.718 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.085     ; 1.792      ;
; -1.663 ; controlador:controlador0|mux2select[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.009     ; 1.813      ;
; -1.642 ; controlador:controlador0|mux2select[1]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ST  ; controlador:controlador0|alucontrol[0] ; 0.500        ; -0.009     ; 1.792      ;
; -1.396 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.263      ; 2.257      ;
; -1.379 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.197      ; 2.224      ;
; -1.352 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.264      ; 2.221      ;
; -1.344 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.250      ; 2.203      ;
; -1.336 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.215      ; 2.199      ;
; -1.331 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.280      ; 2.215      ;
; -1.313 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.343      ; 2.186      ;
; -1.309 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.282      ; 2.196      ;
; -1.303 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.280      ; 2.187      ;
; -1.301 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.268      ; 2.178      ;
; -1.279 ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.261      ; 2.147      ;
; -1.278 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.280      ; 2.156      ;
; -1.270 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.361      ; 2.161      ;
; -1.268 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.280      ; 2.146      ;
; -1.264 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.278      ; 2.149      ;
; -1.263 ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.281      ; 2.148      ;
; -1.261 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.214      ; 2.123      ;
; -1.254 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.278      ; 2.139      ;
; -1.251 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.214      ; 2.113      ;
; -1.250 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.280      ; 2.128      ;
; -1.248 ; datapath:datapath0|register8:reg00|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.281      ; 2.127      ;
; -1.245 ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.281      ; 2.130      ;
; -1.236 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.278      ; 2.121      ;
; -1.234 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.281      ; 2.120      ;
; -1.233 ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.214      ; 2.095      ;
; -1.229 ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.214      ; 2.091      ;
; -1.226 ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.267      ; 2.102      ;
; -1.224 ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                ; controlador:controlador0|alucontrol[0] ; 1.000        ; 0.281      ; 2.110      ;
+--------+--------------------------------------------+-------------------------------------+------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controlador:controlador0|state.JMP'                                                                                                                                                     ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.150 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.523      ; 1.259      ;
; -0.133 ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.525      ; 1.256      ;
; -0.052 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.523      ; 1.161      ;
; -0.035 ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.525      ; 1.158      ;
; -0.006 ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.523      ; 1.115      ;
; 0.011  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.525      ; 1.112      ;
; 0.036  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.523      ; 1.073      ;
; 0.178  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.736      ; 1.156      ;
; 0.270  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.734      ; 1.050      ;
; 0.278  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.736      ; 1.056      ;
; 0.597  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 1.000        ; 0.667      ; 0.714      ;
; 1.359  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 2.375      ; 1.243      ;
; 1.376  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.500        ; 2.377      ; 1.240      ;
; 1.859  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 2.375      ; 1.243      ;
; 1.876  ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 1.000        ; 2.377      ; 1.240      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ST'                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                       ; Launch Clock                       ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.703 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 1.968      ; 0.406      ;
; -1.540 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.639      ; 1.240      ;
; -1.535 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; 0.000        ; 2.637      ; 1.243      ;
; -1.203 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|datamem_write_enable ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 1.968      ; 0.406      ;
; -1.105 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.004      ; 1.040      ;
; -1.041 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 1.848      ; 0.948      ;
; -1.041 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 1.848      ; 0.948      ;
; -1.040 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[0]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.639      ; 1.240      ;
; -1.035 ; controlador:controlador0|state.ADD                                                                                                 ; controlador:controlador0|mux0select[1]        ; controlador:controlador0|state.ADD ; controlador:controlador0|state.ST ; -0.500       ; 2.637      ; 1.243      ;
; -0.939 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; 0.000        ; 2.004      ; 1.206      ;
; -0.605 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.004      ; 1.040      ;
; -0.541 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 1.848      ; 0.948      ;
; -0.541 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 1.848      ; 0.948      ;
; -0.439 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0]        ; controlador:controlador0|state.ST  ; controlador:controlador0|state.ST ; -0.500       ; 2.004      ; 1.206      ;
; -0.215 ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[2]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.929      ; 0.714      ;
; 0.054  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.996      ; 1.050      ;
; 0.058  ; controlador:controlador0|state.instIN                                                                                              ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.998      ; 1.056      ;
; 0.158  ; controlador:controlador0|state.MVI                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.998      ; 1.156      ;
; 0.288  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.785      ; 1.073      ;
; 0.325  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.787      ; 1.112      ;
; 0.330  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.785      ; 1.115      ;
; 0.371  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.787      ; 1.158      ;
; 0.376  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.785      ; 1.161      ;
; 0.469  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[0]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.787      ; 1.256      ;
; 0.474  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux0select[1]        ; clk                                ; controlador:controlador0|state.ST ; 0.000        ; 0.785      ; 1.259      ;
; 1.203  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 0.855      ;
; 1.483  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.135      ;
; 1.511  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.163      ;
; 1.534  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.186      ;
; 1.639  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.291      ;
; 1.649  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.301      ;
; 1.677  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.329      ;
; 1.700  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.152      ; 1.352      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.836  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.646      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 2.838  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.310      ; 2.648      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.019  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.673      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
; 3.031  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0]        ; clk                                ; controlador:controlador0|state.ST ; -0.500       ; 0.154      ; 2.685      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+------------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.ADD'                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                ; Launch Clock                      ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+
; -1.327 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.226      ; 1.040      ;
; -1.161 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 2.226      ; 1.206      ;
; -1.117 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 1.924      ; 0.948      ;
; -1.117 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; 0.000        ; 1.924      ; 0.948      ;
; -0.827 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.226      ; 1.040      ;
; -0.661 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux1select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 2.226      ; 1.206      ;
; -0.617 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[1] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 1.924      ; 0.948      ;
; -0.617 ; controlador:controlador0|state.ST                                                                                                  ; controlador:controlador0|mux2select[0] ; controlador:controlador0|state.ST ; controlador:controlador0|state.ADD ; -0.500       ; 1.924      ; 0.948      ;
; 0.981  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 0.855      ;
; 1.261  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.135      ;
; 1.289  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.163      ;
; 1.312  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.186      ;
; 1.417  ; controlador:controlador0|state.instOUT                                                                                             ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.291      ;
; 1.427  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.301      ;
; 1.455  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.329      ;
; 1.478  ; controlador:controlador0|state.MOV                                                                                                 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.374      ; 1.352      ;
; 2.403  ; controlador:controlador0|state.SHL                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.171     ; 0.732      ;
; 2.464  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[3] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.171     ; 0.793      ;
; 2.477  ; controlador:controlador0|state.SHR                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.171     ; 0.806      ;
; 2.513  ; controlador:controlador0|state.SUB                                                                                                 ; controlador:controlador0|alucontrol[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; -1.171     ; 0.842      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.614  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.646      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.616  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux1select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.532      ; 2.648      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.943  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[1] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.673      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
; 2.955  ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ; controlador:controlador0|mux2select[0] ; clk                               ; controlador:controlador0|state.ADD ; -0.500       ; 0.230      ; 2.685      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|state.JMP'                                                                                                                                                      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.278 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 2.377      ; 1.240      ;
; -1.273 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; 0.000        ; 2.375      ; 1.243      ;
; -0.778 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[0] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 2.377      ; 1.240      ;
; -0.773 ; controlador:controlador0|state.ADD    ; controlador:controlador0|mux0select[1] ; controlador:controlador0|state.ADD ; controlador:controlador0|state.JMP ; -0.500       ; 2.375      ; 1.243      ;
; 0.047  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[2] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.667      ; 0.714      ;
; 0.316  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.734      ; 1.050      ;
; 0.320  ; controlador:controlador0|state.instIN ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.736      ; 1.056      ;
; 0.420  ; controlador:controlador0|state.MVI    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.736      ; 1.156      ;
; 0.550  ; controlador:controlador0|state.MOV    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.523      ; 1.073      ;
; 0.587  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.525      ; 1.112      ;
; 0.592  ; controlador:controlador0|state.SHL    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.523      ; 1.115      ;
; 0.633  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.525      ; 1.158      ;
; 0.638  ; controlador:controlador0|state.SUB    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.523      ; 1.161      ;
; 0.731  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[0] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.525      ; 1.256      ;
; 0.736  ; controlador:controlador0|state.SHR    ; controlador:controlador0|mux0select[1] ; clk                                ; controlador:controlador0|state.JMP ; 0.000        ; 0.523      ; 1.259      ;
+--------+---------------------------------------+----------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controlador:controlador0|alucontrol[0]'                                                                                                                                                            ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                             ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.266 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.911      ; 0.645      ;
; -1.187 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.839      ; 0.652      ;
; -1.174 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.900      ; 0.726      ;
; -1.071 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.993      ; 0.922      ;
; -1.054 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.913      ; 0.859      ;
; -0.989 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.913      ; 0.924      ;
; -0.986 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.914      ; 0.928      ;
; -0.955 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.912      ; 0.957      ;
; -0.900 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 0.000        ; 1.847      ; 0.947      ;
; -0.766 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.911      ; 0.645      ;
; -0.687 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.839      ; 0.652      ;
; -0.674 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.900      ; 0.726      ;
; -0.571 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.993      ; 0.922      ;
; -0.554 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.913      ; 0.859      ;
; -0.489 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.913      ; 0.924      ;
; -0.486 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.914      ; 0.928      ;
; -0.455 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.912      ; 0.957      ;
; -0.400 ; controlador:controlador0|alucontrol[0]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.847      ; 0.947      ;
; -0.027 ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[8] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.219      ; 0.692      ;
; 0.008  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[5] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.312      ; 0.820      ;
; 0.015  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[7] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.166      ; 0.681      ;
; 0.092  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[4] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.232      ; 0.824      ;
; 0.098  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[6] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.233      ; 0.831      ;
; 0.339  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[3] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.230      ; 1.069      ;
; 0.340  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[2] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.232      ; 1.072      ;
; 0.341  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[1] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.231      ; 1.072      ;
; 0.457  ; controlador:controlador0|alucontrol[3]     ; datapath:datapath0|ALU:ALU0|temp[0] ; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; -0.500       ; 1.158      ; 1.115      ;
; 0.890  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.337      ; 1.227      ;
; 0.907  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.165      ;
; 0.909  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.259      ; 1.168      ;
; 0.932  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.338      ; 1.270      ;
; 0.972  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.251      ; 1.223      ;
; 0.997  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.278      ;
; 1.098  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.365      ;
; 1.105  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.244      ; 1.349      ;
; 1.122  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.482      ;
; 1.127  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.337      ; 1.464      ;
; 1.145  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.245      ; 1.390      ;
; 1.148  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.279      ; 1.427      ;
; 1.154  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.259      ; 1.413      ;
; 1.172  ; datapath:datapath0|register8:reg01|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.214      ; 1.386      ;
; 1.177  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.338      ; 1.515      ;
; 1.179  ; datapath:datapath0|register8:reg11|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.191      ; 1.370      ;
; 1.214  ; datapath:datapath0|register8:reg11|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.472      ;
; 1.219  ; datapath:datapath0|register8:reg01|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.192      ; 1.411      ;
; 1.223  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.583      ;
; 1.229  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.509      ;
; 1.232  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.499      ;
; 1.232  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.258      ; 1.490      ;
; 1.236  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.517      ;
; 1.249  ; datapath:datapath0|register8:reg10|out0[7] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.198      ; 1.447      ;
; 1.256  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.537      ;
; 1.266  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.278      ; 1.544      ;
; 1.268  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.278      ; 1.546      ;
; 1.273  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.553      ;
; 1.286  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.361      ; 1.647      ;
; 1.289  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.649      ;
; 1.298  ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.261      ; 1.559      ;
; 1.302  ; datapath:datapath0|register8:reg00|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.263      ; 1.565      ;
; 1.306  ; datapath:datapath0|register8:reg11|out0[2] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.214      ; 1.520      ;
; 1.312  ; datapath:datapath0|register8:reg10|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.206      ; 1.518      ;
; 1.318  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.269      ; 1.587      ;
; 1.322  ; datapath:datapath0|register8:reg01|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.271      ; 1.593      ;
; 1.323  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.279      ; 1.602      ;
; 1.333  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.600      ;
; 1.333  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.197      ; 1.530      ;
; 1.334  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.615      ;
; 1.337  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.618      ;
; 1.342  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.244      ; 1.586      ;
; 1.346  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.706      ;
; 1.355  ; datapath:datapath0|register8:reg01|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.622      ;
; 1.368  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.728      ;
; 1.368  ; datapath:datapath0|register8:reg00|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.279      ; 1.647      ;
; 1.369  ; datapath:datapath0|register8:reg10|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.650      ;
; 1.371  ; datapath:datapath0|register8:reg10|out0[2] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.731      ;
; 1.372  ; datapath:datapath0|register8:reg00|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.207      ; 1.579      ;
; 1.374  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.654      ;
; 1.379  ; datapath:datapath0|register8:reg11|out0[1] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.739      ;
; 1.383  ; datapath:datapath0|register8:reg10|out0[1] ; datapath:datapath0|ALU:ALU0|temp[1] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.279      ; 1.662      ;
; 1.390  ; datapath:datapath0|register8:reg00|out0[5] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.245      ; 1.635      ;
; 1.396  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.268      ; 1.664      ;
; 1.397  ; datapath:datapath0|register8:reg11|out0[0] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.351      ; 1.748      ;
; 1.399  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.666      ;
; 1.400  ; datapath:datapath0|register8:reg01|out0[4] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.282      ; 1.682      ;
; 1.403  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.684      ;
; 1.407  ; datapath:datapath0|register8:reg10|out0[3] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.214      ; 1.621      ;
; 1.416  ; datapath:datapath0|register8:reg10|out0[5] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.191      ; 1.607      ;
; 1.418  ; datapath:datapath0|register8:reg11|out0[6] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.699      ;
; 1.418  ; datapath:datapath0|register8:reg01|out0[0] ; datapath:datapath0|ALU:ALU0|temp[0] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.207      ; 1.625      ;
; 1.420  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[7] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.214      ; 1.634      ;
; 1.425  ; datapath:datapath0|register8:reg11|out0[4] ; datapath:datapath0|ALU:ALU0|temp[5] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.360      ; 1.785      ;
; 1.434  ; datapath:datapath0|register8:reg00|out0[7] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.701      ;
; 1.435  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.278      ; 1.713      ;
; 1.440  ; datapath:datapath0|register8:reg01|out0[1] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.720      ;
; 1.453  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[2] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.733      ;
; 1.455  ; datapath:datapath0|register8:reg00|out0[6] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.722      ;
; 1.455  ; datapath:datapath0|register8:reg10|out0[4] ; datapath:datapath0|ALU:ALU0|temp[4] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.280      ; 1.735      ;
; 1.456  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[8] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.267      ; 1.723      ;
; 1.458  ; datapath:datapath0|register8:reg11|out0[3] ; datapath:datapath0|ALU:ALU0|temp[3] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.269      ; 1.727      ;
; 1.460  ; datapath:datapath0|register8:reg01|out0[2] ; datapath:datapath0|ALU:ALU0|temp[6] ; clk                                    ; controlador:controlador0|alucontrol[0] ; 0.000        ; 0.281      ; 1.741      ;
+--------+--------------------------------------------+-------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                         ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                      ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.180 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.642      ; 0.614      ;
; -1.027 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.642      ; 0.908      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[0] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[1] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[2] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[3] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[4] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[5] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[6] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.967 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[7] ; controlador:controlador0|state.JMP     ; clk         ; 0.000        ; 1.628      ; 0.954      ;
; -0.707 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.078      ;
; -0.680 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.642      ; 0.614      ;
; -0.658 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.127      ;
; -0.620 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.165      ;
; -0.590 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.195      ;
; -0.527 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register1:regcarryflag|out0               ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.642      ; 0.908      ;
; -0.494 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.291      ;
; -0.487 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.642      ; 1.448      ;
; -0.487 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.642      ; 1.448      ;
; -0.487 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.642      ; 1.448      ;
; -0.487 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.642      ; 1.448      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[0] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[1] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[2] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[3] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[4] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[5] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[6] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.467 ; controlador:controlador0|state.JMP     ; datapath:datapath0|programcounter:programcounter0|current[7] ; controlador:controlador0|state.JMP     ; clk         ; -0.500       ; 1.628      ; 0.954      ;
; -0.457 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.328      ;
; -0.444 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.656      ; 1.364      ;
; -0.443 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.656      ; 1.365      ;
; -0.418 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.367      ;
; -0.371 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.655      ; 1.436      ;
; -0.370 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.655      ; 1.437      ;
; -0.369 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.416      ;
; -0.340 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.445      ;
; -0.335 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.632      ; 1.449      ;
; -0.334 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.632      ; 1.450      ;
; -0.319 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.466      ;
; -0.313 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.472      ;
; -0.313 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.650      ; 1.489      ;
; -0.310 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.475      ;
; -0.310 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.475      ;
; -0.305 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.642      ; 1.489      ;
; -0.303 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.642      ; 1.491      ;
; -0.301 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.484      ;
; -0.294 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.655      ; 1.654      ;
; -0.291 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.650      ; 1.652      ;
; -0.283 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.655      ; 1.665      ;
; -0.277 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.649      ; 1.665      ;
; -0.275 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.656      ; 1.674      ;
; -0.275 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.632      ; 1.650      ;
; -0.275 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.632      ; 1.650      ;
; -0.273 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.656      ; 1.676      ;
; -0.265 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.632      ; 1.660      ;
; -0.265 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.632      ; 1.660      ;
; -0.262 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.664      ;
; -0.262 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.664      ;
; -0.262 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.664      ;
; -0.262 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg00|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.664      ;
; -0.261 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[3]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.524      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.260 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.666      ;
; -0.259 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.642      ; 1.535      ;
; -0.246 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.649      ; 1.555      ;
; -0.239 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.632      ; 1.545      ;
; -0.238 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.632      ; 1.546      ;
; -0.221 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.564      ;
; -0.211 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[0]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.642      ; 1.583      ;
; -0.207 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.078      ;
; -0.178 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.748      ;
; -0.178 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg10|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.748      ;
; -0.164 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.762      ;
; -0.162 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.623      ;
; -0.162 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; 0.000        ; 1.633      ; 1.623      ;
; -0.158 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[1]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.127      ;
; -0.145 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[1]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.781      ;
; -0.145 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.781      ;
; -0.145 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[6]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.781      ;
; -0.145 ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; 0.000        ; 1.633      ; 1.781      ;
; -0.120 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.165      ;
; -0.090 ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.195      ;
; 0.006  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[2]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.291      ;
; 0.013  ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[0]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.642      ; 1.448      ;
; 0.013  ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.642      ; 1.448      ;
; 0.013  ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg11|out0[7]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.642      ; 1.448      ;
; 0.013  ; controlador:controlador0|state.ADD     ; datapath:datapath0|register8:reg01|out0[3]                   ; controlador:controlador0|state.ADD     ; clk         ; -0.500       ; 1.642      ; 1.448      ;
; 0.043  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[7]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.328      ;
; 0.056  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.656      ; 1.364      ;
; 0.057  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg11|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.656      ; 1.365      ;
; 0.082  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[4]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.367      ;
; 0.129  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg00|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.655      ; 1.436      ;
; 0.130  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg01|out0[5]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.655      ; 1.437      ;
; 0.131  ; controlador:controlador0|alucontrol[0] ; datapath:datapath0|register8:reg10|out0[6]                   ; controlador:controlador0|alucontrol[0] ; clk         ; -0.500       ; 1.633      ; 1.416      ;
+--------+----------------------------------------+--------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|datamem:datamem0|altsyncram:altsyncram_component|altsyncram_luc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; datapath:datapath0|progmem:progmem0|altsyncram:altsyncram_component|altsyncram_n2d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.ADD                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JMP                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controlador:controlador0|state.JZ                                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controlador:controlador0|state.LD                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|alucontrol[0]'                                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; controlador0|alucontrol[0]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[3]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[5]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[6]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[7]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|ALU0|temp[8]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Fall       ; datapath0|mux0|Mux1~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux1~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath0|mux0|Mux1~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|alucontrol[0] ; Rise       ; datapath:datapath0|ALU:ALU0|temp[8]   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ADD'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr10~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr12~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr12~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|WideOr8~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|WideOr8~0|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador0|alucontrol[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux1select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[0]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|mux2select[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Rise       ; controlador0|state.ADD|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|alucontrol[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux1select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ADD ; Fall       ; controlador:controlador0|mux2select[1]  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.JMP'                                                                                ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|WideOr6~clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|mux0select[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador0|state.JMP|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.JMP ; Rise       ; controlador:controlador0|mux0select[2] ;
+-------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controlador:controlador0|state.ST'                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr10~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr12~2|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr2~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr2~0|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6|dataa                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|WideOr6~0|combout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|WideOr6~clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador0|datamem_write_enable|datab       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux0select[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux1select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|mux2select[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador0|state.ST|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|datamem_write_enable ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Rise       ; controlador:controlador0|mux0select[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux1select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controlador:controlador0|state.ST ; Fall       ; controlador:controlador0|mux2select[1]        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 2.218 ; 2.218 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -1.634 ; -1.634 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
; finished  ; clk        ; 4.267 ; 4.267 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
; finished  ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -9.285   ; -3.655  ; N/A      ; N/A     ; -2.000              ;
;  clk                                    ; -9.285   ; -1.506  ; N/A      ; N/A     ; -2.000              ;
;  controlador:controlador0|alucontrol[0] ; -6.050   ; -2.067  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ADD     ; -5.042   ; -2.282  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.JMP     ; -1.604   ; -2.077  ; N/A      ; N/A     ; 0.500               ;
;  controlador:controlador0|state.ST      ; -4.665   ; -3.655  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                         ; -578.218 ; -56.733 ; 0.0      ; 0.0     ; -249.38             ;
;  clk                                    ; -476.635 ; -21.403 ; N/A      ; N/A     ; -249.380            ;
;  controlador:controlador0|alucontrol[0] ; -52.754  ; -14.610 ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ADD     ; -25.765  ; -7.956  ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.JMP     ; -3.179   ; -4.264  ; N/A      ; N/A     ; 0.000               ;
;  controlador:controlador0|state.ST      ; -19.885  ; -16.365 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; execute   ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; execute   ; clk        ; -1.634 ; -1.634 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 6.721 ; 6.721 ; Rise       ; clk             ;
; finished  ; clk        ; 8.133 ; 8.133 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.731 ; 6.731 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.210 ; 7.210 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.746 ; 6.746 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.737 ; 6.737 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.715 ; 6.715 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.978 ; 6.978 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryflag ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
; finished  ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 6345     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; clk                                    ; 162      ; 97       ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 33       ; 3601     ; 0        ; 0        ;
; controlador:controlador0|state.JMP     ; clk                                    ; 264      ; 8        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 3472     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[0] ; 416      ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 9        ; 9        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; 0        ; 328      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[0] ; 0        ; 312      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 119      ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 5        ; 5        ;
; clk                                    ; controlador:controlador0|state.JMP     ; 11       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.JMP     ; 2        ; 2        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 115      ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 6        ; 6        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 6345     ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; clk                                    ; 162      ; 97       ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; clk                                    ; 33       ; 3601     ; 0        ; 0        ;
; controlador:controlador0|state.JMP     ; clk                                    ; 264      ; 8        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; clk                                    ; 256      ; 3472     ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|alucontrol[0] ; 416      ; 0        ; 0        ; 0        ;
; controlador:controlador0|alucontrol[0] ; controlador:controlador0|alucontrol[0] ; 9        ; 9        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|alucontrol[0] ; 0        ; 328      ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|alucontrol[0] ; 0        ; 312      ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 119      ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ADD     ; 0        ; 0        ; 5        ; 5        ;
; clk                                    ; controlador:controlador0|state.JMP     ; 11       ; 0        ; 0        ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.JMP     ; 2        ; 2        ; 0        ; 0        ;
; clk                                    ; controlador:controlador0|state.ST      ; 11       ; 0        ; 115      ; 0        ;
; controlador:controlador0|state.ADD     ; controlador:controlador0|state.ST      ; 2        ; 2        ; 0        ; 0        ;
; controlador:controlador0|state.ST      ; controlador:controlador0|state.ST      ; 0        ; 0        ; 6        ; 6        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 19 17:01:31 2017
Info: Command: quartus_sta microprocessador -c microprocessador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'microprocessador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.JMP controlador:controlador0|state.JMP
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ADD controlador:controlador0|state.ADD
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|alucontrol[0] controlador:controlador0|alucontrol[0]
    Info (332105): create_clock -period 1.000 -name controlador:controlador0|state.ST controlador:controlador0|state.ST
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.285      -476.635 clk 
    Info (332119):    -6.050       -52.754 controlador:controlador0|alucontrol[0] 
    Info (332119):    -5.042       -25.765 controlador:controlador0|state.ADD 
    Info (332119):    -4.665       -19.885 controlador:controlador0|state.ST 
    Info (332119):    -1.604        -3.179 controlador:controlador0|state.JMP 
Info (332146): Worst-case hold slack is -3.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.655       -16.365 controlador:controlador0|state.ST 
    Info (332119):    -2.282        -7.956 controlador:controlador0|state.ADD 
    Info (332119):    -2.077        -4.264 controlador:controlador0|state.JMP 
    Info (332119):    -2.067       -14.610 controlador:controlador0|alucontrol[0] 
    Info (332119):    -1.506       -13.538 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -249.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[0] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.JMP 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.641      -196.168 clk 
    Info (332119):    -2.568        -9.943 controlador:controlador0|state.ST 
    Info (332119):    -2.492       -13.553 controlador:controlador0|state.ADD 
    Info (332119):    -2.266       -19.740 controlador:controlador0|alucontrol[0] 
    Info (332119):    -0.150        -0.283 controlador:controlador0|state.JMP 
Info (332146): Worst-case hold slack is -1.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.703        -9.119 controlador:controlador0|state.ST 
    Info (332119):    -1.327        -4.722 controlador:controlador0|state.ADD 
    Info (332119):    -1.278        -2.551 controlador:controlador0|state.JMP 
    Info (332119):    -1.266        -9.582 controlador:controlador0|alucontrol[0] 
    Info (332119):    -1.180       -21.403 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -249.380 clk 
    Info (332119):     0.500         0.000 controlador:controlador0|alucontrol[0] 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ADD 
    Info (332119):     0.500         0.000 controlador:controlador0|state.JMP 
    Info (332119):     0.500         0.000 controlador:controlador0|state.ST 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Fri May 19 17:01:32 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


