<?xml version='1.0' encoding='UTF-8'?>
<ipxact:component xmlns:anlogic="http" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
    <ipxact:vendor>anlogic.com</ipxact:vendor>
    <ipxact:library>customized</ipxact:library>
    <ipxact:name>TX_PLL</ipxact:name>
    <ipxact:version>1.0</ipxact:version>
    <ipxact:model>
        <ipxact:views>
            <ipxact:view>
                <ipxact:name>TX_PLL_RTL</ipxact:name>
                <ipxact:componentInstantiationRef>TX_PLL</ipxact:componentInstantiationRef>
                <ipxact:designInstantiationRef>design_TX_PLL_Inst</ipxact:designInstantiationRef>
                <ipxact:designConfigurationInstantiationRef>designConfig_TX_PLL_Inst</ipxact:designConfigurationInstantiationRef>
            </ipxact:view>
        </ipxact:views>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>TX_PLL</ipxact:name>
                <ipxact:language>verilog</ipxact:language>
                <ipxact:moduleName>TX_PLL</ipxact:moduleName>
                <ipxact:fileSetRef>
                    <ipxact:localName>fs-TX_PLL</ipxact:localName>
                </ipxact:fileSetRef>
            </ipxact:componentInstantiation>
            <ipxact:designInstantiation>
                <ipxact:name>design_TX_PLL_Inst</ipxact:name>
                <ipxact:designRef vendor="anlogic.com" version="1.0" library="customized" name="design_TX_PLL"/>
            </ipxact:designInstantiation>
            <ipxact:designConfigurationInstantiation>
                <ipxact:name>designConfig_TX_PLL_Inst</ipxact:name>
                <ipxact:designConfigurationRef vendor="anlogic.com" version="1.0" library="customized" name="designConfig_TX_PLL"/>
            </ipxact:designConfigurationInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>refclk</ipxact:name>
                <ipxact:displayName>refclk</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>reset</ipxact:name>
                <ipxact:displayName>reset</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>clk0_out</ipxact:name>
                <ipxact:displayName>clk0_out</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>clk2_out</ipxact:name>
                <ipxact:displayName>clk2_out</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>lock</ipxact:name>
                <ipxact:displayName>lock</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:busInterfaces>
        <ipxact:busInterface>
            <ipxact:name>CLKC0</ipxact:name>
            <ipxact:displayName>CLKC0</ipxact:displayName>
            <ipxact:busType vendor="anlogic.com" version="1.0" library="bus" name="clock"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="anlogic.com" version="1.0" library="bus" name="clock_rtl"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>CLK</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>clk0_out</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>CLKC2</ipxact:name>
            <ipxact:displayName>CLKC2</ipxact:displayName>
            <ipxact:busType vendor="anlogic.com" version="1.0" library="bus" name="clock"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="anlogic.com" version="1.0" library="bus" name="clock_rtl"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>CLK</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>clk2_out</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:master/>
        </ipxact:busInterface>
        <ipxact:busInterface>
            <ipxact:name>REF_CLK</ipxact:name>
            <ipxact:displayName>REF_CLK</ipxact:displayName>
            <ipxact:busType vendor="anlogic.com" version="1.0" library="bus" name="clock"/>
            <ipxact:abstractionTypes>
                <ipxact:abstractionType>
                    <ipxact:abstractionRef vendor="anlogic.com" version="1.0" library="bus" name="clock_rtl"/>
                    <ipxact:portMaps>
                        <ipxact:portMap>
                            <ipxact:logicalPort>
                                <ipxact:name>CLK</ipxact:name>
                            </ipxact:logicalPort>
                            <ipxact:physicalPort>
                                <ipxact:name>refclk</ipxact:name>
                            </ipxact:physicalPort>
                        </ipxact:portMap>
                    </ipxact:portMaps>
                </ipxact:abstractionType>
            </ipxact:abstractionTypes>
            <ipxact:slave/>
        </ipxact:busInterface>
    </ipxact:busInterfaces>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>fs-TX_PLL</ipxact:name>
            <ipxact:file>
                <ipxact:name>TX_PLL.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>RTL/ph1p_phy_pll_wrapper_d8cf02616d56.v</ipxact:name>
                <ipxact:fileType>verilogSource</ipxact:fileType>
                <ipxact:vendorExtensions>
                    <anlogic:coreRTL>yes</anlogic:coreRTL>
                </ipxact:vendorExtensions>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
    <ipxact:vendorExtensions>
        <anlogic:displayname>PLL</anlogic:displayname>
        <anlogic:ipGenVersion>1.0</anlogic:ipGenVersion>
    </ipxact:vendorExtensions>
</ipxact:component>
