基於多值電流模邏輯之內嵌式運算電路 
“Embedded Arithmetic Circuits based on Multiple-Valued Current-Mode Logic” 
計畫編號：NSC94－2215－E－167－001－ 
執行期間：94 年 8 月 1 日至 95 年 7 月 31 日 
主持人：謝韶徽 國立勤益技術學院電子工程系 副教授 
 
一、 中文摘要 
傳統內嵌式運算電路之設計使用電壓
模式 (Voltage-Mode)之傳統數位邏輯，其
數學基礎乃是根據布林代數（ Boolean 
Algebra ） 之 二 元 數 系 (Binary Number 
System)，因此電路無可避免的是臨界路徑
(Critical Path)幾乎均由進位傳遞路徑(Carry 
Propagation Path)來決定，是以傳統內嵌式運
算電路之設計重點大都在縮短進位傳遞路
徑之延遲時間，或加快進位傳遞之速度。多
值電流模邏輯內嵌式運算電路之設計數學
基礎乃是根據冗餘數系(Redundant Number 
System)理論；冗餘數系表示系統本身具有內
在的無進位(Carry Free)傳遞特性，可用以執
行無進位加法運算，此性質可以用來加速內
嵌式算術運算電路及數位信號處理器。本研
究計畫使用多值電流模邏輯設計內嵌式運
算電路之原因在於：可以降低積體電路之連
線複雜度、內在具有的無進位傳遞特性可以
執行無進位加法運算來加速算術運算及減少
主動元件使用數，因為經常使用之線性求和
(Linear Sum)運算可簡單直接以連線(Wiring)
完成。 
然而，當積體電路製程技術越來越進
步，多值電流模邏輯元件之切換速度相較於
傳統數位邏輯元件之切換速度卻越來越
慢，其主要原因在於：當元件尺寸越來越小，
致使多值電流模邏輯元件之最小驅動電流相
較於傳統數位邏輯元件來得小；這種現象在
電源電壓越來越低之製程技術下越來越明
顯，原因是在金氧半場效電晶體中，洩源極
間之電流與閘源極間之電壓平方成正比的縮
小，要解決這個問題，則需針對深次微米製
程以下技術，研發設計具有強電流驅動能力
之新的多值電流模邏輯元件庫，並進而設計
更多高性能內嵌式多值電流模邏輯運算電路
之應用。 
本研究計畫提出對稱式符號數字冗餘數
系做為研究設計之數學理論基礎，並依此設
計新的具有強電流驅動能力之多值電流模邏
輯元件庫：包括電流鏡 (Current Mirrors, 
CM)、電流源(Current Sources, CS)、電流比較
器 (Current Comparators, CC)、臨界檢測器
(Threshold Detectors, TD)、二元變多值轉換器
(Binary to Multiple-valued Converters, BMC)及
多值變二元轉換器(Multiple-valued to Binary 
Converters, MBC)，並依據此 CM、CS、CC、
TD、BMC 及 MBC 提出系統化之設計方法來
設計一系列基於低電壓低功率內嵌式架構之
高性能多值電流模邏輯運算電路，以便使用
於不同應用目的之高速低電壓低功率內嵌
式高性能多值電流模邏輯運算電路及系統單
晶片設計中，並能提高低電壓低功率系統單
晶片設計之效率及性能。  
英文摘要 
Conventional arithmetic units designed for 
embedded systems are based on “Boolean 
Algebra” that is performed on the field of binary 
number system. As a result, the critical path of a 
conventional embedded arithmetic system is 
dominated on the longest carry propagation 
chain. It is evident that the long carry 
propagation chains must be dealt with in order to 
speedup the performance. Two main approaches 
金氧半場效電晶體之臨界電壓(Threshold 
Voltage)。由公式(1)得知：當元件尺寸越來
越小(Scaling Down)，致使多值電流模邏輯元
件之最小驅動電流( )越來越小，相較於傳統
數位邏輯元件來得小；這種現象在電源電壓
越來越低之製程技術下越來越明顯，原因是在
金氧半場效電晶體中，洩源極間之電流與閘源
極間之電壓平方( )成正比的縮小。要解決
這個問題，則需針對深次微米製程以下技術，
研發設計具有強電流驅動能力(Driving 
Capability)之新的多值電流模邏輯元件庫，
並進而設計更多高性能內嵌式多值電流模邏
輯運算電路之應用，此即為本計畫之研究動
機。 
Di
GSv
為了有效使用多值電流模邏輯設計低電
壓低功率(Low-Voltage Low-Power)內嵌式運
算電路之核心電路，本研究計畫提出對稱式
符號數字冗餘數系做為研究設計之數學理論
基礎，符號數字數系表示系統本身具有內在的
無進位傳遞特性，此性質可以用來加速算術運
算電路及數位信號處理器；並依此數學理論
設計新的具有強電流驅動能力之多值電流模
邏輯元件庫：包含電流鏡 (Current Mirrors, 
CM)、電流源(Current Sources, CS)、電流比較
器 (Current Comparators, CC)、臨界檢測器
(Threshold Detectors, TD)、二元變多值轉換器
(Binary to Multiple-valued Converters, BMC)及
多值變二元轉換器(Multiple-valued to Binary 
Converters, MBC)六大類核心電路模型為設
計基礎。並依據此 CM、CS、CC、TD、BMC、
MBC 核心電路發展一系列基於低電壓低功率
內嵌式架構之高性能多值電流模邏輯運算電
路。以達成設計簡單化、電路模組化及結構規
則化，同時具有功率消耗低、運算電路延遲最
少及且運算速度最快之特性。由於低電源電壓
之使用亦即意味著低功率之特性，使得此類高
性能多值電流模邏輯運算電路較適用於製程
技術較小之現代內嵌式電路或系統單晶片之
設計；此種高性能多值電流模邏輯運算電路具
有結構規則、易於模組化之特性，同時其運算
速度非常快、電路結構亦有可能改善之空間。 
 
三、 研究方法及成果 
本計畫研究採由下而上(Bottom-Up)的方
式設計，利用事先建立的元件庫組合成電路，
再將電路連接而成模組，最後模組可應用於系
統內。首先提出具有強電流驅動能力之多值電
流模邏輯元件庫包含：電流鏡(Current Mirrors, 
CM)、電流源(Current Sources, CS)、電流比較
器 (Current Comparators, CC)、臨界檢測器
(Threshold Detectors, TD)、二元變多值轉換器
(Binary to Multiple-valued Converters, BMC)及
多值變二元轉換器(Multiple-valued to Binary 
Converters, MBC)，並根據 CM、CS、CC、TD、
BMC 及 MBC 提出系統化之設計方法來設計一系
列基於低電壓低功率內嵌式架構之高性能多
值電流模邏輯運算電路。電流源 (Current 
Sources, CS)：電流源的輸阻抗愈大性能愈
好，因此理想的曲線在電晶體被驅動後應該呈
一直線，圖一為 PMOS 電流源之特性。 
 
圖一：PMOS 電流源之特性 
分析五種電流鏡(Current Mirrors, CM)之
電路，當參考電流 Iref 設為 10uA，利用 SPICE
分析五種電流鏡，進行輸出電流 Io 的比較，
如下所示 
 
圖二：電流鏡之特性曲線比較圖 
