第一步：设计组合逻辑：X=(~a|~b)&(~c|~d)
出了点错误
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%80%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%80%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
第二步：设计时序逻辑UDP，它是一个锁存器，有两个输入，在输出前进行与操作
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E6%B3%A2%E5%BD%A2.png) 
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
第三步：设计一个开关级的反相器逻辑，它有一个一比特输入和两个一比特输出
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%89%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%89%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
第四步：CMOS控制输入
第五步:用传输门组成选通器，传输门可以控制输入，使得一次只有一个传输门被打开，从而输入的电瓶传到输出
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%BA%94%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%BA%94%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
第六步:与非门和或非门的设计
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E5%85%AD%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E5%85%AD%E6%AD%A5%E7%94%B5%E8%B7%AF1.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E5%85%AD%E6%AD%A5%E7%94%B5%E8%B7%AF2.png)
第七步:脉冲过滤模块，左边输入右边输出有一定的延时和强度
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%83%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab17/%E7%AC%AC%E4%B8%83%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
