+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_sel_wave                                                                        ; 47    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ROM_Sin|altsyncram_component|auto_generated                                     ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_ROM_Sin                                                                         ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_add_32bit                                                                       ; 34    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi|u_spi_reg_buf                                                               ; 552   ; 0              ; 1            ; 0              ; 544    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi|u_spi_cmd_data|u_spi_core_data                                              ; 37    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi|u_spi_cmd_data|u_spi_core_cmd                                               ; 13    ; 8              ; 1            ; 8              ; 9      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi|u_spi_cmd_data                                                              ; 38    ; 4              ; 0            ; 4              ; 43     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_spi                                                                             ; 6     ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_con|u_key2_delay                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_con|u_key1_delay                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key_con                                                                         ; 68    ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|UART_DATA_TEXT|UART_RX_DATA                                                ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|UART_DATA_TEXT|UART_TX_DATA                                                ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|UART_DATA_TEXT|UART_Baud_Rate                                              ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART|UART_DATA_TEXT                                                             ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_UART                                                                            ; 22    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|wrfull_eq_comp                    ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|wrempty_eq_comp                   ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|rdempty_eq_comp                   ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                 ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|ws_dgrp                           ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|ws_bwp                            ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|ws_brp                            ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                 ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|rs_dgwp                           ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|fifo_ram                          ; 46    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|wrptr_g1p                         ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|rdptr_g1p                         ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|ws_dgrp_gray2bin                  ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated|wrptr_g_gray2bin                  ; 14    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA|dcfifo_component|auto_generated                                   ; 20    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_FIFO_ADC_DATA                                                                   ; 20    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_Data_Processing                                                                 ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|wrfull_eq_comp    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|rdempty_eq_comp   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15 ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|ws_dgrp           ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12 ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|rs_dgwp           ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|fifo_ram          ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst|dcfifo_component|auto_generated                   ; 21    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1|fifo_16to8_inst                                                   ; 21    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HS_AD9481_IN_u1                                                                   ; 21    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_m_inst|altpll_component|auto_generated                                        ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_m_inst                                                                        ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
