network unsized_const {
  in  u1  i;
  out u2  o_a;
  out u11 o_b;

  fsm expander {
    param u32 W0 = 32;
    const uint W1 = 'W0 + 1;

    in  u1       p_i;
    out uint(W1) p_o;

    void main() {
      p_o.write({W1{p_i.read()}});
      fence;
    }
  }

  inst_a = new expander(W0=1);
  inst_b = new expander(W0=10);

  i -> inst_a.p_i, inst_b.p_i;
  inst_a.p_o -> o_a;
  inst_b.p_o -> o_b;
}
// @fec/golden {{{
//  module unsized_const(
//    input wire rst,
//    input wire clk,
//    input wire i,
//    output reg [ 1:0] o_a,
//    output reg [10:0] o_b
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      o_a <= 2'd0;
//      o_b <= 11'd0;
//    end else begin
//      o_a <= {2{i}};
//      o_b <= {11{i}};
//    end
//  end
//
//  endmodule
// }}}
