{"hands_on_practices": [{"introduction": "掌握任何数字系统的第一步是理解如何从基本构件搭建它。这个练习将指导您完成一个3位同步二进制递增计数器的完整设计过程，您需要使用SR触发器推导出其激励逻辑。通过这个实践[@problem_id:1965408]，您将把抽象的计数序列要求，转化为具体的、可实现的布尔表达式，这是数字逻辑设计中的一项核心技能。", "problem": "一位数字系统工程师的任务是为一个小型、资源受限的工业控制器创建一个组件。该设计需要一个3位同步二进制加法计数器，该计数器按顺序从状态0（二进制000）循环到状态7（二进制111），然后回绕到0。工程师被限制使用置位-复位（SR）触发器作为状态存储元件。这三个触发器由其输出 $Q_2, Q_1, Q_0$ 指定，其中 $Q_2$ 是最高有效位（MSB），$Q_0$ 是最低有效位（LSB）。\n\n您的任务是确定该计数器激励逻辑的全套最小乘积和（SOP）布尔表达式。这些表达式将根据现态变量 $Q_2, Q_1, Q_0$ 来定义三个SR触发器的输入 $S_2, R_2, S_1, R_1, S_0, R_0$。一个关键的设计约束是，在任何状态下，任何触发器都绝不能出现 $S=1, R=1$ 的禁止输入条件。\n\n在下面的选项中，并列表示逻辑与运算，`+` 符号表示逻辑或运算，撇号（例如 $Q'$）表示逻辑非运算。\n\n选择正确提供所有六个最小SOP表达式的选项。\n\nA.\n$S_2 = Q_1 Q_0, \\quad R_2 = Q_1 Q_0$\n$S_1 = Q_0, \\quad R_1 = Q_0$\n$S_0 = 1, \\quad R_0 = 1$\n\nB.\n$S_2 = Q_2' Q_1 Q_0, \\quad R_2 = Q_2 Q_1 Q_0$\n$S_1 = Q_1' Q_0, \\quad R_1 = Q_1 Q_0$\n$S_0 = Q_0', \\quad R_0 = Q_0$\n\nC.\n$S_2 = Q_2 Q_1 Q_0, \\quad R_2 = Q_2' Q_1 Q_0$\n$S_1 = Q_1 Q_0, \\quad R_1 = Q_1' Q_0$\n$S_0 = Q_0, \\quad R_0 = Q_0'$\n\nD.\n$S_2 = Q_1 Q_0, \\quad R_2 = Q_2 Q_1$\n$S_1 = Q_1' Q_0, \\quad R_1 = Q_1$\n$S_0 = Q_0', \\quad R_0 = Q_0$", "solution": "我们使用SR触发器设计一个3位同步加法计数器，其现态变量为 $Q_{2}, Q_{1}, Q_{0}$，次态变量为 $Q_{2}^{+}, Q_{1}^{+}, Q_{0}^{+}$。对于一个现态为 $Q$、次态为 $Q^{+}$ 的SR触发器，为避免禁止输入 $S=1, R=1$ 并实现所需的状态转换，其激励方程为\n$$\nS = Q' Q^{+}, \\quad R = Q \\, (Q^{+})'.\n$$\n\n对于一个二进制加法计数器：\n- 最低有效位在每个时钟周期翻转，所以 $Q_{0}^{+} = Q_{0}'$。\n- 中间位在 $Q_{0} = 1$ 时翻转，所以 $Q_{1}^{+} = Q_{1} \\oplus Q_{0} = Q_{1}' Q_{0} + Q_{1} Q_{0}'$。\n- 最高有效位在 $Q_{1} Q_{0} = 1$ 时翻转，所以 $Q_{2}^{+} = Q_{2} \\oplus (Q_{1} Q_{0}) = Q_{2}' (Q_{1} Q_{0}) + Q_{2} (Q_{1} Q_{0})'$。\n\n逐位应用SR激励方程。\n\n对于 $Q_{0}$：\n$$\nS_{0} = Q_{0}' Q_{0}^{+} = Q_{0}' \\cdot Q_{0}' = Q_{0}', \\quad\nR_{0} = Q_{0} \\, (Q_{0}^{+})' = Q_{0} \\cdot (Q_{0}')' = Q_{0}.\n$$\n\n对于 $Q_{1}$：\n$$\nS_{1} = Q_{1}' Q_{1}^{+} = Q_{1}' (Q_{1}' Q_{0} + Q_{1} Q_{0}') = Q_{1}' Q_{0},\n$$\n$$\nR_{1} = Q_{1} \\, (Q_{1}^{+})' = Q_{1} \\, (Q_{1} \\oplus Q_{0})' = Q_{1} (Q_{1} Q_{0} + Q_{1}' Q_{0}') = Q_{1} Q_{0}.\n$$\n\n对于 $Q_{2}$：\n$$\nS_{2} = Q_{2}' Q_{2}^{+} = Q_{2}' \\big(Q_{2}' (Q_{1} Q_{0}) + Q_{2} (Q_{1} Q_{0})'\\big) = Q_{2}' Q_{1} Q_{0},\n$$\n$$\nR_{2} = Q_{2} \\, (Q_{2}^{+})' = Q_{2} \\, (Q_{2} \\oplus (Q_{1} Q_{0}))' = Q_{2} \\big(Q_{2} (Q_{1} Q_{0}) + Q_{2}' (Q_{1} Q_{0})'\\big) = Q_{2} Q_{1} Q_{0}.\n$$\n\n每对 $(S_{i}, R_{i})$ 都是最小SOP形式，并且绝不会出现 $S=R=1$ 的情况：\n- $(S_{0}, R_{0}) = (Q_{0}', Q_{0})$ 是互补的，所以永远不会同时为 $1$。\n- $(S_{1}, R_{1}) = (Q_{1}' Q_{0}, Q_{1} Q_{0})$ 不能同时为 $1$。\n- $(S_{2}, R_{2}) = (Q_{2}' Q_{1} Q_{0}, Q_{2} Q_{1} Q_{0})$ 不能同时为 $1$。\n\n这些表达式与选项B中的完全一致。", "answer": "$$\\boxed{B}$$", "id": "1965408"}, {"introduction": "一个可靠的系统不仅需要正确工作，还要在出现故障时其行为是可预测的。本练习模拟了一个常见的硬件故障——逻辑门输出“固定为0”，要求您分析这如何改变计数器的行为序列。这项实践[@problem_id:1965398]不仅能加深您对计数器内部逻辑依赖关系的理解，也锻炼了您在数字系统中进行故障诊断和调试的思维。", "problem": "一个4位同步二进制加法计数器由四个T型触发器构成。这些触发器的输出记为 $Q_3, Q_2, Q_1, Q_0$，其中 $Q_3$ 是最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。该计数器被设计为在时钟信号的上升沿递增。触发器的翻转输入 ($T$) 由以下逻辑驱动，其中 `·` 表示逻辑与运算：\n\n$T_0 = 1$\n$T_1 = Q_0$\n$T_2 = Q_1 \\cdot Q_0$\n$T_3 = Q_2 \\cdot Q_1 \\cdot Q_0$\n\n电路中出现了一个故障：生成 $T_3$ 输入信号的三输入与门发生故障。其输出永久固定在逻辑0电平。假设计数器被初始化到状态0000，然后施加一个连续的时钟信号。\n\n下列哪个选项正确描述了计数器现在将呈现的重复十进制数值序列？\n\nA. 0, 1, 2, 3, 4, 5, 6, 7\nB. 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15\nC. 0, 1, 2, 3\nD. 8, 9, 10, 11, 12, 13, 14, 15\nE. 计数器永久固定在状态7（二进制0111）。", "solution": "T型触发器遵循如下次态关系式\n$$\nQ^{+} = T \\oplus Q,\n$$\n其中 $\\oplus$ 表示异或。对于给定的同步计数器，预期的翻转输入为\n$$\nT_{0} = 1,\\quad T_{1} = Q_{0},\\quad T_{2} = Q_{1}\\,Q_{0},\\quad T_{3} = Q_{2}\\,Q_{1}\\,Q_{0}.\n$$\n发生故障后，驱动 $T_{3}$ 的三输入与门输出固定为逻辑$0$，因此实际的输入为\n$$\nT_{0} = 1,\\quad T_{1} = Q_{0},\\quad T_{2} = Q_{1}\\,Q_{0},\\quad T_{3} = 0.\n$$\n因此，按位的次态方程为\n$$\nQ_{0}^{+} = 1 \\oplus Q_{0} = \\bar{Q}_{0},\\quad\nQ_{1}^{+} = Q_{0} \\oplus Q_{1},\\quad\nQ_{2}^{+} = (Q_{1}\\,Q_{0}) \\oplus Q_{2},\\quad\nQ_{3}^{+} = 0 \\oplus Q_{3} = Q_{3}.\n$$\n因此 $Q_{3}$ 永不改变。由于计数器初始化为 $Q_{3}Q_{2}Q_{1}Q_{0} = 0000$，可得出在所有后续时间里 $Q_{3}=0$。低三位实现了一个标准的3位同步加法计数器，因为 $T_{0}=1$，$T_{1}=Q_{0}$ 且 $T_{2}=Q_{1}Q_{0}$。\n\n从 $Q_{3}Q_{2}Q_{1}Q_{0} = 0000$ 开始，在每个上升沿应用更新方程：\n- 从 $0000$：$Q_{0}$ 翻转为 $1$，$Q_{1}$ 和 $Q_{2}$ 保持不变，$Q_{3}$ 保持不变 $\\Rightarrow 0001$。\n- 从 $0001$：$Q_{0}$ 翻转为 $0$；$Q_{1}$ 因 $Q_{0}=1$ 而翻转；$Q_{2}$ 因 $Q_{1}Q_{0}=0$ 而保持不变；$Q_{3}$ 保持不变 $\\Rightarrow 0010$。\n- 从 $0010$：$Q_{0}$ 翻转为 $1$；$Q_{1}$ 因 $Q_{0}=0$ 而保持不变；$Q_{2}$ 因 $Q_{1}Q_{0}=0$ 而保持不变；$Q_{3}$ 保持不变 $\\Rightarrow 0011$。\n- 从 $0011$：$Q_{0}$ 翻转为 $0$；$Q_{1}$ 因 $Q_{0}=1$ 而翻转；$Q_{2}$ 因 $Q_{1}Q_{0}=1$ 而翻转；$Q_{3}$ 保持不变 $\\Rightarrow 0100$。\n\n以此方式继续，低三位向上计数经过 $0101$、$0110$、$0111$，然后在下一个沿回绕到 $0000$（因为在状态为 $0111$ 时，$Q_{0}$、$Q_{1}$ 和 $Q_{2}$ 都会翻转），而 $Q_{3}$ 始终保持为 $0$。因此，4位状态在 $0000, 0001, \\dots, 0111$ 之间重复循环，对应的十进制值为\n$$\n0, 1, 2, 3, 4, 5, 6, 7 \\text{ (repeating)}.\n$$\n这与选项A相符。", "answer": "$$\\boxed{A}$$", "id": "1965398"}, {"introduction": "逻辑上的正确性只是设计的一半，实际的电路性能受其物理器件的速度限制。在这个练习中，您将扮演系统工程师的角色，通过分析触发器和逻辑门的传播延迟，计算出计数器所能达到的最高时钟频率。这项任务[@problem_id:1965452]将理论与物理现实联系起来，揭示了时序分析在高性能数字设计中的关键作用。", "problem": "一位数字系统工程师的任务是为一项物理实验设计一个高精度事件计时器模块。该模块的核心是一个5位同步二进制加法计数器。该计数器使用T型触发器和标准的2输入与门实现。所有触发器共享一个共同的时钟信号。\n\n在此设计中，第$n$个触发器（其中$n=0$对应最低有效位）的翻转输入（$T_n$）由所有前面触发器的输出（$Q_i$）的逻辑与驱动。即，对于$n>0$，有$T_n = Q_{n-1} \\cdot Q_{n-2} \\cdot \\ldots \\cdot Q_0$。对于第一个触发器，输入为$T_0 = 1$（高电平）。任何所需的多输入与运算都是通过串联级联2输入与门来构建的。例如，运算$A \\cdot B \\cdot C$被实现为$(A \\cdot B) \\cdot C$。\n\n所用组件具有以下时序特性：\n- 任何触发器从时钟沿到稳定输出的传播延迟为 $t_{p-ff} = 12$ ns。\n- 建立时间，即触发器的数据输入在触发时钟沿之前必须保持稳定的时间，为 $t_{su} = 3$ ns。\n- 任何2输入与门的传播延迟为 $t_{p-and} = 5$ ns。\n\n计算此5位计数器的最大可能工作频率。答案以兆赫兹（MHz）为单位表示，并四舍五入到三位有效数字。", "solution": "我们使用两个寄存器之间的同步时序（建立）约束：\n$$\nT_{\\text{clk}} \\ge t_{p-ff} + t_{p-logic} + t_{su}.\n$$\n此处，$t_{p-logic}$是驱动目标触发器输入的组合逻辑的最坏情况传播延迟。\n\n在这个5位计数器中，对于$n>0$，第$n$位的翻转输入是$T_{n} = Q_{n-1} \\cdot Q_{n-2} \\cdots Q_{0}$，通过级联2输入与门实现。一个由2输入与门构建的$m$输入与门需要$(m-1)$级。因此，对于第$n$位，因为$T_{n}$有$n$个输入，所以2输入与门的级数为$(n-1)$。\n\n枚举：\n- $T_{1} = Q_{0}$：$0$个与门，\n- $T_{2} = Q_{1}\\cdot Q_{0}$：$1$个与门，\n- $T_{3} = Q_{2}\\cdot Q_{1}\\cdot Q_{0}$：$2$个与门，\n- $T_{4} = Q_{3}\\cdot Q_{2}\\cdot Q_{1}\\cdot Q_{0}$：$3$个与门。\n\n因此，关键路径是到$T_{4}$的路径，其上有$3$个级联的与门。为了满足建立时间约束，最小允许时钟周期 $T_{\\min}$ 必须足够长以包含触发器传播延迟、最长的组合逻辑延迟和建立时间：\n$$\nT_{\\min} = t_{p-ff} + (3 \\times t_{p-and}) + t_{su}.\n$$\n代入给定值，\n$$\nT_{\\min} = 12\\ \\text{ns} + 3 \\times 5\\ \\text{ns} + 3\\ \\text{ns} = 30\\ \\text{ns}.\n$$\n因此，\n$$\nf_{\\max} = \\frac{1}{T_{\\min}} = \\frac{1}{30\\times 10^{-9}\\ \\text{s}} = \\frac{10^{9}}{30}\\ \\text{Hz} = \\frac{10^{3}}{30}\\ \\text{MHz} \\approx 33.3\\ \\text{MHz},\n$$\n四舍五入到三位有效数字。", "answer": "$$\\boxed{33.3}$$", "id": "1965452"}]}