# 量子回路プランナー（単発プロンプトテンプレート）

次の情報を埋め込んで LLM に提示するテンプレートです。入力仕様と出力形式を固定し、Astraia の Evaluator がコード部分のみを抽出できるようにします。

## 入力で与える情報
- **ターゲットの説明**：例として 2 量子ビット SWAP や任意のユニタリ行列、真理値表などの動作仕様を明示する。
- **使用可能なゲート集合**：単一・2 量子ビットゲートのリスト（例：{H, X, Y, Z, S, T, CX} など）。
- **トポロジ（隣接制約）**：量子ビットの接続関係、隣接必須の制御／標的条件を列挙する。
- **最大ゲート数／深さ上限**：設計時に超えてはならないゲート総数や回路深さを数値で渡す。

## LLM への役割指示（この段階）
- 単発応答で「それっぽい回路候補」を提示する。
- 小規模問題では既知の標準解に近い回路を出力することを期待する。
- 「仕様（ターゲットユニタリや truth table）＋制約 → LLM が回路案 → Astraia で評価」のループを回すことを念頭に、物理的／構文的に妥当な候補を返す。

## 出力フォーマット
- 回路は **必ず 1 つの `code` ブロックにまとめた QASM または Qiskit コード**で提示する。
- 解説文や補足があってもよいが、Evaluator はコードブロックのみを抽出するため、コードだけで再現可能な形にする。

---

### プロンプト雛形（例）
```
以下の制約でターゲット回路を提案してください。

[ターゲットの説明]
- 例：2 量子ビット SWAP を実装する

[使用可能なゲート集合]
- {H, X, Y, Z, S, T, CX}

[トポロジ（隣接制約）]
- qubit 0 と qubit 1 のみが隣接。CX はこのペアに限定。

[最大ゲート数／深さ上限]
- ゲート総数 <= 6、深さ <= 4

出力は QASM または Qiskit で 1 つのコードブロックにまとめてください。
```
