{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":6,"name":"synplify"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"vhdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"modelsim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"synthesis"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"signals"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"fpga"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"hdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"vivado"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"xilinx-ise"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"lattice-diamond"}],"has_more":false,"quota_max":10000,"quota_remaining":2732}