//Monica
//November 02, 2007
csl_unit u{
  csl_port stim_i(input),exp_o(output);
  csl_port clk(input);
  u(){ 
clk.set_attr(clock);}
};


csl_unit a {
  csl_port p1(input);
  csl_port p3(output);
  csl_port p5(input);
  u dut1(.stim_i(p1),.exp_o(p3),.clk(p5));
  a (){}
};

csl_signal trigg(wire);
csl_vector stim{
  stim(){
    set_unit_name(u);
    set_direction(input);
    set_vc_start_generation_trigger(trigg);
  }
};
csl_vector exp{
exp(){
set_unit_name(u);
set_direction(output);
}
};
csl_testbench tb{
csl_signal clk(reg);
u u_1(.clk(clk));
tb(){
clk.set_attr(clock);
add_logic(clock,clk,10,ps);
}
};
