# ImplementareMIPS
Implementare a unui procesor MIPS cu o instrucțiune într-o perioadă de clock. Acesta suportă următoarele instrucțiuni: add, and, jr, nor, or, slt, sll, srl, sub, addi, andi, lui, lw, ori, sw, beq, bne, j, jal și o instrucțiune custom de resetare internă. Acesta a fost testat cu instrucțiunile din instructions.mem obținut din instructions.txt, afișând octeții aferenți instrucțiunilor câte unul pe linie. Este disponibilă o versiune mai veche a proiectului, dar aceia nu suportă complet numere negative.
