TimeQuest Timing Analyzer report for FloatingPoint
Tue Jul 11 01:09:51 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; FloatingPoint                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 14.85 MHz ; 14.85 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -66.322 ; -6734.308     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -295.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                     ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -66.322 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.339     ;
; -66.306 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.354     ;
; -66.189 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.206     ;
; -66.182 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.199     ;
; -66.173 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.221     ;
; -66.165 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 67.176     ;
; -66.163 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.180     ;
; -66.147 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.195     ;
; -66.141 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.188     ;
; -66.114 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.161     ;
; -66.095 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.142     ;
; -66.092 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.140     ;
; -66.089 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.136     ;
; -66.053 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.100     ;
; -66.049 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.066     ;
; -66.032 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 67.043     ;
; -66.023 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.040     ;
; -66.012 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.029     ;
; -66.008 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.055     ;
; -66.006 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 67.017     ;
; -65.999 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 67.016     ;
; -65.983 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.031     ;
; -65.982 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.029     ;
; -65.981 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.028     ;
; -65.969 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.986     ;
; -65.962 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.009     ;
; -65.961 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.970     ;
; -65.959 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.007     ;
; -65.956 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.003     ;
; -65.955 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 67.002     ;
; -65.953 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 67.001     ;
; -65.950 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.959     ;
; -65.936 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.983     ;
; -65.933 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.951     ;
; -65.933 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 66.981     ;
; -65.930 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.977     ;
; -65.920 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.967     ;
; -65.901 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.914     ;
; -65.894 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.941     ;
; -65.891 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.902     ;
; -65.879 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.896     ;
; -65.876 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.885     ;
; -65.859 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.876     ;
; -65.853 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.870     ;
; -65.842 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.853     ;
; -65.829 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.846     ;
; -65.828 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.837     ;
; -65.818 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.865     ;
; -65.817 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.826     ;
; -65.812 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.823     ;
; -65.802 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.811     ;
; -65.800 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.818     ;
; -65.791 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.838     ;
; -65.791 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.800     ;
; -65.788 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.835     ;
; -65.781 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.790     ;
; -65.774 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.792     ;
; -65.772 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.819     ;
; -65.769 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 66.817     ;
; -65.768 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.781     ;
; -65.766 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.784     ;
; -65.766 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.813     ;
; -65.761 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.808     ;
; -65.758 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.769     ;
; -65.743 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.752     ;
; -65.742 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.789     ;
; -65.742 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.755     ;
; -65.739 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 66.787     ;
; -65.736 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.783     ;
; -65.732 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.743     ;
; -65.730 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.777     ;
; -65.717 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.726     ;
; -65.701 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 66.713     ;
; -65.700 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 66.747     ;
; -65.700 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.717     ;
; -65.689 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.706     ;
; -65.684 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 66.732     ;
; -65.659 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.676     ;
; -65.648 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.657     ;
; -65.641 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst7  ; CLK          ; CLK         ; 1.000        ; -0.024     ; 66.653     ;
; -65.638 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.647     ;
; -65.636 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst15 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.649     ;
; -65.635 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.653     ;
; -65.633 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.651     ;
; -65.627 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.636     ;
; -65.622 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.631     ;
; -65.610 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.628     ;
; -65.608 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.617     ;
; -65.607 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.625     ;
; -65.597 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.606     ;
; -65.580 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 66.598     ;
; -65.578 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.591     ;
; -65.568 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.579     ;
; -65.568 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 66.580     ;
; -65.560 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 66.577     ;
; -65.553 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.027     ; 66.562     ;
; -65.548 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.023     ; 66.561     ;
; -65.543 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.554     ;
; -65.542 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 66.554     ;
; -65.538 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 66.549     ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.718 ; Register32bit_Nap:inst10|Register8bit:inst3|inst13        ; Register32bit:inst11|register16bit:inst|inst15                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.985      ;
; 0.950 ; Register32bit_Nap:inst9|Register8bit:inst3|inst5          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.216      ;
; 0.995 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.262      ;
; 1.015 ; Register32bit_Nap:inst9|Register8bit:inst3|inst13         ; Register32bit:inst11|register16bit:inst|inst15                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.281      ;
; 1.075 ; Register32bit_Nap:inst10|Register8bit:inst3|inst5         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.341      ;
; 1.207 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.258 ; Register32bit_Nap:inst10|Register8bit:inst2|inst5         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst5    ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.528      ;
; 1.280 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.546      ;
; 1.284 ; Register32bit_Nap:inst10|Register8bit:inst3|inst5         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.550      ;
; 1.307 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.573      ;
; 1.368 ; Register32bit_Nap:inst10|Register8bit:inst2|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst8   ; CLK          ; CLK         ; 0.000        ; 0.010      ; 1.644      ;
; 1.395 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.661      ;
; 1.438 ; Register32bit_Nap:inst9|Register8bit:inst3|inst5          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.704      ;
; 1.474 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.740      ;
; 1.476 ; Register32bit_Nap:inst10|Register8bit:inst3|inst8         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.742      ;
; 1.517 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.783      ;
; 1.554 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.820      ;
; 1.570 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.837      ;
; 1.577 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.842      ;
; 1.590 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.856      ;
; 1.595 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.861      ;
; 1.618 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.884      ;
; 1.641 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.906      ;
; 1.674 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.940      ;
; 1.676 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.942      ;
; 1.703 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.969      ;
; 1.727 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Mantissa:inst5|Register1bit:inst17|inst1                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.746 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.749 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.014      ;
; 1.776 ; Register32bit_Nap:inst10|Register8bit:inst2|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst12   ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.038      ;
; 1.783 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.048      ;
; 1.783 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.049      ;
; 1.785 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.050      ;
; 1.798 ; Register32bit_Nap:inst9|Register8bit:inst3|inst8          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.064      ;
; 1.830 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.096      ;
; 1.833 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.099      ;
; 1.855 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.121      ;
; 1.878 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.144      ;
; 1.885 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.152      ;
; 1.894 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst10|inst12 ; CLK          ; CLK         ; 0.000        ; 0.008      ; 2.168      ;
; 1.894 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst10|inst6  ; CLK          ; CLK         ; 0.000        ; 0.008      ; 2.168      ;
; 1.905 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.171      ;
; 1.906 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.172      ;
; 1.924 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.194      ;
; 1.925 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.195      ;
; 1.951 ; Register32bit_Nap:inst9|Register8bit:inst2|inst9          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst9   ; CLK          ; CLK         ; 0.000        ; 0.005      ; 2.222      ;
; 1.952 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.217      ;
; 1.953 ; Register32bit_Nap:inst9|Register8bit:inst2|inst9          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst9    ; CLK          ; CLK         ; 0.000        ; 0.005      ; 2.224      ;
; 1.958 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst10|inst2 ; CLK          ; CLK         ; 0.000        ; 0.008      ; 2.232      ;
; 1.964 ; Register32bit_Nap:inst10|Register8bit:inst3|inst1         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.230      ;
; 1.975 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.241      ;
; 1.979 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.244      ;
; 1.997 ; Register32bit_Nap:inst10|Register8bit:inst2|inst5         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst5   ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.267      ;
; 2.010 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.275      ;
; 2.040 ; Register32bit_Nap:inst10|Register8bit:inst3|inst9         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.306      ;
; 2.077 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.343      ;
; 2.080 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.346      ;
; 2.090 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.359      ;
; 2.091 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.360      ;
; 2.098 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.368      ;
; 2.099 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.369      ;
; 2.102 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.368      ;
; 2.103 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.012      ; 2.381      ;
; 2.106 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.390      ;
; 2.106 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.390      ;
; 2.108 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst14  ; CLK          ; CLK         ; 0.000        ; 0.012      ; 2.386      ;
; 2.117 ; Register32bit_Nap:inst10|Register8bit:inst2|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst8   ; CLK          ; CLK         ; 0.000        ; 0.010      ; 2.393      ;
; 2.122 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.388      ;
; 2.136 ; Register32bit_Nap:inst10|Register8bit:inst2|inst4         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.420      ;
; 2.140 ; Register32bit_Nap:inst10|Register8bit:inst2|inst4         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.424      ;
; 2.145 ; Register32bit_Nap:inst9|Register8bit:inst2|inst5          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst5    ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.415      ;
; 2.147 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.413      ;
; 2.189 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.455      ;
; 2.220 ; Register32bit_Nap:inst10|Register8bit:inst3|inst1         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.486      ;
; 2.225 ; Register32bit_Nap:inst10|Register8bit:inst2|inst1         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.020      ; 2.511      ;
; 2.225 ; Register32bit_Nap:inst10|Register8bit:inst2|inst1         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.020      ; 2.511      ;
; 2.232 ; Register1bit:inst6|inst1                                  ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.498      ;
; 2.238 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.522      ;
; 2.242 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.526      ;
; 2.242 ; Register32bit_Nap:inst9|Register8bit:inst2|inst12         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst12   ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.504      ;
; 2.248 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.513      ;
; 2.249 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.515      ;
; 2.262 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.524      ;
; 2.262 ; Register32bit_Nap:inst9|Register8bit:inst2|inst           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst    ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.546      ;
; 2.263 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.525      ;
; 2.264 ; Register32bit_Nap:inst9|Register8bit:inst2|inst           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst    ; CLK          ; CLK         ; 0.000        ; 0.018      ; 2.548      ;
; 2.264 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.533      ;
; 2.265 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.534      ;
; 2.287 ; Register32bit_Nap:inst9|Register8bit:inst2|inst1          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.020      ; 2.573      ;
; 2.287 ; Register32bit_Nap:inst9|Register8bit:inst2|inst1          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.020      ; 2.573      ;
; 2.295 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.564      ;
; 2.301 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.570      ;
; 2.304 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.566      ;
; 2.304 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.566      ;
; 2.322 ; Register32bit_Nap:inst10|Register8bit:inst3|inst4         ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.588      ;
; 2.323 ; Register32bit_Nap:inst10|Register8bit:inst3|inst4         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.589      ;
; 2.334 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.599      ;
; 2.345 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.610      ;
; 2.346 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.612      ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register1bit:inst17|inst1                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register1bit:inst17|inst1                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst10  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst10  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst12  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst12  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst5   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst5   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst6   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst6   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst7   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst7   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst9   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst9   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst11   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst11   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst12   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst12   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst6    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; 4.023  ; 4.023  ; Rise       ; CLK             ;
; Start     ; CLK        ; 6.150  ; 6.150  ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 3.667  ; 3.667  ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 3.739  ; 3.739  ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 3.767  ; 3.767  ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 3.759  ; 3.759  ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 4.159  ; 4.159  ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 3.633  ; 3.633  ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 3.687  ; 3.687  ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 3.638  ; 3.638  ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; 3.876  ; 3.876  ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; 4.274  ; 4.274  ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; 4.177  ; 4.177  ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; 4.248  ; 4.248  ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; 3.934  ; 3.934  ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; 3.683  ; 3.683  ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; 3.637  ; 3.637  ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; 4.213  ; 4.213  ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; 4.148  ; 4.148  ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; 4.184  ; 4.184  ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; 4.010  ; 4.010  ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; 3.940  ; 3.940  ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; 3.886  ; 3.886  ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; 3.543  ; 3.543  ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; 3.748  ; 3.748  ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; 4.013  ; 4.013  ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; 3.549  ; 3.549  ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; 3.479  ; 3.479  ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; 4.019  ; 4.019  ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; 3.296  ; 3.296  ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; 3.271  ; 3.271  ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; 3.282  ; 3.282  ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; -0.658 ; -0.658 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 4.580  ; 4.580  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 3.674  ; 3.674  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 4.150  ; 4.150  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 4.123  ; 4.123  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.699  ; 3.699  ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 4.007  ; 4.007  ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 4.171  ; 4.171  ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 4.211  ; 4.211  ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 4.206  ; 4.206  ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; 4.456  ; 4.456  ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; 4.025  ; 4.025  ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; 4.580  ; 4.580  ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; 3.672  ; 3.672  ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; 4.138  ; 4.138  ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; 4.163  ; 4.163  ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; 3.891  ; 3.891  ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; 4.090  ; 4.090  ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; 3.646  ; 3.646  ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; 3.643  ; 3.643  ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; 3.876  ; 3.876  ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; 4.045  ; 4.045  ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; 4.048  ; 4.048  ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; 4.091  ; 4.091  ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; 3.729  ; 3.729  ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; 3.440  ; 3.440  ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; 4.008  ; 4.008  ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; 3.751  ; 3.751  ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; 3.761  ; 3.761  ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; 4.360  ; 4.360  ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; 3.779  ; 3.779  ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; 3.287  ; 3.287  ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; -0.742 ; -0.742 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; -3.793 ; -3.793 ; Rise       ; CLK             ;
; Start     ; CLK        ; -5.920 ; -5.920 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 0.888  ; 0.888  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; -3.437 ; -3.437 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; -3.509 ; -3.509 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; -3.537 ; -3.537 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; -3.529 ; -3.529 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; -3.929 ; -3.929 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; -3.403 ; -3.403 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; -3.457 ; -3.457 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; -3.646 ; -3.646 ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; -4.044 ; -4.044 ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; -3.947 ; -3.947 ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; -4.018 ; -4.018 ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; -3.704 ; -3.704 ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; -3.453 ; -3.453 ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; -4.057 ; -4.057 ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; -3.407 ; -3.407 ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; -3.983 ; -3.983 ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; -3.918 ; -3.918 ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; -3.954 ; -3.954 ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; -3.780 ; -3.780 ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; -3.710 ; -3.710 ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; -3.656 ; -3.656 ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; -3.313 ; -3.313 ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; -3.518 ; -3.518 ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; -3.783 ; -3.783 ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; -3.319 ; -3.319 ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; -3.249 ; -3.249 ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; -3.789 ; -3.789 ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; -3.066 ; -3.066 ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; -3.041 ; -3.041 ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; -3.052 ; -3.052 ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; 0.888  ; 0.888  ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 0.972  ; 0.972  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; -3.444 ; -3.444 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; -3.920 ; -3.920 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; -3.893 ; -3.893 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; -3.469 ; -3.469 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; -3.777 ; -3.777 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; -3.941 ; -3.941 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; -3.981 ; -3.981 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; -3.976 ; -3.976 ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; -4.226 ; -4.226 ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; -3.795 ; -3.795 ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; -4.350 ; -4.350 ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; -3.442 ; -3.442 ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; -3.908 ; -3.908 ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; -3.933 ; -3.933 ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; -3.661 ; -3.661 ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; -4.057 ; -4.057 ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; -3.860 ; -3.860 ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; -3.416 ; -3.416 ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; -3.413 ; -3.413 ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; -3.646 ; -3.646 ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; -3.815 ; -3.815 ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; -3.818 ; -3.818 ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; -3.861 ; -3.861 ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; -3.499 ; -3.499 ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; -3.210 ; -3.210 ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; -3.778 ; -3.778 ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; -3.521 ; -3.521 ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; -3.531 ; -3.531 ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; -4.130 ; -4.130 ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; -3.549 ; -3.549 ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; -3.057 ; -3.057 ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; 0.972  ; 0.972  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 7.737 ; 7.737 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 7.647 ; 7.647 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 8.139 ; 8.139 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 7.656 ; 7.656 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 7.843 ; 7.843 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 7.391 ; 7.391 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 7.238 ; 7.238 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 7.993 ; 7.993 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 8.189 ; 8.189 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 7.687 ; 7.687 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 6.924 ; 6.924 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 7.243 ; 7.243 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 7.945 ; 7.945 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 8.018 ; 8.018 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 7.930 ; 7.930 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 7.957 ; 7.957 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 7.733 ; 7.733 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 6.842 ; 6.842 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 6.877 ; 6.877 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 6.843 ; 6.843 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 6.586 ; 6.586 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 6.584 ; 6.584 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 6.549 ; 6.549 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 6.402 ; 6.402 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 6.530 ; 6.530 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 7.737 ; 7.737 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 7.647 ; 7.647 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 8.139 ; 8.139 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 7.656 ; 7.656 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 7.843 ; 7.843 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 7.391 ; 7.391 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 7.238 ; 7.238 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 7.993 ; 7.993 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 8.189 ; 8.189 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 7.687 ; 7.687 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 6.924 ; 6.924 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 7.243 ; 7.243 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 7.945 ; 7.945 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 8.018 ; 8.018 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 7.930 ; 7.930 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 7.957 ; 7.957 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 7.733 ; 7.733 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 6.842 ; 6.842 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 6.877 ; 6.877 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 6.843 ; 6.843 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 6.586 ; 6.586 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 6.584 ; 6.584 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 6.549 ; 6.549 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 6.402 ; 6.402 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 6.530 ; 6.530 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -28.014 ; -2778.671     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -295.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                     ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.014 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.016     ; 29.030     ;
; -28.013 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 29.056     ;
; -27.976 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.993     ;
; -27.971 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 29.014     ;
; -27.966 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 29.008     ;
; -27.957 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.968     ;
; -27.945 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.987     ;
; -27.943 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.959     ;
; -27.942 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.985     ;
; -27.939 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.956     ;
; -27.938 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 28.982     ;
; -27.932 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.974     ;
; -27.927 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.969     ;
; -27.918 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.960     ;
; -27.905 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.922     ;
; -27.901 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.919     ;
; -27.900 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.943     ;
; -27.896 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 28.940     ;
; -27.895 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.937     ;
; -27.891 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.934     ;
; -27.886 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.902     ;
; -27.886 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.897     ;
; -27.882 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.020     ; 28.894     ;
; -27.874 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.916     ;
; -27.873 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.883     ;
; -27.872 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.882     ;
; -27.871 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.889     ;
; -27.870 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.913     ;
; -27.861 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.903     ;
; -27.857 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.900     ;
; -27.856 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.898     ;
; -27.852 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.895     ;
; -27.850 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.866     ;
; -27.849 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.892     ;
; -27.847 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.889     ;
; -27.844 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.854     ;
; -27.843 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.856     ;
; -27.843 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.886     ;
; -27.841 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.857     ;
; -27.840 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.883     ;
; -27.838 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.849     ;
; -27.815 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.831     ;
; -27.814 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.824     ;
; -27.812 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.829     ;
; -27.811 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.828     ;
; -27.807 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.850     ;
; -27.803 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.820     ;
; -27.802 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.844     ;
; -27.802 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.812     ;
; -27.801 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.811     ;
; -27.800 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.818     ;
; -27.798 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst8  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.841     ;
; -27.798 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.809     ;
; -27.797 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.808     ;
; -27.796 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.013     ; 28.815     ;
; -27.793 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.804     ;
; -27.793 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst1  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.835     ;
; -27.791 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.020     ; 28.803     ;
; -27.788 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.806     ;
; -27.784 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst8   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.795     ;
; -27.781 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.823     ;
; -27.773 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.783     ;
; -27.772 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst12 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.814     ;
; -27.772 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.785     ;
; -27.769 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.780     ;
; -27.768 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.810     ;
; -27.768 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.018     ; 28.782     ;
; -27.767 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.778     ;
; -27.763 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.805     ;
; -27.763 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.020     ; 28.775     ;
; -27.759 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst9  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.801     ;
; -27.754 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.796     ;
; -27.754 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst4  ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.796     ;
; -27.745 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst   ; CLK          ; CLK         ; 1.000        ; 0.010      ; 28.787     ;
; -27.743 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.753     ;
; -27.739 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst|inst12  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.750     ;
; -27.726 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst7  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 28.738     ;
; -27.725 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst15 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.738     ;
; -27.725 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Register32bit:inst11|register16bit:inst1|inst10 ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.743     ;
; -27.722 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.738     ;
; -27.720 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.020     ; 28.732     ;
; -27.717 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0 ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.735     ;
; -27.716 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst11 ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.729     ;
; -27.713 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst2  ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.729     ;
; -27.713 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Register32bit:inst11|register16bit:inst1|inst14 ; CLK          ; CLK         ; 1.000        ; -0.013     ; 28.732     ;
; -27.709 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.719     ;
; -27.708 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.718     ;
; -27.707 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.725     ;
; -27.700 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst4   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.710     ;
; -27.700 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst13 ; CLK          ; CLK         ; 1.000        ; -0.016     ; 28.716     ;
; -27.699 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst9   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.709     ;
; -27.699 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst5  ; CLK          ; CLK         ; 1.000        ; 0.011      ; 28.742     ;
; -27.698 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst1|inst3  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 28.716     ;
; -27.680 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.690     ;
; -27.679 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.692     ;
; -27.674 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.685     ;
; -27.671 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst1   ; CLK          ; CLK         ; 1.000        ; -0.022     ; 28.681     ;
; -27.670 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst    ; CLK          ; CLK         ; 1.000        ; -0.019     ; 28.683     ;
; -27.665 ; Register1bit:inst6|inst1                                  ; Register32bit:inst11|register16bit:inst|inst5   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 28.676     ;
; -27.662 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Register32bit:inst11|register16bit:inst1|inst6  ; CLK          ; CLK         ; 1.000        ; -0.015     ; 28.679     ;
+---------+-----------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.331 ; Register32bit_Nap:inst10|Register8bit:inst3|inst13        ; Register32bit:inst11|register16bit:inst|inst15                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.483      ;
; 0.425 ; Register32bit_Nap:inst9|Register8bit:inst3|inst5          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.577      ;
; 0.460 ; Register32bit_Nap:inst9|Register8bit:inst3|inst13         ; Register32bit:inst11|register16bit:inst|inst15                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.612      ;
; 0.468 ; Register32bit_Nap:inst10|Register8bit:inst3|inst5         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.620      ;
; 0.471 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.623      ;
; 0.558 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.710      ;
; 0.569 ; Register32bit_Nap:inst10|Register8bit:inst2|inst5         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst5    ; CLK          ; CLK         ; 0.000        ; 0.005      ; 0.726      ;
; 0.570 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.722      ;
; 0.594 ; Register32bit_Nap:inst10|Register8bit:inst3|inst5         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.611 ; Register32bit_Nap:inst10|Register8bit:inst2|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst8   ; CLK          ; CLK         ; 0.000        ; 0.010      ; 0.773      ;
; 0.622 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.774      ;
; 0.626 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.777      ;
; 0.634 ; Register32bit_Nap:inst9|Register8bit:inst3|inst5          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.659 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.668 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.820      ;
; 0.673 ; Register32bit_Nap:inst10|Register8bit:inst3|inst8         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.825      ;
; 0.683 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.835      ;
; 0.687 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.840      ;
; 0.697 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst13                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.849      ;
; 0.713 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst2                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.865      ;
; 0.728 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.880      ;
; 0.737 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.889      ;
; 0.749 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.763 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.916      ;
; 0.766 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                             ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.917      ;
; 0.770 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.772 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.786 ; Register32bit_Nap:inst9|Register8bit:inst3|inst8          ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.938      ;
; 0.789 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.798 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.950      ;
; 0.799 ; Mantissa:inst5|Register1bit:inst17|inst1                  ; Mantissa:inst5|Register1bit:inst17|inst1                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.951      ;
; 0.800 ; Register32bit_Nap:inst10|Register8bit:inst2|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst12   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.949      ;
; 0.802 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.955      ;
; 0.803 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.955      ;
; 0.819 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.821 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.973      ;
; 0.839 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst10|inst12 ; CLK          ; CLK         ; 0.000        ; 0.008      ; 0.999      ;
; 0.840 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst10|inst6  ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.000      ;
; 0.840 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.992      ;
; 0.853 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.005      ;
; 0.857 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst10|inst2 ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.017      ;
; 0.867 ; Register32bit_Nap:inst9|Register8bit:inst2|inst13         ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.019      ;
; 0.871 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.023      ;
; 0.876 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.033      ;
; 0.877 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.034      ;
; 0.881 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst6                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.034      ;
; 0.883 ; Register32bit_Nap:inst10|Register8bit:inst3|inst1         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.035      ;
; 0.886 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.037      ;
; 0.899 ; Register32bit_Nap:inst9|Register8bit:inst2|inst9          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst9   ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.056      ;
; 0.901 ; Register32bit_Nap:inst9|Register8bit:inst2|inst9          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst9    ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.058      ;
; 0.906 ; Register32bit_Nap:inst10|Register8bit:inst3|inst          ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.058      ;
; 0.913 ; Register32bit_Nap:inst10|Register8bit:inst3|inst9         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.066      ;
; 0.914 ; Register32bit_Nap:inst10|Register8bit:inst2|inst5         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst|inst5   ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.071      ;
; 0.914 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.917 ; Register32bit_Nap:inst9|Register8bit:inst3|inst12         ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.919 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.072      ;
; 0.929 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.949 ; Register32bit_Nap:inst9|Register8bit:inst2|inst5          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst5    ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.106      ;
; 0.958 ; Register32bit_Nap:inst9|Register8bit:inst3|inst4          ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.109      ;
; 0.960 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.012      ; 1.124      ;
; 0.960 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.116      ;
; 0.961 ; Register32bit_Nap:inst10|Register8bit:inst1|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.117      ;
; 0.961 ; Register32bit_Nap:inst10|Register8bit:inst2|inst8         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst8   ; CLK          ; CLK         ; 0.000        ; 0.010      ; 1.123      ;
; 0.963 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.133      ;
; 0.963 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.133      ;
; 0.966 ; Register32bit_Nap:inst10|Register8bit:inst1|inst12        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst14  ; CLK          ; CLK         ; 0.000        ; 0.012      ; 1.130      ;
; 0.966 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.123      ;
; 0.967 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.124      ;
; 0.968 ; Register32bit_Nap:inst9|Register8bit:inst2|inst8          ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.120      ;
; 0.971 ; Register32bit_Nap:inst10|Register8bit:inst2|inst4         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.141      ;
; 0.973 ; Register32bit_Nap:inst9|Register8bit:inst3|inst1          ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.126      ;
; 0.977 ; Register32bit_Nap:inst10|Register8bit:inst2|inst4         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.147      ;
; 0.982 ; Register32bit_Nap:inst10|Register8bit:inst3|inst1         ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.134      ;
; 1.001 ; Register32bit_Nap:inst10|Register8bit:inst3|inst4         ; Register32bit:inst11|register16bit:inst|inst10                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.153      ;
; 1.013 ; Register32bit_Nap:inst9|Register8bit:inst2|inst12         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst|inst12   ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.162      ;
; 1.015 ; Register32bit_Nap:inst10|Register8bit:inst2|inst1         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.019      ; 1.186      ;
; 1.015 ; Register32bit_Nap:inst10|Register8bit:inst2|inst1         ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.019      ; 1.186      ;
; 1.019 ; Register32bit_Nap:inst10|Register8bit:inst3|inst4         ; Register32bit:inst11|register16bit:inst|inst14                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.171      ;
; 1.029 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.199      ;
; 1.029 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.199      ;
; 1.031 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.183      ;
; 1.031 ; Register32bit_Nap:inst10|Register8bit:inst3|inst12        ; Register32bit:inst11|register16bit:inst|inst11                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.183      ;
; 1.045 ; Register32bit_Nap:inst9|Register8bit:inst2|inst1          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.019      ; 1.216      ;
; 1.045 ; Register32bit_Nap:inst9|Register8bit:inst2|inst1          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.019      ; 1.216      ;
; 1.046 ; Register32bit_Nap:inst9|Register8bit:inst2|inst           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst    ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.216      ;
; 1.050 ; Register32bit_Nap:inst9|Register8bit:inst2|inst           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst|inst    ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.220      ;
; 1.050 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst11 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.206      ;
; 1.051 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.201      ;
; 1.051 ; Register32bit_Nap:inst9|Register8bit:inst1|inst8          ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst11  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.207      ;
; 1.052 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst3|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.202      ;
; 1.058 ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1  ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst9 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.206      ;
; 1.062 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst8   ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.212      ;
; 1.062 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst|register16bit:inst1|inst15  ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.218      ;
; 1.063 ; Register32bit_Nap:inst9|Register8bit:inst|inst8           ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.213      ;
; 1.066 ; Register32bit_Nap:inst10|Register8bit:inst1|inst13        ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst2|register16bit:inst1|inst15 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.222      ;
; 1.073 ; Register32bit_Nap:inst10|Register8bit:inst2|inst13        ; Register32bit:inst11|register16bit:inst|inst3                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 1.078 ; Register32bit_Nap:inst9|Register8bit:inst3|inst           ; Register32bit:inst11|register16bit:inst|inst7                                        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.229      ;
+-------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff0_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff1_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|Dff2_0                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Control:inst16|Start_Zero_New:inst4|inst1                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register1bit:inst17|inst1                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register1bit:inst17|inst1                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst10|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst10  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst10  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst11  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst12  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst12  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst14  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst15  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst5   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst5   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst6   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst6   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst7   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst7   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst8   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst9   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst1|inst9   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst11   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst11   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst12   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst12   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Mantissa:inst5|Register4_48bit:inst14|Register48bit:inst1|register16bit:inst|inst6    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; 2.202  ; 2.202  ; Rise       ; CLK             ;
; Start     ; CLK        ; 3.117  ; 3.117  ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 2.337  ; 2.337  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 2.036  ; 2.036  ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 2.040  ; 2.040  ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 2.073  ; 2.073  ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 2.063  ; 2.063  ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 2.242  ; 2.242  ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 1.964  ; 1.964  ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 2.012  ; 2.012  ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 1.974  ; 1.974  ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; 2.091  ; 2.091  ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; 2.325  ; 2.325  ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; 2.272  ; 2.272  ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; 2.308  ; 2.308  ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; 2.127  ; 2.127  ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; 2.002  ; 2.002  ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; 2.337  ; 2.337  ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; 1.987  ; 1.987  ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; 2.248  ; 2.248  ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; 2.239  ; 2.239  ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; 2.268  ; 2.268  ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; 2.204  ; 2.204  ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; 2.127  ; 2.127  ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; 2.131  ; 2.131  ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; 1.909  ; 1.909  ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; 1.988  ; 1.988  ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; 2.138  ; 2.138  ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; 1.914  ; 1.914  ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; 1.857  ; 1.857  ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; 2.156  ; 2.156  ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; 1.792  ; 1.792  ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; 1.773  ; 1.773  ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; 1.778  ; 1.778  ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; -0.607 ; -0.607 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 2.480  ; 2.480  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 2.006  ; 2.006  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 2.252  ; 2.252  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 2.228  ; 2.228  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 2.022  ; 2.022  ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 2.184  ; 2.184  ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 2.280  ; 2.280  ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 2.268  ; 2.268  ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 2.283  ; 2.283  ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; 2.411  ; 2.411  ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; 2.195  ; 2.195  ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; 2.480  ; 2.480  ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; 2.038  ; 2.038  ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; 2.253  ; 2.253  ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; 2.306  ; 2.306  ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; 2.096  ; 2.096  ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; 2.341  ; 2.341  ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; 2.241  ; 2.241  ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; 1.979  ; 1.979  ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; 1.983  ; 1.983  ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; 2.124  ; 2.124  ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; 2.217  ; 2.217  ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; 2.225  ; 2.225  ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; 2.257  ; 2.257  ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; 1.973  ; 1.973  ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; 1.885  ; 1.885  ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; 2.115  ; 2.115  ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; 1.994  ; 1.994  ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; 2.002  ; 2.002  ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; 2.326  ; 2.326  ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; 2.005  ; 2.005  ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; 1.786  ; 1.786  ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; -0.676 ; -0.676 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; -2.082 ; -2.082 ; Rise       ; CLK             ;
; Start     ; CLK        ; -2.997 ; -2.997 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 0.727  ; 0.727  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; -1.916 ; -1.916 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; -1.920 ; -1.920 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; -1.953 ; -1.953 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; -1.943 ; -1.943 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; -2.122 ; -2.122 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; -1.971 ; -1.971 ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; -2.205 ; -2.205 ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; -2.188 ; -2.188 ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; -2.007 ; -2.007 ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; -2.217 ; -2.217 ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; -1.867 ; -1.867 ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; -2.128 ; -2.128 ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; -2.119 ; -2.119 ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; -2.148 ; -2.148 ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; -2.084 ; -2.084 ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; -2.007 ; -2.007 ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; -2.011 ; -2.011 ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; -1.789 ; -1.789 ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; -1.868 ; -1.868 ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; -1.794 ; -1.794 ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; -1.737 ; -1.737 ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; -2.036 ; -2.036 ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; -1.672 ; -1.672 ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; -1.653 ; -1.653 ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; -1.658 ; -1.658 ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; 0.727  ; 0.727  ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 0.796  ; 0.796  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; -1.886 ; -1.886 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; -2.132 ; -2.132 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; -2.108 ; -2.108 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; -1.902 ; -1.902 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; -2.064 ; -2.064 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; -2.160 ; -2.160 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; -2.148 ; -2.148 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; -2.163 ; -2.163 ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; -2.291 ; -2.291 ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; -2.075 ; -2.075 ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; -2.360 ; -2.360 ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; -1.918 ; -1.918 ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; -2.133 ; -2.133 ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; -2.186 ; -2.186 ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; -1.976 ; -1.976 ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; -2.221 ; -2.221 ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; -2.121 ; -2.121 ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; -1.859 ; -1.859 ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; -1.863 ; -1.863 ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; -2.004 ; -2.004 ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; -2.097 ; -2.097 ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; -2.105 ; -2.105 ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; -2.137 ; -2.137 ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; -1.853 ; -1.853 ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; -1.765 ; -1.765 ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; -1.995 ; -1.995 ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; -1.874 ; -1.874 ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; -2.206 ; -2.206 ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; -1.666 ; -1.666 ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; 0.796  ; 0.796  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 4.692 ; 4.692 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 4.501 ; 4.501 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 4.273 ; 4.273 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 4.213 ; 4.213 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 4.034 ; 4.034 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 4.507 ; 4.507 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 4.274 ; 4.274 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 3.873 ; 3.873 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 4.103 ; 4.103 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 4.423 ; 4.423 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 4.374 ; 4.374 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 4.316 ; 4.316 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 3.863 ; 3.863 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 3.866 ; 3.866 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 3.714 ; 3.714 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 3.747 ; 3.747 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 4.692 ; 4.692 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 4.501 ; 4.501 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 4.273 ; 4.273 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 4.213 ; 4.213 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 4.034 ; 4.034 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 4.507 ; 4.507 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 4.274 ; 4.274 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 3.873 ; 3.873 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 4.103 ; 4.103 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 4.423 ; 4.423 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 4.374 ; 4.374 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 4.316 ; 4.316 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 3.863 ; 3.863 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 3.866 ; 3.866 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 3.714 ; 3.714 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 3.747 ; 3.747 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -66.322   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -66.322   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -6734.308 ; 0.0   ; 0.0      ; 0.0     ; -295.38             ;
;  CLK             ; -6734.308 ; 0.000 ; N/A      ; N/A     ; -295.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; 4.023  ; 4.023  ; Rise       ; CLK             ;
; Start     ; CLK        ; 6.150  ; 6.150  ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 3.667  ; 3.667  ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 3.739  ; 3.739  ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 3.767  ; 3.767  ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 3.759  ; 3.759  ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 4.159  ; 4.159  ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 3.633  ; 3.633  ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 3.687  ; 3.687  ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 3.638  ; 3.638  ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; 3.876  ; 3.876  ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; 4.274  ; 4.274  ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; 4.177  ; 4.177  ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; 4.248  ; 4.248  ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; 3.934  ; 3.934  ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; 3.683  ; 3.683  ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; 3.637  ; 3.637  ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; 4.213  ; 4.213  ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; 4.148  ; 4.148  ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; 4.184  ; 4.184  ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; 4.010  ; 4.010  ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; 3.940  ; 3.940  ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; 3.886  ; 3.886  ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; 3.543  ; 3.543  ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; 3.748  ; 3.748  ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; 4.013  ; 4.013  ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; 3.549  ; 3.549  ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; 3.479  ; 3.479  ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; 4.019  ; 4.019  ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; 3.296  ; 3.296  ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; 3.271  ; 3.271  ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; 3.282  ; 3.282  ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; -0.607 ; -0.607 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 4.580  ; 4.580  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 3.674  ; 3.674  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 4.150  ; 4.150  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 4.123  ; 4.123  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.699  ; 3.699  ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 4.007  ; 4.007  ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 4.171  ; 4.171  ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 4.211  ; 4.211  ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 4.206  ; 4.206  ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; 4.456  ; 4.456  ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; 4.025  ; 4.025  ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; 4.580  ; 4.580  ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; 3.672  ; 3.672  ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; 4.138  ; 4.138  ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; 4.163  ; 4.163  ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; 3.891  ; 3.891  ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; 4.287  ; 4.287  ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; 4.090  ; 4.090  ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; 3.646  ; 3.646  ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; 3.643  ; 3.643  ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; 3.876  ; 3.876  ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; 4.045  ; 4.045  ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; 4.048  ; 4.048  ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; 4.091  ; 4.091  ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; 3.729  ; 3.729  ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; 3.440  ; 3.440  ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; 4.008  ; 4.008  ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; 3.751  ; 3.751  ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; 3.761  ; 3.761  ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; 4.360  ; 4.360  ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; 3.779  ; 3.779  ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; 3.287  ; 3.287  ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; -0.676 ; -0.676 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Nhan/Chia ; CLK        ; -2.082 ; -2.082 ; Rise       ; CLK             ;
; Start     ; CLK        ; -2.997 ; -2.997 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 0.888  ; 0.888  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; -1.916 ; -1.916 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; -1.920 ; -1.920 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; -1.953 ; -1.953 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; -1.943 ; -1.943 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; -2.122 ; -2.122 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
;  X[8]     ; CLK        ; -1.971 ; -1.971 ; Rise       ; CLK             ;
;  X[9]     ; CLK        ; -2.205 ; -2.205 ; Rise       ; CLK             ;
;  X[10]    ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  X[11]    ; CLK        ; -2.188 ; -2.188 ; Rise       ; CLK             ;
;  X[12]    ; CLK        ; -2.007 ; -2.007 ; Rise       ; CLK             ;
;  X[13]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  X[14]    ; CLK        ; -2.217 ; -2.217 ; Rise       ; CLK             ;
;  X[15]    ; CLK        ; -1.867 ; -1.867 ; Rise       ; CLK             ;
;  X[16]    ; CLK        ; -2.128 ; -2.128 ; Rise       ; CLK             ;
;  X[17]    ; CLK        ; -2.119 ; -2.119 ; Rise       ; CLK             ;
;  X[18]    ; CLK        ; -2.148 ; -2.148 ; Rise       ; CLK             ;
;  X[19]    ; CLK        ; -2.084 ; -2.084 ; Rise       ; CLK             ;
;  X[20]    ; CLK        ; -2.007 ; -2.007 ; Rise       ; CLK             ;
;  X[21]    ; CLK        ; -2.011 ; -2.011 ; Rise       ; CLK             ;
;  X[22]    ; CLK        ; -1.789 ; -1.789 ; Rise       ; CLK             ;
;  X[23]    ; CLK        ; -1.868 ; -1.868 ; Rise       ; CLK             ;
;  X[24]    ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
;  X[25]    ; CLK        ; -1.794 ; -1.794 ; Rise       ; CLK             ;
;  X[26]    ; CLK        ; -1.737 ; -1.737 ; Rise       ; CLK             ;
;  X[27]    ; CLK        ; -2.036 ; -2.036 ; Rise       ; CLK             ;
;  X[28]    ; CLK        ; -1.672 ; -1.672 ; Rise       ; CLK             ;
;  X[29]    ; CLK        ; -1.653 ; -1.653 ; Rise       ; CLK             ;
;  X[30]    ; CLK        ; -1.658 ; -1.658 ; Rise       ; CLK             ;
;  X[31]    ; CLK        ; 0.888  ; 0.888  ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 0.972  ; 0.972  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; -1.886 ; -1.886 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; -2.132 ; -2.132 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; -2.108 ; -2.108 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; -1.902 ; -1.902 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; -2.064 ; -2.064 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; -2.160 ; -2.160 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; -2.148 ; -2.148 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; -2.163 ; -2.163 ; Rise       ; CLK             ;
;  Y[8]     ; CLK        ; -2.291 ; -2.291 ; Rise       ; CLK             ;
;  Y[9]     ; CLK        ; -2.075 ; -2.075 ; Rise       ; CLK             ;
;  Y[10]    ; CLK        ; -2.360 ; -2.360 ; Rise       ; CLK             ;
;  Y[11]    ; CLK        ; -1.918 ; -1.918 ; Rise       ; CLK             ;
;  Y[12]    ; CLK        ; -2.133 ; -2.133 ; Rise       ; CLK             ;
;  Y[13]    ; CLK        ; -2.186 ; -2.186 ; Rise       ; CLK             ;
;  Y[14]    ; CLK        ; -1.976 ; -1.976 ; Rise       ; CLK             ;
;  Y[15]    ; CLK        ; -2.221 ; -2.221 ; Rise       ; CLK             ;
;  Y[16]    ; CLK        ; -2.121 ; -2.121 ; Rise       ; CLK             ;
;  Y[17]    ; CLK        ; -1.859 ; -1.859 ; Rise       ; CLK             ;
;  Y[18]    ; CLK        ; -1.863 ; -1.863 ; Rise       ; CLK             ;
;  Y[19]    ; CLK        ; -2.004 ; -2.004 ; Rise       ; CLK             ;
;  Y[20]    ; CLK        ; -2.097 ; -2.097 ; Rise       ; CLK             ;
;  Y[21]    ; CLK        ; -2.105 ; -2.105 ; Rise       ; CLK             ;
;  Y[22]    ; CLK        ; -2.137 ; -2.137 ; Rise       ; CLK             ;
;  Y[23]    ; CLK        ; -1.853 ; -1.853 ; Rise       ; CLK             ;
;  Y[24]    ; CLK        ; -1.765 ; -1.765 ; Rise       ; CLK             ;
;  Y[25]    ; CLK        ; -1.995 ; -1.995 ; Rise       ; CLK             ;
;  Y[26]    ; CLK        ; -1.874 ; -1.874 ; Rise       ; CLK             ;
;  Y[27]    ; CLK        ; -1.882 ; -1.882 ; Rise       ; CLK             ;
;  Y[28]    ; CLK        ; -2.206 ; -2.206 ; Rise       ; CLK             ;
;  Y[29]    ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  Y[30]    ; CLK        ; -1.666 ; -1.666 ; Rise       ; CLK             ;
;  Y[31]    ; CLK        ; 0.972  ; 0.972  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 7.737 ; 7.737 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 7.647 ; 7.647 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 8.139 ; 8.139 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 8.472 ; 8.472 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 7.656 ; 7.656 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 7.843 ; 7.843 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 7.391 ; 7.391 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 7.238 ; 7.238 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 7.993 ; 7.993 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 8.189 ; 8.189 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 7.687 ; 7.687 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 6.924 ; 6.924 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 7.243 ; 7.243 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 7.945 ; 7.945 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 8.018 ; 8.018 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 7.930 ; 7.930 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 7.957 ; 7.957 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 7.733 ; 7.733 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 6.842 ; 6.842 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 6.877 ; 6.877 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 6.843 ; 6.843 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 6.586 ; 6.586 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 6.584 ; 6.584 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 6.549 ; 6.549 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 6.402 ; 6.402 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 6.530 ; 6.530 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Result[*]   ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  Result[0]  ; CLK        ; 4.315 ; 4.315 ; Rise       ; CLK             ;
;  Result[1]  ; CLK        ; 4.692 ; 4.692 ; Rise       ; CLK             ;
;  Result[2]  ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  Result[3]  ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[4]  ; CLK        ; 4.501 ; 4.501 ; Rise       ; CLK             ;
;  Result[5]  ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  Result[6]  ; CLK        ; 4.273 ; 4.273 ; Rise       ; CLK             ;
;  Result[7]  ; CLK        ; 4.390 ; 4.390 ; Rise       ; CLK             ;
;  Result[8]  ; CLK        ; 4.213 ; 4.213 ; Rise       ; CLK             ;
;  Result[9]  ; CLK        ; 4.034 ; 4.034 ; Rise       ; CLK             ;
;  Result[10] ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  Result[11] ; CLK        ; 4.507 ; 4.507 ; Rise       ; CLK             ;
;  Result[12] ; CLK        ; 4.274 ; 4.274 ; Rise       ; CLK             ;
;  Result[13] ; CLK        ; 3.873 ; 3.873 ; Rise       ; CLK             ;
;  Result[14] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[15] ; CLK        ; 4.103 ; 4.103 ; Rise       ; CLK             ;
;  Result[16] ; CLK        ; 4.393 ; 4.393 ; Rise       ; CLK             ;
;  Result[17] ; CLK        ; 4.423 ; 4.423 ; Rise       ; CLK             ;
;  Result[18] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[19] ; CLK        ; 4.367 ; 4.367 ; Rise       ; CLK             ;
;  Result[20] ; CLK        ; 4.265 ; 4.265 ; Rise       ; CLK             ;
;  Result[21] ; CLK        ; 4.374 ; 4.374 ; Rise       ; CLK             ;
;  Result[22] ; CLK        ; 4.316 ; 4.316 ; Rise       ; CLK             ;
;  Result[23] ; CLK        ; 3.863 ; 3.863 ; Rise       ; CLK             ;
;  Result[24] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  Result[25] ; CLK        ; 3.866 ; 3.866 ; Rise       ; CLK             ;
;  Result[26] ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  Result[27] ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Result[28] ; CLK        ; 3.714 ; 3.714 ; Rise       ; CLK             ;
;  Result[29] ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  Result[30] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  Result[31] ; CLK        ; 3.747 ; 3.747 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 66    ; 66   ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 11 01:09:50 2023
Info: Command: quartus_sta FloatingPoint -c FloatingPoint
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FloatingPoint.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -66.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -66.322     -6734.308 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -295.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.014     -2778.671 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -295.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Tue Jul 11 01:09:51 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


