TimeQuest Timing Analyzer report for rgb2vga
Fri Nov 14 23:22:32 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 0C Model Metastability Report
 49. Fast 1200mV 0C Model Setup Summary
 50. Fast 1200mV 0C Model Hold Summary
 51. Fast 1200mV 0C Model Recovery Summary
 52. Fast 1200mV 0C Model Removal Summary
 53. Fast 1200mV 0C Model Minimum Pulse Width Summary
 54. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Fast 1200mV 0C Model Metastability Report
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Board Trace Model Assignments
 75. Input Transition Times
 76. Signal Integrity Metrics (Slow 1200mv 0c Model)
 77. Signal Integrity Metrics (Slow 1200mv 85c Model)
 78. Signal Integrity Metrics (Fast 1200mv 0c Model)
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Fri Nov 14 23:22:30 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.727  ; 114.59 MHz ; 0.000 ; 4.363  ; 50.00      ; 24        ; 55          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 151.54 MHz ; 151.54 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.128 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.283 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.266 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.866 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.097 ; 0.000         ;
; CLOCK_50                                          ; 9.835 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.128 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.533      ;
; 2.183 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 6.477      ;
; 2.185 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.477      ;
; 2.290 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.371      ;
; 2.322 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.339      ;
; 2.347 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.315      ;
; 2.434 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.227      ;
; 2.452 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 6.208      ;
; 2.462 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.199      ;
; 2.511 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.150      ;
; 2.515 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.147      ;
; 2.519 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.143      ;
; 2.537 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.125      ;
; 2.552 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 6.132      ;
; 2.558 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.103      ;
; 2.566 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.096      ;
; 2.589 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 6.073      ;
; 2.609 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 6.075      ;
; 2.618 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 6.069      ;
; 2.627 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.048     ; 6.047      ;
; 2.629 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 6.058      ;
; 2.644 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 6.017      ;
; 2.645 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 6.039      ;
; 2.677 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.984      ;
; 2.677 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.985      ;
; 2.751 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.911      ;
; 2.757 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.927      ;
; 2.790 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.897      ;
; 2.801 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.886      ;
; 2.811 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.876      ;
; 2.818 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.844      ;
; 2.822 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.865      ;
; 2.829 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.858      ;
; 2.840 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.847      ;
; 2.849 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.813      ;
; 2.888 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.796      ;
; 2.895 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.767      ;
; 2.897 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.764      ;
; 2.913 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.748      ;
; 2.923 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.739      ;
; 2.937 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.724      ;
; 2.952 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.732      ;
; 2.957 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.727      ;
; 2.961 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.726      ;
; 2.964 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 5.696      ;
; 2.969 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.718      ;
; 2.969 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.693      ;
; 2.972 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.690      ;
; 2.993 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.669      ;
; 2.997 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.664      ;
; 2.997 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.664      ;
; 3.010 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.674      ;
; 3.013 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.674      ;
; 3.024 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.663      ;
; 3.024 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.637      ;
; 3.029 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.048     ; 5.645      ;
; 3.043 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 5.616      ;
; 3.043 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 5.616      ;
; 3.043 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 5.616      ;
; 3.054 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.633      ;
; 3.056 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.631      ;
; 3.067 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.617      ;
; 3.083 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.604      ;
; 3.119 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.565      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[8]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[7]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[6]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[5]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[4]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[3]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.120 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.772      ;
; 3.131 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.531      ;
; 3.138 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.549      ;
; 3.138 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.524      ;
; 3.141 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 5.521      ;
; 3.149 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 5.538      ;
; 3.149 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 5.511      ;
; 3.157 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.527      ;
; 3.158 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.526      ;
; 3.158 ; genlock:inst2|hcount[5]               ; genlock:inst2|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.503      ;
; 3.158 ; genlock:inst2|hcount[5]               ; genlock:inst2|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 5.503      ;
; 3.164 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.520      ;
; 3.164 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.520      ;
; 3.182 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 5.502      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
; 3.187 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.236      ; 5.705      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.283 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.850      ;
; 0.283 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.855      ;
; 0.288 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.856      ;
; 0.289 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.861      ;
; 0.290 ; vgaout:inst7|col_number[3]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.865      ;
; 0.290 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.862      ;
; 0.292 ; vgaout:inst7|col_number[5]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.867      ;
; 0.292 ; vgaout:inst7|col_number[7]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.867      ;
; 0.292 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.860      ;
; 0.293 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.865      ;
; 0.295 ; vgaout:inst7|col_number[8]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.870      ;
; 0.297 ; vgaout:inst7|col_number[6]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.872      ;
; 0.311 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.878      ;
; 0.313 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.880      ;
; 0.316 ; vgaout:inst7|col_number[2]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.891      ;
; 0.316 ; vgaout:inst7|col_number[4]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.891      ;
; 0.317 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.889      ;
; 0.319 ; vgaout:inst7|col_number[0]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.378      ; 0.884      ;
; 0.320 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.892      ;
; 0.323 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.895      ;
; 0.324 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.891      ;
; 0.325 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.897      ;
; 0.327 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.899      ;
; 0.329 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.901      ;
; 0.341 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.913      ;
; 0.341 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.913      ;
; 0.341 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.913      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[3]                ; vgaout:inst7|vcount[3]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[2]                ; vgaout:inst7|vcount[2]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vcount[9]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[7]                ; vgaout:inst7|vcount[7]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[8]                ; vgaout:inst7|vcount[8]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[4]                ; vgaout:inst7|vcount[4]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[6]                ; vgaout:inst7|vcount[6]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[5]                ; vgaout:inst7|vcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[1]                ; vgaout:inst7|vcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[0]                ; vgaout:inst7|vcount[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.372 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.590      ;
; 0.374 ; vgaout:inst7|vsync                    ; vgaout:inst7|vga_out[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.593      ;
; 0.377 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.595      ;
; 0.379 ; vgaout:inst7|hsync                    ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.598      ;
; 0.381 ; vgaout:inst7|hsync                    ; vgaout:inst7|vga_out[1]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.600      ;
; 0.389 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.608      ;
; 0.392 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.610      ;
; 0.407 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|videov                                                                                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.626      ;
; 0.407 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vsync                                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.626      ;
; 0.408 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.627      ;
; 0.408 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[9]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.627      ;
; 0.512 ; vgaout:inst7|hcount[11]               ; vgaout:inst7|col_number[9]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.730      ;
; 0.523 ; vgaout:inst7|col_number[1]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.097      ;
; 0.530 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.749      ;
; 0.534 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAdr[1]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.752      ;
; 0.537 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.756      ;
; 0.547 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; vgaout:inst7|col_number[9]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.121      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.768      ;
; 0.549 ; sdram:inst|SdrAddress[4]              ; sdram:inst|SdrAdr[4]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.767      ;
; 0.551 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; vgaout:inst7|hcount[1]                ; vgaout:inst7|hcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.553 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; vgaout:inst7|hcount[8]                ; vgaout:inst7|col_number[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.139      ;
; 0.557 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAdr[8]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; genlock:inst2|col_number[4]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.134      ;
; 0.560 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.562 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; genlock:inst2|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.386      ; 1.137      ;
; 0.565 ; sdram:inst|SdrAddress[1]              ; sdram:inst|colLoadNr[1]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.785      ;
; 0.568 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; genlock:inst2|hcount[12]              ; genlock:inst2|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; genlock:inst2|col_number[7]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.144      ;
; 0.570 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; sdram:inst|colStoreNr[3]              ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; genlock:inst2|hcount[10]              ; genlock:inst2|hcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; vgaout:inst7|hcount[5]                ; vgaout:inst7|hcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutineSeq[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.266 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 2.394      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.405 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 2.256      ;
; 6.723 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 1.936      ;
; 6.723 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 1.936      ;
; 6.723 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.063     ; 1.936      ;
; 6.862 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 1.798      ;
; 6.862 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 1.798      ;
; 6.862 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 1.798      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 6.949 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.060     ; 1.713      ;
; 7.022 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.062     ; 1.638      ;
; 7.101 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.048     ; 1.573      ;
; 7.441 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.061     ; 1.220      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.866 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.084      ;
; 1.225 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.457      ;
; 1.282 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.500      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.532      ;
; 1.438 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.657      ;
; 1.438 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.657      ;
; 1.438 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.657      ;
; 1.621 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.839      ;
; 1.621 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.839      ;
; 1.621 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.839      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 1.855 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.075      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
; 2.038 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.257      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.097 ; 4.327        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.099 ; 4.329        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.099 ; 4.329        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.101 ; 4.331        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[10]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[11]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[12]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[13]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[14]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[15]                                                                                     ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[2]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[3]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[4]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[5]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[6]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[7]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[8]                                                                                      ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[9]                                                                                      ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.115 ; 4.331        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[5]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[2]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[3]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[4]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[1]                                                                                    ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[7]                                                                                    ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[0]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[1]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[2]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[3]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[4]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[5]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[6]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[7]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[8]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[9]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|deinterlace                                                                                 ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hblank                                                                                      ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[10]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[11]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[12]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[13]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[1]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[2]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[3]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[4]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[5]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[6]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[7]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[8]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[9]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[0]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[1]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[2]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[3]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[4]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[5]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[6]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[7]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[8]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[9]                                                                               ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
; 4.116 ; 4.332        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[12]                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.159 ; 4.527 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.704 ; 5.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.173 ; 4.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.023 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.777 ; 4.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.862 ; 4.315 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.506 ; 3.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.537 ; 3.979 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.480 ; 3.894 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.443 ; 3.882 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.565 ; 4.014 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.766 ; 4.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.023 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.725 ; 4.230 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.845 ; 4.351 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.740 ; 4.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.382 ; 3.842 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.764 ; 4.276 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.929 ; 4.459 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.330 ; 3.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.757 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.777 ; 4.260 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.258 ; 3.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.753 ; 4.221 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.540 ; 4.014 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.249 ; 4.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.391 ; 1.500 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.458 ; 1.560 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.194 ; -3.547 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.435 ; -3.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.190 ; -3.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.622 ; -3.011 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.051 ; -3.512 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.144 ; -3.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.799 ; -3.248 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.834 ; -3.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.777 ; -3.180 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.731 ; -3.147 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.860 ; -3.296 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.049 ; -3.498 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.284 ; -3.761 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.998 ; -3.480 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.113 ; -3.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.012 ; -3.507 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.670 ; -3.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.035 ; -3.524 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.205 ; -3.721 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.622 ; -3.011 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.039 ; -3.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -3.060 ; -3.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.549 ; -2.937 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -3.037 ; -3.494 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.833 ; -3.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.512 ; -4.062 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.778 ; -0.889 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.842 ; -0.946 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.614 ; 5.754 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.536 ; 5.675 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.933 ; 6.026 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.428 ; 5.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.215 ; 5.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.056 ; 5.136 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.329 ; 5.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.919 ; 4.973 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.244 ; 5.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.727 ; 4.789 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.438 ; 4.464 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.910 ; 4.899 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.244 ; 5.291 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.428 ; 5.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.898 ; 4.958 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.190 ; 5.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 5.253 ; 5.293 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.106 ; 5.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.979 ; 5.004 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 5.106 ; 5.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 5.060 ; 5.060 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.354 ; 6.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.660 ; 5.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 6.354 ; 6.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.147 ; 5.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.971 ; 5.981 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.565 ; 5.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.476 ; 5.446 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.902 ; 4.918 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.034 ; 6.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.934 ; 5.905 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.264 ; 6.347 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.333 ; 5.367 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.147 ; 6.144 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.747 ; 5.751 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.976 ; 5.921 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.013 ; 5.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.592 ; 5.603 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 5.144 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.144 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.738 ; 4.775 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.717 ; 4.755 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.799 ; 5.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.294 ; 5.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 5.037 ; 5.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 5.685 ; 5.696 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 5.809 ; 5.813 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 4.972 ; 4.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 5.328 ; 5.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 5.924 ; 5.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 6.131 ; 6.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 5.246 ; 5.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 6.039 ; 6.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.033 ; 5.170 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 4.958 ; 5.093 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.340 ; 5.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.911 ; 3.934 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.658 ; 4.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.503 ; 4.579 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.766 ; 4.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.372 ; 4.423 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.684 ; 4.753 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.188 ; 4.246 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.911 ; 3.934 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.364 ; 4.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.682 ; 4.726 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.863 ; 4.870 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.353 ; 4.410 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.634 ; 4.694 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.691 ; 4.729 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 4.429 ; 4.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.429 ; 4.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.551 ; 4.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.509 ; 4.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.312 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.374 ; 4.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.102 ; 5.141 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.768 ; 5.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.608 ; 4.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.397 ; 5.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.011 ; 4.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.925 ; 4.896 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.374 ; 4.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.459 ; 5.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.364 ; 5.334 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.681 ; 5.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.787 ; 4.817 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.568 ; 5.563 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.184 ; 5.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.404 ; 5.350 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.439 ; 5.415 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.037 ; 5.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 4.199 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 4.588 ; 4.608 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.199 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.180 ; 4.216 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.219 ; 5.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.732 ; 4.717 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 4.485 ; 4.553 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 5.107 ; 5.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 5.226 ; 5.228 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 4.424 ; 4.444 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 4.765 ; 4.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 5.338 ; 5.298 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 5.536 ; 5.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 4.687 ; 4.703 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 5.447 ; 5.602 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.300 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.408 ; 4.335 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 5.032 ; 4.959 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.169 ; 5.096 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.728 ; 4.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.741 ; 4.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.408 ; 4.335 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.814 ; 4.741 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.671 ; 4.598 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.994 ; 4.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.655 ; 4.576 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.147 ; 5.068 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.111 ; 5.032 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.242 ; 5.163 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.976 ; 4.897 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.098 ; 5.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.911 ; 4.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.550 ; 4.477 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.882 ; 3.809 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.481 ; 4.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.613 ; 4.540 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.163 ; 4.084 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.198 ; 4.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.882 ; 3.809 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.272 ; 4.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.135 ; 4.062 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.418 ; 4.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.092 ; 4.013 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.565 ; 4.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.531 ; 4.452 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.656 ; 4.577 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.402 ; 4.323 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.518 ; 4.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.338 ; 4.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.018 ; 3.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.367     ; 4.440     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.994     ; 5.067     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 5.159     ; 5.232     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.703     ; 4.782     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.709     ; 4.773     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.367     ; 4.440     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.792     ; 4.865     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.645     ; 4.718     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.964     ; 5.043     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.626     ; 4.705     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.157     ; 5.236     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.075     ; 5.154     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.159     ; 5.238     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.980     ; 5.059     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.075     ; 5.154     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.893     ; 4.972     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.500     ; 4.573     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.840     ; 3.913     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.442     ; 4.515     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.601     ; 4.674     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.136     ; 4.215     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.165     ; 4.229     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.840     ; 3.913     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.248     ; 4.321     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.107     ; 4.180     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.386     ; 4.465     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.062     ; 4.141     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.572     ; 4.651     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.492     ; 4.571     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.573     ; 4.652     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.402     ; 4.481     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.492     ; 4.571     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.317     ; 4.396     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.967     ; 4.040     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 169.92 MHz ; 169.92 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.842 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.279 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.506 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.774 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.106 ; 0.000         ;
; CLOCK_50                                          ; 9.817 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.842 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.826      ;
; 2.891 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.777      ;
; 2.901 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.767      ;
; 2.980 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.688      ;
; 3.010 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.658      ;
; 3.029 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.639      ;
; 3.109 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.559      ;
; 3.110 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.053     ; 5.559      ;
; 3.128 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.540      ;
; 3.157 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.053     ; 5.512      ;
; 3.182 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.486      ;
; 3.191 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.477      ;
; 3.194 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.474      ;
; 3.194 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.474      ;
; 3.194 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.474      ;
; 3.204 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.484      ;
; 3.216 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.475      ;
; 3.224 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.467      ;
; 3.249 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.043     ; 5.430      ;
; 3.251 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.417      ;
; 3.255 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.433      ;
; 3.264 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.424      ;
; 3.310 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.358      ;
; 3.329 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.053     ; 5.340      ;
; 3.329 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.339      ;
; 3.360 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.328      ;
; 3.383 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.308      ;
; 3.389 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.279      ;
; 3.391 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.300      ;
; 3.398 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.293      ;
; 3.406 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.285      ;
; 3.409 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.282      ;
; 3.417 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.274      ;
; 3.445 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.053     ; 5.224      ;
; 3.494 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.174      ;
; 3.495 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.193      ;
; 3.507 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.161      ;
; 3.507 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.053     ; 5.162      ;
; 3.508 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.160      ;
; 3.518 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.150      ;
; 3.532 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.156      ;
; 3.533 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.158      ;
; 3.537 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.131      ;
; 3.541 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.150      ;
; 3.553 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.135      ;
; 3.560 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.108      ;
; 3.563 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.128      ;
; 3.571 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.120      ;
; 3.574 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.094      ;
; 3.574 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.094      ;
; 3.588 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.043     ; 5.091      ;
; 3.590 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.078      ;
; 3.591 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.077      ;
; 3.595 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.073      ;
; 3.596 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.092      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[8]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[7]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[6]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[5]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[4]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[3]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.609 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.259      ;
; 3.617 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.074      ;
; 3.619 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.072      ;
; 3.622 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 5.069      ;
; 3.626 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.056     ; 5.040      ;
; 3.626 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.056     ; 5.040      ;
; 3.626 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.056     ; 5.040      ;
; 3.632 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 5.056      ;
; 3.652 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 5.016      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[8]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[7]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[6]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[5]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[4]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[3]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.672 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.196      ;
; 3.692 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 4.999      ;
; 3.694 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.034     ; 4.994      ;
; 3.700 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.031     ; 4.991      ;
; 3.703 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.165      ;
; 3.703 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.203      ; 5.165      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.279 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.792      ;
; 0.281 ; vgaout:inst7|col_number[3]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.796      ;
; 0.284 ; vgaout:inst7|col_number[5]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.799      ;
; 0.284 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.793      ;
; 0.285 ; vgaout:inst7|col_number[8]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.800      ;
; 0.285 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.793      ;
; 0.285 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.798      ;
; 0.286 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.799      ;
; 0.288 ; vgaout:inst7|col_number[6]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.803      ;
; 0.288 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.797      ;
; 0.289 ; vgaout:inst7|col_number[7]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.804      ;
; 0.289 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.802      ;
; 0.304 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.812      ;
; 0.305 ; vgaout:inst7|col_number[2]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.820      ;
; 0.306 ; vgaout:inst7|col_number[4]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.821      ;
; 0.306 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.814      ;
; 0.307 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.820      ;
; 0.310 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.823      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[7]                ; vgaout:inst7|vcount[7]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[8]                ; vgaout:inst7|vcount[8]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[4]                ; vgaout:inst7|vcount[4]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[6]                ; vgaout:inst7|vcount[6]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[5]                ; vgaout:inst7|vcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[1]                ; vgaout:inst7|vcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[3]                ; vgaout:inst7|vcount[3]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[2]                ; vgaout:inst7|vcount[2]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vcount[9]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[0]                ; vgaout:inst7|vcount[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.315 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.828      ;
; 0.316 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.829      ;
; 0.317 ; vgaout:inst7|col_number[0]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.823      ;
; 0.317 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.830      ;
; 0.318 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.826      ;
; 0.318 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.831      ;
; 0.320 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.329 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.842      ;
; 0.330 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.529      ;
; 0.333 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.846      ;
; 0.334 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.344      ; 0.847      ;
; 0.335 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.534      ;
; 0.337 ; vgaout:inst7|hsync                    ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.536      ;
; 0.340 ; vgaout:inst7|vsync                    ; vgaout:inst7|vga_out[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.538      ;
; 0.346 ; vgaout:inst7|hsync                    ; vgaout:inst7|vga_out[1]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.349 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.547      ;
; 0.364 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|videov                                                                                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.562      ;
; 0.370 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.569      ;
; 0.371 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[9]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.570      ;
; 0.371 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vsync                                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.569      ;
; 0.461 ; vgaout:inst7|hcount[11]               ; vgaout:inst7|col_number[9]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.659      ;
; 0.467 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.480 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.679      ;
; 0.488 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.686      ;
; 0.491 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.691      ;
; 0.493 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAdr[1]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.495 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.496 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; vgaout:inst7|hcount[1]                ; vgaout:inst7|hcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.497 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.504 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.508 ; sdram:inst|SdrAddress[4]              ; sdram:inst|SdrAdr[4]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.706      ;
; 0.509 ; vgaout:inst7|col_number[1]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 1.023      ;
; 0.510 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.708      ;
; 0.511 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst2|hcount[12]              ; genlock:inst2|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; vgaout:inst7|hcount[8]                ; vgaout:inst7|col_number[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; sdram:inst|colStoreNr[3]              ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst2|hcount[10]              ; genlock:inst2|hcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; vgaout:inst7|hcount[0]                ; vgaout:inst7|hcount[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; vgaout:inst7|hcount[5]                ; vgaout:inst7|hcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutineSeq[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrRoutineSeq[1]           ; sdram:inst|SdrRoutineSeq[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[5]              ; sdram:inst|colStoreNr[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.506 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.161      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.630 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 2.037      ;
; 6.922 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.745      ;
; 6.922 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.745      ;
; 6.922 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.745      ;
; 7.058 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.609      ;
; 7.058 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.609      ;
; 7.058 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.609      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.146 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.522      ;
; 7.201 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.055     ; 1.466      ;
; 7.283 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.043     ; 1.396      ;
; 7.573 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.054     ; 1.095      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.774 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.972      ;
; 1.114 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.324      ;
; 1.171 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.370      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.396      ;
; 1.293 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.492      ;
; 1.293 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.492      ;
; 1.293 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.492      ;
; 1.464 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.663      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.669 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.868      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
; 1.847 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.046      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.107 ; 4.337        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.109 ; 4.339        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.109 ; 4.339        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[0]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[1]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[2]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[3]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[4]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[5]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[6]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[7]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[8]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[9]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|deinterlace                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|frame[0]                                                                                    ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[0]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[1]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[2]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[3]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[4]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[5]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[6]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[7]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[8]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|row_number[9]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[4]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[5]                                                                               ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vblank                                                                                      ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[12]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[13]                                                                                  ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[1]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[2]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[3]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[4]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[5]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[6]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[7]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[8]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[9]                                                                                   ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vsync                                                                                       ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.110 ; 4.326        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.878  ; 9.878        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.121 ; 10.121       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 3.629 ; 3.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.130 ; 4.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.630 ; 3.866 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.513 ; 3.898 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.296 ; 3.657 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.360 ; 3.700 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.031 ; 3.406 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.066 ; 3.420 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.006 ; 3.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.977 ; 3.304 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.088 ; 3.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.273 ; 3.644 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.513 ; 3.898 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.239 ; 3.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.356 ; 3.724 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.249 ; 3.647 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.916 ; 3.286 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.273 ; 3.669 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.423 ; 3.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.874 ; 3.196 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.264 ; 3.617 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.281 ; 3.659 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.803 ; 3.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.256 ; 3.627 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.064 ; 3.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 3.722 ; 4.145 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.218 ; 1.350 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.294 ; 1.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.762 ; -3.013 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.986 ; -3.236 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.758 ; -3.005 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.249 ; -2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.653 ; -2.998 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.726 ; -3.056 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.408 ; -2.773 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.445 ; -2.789 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.386 ; -2.696 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.347 ; -2.660 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.466 ; -2.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.639 ; -3.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.859 ; -3.228 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.596 ; -2.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.708 ; -3.061 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.606 ; -2.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.288 ; -2.643 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.629 ; -3.008 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.784 ; -3.182 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.249 ; -2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.632 ; -2.976 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.648 ; -3.016 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.178 ; -2.475 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.623 ; -2.984 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.439 ; -2.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.071 ; -3.482 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.672 ; -0.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.744 ; -0.849 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.131 ; 5.172 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.064 ; 5.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.445 ; 5.426 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.955 ; 4.894 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.752 ; 4.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.578 ; 4.617 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.838 ; 4.828 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.444 ; 4.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.754 ; 4.774 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.271 ; 4.294 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.004 ; 4.003 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.452 ; 4.407 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.769 ; 4.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.955 ; 4.894 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.461 ; 4.450 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.729 ; 4.704 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.776 ; 4.755 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 4.638 ; 4.581 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.505 ; 4.497 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.638 ; 4.581 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.617 ; 4.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.568 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.780 ; 5.779 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.133 ; 5.111 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.780 ; 5.779 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.654 ; 4.633 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.423 ; 5.383 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.058 ; 4.981 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.987 ; 4.888 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.445 ; 4.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.464 ; 5.542 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.405 ; 5.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.690 ; 5.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.819 ; 4.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.585 ; 5.498 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.214 ; 5.168 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.452 ; 5.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.485 ; 5.361 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.082 ; 5.017 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 4.673 ; 4.654 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 4.673 ; 4.654 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.296 ; 4.309 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.283 ; 4.265 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.298 ; 5.302 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.803 ; 4.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 4.559 ; 4.594 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 5.162 ; 5.143 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 5.276 ; 5.228 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 4.518 ; 4.485 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 4.831 ; 4.870 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 5.407 ; 5.280 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 5.600 ; 5.491 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 4.772 ; 4.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 5.488 ; 5.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.572 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 4.601 ; 4.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 4.537 ; 4.559 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 4.904 ; 4.887 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.523 ; 3.521 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.243 ; 4.194 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.074 ; 4.112 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.324 ; 4.314 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.946 ; 3.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.244 ; 4.262 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.780 ; 3.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.523 ; 3.521 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.954 ; 3.909 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.256 ; 4.226 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.438 ; 4.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.964 ; 3.953 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.221 ; 4.196 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.262 ; 4.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 4.005 ; 3.996 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.005 ; 3.996 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.132 ; 4.077 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.115 ; 4.044 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.193 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.957 ; 3.946 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.617 ; 4.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.238 ; 5.237 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.154 ; 4.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.891 ; 4.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.545 ; 4.470 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.477 ; 4.381 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.957 ; 3.946 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.933 ; 5.007 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 4.875 ; 4.785 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.149 ; 5.167 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.313 ; 4.297 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.048 ; 4.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.692 ; 4.648 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.921 ; 4.785 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 4.952 ; 4.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 4.568 ; 4.505 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.804 ; 3.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 4.167 ; 4.148 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.804 ; 3.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.794 ; 3.776 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.769 ; 4.772 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.291 ; 4.225 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 4.056 ; 4.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 4.636 ; 4.616 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 4.744 ; 4.698 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 4.019 ; 3.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 4.318 ; 4.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 4.873 ; 4.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 5.058 ; 4.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 4.263 ; 4.236 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 4.948 ; 5.023 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.196 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.982 ; 3.907 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.570 ; 4.495 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.700 ; 4.625 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.249 ; 4.198 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.282 ; 4.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.982 ; 3.907 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.373 ; 4.298 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.226 ; 4.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.491 ; 4.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.197 ; 4.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.648 ; 4.597 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.622 ; 4.571 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.739 ; 4.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.483 ; 4.432 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.606 ; 4.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.432 ; 4.381 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.129 ; 4.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.517 ; 3.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.082 ; 4.007 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.206 ; 4.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.741 ; 3.690 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.802 ; 3.762 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.517 ; 3.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.893 ; 3.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.752 ; 3.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.974 ; 3.923 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.691 ; 3.640 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.124 ; 4.073 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.099 ; 4.048 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.212 ; 4.161 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.966 ; 3.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.083 ; 4.032 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.917 ; 3.866 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.658 ; 3.583 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.901     ; 3.976     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.470     ; 4.545     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.596     ; 4.671     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.201     ; 4.252     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.200     ; 4.240     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.901     ; 3.976     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.281     ; 4.356     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.145     ; 4.220     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.428     ; 4.479     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.137     ; 4.188     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.610     ; 4.661     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.539     ; 4.590     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.609     ; 4.660     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.449     ; 4.500     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.538     ; 4.589     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.379     ; 4.430     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.022     ; 4.097     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.437     ; 3.512     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.983     ; 4.058     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.104     ; 4.179     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.693     ; 3.744     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.721     ; 3.761     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.437     ; 3.512     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.801     ; 3.876     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.671     ; 3.746     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.911     ; 3.962     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.631     ; 3.682     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.086     ; 4.137     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.017     ; 4.068     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.085     ; 4.136     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.930     ; 3.981     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.017     ; 4.068     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.864     ; 3.915     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.553     ; 3.628     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.867 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.134 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 7.347 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.486 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.112 ; 0.000         ;
; CLOCK_50                                          ; 9.588 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 4.867 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.811      ;
; 4.942 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.736      ;
; 4.944 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.733      ;
; 4.963 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.715      ;
; 4.967 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.710      ;
; 5.038 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.640      ;
; 5.043 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.636      ;
; 5.068 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.610      ;
; 5.096 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.583      ;
; 5.129 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.548      ;
; 5.143 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.535      ;
; 5.143 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.535      ;
; 5.176 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.502      ;
; 5.179 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.499      ;
; 5.190 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.487      ;
; 5.192 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.486      ;
; 5.204 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.473      ;
; 5.234 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.458      ;
; 5.235 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.444      ;
; 5.253 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.028     ; 3.433      ;
; 5.268 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.424      ;
; 5.275 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.403      ;
; 5.283 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.411      ;
; 5.288 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.390      ;
; 5.290 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.404      ;
; 5.294 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.385      ;
; 5.319 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.373      ;
; 5.333 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.346      ;
; 5.356 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.322      ;
; 5.380 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.298      ;
; 5.386 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.306      ;
; 5.393 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.285      ;
; 5.397 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.280      ;
; 5.399 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.279      ;
; 5.413 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.265      ;
; 5.417 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.277      ;
; 5.424 ; sdram:inst|SdrRoutineSeq[3]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.270      ;
; 5.427 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.250      ;
; 5.428 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.266      ;
; 5.435 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.257      ;
; 5.435 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.259      ;
; 5.441 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.237      ;
; 5.446 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.232      ;
; 5.449 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.245      ;
; 5.454 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.223      ;
; 5.456 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.238      ;
; 5.471 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.221      ;
; 5.472 ; genlock:inst2|brown[7]                ; genlock:inst2|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.207      ;
; 5.473 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.204      ;
; 5.475 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.219      ;
; 5.477 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.217      ;
; 5.482 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.212      ;
; 5.482 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.196      ;
; 5.482 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.196      ;
; 5.489 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.205      ;
; 5.491 ; sdram:inst|SdrRoutineSeq[6]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.203      ;
; 5.496 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.196      ;
; 5.509 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.185      ;
; 5.509 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.168      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[8]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[7]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[6]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[5]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[4]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[3]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.513 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.302      ;
; 5.516 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.020     ; 3.178      ;
; 5.517 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[3]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.160      ;
; 5.517 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.160      ;
; 5.517 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[4]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 3.160      ;
; 5.517 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.161      ;
; 5.524 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.022     ; 3.168      ;
; 5.537 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 3.141      ;
; 5.538 ; genlock:inst2|brown[1]                ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 3.141      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[15]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[14]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[13]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[12]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[11]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[10]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[9]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[8]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[7]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[6]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[5]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[4]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[3]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[2]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; sdram:inst|SdrRoutineSeq[0]           ; sdram:inst|SdrDat[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; 0.133      ; 3.274      ;
; 5.541 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.038     ; 3.135      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.134 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.461      ;
; 0.138 ; vgaout:inst7|col_number[3]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.467      ;
; 0.138 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.465      ;
; 0.139 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.464      ;
; 0.139 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.466      ;
; 0.139 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.466      ;
; 0.140 ; vgaout:inst7|col_number[5]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.469      ;
; 0.141 ; vgaout:inst7|col_number[8]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.470      ;
; 0.141 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.466      ;
; 0.142 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.467      ;
; 0.144 ; vgaout:inst7|col_number[6]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.473      ;
; 0.144 ; vgaout:inst7|col_number[7]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.473      ;
; 0.149 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.476      ;
; 0.152 ; vgaout:inst7|col_number[2]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.152 ; vgaout:inst7|col_number[4]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.152 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.477      ;
; 0.152 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.477      ;
; 0.153 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.480      ;
; 0.155 ; vgaout:inst7|col_number[0]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.479      ;
; 0.156 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.483      ;
; 0.156 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.483      ;
; 0.157 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.484      ;
; 0.158 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.485      ;
; 0.159 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.484      ;
; 0.162 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.489      ;
; 0.162 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.489      ;
; 0.162 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.489      ;
; 0.186 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[5]                ; vgaout:inst7|vcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[3]                ; vgaout:inst7|vcount[3]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[2]                ; vgaout:inst7|vcount[2]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vcount[9]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[7]                ; vgaout:inst7|vcount[7]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[8]                ; vgaout:inst7|vcount[8]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[4]                ; vgaout:inst7|vcount[4]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[6]                ; vgaout:inst7|vcount[6]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[1]                ; vgaout:inst7|vcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vgaout:inst7|vcount[0]                ; vgaout:inst7|vcount[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; vgaout:inst7|vsync                    ; vgaout:inst7|vga_out[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; vgaout:inst7|hsync                    ; vgaout:inst7|vga_out[1]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.202 ; vgaout:inst7|hsync                    ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.213 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; vgaout:inst7|videoh                   ; vgaout:inst7|vga_out[9]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|vsync                                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.334      ;
; 0.220 ; vgaout:inst7|vcount[9]                ; vgaout:inst7|videov                                                                                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.340      ;
; 0.274 ; vgaout:inst7|hcount[11]               ; vgaout:inst7|col_number[9]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; vgaout:inst7|col_number[1]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.603      ;
; 0.276 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAdr[1]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.395      ;
; 0.284 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.620      ;
; 0.285 ; vgaout:inst7|hcount[8]                ; vgaout:inst7|col_number[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; sdram:inst|SdrAddress[4]              ; sdram:inst|SdrAdr[4]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.405      ;
; 0.287 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAdr[8]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.406      ;
; 0.288 ; vgaout:inst7|col_number[9]            ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.617      ;
; 0.289 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.628      ;
; 0.293 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; sdram:inst|SdrAddress[1]              ; sdram:inst|colLoadNr[1]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[19]    ; sdram:inst|refreshDelayCounter[19]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; vgaout:inst7|hcount[1]                ; vgaout:inst7|hcount[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAdr[5]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAdr[7]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; vgaout:inst7|hcount[9]                ; vgaout:inst7|col_number[7]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.625      ;
; 0.300 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vgaout:inst7|hcount[0]                ; vgaout:inst7|hcount[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vgaout:inst7|hcount[5]                ; vgaout:inst7|hcount[5]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[3]              ; sdram:inst|colStoreNr[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[5]              ; sdram:inst|colStoreNr[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|vcount[2]               ; genlock:inst2|vcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.347 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.331      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.427 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 1.251      ;
; 7.588 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.089      ;
; 7.588 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.089      ;
; 7.588 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.089      ;
; 7.675 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.002      ;
; 7.675 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.002      ;
; 7.675 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.037     ; 1.002      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.687 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.992      ;
; 7.745 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.036     ; 0.933      ;
; 7.788 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.028     ; 0.898      ;
; 7.998 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.727        ; -0.035     ; 0.681      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.486 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.605      ;
; 0.669 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 0.796      ;
; 0.683 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.803      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.724 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.846      ;
; 0.794 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.915      ;
; 0.794 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.915      ;
; 0.794 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.915      ;
; 0.885 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.005      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.178      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.270      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.112 ; 4.342        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.113 ; 4.343        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_hao1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[10]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[11]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[12]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[13]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[14]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[15]                                                                                     ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[2]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[3]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[4]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[5]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[6]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[7]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[8]                                                                                      ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[9]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[2]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[3]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[4]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[1]                                                                                    ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|brown[7]                                                                                    ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[2]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[3]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[4]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[5]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[6]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[7]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[8]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[9]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hblank                                                                                      ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[10]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[11]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[12]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[13]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[1]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[2]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[3]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[4]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[5]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[6]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[7]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[8]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[9]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[3]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[5]                                                                               ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[0]                                                                                   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[10]                                                                                  ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vcount[11]                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.368 ; 10.368       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.534 ; 2.820 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 2.815 ; 3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 2.513 ; 2.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.323 ; 3.011 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.178 ; 2.825 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.200 ; 2.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.018 ; 2.621 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.029 ; 2.618 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.978 ; 2.557 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.983 ; 2.583 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.041 ; 2.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.155 ; 2.786 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.323 ; 3.011 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.149 ; 2.808 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.229 ; 2.883 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.171 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.953 ; 2.574 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.176 ; 2.844 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.266 ; 2.928 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.910 ; 2.495 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.145 ; 2.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.156 ; 2.785 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 1.863 ; 2.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 2.149 ; 2.781 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 2.039 ; 2.653 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 2.461 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 0.801 ; 1.106 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 0.862 ; 1.138 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.974 ; -2.238 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.092 ; -2.378 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.955 ; -2.223 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.495 ; -2.066 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.752 ; -2.383 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.778 ; -2.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.606 ; -2.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.615 ; -2.196 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.565 ; -2.138 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.565 ; -2.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.626 ; -2.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.737 ; -2.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.894 ; -2.562 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.727 ; -2.367 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.803 ; -2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.748 ; -2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.539 ; -2.143 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.753 ; -2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.843 ; -2.494 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.495 ; -2.066 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.727 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.737 ; -2.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.452 ; -2.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.731 ; -2.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.625 ; -2.230 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.031 ; -2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.441 ; -0.748 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.498 ; -0.778 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.300 ; 3.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.240 ; 3.429 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.439 ; 3.643 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.141 ; 3.298 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.009 ; 3.169 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.971 ; 3.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.107 ; 3.247 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.881 ; 2.987 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.052 ; 3.198 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.778 ; 2.880 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.584 ; 2.661 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.829 ; 2.936 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.038 ; 3.172 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.141 ; 3.298 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.847 ; 2.984 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.013 ; 3.174 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.042 ; 3.179 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.945 ; 3.065 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.905 ; 3.019 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.945 ; 3.065 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.923 ; 3.057 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.024 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.726 ; 3.947 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.305 ; 3.466 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.726 ; 3.947 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.018 ; 3.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.486 ; 3.639 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.229 ; 3.365 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.170 ; 3.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.880 ; 2.979 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.599 ; 3.794 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.449 ; 3.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.654 ; 3.855 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.113 ; 3.220 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.559 ; 3.706 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.367 ; 3.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.441 ; 3.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.480 ; 3.615 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.250 ; 3.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.970 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.970 ; 3.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.759 ; 2.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.741 ; 2.858 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.377 ; 3.590 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.050 ; 3.168 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 2.937 ; 3.070 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 3.318 ; 3.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 3.384 ; 3.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 2.880 ; 3.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 3.114 ; 3.274 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 3.407 ; 3.570 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 3.537 ; 3.714 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 3.035 ; 3.189 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 3.544 ; 3.783 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.029 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.951 ; 3.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.893 ; 3.076 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.084 ; 3.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.266 ; 2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.678 ; 2.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.638 ; 2.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.769 ; 2.903 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.552 ; 2.653 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.716 ; 2.856 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.453 ; 2.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.266 ; 2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.501 ; 2.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.703 ; 2.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.804 ; 2.956 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.522 ; 2.655 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.682 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.707 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.575 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.575 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.614 ; 2.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.596 ; 2.726 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.555 ; 2.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.963 ; 3.119 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.367 ; 3.580 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.684 ; 2.777 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.135 ; 3.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.890 ; 3.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.833 ; 2.954 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.555 ; 2.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.242 ; 3.429 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.097 ; 3.229 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.295 ; 3.488 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.775 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.204 ; 3.345 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.019 ; 3.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.091 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.127 ; 3.257 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.910 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.435 ; 2.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.638 ; 2.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.435 ; 2.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.421 ; 2.534 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.032 ; 3.238 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.714 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 2.605 ; 2.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 2.971 ; 3.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 3.034 ; 3.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 2.554 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 2.775 ; 2.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 3.060 ; 3.218 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 3.185 ; 3.356 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 2.703 ; 2.852 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 3.188 ; 3.418 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.547 ; 2.546 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.918 ; 2.917 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.962 ; 2.961 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.728 ; 2.714 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.735 ; 2.722 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.547 ; 2.546 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.788 ; 2.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.706 ; 2.705 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.867 ; 2.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.684 ; 2.670 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.998 ; 2.984 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.943 ; 2.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.978 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.897 ; 2.883 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.932 ; 2.918 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.830 ; 2.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.625 ; 2.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.238 ; 2.237 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.594 ; 2.593 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.637 ; 2.636 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.403 ; 2.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.416 ; 2.403 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.238 ; 2.237 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.470 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.391 ; 2.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.536 ; 2.522 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.361 ; 2.347 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.662 ; 2.648 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.610 ; 2.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.643 ; 2.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.565 ; 2.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.599 ; 2.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.501 ; 2.487 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.313 ; 2.312 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.605     ; 2.606     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.017     ; 3.018     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.091     ; 3.092     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.806     ; 2.820     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.800     ; 2.813     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.605     ; 2.606     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.877     ; 2.878     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.786     ; 2.787     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.957     ; 2.971     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.756     ; 2.770     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.102     ; 3.116     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.044     ; 3.058     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.081     ; 3.095     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.992     ; 3.006     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.026     ; 3.040     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.920     ; 2.934     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.692     ; 2.693     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.294     ; 2.295     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.690     ; 2.691     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.760     ; 2.761     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.477     ; 2.491     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.479     ; 2.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.294     ; 2.295     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.555     ; 2.556     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.467     ; 2.468     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.622     ; 2.636     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.429     ; 2.443     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.762     ; 2.776     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.705     ; 2.719     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.741     ; 2.755     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.655     ; 2.669     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.688     ; 2.702     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.586     ; 2.600     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.377     ; 2.378     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 2.128 ; 0.134 ; 6.266    ; 0.486   ; 4.097               ;
;  CLOCK_50                                          ; N/A   ; N/A   ; N/A      ; N/A     ; 9.588               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.128 ; 0.134 ; 6.266    ; 0.486   ; 4.097               ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.159 ; 4.527 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.704 ; 5.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.173 ; 4.503 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.023 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.777 ; 4.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.862 ; 4.315 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.506 ; 3.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.537 ; 3.979 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.480 ; 3.894 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.443 ; 3.882 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.565 ; 4.014 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.766 ; 4.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.023 ; 4.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.725 ; 4.230 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.845 ; 4.351 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.740 ; 4.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.382 ; 3.842 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.764 ; 4.276 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.929 ; 4.459 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.330 ; 3.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.757 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.777 ; 4.260 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.258 ; 3.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.753 ; 4.221 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.540 ; 4.014 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.249 ; 4.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.391 ; 1.500 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.458 ; 1.560 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.974 ; -2.238 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.092 ; -2.378 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.955 ; -2.223 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.495 ; -2.066 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.752 ; -2.383 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.778 ; -2.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.606 ; -2.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.615 ; -2.196 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.565 ; -2.138 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.565 ; -2.151 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.626 ; -2.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.737 ; -2.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.894 ; -2.562 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.727 ; -2.367 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.803 ; -2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.748 ; -2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.539 ; -2.143 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.753 ; -2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.843 ; -2.494 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.495 ; -2.066 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.727 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.737 ; -2.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.452 ; -2.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.731 ; -2.352 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.625 ; -2.230 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.031 ; -2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.441 ; -0.748 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.498 ; -0.778 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.614 ; 5.754 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.536 ; 5.675 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.933 ; 6.026 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.428 ; 5.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.215 ; 5.242 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.056 ; 5.136 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.329 ; 5.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.919 ; 4.973 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.244 ; 5.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.727 ; 4.789 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.438 ; 4.464 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.910 ; 4.899 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.244 ; 5.291 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.428 ; 5.437 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.898 ; 4.958 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.190 ; 5.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 5.253 ; 5.293 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.106 ; 5.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.979 ; 5.004 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 5.106 ; 5.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 5.060 ; 5.060 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.354 ; 6.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.660 ; 5.702 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 6.354 ; 6.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.147 ; 5.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.971 ; 5.981 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.565 ; 5.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.476 ; 5.446 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.902 ; 4.918 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.034 ; 6.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.934 ; 5.905 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.264 ; 6.347 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.333 ; 5.367 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.147 ; 6.144 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.747 ; 5.751 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.976 ; 5.921 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.013 ; 5.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.592 ; 5.603 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 5.144 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.144 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.738 ; 4.775 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.717 ; 4.755 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.799 ; 5.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.294 ; 5.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 5.037 ; 5.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 5.685 ; 5.696 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 5.809 ; 5.813 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 4.972 ; 4.994 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 5.328 ; 5.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 5.924 ; 5.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 6.131 ; 6.109 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 5.246 ; 5.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 6.039 ; 6.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.951 ; 3.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.893 ; 3.076 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.084 ; 3.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.266 ; 2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.678 ; 2.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.638 ; 2.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.769 ; 2.903 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.552 ; 2.653 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.716 ; 2.856 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.453 ; 2.551 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.266 ; 2.341 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.501 ; 2.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.703 ; 2.832 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.804 ; 2.956 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.522 ; 2.655 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.682 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.707 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.575 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.575 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.614 ; 2.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.596 ; 2.726 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.555 ; 2.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.963 ; 3.119 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.367 ; 3.580 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.684 ; 2.777 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.135 ; 3.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.890 ; 3.021 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.833 ; 2.954 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.555 ; 2.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.242 ; 3.429 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.097 ; 3.229 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.295 ; 3.488 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.775 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.204 ; 3.345 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.019 ; 3.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.091 ; 3.211 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.127 ; 3.257 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.910 ; 3.047 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.435 ; 2.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.638 ; 2.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.435 ; 2.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.421 ; 2.534 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.032 ; 3.238 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.714 ; 2.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB1          ; CLOCK_50   ; 2.605 ; 2.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG0          ; CLOCK_50   ; 2.971 ; 3.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG1          ; CLOCK_50   ; 3.034 ; 3.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAG2          ; CLOCK_50   ; 2.554 ; 2.684 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAHS          ; CLOCK_50   ; 2.775 ; 2.930 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR0          ; CLOCK_50   ; 3.060 ; 3.218 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR1          ; CLOCK_50   ; 3.185 ; 3.356 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAR2          ; CLOCK_50   ; 2.703 ; 2.852 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAVS          ; CLOCK_50   ; 3.188 ; 3.418 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 15749    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 15749    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Nov 14 23:22:29 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.128         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.283         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 6.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.266         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.866         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.097
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.097         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.842         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.279         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 6.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.506         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.774
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.774         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.106         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.817         0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 4.867
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.867         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.134         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 7.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.347         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.486         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.112         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.588         0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Fri Nov 14 23:22:32 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


