---
layout: post
title: "[Microprocessor] 마이크로프로세서의 동작 원리" 
category: education
---

# 🧠 마이크로프로세서의 동작 원리 
---

## 1. 🧮 계산기 모델 (Calculator Model)
> 이 개념은 프로세서가 먼저 무엇을 하는지에 대한 직관적인 이해를 제공한다.  
> 계산기 모델은 컴퓨터가 입력을 받아 연산하고 결과를 출력하는 가장 단순한 형태로 설명된다.

- 컴퓨터의 극단적으로 단순한 모델:
  - **명령어 스트림 (instruction stream)** + **데이터 스트림 (data stream)** → **결과 스트림 (result stream)**
  - 예시: 연산 '+'에 대해 2, 3을 넣으면 결과로 5 출력

---

## 2. 💾 저장된 프로그램 컴퓨터 (Stored-Program Computer)
> 계산기 모델은 개념적으로 단순하지만, 실제 컴퓨터는 훨씬 더 복잡한 명령어들을 다룬다.  
> 이를 위해 등장한 것이 **저장된 프로그램 컴퓨터(Stored-Program Computer)** 개념이다.

- 폰 노이만(von Neumann), 에커트(Eckert), 모클리(Mauchly)가 제안
- 3가지 기본 요소:
  - **저장소 (Storage)**: 명령어 및 데이터 보관
  - **산술 논리 장치 (ALU)**: 연산 수행
  - **버스 (Bus)**: 저장소와 ALU 사이의 데이터 이동
- 폰 노이만 구조: 명령어와 데이터 메모리를 공유
- 하버드 구조: 명령어와 데이터 버스 분리 → 성능 우수

---

## 3. ⚙️ 레지스터 파일 (Register File)
> 메모리 접근 속도는 CPU에 비해 상대적으로 느리다.  
> 이를 보완하기 위해 ALU 가까이에 위치한 고속 임시 저장소인 **레지스터**가 사용된다.

- 메인 메모리는 CPU보다 느리다 → 속도 향상을 위해 ALU 근처에 빠른 저장소 필요
- **레지스터(Register)**: 빠르게 접근 가능한 소형 저장소
- **레지스터 파일(Register File)**: 여러 개의 레지스터 모음
- **소스 레지스터(Source Register)**: 연산 입력
- **목적 레지스터(Destination Register)**: 연산 결과 저장

---

## 4. 📜 코드 스트림과 명령어 집합 구조 (ISA: Instruction Set Architecture)
> 코드 스트림은 단순한 명령어 나열이 아닌, ISA라는 체계적 구조에 따라 구성된 명령어 실행 흐름이다.

- **코드 스트림(Code Stream)**: 명령어들의 순차적 나열
- **ISA**: 프로그래밍 모델과 명령어 집합을 통합한 추상화 계층
- 구성 요소:
  - **연산 코드 (Opcode)**
  - **레지스터 코드 (Register Code)**
  - **직접 값 (Immediate Value)** (필요한 경우)
- **니모닉(Mnemonic)**: 사람이 읽기 쉬운 명령어 표현
  - 어셈블리 명령어: 니모닉 사용
  - 기계 명령어: 이진 코드 사용

---

## 5. 🧩 주소 지정 방식 (Addressing Modes)
> 프로그램이 유연하게 메모리를 다루기 위해 다양한 주소 지정 방식이 존재한다.

- **절대 주소 지정 (Absolute Addressing)**: 고정된 메모리 주소 사용
- **레지스터 상대 주소 지정 (Register-Relative Addressing)**:
  - 베이스 레지스터 + 오프셋
  - 메모리 구조가 바뀌어도 유연하게 대응 가능

---

## 6. 🔄 명령어 실행 사이클 (Fetch–Decode–Execute Cycle)
> CPU는 모든 명령어를 일정한 실행 절차에 따라 수행하며, 이 구조를 통해 프로그램 전체가 동작한다.

- **제어 장치(Control Unit)**가 담당하며, 구성 요소:
  - **프로그램 카운터(PC, Program Counter)**: 다음 명령어 주소
  - **명령어 레지스터(IR, Instruction Register)**: 현재 명령어 저장
  - **프로세서 상태 레지스터(PSR, Processor Status Register)**: 연산 결과 상태 저장

### 3단계 사이클:
1. **Fetch (패치)**: PC에 지정된 주소에서 명령어를 IR에 불러오고, PC 증가
2. **Decode (디코드)**: IR에 있는 명령어 해석
3. **Execute (수행)**: 명령어에 따라 ALU 또는 메모리 접근 수행

---

## 7. 🔁 분기 명령어 (Branch Instructions)
> 특정 조건이나 목적지로 명령어 실행 흐름을 바꾸기 위한 도구로 사용된다.

### 무조건 분기 (Unconditional Branch)
- 직접형: `jump #508`
- 레지스터형: `jump #D`
- 레지스터 상대형: `jump #(C + 30)`

### 조건 분기 (Conditional Branch)
- 조건: **z** (zero), **n** (negative), **p** (positive), **o** (overflow)
- 예: `jumpz #508` → 연산 결과가 0일 경우 분기

---

## 8. 🛠 어셈블리 언어와 어셈블러
- **어셈블리 언어(Assembly Language)**: 사람이 이해하기 쉬운 기호로 표현한 코드
- **어셈블러(Assembler)**: 어셈블리 코드를 이진 코드로 번역해주는 도구

---

## 9. 🧠 프로그래밍 모델 (Programming Model)
- 소프트웨어 개발자에게 보여지는 프로세서의 추상적 구조
- 포함 요소:
  - **레지스터(Register)**: A, B, C, D 등
  - **ALU**
  - **입출력 장치(I/O Unit)**: 메모리, 장치와 데이터 송수신
  - **제어 장치(Control Unit)**: PC, IR, PSR 포함

---

## 10. 🚦 실행 예시
- `load #12, A` → `load #13, B` → `add A, B, C` → `store C, #14`
- fetch–decode–execute의 흐름을 레지스터/메모리 상태 변화와 함께 시뮬레이션

---

## 11. 🏗️ 파이프라인 개요 (Pipeline)
- 파이프라인 단계: Fetch → Decode → Execute
- 명령어들을 중첩 실행 가능 (병렬화)
- 간단한 DLW-1 구조에는 직접 구현되지 않지만, 실제 CPU에서는 필수 기술

