Timing Analyzer report for top
Sun Oct 03 18:24:00 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'div_cnt[2]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'spi_master:master|r_CLK'
 15. Slow 1200mV 85C Model Setup: 'div_cnt[17]'
 16. Slow 1200mV 85C Model Hold: 'div_cnt[2]'
 17. Slow 1200mV 85C Model Hold: 'spi_master:master|r_CLK'
 18. Slow 1200mV 85C Model Hold: 'clk'
 19. Slow 1200mV 85C Model Hold: 'div_cnt[17]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'div_cnt[2]'
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'spi_master:master|r_CLK'
 30. Slow 1200mV 0C Model Setup: 'div_cnt[17]'
 31. Slow 1200mV 0C Model Hold: 'div_cnt[2]'
 32. Slow 1200mV 0C Model Hold: 'spi_master:master|r_CLK'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'div_cnt[17]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'div_cnt[2]'
 43. Fast 1200mV 0C Model Setup: 'div_cnt[17]'
 44. Fast 1200mV 0C Model Setup: 'spi_master:master|r_CLK'
 45. Fast 1200mV 0C Model Hold: 'div_cnt[2]'
 46. Fast 1200mV 0C Model Hold: 'spi_master:master|r_CLK'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'div_cnt[17]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Output Ports
 63. Unconstrained Output Ports
 64. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processors 3-16        ;   0.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clk                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                     ;
; div_cnt[2]              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_cnt[2] }              ;
; div_cnt[17]             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { div_cnt[17] }             ;
; spi_master:master|r_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_master:master|r_CLK } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 191.28 MHz ; 191.28 MHz      ; div_cnt[2]              ;                                                               ;
; 338.64 MHz ; 250.0 MHz       ; clk                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 412.54 MHz ; 402.09 MHz      ; spi_master:master|r_CLK ; limit due to minimum period restriction (tmin)                ;
; 432.15 MHz ; 402.09 MHz      ; div_cnt[17]             ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; div_cnt[2]              ; -4.228 ; -185.482      ;
; clk                     ; -2.912 ; -36.833       ;
; spi_master:master|r_CLK ; -1.424 ; -14.812       ;
; div_cnt[17]             ; -1.314 ; -11.361       ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; div_cnt[2]              ; 0.435 ; 0.000         ;
; spi_master:master|r_CLK ; 0.454 ; 0.000         ;
; clk                     ; 0.465 ; 0.000         ;
; div_cnt[17]             ; 0.519 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; clk                     ; -3.000 ; -29.766        ;
; div_cnt[2]              ; -1.487 ; -124.908       ;
; spi_master:master|r_CLK ; -1.487 ; -28.253        ;
; div_cnt[17]             ; -1.487 ; -17.844        ;
+-------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_cnt[2]'                                                                      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.228 ; tx_clk_cnt[7]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 5.164      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.062 ; tx_clk_cnt[4]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.998      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.037 ; tx_clk_cnt[21] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.973      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -4.002 ; tx_clk_cnt[15] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.938      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.994 ; tx_clk_cnt[17] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.930      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.940 ; tx_clk_cnt[14] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.876      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.935 ; tx_clk_cnt[11] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.871      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.932 ; tx_clk_cnt[6]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.868      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.921 ; tx_clk_cnt[1]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.857      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.913 ; tx_clk_cnt[10] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.849      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.912 ; tx_clk_cnt[12] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.848      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.900 ; tx_clk_cnt[13] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.836      ;
; -3.879 ; tx_clk_cnt[8]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.815      ;
; -3.879 ; tx_clk_cnt[8]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.815      ;
; -3.879 ; tx_clk_cnt[8]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.815      ;
; -3.879 ; tx_clk_cnt[8]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.065     ; 4.815      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                       ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.912 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 6.189      ;
; -2.766 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 6.043      ;
; -2.736 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 6.013      ;
; -2.620 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.897      ;
; -2.590 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.867      ;
; -2.557 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.334      ;
; -2.527 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.304      ;
; -2.474 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.751      ;
; -2.444 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.721      ;
; -2.411 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.188      ;
; -2.381 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.158      ;
; -2.328 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.605      ;
; -2.298 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.575      ;
; -2.265 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.042      ;
; -2.235 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 6.012      ;
; -2.182 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.459      ;
; -2.152 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.429      ;
; -2.119 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.896      ;
; -2.089 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.866      ;
; -2.036 ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.313      ;
; -2.006 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.283      ;
; -1.973 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.750      ;
; -1.953 ; div_cnt[0]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.873      ;
; -1.945 ; div_cnt[1]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.865      ;
; -1.943 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.720      ;
; -1.929 ; div_cnt[1]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.849      ;
; -1.926 ; div_cnt[0]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.846      ;
; -1.894 ; div_cnt[4]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.814      ;
; -1.890 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.167      ;
; -1.860 ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.525      ; 5.137      ;
; -1.827 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.604      ;
; -1.807 ; div_cnt[0]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.727      ;
; -1.799 ; div_cnt[3]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.719      ;
; -1.799 ; div_cnt[1]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.719      ;
; -1.797 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.574      ;
; -1.783 ; div_cnt[1]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.703      ;
; -1.783 ; div_cnt[3]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.703      ;
; -1.780 ; div_cnt[0]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.700      ;
; -1.748 ; div_cnt[4]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.668      ;
; -1.747 ; div_cnt[6]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.667      ;
; -1.718 ; div_cnt[4]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.638      ;
; -1.681 ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.458      ;
; -1.661 ; div_cnt[0]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.581      ;
; -1.653 ; div_cnt[5]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.573      ;
; -1.653 ; div_cnt[3]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.573      ;
; -1.653 ; div_cnt[1]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.573      ;
; -1.651 ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.428      ;
; -1.637 ; div_cnt[1]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.557      ;
; -1.637 ; div_cnt[5]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.557      ;
; -1.637 ; div_cnt[3]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.557      ;
; -1.634 ; div_cnt[0]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.554      ;
; -1.602 ; div_cnt[4]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.522      ;
; -1.601 ; div_cnt[8]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.521      ;
; -1.601 ; div_cnt[6]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.521      ;
; -1.572 ; div_cnt[4]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.492      ;
; -1.571 ; div_cnt[6]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.491      ;
; -1.515 ; div_cnt[0]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.435      ;
; -1.507 ; div_cnt[5]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.427      ;
; -1.507 ; div_cnt[3]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.427      ;
; -1.507 ; div_cnt[1]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.427      ;
; -1.506 ; div_cnt[7]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.426      ;
; -1.505 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.525      ; 5.282      ;
; -1.491 ; div_cnt[1]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; div_cnt[5]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; div_cnt[3]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.490 ; div_cnt[7]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.410      ;
; -1.488 ; div_cnt[0]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.408      ;
; -1.458 ; div_cnt[10] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.378      ;
; -1.456 ; div_cnt[4]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.376      ;
; -1.455 ; div_cnt[8]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.375      ;
; -1.455 ; div_cnt[6]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.375      ;
; -1.426 ; div_cnt[4]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.346      ;
; -1.425 ; div_cnt[8]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.345      ;
; -1.425 ; div_cnt[6]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.345      ;
; -1.369 ; div_cnt[0]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.289      ;
; -1.361 ; div_cnt[5]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.361 ; div_cnt[3]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.361 ; div_cnt[1]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.360 ; div_cnt[9]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.280      ;
; -1.360 ; div_cnt[7]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.280      ;
; -1.345 ; div_cnt[1]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.345 ; div_cnt[5]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.345 ; div_cnt[3]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.344 ; div_cnt[9]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.264      ;
; -1.344 ; div_cnt[7]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.264      ;
; -1.342 ; div_cnt[0]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.262      ;
; -1.312 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.232      ;
; -1.310 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.309 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.229      ;
; -1.309 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.229      ;
; -1.282 ; div_cnt[10] ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.202      ;
; -1.280 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.200      ;
; -1.279 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.199      ;
; -1.279 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.199      ;
; -1.234 ; div_cnt[17] ; div_cnt[17] ; div_cnt[17]  ; clk         ; 0.500        ; 2.525      ; 4.511      ;
; -1.223 ; div_cnt[0]  ; div_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.215 ; div_cnt[11] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; div_cnt[5]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; div_cnt[3]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.135      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_master:master|r_CLK'                                                                                                                        ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.424 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.346      ;
; -1.424 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.346      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.408 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.329      ;
; -1.389 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.311      ;
; -1.389 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.311      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.294      ;
; -1.154 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.076      ;
; -1.154 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 2.076      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.133 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 2.054      ;
; -1.077 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.998      ;
; -1.042 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.963      ;
; -0.767 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.688      ;
; -0.735 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.084     ; 1.652      ;
; -0.700 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.084     ; 1.617      ;
; -0.624 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.160     ; 1.465      ;
; -0.537 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.458      ;
; -0.536 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.457      ;
; -0.532 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.453      ;
; -0.459 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.156     ; 1.304      ;
; -0.298 ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 1.220      ;
; -0.172 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 1.093      ;
; -0.140 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.079     ; 1.062      ;
; 0.025  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.896      ;
; 0.027  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.894      ;
; 0.027  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.894      ;
; 0.027  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.894      ;
; 0.027  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.894      ;
; 0.027  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.894      ;
; 0.029  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.892      ;
; 0.030  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.891      ;
; 0.063  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.080     ; 0.858      ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'div_cnt[17]'                                                                                                 ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.314 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.235      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.300 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.221      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -1.198 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 2.119      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.951 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.872      ;
; -0.832 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.426      ;
; -0.799 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.393      ;
; -0.799 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.393      ;
; -0.791 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.387      ;
; -0.749 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.345      ;
; -0.738 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.334      ;
; -0.733 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.329      ;
; -0.723 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.319      ;
; -0.707 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.303      ;
; -0.703 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.299      ;
; -0.693 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.095      ; 1.289      ;
; -0.660 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.254      ;
; -0.657 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.251      ;
; -0.652 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.246      ;
; -0.625 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.219      ;
; -0.624 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.093      ; 1.218      ;
; -0.393 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.314      ;
; -0.258 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.179      ;
; -0.186 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 1.107      ;
; -0.012 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.080     ; 0.933      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_cnt[2]'                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.435 ; spi_master:master|r_tx_data[0]    ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; spi_master:master|r_rdy           ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:master|clk_cnt         ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_slave:slave|r_rdy             ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; rx_byte_cnt                       ; rx_byte_cnt                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_data[0]                        ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.746      ;
; 0.501 ; spi_master:master|r_tx_data[6]    ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.794      ;
; 0.504 ; spi_master:master|r_tx_data[5]    ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.797      ;
; 0.509 ; tx_data[15]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy_detect[1]   ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; tx_clk_cnt[21]                    ; tx_clk_cnt[21]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 0.803      ;
; 0.525 ; spi_master:master|tx_bits_done[3] ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; spi_master:master|tx_bits_done[3] ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.819      ;
; 0.641 ; spi_master:master|r_tx_data[3]    ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; spi_master:master|r_tx_data[4]    ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 0.935      ;
; 0.753 ; tx_clk_cnt[9]                     ; tx_clk_cnt[9]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.045      ;
; 0.755 ; tx_clk_cnt[16]                    ; tx_clk_cnt[16]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.047      ;
; 0.762 ; tx_data[4]                        ; tx_data[4]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tx_clk_cnt[11]                    ; tx_clk_cnt[11]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tx_clk_cnt[6]                     ; tx_clk_cnt[6]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tx_clk_cnt[5]                     ; tx_clk_cnt[5]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tx_clk_cnt[1]                     ; tx_clk_cnt[1]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; tx_data[14]                       ; tx_data[14]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tx_data[12]                       ; tx_data[12]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tx_data[6]                        ; tx_data[6]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tx_data[2]                        ; tx_data[2]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tx_clk_cnt[13]                    ; tx_clk_cnt[13]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tx_clk_cnt[10]                    ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; tx_clk_cnt[3]                     ; tx_clk_cnt[3]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; tx_data[10]                       ; tx_data[10]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tx_data[8]                        ; tx_data[8]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tx_data[7]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tx_data[3]                        ; tx_data[3]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tx_clk_cnt[12]                    ; tx_clk_cnt[12]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tx_clk_cnt[2]                     ; tx_clk_cnt[2]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; tx_data[5]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; tx_data[13]                       ; tx_data[13]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; tx_data[11]                       ; tx_data[11]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; tx_data[9]                        ; tx_data[9]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; tx_clk_cnt[7]                     ; tx_clk_cnt[7]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; spi_slave:slave|r_rdy_detect[1]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.063      ;
; 0.772 ; tx_clk_cnt[14]                    ; tx_clk_cnt[14]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; tx_clk_cnt[19]                    ; tx_clk_cnt[19]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.065      ;
; 0.775 ; tx_clk_cnt[18]                    ; tx_clk_cnt[18]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.067      ;
; 0.783 ; tx_data[1]                        ; tx_data[1]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.075      ;
; 0.784 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.078      ;
; 0.786 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.080      ;
; 0.797 ; tx_clk_cnt[0]                     ; tx_clk_cnt[0]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.089      ;
; 0.807 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[0] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 1.100      ;
; 0.807 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[1] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 1.100      ;
; 0.808 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[2] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 1.101      ;
; 0.830 ; spi_slave:slave|r_shift_rdy       ; spi_slave:slave|r_rdy_detect[0]   ; spi_master:master|r_CLK ; div_cnt[2]  ; 0.000        ; 0.142      ; 1.204      ;
; 0.831 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 1.124      ;
; 0.858 ; spi_master:master|clk_cnt         ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.531      ; 1.601      ;
; 0.872 ; tx_data[11]                       ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.163      ;
; 0.880 ; tx_data[6]                        ; spi_tx_data[6]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.171      ;
; 0.893 ; spi_slave:slave|r_rx_data[7]      ; rx_data[15]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.194      ; 0.819      ;
; 0.894 ; spi_slave:slave|r_rx_data[4]      ; rx_data[12]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.194      ; 0.820      ;
; 0.917 ; tx_data[8]                        ; spi_tx_data[0]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.208      ;
; 0.922 ; tx_data[5]                        ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.213      ;
; 0.924 ; tx_data[1]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.215      ;
; 0.925 ; spi_master:master|tx_bits_done[3] ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.081      ; 1.218      ;
; 0.959 ; tx_clk_cnt[15]                    ; tx_clk_cnt[15]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.251      ;
; 0.966 ; tx_clk_cnt[8]                     ; tx_clk_cnt[8]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.258      ;
; 0.969 ; tx_data[9]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.260      ;
; 0.972 ; tx_clk_cnt[17]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.264      ;
; 0.973 ; tx_data[15]                       ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.264      ;
; 0.974 ; tx_clk_cnt[4]                     ; tx_clk_cnt[4]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.266      ;
; 1.012 ; tx_data[13]                       ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.303      ;
; 1.013 ; tx_data[10]                       ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.304      ;
; 1.014 ; tx_data[12]                       ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.305      ;
; 1.021 ; tx_data[4]                        ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.312      ;
; 1.023 ; tx_data[2]                        ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.314      ;
; 1.030 ; spi_tx_data[0]                    ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.476      ; 1.238      ;
; 1.036 ; spi_tx_data[1]                    ; spi_master:master|r_tx_data[1]    ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.027      ; 0.795      ;
; 1.056 ; spi_slave:slave|r_rx_data[3]      ; rx_data[11]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.195      ; 0.983      ;
; 1.056 ; spi_slave:slave|r_rx_data[1]      ; rx_data[9]                        ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.195      ; 0.983      ;
; 1.065 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.359      ;
; 1.066 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[3]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.360      ;
; 1.066 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.360      ;
; 1.070 ; tx_data[3]                        ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.361      ;
; 1.071 ; spi_slave:slave|r_rx_data[4]      ; rx_data[4]                        ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.196      ; 0.999      ;
; 1.089 ; tx_clk_cnt[18]                    ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.381      ;
; 1.090 ; spi_slave:slave|r_rx_data[5]      ; rx_data[13]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.195      ; 1.017      ;
; 1.102 ; spi_tx_w                          ; spi_master:master|tx_bits_done[2] ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.026      ; 0.860      ;
; 1.102 ; spi_slave:slave|r_rx_data[7]      ; rx_data[7]                        ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.196      ; 1.030      ;
; 1.105 ; spi_tx_w                          ; spi_master:master|tx_bits_done[0] ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.026      ; 0.863      ;
; 1.105 ; tx_data[7]                        ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.079      ; 1.396      ;
; 1.106 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[1]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; tx_clk_cnt[9]                     ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.399      ;
; 1.116 ; tx_clk_cnt[5]                     ; tx_clk_cnt[6]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; tx_clk_cnt[11]                    ; tx_clk_cnt[12]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; tx_clk_cnt[16]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; tx_data[2]                        ; tx_data[3]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; tx_data[4]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; tx_clk_cnt[1]                     ; tx_clk_cnt[2]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; tx_clk_cnt[13]                    ; tx_clk_cnt[14]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; tx_data[14]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; tx_data[6]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.080      ; 1.410      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_master:master|r_CLK'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.454 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.758      ;
; 0.508 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.800      ;
; 0.510 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.803      ;
; 0.513 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.805      ;
; 0.668 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 0.960      ;
; 0.709 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 1.002      ;
; 0.754 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 1.067      ;
; 0.832 ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 1.125      ;
; 0.969 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.261      ;
; 0.982 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.274      ;
; 0.983 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.275      ;
; 1.056 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.077      ; 1.365      ;
; 1.246 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.076      ; 1.534      ;
; 1.300 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.076      ; 1.588      ;
; 1.307 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.599      ;
; 1.520 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.812      ;
; 1.544 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 1.836      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.798 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.090      ;
; 1.813 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.106      ;
; 1.813 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.106      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.046 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.338      ;
; 2.066 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.359      ;
; 2.066 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.359      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.070 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.080      ; 2.362      ;
; 2.090 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.383      ;
; 2.090 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.081      ; 2.383      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                       ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; div_cnt[0]  ; div_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.735 ; div_cnt[8]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; div_cnt[6]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; div_cnt[4]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; div_cnt[14] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; div_cnt[12] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; div_cnt[10] ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; div_cnt[16] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; div_cnt[9]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; div_cnt[7]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; div_cnt[15] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; div_cnt[13] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; div_cnt[11] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; div_cnt[5]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; div_cnt[3]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.758 ; div_cnt[0]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.758 ; div_cnt[1]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 1.090 ; div_cnt[8]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; div_cnt[6]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; div_cnt[10] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; div_cnt[4]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; div_cnt[14] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; div_cnt[12] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; div_cnt[16] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.100 ; div_cnt[0]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; div_cnt[7]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; div_cnt[9]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; div_cnt[5]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; div_cnt[3]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; div_cnt[13] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; div_cnt[11] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; div_cnt[15] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; div_cnt[1]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.109 ; div_cnt[0]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; div_cnt[7]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; div_cnt[9]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; div_cnt[5]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; div_cnt[3]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; div_cnt[13] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; div_cnt[11] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; div_cnt[15] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; div_cnt[1]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.221 ; div_cnt[8]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.222 ; div_cnt[6]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; div_cnt[4]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; div_cnt[10] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.223 ; div_cnt[12] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; div_cnt[14] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.230 ; div_cnt[8]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; div_cnt[6]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; div_cnt[4]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; div_cnt[10] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; div_cnt[12] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; div_cnt[14] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.240 ; div_cnt[0]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; div_cnt[7]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; div_cnt[9]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; div_cnt[5]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; div_cnt[3]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; div_cnt[11] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; div_cnt[13] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; div_cnt[1]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.249 ; div_cnt[0]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; div_cnt[7]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; div_cnt[9]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; div_cnt[5]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; div_cnt[3]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; div_cnt[11] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; div_cnt[13] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; div_cnt[1]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.319 ; div_cnt[17] ; div_cnt[17] ; div_cnt[17]  ; clk         ; 0.000        ; 2.621      ; 4.443      ;
; 1.361 ; div_cnt[8]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.654      ;
; 1.362 ; div_cnt[6]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; div_cnt[4]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; div_cnt[10] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.363 ; div_cnt[12] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.656      ;
; 1.370 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.380 ; div_cnt[0]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; div_cnt[7]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; div_cnt[9]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; div_cnt[5]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.381 ; div_cnt[3]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.381 ; div_cnt[11] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.381 ; div_cnt[1]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.389 ; div_cnt[0]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; div_cnt[7]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; div_cnt[9]  ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; div_cnt[5]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.390 ; div_cnt[3]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.390 ; div_cnt[11] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.390 ; div_cnt[1]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.425 ; div_cnt[2]  ; div_cnt[2]  ; div_cnt[2]   ; clk         ; 0.000        ; 2.621      ; 4.549      ;
; 1.501 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.794      ;
; 1.502 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.795      ;
; 1.502 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.795      ;
; 1.502 ; div_cnt[10] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.795      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'div_cnt[17]'                                                                                                 ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 0.811      ;
; 0.676 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 0.968      ;
; 0.715 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.007      ;
; 0.840 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.132      ;
; 0.841 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.133      ;
; 0.842 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.134      ;
; 0.843 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.135      ;
; 0.846 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.138      ;
; 0.856 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.148      ;
; 0.860 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.152      ;
; 0.860 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.152      ;
; 0.908 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.200      ;
; 0.926 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.218      ;
; 0.926 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.218      ;
; 0.927 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.219      ;
; 1.048 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.123      ;
; 1.060 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.135      ;
; 1.088 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.163      ;
; 1.096 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.171      ;
; 1.099 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.174      ;
; 1.105 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.182      ;
; 1.107 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.184      ;
; 1.114 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.191      ;
; 1.128 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.205      ;
; 1.133 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.210      ;
; 1.136 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.213      ;
; 1.145 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.222      ;
; 1.160 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.235      ;
; 1.160 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.235      ;
; 1.176 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.345      ; 1.253      ;
; 1.192 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.343      ; 1.267      ;
; 1.401 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.693      ;
; 1.402 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.694      ;
; 1.402 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.694      ;
; 1.403 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.695      ;
; 1.406 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.698      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.550 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 1.842      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
; 1.823 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.080      ; 2.115      ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                      ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 203.54 MHz ; 203.54 MHz      ; div_cnt[2]              ;                                                               ;
; 381.39 MHz ; 250.0 MHz       ; clk                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 445.24 MHz ; 402.09 MHz      ; spi_master:master|r_CLK ; limit due to minimum period restriction (tmin)                ;
; 471.92 MHz ; 402.09 MHz      ; div_cnt[17]             ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; div_cnt[2]              ; -3.913 ; -168.263      ;
; clk                     ; -2.456 ; -31.666       ;
; spi_master:master|r_CLK ; -1.246 ; -12.594       ;
; div_cnt[17]             ; -1.119 ; -9.440        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; div_cnt[2]              ; 0.384 ; 0.000         ;
; spi_master:master|r_CLK ; 0.403 ; 0.000         ;
; clk                     ; 0.416 ; 0.000         ;
; div_cnt[17]             ; 0.478 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -29.766       ;
; div_cnt[2]              ; -1.487 ; -124.908      ;
; spi_master:master|r_CLK ; -1.487 ; -28.253       ;
; div_cnt[17]             ; -1.487 ; -17.844       ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_cnt[2]'                                                                       ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.913 ; tx_clk_cnt[7]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.858      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.770 ; tx_clk_cnt[4]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.715      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.698 ; tx_clk_cnt[15] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.643      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.690 ; tx_clk_cnt[17] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.635      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.682 ; tx_clk_cnt[21] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.627      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.650 ; tx_clk_cnt[14] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.595      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.645 ; tx_clk_cnt[6]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.590      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.617 ; tx_clk_cnt[8]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.562      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.600 ; tx_clk_cnt[11] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.545      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.597 ; tx_clk_cnt[1]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.542      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[1]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[15]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[14]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[13]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[12]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[11]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[10]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[9]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[8]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[7]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[6]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[5]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[4]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[3]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.586 ; tx_clk_cnt[0]  ; tx_data[2]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.531      ;
; -3.582 ; tx_clk_cnt[10] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.527      ;
; -3.582 ; tx_clk_cnt[10] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.527      ;
; -3.582 ; tx_clk_cnt[10] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.527      ;
; -3.582 ; tx_clk_cnt[10] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.527      ;
; -3.582 ; tx_clk_cnt[10] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.057     ; 4.527      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.456 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.511      ;
; -2.408 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.963      ;
; -2.369 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.924      ;
; -2.330 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.385      ;
; -2.291 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.346      ;
; -2.282 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.837      ;
; -2.243 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.798      ;
; -2.204 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.259      ;
; -2.165 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.220      ;
; -2.156 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.711      ;
; -2.117 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.672      ;
; -2.078 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.133      ;
; -2.039 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.094      ;
; -2.030 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.585      ;
; -1.991 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.546      ;
; -1.952 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 5.007      ;
; -1.913 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.968      ;
; -1.904 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.459      ;
; -1.865 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.420      ;
; -1.826 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.881      ;
; -1.787 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.842      ;
; -1.778 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.333      ;
; -1.739 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.294      ;
; -1.700 ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.755      ;
; -1.661 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.716      ;
; -1.652 ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.207      ;
; -1.622 ; div_cnt[1]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.551      ;
; -1.618 ; div_cnt[0]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.547      ;
; -1.618 ; div_cnt[0]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.547      ;
; -1.613 ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.168      ;
; -1.611 ; div_cnt[1]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.540      ;
; -1.574 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.629      ;
; -1.571 ; div_cnt[4]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.500      ;
; -1.535 ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 0.500        ; 2.323      ; 4.590      ;
; -1.496 ; div_cnt[1]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.425      ;
; -1.496 ; div_cnt[3]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.425      ;
; -1.492 ; div_cnt[0]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.421      ;
; -1.492 ; div_cnt[0]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.421      ;
; -1.487 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 5.042      ;
; -1.485 ; div_cnt[1]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.414      ;
; -1.484 ; div_cnt[3]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.413      ;
; -1.445 ; div_cnt[4]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.374      ;
; -1.444 ; div_cnt[6]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.373      ;
; -1.406 ; div_cnt[4]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.335      ;
; -1.370 ; div_cnt[1]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.299      ;
; -1.370 ; div_cnt[5]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.299      ;
; -1.370 ; div_cnt[3]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.299      ;
; -1.366 ; div_cnt[0]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.295      ;
; -1.366 ; div_cnt[0]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.295      ;
; -1.359 ; div_cnt[1]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.288      ;
; -1.358 ; div_cnt[5]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.287      ;
; -1.358 ; div_cnt[3]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.287      ;
; -1.319 ; div_cnt[4]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.248      ;
; -1.318 ; div_cnt[6]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.247      ;
; -1.317 ; div_cnt[8]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.246      ;
; -1.280 ; div_cnt[4]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.209      ;
; -1.279 ; div_cnt[6]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.208      ;
; -1.244 ; div_cnt[1]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; div_cnt[5]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; div_cnt[3]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.243 ; div_cnt[7]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.172      ;
; -1.240 ; div_cnt[0]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.169      ;
; -1.240 ; div_cnt[0]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.169      ;
; -1.233 ; div_cnt[1]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.162      ;
; -1.232 ; div_cnt[5]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; div_cnt[3]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.161      ;
; -1.231 ; div_cnt[7]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.160      ;
; -1.195 ; div_cnt[10] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.124      ;
; -1.193 ; div_cnt[4]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.122      ;
; -1.192 ; div_cnt[6]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.121      ;
; -1.191 ; div_cnt[8]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.120      ;
; -1.154 ; div_cnt[4]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.083      ;
; -1.153 ; div_cnt[6]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.082      ;
; -1.152 ; div_cnt[8]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.081      ;
; -1.120 ; div_cnt[2]  ; div_cnt[2]  ; div_cnt[2]   ; clk         ; 1.000        ; 2.323      ; 4.675      ;
; -1.118 ; div_cnt[1]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; div_cnt[5]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; div_cnt[3]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.117 ; div_cnt[9]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.046      ;
; -1.117 ; div_cnt[7]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.046      ;
; -1.114 ; div_cnt[0]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.043      ;
; -1.114 ; div_cnt[0]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.043      ;
; -1.107 ; div_cnt[1]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.036      ;
; -1.106 ; div_cnt[5]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.035      ;
; -1.106 ; div_cnt[3]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.035      ;
; -1.105 ; div_cnt[9]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.034      ;
; -1.105 ; div_cnt[7]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.034      ;
; -1.069 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.998      ;
; -1.067 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.996      ;
; -1.067 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.996      ;
; -1.066 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.995      ;
; -1.065 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.994      ;
; -1.030 ; div_cnt[10] ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.959      ;
; -1.028 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.027 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.956      ;
; -1.026 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.955      ;
; -0.992 ; div_cnt[1]  ; div_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; div_cnt[11] ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; div_cnt[5]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; div_cnt[3]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_master:master|r_CLK'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.246 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 2.178      ;
; -1.246 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 2.178      ;
; -1.227 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 2.159      ;
; -1.227 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 2.159      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.226 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.157      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.207 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 2.138      ;
; -1.019 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 1.951      ;
; -1.019 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 1.951      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.999 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.930      ;
; -0.873 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.804      ;
; -0.854 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.785      ;
; -0.646 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.577      ;
; -0.637 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.076     ; 1.563      ;
; -0.607 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.076     ; 1.533      ;
; -0.538 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.147     ; 1.393      ;
; -0.431 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.362      ;
; -0.430 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.361      ;
; -0.414 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 1.345      ;
; -0.316 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.142     ; 1.176      ;
; -0.184 ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 1.116      ;
; -0.070 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.070     ; 1.002      ;
; -0.059 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.990      ;
; 0.123  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.808      ;
; 0.124  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.807      ;
; 0.124  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.807      ;
; 0.125  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.806      ;
; 0.125  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.806      ;
; 0.125  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.806      ;
; 0.126  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.805      ;
; 0.128  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.803      ;
; 0.161  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.071     ; 0.770      ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'div_cnt[17]'                                                                                                  ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.050      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.106 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 2.037      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -1.023 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.954      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.795 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.726      ;
; -0.715 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.349      ;
; -0.693 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.328      ;
; -0.659 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.293      ;
; -0.658 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.292      ;
; -0.652 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.287      ;
; -0.639 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.274      ;
; -0.634 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.269      ;
; -0.627 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.262      ;
; -0.605 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.240      ;
; -0.604 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.239      ;
; -0.598 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.133      ; 1.233      ;
; -0.534 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.168      ;
; -0.532 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.166      ;
; -0.525 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.159      ;
; -0.489 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.123      ;
; -0.480 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; 0.132      ; 1.114      ;
; -0.273 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.204      ;
; -0.143 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.074      ;
; -0.072 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 1.003      ;
; 0.083  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.071     ; 0.848      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_cnt[2]'                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.384 ; spi_master:master|r_tx_data[0]    ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; spi_slave:slave|r_rdy             ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:master|r_rdy           ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:master|clk_cnt         ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; rx_byte_cnt                       ; rx_byte_cnt                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; tx_data[0]                        ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.470 ; spi_master:master|r_tx_data[6]    ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; tx_data[15]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.736      ;
; 0.472 ; spi_master:master|r_tx_data[5]    ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; tx_clk_cnt[21]                    ; tx_clk_cnt[21]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.737      ;
; 0.477 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy_detect[1]   ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.744      ;
; 0.479 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.746      ;
; 0.483 ; spi_master:master|tx_bits_done[3] ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.750      ;
; 0.484 ; spi_master:master|tx_bits_done[3] ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.751      ;
; 0.598 ; spi_master:master|r_tx_data[4]    ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; spi_master:master|r_tx_data[3]    ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.866      ;
; 0.701 ; tx_clk_cnt[9]                     ; tx_clk_cnt[9]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.966      ;
; 0.704 ; tx_clk_cnt[16]                    ; tx_clk_cnt[16]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.969      ;
; 0.707 ; tx_data[6]                        ; tx_data[6]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; tx_data[4]                        ; tx_data[4]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; tx_data[14]                       ; tx_data[14]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; tx_data[12]                       ; tx_data[12]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; tx_clk_cnt[1]                     ; tx_clk_cnt[1]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; tx_data[2]                        ; tx_data[2]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; tx_clk_cnt[11]                    ; tx_clk_cnt[11]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; tx_clk_cnt[10]                    ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; tx_data[7]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; tx_clk_cnt[13]                    ; tx_clk_cnt[13]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; tx_data[10]                       ; tx_data[10]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; tx_data[8]                        ; tx_data[8]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; tx_clk_cnt[5]                     ; tx_clk_cnt[5]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; tx_clk_cnt[3]                     ; tx_clk_cnt[3]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; tx_data[3]                        ; tx_data[3]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; tx_clk_cnt[12]                    ; tx_clk_cnt[12]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; tx_data[13]                       ; tx_data[13]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; tx_data[5]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; tx_clk_cnt[6]                     ; tx_clk_cnt[6]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; tx_data[11]                       ; tx_data[11]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; tx_data[9]                        ; tx_data[9]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.980      ;
; 0.716 ; tx_clk_cnt[14]                    ; tx_clk_cnt[14]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.981      ;
; 0.717 ; tx_clk_cnt[7]                     ; tx_clk_cnt[7]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.982      ;
; 0.717 ; tx_clk_cnt[2]                     ; tx_clk_cnt[2]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.982      ;
; 0.719 ; spi_slave:slave|r_rdy_detect[1]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; tx_clk_cnt[19]                    ; tx_clk_cnt[19]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.985      ;
; 0.722 ; tx_clk_cnt[18]                    ; tx_clk_cnt[18]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 0.987      ;
; 0.729 ; spi_slave:slave|r_shift_rdy       ; spi_slave:slave|r_rdy_detect[0]   ; spi_master:master|r_CLK ; div_cnt[2]  ; 0.000        ; 0.132      ; 1.076      ;
; 0.730 ; tx_data[1]                        ; tx_data[1]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 0.996      ;
; 0.747 ; tx_clk_cnt[0]                     ; tx_clk_cnt[0]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.012      ;
; 0.750 ; spi_master:master|clk_cnt         ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.491      ; 1.436      ;
; 0.756 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[0] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 1.023      ;
; 0.756 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[1] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 1.023      ;
; 0.757 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[2] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 1.024      ;
; 0.781 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 1.048      ;
; 0.810 ; tx_data[6]                        ; spi_tx_data[6]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.075      ;
; 0.811 ; tx_data[11]                       ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.076      ;
; 0.833 ; tx_data[5]                        ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.098      ;
; 0.834 ; tx_data[8]                        ; spi_tx_data[0]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.099      ;
; 0.836 ; tx_data[1]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.101      ;
; 0.853 ; spi_master:master|tx_bits_done[3] ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.072      ; 1.120      ;
; 0.868 ; tx_clk_cnt[8]                     ; tx_clk_cnt[8]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.133      ;
; 0.877 ; tx_data[9]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.142      ;
; 0.881 ; tx_clk_cnt[15]                    ; tx_clk_cnt[15]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.146      ;
; 0.882 ; tx_data[15]                       ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.147      ;
; 0.885 ; tx_clk_cnt[4]                     ; tx_clk_cnt[4]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.150      ;
; 0.887 ; tx_clk_cnt[17]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.152      ;
; 0.889 ; spi_slave:slave|r_rx_data[7]      ; rx_data[15]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.155      ; 0.759      ;
; 0.889 ; spi_slave:slave|r_rx_data[4]      ; rx_data[12]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.155      ; 0.759      ;
; 0.902 ; tx_data[13]                       ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.167      ;
; 0.904 ; tx_data[12]                       ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.169      ;
; 0.904 ; tx_data[10]                       ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.169      ;
; 0.931 ; tx_data[4]                        ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.196      ;
; 0.933 ; tx_data[2]                        ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.198      ;
; 0.941 ; spi_tx_data[0]                    ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.463      ; 1.119      ;
; 0.944 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[3]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 1.212      ;
; 0.957 ; tx_data[3]                        ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.222      ;
; 0.974 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 1.242      ;
; 0.976 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 1.244      ;
; 0.979 ; spi_tx_data[1]                    ; spi_master:master|r_tx_data[1]    ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.045      ; 0.739      ;
; 0.987 ; tx_data[7]                        ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.252      ;
; 1.006 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[1]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; spi_master:master|r_tx_data[2]    ; spi_master:master|r_tx_data[3]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.073      ; 1.275      ;
; 1.008 ; spi_slave:slave|r_rx_data[3]      ; rx_data[11]                       ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.156      ; 0.879      ;
; 1.008 ; spi_slave:slave|r_rx_data[1]      ; rx_data[9]                        ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.156      ; 0.879      ;
; 1.016 ; tx_clk_cnt[18]                    ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.281      ;
; 1.023 ; tx_clk_cnt[16]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.288      ;
; 1.023 ; spi_slave:slave|r_rx_data[4]      ; rx_data[4]                        ; spi_master:master|r_CLK ; div_cnt[2]  ; -0.500       ; 0.156      ; 0.894      ;
; 1.025 ; tx_clk_cnt[9]                     ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.290      ;
; 1.028 ; tx_clk_cnt[10]                    ; tx_clk_cnt[11]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.293      ;
; 1.029 ; tx_data[1]                        ; tx_data[2]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; tx_data[6]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; tx_data[4]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; tx_data[7]                        ; tx_data[8]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; spi_tx_w                          ; spi_master:master|tx_bits_done[2] ; div_cnt[2]              ; div_cnt[2]  ; -0.500       ; 0.046      ; 0.791      ;
; 1.030 ; tx_data[14]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; tx_data[3]                        ; tx_data[4]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; tx_data[12]                       ; tx_data[13]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; tx_clk_cnt[20]                    ; tx_clk_cnt[21]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; tx_clk_cnt[12]                    ; tx_clk_cnt[13]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.070      ; 1.295      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_master:master|r_CLK'                                                                                                                         ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.403 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.684      ;
; 0.477 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.743      ;
; 0.478 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.744      ;
; 0.479 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.745      ;
; 0.480 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.746      ;
; 0.481 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.747      ;
; 0.622 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 0.888      ;
; 0.630 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 0.897      ;
; 0.700 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 0.987      ;
; 0.770 ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 1.037      ;
; 0.885 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.151      ;
; 0.902 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.168      ;
; 0.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.170      ;
; 0.943 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.067      ; 1.225      ;
; 1.120 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.066      ; 1.381      ;
; 1.174 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.440      ;
; 1.181 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.066      ; 1.442      ;
; 1.405 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.671      ;
; 1.439 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.705      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.639 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 1.905      ;
; 1.651 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 1.918      ;
; 1.651 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 1.918      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.870 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.136      ;
; 1.882 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 2.149      ;
; 1.882 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 2.149      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.904 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.071      ; 2.170      ;
; 1.916 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 2.183      ;
; 1.916 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.072      ; 2.183      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; div_cnt[0]  ; div_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.683 ; div_cnt[8]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; div_cnt[6]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; div_cnt[12] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; div_cnt[4]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; div_cnt[14] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; div_cnt[10] ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; div_cnt[15] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; div_cnt[16] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; div_cnt[9]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; div_cnt[11] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; div_cnt[7]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; div_cnt[5]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; div_cnt[13] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; div_cnt[3]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.709 ; div_cnt[0]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; div_cnt[1]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 1.005 ; div_cnt[0]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; div_cnt[7]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; div_cnt[9]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; div_cnt[8]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; div_cnt[6]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; div_cnt[5]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; div_cnt[11] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; div_cnt[4]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; div_cnt[12] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; div_cnt[15] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; div_cnt[1]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; div_cnt[3]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; div_cnt[13] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; div_cnt[14] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; div_cnt[10] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.012 ; div_cnt[16] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.020 ; div_cnt[0]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.021 ; div_cnt[15] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; div_cnt[9]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; div_cnt[7]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; div_cnt[5]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; div_cnt[11] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; div_cnt[3]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; div_cnt[13] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; div_cnt[1]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.097 ; div_cnt[8]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.098 ; div_cnt[6]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.098 ; div_cnt[4]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.099 ; div_cnt[12] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.099 ; div_cnt[14] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.104 ; div_cnt[10] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.127 ; div_cnt[0]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; div_cnt[8]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; div_cnt[6]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; div_cnt[7]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; div_cnt[9]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; div_cnt[4]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; div_cnt[12] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; div_cnt[5]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; div_cnt[11] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; div_cnt[1]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; div_cnt[14] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; div_cnt[3]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; div_cnt[13] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.132 ; div_cnt[10] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.400      ;
; 1.142 ; div_cnt[0]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.410      ;
; 1.144 ; div_cnt[9]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.412      ;
; 1.145 ; div_cnt[7]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.413      ;
; 1.145 ; div_cnt[5]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.413      ;
; 1.145 ; div_cnt[11] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; div_cnt[3]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; div_cnt[13] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; div_cnt[1]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.219 ; div_cnt[8]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.487      ;
; 1.220 ; div_cnt[6]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.220 ; div_cnt[4]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.221 ; div_cnt[12] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.489      ;
; 1.226 ; div_cnt[10] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.494      ;
; 1.249 ; div_cnt[0]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; div_cnt[7]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; div_cnt[9]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; div_cnt[5]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; div_cnt[11] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; div_cnt[1]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.519      ;
; 1.251 ; div_cnt[3]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.519      ;
; 1.254 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.522      ;
; 1.264 ; div_cnt[0]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.532      ;
; 1.266 ; div_cnt[9]  ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.534      ;
; 1.267 ; div_cnt[7]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.267 ; div_cnt[5]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.267 ; div_cnt[11] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.268 ; div_cnt[3]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.536      ;
; 1.268 ; div_cnt[1]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.536      ;
; 1.341 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.609      ;
; 1.342 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.610      ;
; 1.342 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.610      ;
; 1.348 ; div_cnt[10] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.616      ;
; 1.371 ; div_cnt[0]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; div_cnt[8]  ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.639      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'div_cnt[17]'                                                                                                  ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.478 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 0.744      ;
; 0.630 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 0.896      ;
; 0.674 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 0.940      ;
; 0.792 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.058      ;
; 0.794 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.060      ;
; 0.794 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.060      ;
; 0.795 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.061      ;
; 0.799 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.065      ;
; 0.811 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.077      ;
; 0.816 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.082      ;
; 0.817 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.083      ;
; 0.837 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.103      ;
; 0.853 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.119      ;
; 0.856 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.122      ;
; 0.856 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.122      ;
; 0.962 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.034      ;
; 0.964 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.036      ;
; 0.983 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.056      ;
; 0.984 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.056      ;
; 0.986 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.059      ;
; 0.988 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.060      ;
; 0.991 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.063      ;
; 0.994 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.067      ;
; 1.001 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.074      ;
; 1.008 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.081      ;
; 1.012 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.085      ;
; 1.018 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.091      ;
; 1.033 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.105      ;
; 1.033 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.105      ;
; 1.044 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.358      ; 1.117      ;
; 1.058 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.357      ; 1.130      ;
; 1.245 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.511      ;
; 1.245 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.511      ;
; 1.246 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.512      ;
; 1.247 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.513      ;
; 1.250 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.516      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.437 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.703      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
; 1.698 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.071      ; 1.964      ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -1.225 ; -15.052       ;
; div_cnt[2]              ; -1.211 ; -42.832       ;
; div_cnt[17]             ; -0.147 ; -0.875        ;
; spi_master:master|r_CLK ; -0.060 ; -0.432        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; div_cnt[2]              ; 0.179 ; 0.000         ;
; spi_master:master|r_CLK ; 0.188 ; 0.000         ;
; clk                     ; 0.193 ; 0.000         ;
; div_cnt[17]             ; 0.213 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -22.152       ;
; div_cnt[2]              ; -1.000 ; -84.000       ;
; spi_master:master|r_CLK ; -1.000 ; -19.000       ;
; div_cnt[17]             ; -1.000 ; -12.000       ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.225 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.955      ;
; -1.161 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.891      ;
; -1.157 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.887      ;
; -1.093 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.823      ;
; -1.089 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.819      ;
; -1.025 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.755      ;
; -1.021 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.751      ;
; -0.957 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.687      ;
; -0.953 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.683      ;
; -0.889 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.619      ;
; -0.885 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.615      ;
; -0.821 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.551      ;
; -0.817 ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.547      ;
; -0.753 ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.483      ;
; -0.749 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.479      ;
; -0.476 ; div_cnt[17] ; div_cnt[17] ; div_cnt[17]  ; clk         ; 0.500        ; 1.148      ; 2.206      ;
; -0.457 ; div_cnt[2]  ; div_cnt[2]  ; div_cnt[2]   ; clk         ; 0.500        ; 1.148      ; 2.187      ;
; -0.399 ; div_cnt[2]  ; div_cnt[17] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.629      ;
; -0.395 ; div_cnt[2]  ; div_cnt[16] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.625      ;
; -0.331 ; div_cnt[2]  ; div_cnt[15] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.561      ;
; -0.327 ; div_cnt[2]  ; div_cnt[14] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.557      ;
; -0.302 ; div_cnt[0]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.252      ;
; -0.302 ; div_cnt[1]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.252      ;
; -0.277 ; div_cnt[4]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.227      ;
; -0.272 ; div_cnt[0]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; div_cnt[1]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.222      ;
; -0.263 ; div_cnt[2]  ; div_cnt[13] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.493      ;
; -0.259 ; div_cnt[2]  ; div_cnt[12] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.489      ;
; -0.234 ; div_cnt[0]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.184      ;
; -0.234 ; div_cnt[1]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.184      ;
; -0.233 ; div_cnt[3]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.183      ;
; -0.213 ; div_cnt[4]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.210 ; div_cnt[6]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.160      ;
; -0.209 ; div_cnt[4]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.159      ;
; -0.204 ; div_cnt[0]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; div_cnt[3]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; div_cnt[1]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.154      ;
; -0.195 ; div_cnt[2]  ; div_cnt[11] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.425      ;
; -0.191 ; div_cnt[2]  ; div_cnt[10] ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.421      ;
; -0.166 ; div_cnt[0]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; div_cnt[5]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; div_cnt[1]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.116      ;
; -0.165 ; div_cnt[3]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.146 ; div_cnt[6]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.096      ;
; -0.145 ; div_cnt[4]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.142 ; div_cnt[6]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.092      ;
; -0.141 ; div_cnt[8]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; div_cnt[4]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.091      ;
; -0.136 ; div_cnt[0]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; div_cnt[5]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; div_cnt[3]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; div_cnt[1]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.127 ; div_cnt[2]  ; div_cnt[9]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.357      ;
; -0.123 ; div_cnt[2]  ; div_cnt[8]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.353      ;
; -0.098 ; div_cnt[0]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; div_cnt[5]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; div_cnt[1]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.097 ; div_cnt[7]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; div_cnt[3]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.047      ;
; -0.078 ; div_cnt[10] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; div_cnt[6]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.077 ; div_cnt[8]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.027      ;
; -0.077 ; div_cnt[4]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.027      ;
; -0.074 ; div_cnt[6]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.024      ;
; -0.073 ; div_cnt[8]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; div_cnt[4]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.068 ; div_cnt[0]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; div_cnt[5]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; div_cnt[3]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; div_cnt[1]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.067 ; div_cnt[7]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.017      ;
; -0.059 ; div_cnt[2]  ; div_cnt[7]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.289      ;
; -0.055 ; div_cnt[2]  ; div_cnt[6]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.285      ;
; -0.030 ; div_cnt[0]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; div_cnt[5]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; div_cnt[1]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; div_cnt[9]  ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; div_cnt[7]  ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; div_cnt[3]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.014 ; div_cnt[10] ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.964      ;
; -0.010 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.009 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; -0.007 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.957      ;
; -0.006 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.005 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; -0.005 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; 0.000  ; div_cnt[0]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; div_cnt[5]  ; div_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; div_cnt[3]  ; div_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; div_cnt[1]  ; div_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.001  ; div_cnt[9]  ; div_cnt[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.949      ;
; 0.001  ; div_cnt[7]  ; div_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.949      ;
; 0.009  ; div_cnt[2]  ; div_cnt[5]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.221      ;
; 0.013  ; div_cnt[2]  ; div_cnt[4]  ; div_cnt[2]   ; clk         ; 1.000        ; 1.148      ; 2.217      ;
; 0.038  ; div_cnt[0]  ; div_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; div_cnt[11] ; div_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; div_cnt[5]  ; div_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; div_cnt[1]  ; div_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_cnt[2]'                                                                       ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.211 ; tx_clk_cnt[7]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.165      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.145 ; tx_clk_cnt[21] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.099      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.139 ; tx_clk_cnt[4]  ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.093      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.117 ; tx_clk_cnt[15] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.071      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[1]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[15]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[14]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[13]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[12]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[11]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[10]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[9]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[8]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[7]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[6]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[5]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[4]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[3]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.112 ; tx_clk_cnt[0]  ; tx_data[2]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.066      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.111 ; tx_clk_cnt[11] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.065      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.110 ; tx_clk_cnt[17] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.064      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[1]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[15]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[14]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[13]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[12]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[11]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[10]    ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[9]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[8]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[7]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[6]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[5]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[4]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[3]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.106 ; tx_clk_cnt[2]  ; tx_data[2]     ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.060      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[6] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[13] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.103 ; tx_clk_cnt[10] ; spi_tx_data[7] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.057      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[0] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[2] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[1] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[3] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[4] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
; -1.096 ; tx_clk_cnt[14] ; spi_tx_data[5] ; div_cnt[2]   ; div_cnt[2]  ; 1.000        ; -0.033     ; 2.050      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'div_cnt[17]'                                                                                                  ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.616      ;
; -0.132 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.601      ;
; -0.132 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.601      ;
; -0.117 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.586      ;
; -0.101 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.570      ;
; -0.100 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.569      ;
; -0.099 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.568      ;
; -0.094 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.563      ;
; -0.090 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.559      ;
; -0.086 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.555      ;
; -0.084 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.553      ;
; -0.071 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.540      ;
; -0.069 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.538      ;
; -0.065 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.534      ;
; -0.052 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.521      ;
; -0.051 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; 0.500        ; -0.018     ; 0.520      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.006  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.945      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.937      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.052  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.899      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.776      ;
; 0.383  ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.568      ;
; 0.461  ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.490      ;
; 0.487  ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.464      ;
; 0.564  ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 1.000        ; -0.036     ; 0.387      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_master:master|r_CLK'                                                                                                                         ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.060 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 1.013      ;
; -0.060 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 1.013      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.052 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 1.004      ;
; -0.047 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 1.000      ;
; -0.047 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 1.000      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; -0.039 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.991      ;
; 0.076  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 0.877      ;
; 0.076  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 0.877      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.084  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.868      ;
; 0.090  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.862      ;
; 0.103  ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.849      ;
; 0.213  ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.040     ; 0.734      ;
; 0.222  ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.040     ; 0.725      ;
; 0.226  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.726      ;
; 0.251  ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.077     ; 0.659      ;
; 0.316  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.636      ;
; 0.317  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.635      ;
; 0.323  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.629      ;
; 0.354  ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 1.000        ; -0.073     ; 0.560      ;
; 0.431  ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 0.522      ;
; 0.493  ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.034     ; 0.460      ;
; 0.495  ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.457      ;
; 0.571  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.381      ;
; 0.572  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.380      ;
; 0.572  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.380      ;
; 0.572  ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.380      ;
; 0.573  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.379      ;
; 0.573  ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.379      ;
; 0.574  ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.378      ;
; 0.575  ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.377      ;
; 0.593  ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 1.000        ; -0.035     ; 0.359      ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_cnt[2]'                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.179 ; spi_master:master|r_tx_data[0]    ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; rx_byte_cnt                       ; rx_byte_cnt                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; tx_data[0]                        ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; spi_slave:slave|r_rdy             ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:master|r_rdy           ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:master|clk_cnt         ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; spi_master:master|r_tx_data[6]    ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; spi_master:master|r_tx_data[5]    ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy_detect[1]   ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; spi_slave:slave|r_rdy_detect[0]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; tx_data[15]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.324      ;
; 0.203 ; tx_clk_cnt[21]                    ; tx_clk_cnt[21]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.325      ;
; 0.213 ; spi_master:master|tx_bits_done[3] ; spi_master:master|clk_cnt         ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.333      ;
; 0.217 ; spi_master:master|tx_bits_done[3] ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.337      ;
; 0.253 ; spi_master:master|r_tx_data[4]    ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; spi_master:master|r_tx_data[3]    ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.373      ;
; 0.299 ; tx_clk_cnt[9]                     ; tx_clk_cnt[9]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.421      ;
; 0.301 ; tx_clk_cnt[16]                    ; tx_clk_cnt[16]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; tx_data[14]                       ; tx_data[14]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; tx_data[12]                       ; tx_data[12]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; tx_data[6]                        ; tx_data[6]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; tx_data[4]                        ; tx_data[4]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; tx_data[2]                        ; tx_data[2]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; tx_clk_cnt[10]                    ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; tx_clk_cnt[1]                     ; tx_clk_cnt[1]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; tx_data[10]                       ; tx_data[10]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; tx_data[8]                        ; tx_data[8]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; tx_data[7]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; tx_clk_cnt[11]                    ; tx_clk_cnt[11]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; tx_clk_cnt[3]                     ; tx_clk_cnt[3]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; tx_data[9]                        ; tx_data[9]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; tx_data[5]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; tx_data[3]                        ; tx_data[3]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; tx_clk_cnt[13]                    ; tx_clk_cnt[13]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; tx_clk_cnt[12]                    ; tx_clk_cnt[12]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; tx_data[13]                       ; tx_data[13]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.428      ;
; 0.305 ; tx_data[11]                       ; tx_data[11]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.428      ;
; 0.305 ; tx_clk_cnt[5]                     ; tx_clk_cnt[5]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[5]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[4]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; tx_clk_cnt[14]                    ; tx_clk_cnt[14]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; tx_clk_cnt[6]                     ; tx_clk_cnt[6]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.429      ;
; 0.307 ; tx_clk_cnt[2]                     ; tx_clk_cnt[2]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.429      ;
; 0.308 ; spi_slave:slave|r_rdy_detect[1]   ; spi_slave:slave|r_rdy             ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_slave:slave|r_shift_rdy       ; spi_slave:slave|r_rdy_detect[0]   ; spi_master:master|r_CLK ; div_cnt[2]  ; 0.000        ; 0.067      ; 0.479      ;
; 0.308 ; tx_data[1]                        ; tx_data[1]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.431      ;
; 0.308 ; tx_clk_cnt[7]                     ; tx_clk_cnt[7]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; tx_clk_cnt[19]                    ; tx_clk_cnt[19]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; tx_clk_cnt[18]                    ; tx_clk_cnt[18]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.432      ;
; 0.322 ; tx_clk_cnt[0]                     ; tx_clk_cnt[0]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.444      ;
; 0.330 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[1] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[0] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[2] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.452      ;
; 0.332 ; tx_data[11]                       ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.454      ;
; 0.333 ; tx_data[6]                        ; spi_tx_data[6]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.455      ;
; 0.338 ; spi_master:master|clk_cnt         ; spi_master:master|r_tx_data[0]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.221      ; 0.643      ;
; 0.343 ; spi_master:master|r_rdy           ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.463      ;
; 0.343 ; tx_data[8]                        ; spi_tx_data[0]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.465      ;
; 0.345 ; tx_data[5]                        ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.467      ;
; 0.346 ; tx_data[1]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.468      ;
; 0.369 ; tx_clk_cnt[15]                    ; tx_clk_cnt[15]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.491      ;
; 0.371 ; spi_master:master|tx_bits_done[3] ; spi_master:master|tx_bits_done[3] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.491      ;
; 0.371 ; tx_clk_cnt[8]                     ; tx_clk_cnt[8]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.493      ;
; 0.373 ; tx_data[9]                        ; spi_tx_data[1]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.495      ;
; 0.376 ; tx_data[15]                       ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.498      ;
; 0.376 ; tx_clk_cnt[17]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.498      ;
; 0.376 ; tx_clk_cnt[4]                     ; tx_clk_cnt[4]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.498      ;
; 0.387 ; tx_data[13]                       ; spi_tx_data[5]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.509      ;
; 0.388 ; tx_data[12]                       ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.510      ;
; 0.388 ; tx_data[10]                       ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.510      ;
; 0.395 ; tx_data[4]                        ; spi_tx_data[4]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.517      ;
; 0.396 ; tx_data[2]                        ; spi_tx_data[2]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.518      ;
; 0.411 ; tx_data[3]                        ; spi_tx_data[3]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.533      ;
; 0.419 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[7]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.540      ;
; 0.420 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[6]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.541      ;
; 0.422 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[3]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.543      ;
; 0.429 ; tx_data[7]                        ; spi_tx_data[7]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.551      ;
; 0.436 ; tx_clk_cnt[18]                    ; tx_data[0]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.558      ;
; 0.438 ; spi_master:master|r_tx_data[2]    ; spi_master:master|r_tx_data[3]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.558      ;
; 0.441 ; spi_master:master|r_rdy           ; spi_master:master|r_tx_data[1]    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.037      ; 0.562      ;
; 0.448 ; tx_clk_cnt[9]                     ; tx_clk_cnt[10]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.570      ;
; 0.451 ; tx_data[14]                       ; tx_data[15]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; tx_data[6]                        ; tx_data[7]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; tx_data[4]                        ; tx_data[5]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; tx_data[2]                        ; tx_data[3]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; tx_data[12]                       ; tx_data[13]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; tx_clk_cnt[1]                     ; tx_clk_cnt[2]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; tx_data[8]                        ; tx_data[9]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.575      ;
; 0.452 ; tx_data[10]                       ; tx_data[11]                       ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.575      ;
; 0.452 ; tx_clk_cnt[11]                    ; tx_clk_cnt[12]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; tx_clk_cnt[3]                     ; tx_clk_cnt[4]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; tx_clk_cnt[13]                    ; tx_clk_cnt[14]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; tx_clk_cnt[5]                     ; tx_clk_cnt[6]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.576      ;
; 0.457 ; spi_master:master|tx_bits_done[1] ; spi_master:master|tx_bits_done[1] ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; tx_clk_cnt[20]                    ; tx_clk_cnt[20]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.579      ;
; 0.457 ; tx_clk_cnt[7]                     ; tx_clk_cnt[8]                     ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.579      ;
; 0.459 ; tx_clk_cnt[16]                    ; tx_clk_cnt[17]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.581      ;
; 0.460 ; tx_clk_cnt[10]                    ; tx_clk_cnt[11]                    ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; spi_master:master|tx_bits_done[2] ; spi_master:master|r_rdy           ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; tx_data[1]                        ; tx_data[2]                        ; div_cnt[2]              ; div_cnt[2]  ; 0.000        ; 0.039      ; 0.584      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_master:master|r_CLK'                                                                                                                         ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.188 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[0]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; spi_slave:slave|r_rx_data_shift[5] ; spi_slave:slave|r_rx_data_shift[6] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data_shift[5] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; spi_slave:slave|r_rx_data_shift[4] ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; spi_slave:slave|r_rx_data_shift[2] ; spi_slave:slave|r_rx_data_shift[3] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.319      ;
; 0.200 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.319      ;
; 0.201 ; spi_slave:slave|r_rx_data_shift[1] ; spi_slave:slave|r_rx_data_shift[2] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.320      ;
; 0.265 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data_shift[4] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.384      ;
; 0.270 ; spi_slave:slave|r_rx_data_shift[3] ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.391      ;
; 0.293 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data_shift[0] ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.432      ;
; 0.318 ; spi_slave:slave|r_rx_data_shift[6] ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.439      ;
; 0.375 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.494      ;
; 0.381 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[2]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.500      ;
; 0.382 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|bits_received[1]   ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.501      ;
; 0.422 ; spi_master:master|r_MOSI           ; spi_slave:slave|r_rx_data[0]       ; div_cnt[2]              ; spi_master:master|r_CLK ; 0.000        ; 0.030      ; 0.556      ;
; 0.498 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.031      ; 0.613      ;
; 0.504 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.623      ;
; 0.511 ; spi_slave:slave|r_rx_data_shift[0] ; spi_slave:slave|r_rx_data_shift[1] ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.031      ; 0.626      ;
; 0.593 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.712      ;
; 0.603 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_shift_rdy        ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.722      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.734 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.853      ;
; 0.737 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.858      ;
; 0.737 ; spi_slave:slave|bits_received[1]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.858      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.823 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.942      ;
; 0.826 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.947      ;
; 0.826 ; spi_slave:slave|bits_received[2]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.947      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[6]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[5]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[3]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[2]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[1]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[0]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.035      ; 0.952      ;
; 0.836 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[7]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.957      ;
; 0.836 ; spi_slave:slave|bits_received[0]   ; spi_slave:slave|r_rx_data[4]       ; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 0.000        ; 0.037      ; 0.957      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; div_cnt[0]  ; div_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.291 ; div_cnt[8]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; div_cnt[6]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; div_cnt[14] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; div_cnt[12] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; div_cnt[10] ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; div_cnt[4]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; div_cnt[16] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; div_cnt[15] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; div_cnt[9]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; div_cnt[7]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; div_cnt[13] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; div_cnt[11] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; div_cnt[5]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; div_cnt[3]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; div_cnt[1]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; div_cnt[0]  ; div_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.431 ; div_cnt[2]  ; div_cnt[2]  ; div_cnt[2]   ; clk         ; 0.000        ; 1.193      ; 1.843      ;
; 0.440 ; div_cnt[8]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; div_cnt[6]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; div_cnt[17] ; div_cnt[17] ; div_cnt[17]  ; clk         ; 0.000        ; 1.193      ; 1.853      ;
; 0.442 ; div_cnt[14] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; div_cnt[12] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; div_cnt[10] ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; div_cnt[4]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; div_cnt[16] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; div_cnt[0]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; div_cnt[7]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; div_cnt[9]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; div_cnt[15] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; div_cnt[1]  ; div_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; div_cnt[5]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; div_cnt[13] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; div_cnt[11] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; div_cnt[3]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; div_cnt[0]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; div_cnt[7]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; div_cnt[9]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; div_cnt[15] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; div_cnt[1]  ; div_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; div_cnt[5]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; div_cnt[13] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; div_cnt[11] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; div_cnt[3]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.503 ; div_cnt[8]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; div_cnt[6]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505 ; div_cnt[14] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; div_cnt[4]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; div_cnt[12] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; div_cnt[10] ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; div_cnt[8]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; div_cnt[6]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; div_cnt[14] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; div_cnt[4]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; div_cnt[12] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; div_cnt[10] ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.518 ; div_cnt[0]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; div_cnt[7]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; div_cnt[9]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; div_cnt[1]  ; div_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; div_cnt[5]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; div_cnt[13] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; div_cnt[3]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; div_cnt[11] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; div_cnt[0]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; div_cnt[7]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; div_cnt[9]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; div_cnt[1]  ; div_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; div_cnt[5]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; div_cnt[13] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; div_cnt[3]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; div_cnt[11] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.569 ; div_cnt[8]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; div_cnt[6]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.691      ;
; 0.571 ; div_cnt[4]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; div_cnt[12] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; div_cnt[10] ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; div_cnt[8]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; div_cnt[6]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; div_cnt[4]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; div_cnt[12] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; div_cnt[10] ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.580 ; div_cnt[2]  ; div_cnt[3]  ; div_cnt[2]   ; clk         ; 0.000        ; 1.193      ; 1.992      ;
; 0.584 ; div_cnt[0]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; div_cnt[7]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; div_cnt[9]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; div_cnt[1]  ; div_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; div_cnt[5]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; div_cnt[3]  ; div_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; div_cnt[11] ; div_cnt[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.587 ; div_cnt[0]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; div_cnt[7]  ; div_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; div_cnt[9]  ; div_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; div_cnt[1]  ; div_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; div_cnt[5]  ; div_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; div_cnt[3]  ; div_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; div_cnt[11] ; div_cnt[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.635 ; div_cnt[8]  ; div_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.756      ;
; 0.636 ; div_cnt[6]  ; div_cnt[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.757      ;
; 0.637 ; div_cnt[4]  ; div_cnt[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.758      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'div_cnt[17]'                                                                                                  ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.213 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_en[3]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.333      ;
; 0.269 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_en[2]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.389      ;
; 0.299 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_en[0]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.419      ;
; 0.353 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.473      ;
; 0.355 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.476      ;
; 0.358 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.478      ;
; 0.358 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.478      ;
; 0.359 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.479      ;
; 0.360 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_en[1]   ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.480      ;
; 0.360 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.480      ;
; 0.361 ; seven_seg:indicator|r_en[3] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.481      ;
; 0.567 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.687      ;
; 0.567 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.687      ;
; 0.568 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.688      ;
; 0.569 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.689      ;
; 0.571 ; seven_seg:indicator|r_en[0] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.691      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; seven_seg:indicator|r_en[2] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.767      ;
; 0.737 ; rx_data[4]                  ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.437      ;
; 0.739 ; rx_data[1]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.439      ;
; 0.748 ; rx_data[2]                  ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.448      ;
; 0.751 ; rx_data[3]                  ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.451      ;
; 0.752 ; rx_data[0]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.452      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[0] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[1] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[2] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[3] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[4] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[5] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[6] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.754 ; seven_seg:indicator|r_en[1] ; seven_seg:indicator|r_data[7] ; div_cnt[17]  ; div_cnt[17] ; 0.000        ; 0.036      ; 0.874      ;
; 0.775 ; rx_data[9]                  ; seven_seg:indicator|r_data[1] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.476      ;
; 0.775 ; rx_data[10]                 ; seven_seg:indicator|r_data[2] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.476      ;
; 0.776 ; rx_data[13]                 ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.477      ;
; 0.781 ; rx_data[11]                 ; seven_seg:indicator|r_data[3] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.482      ;
; 0.782 ; rx_data[12]                 ; seven_seg:indicator|r_data[4] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.483      ;
; 0.784 ; rx_data[14]                 ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.485      ;
; 0.786 ; rx_data[7]                  ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.486      ;
; 0.786 ; rx_data[8]                  ; seven_seg:indicator|r_data[0] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.487      ;
; 0.786 ; rx_data[5]                  ; seven_seg:indicator|r_data[5] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.486      ;
; 0.798 ; rx_data[15]                 ; seven_seg:indicator|r_data[7] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.097      ; 0.499      ;
; 0.801 ; rx_data[6]                  ; seven_seg:indicator|r_data[6] ; div_cnt[2]   ; div_cnt[17] ; -0.500       ; 0.096      ; 0.501      ;
+-------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -4.228   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk                     ; -2.912   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  div_cnt[17]             ; -1.314   ; 0.213 ; N/A      ; N/A     ; -1.487              ;
;  div_cnt[2]              ; -4.228   ; 0.179 ; N/A      ; N/A     ; -1.487              ;
;  spi_master:master|r_CLK ; -1.424   ; 0.188 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS          ; -248.488 ; 0.0   ; 0.0      ; 0.0     ; -200.771            ;
;  clk                     ; -36.833  ; 0.000 ; N/A      ; N/A     ; -29.766             ;
;  div_cnt[17]             ; -11.361  ; 0.000 ; N/A      ; N/A     ; -17.844             ;
;  div_cnt[2]              ; -185.482 ; 0.000 ; N/A      ; N/A     ; -124.908            ;
;  spi_master:master|r_CLK ; -14.812  ; 0.000 ; N/A      ; N/A     ; -28.253             ;
+--------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg_data_pins[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data_pins[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_en_pins[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_en_pins[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_en_pins[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_en_pins[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_data_pins[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_data_pins[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_data_pins[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_en_pins[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_data_pins[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_en_pins[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_data_pins[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_data_pins[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_en_pins[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_en_pins[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 154      ; 0        ; 0        ; 0        ;
; div_cnt[2]              ; clk                     ; 16       ; 16       ; 0        ; 0        ;
; div_cnt[17]             ; clk                     ; 1        ; 1        ; 0        ; 0        ;
; div_cnt[2]              ; div_cnt[2]              ; 67       ; 29       ; 18       ; 1413     ;
; spi_master:master|r_CLK ; div_cnt[2]              ; 1        ; 0        ; 16       ; 0        ;
; div_cnt[2]              ; div_cnt[17]             ; 0        ; 16       ; 0        ; 0        ;
; div_cnt[17]             ; div_cnt[17]             ; 52       ; 0        ; 0        ; 0        ;
; div_cnt[2]              ; spi_master:master|r_CLK ; 2        ; 0        ; 0        ; 0        ;
; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 46       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 154      ; 0        ; 0        ; 0        ;
; div_cnt[2]              ; clk                     ; 16       ; 16       ; 0        ; 0        ;
; div_cnt[17]             ; clk                     ; 1        ; 1        ; 0        ; 0        ;
; div_cnt[2]              ; div_cnt[2]              ; 67       ; 29       ; 18       ; 1413     ;
; spi_master:master|r_CLK ; div_cnt[2]              ; 1        ; 0        ; 16       ; 0        ;
; div_cnt[2]              ; div_cnt[17]             ; 0        ; 16       ; 0        ; 0        ;
; div_cnt[17]             ; div_cnt[17]             ; 52       ; 0        ; 0        ; 0        ;
; div_cnt[2]              ; spi_master:master|r_CLK ; 2        ; 0        ; 0        ; 0        ;
; spi_master:master|r_CLK ; spi_master:master|r_CLK ; 46       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; clk                     ; clk                     ; Base ; Constrained ;
; div_cnt[2]              ; div_cnt[2]              ; Base ; Constrained ;
; div_cnt[17]             ; div_cnt[17]             ; Base ; Constrained ;
; spi_master:master|r_CLK ; spi_master:master|r_CLK ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; seg_data_pins[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; seg_data_pins[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data_pins[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_en_pins[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Oct 03 18:23:59 2021
Info: Command: quartus_sta spi_7_seg -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name div_cnt[2] div_cnt[2]
    Info (332105): create_clock -period 1.000 -name div_cnt[17] div_cnt[17]
    Info (332105): create_clock -period 1.000 -name spi_master:master|r_CLK spi_master:master|r_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.228            -185.482 div_cnt[2] 
    Info (332119):    -2.912             -36.833 clk 
    Info (332119):    -1.424             -14.812 spi_master:master|r_CLK 
    Info (332119):    -1.314             -11.361 div_cnt[17] 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 div_cnt[2] 
    Info (332119):     0.454               0.000 spi_master:master|r_CLK 
    Info (332119):     0.465               0.000 clk 
    Info (332119):     0.519               0.000 div_cnt[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.766 clk 
    Info (332119):    -1.487            -124.908 div_cnt[2] 
    Info (332119):    -1.487             -28.253 spi_master:master|r_CLK 
    Info (332119):    -1.487             -17.844 div_cnt[17] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.913            -168.263 div_cnt[2] 
    Info (332119):    -2.456             -31.666 clk 
    Info (332119):    -1.246             -12.594 spi_master:master|r_CLK 
    Info (332119):    -1.119              -9.440 div_cnt[17] 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 div_cnt[2] 
    Info (332119):     0.403               0.000 spi_master:master|r_CLK 
    Info (332119):     0.416               0.000 clk 
    Info (332119):     0.478               0.000 div_cnt[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.766 clk 
    Info (332119):    -1.487            -124.908 div_cnt[2] 
    Info (332119):    -1.487             -28.253 spi_master:master|r_CLK 
    Info (332119):    -1.487             -17.844 div_cnt[17] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.225             -15.052 clk 
    Info (332119):    -1.211             -42.832 div_cnt[2] 
    Info (332119):    -0.147              -0.875 div_cnt[17] 
    Info (332119):    -0.060              -0.432 spi_master:master|r_CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 div_cnt[2] 
    Info (332119):     0.188               0.000 spi_master:master|r_CLK 
    Info (332119):     0.193               0.000 clk 
    Info (332119):     0.213               0.000 div_cnt[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.152 clk 
    Info (332119):    -1.000             -84.000 div_cnt[2] 
    Info (332119):    -1.000             -19.000 spi_master:master|r_CLK 
    Info (332119):    -1.000             -12.000 div_cnt[17] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Sun Oct 03 18:24:00 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


