# 第十三章：先进封装技术：3D封装技术

[TOC]

## 3D封装技术的背景

### 社会需求与产业发展趋势

> 发展趋势：微小化、多功能化、集成化

- 更大规模的多功能集成、与人类健康相关的生物电子产品会高速发展
- 卫星通讯、移动通讯、光通信、GPS导航等领域将会更多地利用高新电子产品

#### 集成化的体现

- 产品集成
  - 计算机，相机，无线通信，健康监测
- 功能集成
  - 数据处理，音频，视频，传感器
- 技术集成
  - 数字，射频，模拟，光学，微机电系统

### 摩尔定律

- 提出：Intel创始人Gordon Moore
- 内容：集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍

#### 面临的挑战

<img src="..\fig\ME01\ME01_chapter13_fig01.jpg" style="zoom:67%;" />

- 接近物理极限
- 功能接近极限
- 制造工艺极限

#### 延续与超越摩尔定律

![](..\fig\ME01\ME01_chapter13_fig02.jpg)

- 国际半导体技术发展蓝图 (ITRS)的两个方向
  - 延续摩尔定律 (More Moore, MM)：特征尺寸继续缩小
    - 继续缩小数字功能 (逻辑和内存存储)的物理特征大小，以提高密度 (每功能降低成本)和性能 (速度和功率)
  - 超越摩尔定律 (More than Moore, MtM)：功能多样化
    - 合并到功能设备中的功能并不一定根据“摩尔定律”进行扩展，而是以不同的方式提供附加价值
    - 允许非数字功能从电路板上的分立元件集成到到封装基板 (SiP)或芯片 (SoC)中

##### SoC与SiP

|          SoC           |               SiP               |
| :--------------------: | :-----------------------------: |
|  一个芯片就是一个系统  |  集成系统的各个芯片与无源器件   |
| 受材料、IC不同工艺限制 |          在基板上装备           |
|   更高的密度，更高速   | 可集成各自工艺的原件，入RF，RLC |
|      芯片尺寸较大      |           测试较复杂            |
|     较高的开发成本     |         较低的开发成本          |
|   开发周期长，良率低   |   更短的开发周期，较高的良率    |
|    摩尔定律方向发展    |      超越摩尔定律发展方向       |

![](..\fig\ME01\ME01_chapter13_fig03.jpg)

##### 闪存芯片的制造成本比较为例

![](..\fig\ME01\ME01_chapter13_fig04.jpg)

### 半导体发展的未来趋势

> 3D集成与封装是实现超越摩尔定律的重要途径

- 摩尔定律
  - 器件的尺寸减小
- 超越摩尔定律
  - 电路网络尺寸与长度减小
  - 三维立体化集成
    - 三维系统集成与封装具有更大的发展潜力，将成为今后的主流技术

<img src="..\fig\ME01\ME01_chapter13_fig05.jpg" style="zoom:67%;" />

## 3D封装的发展及主要方法

### 3D封装简介

- 3D封装技术又称立体封装技术，是在二维封装的基础上向空间发展的高密度封装技术3D封装
- 提高了封装密度、降低了封装成本，减小芯片之间互连导线的长度从而提高器件的运行速度

### ITRS三维互连技术发展路线图

- 终端类电子产品对更轻、更薄、更小的追求推动了高密度的三维封装方向发展

![](..\fig\ME01\ME01_chapter13_fig06.jpg)

### 3D封装的形式

- 填埋型即将元器件填埋在基板多层布线内或填埋、制作在基板内部
- 有源基板型是用硅圆片集成 (wafer scale integration, WSI)技术做基板时
  - 先采用一般半导体IC制作方法作一次元器件集成化，形成有源基板
  - 再实施多层布线，顶层再安装各种其他IC芯片或元器件，实现3D封装
  - 这一方法是人们最终追求并力求实现的一种3D封装方法
- 叠层型是将两个或多个裸芯片或封装芯片在垂直芯片方向上互连形成3D结构

#### 填埋型3D封装

- 在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件，最上层再贴装SMC/SMD来实现立体封装

<img src="..\fig\ME01\ME01_chapter13_fig07.jpg" style="zoom: 67%;" />

#### 有源基板型3D封装

- Si圆片规模集成 (WSI)后的有源基板上再实行多层布线，最上层再贴装SMC/SMD

<img src="..\fig\ME01\ME01_chapter13_fig08.jpg" style="zoom:67%;" />

#### 叠层型3D封装

> 叠层型3D封装可分为封装内的裸片堆叠和封装内的封装堆叠

##### 裸片堆叠

- 裸片堆叠在开发Z方向空间 (即高度)的同时还保持了其X和Y方向上的元件大小 (厚度即使增加也是非常小)
- 主要缺点：如果堆叠中的一层集成电路出现问题，所有堆叠的裸片都将失效

<img src="..\fig\ME01\ME01_chapter13_fig09.jpg" style="zoom: 67%;" />

##### 封装堆叠

- 封装堆叠使得能够堆叠来自不同供应商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测
  - 图片：以锡球型态接合的叠层3D封装

<img src="..\fig\ME01\ME01_chapter13_fig10.jpg" style="zoom:50%;" />

##### 可制造性和可靠性

<img src="..\fig\ME01\ME01_chapter13_fig11.jpg" style="zoom:67%;" />

- 翘曲和平整度
  - 顶部和底部的翘曲不同会造成焊锡结点在集成工艺中的失效
- 净空 (stand-off)
  - 随着焊锡结点间距的缩小，含锡球随之缩小，其所提供的净空将不足以满足ASIC芯片对封装的要求

<img src="..\fig\ME01\ME01_chapter13_fig12.jpg" style="zoom:50%;" />

|    封装尺寸    |     **< 10×10×1.6 mm**     |
| :------------: | :------------------------: |
|  **封装类型**  |          **BGA**           |
|  **连线数量**  |       **芯片间：无**       |
|  **连线数量**  |    **从顶部：48 (max)**    |
|  **连线数量**  |    **从中间：266(max)**    |
|  **连线数量**  |    **从底部：85(max)**     |
| **扩展的锡球** | **324 (max, row/col: 18)** |
|  **锡球尺寸**  |         **0.5 mm**         |

### 目前已实现的3D封装技术

![](..\fig\ME01\ME01_chapter13_fig13.jpg)

## 3D-TSV封装及其关键技术

### 3D SiP简介

> 将各种功能系统地集成到封装体内的封装方法

#### 优势

- 可有效利用立体空间
- 可以集成多种芯片和MEMS器件，有利于实现多功能、更大规模的集成
- 提高封装密度，缩小封装体积
- 缩短引线长度，提高传输速度
- 节省材料，降低成本
- 进一步降低能耗

<img src="..\fig\ME01\ME01_chapter13_fig14.jpg" style="zoom:67%;" />

#### 基于打线的3D-SiP封装技术

![](..\fig\ME01\ME01_chapter13_fig15.jpg)

#### 基于TSV的3D-SiP封装技术

> Through Silicon Via (硅通孔技术)

<img src="..\fig\ME01\ME01_chapter13_fig16.jpg" style="zoom: 50%;" />

- TSV是利用垂直硅通孔完成芯片间互连的方法
- 由于连接距离更短、强度更高，它能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装
- 同时还能用于异种芯片之间的互连

<img src="..\fig\ME01\ME01_chapter13_fig17.jpg" style="zoom: 50%;" />

- 芯片间互连
- 垂直通孔

![](..\fig\ME01\ME01_chapter13_fig18.jpg)

- TSV被称为继引线键合、载带自动焊和倒装芯片之后的第四代封装技术

![](..\fig\ME01\ME01_chapter13_fig19.jpg)

##### TSV的优势

- 相对于前三代封装技术，TSV的主要优势
  - 高密度集成：可以大幅度地提高电子元器件的集成度，减少封装的几何尺寸，满足消费类电子产品对于多功能和小型化的要求
  - 提高电性能：可以大幅度地缩短电互连的长度，连线长度缩短到芯片厚度，传输距离减少到千分之一，进而降低寄生电容和耗电量
  - 实现异质集成：可以把不同的功能芯片 (如射频、内存、逻辑、数字和MEMS等)集成在一起，实现电子元器件的多功能化
  - 降低成本：基于TSV 的3D 集成技术虽然目前在工艺上的成本较高，但是可以在元器件的总体水平上降低制造成本

![](..\fig\ME01\ME01_chapter13_fig20.jpg)

- 3D-TSV封装技术是最近几年半导体工业中最热门的研究方向
  - 所有大公司和著名研究机构都在开展这方面的技术研究
- 3D-TSV封装技术可以创造出许多应用
  - 图像传感器是TSV的第一个实际应用
  - 内存，包括闪存 (Flash)和动态内存 (DRAM)将占据最大市场
  - 微机电系统将是另一个主要应用
  - 其他应用包括射频、发光二极管等

##### 采用TSV的3D封装发展路线图

![](..\fig\ME01\ME01_chapter13_fig21.jpg)

![](..\fig\ME01\ME01_chapter13_fig22.jpg)

### TSV的基本构造

<img src="..\fig\ME01\ME01_chapter13_fig23.jpg" style="zoom: 67%;" />

|   TSV参数   |                  参数值                   |
| :---------: | :---------------------------------------: |
| 最小TSV直径 |                   1 μm                    |
| 最小TSV间距 |                   2 μm                    |
|  TSV深宽比  |                   > 20                    |
|  焊凸间距   |                   25 μm                   |
|  芯片间距   | 5 μm (微凸点180℃)，15 μm (无铅铜焊柱260℃) |
|  芯片厚度   |                 15-60 μm                  |

![](..\fig\ME01\ME01_chapter13_fig24.jpg)

### TSV关键技术环节

- 通孔制作
- 绝缘层、阻挡层、种子层沉积
- 通孔导电物质填充
- 晶圆减薄
- 晶圆键合

<img src="..\fig\ME01\ME01_chapter13_fig25.jpg" style="zoom:67%;" />

<img src="..\fig\ME01\ME01_chapter13_fig26.jpg" style="zoom:80%;" />

<img src="..\fig\ME01\ME01_chapter13_fig27.jpg" style="zoom:67%;" />

#### 尚待解决的关键技术难题和挑战

- 通孔的刻蚀
  - 激光VS，深反应离子刻蚀 (DRIE)
- 通孔的填充
  - 材料 (多晶硅、铜、钨和高分子导体等)和技术 (电镀、化学气相沉积、高分子涂布等)
- 工艺流程
  - 先通孔 (via first)或后通孔 (via last)技术
- 堆叠形式
  - 晶圆到晶圆、芯片到晶圆或芯片到芯片
- 键合方式
  - 直接Cu-Cu键合、粘接、直接熔合、焊接和混合等
- 超薄晶圆的处理
  - 是否使用载体

<img src="..\fig\ME01\ME01_chapter13_fig28.jpg" style="zoom:50%;" />

### 关键技术：通孔刻蚀

- 前通孔 (via first)
  - 在IC制造过程中制作通孔，分为前道互连和后道互连
    - 前道互连
      - 在所有CMOS工艺开始之前在空白的硅晶圆上通过深度离子蚀刻 (DRIE)实现
      - 由于穿孔后必须承受后续工艺的热冲击 (通常高于1000℃)，因而多使用多晶硅作为通孔填充材料
    - 后道互连
      - 在制造流程中在制造厂实现
      - 一般使用金属钨或铜作为填充材料
- 后通孔 (via last)
  - 制造完成之后制作通孔

#### 前通孔工艺

- 通孔在CMOS之前：前道互连

![](..\fig\ME01\ME01_chapter13_fig29.jpg)

- 通孔在CMOS之后，BEOL之前：后道互连

![](..\fig\ME01\ME01_chapter13_fig30.jpg)

#### 后通孔工艺

- 通孔在BEOL之后，bonding之前

![](..\fig\ME01\ME01_chapter13_fig31.jpg)

- 通孔在bonding之后

![](..\fig\ME01\ME01_chapter13_fig32.jpg)

- 通孔加工技术主要包括
  - 干法刻蚀 (深反应离子刻蚀, DRIE)
  - 湿法腐蚀
  - 激光钻孔
  - 光辅助电化学刻蚀 (PAECE)

#### 深反应离子刻蚀

> 目前的主流方法

##### 特点

- 孔径小，纵深比高的垂直硅通孔
- 通孔内壁光滑，对硅片的机械及物理损耗最小
- 与IC工艺兼容
- 制作成本比较高

<img src="..\fig\ME01\ME01_chapter13_fig33.jpg" style="zoom: 67%;" />

##### 典型DIRE工艺

- Bosch工艺
  - SF~6~对Si进行快速各向同性的刻蚀
  - C~4~F~8~沉积在上一步刻蚀孔表面用以保护侧壁
  - 沉积在孔洞底部的C~4~F~8~将被去除，使用SF~6~进行下一步的刻蚀

<img src="..\fig\ME01\ME01_chapter13_fig34.jpg" style="zoom: 67%;" />

##### 实例

- 三星公司开发的RF－MEMS 开关的圆片级气密性封装
  - 硅帽采用高电阻率的硅片，以减小其射频损
  - 硅通孔使用DRIE 工艺 (4 μm/min)制作
  - 被封装的射频器件的反射损耗低于-19dB、插入损耗-0.54~-0.67dB

<img src="..\fig\ME01\ME01_chapter13_fig35.jpg" style="zoom:50%;" />

#### 湿法腐蚀

- 将晶片放置于液态化学腐蚀液中进行的腐蚀称为湿法腐蚀。在腐蚀过程中，腐蚀液通过化学反映将接触的材料逐步浸蚀溶解掉
- 可分为
  - 各向同性腐蚀
  - 各向异性腐蚀
- 典型的湿法腐蚀基于KOH溶液

<img src="..\fig\ME01\ME01_chapter13_fig36.jpg" style="zoom: 50%;" />

##### 特点

- 低刻蚀温度、低制造成本、适合于批量生产
- 各向异性腐蚀特性，其刻蚀的孔非垂直且宽度较大，只能满足中低引出脚的封装
  - (111)晶面与 (100)晶面间的夹角为54.74°

<img src="..\fig\ME01\ME01_chapter13_fig37.jpg" style="zoom: 50%;" />

#### 激光钻孔

- 依靠熔融硅而制作通孔。硅熔化在快速凝固，易在通孔表面形成球形瘤，通孔**内壁粗糙较大**，难以淀积连续绝缘层/种子层
- 通孔内壁**亚表面热损伤较大**，影响填充后孔的可靠性
- 大规模制作通孔有成本优势
- 可以**不需要掩膜版**

<img src="..\fig\ME01\ME01_chapter13_fig38.jpg" style="zoom:50%;" />

- 激光钻孔可以加工直径10μm的通孔，但其实只适用于直径大于25 μm的硅通孔商用加工
- 随着通孔直径逐渐减少，为了提高通孔精度和降低热损伤程度，UV (紫外)激光已取代红外激光
  - 激光钻孔亚表面热损伤区

<img src="..\fig\ME01\ME01_chapter13_fig39.jpg" style="zoom:50%;" />

#### 光辅助电化学刻蚀 (PAECE)

>由日本富士通公司开发

##### 原理

- 在2.5％的HF电解溶液中，以N型 (100)硅圆片作为阳极，Pt金属板作为阴极
- 在高压Hg灯源的照射下空穴会集中于小孔的尖端处，从而使刻蚀反应发生在尖端附近， 而实现垂直硅通孔的制作
- 能制作出的垂直硅通孔具有较高的纵深比、孔径最小可达5 μm

<img src="..\fig\ME01\ME01_chapter13_fig40.jpg" style="zoom:50%;" />

##### 特点

- 制作设备简单、成本低、适合于大批量生产
- 湿法刻蚀工艺过程较难控制，导致通孔内壁较粗糙、平整性较差
- 只能在 (100)晶面的硅片上才能制作出垂直通孔，从而限制其应用的范围

#### 四种技术的比较

| 制造工艺 | 最小孔径 | 纵深比 | 粗糙度 | 制造成本 |
| :------: | :------: | :----: | :----: | :------: |
|   KOH    |    —     |   —    |   好   |    低    |
|   激光   |  10 μm   |  > 20  |  一般  |   一般   |
|   DRIE   |   5 μm   |  > 20  |   好   |    高    |
|  PAECE   |   5 μm   |  > 10  |  较差  |    低    |

### 关键技术二：绝缘层、阻挡层、种子层沉积

#### 常用的三种薄膜材料

- 绝缘层：SiO~2~
- 阻挡层：TiN (锡)
- 种子层：Cu

<img src="..\fig\ME01\ME01_chapter13_fig41.jpg" style="zoom: 50%;" />

#### 绝缘层的沉积

- 主流技术之一：等离子体增强化学气相沉积法 (PECVD)
- 近年来，新型等离子气相增强化学沉积ICP-PECVD被引入进行SiO~2~的沉积
- ICP-PECVD的工艺温度低至20~100 ℃，反应离子浓度高，有助于提高对TSV孔的填充效率
  - ICP-PECVD沉积反应腔室示意图

<img src="..\fig\ME01\ME01_chapter13_fig42.jpg" style="zoom: 50%;" />

#### 阻挡层和种子层的沉积

- 若后续填充材料为多晶硅或钨，则不需要种子层
- 物理气相沉积法 (PVD)沉积金属扩散阻挡层和种子层
- 后续的电镀铜填充要求TSV侧壁和底部具有连续的阻挡层和种子层
  - 种子层的连续性和均匀性被认为是TSV铜填充最重要的影响因素

### 关键技术三：通孔导电物质填充

#### 通孔内导电互连的方法

- MOCVS：填充金属钨，成本高，只适用于≥5 μm
- LPCVD：填充多晶硅，导电性能有限，寄生干扰电容较大
- 填充导电胶：易产生气泡且工艺难度较高，导电性能较低
- 电镀Cu：成本低，适宜批量，特有的super filling

<img src="..\fig\ME01\ME01_chapter13_fig43.jpg" style="zoom:67%;" />

#### 镀铜填充的基本方法

- 等厚生长法
  - 只适用于斜孔，不适用于直孔
- 底部生长法
  - 可适用于大身宽比TSV孔
- 混合生长法
  - 可提高填孔速度

<img src="..\fig\ME01\ME01_chapter13_fig44.jpg" style="zoom:67%;" />

#### 添加剂的使用：影响电沉积反应

<img src="..\fig\ME01\ME01_chapter13_fig45.jpg" style="zoom:50%;" />

#### 镀铜填充

- 主要依靠两种作用相反的添加剂的竞争吸附来实现
  - 抑制剂S：抑制铜的生长，主要在TSV孔表面与侧壁吸附
  - 加速剂A：加速铜的生长，主要在TSV孔底吸附

<img src="..\fig\ME01\ME01_chapter13_fig46.jpg" style="zoom:67%;" />

### 关键技术四：晶圆减薄

- TSV要求芯片减薄至50微米甚至更薄，使硅孔底部的铜暴露出来，为下一步的互连做准备
- 硅片强度明显下降，并出现一定的韧性
- 要求：尽量小的芯片损伤，低的内应力，防止晶圆翘曲
- 方法：机械研磨+湿法抛光

#### 研磨、抛光与刻蚀

- 首先用直径9微米氧化铝粉末研磨2h，减薄至70微米
- 直径0.3微米氧化铝粉末抛光1h，并减薄至30~40微米
- 采用旋转喷射刻蚀除去受损部分并释放研磨和抛光中产生的内应力
- 旋转喷射刻蚀后孔底部距硅片表面只有3~5微米，经过反应离子刻蚀 (RIE)之后露出表面
- 经光刻和湿法刻蚀使孔底部的铜暴露出来，为下一步的互连做准备

#### 主要方法

- 化学机械抛光
- 湿法刻蚀
- 干法刻蚀
- 机械研磨

![](..\fig\ME01\ME01_chapter13_fig47.jpg)

- 将机械研磨、化学机械抛光、湿法及干法化学处理等不同的加工工序有机的结合，并优化这几道工序的比例关系
  - 保证晶圆既能减薄到要求的厚度，又要有足够的强度

<img src="..\fig\ME01\ME01_chapter13_fig48.jpg" style="zoom: 50%;" />

#### 超薄晶圆存在的问题

- < 50 μm的晶圆很难容忍减薄过程中的磨削造成的损伤及内在应力
- 其刚性难以使晶圆保持原有的平整状态
- 后续工艺的晶圆传递、搬送也遇到了很大的问题

#### 晶圆减薄的一体机思路

- 东京精密公司所率先倡导的一体机思路
- 将硅片的磨削、抛光、保护膜去除、划片膜粘贴等工序集合在一台设备内
- 通过独创的机械式搬送系统使硅片从磨片一直到粘贴划片膜为止始终被吸在真空吸盘上，始终保持平整状态
- 当硅片被粘贴到划片膜上后，比划片膜厚还薄的硅片会顺从膜的形状而保持平整，不再发生翘曲、下垂等问题，从而解决了搬送的难题

### 关键技术五：键合技术

#### 键合目的

- 3D-TSV封装技术需要将不同材料、不同种类、不同尺寸的裸芯片在垂直方向进行叠层键合，实现机械和电气互连

#### 键合方式

- 焊球连接
- 各向异性导电胶
- 非导电胶粘接
- 合金连接
- 导电浆连接

|                    | 焊球  |  ACF (P)  | NCF (P), MBB | 压着，合金 |  导电浆   |
| :----------------: | :---: | :-------: | :----------: | :--------: | :-------: |
|   微细化 (50 μm)   | 一般  |     —     |     良好     |    良好    |     —     |
| 低应力化 (5 g以下) | 良好  |     —     |      —       |     —      |   良好    |
|      低成本化      | 良好  |     —     |      —       |     —      |     —     |
|    特性 (电阻)     | ~5 mΩ | 50~200 mΩ |    ~20 mΩ    |   ~5 mΩ    | 50~300 mΩ |

#### 三种不同堆叠形式的比较

| 堆叠方法  | 工艺变动弹性 | 良品率 | 产量 | 制造成本 |
| :-------: | :----------: | :----: | :--: | :------: |
| 晶圆/晶圆 |      低      |   低   |  高  |    高    |
| 芯片/晶圆 |      中      |   中   |  中  |    中    |
| 芯片/芯片 |      高      |   高   |  低  |    低    |

#### 芯片/晶圆键合：利用固液扩散低温键合

- Cu-Sn, Au-Sn, Ni-Sn

<img src="..\fig\ME01\ME01_chapter13_fig49.jpg" style="zoom:50%;" />

- 利用脉冲激光在TSV结构间形成一层金属化合物，把芯片/晶圆键合在一起
- 特点
  - 工艺简单
  - 成本低
  - 产量高
  - 可靠性好

<img src="..\fig\ME01\ME01_chapter13_fig50.jpg" style="zoom:67%;" />

#### 三维封装对键合技术的新要求

- 键合尺寸进一步降低，凸点等精度要求提高
- 降低键合温度，减少应力影响
- 尽量避免使用助焊剂
- 前后道工艺有良好兼容性
- 简化工艺，降低成本
- 凸点的无铅化

<img src="..\fig\ME01\ME01_chapter13_fig51.jpg" style="zoom:50%;" />

- 键合需要凸点 (Bump)，一般采用电镀方法完成

<img src="..\fig\ME01\ME01_chapter13_fig52.jpg" style="zoom:67%;" />

#### 低温键合技术研究进展

##### 提高键合片表面活性的技术

- 表面活化键合 (Surface activated bonding, SAB)
  - 日本东京大学使用SAB技术实现室温下晶圆级的Cu-Cu直接键合，但是该实验需要在超高真空环境 (10^–6^ Pa)下才能完成
  - 工艺过于复杂且设备成本较高，限制了其广泛应用

<img src="..\fig\ME01\ME01_chapter13_fig53.jpg" style="zoom: 33%;" />

- 自组装单层键合 (Self-Assembled Monolayer, SAM)
  - 防止Cu表面氧化可有效降低键合温度
  - 南洋理工大学采用SAM在镀铜硅片表面自组装一层烷烃硫醇 (alkane-thiol)以防止铜氧化

<img src="..\fig\ME01\ME01_chapter13_fig54.jpg" style="zoom:50%;" />

- 超声键合 (Ultrasonic Bonding, UB)
- 提高键合片表面平整度可有效降低键合温度
- 日本九州大学提出的一种超声键合 (UB)方法

<img src="..\fig\ME01\ME01_chapter13_fig55.jpg" style="zoom:50%;" />

<img src="..\fig\ME01\ME01_chapter13_fig56.jpg" style="zoom:50%;" />

- Ti作钝化层的Cu-Cu键合
- 台湾国立交通大学开发了一种使用Ti作钝化层的新型Cu-Cu键合技术，在180 ℃低温下实现了键合

<img src="..\fig\ME01\ME01_chapter13_fig57.jpg" style="zoom:50%;" />

<img src="..\fig\ME01\ME01_chapter13_fig58.jpg" style="zoom:50%;" />

##### 插入式低温键合

- 带有金属突起结构的上部基板与带有V 字型金属孔的下部芯片进行压合，实现键合

<img src="..\fig\ME01\ME01_chapter13_fig59.jpg" style="zoom:50%;" />

#### 新的TSV技术：GaAs基TSV

- GaAs因为具有比Si更好的电子性能，其电迁移率比Si高5-6倍，饱和速度比Si高1倍，本征载流子浓度比Si低4个数量级，使得GaAs比Si更适用于高频高速的场合
- 在前期研究过程中，已有砷化镓基TSV的相关技术，但是制造GaAs居高不下的成本及其较为稀缺的原料来源严重制约着这种化合物半导体的发展
- 早在1975年，惠普公司就已经在砷化镓衬底上做通孔，应用到单片式微波集成电路中
  - 但其并不是为了三维封装
- 2010年5月，美国科学家研发出砷化镓晶片批量生产技术，从而克服了成本上的瓶颈

##### 实例：飞利浦GSM四频放大器

- GaAs 晶圆被减薄至大约75 μm厚，在其背部刻蚀出70 μm宽的通孔，通孔电镀一层金
- 如图所示的是飞利浦公司生产的功率放大器中GaAs HBT功率晶体管
  - 对采用GaAs晶圆加工工艺评估的移动静电载体 (MEC)
  - 底层金属与上层金属通过金属线相连，每个电极与采用TSV制作的两个电极相连

<img src="..\fig\ME01\ME01_chapter13_fig60.jpg" style="zoom:50%;" />

## 3D-TSV封装的应用

### 应用领域

- 3D-TSV系统封装可应用于图像传感器、转接板、存储器、逻辑处理器+存储器、移动电话RF模组、MEMS晶圆级三维封装等方面

<img src="..\fig\ME01\ME01_chapter13_fig61.jpg" style="zoom:90%;" />

### 最早采用TSV的产品-微摄像头 (CIS)

#### 早期微摄像头CCD

- 电荷藕合器件 (Change-Coupled Device)
  - 把光转化为电荷的器件，1969年由美国贝尔研究室开发
  - 结构：由微型镜头/分色滤色片/感光层组成三层结构
  - 原理：感光产生电荷并传输到信号处理芯片上成为像素
  - CCD上有成百万个像素构成矩阵，形成大规模像素
  - 工艺复杂、成本高、耗电量大，像素提升几近极限

#### 当今微摄像头CIS

- CMOS图像传感器 (CMOS Image Sensor)
  - 20世纪80年代，由英国爱丁堡大学成功开发
  - 通过CMOS器件把光转化为电荷
  - 技术简单，兼容性好，可大规模制造
  - 耗电少，只需一组电源，与周边电路整合性高
  - 面积增大成本增加较少，价格低，技术提升前景广阔

#### 两种封装方式

##### 打线式CIS

<img src="..\fig\ME01\ME01_chapter13_fig62.jpg" style="zoom:50%;" />

TSV式CIS

<img src="..\fig\ME01\ME01_chapter13_fig63.jpg" style="zoom:50%;" />

- 最初CIS采用陶瓷封装，打线键合
  - 体积庞大
  - 高成本 (占整个产品的30%)
- 采用TSV垂直互连，缩小封装尺寸
  - 圆锥形TSV，锥度50°
  - 降低成本
- 采用TS型硅转接板可以集成DSP芯片，达到进一步减小尺寸的目的

<img src="..\fig\ME01\ME01_chapter13_fig64.jpg" style="zoom:50%;" />

### 3D-TSV封装应用实例

#### 新型存储模组

- 优良的电学性能
  - ASIC、DRAM和Flash间的电互连缩短至少两倍以上，电性能 (比如内存的读写速度)将会被大大地提高
- 超小的总体尺寸
  - 没有金线键合、晶圆厚度减薄、没有衬垫，可缩小封装的总体尺寸至少50%，而内存的容量还会增加至少一倍
- 多功能三维集成系统
  - 可以三维集成ASIC、DRAM和Flash芯片而形成一个独立系统模组
- 混合连接技术
  - 利用侧面基板连接所有芯片的非共用信号，利用TSV连接所有的共用信号
- 不同芯片尺寸失配补偿技术
  - 把芯片放置在晶圆载体上，利用高分子材料补偿芯片尺寸的大小，利用重新分布层建立互连
    - 利用TSV技术三维堆叠的多功能静态芯片组

<img src="..\fig\ME01\ME01_chapter13_fig65.jpg" style="zoom:50%;" />

#### 新型胎压监测模块

- 超小的总体尺寸
  - 因为ASIC和MEMS芯片被三维集成在一起，没有金线键合，封装的总体尺寸会被大幅度地减小
- 优良的电学和动态特性
  - ASIC、RF和MEMS芯片直接互连，大幅度地提高信号传输速度，降低功耗，也提高了MEMS的动态特性
- 多功能系统
  - 因为ASIC、MEMS和RF芯片被有机地集成为一个整体，该系统可以完整地实现动作的感知和控制、信号的处理和发送
- 对称的封装结构
  - 硅中介层帮助屏蔽RF和ASIC芯片间可能的电磁干扰
  - 封装总体对称，没有明显的热失配问题，具有很好的可靠性
- 不同芯片尺寸失配补偿技术
  - 可以用补偿技术制作出尺寸一致的芯片
    - 利用TSV技术三维堆叠的多功能静/动态芯片组

<img src="..\fig\ME01\ME01_chapter13_fig66.jpg" style="zoom:50%;" />

### 研究动态

#### 东芝3D NAND结合TSV技术

> 2017年7月11日，东芝宣布3D NAND结合TSV技术，单一颗粒容量能达到1TB，这是全球首款采用硅穿孔 (TSV)技术的BiCS FLASH三维闪存

- 采用每单元三位技术 (三阶存储单元，TCL)，以48层堆叠3D NAND制程，结合TSV技术进行生产，具有1066 Mbps传输速率，单一裸晶容量有512 Gbit (64 GB)

<img src="..\fig\ME01\ME01_chapter13_fig67.jpg" style="zoom:50%;" />

#### 海力士HBM2E内存

>2019年8月12日，海力士宣布已研发出新一代DRAM内存“HBM2E”，拥有业界最高的传输带宽

- 得益于TSV硅通孔技术，HBM2E内存可以最多垂直堆叠八颗16Gb芯片，单颗封装总容量因此可达16GB，是目前的两倍
- 其带宽相比之前的HBM2提升了大约50％，同时容量也翻了一番

#### 三星12层3D-TSV

>2019年10月7日，三星宣布成功开发出界首个12层3D-TSV技术。这是业界首个将3D-TSV封装推进到12层的工艺，而此前最大仅为8层

- 的12层DRAM封装工艺需要在720微米厚的芯片上打超过60000个TSV孔
- 相比于8层HBM2，其芯片厚度相同，但是能够增加DRAM容量

<img src="..\fig\ME01\ME01_chapter13_fig68.jpg" style="zoom:50%;" />

#### Intel Foveros 3D

- 2020年4月， Intel年度战略“纷享会”上展示了一种名为“Foveros”的全新3D芯片封装技术，首次为CPU处理器引入3D堆叠设计
- 可以实现芯片上堆叠芯片，而且能整合不同工艺、结构、用途的芯片

<img src="..\fig\ME01\ME01_chapter13_fig69.jpg" style="zoom:50%;" />

- Foveros 3D封装分为三层
  - 最下边是封装基底
  - 基底之上是底层芯片 (Bottom Chip)，起到主动中介层 (Active Interposer)的作用
    - AMD Fiji/Vega核心整合封装HBM显存就有类似的存在
  - 中介层之上就可以放置各种不同的新品或模块，比如CPU、GPU、内存、基带
- 在中介层里有大量的TSV 3D硅穿孔，负责联通上下的焊料凸起 (Solder Bump)，让上层芯片和模块与系统其他部分通信

### 产业结构变化

- TSV的广泛使用，将再度引发产业的变革，让一些研究中的新创技术，如医学上的人工视网膜、能源应用上的智能尘 (Smart Dust)传感器等，能够最终成为人们生活中经常被使用的产品

<img src="..\fig\ME01\ME01_chapter13_fig70.jpg" style="zoom:50%;" />

### 面临的问题

> TSV被许多半导体厂和研究机构认为是最有前途的封装方法，世界上50%以上的厂商都参与3D-TSV互连相关方面的研究。但是TSV技术的发展仍有一些问题亟需解决

- 超薄硅圆片技术
- 高密度互连的散热问题
- 3D封装与目前封装工艺的兼容性问题，包括兼容的工艺设备和工具，涉及到成本问题
- 未形成一套统一的行业标准以及系统的评价检测体系