 !2=! {i1 2, !3}!3=!  {!


;ecl


declare i64 @llvm.ppc.artF4w6i6eclareiO() e 8
    3} v !3=!  {} 






dec!lare i64 @llvm.hexagon.S2.asr.i.p.aed(iL64,      i32)       !3=
! 