## 实验记录
今天找到了中断位置处理的关键代码

主要还是在这个函数中
```C
void riscv_cpu_do_interrupt(CPUState *cs)
```
此外，完成了华科关于qemu tcg的原理的讲座，基本搞明白了

尝试寻找添加register的入口，这个地方还是比较重要的，我感觉可能是在tcg中对应的那一系列函数实现中

找到了，cpu.h中有一个ARCHCPU，然后关于寄存器访问的权限，似乎主要还是在csrno上的设置上，有一点东西比较好玩，请阅读riscv_csrrw函数。

我们新设置的寄存器cpu_state也得比较注意这一点

下面是千问的解答：
```
是的，RISC-V 中的 CSR（Control and Status Register）编号（`csrno`）**不是随便设置的**，而是根据 **RISC-V 特权架构规范（Privileged Architecture Specification）** 严格定义的。以下是详细的解释：

---

### 1. **CSR 编号结构**
RISC-V 的 CSR 编号是 12 位的值，格式如下：

```
| 11 ... 10 | 9 ... 8 | 7 ... 0 |
| Privilege | Type    | Number  |
```

- **Privilege (bits[11:10])**: 表示该 CSR 的权限等级
  - `00`: User 模式 (U)
  - `01`: Supervisor 模式 (S)
  - `10`: Reserved
  - `11`: Machine 模式 (M)
- **Type (bits[9:8])**: 表示该 CSR 的类型
  - `00`: RO (Read-Only)
  - `01`: RW (Read-Write)
  - `10`: WARL (Write Any, Read Legal)
  - `11`: Reserved
- **Number (bits[7:0])**: CSR 的具体编号，用于区分不同的寄存器

---

### 2. **CSR 编号合法性检查**
在你选中的代码片段中：
```c
bool read_only = get_field(csrno, 0xC00) == 3;
```

这里 `0xC00` 是掩码，用于提取 CSR 编号中的 **Privilege** 和 **Type** 字段：
- [get_field(csrno, 0xC00)](file:///home/link/Desktop/NaCC/qemu/target/riscv/cpu_bits.h#L5-L7) 提取的是 `csrno` 的高 2 位（bits[11:10]），即 **Privilege** 字段
- 如果 `csrno` 的高 2 位是 `11`（即 Machine 模式），则 `read_only` 为 [false](file:///home/link/Desktop/NaCC/qemu/pc-bios/s390-ccw/s390-ccw.h#L26-L27)，否则为 [true](file:///home/link/Desktop/NaCC/qemu/pc-bios/s390-ccw/s390-ccw.h#L25-L26)

这行代码的含义是：
- 如果 CSR 的权限等级是 **Machine 模式（11）**，则允许写入（不是只读）
- 否则，该 CSR 是只读的，不允许写入，尝试写入会返回 [RISCV_EXCP_ILLEGAL_INST](file:///home/link/Desktop/NaCC/qemu/target/riscv/cpu_bits.h#L675-L675) 异常

这表明：
- **CSR 的编号直接决定了它的权限和可写性**
- **CSR 编号不是随意定义的，而是需要符合 RISC-V 特权架构规范**

---

### 3. **CSR 编号的定义**
CSR 编号是通过 `enum RISCVCSR` 在 QEMU 的 RISC-V 实现中定义的，例如：
```c
enum {
    CSR_USTATUS     = 0x000,
    CSR_FFLAGS      = 0x001,
    CSR_FRM         = 0x002,
    CSR_FCSR        = 0x003,
    CSR_USIP        = 0x140,
    CSR_UEPC        = 0x141,
    CSR_UCAUSE      = 0x142,
    CSR_UTVAL       = 0x143,
    CSR_UIP         = 0x144,
    CSR_SSTATUS     = 0x100,
    CSR_SIE         = 0x104,
    CSR_STVEC       = 0x105,
    CSR_SCOUNTEREN  = 0x106,
    CSR_SENVCFG     = 0x10A,
    CSR_SSCRATCH    = 0x140,
    CSR_SEPC        = 0x141,
    CSR_SCAUSE      = 0x142,
    CSR_STVAL       = 0x143,
    CSR_SIP         = 0x144,
    CSR_SATP        = 0x180,
    CSR_MSTATUS     = 0x300,
    CSR_MISA        = 0x301,
    CSR_MEDELEG     = 0x302,
    CSR_MIDELEG     = 0x303,
    CSR_MIE         = 0x304,
    CSR_MTVEC       = 0x305,
    CSR_MCOUNTEREN  = 0x306,
    CSR_MSCRATCH    = 0x340,
    CSR_MEPC        = 0x341,
    CSR_MCAUSE      = 0x342,
    CSR_MTVAL       = 0x343,
    CSR_MIP         = 0x344,
    CSR_MVENDORID   = 0xF00,
    CSR_MARCHID     = 0xF01,
    CSR_MIMPID      = 0xF02,
    CSR_MHARTID     = 0xF14,
};
```

这些编号定义了 RISC-V CPU 中所有可用的控制和状态寄存器，每个编号都对应一个特定的寄存器，并且必须符合 RISC-V 特权架构规范。

---

### 4. **CSR 编号的限制**
CSR 编号必须满足以下限制：

#### ✅ 合法编号范围
- **User 模式 CSR**: `0x000 ~ 0x0FF`
- **Supervisor 模式 CSR**: `0x100 ~ 0x1FF`
- **Machine 模式 CSR**: `0x300 ~ 0x3FF`
- **Custom CSR**: `0xC00 ~ 0xFFF`（厂商自定义）

#### ❌ 非法编号
- 如果 CSR 编号不在上述范围内，或者没有在 `enum RISCVCSR` 中定义，则视为非法 CSR
- 如果尝试访问未定义的 CSR，会触发 [RISCV_EXCP_ILLEGAL_INST](file:///home/link/Desktop/NaCC/qemu/target/riscv/cpu_bits.h#L675-L675) 异常

---

### 5. **CSR 编号的作用**
CSR 编号不仅决定了寄存器的权限和可写性，还决定了：
- **CSR 的访问权限（User/Supervisor/Machine）**
- **CSR 的访问方式（只读、读写、WARL）**
- **CSR 的功能（例如：控制寄存器、状态寄存器、计数器等）**

---

### 6. **CSR 编号的验证**
在 QEMU 中，CSR 的编号和访问权限会在运行时进行验证。例如：

```c
RISCVException (*read)(CPURISCVState *env, int csrno, target_ulong *val);
RISCVException (*write)(CPURISCVState *env, int csrno, target_ulong val);
```

这些函数会根据 `csrno` 的值判断：
- 当前权限是否允许访问该 CSR
- 当前模式（U/S/M）是否允许访问该 CSR
- 该 CSR 是否是只读的

如果访问失败，QEMU 会返回 [RISCV_EXCP_ILLEGAL_INST](file:///home/link/Desktop/NaCC/qemu/target/riscv/cpu_bits.h#L675-L675) 异常。

---

### 7. **总结**
- **CSR 编号不是随便设置的**，而是严格遵循 RISC-V 特权架构规范
- **CSR 编号决定了权限、访问方式、功能**
- **CSR 编号必须符合规范定义，否则会被视为非法访问**
- **CSR 编号的验证在 QEMU 中通过 `csrno` 的位字段（权限、类型、编号）进行**
- **CSR 编号的定义在 QEMU 中通过 `enum RISCVCSR` 显式声明**

因此，CSR 编号的设计和使用必须严格遵循 RISC-V 特权架构规范，不能随意定义。
```