TimeQuest Timing Analyzer report for finalProject
Mon Apr 03 10:08:57 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temporal'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 15. Slow 1200mV 85C Model Setup: 'reset'
 16. Slow 1200mV 85C Model Hold: 'reset'
 17. Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 18. Slow 1200mV 85C Model Hold: 'clk_in'
 19. Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temporal'
 20. Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temporal'
 21. Slow 1200mV 85C Model Recovery: 'clk_in'
 22. Slow 1200mV 85C Model Removal: 'clk_in'
 23. Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temporal'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temporal'
 40. Slow 1200mV 0C Model Setup: 'clk_in'
 41. Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 42. Slow 1200mV 0C Model Setup: 'reset'
 43. Slow 1200mV 0C Model Hold: 'reset'
 44. Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 45. Slow 1200mV 0C Model Hold: 'clk_in'
 46. Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temporal'
 47. Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temporal'
 48. Slow 1200mV 0C Model Recovery: 'clk_in'
 49. Slow 1200mV 0C Model Removal: 'clk_in'
 50. Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temporal'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temporal'
 66. Fast 1200mV 0C Model Setup: 'reset'
 67. Fast 1200mV 0C Model Setup: 'clk_in'
 68. Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'
 69. Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'
 70. Fast 1200mV 0C Model Hold: 'reset'
 71. Fast 1200mV 0C Model Hold: 'clk_in'
 72. Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temporal'
 73. Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temporal'
 74. Fast 1200mV 0C Model Recovery: 'clk_in'
 75. Fast 1200mV 0C Model Removal: 'clk_in'
 76. Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temporal'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Slow Corner Signal Integrity Metrics
 94. Fast Corner Signal Integrity Metrics
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; finalProject                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk_in                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                                      ;
; clock_divider:b2v_inst14|temporal           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:b2v_inst14|temporal }           ;
; control_unit:b2v_inst11|present_state.add3a ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:b2v_inst11|present_state.add3a } ;
; reset                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                       ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 7.7 MHz    ; 7.7 MHz         ; clock_divider:b2v_inst14|temporal ;                                                               ;
; 274.27 MHz ; 250.0 MHz       ; clk_in                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temporal           ; -133.646 ; -23753.175    ;
; clk_in                                      ; -2.646   ; -37.767       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.548   ; -15.217       ;
; reset                                       ; -2.283   ; -7.902        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -4.569 ; -64.516       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.502 ; -51.727       ;
; clk_in                                      ; -0.125 ; -0.125        ;
; clock_divider:b2v_inst14|temporal           ; -0.051 ; -0.051        ;
+---------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temporal ; -2.912 ; -425.051      ;
; clk_in                            ; -0.087 ; -1.379        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -0.083 ; -0.551        ;
; clock_divider:b2v_inst14|temporal ; 0.585  ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -29.000       ;
; reset                                       ; -3.000 ; -3.000        ;
; clock_divider:b2v_inst14|temporal           ; -2.484 ; -1308.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.389  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:b2v_inst14|temporal'                                                                                                                                        ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -133.646 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.524     ; 129.607    ;
; -133.580 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.884     ; 130.181    ;
; -133.376 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.751     ; 130.110    ;
; -133.148 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.526     ; 129.607    ;
; -133.125 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.524     ; 129.086    ;
; -133.082 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.886     ; 130.181    ;
; -133.070 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.880     ; 129.675    ;
; -133.059 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.884     ; 129.660    ;
; -132.966 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.466     ; 129.495    ;
; -132.878 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.753     ; 130.110    ;
; -132.855 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.751     ; 129.589    ;
; -132.749 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.507     ; 128.727    ;
; -132.683 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.867     ; 129.301    ;
; -132.664 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.478     ; 128.671    ;
; -132.646 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.599     ; 129.532    ;
; -132.627 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.526     ; 129.086    ;
; -132.598 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.838     ; 129.245    ;
; -132.572 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.882     ; 129.675    ;
; -132.561 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.886     ; 129.660    ;
; -132.549 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.880     ; 129.154    ;
; -132.479 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.734     ; 129.230    ;
; -132.445 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.466     ; 128.974    ;
; -132.394 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.705     ; 129.174    ;
; -132.357 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.753     ; 129.589    ;
; -132.351 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.931     ; 128.905    ;
; -132.351 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.926     ; 129.420    ;
; -132.263 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.496     ; 129.252    ;
; -132.251 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.509     ; 128.727    ;
; -132.185 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.869     ; 129.301    ;
; -132.173 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.863     ; 128.795    ;
; -132.166 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.480     ; 128.671    ;
; -132.162 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.524     ; 128.123    ;
; -132.148 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.601     ; 129.532    ;
; -132.125 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.599     ; 129.011    ;
; -132.100 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.840     ; 129.245    ;
; -132.096 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.884     ; 128.697    ;
; -132.088 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.834     ; 128.739    ;
; -132.069 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.449     ; 128.615    ;
; -132.051 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.882     ; 129.154    ;
; -132.036 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.787     ; 129.244    ;
; -132.002 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.240     ; 129.247    ;
; -131.984 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[18] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.420     ; 128.559    ;
; -131.981 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.736     ; 129.230    ;
; -131.948 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.524     ; 127.909    ;
; -131.896 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.707     ; 129.174    ;
; -131.892 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.751     ; 128.626    ;
; -131.882 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.884     ; 128.483    ;
; -131.853 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.933     ; 128.905    ;
; -131.830 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.931     ; 128.384    ;
; -131.830 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.926     ; 128.899    ;
; -131.798 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.186     ; 129.607    ;
; -131.790 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.510     ; 127.765    ;
; -131.765 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.498     ; 129.252    ;
; -131.762 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.490     ; 127.757    ;
; -131.749 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.582     ; 128.652    ;
; -131.742 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.496     ; 128.731    ;
; -131.724 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.870     ; 128.339    ;
; -131.709 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.827     ; 127.367    ;
; -131.696 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.850     ; 128.331    ;
; -131.678 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.751     ; 128.412    ;
; -131.675 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.865     ; 128.795    ;
; -131.664 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.526     ; 128.123    ;
; -131.664 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 128.596    ;
; -131.650 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.509     ; 127.626    ;
; -131.643 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.187     ; 127.941    ;
; -131.636 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.492     ; 127.629    ;
; -131.627 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.601     ; 129.011    ;
; -131.598 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.886     ; 128.697    ;
; -131.590 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.836     ; 128.739    ;
; -131.586 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.880     ; 128.191    ;
; -131.584 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.869     ; 128.200    ;
; -131.570 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.852     ; 128.203    ;
; -131.562 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.477     ; 127.570    ;
; -131.520 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.737     ; 128.268    ;
; -131.515 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.787     ; 128.723    ;
; -131.504 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.242     ; 129.247    ;
; -131.497 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.489     ; 127.493    ;
; -131.496 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.837     ; 128.144    ;
; -131.492 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.717     ; 128.260    ;
; -131.482 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.487     ; 127.480    ;
; -131.482 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.511     ; 127.456    ;
; -131.482 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[12] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.466     ; 128.011    ;
; -131.481 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.240     ; 128.726    ;
; -131.454 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.914     ; 128.025    ;
; -131.454 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.909     ; 128.540    ;
; -131.450 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.526     ; 127.909    ;
; -131.439 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.054     ; 127.870    ;
; -131.431 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.849     ; 128.067    ;
; -131.416 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.847     ; 128.054    ;
; -131.416 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.871     ; 128.030    ;
; -131.394 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.753     ; 128.626    ;
; -131.384 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.886     ; 128.483    ;
; -131.380 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.736     ; 128.129    ;
; -131.372 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.880     ; 127.977    ;
; -131.369 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.885     ; 127.969    ;
; -131.369 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[18] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.880     ; 128.484    ;
; -131.366 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.719     ; 128.132    ;
; -131.366 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.479     ; 128.372    ;
; -131.352 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.509     ; 127.328    ;
; -131.332 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.933     ; 128.384    ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.646 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.574      ;
; -2.560 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.492      ;
; -2.556 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.488      ;
; -2.533 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.465      ;
; -2.492 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.424      ;
; -2.483 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.415      ;
; -2.467 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.399      ;
; -2.465 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.397      ;
; -2.446 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.378      ;
; -2.430 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.358      ;
; -2.392 ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.324      ;
; -2.384 ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.312      ;
; -2.368 ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.300      ;
; -2.354 ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.286      ;
; -2.324 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.254      ;
; -2.256 ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.188      ;
; -2.253 ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.063     ; 3.185      ;
; -2.242 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.172      ;
; -2.202 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.132      ;
; -2.200 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.128      ;
; -2.198 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.126      ;
; -2.189 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 3.117      ;
; -2.121 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.051      ;
; -2.095 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 3.025      ;
; -2.054 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.984      ;
; -2.054 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 2.982      ;
; -2.048 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.982      ;
; -2.048 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.982      ;
; -2.031 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 2.959      ;
; -2.028 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.958      ;
; -2.028 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.958      ;
; -2.027 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.957      ;
; -2.003 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.933      ;
; -1.995 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 2.923      ;
; -1.973 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.903      ;
; -1.966 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.896      ;
; -1.962 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.900      ;
; -1.962 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.900      ;
; -1.958 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.896      ;
; -1.958 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.896      ;
; -1.957 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 2.885      ;
; -1.952 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.882      ;
; -1.944 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.874      ;
; -1.942 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.876      ;
; -1.942 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.876      ;
; -1.941 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.875      ;
; -1.938 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.868      ;
; -1.938 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.872      ;
; -1.938 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.872      ;
; -1.937 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.871      ;
; -1.935 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.873      ;
; -1.935 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.873      ;
; -1.933 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.863      ;
; -1.932 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.862      ;
; -1.931 ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.067     ; 2.859      ;
; -1.915 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.849      ;
; -1.915 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.849      ;
; -1.914 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.848      ;
; -1.911 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.841      ;
; -1.910 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.840      ;
; -1.909 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[13] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.839      ;
; -1.894 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.832      ;
; -1.894 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.832      ;
; -1.888 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.818      ;
; -1.885 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.823      ;
; -1.885 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.823      ;
; -1.874 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.808      ;
; -1.874 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.808      ;
; -1.873 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.807      ;
; -1.869 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.807      ;
; -1.869 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.807      ;
; -1.867 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.805      ;
; -1.867 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.805      ;
; -1.865 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.799      ;
; -1.865 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.799      ;
; -1.864 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.798      ;
; -1.851 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.781      ;
; -1.851 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.781      ;
; -1.849 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.783      ;
; -1.849 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.783      ;
; -1.848 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[14] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.778      ;
; -1.848 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.782      ;
; -1.848 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.786      ;
; -1.848 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.786      ;
; -1.847 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.777      ;
; -1.847 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.781      ;
; -1.846 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.780      ;
; -1.833 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.763      ;
; -1.832 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.766      ;
; -1.829 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.763      ;
; -1.828 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.762      ;
; -1.828 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.762      ;
; -1.827 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.761      ;
; -1.827 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.761      ;
; -1.825 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.065     ; 2.755      ;
; -1.825 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.759      ;
; -1.825 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.759      ;
; -1.824 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.061     ; 2.758      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                               ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.548 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.642      ; 6.110      ;
; -1.894 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.354      ; 5.168      ;
; -1.870 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.625      ; 5.415      ;
; -1.847 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.734      ; 3.859      ;
; -1.779 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.822      ; 5.521      ;
; -1.709 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.836      ; 5.465      ;
; -1.708 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.571      ; 5.199      ;
; -1.705 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.571      ; 5.196      ;
; -1.694 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.836      ; 5.450      ;
; -1.694 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.354      ; 4.968      ;
; -1.674 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.734      ; 3.686      ;
; -1.672 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.102      ; 4.694      ;
; -1.596 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.622      ; 4.138      ;
; -1.582 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.474      ; 5.274      ;
; -1.580 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.625      ; 5.125      ;
; -1.569 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.734      ; 3.581      ;
; -1.541 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.571      ; 5.032      ;
; -1.535 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.102      ; 4.557      ;
; -1.529 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.011      ; 5.790      ;
; -1.512 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.228      ; 4.958      ;
; -1.502 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.622      ; 4.044      ;
; -1.502 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.622      ; 4.044      ;
; -1.491 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.822      ; 5.233      ;
; -1.459 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.628      ; 5.007      ;
; -1.447 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.571      ; 4.938      ;
; -1.445 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.836      ; 5.201      ;
; -1.430 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.628      ; 4.978      ;
; -1.425 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.734      ; 3.437      ;
; -1.418 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.069      ; 5.773      ;
; -1.417 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.102      ; 4.439      ;
; -1.407 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.354      ; 4.681      ;
; -1.380 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.622      ; 3.922      ;
; -1.367 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.908      ; 4.499      ;
; -1.366 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.354      ; 4.640      ;
; -1.345 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.228      ; 4.791      ;
; -1.345 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.721      ; 4.290      ;
; -1.342 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.011      ; 5.603      ;
; -1.323 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.836      ; 5.079      ;
; -1.310 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.409      ; 4.639      ;
; -1.280 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.030      ; 4.528      ;
; -1.240 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.228      ; 4.686      ;
; -1.234 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.011      ; 5.495      ;
; -1.223 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.409      ; 4.552      ;
; -1.205 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.975      ; 4.398      ;
; -1.195 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.975      ; 4.388      ;
; -1.167 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.721      ; 4.112      ;
; -1.159 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.174      ; 3.557      ;
; -1.157 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.734      ; 3.169      ;
; -1.133 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.695      ; 5.078      ;
; -1.107 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.490      ; 5.981      ;
; -1.049 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.721      ; 3.994      ;
; -1.029 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.412      ; 3.665      ;
; -1.028 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.412      ; 3.664      ;
; -1.009 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.040      ; 4.390      ;
; -1.000 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.769      ; 4.110      ;
; -0.997 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.605      ; 4.888      ;
; -0.992 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.605      ; 4.883      ;
; -0.969 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.628      ; 4.517      ;
; -0.942 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.081      ; 4.407      ;
; -0.908 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.748      ; 3.997      ;
; -0.892 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.748      ; 3.981      ;
; -0.863 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.412      ; 3.499      ;
; -0.861 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.628      ; 4.409      ;
; -0.832 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.605      ; 4.723      ;
; -0.757 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.412      ; 3.393      ;
; -0.742 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.664      ; 5.324      ;
; -0.741 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.664      ; 5.323      ;
; -0.737 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.605      ; 4.628      ;
; -0.734 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.605      ; 4.625      ;
; -0.724 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.249      ; 5.259      ;
; -0.722 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.529      ; 4.537      ;
; -0.721 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.481      ; 3.426      ;
; -0.678 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.695      ; 4.623      ;
; -0.657 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.529      ; 4.472      ;
; -0.623 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.781      ; 4.690      ;
; -0.622 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.529      ; 4.437      ;
; -0.598 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.263      ; 5.147      ;
; -0.576 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.664      ; 5.158      ;
; -0.572 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.024      ; 4.938      ;
; -0.554 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.084      ; 3.926      ;
; -0.537 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.027      ; 4.906      ;
; -0.470 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.664      ; 5.052      ;
; -0.466 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.049      ; 3.801      ;
; -0.453 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.202      ; 5.039      ;
; -0.436 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.249      ; 4.971      ;
; -0.431 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.002      ; 4.683      ;
; -0.423 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.263      ; 4.972      ;
; -0.416 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.481      ; 3.121      ;
; -0.384 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.024      ; 4.750      ;
; -0.384 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.084      ; 3.756      ;
; -0.377 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.103      ; 3.704      ;
; -0.371 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.103      ; 3.698      ;
; -0.338 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.049      ; 3.673      ;
; -0.322 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.263      ; 4.871      ;
; -0.296 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.670      ; 5.350      ;
; -0.286 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.024      ; 4.652      ;
; -0.278 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.084      ; 3.650      ;
; -0.276 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.405      ; 2.905      ;
; -0.268 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.263      ; 4.817      ;
; -0.267 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.027      ; 4.636      ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                                       ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.283 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.283      ; 3.091      ;
; -2.104 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.962      ; 3.091      ;
; -1.352 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.685      ;
; -1.330 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.663      ;
; -1.292 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.219      ; 5.389      ;
; -1.078 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.622      ; 6.110      ;
; -0.989 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.322      ;
; -0.902 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.685      ;
; -0.880 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.663      ;
; -0.859 ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.192      ;
; -0.850 ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.183      ;
; -0.842 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.169      ; 5.389      ;
; -0.822 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.623      ; 3.929      ;
; -0.799 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.132      ;
; -0.773 ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.705      ; 5.356      ;
; -0.733 ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.459      ; 5.070      ;
; -0.703 ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.036      ;
; -0.696 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.261      ; 4.835      ;
; -0.690 ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 5.023      ;
; -0.628 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.572      ; 6.110      ;
; -0.613 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 1.995      ; 2.046      ;
; -0.608 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 3.337      ; 3.929      ;
; -0.592 ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.455      ; 4.925      ;
; -0.578 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.261      ; 4.717      ;
; -0.566 ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.459      ; 4.903      ;
; -0.539 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.322      ;
; -0.508 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.258      ; 4.644      ;
; -0.468 ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.459      ; 4.805      ;
; -0.430 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 1.678      ; 2.046      ;
; -0.425 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.625      ; 5.790      ;
; -0.424 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.334      ; 5.168      ;
; -0.409 ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.192      ;
; -0.400 ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.183      ;
; -0.400 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.605      ; 5.415      ;
; -0.368 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.159      ; 3.011      ;
; -0.363 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.159      ; 3.006      ;
; -0.349 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.132      ;
; -0.348 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.759      ; 5.981      ;
; -0.326 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.688      ; 4.892      ;
; -0.323 ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.655      ; 5.356      ;
; -0.320 ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.258      ; 4.456      ;
; -0.314 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.683      ; 5.773      ;
; -0.309 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.802      ; 5.521      ;
; -0.283 ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.409      ; 5.070      ;
; -0.263 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.522      ; 4.499      ;
; -0.253 ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.036      ;
; -0.246 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.211      ; 4.835      ;
; -0.246 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.427      ; 2.524      ;
; -0.241 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.335      ; 4.290      ;
; -0.240 ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 5.023      ;
; -0.239 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.816      ; 5.465      ;
; -0.238 ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.551      ; 5.199      ;
; -0.238 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.625      ; 5.603      ;
; -0.235 ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.551      ; 5.196      ;
; -0.224 ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.816      ; 5.450      ;
; -0.224 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.334      ; 4.968      ;
; -0.222 ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.258      ; 4.358      ;
; -0.203 ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.159      ; 2.846      ;
; -0.202 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.082      ; 4.694      ;
; -0.154 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.873      ; 3.011      ;
; -0.149 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.873      ; 3.006      ;
; -0.142 ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.405      ; 4.925      ;
; -0.140 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.427      ; 2.418      ;
; -0.130 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.625      ; 5.495      ;
; -0.128 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.211      ; 4.717      ;
; -0.126 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.602      ; 4.138      ;
; -0.124 ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.384      ; 2.251      ;
; -0.116 ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.409      ; 4.903      ;
; -0.110 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.605      ; 5.125      ;
; -0.108 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.159      ; 2.751      ;
; -0.106 ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.071      ; 1.615      ;
; -0.105 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.159      ; 2.748      ;
; -0.095 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.803      ; 3.382      ;
; -0.093 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.083      ; 2.660      ;
; -0.071 ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.551      ; 5.032      ;
; -0.065 ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.082      ; 4.557      ;
; -0.063 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.335      ; 4.112      ;
; -0.058 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.208      ; 4.644      ;
; -0.055 ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.788      ; 3.557      ;
; -0.034 ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.667      ; 2.574      ;
; -0.032 ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.602      ; 4.044      ;
; -0.032 ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.602      ; 4.044      ;
; -0.029 ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.309      ; 5.078      ;
; -0.028 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.083      ; 2.595      ;
; -0.027 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.335      ; 2.846      ;
; -0.021 ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.802      ; 5.233      ;
; -0.018 ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.409      ; 4.805      ;
; 0.007  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.083      ; 2.560      ;
; 0.011  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.873      ; 2.846      ;
; 0.011  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.608      ; 5.007      ;
; 0.012  ; control_unit:b2v_inst11|present_state.fetch1a  ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.103      ; 3.859      ;
; 0.017  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.933      ; 5.324      ;
; 0.018  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.933      ; 5.323      ;
; 0.023  ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.551      ; 4.938      ;
; 0.025  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.575      ; 5.790      ;
; 0.025  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.816      ; 5.201      ;
; 0.026  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.284      ; 5.168      ;
; 0.031  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.817      ; 3.270      ;
; 0.040  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.608      ; 4.978      ;
; 0.050  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.555      ; 5.415      ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                                                ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.569 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.080      ; 2.541      ;
; -4.499 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.893      ; 2.424      ;
; -4.494 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.080      ; 2.616      ;
; -4.445 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.713      ; 2.298      ;
; -4.272 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.483      ; 2.241      ;
; -4.233 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.080      ; 2.877      ;
; -4.232 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.080      ; 2.878      ;
; -4.067 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 7.078      ; 2.541      ;
; -4.007 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.939      ; 2.962      ;
; -3.997 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.891      ; 2.424      ;
; -3.992 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 7.078      ; 2.616      ;
; -3.943 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.711      ; 2.298      ;
; -3.839 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.664      ; 1.855      ;
; -3.814 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.276      ; 2.492      ;
; -3.770 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.481      ; 2.241      ;
; -3.734 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.342      ; 2.638      ;
; -3.731 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 7.078      ; 2.877      ;
; -3.730 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 7.078      ; 2.878      ;
; -3.722 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.664      ; 1.972      ;
; -3.683 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.047      ; 2.394      ;
; -3.614 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.342      ; 2.758      ;
; -3.568 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.169      ; 2.631      ;
; -3.521 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.752      ; 3.261      ;
; -3.505 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.937      ; 2.962      ;
; -3.453 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.169      ; 2.746      ;
; -3.337 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.662      ; 1.855      ;
; -3.334 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.950      ; 3.646      ;
; -3.312 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.274      ; 2.492      ;
; -3.306 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.950      ; 3.674      ;
; -3.232 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.340      ; 2.638      ;
; -3.220 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.662      ; 1.972      ;
; -3.181 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.045      ; 2.394      ;
; -3.172 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.583      ; 3.441      ;
; -3.170 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.950      ; 3.810      ;
; -3.112 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.340      ; 2.758      ;
; -3.105 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.963      ; 1.888      ;
; -3.097 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.963      ; 1.896      ;
; -3.083 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.583      ; 3.530      ;
; -3.067 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.963      ; 1.926      ;
; -3.066 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.167      ; 2.631      ;
; -3.019 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.750      ; 3.261      ;
; -2.990 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.169      ; 3.209      ;
; -2.960 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.353      ; 3.423      ;
; -2.959 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.287      ; 3.358      ;
; -2.951 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.167      ; 2.746      ;
; -2.931 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.287      ; 3.386      ;
; -2.928 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.353      ; 3.455      ;
; -2.928 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.287      ; 3.389      ;
; -2.838 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.215      ; 2.407      ;
; -2.836 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.166      ; 3.360      ;
; -2.832 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.948      ; 3.646      ;
; -2.804 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.948      ; 3.674      ;
; -2.788 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.787      ; 4.228      ;
; -2.747 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.789      ; 4.271      ;
; -2.706 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.576      ; 4.099      ;
; -2.699 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.178      ; 3.509      ;
; -2.670 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.581      ; 3.441      ;
; -2.668 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.948      ; 3.810      ;
; -2.652 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.574      ; 4.151      ;
; -2.603 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.961      ; 1.888      ;
; -2.595 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.961      ; 1.896      ;
; -2.593 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.166      ; 3.603      ;
; -2.581 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.581      ; 3.530      ;
; -2.565 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.961      ; 1.926      ;
; -2.488 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.167      ; 3.209      ;
; -2.458 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.351      ; 3.423      ;
; -2.457 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.178      ; 3.751      ;
; -2.457 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.285      ; 3.358      ;
; -2.429 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.285      ; 3.386      ;
; -2.426 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.351      ; 3.455      ;
; -2.426 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.285      ; 3.389      ;
; -2.356 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.683      ; 3.357      ;
; -2.351 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.053      ; 4.732      ;
; -2.348 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.428      ; 3.110      ;
; -2.336 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.213      ; 2.407      ;
; -2.334 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.164      ; 3.360      ;
; -2.319 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.617      ; 3.328      ;
; -2.290 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.789      ; 4.228      ;
; -2.263 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.053      ; 4.820      ;
; -2.245 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.787      ; 4.271      ;
; -2.228 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.428      ; 3.230      ;
; -2.224 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.044      ; 5.049      ;
; -2.217 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.617      ; 3.430      ;
; -2.204 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.574      ; 4.099      ;
; -2.197 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.176      ; 3.509      ;
; -2.182 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 7.042      ; 5.089      ;
; -2.154 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.576      ; 4.151      ;
; -2.119 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.107      ; 4.018      ;
; -2.091 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.164      ; 3.603      ;
; -2.086 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.212      ; 3.156      ;
; -2.057 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.617      ; 3.590      ;
; -2.010 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.053      ; 5.073      ;
; -2.008 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.396      ; 2.418      ;
; -2.004 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 7.053      ; 5.079      ;
; -2.001 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.033      ; 4.062      ;
; -2.001 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.854      ; 3.883      ;
; -1.985 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.212      ; 3.257      ;
; -1.969 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.428      ; 3.489      ;
; -1.955 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.176      ; 3.751      ;
; -1.926 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.690      ; 2.794      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                        ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.502 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 7.023      ; 2.541      ;
; -4.432 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.836      ; 2.424      ;
; -4.427 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 7.023      ; 2.616      ;
; -4.378 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.656      ; 2.298      ;
; -4.205 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.426      ; 2.241      ;
; -4.166 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 7.023      ; 2.877      ;
; -4.165 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 7.023      ; 2.878      ;
; -4.057 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.584      ; 0.547      ;
; -3.940 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.882      ; 2.962      ;
; -3.877 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.606      ; 2.749      ;
; -3.747 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.219      ; 2.492      ;
; -3.667 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.285      ; 2.638      ;
; -3.616 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.990      ; 2.394      ;
; -3.547 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.285      ; 2.758      ;
; -3.454 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.695      ; 3.261      ;
; -3.417 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.854      ; 1.457      ;
; -3.283 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.066      ; 2.803      ;
; -3.267 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.893      ; 3.646      ;
; -3.239 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.893      ; 3.674      ;
; -3.181 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.927      ; 2.766      ;
; -3.105 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.526      ; 3.441      ;
; -3.103 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.893      ; 3.810      ;
; -3.016 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.526      ; 3.530      ;
; -2.965 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.992      ; 2.047      ;
; -2.898 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.781      ; 1.903      ;
; -2.893 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.296      ; 3.423      ;
; -2.892 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.230      ; 3.358      ;
; -2.864 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.230      ; 3.386      ;
; -2.861 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.296      ; 3.455      ;
; -2.861 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.230      ; 3.389      ;
; -2.839 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.042      ; 2.223      ;
; -2.725 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.042      ; 2.337      ;
; -2.489 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.324      ; 1.855      ;
; -2.372 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.324      ; 1.972      ;
; -2.331 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.875      ; 1.564      ;
; -2.300 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.634      ; 3.364      ;
; -2.247 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.875      ; 1.648      ;
; -2.246 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.875      ; 1.649      ;
; -2.232 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.041      ; 2.829      ;
; -2.218 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.829      ; 2.631      ;
; -2.179 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.041      ; 2.882      ;
; -2.168 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.494      ; 2.346      ;
; -2.118 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.875      ; 1.777      ;
; -2.103 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.829      ; 2.746      ;
; -2.088 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.041      ; 2.973      ;
; -2.070 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.027      ; 2.977      ;
; -1.958 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.336      ; 2.398      ;
; -1.940 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.041      ; 3.121      ;
; -1.923 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.336      ; 2.433      ;
; -1.894 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.409      ; 2.535      ;
; -1.891 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.578      ; 2.707      ;
; -1.888 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.237      ; 2.369      ;
; -1.840 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.409      ; 2.589      ;
; -1.821 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.336      ; 2.535      ;
; -1.794 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.027      ; 3.253      ;
; -1.738 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.409      ; 2.691      ;
; -1.653 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 5.634      ; 3.511      ;
; -1.640 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.829      ; 3.209      ;
; -1.580 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.409      ; 2.849      ;
; -1.578 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.409      ; 2.851      ;
; -1.486 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.826      ; 3.360      ;
; -1.349 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.838      ; 3.509      ;
; -1.243 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.826      ; 3.603      ;
; -1.133 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.854      ; 3.741      ;
; -1.107 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.838      ; 3.751      ;
; -1.001 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.713      ; 4.732      ;
; -0.913 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.713      ; 4.820      ;
; -0.660 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.713      ; 5.073      ;
; -0.654 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.522      ; 1.888      ;
; -0.654 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.713      ; 5.079      ;
; -0.646 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.522      ; 1.896      ;
; -0.616 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.522      ; 1.926      ;
; -0.387 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.400      ; 3.033      ;
; -0.379 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.863      ; 3.504      ;
; -0.365 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.029      ; 4.684      ;
; -0.298 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.696      ; 2.418      ;
; -0.295 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.050      ; 4.775      ;
; -0.291 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.333      ; 4.062      ;
; -0.286 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.863      ; 3.597      ;
; -0.271 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.029      ; 4.778      ;
; -0.216 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.990      ; 2.794      ;
; -0.210 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.863      ; 3.673      ;
; -0.207 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.015      ; 4.828      ;
; -0.200 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.050      ; 4.870      ;
; -0.193 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.863      ; 3.690      ;
; -0.189 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.333      ; 4.164      ;
; -0.170 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.366      ; 3.216      ;
; -0.144 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.400      ; 3.276      ;
; -0.126 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.366      ; 3.260      ;
; -0.119 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.990      ; 2.891      ;
; -0.095 ; control_unit:b2v_inst11|present_state.mul3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.356      ; 4.281      ;
; -0.077 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.423      ; 3.366      ;
; -0.048 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.050      ; 5.022      ;
; -0.043 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.029      ; 5.006      ;
; -0.041 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.050      ; 5.029      ;
; -0.026 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.423      ; 3.417      ;
; -0.025 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.333      ; 4.328      ;
; -0.016 ; control_unit:b2v_inst11|present_state.ldi3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.353      ; 4.357      ;
; -0.015 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.029      ; 5.034      ;
; 0.008  ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.423      ; 3.451      ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                            ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.125 ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; 0.000        ; 2.407      ; 2.668      ;
; 0.391  ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; -0.500       ; 2.407      ; 2.684      ;
; 0.557  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.775      ;
; 0.557  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.775      ;
; 0.559  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.779      ;
; 0.563  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.781      ;
; 0.569  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.788      ;
; 0.572  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.791      ;
; 0.594  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 0.812      ;
; 0.832  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.050      ;
; 0.832  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.050      ;
; 0.835  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.053      ;
; 0.845  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.063      ;
; 0.847  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.065      ;
; 0.849  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.067      ;
; 0.850  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.068      ;
; 0.851  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.069      ;
; 0.853  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.071      ;
; 0.859  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.077      ;
; 0.861  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.079      ;
; 0.863  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.082      ;
; 0.942  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.160      ;
; 0.944  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.163      ;
; 0.954  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.172      ;
; 0.955  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.177      ;
; 0.962  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.180      ;
; 0.963  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.181      ;
; 0.964  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.182      ;
; 0.965  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.183      ;
; 0.972  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.190      ;
; 0.973  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.191      ;
; 0.975  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.193      ;
; 0.976  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.194      ;
; 0.997  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.215      ;
; 1.034  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.252      ;
; 1.057  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.275      ;
; 1.059  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.277      ;
; 1.067  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.285      ;
; 1.068  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.286      ;
; 1.070  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.288      ;
; 1.071  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.289      ;
; 1.073  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.291      ;
; 1.074  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.292      ;
; 1.075  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.293      ;
; 1.075  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.289      ;
; 1.076  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.294      ;
; 1.085  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.303      ;
; 1.088  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.302      ;
; 1.097  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.315      ;
; 1.127  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.345      ;
; 1.128  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.346      ;
; 1.138  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.356      ;
; 1.146  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.364      ;
; 1.153  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.371      ;
; 1.153  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.371      ;
; 1.154  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.372      ;
; 1.155  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[13] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.373      ;
; 1.169  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.387      ;
; 1.170  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.384      ;
; 1.171  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.389      ;
; 1.179  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.397      ;
; 1.179  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.397      ;
; 1.181  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.399      ;
; 1.183  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.401      ;
; 1.185  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.403      ;
; 1.187  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.405      ;
; 1.187  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.401      ;
; 1.187  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.401      ;
; 1.194  ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|counter[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.412      ;
; 1.197  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.415      ;
; 1.199  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.417      ;
; 1.200  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.414      ;
; 1.204  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.422      ;
; 1.209  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.427      ;
; 1.249  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.467      ;
; 1.257  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.475      ;
; 1.262  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.480      ;
; 1.262  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.480      ;
; 1.265  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.483      ;
; 1.271  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.489      ;
; 1.274  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.061      ; 1.492      ;
; 1.282  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.496      ;
; 1.282  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.057      ; 1.496      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:b2v_inst14|temporal'                                                                                                                                                                   ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.051 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.023      ; 1.348      ;
; 0.304  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.903      ; 1.364      ;
; 0.360  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.259      ; 0.776      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr4b   ; control_unit:b2v_inst11|present_state.ldr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|present_state.ld6a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div3b   ; control_unit:b2v_inst11|present_state.div3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|present_state.not4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|present_state.and5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|present_state.add5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub4b   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|present_state.sub5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|present_state.shl5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str4b   ; control_unit:b2v_inst11|present_state.str4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.str6a   ; control_unit:b2v_inst11|present_state.str6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mflo3b  ; control_unit:b2v_inst11|present_state.mflo3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.out3b   ; control_unit:b2v_inst11|present_state.out3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.in3b    ; control_unit:b2v_inst11|present_state.in3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shl5b   ; control_unit:b2v_inst11|present_state.shl5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ror5b   ; control_unit:b2v_inst11|present_state.ror5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.ori5b   ; control_unit:b2v_inst11|present_state.ori5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.shr5b   ; control_unit:b2v_inst11|present_state.shr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brmi4b  ; control_unit:b2v_inst11|present_state.brmi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brnz4b  ; control_unit:b2v_inst11|present_state.brnz4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.rol5b   ; control_unit:b2v_inst11|present_state.rol5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brzr4b  ; control_unit:b2v_inst11|present_state.brzr4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; control_unit:b2v_inst11|present_state.brpl4b  ; control_unit:b2v_inst11|present_state.brpl4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.038      ; 0.577      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:b2v_inst14|temporal'                                                                                                 ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.912 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.764      ; 4.161      ;
; -2.738 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.935      ; 4.158      ;
; -2.738 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.935      ; 4.158      ;
; -2.738 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.935      ; 4.158      ;
; -2.738 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.935      ; 4.158      ;
; -2.738 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.935      ; 4.158      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.shr5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.shl5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.andi5a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.725 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.951      ; 4.161      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.add5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.add3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.712 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.965      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.546 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.131      ; 4.162      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.rol3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.ror5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.rol4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.ror4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.540 ; reset     ; control_unit:b2v_inst11|present_state.ror3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.138      ; 4.163      ;
; -2.538 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.141      ; 4.164      ;
; -2.536 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.139      ; 4.160      ;
; -2.534 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.140      ; 4.159      ;
; -2.534 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.140      ; 4.159      ;
; -2.534 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.140      ; 4.159      ;
; -2.521 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.151      ; 4.157      ;
; -2.521 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.151      ; 4.157      ;
; -2.521 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.151      ; 4.157      ;
; -2.521 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.151      ; 4.157      ;
; -2.521 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.151      ; 4.157      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.517 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.154      ; 4.156      ;
; -2.512 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.163      ; 4.160      ;
; -2.512 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.163      ; 4.160      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.511 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.167      ; 4.163      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.addi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.sub3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.andi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.shr3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.504 ; reset     ; control_unit:b2v_inst11|present_state.shl3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.175      ; 4.164      ;
; -2.499 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.172      ; 4.156      ;
; -2.499 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.172      ; 4.156      ;
; -2.499 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.172      ; 4.156      ;
; -2.467 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.209      ; 4.161      ;
; -2.467 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.209      ; 4.161      ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_in'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.087 ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.888      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.500        ; 2.326      ; 2.884      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; -0.023 ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.500        ; 2.330      ; 2.828      ;
; 0.040  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.500        ; 2.324      ; 2.759      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.556  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.745      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.558  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 1.000        ; 2.326      ; 2.743      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.603  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 1.000        ; 2.330      ; 2.702      ;
; 0.649  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 1.000        ; 2.324      ; 2.650      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_in'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.083 ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.000        ; 2.407      ; 2.521      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; -0.039 ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.000        ; 2.413      ; 2.571      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.004  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.610      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.006  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.000        ; 2.409      ; 2.612      ;
; 0.535  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; -0.500       ; 2.407      ; 2.639      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; -0.500       ; 2.413      ; 2.705      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.654  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.760      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
; 0.657  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; -0.500       ; 2.409      ; 2.763      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:b2v_inst14|temporal'                                                                                                           ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.585 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 3.105      ; 3.877      ;
; 1.232 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 3.105      ; 4.024      ;
; 1.476 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.223      ; 3.886      ;
; 1.476 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.223      ; 3.886      ;
; 1.476 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.223      ; 3.886      ;
; 1.476 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.223      ; 3.886      ;
; 1.695 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.205      ; 3.087      ;
; 1.695 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.229      ; 3.111      ;
; 1.941 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.743      ; 3.871      ;
; 1.941 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.743      ; 3.871      ;
; 1.941 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.743      ; 3.871      ;
; 1.941 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.743      ; 3.871      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.667      ; 3.874      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.667      ; 3.874      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.667      ; 3.874      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.667      ; 3.874      ;
; 2.020 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.667      ; 3.874      ;
; 2.120 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.223      ; 4.030      ;
; 2.120 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.223      ; 4.030      ;
; 2.120 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.223      ; 4.030      ;
; 2.120 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.223      ; 4.030      ;
; 2.174 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.512      ; 3.873      ;
; 2.174 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.512      ; 3.873      ;
; 2.174 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.512      ; 3.873      ;
; 2.184 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.505      ; 3.876      ;
; 2.184 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.505      ; 3.876      ;
; 2.184 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.505      ; 3.876      ;
; 2.184 ; reset     ; control_unit:b2v_inst11|present_state.ror4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.505      ; 3.876      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.jal3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.191 ; reset     ; control_unit:b2v_inst11|present_state.jr3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.496      ; 3.874      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.491      ; 3.883      ;
; 2.212 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.478      ; 3.877      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.439      ; 3.875      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.436      ; 3.872      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.436      ; 3.872      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.436      ; 3.872      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.436      ; 3.872      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.439      ; 3.875      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.439      ; 3.875      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.439      ; 3.875      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.439      ; 3.875      ;
; 2.249 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.436      ; 3.872      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.268 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.420      ; 3.875      ;
; 2.348 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 1.229      ; 3.264      ;
; 2.350 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 1.205      ; 3.242      ;
; 2.394 ; reset     ; control_unit:b2v_inst11|present_state.ori4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.295      ; 3.876      ;
; 2.394 ; reset     ; control_unit:b2v_inst11|present_state.or4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.295      ; 3.876      ;
; 2.394 ; reset     ; control_unit:b2v_inst11|present_state.or3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.295      ; 3.876      ;
; 2.394 ; reset     ; control_unit:b2v_inst11|present_state.ori3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.295      ; 3.876      ;
; 2.409 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.274      ; 3.870      ;
; 2.409 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.274      ; 3.870      ;
; 2.409 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.274      ; 3.870      ;
; 2.409 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.274      ; 3.870      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.st6b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.st5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.st4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.str3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.ld3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.410 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.277      ; 3.874      ;
; 2.445 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.238      ; 3.870      ;
; 2.445 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.238      ; 3.870      ;
; 2.445 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.238      ; 3.870      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.448 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.242      ; 3.877      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
; 2.456 ; reset     ; control_unit:b2v_inst11|present_state.rol5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.233      ; 3.876      ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[13]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[14]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[15]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[16]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[17]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[18]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[19]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[20]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[21]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[22]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[23]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[24]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|temporal|clk              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[10]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[11]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[1]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[2]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[3]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[4]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[5]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[6]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[7]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[8]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[9]|clk            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                   ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout        ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad               ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                   ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin            ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout            ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datab              ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout          ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datac            ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout           ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|dataa                  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout            ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac                  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout          ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab                ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                  ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout            ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|dataa              ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|dataa            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Out_portin|datad             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|dataa            ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|combout          ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb             ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datac              ;
; 0.128  ; 0.128        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad           ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad              ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|datad           ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165|combout            ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad              ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~7|dataa            ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable   ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datad                    ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datac             ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout            ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|datac              ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|datad              ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable    ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr166|datad              ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout            ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datad              ;
; 0.141  ; 0.141        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout            ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Gra|datad                    ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout            ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|R14MUX_enable|datad          ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|datad            ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout      ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|dataa              ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout            ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0]   ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk     ;
; 0.147  ; 0.147        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|combout            ;
; 0.147  ; 0.147        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr176~2|combout          ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad              ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|combout          ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165|datab              ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout            ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|datad              ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rin             ;
; 0.150  ; 0.150        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~7|combout          ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|combout         ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datad              ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Gra             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MDRin           ;
; 0.153  ; 0.153        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~1|combout          ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|dataa              ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|datac              ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout            ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|datad            ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grc             ;
; 0.157  ; 0.157        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout            ;
; 0.158  ; 0.158        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rin|datad                    ;
; 0.159  ; 0.159        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                   ;
; 0.160  ; 0.160        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153~6|datac            ;
; 0.160  ; 0.160        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout            ;
; 0.161  ; 0.161        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRin|datad                  ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150~2|combout          ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153~6|combout          ;
; 0.161  ; 0.161        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~1|combout          ;
; 0.161  ; 0.161        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|write_signal|datac           ;
; 0.162  ; 0.162        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datad                    ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datad              ;
; 0.163  ; 0.163        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|combout            ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout           ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin           ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grc|datad                    ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|present_state.halt~2|combout ;
; 0.166  ; 0.166        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr147|datac              ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|combout            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'                                                                                                                                         ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188|dataa            ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188|combout          ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|dataa            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datad            ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datad            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datad            ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datac           ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datab            ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datac          ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[0]|datac            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datad            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188~4|datac          ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|combout        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|BAout|datad                ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout       ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~4|combout        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|datab            ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|datac          ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|dataa          ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|BAout         ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|datad            ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|combout       ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|dataa          ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zlowout|datab              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MDRin         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|dataa                ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|dataa         ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|datab          ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad          ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datad          ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa            ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datad         ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|datab          ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|read_signal|datac          ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|datab            ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad                ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datad            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|read_signal   ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171~0|combout        ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad          ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCout         ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datab            ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|datad         ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datad                  ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; 1.995  ; 2.502  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; 1.267  ; 1.702  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; 1.443  ; 1.934  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; 1.661  ; 2.101  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; 1.035  ; 1.487  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; 1.569  ; 2.002  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; 1.327  ; 1.756  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; 1.995  ; 2.502  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; 1.994  ; 2.469  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; 1.838  ; 1.971  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; 4.273  ; 4.732  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -1.025 ; -0.885 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 1.417  ; 1.869  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; -0.604 ; -1.032 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; -0.826 ; -1.239 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; -0.994 ; -1.462 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; -1.204 ; -1.622 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; -0.604 ; -1.032 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; -1.116 ; -1.527 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; -0.884 ; -1.290 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; -1.502 ; -1.958 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; -1.464 ; -1.896 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; -1.191 ; -1.297 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; -3.565 ; -4.007 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 2.270  ; 2.123  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.189 ; -0.629 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 6.647 ; 6.670 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 6.473 ; 6.465 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 6.260 ; 6.252 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 6.647 ; 6.670 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 6.640 ; 6.665 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 6.632 ; 6.630 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 6.591 ; 6.606 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 6.584 ; 6.596 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 6.894 ; 6.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 6.483 ; 6.452 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 6.526 ; 6.488 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 6.458 ; 6.422 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 6.598 ; 6.550 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 6.440 ; 6.406 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 6.894 ; 6.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 6.616 ; 6.634 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 8.874 ; 8.873 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 6.082 ; 6.073 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 6.286 ; 6.277 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 6.082 ; 6.073 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 6.455 ; 6.474 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 6.447 ; 6.470 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 6.440 ; 6.436 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 6.400 ; 6.412 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 6.393 ; 6.403 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 6.256 ; 6.221 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 6.297 ; 6.266 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 6.339 ; 6.300 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 6.273 ; 6.236 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 6.408 ; 6.360 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 6.256 ; 6.221 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 6.691 ; 6.711 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 6.425 ; 6.440 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 8.483 ; 8.481 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                               ;
+-----------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+-----------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 8.61 MHz  ; 8.61 MHz        ; clock_divider:b2v_inst14|temporal ;                                                               ;
; 302.3 MHz ; 250.0 MHz       ; clk_in                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+---------------------------------------------+----------+---------------+
; Clock                                       ; Slack    ; End Point TNS ;
+---------------------------------------------+----------+---------------+
; clock_divider:b2v_inst14|temporal           ; -119.609 ; -21421.237    ;
; clk_in                                      ; -2.308   ; -30.770       ;
; control_unit:b2v_inst11|present_state.add3a ; -2.276   ; -13.273       ;
; reset                                       ; -1.901   ; -6.179        ;
+---------------------------------------------+----------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; reset                                       ; -4.199 ; -59.917       ;
; control_unit:b2v_inst11|present_state.add3a ; -4.016 ; -45.031       ;
; clk_in                                      ; -0.149 ; -0.149        ;
; clock_divider:b2v_inst14|temporal           ; -0.045 ; -0.045        ;
+---------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temporal ; -2.624 ; -380.779      ;
; clk_in                            ; -0.041 ; -0.512        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                       ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -0.026 ; -0.026        ;
; clock_divider:b2v_inst14|temporal ; 0.566  ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -29.000       ;
; reset                                       ; -3.000 ; -3.000        ;
; clock_divider:b2v_inst14|temporal           ; -2.484 ; -1308.936     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.353  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temporal'                                                                                                                                         ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack    ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -119.609 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.166     ; 115.928    ;
; -119.469 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.567     ; 116.387    ;
; -119.301 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.453     ; 116.333    ;
; -119.235 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.166     ; 115.554    ;
; -119.130 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.187     ; 115.928    ;
; -119.095 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.567     ; 116.013    ;
; -119.030 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 115.962    ;
; -118.990 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.588     ; 116.387    ;
; -118.927 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.453     ; 115.959    ;
; -118.832 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.124     ; 115.193    ;
; -118.822 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.474     ; 116.333    ;
; -118.797 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.152     ; 115.130    ;
; -118.769 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.978     ; 115.786    ;
; -118.756 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.187     ; 115.554    ;
; -118.692 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.525     ; 115.652    ;
; -118.657 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 115.589    ;
; -118.656 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 115.588    ;
; -118.636 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.324     ; 115.797    ;
; -118.616 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.588     ; 116.013    ;
; -118.551 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.574     ; 115.962    ;
; -118.524 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.411     ; 115.598    ;
; -118.489 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.439     ; 115.535    ;
; -118.448 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.474     ; 115.959    ;
; -118.397 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.624     ; 115.258    ;
; -118.395 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.978     ; 115.412    ;
; -118.392 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.166     ; 114.711    ;
; -118.353 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.145     ; 115.193    ;
; -118.321 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.228     ; 115.578    ;
; -118.318 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.173     ; 115.130    ;
; -118.282 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.166     ; 114.601    ;
; -118.262 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.324     ; 115.423    ;
; -118.253 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.511     ; 115.227    ;
; -118.252 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.567     ; 115.170    ;
; -118.218 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.539     ; 115.164    ;
; -118.213 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.546     ; 115.652    ;
; -118.211 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.499     ; 115.707    ;
; -118.178 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.574     ; 115.589    ;
; -118.177 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.574     ; 115.588    ;
; -118.157 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.345     ; 115.797    ;
; -118.142 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.567     ; 115.060    ;
; -118.084 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.453     ; 115.116    ;
; -118.048 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.987     ; 115.546    ;
; -118.045 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.432     ; 115.598    ;
; -118.023 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.624     ; 114.884    ;
; -118.016 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.145     ; 114.356    ;
; -118.010 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.460     ; 115.535    ;
; -117.992 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[18] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.936     ; 115.051    ;
; -117.974 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.453     ; 115.006    ;
; -117.972 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.129     ; 114.328    ;
; -117.957 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[23] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.964     ; 114.988    ;
; -117.947 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.228     ; 115.204    ;
; -117.927 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.372     ; 115.550    ;
; -117.918 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.645     ; 115.258    ;
; -117.913 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.187     ; 114.711    ;
; -117.908 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.146     ; 114.247    ;
; -117.908 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.437     ; 113.956    ;
; -117.876 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.546     ; 114.815    ;
; -117.859 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.282     ; 115.062    ;
; -117.850 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.135     ; 114.200    ;
; -117.842 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.249     ; 115.578    ;
; -117.837 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.499     ; 115.333    ;
; -117.832 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.530     ; 114.787    ;
; -117.830 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.130     ; 114.185    ;
; -117.824 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.310     ; 114.999    ;
; -117.813 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 114.745    ;
; -117.807 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.123     ; 114.169    ;
; -117.803 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.187     ; 114.601    ;
; -117.800 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.867     ; 115.928    ;
; -117.783 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.345     ; 115.423    ;
; -117.774 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.532     ; 115.227    ;
; -117.773 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.588     ; 115.170    ;
; -117.768 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.547     ; 114.706    ;
; -117.768 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.838     ; 114.415    ;
; -117.739 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.560     ; 115.164    ;
; -117.716 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.154     ; 114.047    ;
; -117.710 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.536     ; 114.659    ;
; -117.708 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.432     ; 114.761    ;
; -117.703 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.553     ; 114.635    ;
; -117.690 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.531     ; 114.644    ;
; -117.674 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.987     ; 115.172    ;
; -117.667 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.524     ; 114.628    ;
; -117.664 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.416     ; 114.733    ;
; -117.663 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.588     ; 115.060    ;
; -117.663 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.128     ; 114.020    ;
; -117.620 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.582     ; 114.523    ;
; -117.606 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.145     ; 113.946    ;
; -117.605 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.474     ; 115.116    ;
; -117.600 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.433     ; 114.652    ;
; -117.600 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.724     ; 114.361    ;
; -117.585 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.610     ; 114.460    ;
; -117.576 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.555     ; 114.506    ;
; -117.569 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.008     ; 115.546    ;
; -117.553 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -4.145     ; 113.893    ;
; -117.553 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.372     ; 115.176    ;
; -117.552 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[12] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.978     ; 114.569    ;
; -117.544 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -3.645     ; 114.884    ;
; -117.544 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.186     ; 114.843    ;
; -117.542 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.422     ; 114.605    ;
; -117.537 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -4.166     ; 114.356    ;
; -117.523 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.529     ; 114.479    ;
+----------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.308 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 3.244      ;
; -2.211 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.150      ;
; -2.207 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.146      ;
; -2.192 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.131      ;
; -2.150 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.089      ;
; -2.149 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.088      ;
; -2.141 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.080      ;
; -2.132 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.071      ;
; -2.128 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.067      ;
; -2.121 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 3.057      ;
; -2.065 ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 3.001      ;
; -2.063 ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 3.002      ;
; -2.045 ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 2.984      ;
; -2.041 ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 2.980      ;
; -1.939 ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 2.878      ;
; -1.935 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.872      ;
; -1.935 ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.056     ; 2.874      ;
; -1.906 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.842      ;
; -1.901 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.837      ;
; -1.897 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.833      ;
; -1.867 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.804      ;
; -1.829 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.766      ;
; -1.772 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.708      ;
; -1.766 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.702      ;
; -1.764 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.701      ;
; -1.739 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.676      ;
; -1.738 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.679      ;
; -1.720 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.656      ;
; -1.716 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.654      ;
; -1.715 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.653      ;
; -1.715 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.653      ;
; -1.692 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.628      ;
; -1.685 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.623      ;
; -1.671 ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.607      ;
; -1.660 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.597      ;
; -1.641 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.585      ;
; -1.641 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.585      ;
; -1.637 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.581      ;
; -1.637 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.581      ;
; -1.633 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.570      ;
; -1.626 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.563      ;
; -1.622 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.566      ;
; -1.622 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.566      ;
; -1.619 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.560      ;
; -1.618 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.555      ;
; -1.618 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.559      ;
; -1.618 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.559      ;
; -1.615 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.556      ;
; -1.614 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.555      ;
; -1.614 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.555      ;
; -1.611 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[13] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.548      ;
; -1.611 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.548      ;
; -1.611 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.548      ;
; -1.600 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.541      ;
; -1.599 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.540      ;
; -1.599 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.540      ;
; -1.585 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.523      ;
; -1.580 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.524      ;
; -1.580 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.524      ;
; -1.579 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.517      ;
; -1.579 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.523      ;
; -1.579 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.523      ;
; -1.579 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.516      ;
; -1.571 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.515      ;
; -1.571 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.515      ;
; -1.566 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.059     ; 2.502      ;
; -1.564 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.505      ;
; -1.564 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.505      ;
; -1.564 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.502      ;
; -1.563 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.504      ;
; -1.562 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.499      ;
; -1.562 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.506      ;
; -1.562 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.506      ;
; -1.558 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.502      ;
; -1.558 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.051     ; 2.502      ;
; -1.557 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.498      ;
; -1.556 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.497      ;
; -1.556 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.497      ;
; -1.551 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.492      ;
; -1.551 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.492      ;
; -1.549 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.490      ;
; -1.548 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.489      ;
; -1.548 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.489      ;
; -1.541 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.479      ;
; -1.541 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.479      ;
; -1.540 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.481      ;
; -1.540 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.478      ;
; -1.539 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.480      ;
; -1.539 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.480      ;
; -1.536 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.477      ;
; -1.535 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.476      ;
; -1.535 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.054     ; 2.476      ;
; -1.527 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.464      ;
; -1.523 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.058     ; 2.460      ;
; -1.520 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.460      ;
; -1.520 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.460      ;
; -1.516 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.055     ; 2.456      ;
; -1.514 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.057     ; 2.452      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.276 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.264      ; 5.561      ;
; -1.683 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.001      ; 4.705      ;
; -1.654 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.518      ; 3.522      ;
; -1.641 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.254      ; 4.916      ;
; -1.543 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.433      ; 4.997      ;
; -1.504 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.518      ; 3.372      ;
; -1.495 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.448      ; 4.964      ;
; -1.490 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.001      ; 4.512      ;
; -1.489 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.210      ; 4.720      ;
; -1.486 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.210      ; 4.717      ;
; -1.462 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.448      ; 4.931      ;
; -1.419 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.073      ; 4.791      ;
; -1.410 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.518      ; 3.278      ;
; -1.394 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.322      ; 3.737      ;
; -1.392 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.776      ; 4.189      ;
; -1.388 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.254      ; 4.663      ;
; -1.348 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.210      ; 4.579      ;
; -1.342 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.850      ; 4.491      ;
; -1.340 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.564      ; 5.228      ;
; -1.319 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.322      ; 3.662      ;
; -1.316 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.322      ; 3.659      ;
; -1.277 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.433      ; 4.731      ;
; -1.275 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.518      ; 3.143      ;
; -1.270 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.776      ; 4.067      ;
; -1.268 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.448      ; 4.737      ;
; -1.260 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.261      ; 4.542      ;
; -1.260 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.210      ; 4.491      ;
; -1.258 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.651      ; 5.267      ;
; -1.236 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.001      ; 4.258      ;
; -1.219 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.261      ; 4.501      ;
; -1.210 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.396      ; 3.911      ;
; -1.204 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.322      ; 3.547      ;
; -1.202 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.850      ; 4.351      ;
; -1.195 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.001      ; 4.217      ;
; -1.180 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.564      ; 5.068      ;
; -1.165 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.776      ; 3.962      ;
; -1.163 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.581      ; 4.049      ;
; -1.142 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.448      ; 4.611      ;
; -1.110 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.850      ; 4.259      ;
; -1.098 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.661      ; 4.058      ;
; -1.085 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.055      ; 4.161      ;
; -1.079 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.564      ; 4.967      ;
; -1.067 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.607      ; 3.973      ;
; -1.052 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.607      ; 3.958      ;
; -1.050 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.396      ; 3.751      ;
; -1.041 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.055      ; 4.117      ;
; -1.040 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.518      ; 2.908      ;
; -1.024 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.909      ; 3.238      ;
; -0.949 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.396      ; 3.650      ;
; -0.946 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.286      ; 4.556      ;
; -0.944 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.000      ; 5.383      ;
; -0.895 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.126      ; 3.326      ;
; -0.888 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.126      ; 3.319      ;
; -0.861 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.220      ; 4.439      ;
; -0.856 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.220      ; 4.434      ;
; -0.833 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.719      ; 3.950      ;
; -0.819 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.261      ; 4.101      ;
; -0.815 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.466      ; 3.679      ;
; -0.765 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.701      ; 3.905      ;
; -0.756 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.126      ; 3.187      ;
; -0.722 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.261      ; 4.004      ;
; -0.722 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.220      ; 4.300      ;
; -0.718 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.450      ; 3.566      ;
; -0.707 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.450      ; 3.555      ;
; -0.663 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.126      ; 3.094      ;
; -0.631 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.220      ; 4.209      ;
; -0.615 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.188      ; 3.108      ;
; -0.607 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.187      ; 4.831      ;
; -0.600 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.187      ; 4.824      ;
; -0.599 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.163      ; 4.120      ;
; -0.597 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.820      ; 4.775      ;
; -0.579 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.220      ; 4.157      ;
; -0.544 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.388      ; 4.290      ;
; -0.508 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.163      ; 4.029      ;
; -0.506 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.163      ; 4.027      ;
; -0.496 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.286      ; 4.106      ;
; -0.486 ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.579      ; 4.466      ;
; -0.481 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.720      ; 3.562      ;
; -0.468 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.187      ; 4.692      ;
; -0.444 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.835      ; 4.637      ;
; -0.388 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.584      ; 4.373      ;
; -0.376 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.709      ; 3.443      ;
; -0.375 ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.187      ; 4.599      ;
; -0.356 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.835      ; 4.549      ;
; -0.351 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.737      ; 4.527      ;
; -0.335 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.188      ; 2.828      ;
; -0.331 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.820      ; 4.509      ;
; -0.331 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.720      ; 3.412      ;
; -0.326 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.764      ; 3.395      ;
; -0.326 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.579      ; 4.306      ;
; -0.320 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.563      ; 4.207      ;
; -0.320 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.764      ; 3.389      ;
; -0.268 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.709      ; 3.335      ;
; -0.267 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 4.169      ; 4.875      ;
; -0.250 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.835      ; 4.443      ;
; -0.237 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.720      ; 3.318      ;
; -0.234 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.579      ; 4.214      ;
; -0.206 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.835      ; 4.399      ;
; -0.198 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.118      ; 2.621      ;
; -0.190 ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.395      ; 2.890      ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                                        ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.901 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.034      ; 2.722      ;
; -1.673 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.762      ; 2.722      ;
; -1.160 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 5.150      ;
; -1.143 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 5.133      ;
; -1.128 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.750      ; 4.897      ;
; -0.936 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.114      ; 5.561      ;
; -0.833 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.823      ;
; -0.716 ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.706      ;
; -0.709 ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.699      ;
; -0.685 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 5.150      ;
; -0.670 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.660      ;
; -0.668 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 5.133      ;
; -0.653 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.725      ; 4.897      ;
; -0.646 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.341      ; 3.571      ;
; -0.646 ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.205      ; 4.870      ;
; -0.614 ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.982      ; 4.615      ;
; -0.599 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.793      ; 4.411      ;
; -0.581 ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.571      ;
; -0.575 ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.565      ;
; -0.489 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.793      ; 4.301      ;
; -0.482 ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.971      ; 4.472      ;
; -0.474 ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.982      ; 4.475      ;
; -0.461 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.089      ; 5.561      ;
; -0.440 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 1.866      ; 1.856      ;
; -0.395 ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.788      ; 4.202      ;
; -0.382 ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.982      ; 4.383      ;
; -0.377 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 3.110      ; 3.571      ;
; -0.358 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.823      ;
; -0.343 ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.851      ; 4.705      ;
; -0.316 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.098      ; 5.228      ;
; -0.301 ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.104      ; 4.916      ;
; -0.278 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.186      ; 4.483      ;
; -0.244 ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.910      ; 2.738      ;
; -0.241 ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.706      ;
; -0.239 ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.910      ; 2.733      ;
; -0.235 ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.788      ; 4.042      ;
; -0.234 ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.699      ;
; -0.234 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.185      ; 5.267      ;
; -0.223 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.231      ; 5.383      ;
; -0.203 ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 1.603      ; 1.856      ;
; -0.203 ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.283      ; 4.997      ;
; -0.195 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.660      ;
; -0.186 ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.930      ; 3.911      ;
; -0.171 ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 5.180      ; 4.870      ;
; -0.156 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.098      ; 5.068      ;
; -0.155 ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.298      ; 4.964      ;
; -0.150 ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.851      ; 4.512      ;
; -0.149 ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.060      ; 4.720      ;
; -0.146 ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.060      ; 4.717      ;
; -0.143 ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.788      ; 3.950      ;
; -0.139 ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.957      ; 4.615      ;
; -0.139 ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.115      ; 4.049      ;
; -0.137 ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.264      ; 2.308      ;
; -0.124 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.768      ; 4.411      ;
; -0.122 ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.298      ; 4.931      ;
; -0.106 ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.571      ;
; -0.105 ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.910      ; 2.599      ;
; -0.100 ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.565      ;
; -0.055 ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.098      ; 4.967      ;
; -0.054 ; control_unit:b2v_inst11|present_state.rol5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.172      ; 3.737      ;
; -0.052 ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.626      ; 4.189      ;
; -0.048 ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.104      ; 4.663      ;
; -0.038 ; control_unit:b2v_inst11|present_state.div6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.264      ; 2.209      ;
; -0.026 ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.930      ; 3.751      ;
; -0.014 ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.768      ; 4.301      ;
; -0.014 ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.910      ; 2.508      ;
; -0.008 ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.060      ; 4.579      ;
; -0.007 ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.946      ; 4.472      ;
; 0.000  ; control_unit:b2v_inst11|present_state.mul4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.443      ; 3.238      ;
; 0.001  ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.957      ; 4.475      ;
; 0.002  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 1.923      ; 1.471      ;
; 0.015  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.510      ; 3.079      ;
; 0.018  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.853      ; 2.419      ;
; 0.021  ; control_unit:b2v_inst11|present_state.ldi5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.172      ; 3.662      ;
; 0.024  ; control_unit:b2v_inst11|present_state.ori5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.172      ; 3.659      ;
; 0.025  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.679      ; 2.738      ;
; 0.030  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 2.679      ; 2.733      ;
; 0.038  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.206      ; 1.985      ;
; 0.038  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.910      ; 2.456      ;
; 0.051  ; control_unit:b2v_inst11|present_state.fetch1a  ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.733      ; 3.522      ;
; 0.063  ; control_unit:b2v_inst11|present_state.add5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.283      ; 4.731      ;
; 0.068  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.078      ; 2.594      ;
; 0.070  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.626      ; 4.067      ;
; 0.072  ; control_unit:b2v_inst11|present_state.shl5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.298      ; 4.737      ;
; 0.075  ; control_unit:b2v_inst11|present_state.addi4a   ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.930      ; 3.650      ;
; 0.078  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.820      ; 4.556      ;
; 0.080  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.763      ; 4.202      ;
; 0.080  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.111      ; 4.542      ;
; 0.080  ; control_unit:b2v_inst11|present_state.brpl3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.060      ; 4.491      ;
; 0.093  ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.957      ; 4.383      ;
; 0.093  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.470      ; 2.305      ;
; 0.104  ; control_unit:b2v_inst11|present_state.st6a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.851      ; 4.258      ;
; 0.109  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.853      ; 2.328      ;
; 0.111  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 2.853      ; 2.326      ;
; 0.114  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.418      ; 4.831      ;
; 0.121  ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.111      ; 4.501      ;
; 0.121  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 5.418      ; 4.824      ;
; 0.129  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 3.660      ; 3.326      ;
; 0.132  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 1.000        ; 4.826      ; 4.705      ;
; 0.136  ; control_unit:b2v_inst11|present_state.or5a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal ; reset       ; 0.500        ; 4.172      ; 3.547      ;
+--------+------------------------------------------------+---------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                                                 ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.199 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.471      ; 2.302      ;
; -4.146 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.471      ; 2.355      ;
; -4.095 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.117      ; 2.052      ;
; -4.085 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.295      ; 2.240      ;
; -3.924 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.918      ; 2.024      ;
; -3.913 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.471      ; 2.588      ;
; -3.912 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.471      ; 2.589      ;
; -3.693 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.343      ; 2.680      ;
; -3.678 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.450      ; 2.302      ;
; -3.625 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.450      ; 2.355      ;
; -3.574 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.096      ; 2.052      ;
; -3.564 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.274      ; 2.240      ;
; -3.546 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.166      ; 1.650      ;
; -3.467 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.730      ; 2.293      ;
; -3.439 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.166      ; 1.757      ;
; -3.435 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.790      ; 2.385      ;
; -3.403 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.897      ; 2.024      ;
; -3.392 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.450      ; 2.588      ;
; -3.391 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.450      ; 2.589      ;
; -3.388 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.522      ; 2.164      ;
; -3.330 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.790      ; 2.490      ;
; -3.314 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.631      ; 2.347      ;
; -3.228 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.167      ; 2.969      ;
; -3.218 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.631      ; 2.443      ;
; -3.172 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.322      ; 2.680      ;
; -3.076 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.351      ; 3.305      ;
; -3.062 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.352      ; 3.320      ;
; -3.025 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.145      ; 1.650      ;
; -2.989 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.352      ; 3.393      ;
; -2.946 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.709      ; 2.293      ;
; -2.918 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.145      ; 1.757      ;
; -2.914 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.998      ; 3.114      ;
; -2.914 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.769      ; 2.385      ;
; -2.867 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.501      ; 2.164      ;
; -2.858 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.539      ; 1.711      ;
; -2.842 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.539      ; 1.727      ;
; -2.834 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.998      ; 3.194      ;
; -2.809 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.769      ; 2.490      ;
; -2.801 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.539      ; 1.768      ;
; -2.793 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.610      ; 2.347      ;
; -2.779 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.631      ; 2.882      ;
; -2.734 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.739      ; 3.035      ;
; -2.710 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.739      ; 3.059      ;
; -2.708 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.798      ; 3.120      ;
; -2.707 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.146      ; 2.969      ;
; -2.697 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.610      ; 2.443      ;
; -2.681 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.738      ; 3.087      ;
; -2.677 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.798      ; 3.151      ;
; -2.667 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.625      ; 2.988      ;
; -2.612 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.218      ; 3.816      ;
; -2.609 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.764      ; 2.185      ;
; -2.564 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.197      ; 3.843      ;
; -2.555 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.330      ; 3.305      ;
; -2.541 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.331      ; 3.320      ;
; -2.539 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.010      ; 3.681      ;
; -2.468 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 6.331      ; 3.393      ;
; -2.448 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.625      ; 3.207      ;
; -2.430 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.624      ; 3.224      ;
; -2.417 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 5.989      ; 3.782      ;
; -2.393 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.977      ; 3.114      ;
; -2.337 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.518      ; 1.711      ;
; -2.321 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.518      ; 1.727      ;
; -2.313 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.977      ; 3.194      ;
; -2.280 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.518      ; 1.768      ;
; -2.258 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.610      ; 2.882      ;
; -2.215 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.972      ; 2.787      ;
; -2.213 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.624      ; 3.441      ;
; -2.213 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.718      ; 3.035      ;
; -2.207 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.153      ; 2.976      ;
; -2.196 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.463      ; 4.297      ;
; -2.193 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.197      ; 3.034      ;
; -2.189 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.718      ; 3.059      ;
; -2.187 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.777      ; 3.120      ;
; -2.183 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.463      ; 4.310      ;
; -2.160 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.717      ; 3.087      ;
; -2.156 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.777      ; 3.151      ;
; -2.146 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.604      ; 2.988      ;
; -2.123 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.443      ; 4.530      ;
; -2.117 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.153      ; 3.066      ;
; -2.110 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.972      ; 2.892      ;
; -2.091 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.197      ; 3.816      ;
; -2.088 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.743      ; 2.185      ;
; -2.085 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.218      ; 3.843      ;
; -2.018 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 5.989      ; 3.681      ;
; -2.005 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 6.422      ; 4.627      ;
; -1.973 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.153      ; 3.210      ;
; -1.950 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.463      ; 4.543      ;
; -1.949 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 6.463      ; 4.544      ;
; -1.941 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.759      ; 2.848      ;
; -1.938 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 6.010      ; 3.782      ;
; -1.927 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.604      ; 3.207      ;
; -1.909 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 5.603      ; 3.224      ;
; -1.897 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.367      ; 3.500      ;
; -1.873 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.011      ; 2.168      ;
; -1.863 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.529      ; 3.696      ;
; -1.851 ; control_unit:b2v_inst11|present_state.ld3a    ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.759      ; 2.938      ;
; -1.844 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.972      ; 3.158      ;
; -1.824 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 5.495      ; 3.701      ;
; -1.822 ; control_unit:b2v_inst11|present_state.st4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.276      ; 2.484      ;
; -1.779 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 4.631      ; 2.882      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                         ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.016 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.298      ; 2.302      ;
; -3.963 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.298      ; 2.355      ;
; -3.912 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.944      ; 2.052      ;
; -3.902 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.122      ; 2.240      ;
; -3.741 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.745      ; 2.024      ;
; -3.730 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.298      ; 2.588      ;
; -3.729 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.298      ; 2.589      ;
; -3.586 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.059      ; 0.493      ;
; -3.510 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.170      ; 2.680      ;
; -3.371 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.898      ; 2.547      ;
; -3.284 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.557      ; 2.293      ;
; -3.252 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.617      ; 2.385      ;
; -3.205 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.349      ; 2.164      ;
; -3.147 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.617      ; 2.490      ;
; -3.045 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.994      ; 2.969      ;
; -3.020 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.302      ; 1.302      ;
; -2.893 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.178      ; 3.305      ;
; -2.879 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.179      ; 3.320      ;
; -2.861 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.419      ; 2.578      ;
; -2.806 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 6.179      ; 3.393      ;
; -2.756 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.292      ; 2.556      ;
; -2.731 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.825      ; 3.114      ;
; -2.651 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.825      ; 3.194      ;
; -2.577 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.429      ; 1.872      ;
; -2.551 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.566      ; 3.035      ;
; -2.545 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.509      ; 1.984      ;
; -2.545 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.247      ; 1.722      ;
; -2.527 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.566      ; 3.059      ;
; -2.525 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.625      ; 3.120      ;
; -2.498 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.565      ; 3.087      ;
; -2.494 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.625      ; 3.151      ;
; -2.445 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.509      ; 2.084      ;
; -2.216 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.846      ; 1.650      ;
; -2.109 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.846      ; 1.757      ;
; -2.050 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.434      ; 1.404      ;
; -1.996 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.515      ; 2.539      ;
; -1.984 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.311      ; 2.347      ;
; -1.975 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.434      ; 1.479      ;
; -1.966 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.434      ; 1.488      ;
; -1.937 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.515      ; 2.598      ;
; -1.907 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.028      ; 3.151      ;
; -1.888 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.311      ; 2.443      ;
; -1.875 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.980      ; 2.125      ;
; -1.867 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.515      ; 2.668      ;
; -1.849 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.501      ; 2.672      ;
; -1.849 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.434      ; 1.605      ;
; -1.712 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.515      ; 2.823      ;
; -1.709 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.870      ; 2.181      ;
; -1.697 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.870      ; 2.193      ;
; -1.693 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.086      ; 2.413      ;
; -1.630 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.925      ; 2.315      ;
; -1.620 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.870      ; 2.270      ;
; -1.608 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.925      ; 2.337      ;
; -1.603 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.762      ; 2.179      ;
; -1.593 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.501      ; 2.928      ;
; -1.539 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.925      ; 2.406      ;
; -1.449 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.311      ; 2.882      ;
; -1.395 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.925      ; 2.550      ;
; -1.395 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.925      ; 2.550      ;
; -1.337 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.305      ; 2.988      ;
; -1.327 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 5.028      ; 3.231      ;
; -1.118 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.305      ; 3.207      ;
; -1.100 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.304      ; 3.224      ;
; -0.984 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.338      ; 3.374      ;
; -0.883 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.304      ; 3.441      ;
; -0.866 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.143      ; 4.297      ;
; -0.853 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.143      ; 4.310      ;
; -0.620 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.143      ; 4.543      ;
; -0.619 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 5.143      ; 4.544      ;
; -0.546 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.237      ; 1.711      ;
; -0.530 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.237      ; 1.727      ;
; -0.489 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.237      ; 1.768      ;
; -0.292 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.001      ; 2.729      ;
; -0.277 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.491      ; 4.234      ;
; -0.243 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.530      ; 4.307      ;
; -0.233 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.410      ; 3.197      ;
; -0.228 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.376      ; 2.168      ;
; -0.179 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.860      ; 3.701      ;
; -0.177 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.491      ; 4.334      ;
; -0.177 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.641      ; 2.484      ;
; -0.156 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.477      ; 4.341      ;
; -0.153 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.530      ; 4.397      ;
; -0.137 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.410      ; 3.293      ;
; -0.134 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.996      ; 2.882      ;
; -0.121 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.996      ; 2.895      ;
; -0.115 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.410      ; 3.315      ;
; -0.091 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.860      ; 3.789      ;
; -0.089 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.641      ; 2.572      ;
; -0.073 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.001      ; 2.948      ;
; -0.072 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.410      ; 3.358      ;
; -0.030 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.047      ; 3.037      ;
; -0.009 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.530      ; 4.541      ;
; -0.009 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.530      ; 4.541      ;
; 0.011  ; control_unit:b2v_inst11|present_state.ldi3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.876      ; 3.907      ;
; 0.011  ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.491      ; 4.522      ;
; 0.024  ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.128      ; 4.172      ;
; 0.034  ; control_unit:b2v_inst11|present_state.mul3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.881      ; 3.935      ;
; 0.045  ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.047      ; 3.112      ;
; 0.046  ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.491      ; 4.557      ;
; 0.048  ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.047      ; 3.115      ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.149 ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; 0.000        ; 2.218      ; 2.423      ;
; 0.338  ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; -0.500       ; 2.218      ; 2.410      ;
; 0.499  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.697      ;
; 0.501  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.700      ;
; 0.504  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.703      ;
; 0.511  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.709      ;
; 0.512  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.710      ;
; 0.515  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.713      ;
; 0.532  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.730      ;
; 0.743  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.941      ;
; 0.745  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.943      ;
; 0.749  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.949      ;
; 0.753  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.951      ;
; 0.754  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.952      ;
; 0.755  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.953      ;
; 0.756  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.954      ;
; 0.758  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.956      ;
; 0.760  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.958      ;
; 0.762  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.960      ;
; 0.765  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.963      ;
; 0.772  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.970      ;
; 0.780  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.978      ;
; 0.781  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.979      ;
; 0.782  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 0.980      ;
; 0.834  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.032      ;
; 0.838  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.036      ;
; 0.841  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.039      ;
; 0.844  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.042      ;
; 0.845  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.043      ;
; 0.847  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.045      ;
; 0.849  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.048      ;
; 0.851  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.049      ;
; 0.852  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.050      ;
; 0.856  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.054      ;
; 0.857  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.055      ;
; 0.858  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.056      ;
; 0.859  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.057      ;
; 0.861  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.059      ;
; 0.868  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.066      ;
; 0.881  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.079      ;
; 0.896  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.095      ;
; 0.933  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.132      ;
; 0.934  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.132      ;
; 0.941  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.139      ;
; 0.941  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.139      ;
; 0.943  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.141      ;
; 0.945  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.143      ;
; 0.946  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.144      ;
; 0.950  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.145      ;
; 0.950  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.148      ;
; 0.952  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.150      ;
; 0.953  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.151      ;
; 0.957  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.155      ;
; 0.959  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.154      ;
; 0.967  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.165      ;
; 0.985  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.184      ;
; 1.027  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.225      ;
; 1.027  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.225      ;
; 1.027  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.222      ;
; 1.029  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.228      ;
; 1.030  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.228      ;
; 1.035  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.234      ;
; 1.035  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.234      ;
; 1.035  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.234      ;
; 1.037  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.235      ;
; 1.037  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.235      ;
; 1.037  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.235      ;
; 1.037  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.235      ;
; 1.039  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.237      ;
; 1.044  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.242      ;
; 1.044  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.239      ;
; 1.046  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.241      ;
; 1.046  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.244      ;
; 1.053  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.251      ;
; 1.055  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.250      ;
; 1.059  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[13] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.258      ;
; 1.060  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.258      ;
; 1.074  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.273      ;
; 1.081  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.280      ;
; 1.088  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.287      ;
; 1.097  ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|counter[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.296      ;
; 1.119  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.317      ;
; 1.120  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.319      ;
; 1.123  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.318      ;
; 1.125  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.051      ; 1.320      ;
; 1.131  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.055      ; 1.330      ;
; 1.132  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.330      ;
; 1.133  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.331      ;
; 1.134  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.332      ;
; 1.140  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.054      ; 1.338      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temporal'                                                                                                                                                                    ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.045 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.936      ; 1.235      ;
; 0.262  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.843      ; 1.249      ;
; 0.326  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.243      ; 0.713      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr4b   ; control_unit:b2v_inst11|present_state.ldr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|present_state.ld6a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div3b   ; control_unit:b2v_inst11|present_state.div3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|present_state.not4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|present_state.and5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|present_state.add5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub4b   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|present_state.sub5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|present_state.shl5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str4b   ; control_unit:b2v_inst11|present_state.str4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.str6a   ; control_unit:b2v_inst11|present_state.str6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mflo3b  ; control_unit:b2v_inst11|present_state.mflo3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.out3b   ; control_unit:b2v_inst11|present_state.out3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.in3b    ; control_unit:b2v_inst11|present_state.in3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shl5b   ; control_unit:b2v_inst11|present_state.shl5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ror5b   ; control_unit:b2v_inst11|present_state.ror5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.ori5b   ; control_unit:b2v_inst11|present_state.ori5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.shr5b   ; control_unit:b2v_inst11|present_state.shr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brmi4b  ; control_unit:b2v_inst11|present_state.brmi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brnz4b  ; control_unit:b2v_inst11|present_state.brnz4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.rol5b   ; control_unit:b2v_inst11|present_state.rol5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brzr4b  ; control_unit:b2v_inst11|present_state.brzr4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; control_unit:b2v_inst11|present_state.brpl4b  ; control_unit:b2v_inst11|present_state.brpl4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.034      ; 0.511      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temporal'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.624 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.693      ; 3.802      ;
; -2.464 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.851      ; 3.800      ;
; -2.464 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.851      ; 3.800      ;
; -2.464 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.851      ; 3.800      ;
; -2.464 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.851      ; 3.800      ;
; -2.464 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.851      ; 3.800      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.shr5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.shl5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.andi5a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.448 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.869      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.add5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.add3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.434 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.883      ; 3.802      ;
; -2.278 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.040      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.rol3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.ror5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.rol4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.ror4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.272 ; reset     ; control_unit:b2v_inst11|present_state.ror3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.046      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.271 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.803      ;
; -2.269 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.047      ; 3.801      ;
; -2.267 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.048      ; 3.800      ;
; -2.267 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.048      ; 3.800      ;
; -2.267 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.048      ; 3.800      ;
; -2.265 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.049      ; 3.799      ;
; -2.265 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.049      ; 3.799      ;
; -2.265 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.049      ; 3.799      ;
; -2.265 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.049      ; 3.799      ;
; -2.265 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.049      ; 3.799      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.258 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.055      ; 3.798      ;
; -2.251 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.065      ; 3.801      ;
; -2.251 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.065      ; 3.801      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.250 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.067      ; 3.802      ;
; -2.247 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.065      ; 3.797      ;
; -2.247 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.065      ; 3.797      ;
; -2.247 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.065      ; 3.797      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.addi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.sub3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.andi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.shr3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.243 ; reset     ; control_unit:b2v_inst11|present_state.shl3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.075      ; 3.803      ;
; -2.217 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.100      ; 3.802      ;
; -2.217 ; reset     ; control_unit:b2v_inst11|present_state.st6b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 1.100      ; 3.802      ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_in'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.041 ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.500        ; 2.147      ; 2.663      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; -0.038 ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.500        ; 2.146      ; 2.659      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.018  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.500        ; 2.150      ; 2.607      ;
; 0.076  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.500        ; 2.145      ; 2.544      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.542  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 1.000        ; 2.147      ; 2.580      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.543  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 1.000        ; 2.146      ; 2.578      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.586  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 1.000        ; 2.150      ; 2.539      ;
; 0.629  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 1.000        ; 2.145      ; 2.491      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_in'                                                                                          ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.026 ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.000        ; 2.218      ; 2.376      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.015  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.000        ; 2.223      ; 2.422      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.055  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.459      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.057  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.000        ; 2.220      ; 2.461      ;
; 0.540  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; -0.500       ; 2.218      ; 2.442      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.595  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; -0.500       ; 2.223      ; 2.502      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.648  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.552      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
; 0.651  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; -0.500       ; 2.220      ; 2.555      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temporal'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.566 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.805      ; 3.545      ;
; 1.199 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.805      ; 3.678      ;
; 1.334 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.047      ; 3.555      ;
; 1.334 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.047      ; 3.555      ;
; 1.334 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.047      ; 3.555      ;
; 1.334 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 2.047      ; 3.555      ;
; 1.578 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 2.877      ;
; 1.593 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.107      ; 2.874      ;
; 1.771 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.593      ; 3.538      ;
; 1.771 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.593      ; 3.538      ;
; 1.771 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.593      ; 3.538      ;
; 1.771 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.593      ; 3.538      ;
; 1.830 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.536      ; 3.540      ;
; 1.830 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.536      ; 3.540      ;
; 1.830 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.536      ; 3.540      ;
; 1.830 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.536      ; 3.540      ;
; 1.830 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.536      ; 3.540      ;
; 1.965 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.047      ; 3.686      ;
; 1.965 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.047      ; 3.686      ;
; 1.965 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.047      ; 3.686      ;
; 1.965 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 2.047      ; 3.686      ;
; 1.981 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.384      ; 3.539      ;
; 1.981 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.384      ; 3.539      ;
; 1.981 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.384      ; 3.539      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.376      ; 3.544      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.376      ; 3.544      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.376      ; 3.544      ;
; 1.994 ; reset     ; control_unit:b2v_inst11|present_state.ror4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.376      ; 3.544      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.jal3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.003 ; reset     ; control_unit:b2v_inst11|present_state.jr3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.364      ; 3.541      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.010 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.368      ; 3.552      ;
; 2.014 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.357      ; 3.545      ;
; 2.050 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.319      ; 3.543      ;
; 2.050 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.319      ; 3.543      ;
; 2.050 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.319      ; 3.543      ;
; 2.050 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.319      ; 3.543      ;
; 2.050 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.319      ; 3.543      ;
; 2.051 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.314      ; 3.539      ;
; 2.051 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.314      ; 3.539      ;
; 2.051 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.314      ; 3.539      ;
; 2.051 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.314      ; 3.539      ;
; 2.051 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.314      ; 3.539      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.066 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.304      ; 3.544      ;
; 2.187 ; reset     ; control_unit:b2v_inst11|present_state.ori4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.184      ; 3.545      ;
; 2.187 ; reset     ; control_unit:b2v_inst11|present_state.or4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.184      ; 3.545      ;
; 2.187 ; reset     ; control_unit:b2v_inst11|present_state.or3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.184      ; 3.545      ;
; 2.187 ; reset     ; control_unit:b2v_inst11|present_state.ori3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.184      ; 3.545      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.159      ; 3.538      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.159      ; 3.538      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.159      ; 3.538      ;
; 2.205 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.159      ; 3.538      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.st6b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.st5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.st4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.str3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.ld3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.206 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.161      ; 3.541      ;
; 2.227 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 1.107      ; 3.008      ;
; 2.227 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 1.125      ; 3.026      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.235 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.136      ; 3.545      ;
; 2.239 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 3.538      ;
; 2.239 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 3.538      ;
; 2.239 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 3.538      ;
; 2.241 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 3.540      ;
; 2.241 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb           ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.125      ; 3.540      ;
; 2.243 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.127      ; 3.544      ;
; 2.243 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.127      ; 3.544      ;
; 2.243 ; reset     ; control_unit:b2v_inst11|present_state.or5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.127      ; 3.544      ;
; 2.243 ; reset     ; control_unit:b2v_inst11|present_state.andi5b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.127      ; 3.544      ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[10]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[11]|clk           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[3]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[5]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[6]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[7]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[8]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[9]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[12]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[13]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[14]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[16]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[18]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[19]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[24]|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|temporal|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[15]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[17]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[20]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[21]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[22]|clk           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[23]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Rin             ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Rin|datad                    ;
; 0.154  ; 0.154        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150~2|combout          ;
; 0.158  ; 0.158        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|combout            ;
; 0.159  ; 0.159        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|combout            ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout        ;
; 0.161  ; 0.161        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|dataa              ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|write_signal|datac           ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout            ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grc             ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|write_signal    ;
; 0.167  ; 0.167        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|combout          ;
; 0.169  ; 0.169        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153~6|combout          ;
; 0.170  ; 0.170        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|datab              ;
; 0.170  ; 0.170        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr176~2|combout          ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad               ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Out_portin      ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153~6|datac            ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|combout            ;
; 0.173  ; 0.173        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|datac              ;
; 0.174  ; 0.174        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grc|datad                    ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout           ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|dataa              ;
; 0.177  ; 0.177        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MDRin           ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150~2|datad            ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|dataa            ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|BAout           ;
; 0.180  ; 0.180        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Out_portin|datad             ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|dataa                  ;
; 0.181  ; 0.181        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165|combout            ;
; 0.181  ; 0.181        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout          ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac                  ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear           ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~9|dataa            ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb             ;
; 0.186  ; 0.186        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Cout            ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MDRin|datad                  ;
; 0.189  ; 0.189        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|BAout|datad                  ;
; 0.189  ; 0.189        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|datad           ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~8|datad            ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147~1|combout          ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~1|combout          ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr167|datad              ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr187|datad              ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datad                    ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr147~1|datac            ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa              ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr166|datad              ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr176~2|datad            ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~9|combout          ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~0|combout          ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Cout|datad                   ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout            ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr188|combout            ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|MARin           ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zin             ;
; 0.199  ; 0.199        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr188|datac              ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165|datab              ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout           ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout         ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr167|combout            ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr187|combout            ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|IRin            ;
; 0.203  ; 0.203        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|datad              ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr166|combout            ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable   ;
; 0.206  ; 0.206        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197~1|combout          ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|datab              ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|combout            ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|MARin|datad                  ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|combout            ;
; 0.208  ; 0.208        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|read_signal|datac            ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|datac              ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~7|dataa            ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~6|combout          ;
; 0.209  ; 0.209        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|read_signal     ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                  ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab                ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout            ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|IRin|datad                   ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datac             ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|IncPC_enable    ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162~19|combout         ;
; 0.213  ; 0.213        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|combout            ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|R14MUX_enable|datad          ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|combout            ;
; 0.215  ; 0.215        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout      ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                   ;
; 0.216  ; 0.216        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158~1|datad            ;
; 0.216  ; 0.216        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|dataa              ;
; 0.216  ; 0.216        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192~1|dataa            ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Yin             ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|dataa              ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|datad              ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168~6|combout          ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|datad              ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|datad              ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|present_state.halt~2|combout ;
; 0.222  ; 0.222        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|IncPC_enable|datad           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'                                                                                                                                          ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[0]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[0]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[10]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[10]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[11]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[11]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[12]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[12]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[13]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[13]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[14]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[14]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[15]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[15]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[16]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[16]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[17]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[17]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[18]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[18]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[19]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[19]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[1]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[1]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[20]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[20]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[21]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[21]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[22]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[22]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[23]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[23]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[24]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[24]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[25]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[25]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[26]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[26]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[27]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[27]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[28]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[28]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[29]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[29]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[2]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[2]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[30]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[30]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[31]                                                                                    ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[31]~_Duplicate_1                                                                       ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[3]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[3]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[4]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[4]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[5]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[5]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[6]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[6]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[7]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[7]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[8]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[8]~_Duplicate_1                                                                        ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[9]                                                                                     ;
; -2.484 ; 1.000        ; 3.484          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; register_32:b2v_Y|output[9]~_Duplicate_1                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; ram_TA:b2v_inst2|altsyncram:altsyncram_component|altsyncram_k7i1:auto_generated|ram_block1a0~porta_we_reg       ;
+--------+--------------+----------------+------------+-----------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|dataa            ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171~0|combout        ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Cout          ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171~0|datad          ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|combout        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datab            ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|combout       ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|combout        ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datab            ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|dataa                ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|combout        ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|datac          ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datad                  ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datad            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MDRin         ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|dataa          ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[0]|datac            ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|dataa          ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|dataa          ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr144|datab            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr149~0|datab          ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datad            ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datad            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datad            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa            ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MDRin|datad                ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datac         ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr144|combout          ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|dataa          ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~18|datad         ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|combout        ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad          ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|datab            ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datad                  ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|read_signal|datac          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|read_signal   ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datad            ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~7|combout        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Gra           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad          ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~1|datab          ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr194|combout          ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datac           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr194|datac            ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCout         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; 1.773  ; 2.153  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; 1.105  ; 1.446  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; 1.267  ; 1.650  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; 1.459  ; 1.796  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; 0.893  ; 1.253  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; 1.384  ; 1.737  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; 1.161  ; 1.509  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; 1.772  ; 2.152  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; 1.773  ; 2.153  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; 1.736  ; 1.817  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; 3.779  ; 4.181  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.760 ; -0.687 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 1.275  ; 1.685  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; -0.509 ; -0.854 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; -0.712 ; -1.039 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; -0.868 ; -1.234 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; -1.052 ; -1.373 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; -0.509 ; -0.854 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; -0.980 ; -1.318 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; -0.766 ; -1.099 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; -1.330 ; -1.675 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; -1.298 ; -1.646 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; -1.144 ; -1.209 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; -3.155 ; -3.527 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.877  ; 1.797  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.186 ; -0.582 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 6.181 ; 6.173 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 6.024 ; 5.980 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 5.830 ; 5.776 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 6.181 ; 6.173 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 6.175 ; 6.149 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 6.164 ; 6.145 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 6.130 ; 6.104 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 6.124 ; 6.098 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 6.412 ; 6.387 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 6.036 ; 5.992 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 6.072 ; 6.011 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 6.013 ; 5.954 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 6.148 ; 6.086 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 5.999 ; 5.954 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 6.412 ; 6.387 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 6.155 ; 6.144 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 8.202 ; 8.153 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 5.671 ; 5.616 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 5.857 ; 5.813 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 5.671 ; 5.616 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 6.008 ; 5.998 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 6.002 ; 5.975 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 5.992 ; 5.971 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 5.959 ; 5.932 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 5.953 ; 5.926 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 5.834 ; 5.789 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 5.869 ; 5.825 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 5.904 ; 5.843 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 5.848 ; 5.789 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 5.977 ; 5.915 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 5.834 ; 5.789 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 6.229 ; 6.204 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 5.984 ; 5.971 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 7.854 ; 7.806 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+---------------------------------------------+---------+---------------+
; Clock                                       ; Slack   ; End Point TNS ;
+---------------------------------------------+---------+---------------+
; clock_divider:b2v_inst14|temporal           ; -76.446 ; -13676.767    ;
; reset                                       ; -1.126  ; -1.701        ;
; clk_in                                      ; -1.076  ; -11.015       ;
; control_unit:b2v_inst11|present_state.add3a ; -1.026  ; -4.261        ;
+---------------------------------------------+---------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; control_unit:b2v_inst11|present_state.add3a ; -2.687 ; -31.656       ;
; reset                                       ; -2.533 ; -36.165       ;
; clk_in                                      ; -0.190 ; -0.190        ;
; clock_divider:b2v_inst14|temporal           ; -0.037 ; -0.037        ;
+---------------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                      ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clock_divider:b2v_inst14|temporal ; -1.797 ; -268.305      ;
; clk_in                            ; -0.138 ; -2.830        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                       ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; clk_in                            ; -0.162 ; -3.289        ;
; clock_divider:b2v_inst14|temporal ; 0.321  ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_in                                      ; -3.000 ; -30.437       ;
; reset                                       ; -3.000 ; -20.112       ;
; clock_divider:b2v_inst14|temporal           ; -1.000 ; -1167.000     ;
; control_unit:b2v_inst11|present_state.add3a ; 0.222  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:b2v_inst14|temporal'                                                                                                                                        ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                      ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -76.446 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.895     ; 74.028     ;
; -76.395 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.504     ; 74.368     ;
; -76.206 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.362     ; 74.321     ;
; -76.119 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.895     ; 73.701     ;
; -76.068 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.504     ; 74.041     ;
; -75.977 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.479     ; 73.975     ;
; -75.879 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.362     ; 73.994     ;
; -75.842 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.887     ; 73.432     ;
; -75.817 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.868     ; 73.426     ;
; -75.791 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.496     ; 73.772     ;
; -75.766 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.477     ; 73.766     ;
; -75.717 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.298     ; 73.896     ;
; -75.650 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.479     ; 73.648     ;
; -75.615 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.537     ; 73.555     ;
; -75.602 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.354     ; 73.725     ;
; -75.577 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.335     ; 73.719     ;
; -75.574 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.523     ; 74.028     ;
; -75.566 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.895     ; 73.148     ;
; -75.551 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.273     ; 73.755     ;
; -75.523 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.132     ; 74.368     ;
; -75.515 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.504     ; 73.488     ;
; -75.419 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.539     ; 73.867     ;
; -75.417 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.895     ; 72.999     ;
; -75.390 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.298     ; 73.569     ;
; -75.386 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.117     ; 73.746     ;
; -75.373 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.471     ; 73.379     ;
; -75.366 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.504     ; 73.339     ;
; -75.348 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.452     ; 73.373     ;
; -75.334 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -1.990     ; 74.321     ;
; -75.326 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.362     ; 73.441     ;
; -75.288 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.537     ; 73.228     ;
; -75.284 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.876     ;
; -75.247 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.523     ; 73.701     ;
; -75.233 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 73.216     ;
; -75.224 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.273     ; 73.428     ;
; -75.215 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.874     ; 72.818     ;
; -75.200 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -3.056     ; 72.621     ;
; -75.196 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.132     ; 74.041     ;
; -75.192 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.878     ; 72.791     ;
; -75.179 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.771     ;
; -75.177 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.362     ; 73.292     ;
; -75.164 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.483     ; 73.158     ;
; -75.149 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.665     ; 72.961     ;
; -75.148 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.891     ; 72.734     ;
; -75.141 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.487     ; 73.131     ;
; -75.128 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 73.111     ;
; -75.120 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.874     ; 72.723     ;
; -75.118 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.867     ; 72.728     ;
; -75.113 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.290     ; 73.300     ;
; -75.105 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.107     ; 73.975     ;
; -75.097 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.479     ; 73.095     ;
; -75.097 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.500     ; 73.074     ;
; -75.092 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[28] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.539     ; 73.540     ;
; -75.088 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.271     ; 73.294     ;
; -75.077 ; control_unit:b2v_inst11|In_portout ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.233     ; 73.831     ;
; -75.069 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.483     ; 73.063     ;
; -75.067 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.476     ; 73.068     ;
; -75.061 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.873     ; 72.665     ;
; -75.059 ; control_unit:b2v_inst11|MDRout     ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.117     ; 73.419     ;
; -75.051 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[61] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.886     ; 72.642     ;
; -75.044 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[10] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.352     ; 73.169     ;
; -75.026 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[58] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.890     ; 72.613     ;
; -75.011 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.529     ; 72.959     ;
; -75.010 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[29] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.482     ; 73.005     ;
; -75.007 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[28] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -1.990     ; 73.994     ;
; -75.000 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[61] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.495     ; 72.982     ;
; -74.986 ; control_unit:b2v_inst11|BAout      ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.510     ; 72.953     ;
; -74.978 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.570     ;
; -74.975 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[19] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.341     ; 73.111     ;
; -74.975 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[58] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.499     ; 72.953     ;
; -74.972 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.564     ;
; -74.970 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.515     ; 73.432     ;
; -74.960 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[2]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.523     ; 72.914     ;
; -74.952 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[25] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.345     ; 73.084     ;
; -74.948 ; control_unit:b2v_inst11|Cout       ; register_64:b2v_Z|output[4]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.479     ; 72.946     ;
; -74.947 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.265     ; 73.159     ;
; -74.945 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.496     ; 73.426     ;
; -74.939 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[14] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.352     ; 73.064     ;
; -74.927 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[22] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 72.910     ;
; -74.922 ; control_unit:b2v_inst11|Rout       ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.246     ; 73.153     ;
; -74.922 ; control_unit:b2v_inst11|LOout      ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.163     ; 73.746     ;
; -74.921 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[13] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 72.904     ;
; -74.919 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[23] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.124     ; 73.772     ;
; -74.913 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[59] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.895     ; 72.495     ;
; -74.910 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[5]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.502     ;
; -74.908 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[31] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.358     ; 73.027     ;
; -74.902 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[27] ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 1.000        ; -1.861     ; 74.028     ;
; -74.894 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[18] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -2.105     ; 73.766     ;
; -74.886 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.867     ; 72.496     ;
; -74.884 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[7]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.885     ; 72.476     ;
; -74.880 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[8]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.341     ; 73.016     ;
; -74.878 ; control_unit:b2v_inst11|Grb        ; register_64:b2v_Z|output[30] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.334     ; 73.021     ;
; -74.862 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[59] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.504     ; 72.835     ;
; -74.861 ; control_unit:b2v_inst11|Grc        ; register_64:b2v_Z|output[20] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.874     ; 72.464     ;
; -74.859 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[5]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 72.842     ;
; -74.847 ; control_unit:b2v_inst11|HIout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -1.457     ; 73.867     ;
; -74.845 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[27] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 1.000        ; -1.926     ; 73.896     ;
; -74.837 ; control_unit:b2v_inst11|PCout      ; register_64:b2v_Z|output[12] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.298     ; 73.016     ;
; -74.835 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[24] ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.476     ; 72.836     ;
; -74.833 ; control_unit:b2v_inst11|Gra        ; register_64:b2v_Z|output[7]  ; reset                                       ; clock_divider:b2v_inst14|temporal ; 0.500        ; -2.494     ; 72.816     ;
+---------+------------------------------------+------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                                  ;
+--------+------------------------------------------------+---------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                               ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -1.126 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.616      ; 1.864      ;
; -1.096 ; control_unit:b2v_inst11|present_state.mflo3a   ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.146      ; 1.864      ;
; -0.363 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 3.212      ;
; -0.356 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 3.205      ;
; -0.318 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.220      ; 3.058      ;
; -0.254 ; control_unit:b2v_inst11|present_state.addi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 3.212      ;
; -0.247 ; control_unit:b2v_inst11|present_state.sub3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 3.205      ;
; -0.209 ; control_unit:b2v_inst11|present_state.and3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.829      ; 3.058      ;
; -0.160 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.515      ; 3.538      ;
; -0.157 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 3.006      ;
; -0.081 ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.491      ; 3.092      ;
; -0.075 ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.924      ;
; -0.073 ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.922      ;
; -0.059 ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.908      ;
; -0.052 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.793      ; 2.262      ;
; -0.052 ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.241      ; 2.813      ;
; -0.051 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.124      ; 3.538      ;
; -0.049 ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.361      ; 2.930      ;
; -0.048 ; control_unit:b2v_inst11|present_state.rol3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 3.006      ;
; -0.036 ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.309      ; 2.262      ;
; -0.003 ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.852      ;
; 0.014  ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.835      ;
; 0.015  ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.241      ; 2.746      ;
; 0.028  ; control_unit:b2v_inst11|present_state.brzr4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.100      ; 3.092      ;
; 0.034  ; control_unit:b2v_inst11|present_state.andi3a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.924      ;
; 0.036  ; control_unit:b2v_inst11|present_state.or3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.922      ;
; 0.038  ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.361      ; 2.843      ;
; 0.044  ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.484      ; 2.960      ;
; 0.050  ; control_unit:b2v_inst11|present_state.shl3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.908      ;
; 0.057  ; control_unit:b2v_inst11|present_state.neg3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.850      ; 2.813      ;
; 0.060  ; control_unit:b2v_inst11|present_state.brpl4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.970      ; 2.930      ;
; 0.070  ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.329      ; 2.779      ;
; 0.094  ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.361      ; 2.787      ;
; 0.106  ; control_unit:b2v_inst11|present_state.ror3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.852      ;
; 0.117  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.511      ; 3.479      ;
; 0.123  ; control_unit:b2v_inst11|present_state.ori3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.835      ;
; 0.124  ; control_unit:b2v_inst11|present_state.not3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.850      ; 2.746      ;
; 0.127  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.226      ; 2.619      ;
; 0.142  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 0.880      ; 1.125      ;
; 0.147  ; control_unit:b2v_inst11|present_state.brmi4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.970      ; 2.843      ;
; 0.153  ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.093      ; 2.960      ;
; 0.174  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 1.412      ; 1.125      ;
; 0.179  ; control_unit:b2v_inst11|present_state.shr3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.938      ; 2.779      ;
; 0.203  ; control_unit:b2v_inst11|present_state.brnz4a   ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.970      ; 2.787      ;
; 0.226  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.120      ; 3.479      ;
; 0.236  ; control_unit:b2v_inst11|present_state.st3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.835      ; 2.619      ;
; 0.239  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.226      ; 2.507      ;
; 0.247  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.505      ; 3.121      ;
; 0.250  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.492      ; 3.304      ;
; 0.264  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.538      ; 1.691      ;
; 0.266  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.538      ; 1.689      ;
; 0.268  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.227      ; 2.822      ;
; 0.276  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.614      ; 3.201      ;
; 0.280  ; control_unit:b2v_inst11|present_state.st5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.054      ; 1.691      ;
; 0.281  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.354      ; 2.936      ;
; 0.282  ; control_unit:b2v_inst11|present_state.ld5a     ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.054      ; 1.689      ;
; 0.283  ; control_unit:b2v_inst11|present_state.add3a    ; control_unit:b2v_inst11|Grb           ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.500        ; 3.648      ; 2.990      ;
; 0.295  ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.226      ; 2.451      ;
; 0.304  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.318      ; 3.076      ;
; 0.312  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.538      ; 1.643      ;
; 0.325  ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.680      ; 1.839      ;
; 0.328  ; control_unit:b2v_inst11|present_state.ror5a    ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.600      ; 3.416      ;
; 0.328  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.054      ; 1.643      ;
; 0.332  ; control_unit:b2v_inst11|present_state.brmi3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.481      ; 3.012      ;
; 0.334  ; control_unit:b2v_inst11|present_state.brzr3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.481      ; 3.010      ;
; 0.344  ; control_unit:b2v_inst11|present_state.shr5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.622      ; 3.141      ;
; 0.347  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.892      ; 1.962      ;
; 0.348  ; control_unit:b2v_inst11|present_state.ld3a     ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.835      ; 2.507      ;
; 0.350  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.538      ; 1.605      ;
; 0.353  ; control_unit:b2v_inst11|present_state.not4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.227      ; 2.737      ;
; 0.355  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.109      ; 1.321      ;
; 0.355  ; control_unit:b2v_inst11|present_state.in3a     ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.210      ; 1.839      ;
; 0.355  ; control_unit:b2v_inst11|present_state.andi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.622      ; 3.130      ;
; 0.356  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.505      ; 1.566      ;
; 0.356  ; control_unit:b2v_inst11|present_state.ldr6a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.114      ; 3.121      ;
; 0.359  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.101      ; 3.304      ;
; 0.363  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.408      ; 1.962      ;
; 0.365  ; control_unit:b2v_inst11|present_state.div4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.865      ; 2.549      ;
; 0.366  ; control_unit:b2v_inst11|present_state.str4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.054      ; 1.605      ;
; 0.367  ; control_unit:b2v_inst11|present_state.ori4a    ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.761      ; 2.443      ;
; 0.368  ; control_unit:b2v_inst11|present_state.andi4a   ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.492      ; 3.186      ;
; 0.369  ; control_unit:b2v_inst11|present_state.mul6a    ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 1.681      ; 1.443      ;
; 0.372  ; control_unit:b2v_inst11|present_state.div5a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.021      ; 1.566      ;
; 0.372  ; control_unit:b2v_inst11|present_state.str5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.354      ; 2.845      ;
; 0.377  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.836      ; 2.822      ;
; 0.381  ; control_unit:b2v_inst11|present_state.jal_init ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 1.789      ; 1.552      ;
; 0.385  ; control_unit:b2v_inst11|present_state.sub5a    ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 3.223      ; 3.201      ;
; 0.385  ; control_unit:b2v_inst11|present_state.out3a    ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 1.639      ; 1.321      ;
; 0.390  ; control_unit:b2v_inst11|present_state.addi5a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.963      ; 2.936      ;
; 0.390  ; control_unit:b2v_inst11|present_state.ror4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.717      ; 3.199      ;
; 0.390  ; control_unit:b2v_inst11|present_state.shr4a    ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.717      ; 3.199      ;
; 0.402  ; control_unit:b2v_inst11|present_state.ld7a     ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.505      ; 2.966      ;
; 0.404  ; control_unit:b2v_inst11|present_state.ldi3a    ; control_unit:b2v_inst11|Grb           ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.835      ; 2.451      ;
; 0.407  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.538      ; 1.548      ;
; 0.409  ; control_unit:b2v_inst11|present_state.neg4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 1.505      ; 1.513      ;
; 0.413  ; control_unit:b2v_inst11|present_state.str3a    ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 2.927      ; 3.076      ;
; 0.413  ; control_unit:b2v_inst11|present_state.fetch1a  ; control_unit:b2v_inst11|MDRin         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.623      ; 2.290      ;
; 0.421  ; control_unit:b2v_inst11|present_state.brnz3a   ; control_unit:b2v_inst11|Gra           ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 3.481      ; 2.923      ;
; 0.423  ; control_unit:b2v_inst11|present_state.ldr4a    ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.500        ; 2.054      ; 1.548      ;
; 0.424  ; control_unit:b2v_inst11|present_state.mul5a    ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 1.000        ; 0.913      ; 0.876      ;
+--------+------------------------------------------------+---------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.076 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 2.023      ;
; -1.011 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.961      ;
; -1.011 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.961      ;
; -1.000 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.950      ;
; -0.976 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.926      ;
; -0.973 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.923      ;
; -0.957 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.907      ;
; -0.935 ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.882      ;
; -0.935 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.885      ;
; -0.934 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.884      ;
; -0.924 ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.874      ;
; -0.919 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.866      ;
; -0.895 ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.845      ;
; -0.891 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.840      ;
; -0.883 ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.833      ;
; -0.846 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.795      ;
; -0.845 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.792      ;
; -0.838 ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.788      ;
; -0.838 ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.788      ;
; -0.822 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.771      ;
; -0.807 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.754      ;
; -0.804 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.751      ;
; -0.773 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.722      ;
; -0.761 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.708      ;
; -0.759 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.708      ;
; -0.750 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.702      ;
; -0.750 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.702      ;
; -0.731 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.680      ;
; -0.730 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.677      ;
; -0.721 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.668      ;
; -0.715 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.664      ;
; -0.715 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.664      ;
; -0.714 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.663      ;
; -0.705 ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.654      ;
; -0.699 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.646      ;
; -0.685 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.640      ;
; -0.685 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.640      ;
; -0.685 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.640      ;
; -0.685 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.640      ;
; -0.683 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.632      ;
; -0.681 ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.630      ;
; -0.677 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.626      ;
; -0.674 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.629      ;
; -0.674 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.629      ;
; -0.668 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.617      ;
; -0.667 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.616      ;
; -0.664 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.613      ;
; -0.663 ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.610      ;
; -0.662 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.611      ;
; -0.651 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[13] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.600      ;
; -0.650 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.599      ;
; -0.650 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.605      ;
; -0.650 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.605      ;
; -0.650 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.602      ;
; -0.649 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.601      ;
; -0.649 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.601      ;
; -0.648 ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.597      ;
; -0.647 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.602      ;
; -0.647 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.602      ;
; -0.641 ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.590      ;
; -0.639 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.591      ;
; -0.639 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.591      ;
; -0.638 ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.590      ;
; -0.631 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.586      ;
; -0.631 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.586      ;
; -0.625 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|temporal    ; clk_in       ; clk_in      ; 1.000        ; -0.040     ; 1.572      ;
; -0.615 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.567      ;
; -0.615 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.567      ;
; -0.614 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[18] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.563      ;
; -0.614 ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.566      ;
; -0.613 ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[24] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.562      ;
; -0.613 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.562      ;
; -0.612 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.564      ;
; -0.612 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.564      ;
; -0.611 ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.563      ;
; -0.609 ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.561      ;
; -0.609 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.564      ;
; -0.609 ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.561      ;
; -0.609 ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.564      ;
; -0.608 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.563      ;
; -0.608 ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.563      ;
; -0.608 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.557      ;
; -0.607 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[14] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.556      ;
; -0.600 ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[16] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.549      ;
; -0.599 ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.548      ;
; -0.599 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.548      ;
; -0.598 ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.553      ;
; -0.598 ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.032     ; 1.553      ;
; -0.596 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[21] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.548      ;
; -0.596 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.548      ;
; -0.595 ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[20] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.544      ;
; -0.593 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[6]  ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.545      ;
; -0.591 ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[19] ; clk_in       ; clk_in      ; 1.000        ; -0.038     ; 1.540      ;
; -0.586 ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[13] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.538      ;
; -0.586 ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[13] ; clk_in       ; clk_in      ; 1.000        ; -0.035     ; 1.538      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.026 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.139      ; 3.538      ;
; -0.698 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.002      ; 2.290      ;
; -0.619 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.129      ; 3.121      ;
; -0.607 ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.002      ; 2.199      ;
; -0.598 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.851      ; 2.822      ;
; -0.590 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.238      ; 3.201      ;
; -0.585 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 2.936      ;
; -0.549 ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.002      ; 2.141      ;
; -0.534 ; control_unit:b2v_inst11|present_state.brmi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.105      ; 3.012      ;
; -0.532 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.352      ; 3.479      ;
; -0.532 ; control_unit:b2v_inst11|present_state.brzr3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.105      ; 3.010      ;
; -0.522 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.246      ; 3.141      ;
; -0.513 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.851      ; 2.737      ;
; -0.511 ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.246      ; 3.130      ;
; -0.494 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 2.845      ;
; -0.489 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.992      ; 3.039      ;
; -0.464 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.129      ; 2.966      ;
; -0.456 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.002      ; 2.048      ;
; -0.445 ; control_unit:b2v_inst11|present_state.brnz3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.105      ; 2.923      ;
; -0.445 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 2.865      ;
; -0.443 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.742      ; 2.743      ;
; -0.438 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.851      ; 2.662      ;
; -0.418 ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.351      ;
; -0.414 ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.003      ; 2.790      ;
; -0.407 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.717      ; 2.682      ;
; -0.402 ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.238      ; 3.013      ;
; -0.399 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.333      ; 3.304      ;
; -0.392 ; control_unit:b2v_inst11|present_state.brpl3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.105      ; 2.870      ;
; -0.386 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.717      ; 2.661      ;
; -0.374 ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.246      ; 2.993      ;
; -0.358 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.137      ; 2.868      ;
; -0.358 ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.291      ;
; -0.355 ; control_unit:b2v_inst11|present_state.out3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.137      ; 2.865      ;
; -0.355 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 2.775      ;
; -0.348 ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.281      ;
; -0.345 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.159      ; 3.076      ;
; -0.342 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 2.693      ;
; -0.324 ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.246      ; 2.943      ;
; -0.308 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.745      ; 2.681      ;
; -0.303 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|MDRin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.002      ; 1.895      ;
; -0.299 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|PCin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.862      ; 2.719      ;
; -0.297 ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.560      ; 2.230      ;
; -0.295 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.978      ; 2.646      ;
; -0.284 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.706      ; 2.549      ;
; -0.282 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.602      ; 2.443      ;
; -0.281 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.333      ; 3.186      ;
; -0.260 ; control_unit:b2v_inst11|present_state.jr3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.003      ; 2.636      ;
; -0.255 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.780      ; 2.689      ;
; -0.253 ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.594      ; 2.475      ;
; -0.225 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.333      ; 3.130      ;
; -0.188 ; control_unit:b2v_inst11|present_state.ld5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.097      ; 2.880      ;
; -0.188 ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.584      ; 2.400      ;
; -0.188 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|PCout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.584      ; 2.400      ;
; -0.184 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.602      ; 2.345      ;
; -0.184 ; control_unit:b2v_inst11|present_state.st5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.097      ; 2.876      ;
; -0.179 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.311      ; 2.049      ;
; -0.168 ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.097      ; 2.860      ;
; -0.166 ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.596      ; 3.416      ;
; -0.133 ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.451      ; 3.179      ;
; -0.124 ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.064      ; 2.783      ;
; -0.120 ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.602      ; 2.281      ;
; -0.114 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.426      ; 2.099      ;
; -0.114 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.426      ; 2.099      ;
; -0.104 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.713      ; 3.199      ;
; -0.104 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.713      ; 3.199      ;
; -0.098 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.137      ; 2.608      ;
; -0.089 ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.097      ; 2.781      ;
; -0.057 ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.159      ; 2.788      ;
; -0.038 ; control_unit:b2v_inst11|present_state.ldr4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.097      ; 2.730      ;
; -0.034 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Gra          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.137      ; 2.544      ;
; -0.028 ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.459      ; 3.082      ;
; -0.028 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.426      ; 2.013      ;
; -0.024 ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.191      ; 2.810      ;
; -0.024 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.064      ; 2.683      ;
; -0.018 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.713      ; 3.113      ;
; 0.028  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.064      ; 2.631      ;
; 0.029  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.426      ; 1.956      ;
; 0.039  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.713      ; 3.056      ;
; 0.050  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.459      ; 3.004      ;
; 0.055  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.451      ; 2.991      ;
; 0.057  ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.794      ; 2.331      ;
; 0.061  ; control_unit:b2v_inst11|present_state.div3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.405      ; 2.973      ;
; 0.096  ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.463      ; 1.926      ;
; 0.120  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.459      ; 2.934      ;
; 0.133  ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.459      ; 2.921      ;
; 0.145  ; control_unit:b2v_inst11|present_state.rol5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.773      ; 2.223      ;
; 0.148  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.794      ; 2.240      ;
; 0.183  ; control_unit:b2v_inst11|present_state.ld4a    ; control_unit:b2v_inst11|Cout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.326      ; 2.715      ;
; 0.204  ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.405      ; 2.830      ;
; 0.206  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|MARin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.794      ; 2.182      ;
; 0.211  ; control_unit:b2v_inst11|present_state.or5a    ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.773      ; 2.157      ;
; 0.213  ; control_unit:b2v_inst11|present_state.st3a    ; control_unit:b2v_inst11|BAout        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.390      ; 2.806      ;
; 0.217  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 2.435      ; 2.872      ;
; 0.222  ; control_unit:b2v_inst11|present_state.ldi5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.773      ; 2.146      ;
; 0.261  ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.463      ; 1.761      ;
; 0.262  ; control_unit:b2v_inst11|present_state.ori5a   ; control_unit:b2v_inst11|ZLowin       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.773      ; 2.106      ;
; 0.266  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.804      ; 2.097      ;
; 0.266  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Zin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 1.804      ; 2.097      ;
; 0.276  ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.091      ; 3.197      ;
; 0.276  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 1.000        ; 3.091      ; 3.197      ;
+--------+-----------------------------------------------+--------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:b2v_inst11|present_state.add3a'                                                                                                                                                         ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                               ; Launch Clock                      ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.687 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.881      ; 1.214      ;
; -2.685 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.075      ; 1.410      ;
; -2.678 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.980      ; 1.322      ;
; -2.635 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.075      ; 1.460      ;
; -2.585 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.747      ; 1.182      ;
; -2.495 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.075      ; 1.600      ;
; -2.489 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[0]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.075      ; 1.606      ;
; -2.418 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.002      ; 1.604      ;
; -2.368 ; control_unit:b2v_inst11|present_state.fetch0a        ; control_unit:b2v_inst11|clear         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.644      ; 0.296      ;
; -2.313 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.639      ; 1.346      ;
; -2.229 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|HIout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.778      ; 1.569      ;
; -2.219 ; control_unit:b2v_inst11|present_state.mul4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.528      ; 1.329      ;
; -2.196 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.674      ; 1.498      ;
; -2.140 ; control_unit:b2v_inst11|present_state.div4a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.907      ; 1.787      ;
; -2.132 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[1]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.674      ; 1.562      ;
; -2.036 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.831      ; 0.815      ;
; -2.034 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.009      ; 1.995      ;
; -2.008 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.008      ; 2.020      ;
; -1.999 ; control_unit:b2v_inst11|present_state.andi4a         ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.815      ; 1.836      ;
; -1.978 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 4.009      ; 2.051      ;
; -1.948 ; control_unit:b2v_inst11|present_state.ori4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.815      ; 1.887      ;
; -1.930 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|In_portout    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.472      ; 1.562      ;
; -1.883 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.646      ; 1.783      ;
; -1.863 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|LOout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.402      ; 1.559      ;
; -1.858 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|ALU_cs[2]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.646      ; 1.808      ;
; -1.836 ; control_unit:b2v_inst11|present_state.neg3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.680      ; 1.864      ;
; -1.814 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.645      ; 1.851      ;
; -1.808 ; control_unit:b2v_inst11|present_state.not3a          ; control_unit:b2v_inst11|ALU_cs[3]     ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.680      ; 1.892      ;
; -1.762 ; control_unit:b2v_inst11|present_state.out3a          ; control_unit:b2v_inst11|Out_portin    ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.875      ; 1.133      ;
; -1.761 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|LOin          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.799      ; 1.058      ;
; -1.687 ; control_unit:b2v_inst11|present_state.div6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.913      ; 1.246      ;
; -1.635 ; control_unit:b2v_inst11|present_state.mul6a          ; control_unit:b2v_inst11|Zhighout      ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.913      ; 1.298      ;
; -1.534 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.523      ; 1.009      ;
; -1.440 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.523      ; 1.103      ;
; -1.435 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.212      ; 1.807      ;
; -1.396 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.225      ; 0.849      ;
; -1.368 ; control_unit:b2v_inst11|present_state.in3a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.798      ; 1.450      ;
; -1.355 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.225      ; 0.890      ;
; -1.348 ; control_unit:b2v_inst11|present_state.halt~_emulated ; control_unit:b2v_inst11|run           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.583      ; 1.255      ;
; -1.347 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.225      ; 0.898      ;
; -1.326 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.883      ; 1.577      ;
; -1.315 ; control_unit:b2v_inst11|present_state.mfhi3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.798      ; 1.503      ;
; -1.296 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.883      ; 1.607      ;
; -1.284 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.225      ; 0.961      ;
; -1.263 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.883      ; 1.640      ;
; -1.254 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.876      ; 1.642      ;
; -1.194 ; control_unit:b2v_inst11|present_state.jal_init       ; control_unit:b2v_inst11|R14MUX_enable ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.485      ; 1.311      ;
; -1.178 ; control_unit:b2v_inst11|present_state.div5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.504      ; 1.346      ;
; -1.174 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.883      ; 1.729      ;
; -1.170 ; control_unit:b2v_inst11|present_state.addi5a         ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.626      ; 1.476      ;
; -1.162 ; control_unit:b2v_inst11|present_state.not4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.504      ; 1.362      ;
; -1.158 ; control_unit:b2v_inst11|present_state.mul5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.536      ; 1.398      ;
; -1.112 ; control_unit:b2v_inst11|present_state.neg4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.504      ; 1.412      ;
; -1.107 ; control_unit:b2v_inst11|present_state.sub5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.876      ; 1.789      ;
; -1.099 ; control_unit:b2v_inst11|present_state.ldr4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.536      ; 1.457      ;
; -1.050 ; control_unit:b2v_inst11|present_state.str4a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.536      ; 1.506      ;
; -1.048 ; control_unit:b2v_inst11|present_state.mflo3a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.798      ; 1.770      ;
; -1.001 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.790      ; 1.809      ;
; -0.958 ; control_unit:b2v_inst11|present_state.st5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.536      ; 1.598      ;
; -0.954 ; control_unit:b2v_inst11|present_state.ld5a           ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.536      ; 1.602      ;
; -0.864 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.790      ; 1.946      ;
; -0.816 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.803      ; 2.007      ;
; -0.725 ; control_unit:b2v_inst11|present_state.ror5a          ; control_unit:b2v_inst11|Zlowout       ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.781      ; 2.076      ;
; -0.693 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.299      ; 2.626      ;
; -0.675 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|write_signal  ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.803      ; 2.148      ;
; -0.643 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.299      ; 2.676      ;
; -0.503 ; control_unit:b2v_inst11|present_state.sub4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.299      ; 2.816      ;
; -0.497 ; control_unit:b2v_inst11|present_state.or4a           ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 3.299      ; 2.822      ;
; -0.460 ; control_unit:b2v_inst11|present_state.ldr6a          ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.431      ; 0.991      ;
; -0.449 ; control_unit:b2v_inst11|present_state.fetch2a        ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.431      ; 1.002      ;
; -0.431 ; control_unit:b2v_inst11|present_state.ld7a           ; control_unit:b2v_inst11|read_signal   ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.431      ; 1.020      ;
; -0.403 ; reset                                                ; control_unit:b2v_inst11|run           ; reset                             ; control_unit:b2v_inst11|present_state.add3a ; -0.500       ; 3.212      ; 2.339      ;
; -0.361 ; control_unit:b2v_inst11|present_state.or5a           ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.244      ; 1.903      ;
; -0.310 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.244      ; 1.954      ;
; -0.282 ; control_unit:b2v_inst11|present_state.str5a          ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.977      ; 1.715      ;
; -0.280 ; control_unit:b2v_inst11|present_state.add4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.936      ; 2.676      ;
; -0.276 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.902      ; 2.646      ;
; -0.268 ; control_unit:b2v_inst11|present_state.rol5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.244      ; 1.996      ;
; -0.262 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.244      ; 2.002      ;
; -0.257 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.758      ; 1.521      ;
; -0.256 ; control_unit:b2v_inst11|present_state.str3a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.597      ; 1.361      ;
; -0.252 ; control_unit:b2v_inst11|present_state.rol4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.959      ; 1.727      ;
; -0.235 ; control_unit:b2v_inst11|present_state.mul3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.599      ; 2.384      ;
; -0.233 ; control_unit:b2v_inst11|present_state.shl5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.902      ; 2.689      ;
; -0.229 ; control_unit:b2v_inst11|present_state.and4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.936      ; 2.727      ;
; -0.213 ; control_unit:b2v_inst11|present_state.st4a           ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.520      ; 2.327      ;
; -0.210 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.758      ; 1.568      ;
; -0.202 ; control_unit:b2v_inst11|present_state.shl4a          ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.959      ; 1.777      ;
; -0.200 ; control_unit:b2v_inst11|present_state.add5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.895      ; 2.715      ;
; -0.160 ; control_unit:b2v_inst11|present_state.ldi4a          ; control_unit:b2v_inst11|Cout          ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.520      ; 2.380      ;
; -0.145 ; control_unit:b2v_inst11|present_state.st6a           ; control_unit:b2v_inst11|MARin         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.977      ; 1.852      ;
; -0.137 ; control_unit:b2v_inst11|present_state.shr4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.936      ; 2.819      ;
; -0.132 ; control_unit:b2v_inst11|present_state.ror4a          ; control_unit:b2v_inst11|Grc           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.936      ; 2.824      ;
; -0.119 ; control_unit:b2v_inst11|present_state.ori5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.991      ; 1.892      ;
; -0.114 ; control_unit:b2v_inst11|present_state.ldi3a          ; control_unit:b2v_inst11|BAout         ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.584      ; 2.490      ;
; -0.114 ; control_unit:b2v_inst11|present_state.ldi5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.991      ; 1.897      ;
; -0.101 ; control_unit:b2v_inst11|present_state.ld4a           ; control_unit:b2v_inst11|Zin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 1.758      ; 1.677      ;
; -0.095 ; control_unit:b2v_inst11|present_state.andi5a         ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.902      ; 2.827      ;
; -0.090 ; control_unit:b2v_inst11|present_state.shr5a          ; control_unit:b2v_inst11|Rin           ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.902      ; 2.832      ;
; -0.085 ; control_unit:b2v_inst11|present_state.and5a          ; control_unit:b2v_inst11|ZLowin        ; clock_divider:b2v_inst14|temporal ; control_unit:b2v_inst11|present_state.add3a ; 0.000        ; 2.649      ; 2.584      ;
+--------+------------------------------------------------------+---------------------------------------+-----------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                                                 ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                              ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -2.533 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.717      ; 1.214      ;
; -2.531 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.911      ; 1.410      ;
; -2.524 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.816      ; 1.322      ;
; -2.481 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.911      ; 1.460      ;
; -2.431 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.583      ; 1.182      ;
; -2.405 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.089      ; 1.214      ;
; -2.403 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.283      ; 1.410      ;
; -2.396 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.188      ; 1.322      ;
; -2.353 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.283      ; 1.460      ;
; -2.341 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.911      ; 1.600      ;
; -2.335 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.911      ; 1.606      ;
; -2.303 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.955      ; 1.182      ;
; -2.264 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.838      ; 1.604      ;
; -2.213 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.283      ; 1.600      ;
; -2.207 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[0]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.283      ; 1.606      ;
; -2.206 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.185      ; 1.009      ;
; -2.159 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.475      ; 1.346      ;
; -2.136 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.210      ; 1.604      ;
; -2.112 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.185      ; 1.103      ;
; -2.078 ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.557      ; 1.009      ;
; -2.065 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.364      ; 1.329      ;
; -2.042 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.510      ; 1.498      ;
; -2.040 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.460      ; 1.450      ;
; -2.031 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.847      ; 1.346      ;
; -1.987 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.460      ; 1.503      ;
; -1.986 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.743      ; 1.787      ;
; -1.984 ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.557      ; 1.103      ;
; -1.978 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.510      ; 1.562      ;
; -1.947 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.139      ; 2.327      ;
; -1.937 ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.736      ; 1.329      ;
; -1.914 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.882      ; 1.498      ;
; -1.912 ; control_unit:b2v_inst11|present_state.in3a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.832      ; 1.450      ;
; -1.880 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.845      ; 1.995      ;
; -1.859 ; control_unit:b2v_inst11|present_state.mfhi3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.832      ; 1.503      ;
; -1.858 ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.115      ; 1.787      ;
; -1.854 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.844      ; 2.020      ;
; -1.850 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[1]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.882      ; 1.562      ;
; -1.845 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.651      ; 1.836      ;
; -1.841 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.958      ; 2.252      ;
; -1.824 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.845      ; 2.051      ;
; -1.794 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.651      ; 1.887      ;
; -1.753 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 2.714      ; 0.991      ;
; -1.752 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.217      ; 1.995      ;
; -1.742 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 2.714      ; 1.002      ;
; -1.729 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.482      ; 1.783      ;
; -1.726 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.216      ; 2.020      ;
; -1.724 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 2.714      ; 1.020      ;
; -1.720 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.460      ; 1.770      ;
; -1.717 ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.023      ; 1.836      ;
; -1.704 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.482      ; 1.808      ;
; -1.696 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.217      ; 2.051      ;
; -1.682 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.516      ; 1.864      ;
; -1.673 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.452      ; 1.809      ;
; -1.666 ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.023      ; 1.887      ;
; -1.660 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.481      ; 1.851      ;
; -1.654 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.516      ; 1.892      ;
; -1.625 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.086      ; 0.991      ;
; -1.614 ; control_unit:b2v_inst11|present_state.fetch2a ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.086      ; 1.002      ;
; -1.601 ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.854      ; 1.783      ;
; -1.596 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|read_signal  ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.086      ; 1.020      ;
; -1.592 ; control_unit:b2v_inst11|present_state.mflo3a  ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.832      ; 1.770      ;
; -1.576 ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|ALU_cs[2]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.854      ; 1.808      ;
; -1.554 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.888      ; 1.864      ;
; -1.545 ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.824      ; 1.809      ;
; -1.536 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.452      ; 1.946      ;
; -1.534 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 2.830      ; 1.326      ;
; -1.532 ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.853      ; 1.851      ;
; -1.526 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|ALU_cs[3]    ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.888      ; 1.892      ;
; -1.525 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 4.228      ; 2.838      ;
; -1.488 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.465      ; 2.007      ;
; -1.451 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.767      ; 2.451      ;
; -1.408 ; control_unit:b2v_inst11|present_state.ldr6a   ; control_unit:b2v_inst11|Rin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.824      ; 1.946      ;
; -1.406 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.202      ; 1.326      ;
; -1.400 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.586      ; 2.321      ;
; -1.365 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.961      ; 2.626      ;
; -1.360 ; control_unit:b2v_inst11|present_state.st6a    ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.837      ; 2.007      ;
; -1.347 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.465      ; 2.148      ;
; -1.323 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Rout         ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 4.139      ; 2.451      ;
; -1.315 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.961      ; 2.676      ;
; -1.304 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.126      ; 1.852      ;
; -1.292 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.011      ; 1.749      ;
; -1.272 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Yin          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; -0.500       ; 3.958      ; 2.321      ;
; -1.256 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.126      ; 1.900      ;
; -1.243 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.100      ; 1.887      ;
; -1.237 ; control_unit:b2v_inst11|present_state.rol4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.333      ; 2.626      ;
; -1.233 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.011      ; 1.808      ;
; -1.219 ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|write_signal ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.837      ; 2.148      ;
; -1.187 ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 4.333      ; 2.676      ;
; -1.176 ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.498      ; 1.852      ;
; -1.175 ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.961      ; 2.816      ;
; -1.169 ; control_unit:b2v_inst11|present_state.or4a    ; control_unit:b2v_inst11|Grc          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.961      ; 2.822      ;
; -1.164 ; control_unit:b2v_inst11|present_state.not3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.383      ; 1.749      ;
; -1.156 ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.126      ; 2.000      ;
; -1.128 ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.498      ; 1.900      ;
; -1.124 ; control_unit:b2v_inst11|present_state.fetch1a ; control_unit:b2v_inst11|IncPC_enable ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.382      ; 2.288      ;
; -1.115 ; control_unit:b2v_inst11|present_state.mul3a   ; control_unit:b2v_inst11|Grb          ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.472      ; 1.887      ;
; -1.113 ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 3.251      ; 2.168      ;
; -1.109 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|Grb          ; control_unit:b2v_inst11|present_state.add3a ; reset       ; 0.000        ; 3.856      ; 2.882      ;
; -1.105 ; control_unit:b2v_inst11|present_state.neg3a   ; control_unit:b2v_inst11|Rout         ; clock_divider:b2v_inst14|temporal           ; reset       ; -0.500       ; 3.383      ; 1.808      ;
; -1.098 ; control_unit:b2v_inst11|present_state.ldi3a   ; control_unit:b2v_inst11|Yin          ; clock_divider:b2v_inst14|temporal           ; reset       ; 0.000        ; 2.815      ; 1.747      ;
+--------+-----------------------------------------------+--------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.190 ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; 0.000        ; 1.398      ; 1.427      ;
; 0.298  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.419      ;
; 0.305  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.426      ;
; 0.319  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[0]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.438      ;
; 0.387  ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal    ; clock_divider:b2v_inst14|temporal ; clk_in      ; -0.500       ; 1.398      ; 1.504      ;
; 0.447  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.568      ;
; 0.454  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.573      ;
; 0.457  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.580      ;
; 0.461  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.580      ;
; 0.464  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clock_divider:b2v_inst14|counter[22] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[1]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.585      ;
; 0.469  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[2]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.588      ;
; 0.511  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.630      ;
; 0.512  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.631      ;
; 0.514  ; clock_divider:b2v_inst14|counter[7]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.633      ;
; 0.517  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.517  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.636      ;
; 0.519  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.639      ;
; 0.522  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.642      ;
; 0.524  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.643      ;
; 0.527  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.646      ;
; 0.527  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.646      ;
; 0.530  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.649      ;
; 0.531  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.650      ;
; 0.532  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[3]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.652      ;
; 0.535  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[4]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.654      ;
; 0.549  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.668      ;
; 0.578  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.697      ;
; 0.579  ; clock_divider:b2v_inst14|counter[6]  ; clock_divider:b2v_inst14|counter[6]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.698      ;
; 0.581  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.700      ;
; 0.583  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.702      ;
; 0.585  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.704      ;
; 0.588  ; clock_divider:b2v_inst14|counter[5]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.707      ;
; 0.589  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.708      ;
; 0.590  ; clock_divider:b2v_inst14|counter[16] ; clock_divider:b2v_inst14|counter[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.709      ;
; 0.590  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[19] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.709      ;
; 0.590  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.709      ;
; 0.590  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.709      ;
; 0.591  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.707      ;
; 0.592  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.711      ;
; 0.593  ; clock_divider:b2v_inst14|counter[4]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.712      ;
; 0.598  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[5]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.717      ;
; 0.600  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.716      ;
; 0.605  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[13] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.724      ;
; 0.608  ; clock_divider:b2v_inst14|counter[21] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.727      ;
; 0.615  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.734      ;
; 0.617  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.736      ;
; 0.617  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[21] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.736      ;
; 0.620  ; clock_divider:b2v_inst14|counter[24] ; clock_divider:b2v_inst14|counter[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.739      ;
; 0.620  ; clock_divider:b2v_inst14|counter[20] ; clock_divider:b2v_inst14|counter[22] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.739      ;
; 0.621  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.740      ;
; 0.644  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.763      ;
; 0.645  ; clock_divider:b2v_inst14|counter[9]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.761      ;
; 0.647  ; clock_divider:b2v_inst14|counter[3]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.766      ;
; 0.649  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.768      ;
; 0.650  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.769      ;
; 0.651  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.770      ;
; 0.652  ; clock_divider:b2v_inst14|counter[1]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.771      ;
; 0.655  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[9]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.774      ;
; 0.656  ; clock_divider:b2v_inst14|counter[13] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.775      ;
; 0.657  ; clock_divider:b2v_inst14|counter[11] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.773      ;
; 0.658  ; clock_divider:b2v_inst14|counter[2]  ; clock_divider:b2v_inst14|counter[10] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.777      ;
; 0.659  ; clock_divider:b2v_inst14|counter[8]  ; clock_divider:b2v_inst14|counter[15] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.775      ;
; 0.664  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[7]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.783      ;
; 0.665  ; clock_divider:b2v_inst14|counter[14] ; clock_divider:b2v_inst14|counter[14] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.784      ;
; 0.666  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[17] ; clk_in                            ; clk_in      ; 0.000        ; 0.032      ; 0.782      ;
; 0.667  ; clock_divider:b2v_inst14|counter[0]  ; clock_divider:b2v_inst14|counter[8]  ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.786      ;
; 0.669  ; clock_divider:b2v_inst14|counter[15] ; clock_divider:b2v_inst14|counter[16] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.788      ;
; 0.673  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.792      ;
; 0.674  ; clock_divider:b2v_inst14|counter[19] ; clock_divider:b2v_inst14|counter[20] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.793      ;
; 0.679  ; clock_divider:b2v_inst14|counter[10] ; clock_divider:b2v_inst14|counter[11] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.798      ;
; 0.681  ; clock_divider:b2v_inst14|counter[17] ; clock_divider:b2v_inst14|counter[18] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.800      ;
; 0.681  ; clock_divider:b2v_inst14|counter[18] ; clock_divider:b2v_inst14|counter[23] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.800      ;
; 0.682  ; clock_divider:b2v_inst14|counter[23] ; clock_divider:b2v_inst14|counter[24] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.801      ;
; 0.686  ; clock_divider:b2v_inst14|counter[12] ; clock_divider:b2v_inst14|counter[12] ; clk_in                            ; clk_in      ; 0.000        ; 0.035      ; 0.805      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:b2v_inst14|temporal'                                                                                                                                                                    ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.037 ; control_unit:b2v_inst11|present_state.add3a   ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.563      ; 0.735      ;
; 0.138  ; control_unit:b2v_inst11|present_state.fetch2b ; control_unit:b2v_inst11|present_state.add3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.097      ; 1.319      ;
; 0.171  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.489      ; 0.744      ;
; 0.187  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.135      ; 0.406      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl3b   ; control_unit:b2v_inst11|present_state.shl3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4a   ; control_unit:b2v_inst11|present_state.shl4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jal3a   ; control_unit:b2v_inst11|present_state.jal3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.fetch0b ; control_unit:b2v_inst11|present_state.fetch0b ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld3b    ; control_unit:b2v_inst11|present_state.ld3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld4b    ; control_unit:b2v_inst11|present_state.ld4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str3a   ; control_unit:b2v_inst11|present_state.str3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str3b   ; control_unit:b2v_inst11|present_state.str3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr3a   ; control_unit:b2v_inst11|present_state.ldr3a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr3b   ; control_unit:b2v_inst11|present_state.ldr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr4b   ; control_unit:b2v_inst11|present_state.ldr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5a   ; control_unit:b2v_inst11|present_state.ldr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldr5b   ; control_unit:b2v_inst11|present_state.ldr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld5b    ; control_unit:b2v_inst11|present_state.ld5b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ldi4a   ; control_unit:b2v_inst11|present_state.ldi4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld6a    ; control_unit:b2v_inst11|present_state.ld6a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld6b    ; control_unit:b2v_inst11|present_state.ld6b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror3b   ; control_unit:b2v_inst11|present_state.ror3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4a   ; control_unit:b2v_inst11|present_state.ror4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror4b   ; control_unit:b2v_inst11|present_state.ror4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol4b   ; control_unit:b2v_inst11|present_state.rol4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4a   ; control_unit:b2v_inst11|present_state.mul4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul4b   ; control_unit:b2v_inst11|present_state.mul4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul5a   ; control_unit:b2v_inst11|present_state.mul5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi3b  ; control_unit:b2v_inst11|present_state.addi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4a  ; control_unit:b2v_inst11|present_state.addi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi3b  ; control_unit:b2v_inst11|present_state.andi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi4a  ; control_unit:b2v_inst11|present_state.andi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori3b   ; control_unit:b2v_inst11|present_state.ori3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4a   ; control_unit:b2v_inst11|present_state.ori4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div3b   ; control_unit:b2v_inst11|present_state.div3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4a   ; control_unit:b2v_inst11|present_state.div4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div4b   ; control_unit:b2v_inst11|present_state.div4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div5a   ; control_unit:b2v_inst11|present_state.div5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add3b   ; control_unit:b2v_inst11|present_state.add3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4a   ; control_unit:b2v_inst11|present_state.add4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and3b   ; control_unit:b2v_inst11|present_state.and3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and4a   ; control_unit:b2v_inst11|present_state.and4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr3b   ; control_unit:b2v_inst11|present_state.shr3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4a   ; control_unit:b2v_inst11|present_state.shr4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul5b   ; control_unit:b2v_inst11|present_state.mul5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mul6a   ; control_unit:b2v_inst11|present_state.mul6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div5b   ; control_unit:b2v_inst11|present_state.div5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.div6a   ; control_unit:b2v_inst11|present_state.div6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str4a   ; control_unit:b2v_inst11|present_state.str4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ld7a    ; control_unit:b2v_inst11|present_state.ld7a    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg3b   ; control_unit:b2v_inst11|present_state.neg3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.neg4a   ; control_unit:b2v_inst11|present_state.neg4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not3b   ; control_unit:b2v_inst11|present_state.not3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.not4a   ; control_unit:b2v_inst11|present_state.not4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and4b   ; control_unit:b2v_inst11|present_state.and4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.and5a   ; control_unit:b2v_inst11|present_state.and5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or3b    ; control_unit:b2v_inst11|present_state.or3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.or4b    ; control_unit:b2v_inst11|present_state.or4b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add4b   ; control_unit:b2v_inst11|present_state.add4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.add5a   ; control_unit:b2v_inst11|present_state.add5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub3b   ; control_unit:b2v_inst11|present_state.sub3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub4a   ; control_unit:b2v_inst11|present_state.sub4a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub4b   ; control_unit:b2v_inst11|present_state.sub4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.sub5a   ; control_unit:b2v_inst11|present_state.sub5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori4b   ; control_unit:b2v_inst11|present_state.ori4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi4b  ; control_unit:b2v_inst11|present_state.andi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.andi5a  ; control_unit:b2v_inst11|present_state.andi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi4b  ; control_unit:b2v_inst11|present_state.addi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.addi5a  ; control_unit:b2v_inst11|present_state.addi5a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl4b   ; control_unit:b2v_inst11|present_state.shl4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl5a   ; control_unit:b2v_inst11|present_state.shl5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr4b   ; control_unit:b2v_inst11|present_state.shr4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr5a   ; control_unit:b2v_inst11|present_state.shr5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror5a   ; control_unit:b2v_inst11|present_state.ror5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str4b   ; control_unit:b2v_inst11|present_state.str4b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5a   ; control_unit:b2v_inst11|present_state.str5a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brnz3b  ; control_unit:b2v_inst11|present_state.brnz3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brnz4a  ; control_unit:b2v_inst11|present_state.brnz4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brmi3b  ; control_unit:b2v_inst11|present_state.brmi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brmi4a  ; control_unit:b2v_inst11|present_state.brmi4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr3b  ; control_unit:b2v_inst11|present_state.brzr3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr4a  ; control_unit:b2v_inst11|present_state.brzr4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl4a  ; control_unit:b2v_inst11|present_state.brpl4a  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str5b   ; control_unit:b2v_inst11|present_state.str5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.str6a   ; control_unit:b2v_inst11|present_state.str6a   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brpl3b  ; control_unit:b2v_inst11|present_state.brpl3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol3b   ; control_unit:b2v_inst11|present_state.rol3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mflo3b  ; control_unit:b2v_inst11|present_state.mflo3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.out3b   ; control_unit:b2v_inst11|present_state.out3b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.in3b    ; control_unit:b2v_inst11|present_state.in3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shl5b   ; control_unit:b2v_inst11|present_state.shl5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ror5b   ; control_unit:b2v_inst11|present_state.ror5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.ori5b   ; control_unit:b2v_inst11|present_state.ori5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.shr5b   ; control_unit:b2v_inst11|present_state.shr5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brmi4b  ; control_unit:b2v_inst11|present_state.brmi4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brnz4b  ; control_unit:b2v_inst11|present_state.brnz4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.rol5b   ; control_unit:b2v_inst11|present_state.rol5b   ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.brzr4b  ; control_unit:b2v_inst11|present_state.brzr4b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.jr3b    ; control_unit:b2v_inst11|present_state.jr3b    ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; control_unit:b2v_inst11|present_state.mfhi3b  ; control_unit:b2v_inst11|present_state.mfhi3b  ; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.022      ; 0.307      ;
+--------+-----------------------------------------------+-----------------------------------------------+---------------------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:b2v_inst14|temporal'                                                                                                  ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.rol4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.shr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.shl4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.sub4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.or4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.mul5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.shr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.div3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.mul4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.mul3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.shl4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.797 ; reset     ; control_unit:b2v_inst11|present_state.shl3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.428      ; 2.702      ;
; -1.707 ; reset     ; control_unit:b2v_inst11|present_state.brpl3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.516      ; 2.700      ;
; -1.707 ; reset     ; control_unit:b2v_inst11|present_state.brzr4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.516      ; 2.700      ;
; -1.707 ; reset     ; control_unit:b2v_inst11|present_state.brzr3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.516      ; 2.700      ;
; -1.707 ; reset     ; control_unit:b2v_inst11|present_state.brmi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.516      ; 2.700      ;
; -1.707 ; reset     ; control_unit:b2v_inst11|present_state.brnz3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.516      ; 2.700      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.shr5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.shl5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.andi5a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.andi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.and5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.and4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.and3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.div4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.702 ; reset     ; control_unit:b2v_inst11|present_state.andi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.523      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.st3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.str6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.str4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.sub5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.sub4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.sub3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.add5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.add4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.add3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.ldr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.ldr4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.695 ; reset     ; control_unit:b2v_inst11|present_state.ldr3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.530      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.nop          ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.624      ; 2.704      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.str5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.addi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.ori4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.andi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.addi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.603 ; reset     ; control_unit:b2v_inst11|present_state.addi3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.622      ; 2.702      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.brnz4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.brmi4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.shr5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.ori5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.ror5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.shl5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.rol3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.ror5a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.rol4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.ror4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.602 ; reset     ; control_unit:b2v_inst11|present_state.ror3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.625      ; 2.704      ;
; -1.597 ; reset     ; control_unit:b2v_inst11|present_state.st7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.626      ; 2.700      ;
; -1.595 ; reset     ; control_unit:b2v_inst11|present_state.mflo3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.627      ; 2.699      ;
; -1.595 ; reset     ; control_unit:b2v_inst11|present_state.in3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.627      ; 2.699      ;
; -1.595 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.627      ; 2.699      ;
; -1.595 ; reset     ; control_unit:b2v_inst11|present_state.out3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.627      ; 2.699      ;
; -1.595 ; reset     ; control_unit:b2v_inst11|present_state.jal_init     ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.627      ; 2.699      ;
; -1.594 ; reset     ; control_unit:b2v_inst11|present_state.st4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.629      ; 2.700      ;
; -1.594 ; reset     ; control_unit:b2v_inst11|present_state.ldi4a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.629      ; 2.700      ;
; -1.594 ; reset     ; control_unit:b2v_inst11|present_state.ld4a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.629      ; 2.700      ;
; -1.590 ; reset     ; control_unit:b2v_inst11|present_state.fetch0a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.634      ; 2.701      ;
; -1.590 ; reset     ; control_unit:b2v_inst11|present_state.reset_stateb ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.634      ; 2.701      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.not4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.and5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.or5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.andi5b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.brzr4b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.rol5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.in3b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.out3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.588 ; reset     ; control_unit:b2v_inst11|present_state.mflo3b       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.639      ; 2.704      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a      ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ld7b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ld7a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ld6b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ld5b         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.586 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.635      ; 2.698      ;
; -1.580 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.641      ; 2.698      ;
; -1.580 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.641      ; 2.698      ;
; -1.580 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.641      ; 2.698      ;
; -1.563 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.658      ; 2.698      ;
; -1.563 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.658      ; 2.698      ;
; -1.563 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.658      ; 2.698      ;
; -1.563 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.658      ; 2.698      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.rol3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.addi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.sub3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.ror3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.andi3a       ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.or3a         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
; -1.556 ; reset     ; control_unit:b2v_inst11|present_state.ori3a        ; reset        ; clock_divider:b2v_inst14|temporal ; 0.500        ; 0.671      ; 2.704      ;
+--------+-----------+----------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_in'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.138 ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.956      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.500        ; 1.351      ; 1.955      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.083 ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.500        ; 1.354      ; 1.904      ;
; -0.047 ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.500        ; 1.349      ; 1.863      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.828  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.490      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.830  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 1.000        ; 1.351      ; 1.488      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.853  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 1.000        ; 1.354      ; 1.468      ;
; 0.879  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 1.000        ; 1.349      ; 1.437      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_in'                                                                                          ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.162 ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; 0.000        ; 1.398      ; 1.360      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.137 ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; 0.000        ; 1.403      ; 1.390      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.115 ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.409      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; -0.113 ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; 0.000        ; 1.400      ; 1.411      ;
; 0.769  ; reset     ; clock_divider:b2v_inst14|temporal    ; reset        ; clk_in      ; -0.500       ; 1.398      ; 1.791      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[0]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[1]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[2]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[3]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[4]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[5]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[6]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[7]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[8]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[9]  ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[10] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.804  ; reset     ; clock_divider:b2v_inst14|counter[11] ; reset        ; clk_in      ; -0.500       ; 1.403      ; 1.831      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[12] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[13] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[14] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[16] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[18] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[19] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.855  ; reset     ; clock_divider:b2v_inst14|counter[24] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.879      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[15] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[17] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[20] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[21] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[22] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
; 0.857  ; reset     ; clock_divider:b2v_inst14|counter[23] ; reset        ; clk_in      ; -0.500       ; 1.400      ; 1.881      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:b2v_inst14|temporal'                                                                                                            ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                      ; Launch Clock ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+
; 0.321 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.769      ; 2.204      ;
; 0.855 ; reset     ; control_unit:b2v_inst11|present_state.rol5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.241      ; 2.210      ;
; 0.855 ; reset     ; control_unit:b2v_inst11|present_state.ori5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.241      ; 2.210      ;
; 0.855 ; reset     ; control_unit:b2v_inst11|present_state.ldi5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.241      ; 2.210      ;
; 0.855 ; reset     ; control_unit:b2v_inst11|present_state.or5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 1.241      ; 2.210      ;
; 0.928 ; reset     ; control_unit:b2v_inst11|present_state.reset_statea~_emulated ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.671      ; 1.713      ;
; 0.943 ; reset     ; control_unit:b2v_inst11|present_state.halt~_emulated         ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.666      ; 1.723      ;
; 1.134 ; reset     ; control_unit:b2v_inst11|present_state.not4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.950      ; 2.198      ;
; 1.134 ; reset     ; control_unit:b2v_inst11|present_state.neg4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.950      ; 2.198      ;
; 1.134 ; reset     ; control_unit:b2v_inst11|present_state.div5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.950      ; 2.198      ;
; 1.134 ; reset     ; control_unit:b2v_inst11|present_state.mul4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.950      ; 2.198      ;
; 1.169 ; reset     ; control_unit:b2v_inst11|present_state.st5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.917      ; 2.200      ;
; 1.169 ; reset     ; control_unit:b2v_inst11|present_state.str4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.917      ; 2.200      ;
; 1.169 ; reset     ; control_unit:b2v_inst11|present_state.mul5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.917      ; 2.200      ;
; 1.169 ; reset     ; control_unit:b2v_inst11|present_state.ld5a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.917      ; 2.200      ;
; 1.169 ; reset     ; control_unit:b2v_inst11|present_state.ldr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.917      ; 2.200      ;
; 1.238 ; reset     ; control_unit:b2v_inst11|present_state.add3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; -0.500       ; 1.769      ; 2.621      ;
; 1.252 ; reset     ; control_unit:b2v_inst11|present_state.fetch1b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.833      ; 2.199      ;
; 1.252 ; reset     ; control_unit:b2v_inst11|present_state.ldr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.833      ; 2.199      ;
; 1.252 ; reset     ; control_unit:b2v_inst11|present_state.str3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.833      ; 2.199      ;
; 1.254 ; reset     ; control_unit:b2v_inst11|present_state.shr4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.835      ; 2.203      ;
; 1.254 ; reset     ; control_unit:b2v_inst11|present_state.and4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.835      ; 2.203      ;
; 1.254 ; reset     ; control_unit:b2v_inst11|present_state.add4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.835      ; 2.203      ;
; 1.254 ; reset     ; control_unit:b2v_inst11|present_state.ror4a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.835      ; 2.203      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.st7b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.add5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.addi5b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.str6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.jal3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.brpl4b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.mfhi3b                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.264 ; reset     ; control_unit:b2v_inst11|present_state.jr3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.822      ; 2.200      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.fetch1a                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.st6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.str5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.addi5a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.ld6a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.ldr5a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.and3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.819      ; 2.204      ;
; 1.271 ; reset     ; control_unit:b2v_inst11|present_state.jal3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.823      ; 2.208      ;
; 1.275 ; reset     ; control_unit:b2v_inst11|present_state.st3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.813      ; 2.202      ;
; 1.275 ; reset     ; control_unit:b2v_inst11|present_state.ldr_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.813      ; 2.202      ;
; 1.275 ; reset     ; control_unit:b2v_inst11|present_state.str_init               ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.813      ; 2.202      ;
; 1.275 ; reset     ; control_unit:b2v_inst11|present_state.ld3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.813      ; 2.202      ;
; 1.275 ; reset     ; control_unit:b2v_inst11|present_state.ldi3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.813      ; 2.202      ;
; 1.286 ; reset     ; control_unit:b2v_inst11|present_state.jr3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.798      ; 2.198      ;
; 1.286 ; reset     ; control_unit:b2v_inst11|present_state.not3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.798      ; 2.198      ;
; 1.286 ; reset     ; control_unit:b2v_inst11|present_state.neg3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.798      ; 2.198      ;
; 1.286 ; reset     ; control_unit:b2v_inst11|present_state.div3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.798      ; 2.198      ;
; 1.286 ; reset     ; control_unit:b2v_inst11|present_state.mul3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.798      ; 2.198      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.div6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.sub5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.neg4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.mul6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.not3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.neg3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.div6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.div5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.mul6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.312 ; reset     ; control_unit:b2v_inst11|present_state.div4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.777      ; 2.203      ;
; 1.353 ; reset     ; control_unit:b2v_inst11|present_state.ori4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.736      ; 2.203      ;
; 1.353 ; reset     ; control_unit:b2v_inst11|present_state.or4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.736      ; 2.203      ;
; 1.353 ; reset     ; control_unit:b2v_inst11|present_state.or3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.736      ; 2.203      ;
; 1.353 ; reset     ; control_unit:b2v_inst11|present_state.ori3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.736      ; 2.203      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.fetch2b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.st6b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.st5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.st4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.str3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.ld4b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.ld3b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.376 ; reset     ; control_unit:b2v_inst11|present_state.fetch0b                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.200      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.rol3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.addi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.sub3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.ror3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.andi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.or3a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.ori3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.shr3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.380 ; reset     ; control_unit:b2v_inst11|present_state.shl3a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.710      ; 2.204      ;
; 1.386 ; reset     ; control_unit:b2v_inst11|present_state.brpl3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.696      ; 2.196      ;
; 1.386 ; reset     ; control_unit:b2v_inst11|present_state.brnz3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.696      ; 2.196      ;
; 1.386 ; reset     ; control_unit:b2v_inst11|present_state.brzr3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.696      ; 2.196      ;
; 1.386 ; reset     ; control_unit:b2v_inst11|present_state.brmi3a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.696      ; 2.196      ;
; 1.404 ; reset     ; control_unit:b2v_inst11|present_state.brpl4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.678      ; 2.196      ;
; 1.404 ; reset     ; control_unit:b2v_inst11|present_state.brmi4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.678      ; 2.196      ;
; 1.404 ; reset     ; control_unit:b2v_inst11|present_state.brnz4a                 ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.678      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.fetch2a                ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ldi5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ld7b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ldr6b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ldr6a                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ld7a                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ld6b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ldi4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ld5b                   ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.410 ; reset     ; control_unit:b2v_inst11|present_state.ldi3b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.672      ; 2.196      ;
; 1.412 ; reset     ; control_unit:b2v_inst11|present_state.not4b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.677      ; 2.203      ;
; 1.412 ; reset     ; control_unit:b2v_inst11|present_state.and5b                  ; reset        ; clock_divider:b2v_inst14|temporal ; 0.000        ; 0.677      ; 2.203      ;
+-------+-----------+--------------------------------------------------------------+--------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|temporal    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[9]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|temporal|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[13]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[14]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[15]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[16]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[17]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[18]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[19]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[20]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[21]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[22]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[23]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[24]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[8]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; b2v_inst14|counter[9]|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[0]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[10] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[11] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[12] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[13] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[14] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[15] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[16] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[17] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[18] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[19] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[1]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[20] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[21] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[22] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; clock_divider:b2v_inst14|counter[23] ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                 ;
; -0.235 ; -0.235       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zlowout       ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zlowout|datab              ;
; -0.204 ; -0.204       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|PCin|datad                 ;
; -0.199 ; -0.199       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|PCin          ;
; -0.197 ; -0.197       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr192|combout          ;
; -0.197 ; -0.197       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Zhighout      ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192|datab            ;
; -0.191 ; -0.191       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zhighout|datad             ;
; -0.187 ; -0.187       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|combout        ;
; -0.184 ; -0.184       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr176~3|datac          ;
; -0.180 ; -0.180       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IncPC_enable|datad         ;
; -0.174 ; -0.174       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IncPC_enable  ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[2]     ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[3]     ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[0]|datac            ;
; -0.160 ; -0.160       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr193|combout          ;
; -0.159 ; -0.159       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[1]     ;
; -0.159 ; -0.159       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|HIout         ;
; -0.156 ; -0.156       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[2]|datad            ;
; -0.156 ; -0.156       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[3]|datad            ;
; -0.154 ; -0.154       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr193|dataa            ;
; -0.154 ; -0.154       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ALU_cs[0]     ;
; -0.153 ; -0.153       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|ALU_cs[1]|datad            ;
; -0.153 ; -0.153       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150|datac            ;
; -0.150 ; -0.150       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|combout        ;
; -0.149 ; -0.149       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr150|combout          ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|HIout|dataa                ;
; -0.146 ; -0.146       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOin          ;
; -0.140 ; -0.140       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOin|datad                 ;
; -0.137 ; -0.137       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|LOout         ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~2|dataa          ;
; -0.131 ; -0.131       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|LOout|datad                ;
; -0.129 ; -0.129       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|write_signal  ;
; -0.128 ; -0.128       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr153|combout          ;
; -0.128 ; -0.128       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr168|combout          ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|In_portout|datac           ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr153|datab            ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|write_signal|datac         ;
; -0.122 ; -0.122       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168|datad            ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr144|combout          ;
; -0.119 ; -0.119       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; -0.118 ; -0.118       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr188|datac            ;
; -0.114 ; -0.114       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr188|combout          ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155~7|combout        ;
; -0.113 ; -0.113       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Zin|datad                  ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr178|combout          ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr200|combout          ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr213|combout          ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155~7|dataa          ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|Grb           ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; -0.109 ; -0.109       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr144|dataa            ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|Zin           ;
; -0.107 ; -0.107       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr158|combout          ;
; -0.107 ; -0.107       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|combout          ;
; -0.106 ; -0.106       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr178|dataa            ;
; -0.106 ; -0.106       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr200|datad            ;
; -0.106 ; -0.106       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr213|datad            ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|Grb|datad                  ;
; -0.104 ; -0.104       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|datad          ;
; -0.101 ; -0.101       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr158|datad            ;
; -0.101 ; -0.101       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|clear|datac                ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr162|dataa            ;
; -0.099 ; -0.099       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr155|datac            ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr150~2|combout        ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|combout          ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|datad            ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr179|combout          ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|clear         ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|IRin|datad                 ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|MARin|datad                ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr155|combout          ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~1|combout        ;
; -0.094 ; -0.094       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|datad          ;
; -0.094 ; -0.094       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr194|combout          ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr171|combout          ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr197|combout          ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr168~6|combout        ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|IRin          ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; reset ; Fall       ; control_unit:b2v_inst11|MARin         ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr179|datab            ;
; -0.088 ; -0.088       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr191|combout          ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr197|datad            ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr194|dataa            ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|Grc|datad                  ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr161|dataa            ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr185|combout          ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr192~1|dataa          ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr191|datac            ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|ZLowin        ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr185|dataa            ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr142|combout          ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; b2v_inst11|WideOr165~0|dataa          ;
; -0.080 ; -0.080       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; control_unit:b2v_inst11|PCout         ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; reset ; Fall       ; b2v_inst11|WideOr204~8|combout        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:b2v_inst14|temporal'                                                                               ;
+--------+--------------+----------------+------------+-----------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                             ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+-----------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst15|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Fall       ; Seven_Seg_Display_Out:b2v_inst19|output[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.add5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.addi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.and5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi5a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.andi5b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brmi3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brmi3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brmi4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brmi4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brnz3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brnz3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brnz4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brnz4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brpl3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brpl3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brpl4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brpl4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brzr3a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brzr3b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brzr4a         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.brzr4b         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.div6b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch0a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch0b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch1a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch1b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch2a        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.fetch2b        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.halt~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.in3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.in3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.jal3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.jal3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.jal_init       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.jr3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.jr3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld3a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld3b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld4a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld4b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld5a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld5b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld6a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld6b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld7a           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ld7b           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldi5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr3a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr3b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr4a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr4b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr5a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr5b          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr6a          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:b2v_inst14|temporal ; Rise       ; control_unit:b2v_inst11|present_state.ldr6b          ;
+--------+--------------+----------------+------------+-----------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:b2v_inst11|present_state.add3a'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.222 ; 0.222        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165|datab            ;
; 0.223 ; 0.223        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr165|combout          ;
; 0.226 ; 0.226        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr166|combout          ;
; 0.226 ; 0.226        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr167|combout          ;
; 0.226 ; 0.226        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr187|combout          ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr166|datad            ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr167|datad            ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr187|datad            ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr171|combout          ;
; 0.237 ; 0.237        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr193|combout          ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171|dataa            ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Out_portin|datad           ;
; 0.243 ; 0.243        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr193|dataa            ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150|datac            ;
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr150|combout          ;
; 0.249 ; 0.249        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Out_portin    ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr142|combout          ;
; 0.257 ; 0.257        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr191|combout          ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|combout        ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142|dataa            ;
; 0.264 ; 0.264        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr188|combout          ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr165~0|datac          ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr143|datac            ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188|dataa            ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr161|combout          ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr191|datab            ;
; 0.268 ; 0.268        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|write_signal  ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr153|combout          ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|clear         ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr143|combout          ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153|datab            ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204|combout          ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|write_signal|datac         ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|R14MUX_enable|datad        ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161|datad            ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|clear|datac                ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|PCin|datad                 ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171~0|datad          ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|R14MUX_enable ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOin|datad                 ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|PCin          ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr192|combout          ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr171~0|combout        ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOin          ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204|datab            ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|dataa          ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192|datab            ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|run|datad                  ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr200|combout          ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|combout        ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr200|datab            ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|In_portout    ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|datad          ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr161~1|combout        ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr176~3|datac          ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|run           ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr162|combout          ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr168|combout          ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|In_portout|datac           ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|IncPC_enable|datad         ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr150~2|combout        ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162|datad            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168|datad            ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|LOout|datad                ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|IncPC_enable  ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|MARin|datad                ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|LOout         ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|Zin|datad                  ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr213|combout          ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Grc|datad                  ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|MARin         ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|datad          ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|datad         ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Zin           ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr213|datad            ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Grc           ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|HIout|dataa                ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~6|combout        ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr162~20|combout       ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|datad          ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Rin|datad                  ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|combout        ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr142~2|combout        ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr144|combout          ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|HIout         ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; control_unit:b2v_inst11|Rin           ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|combout        ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|combout        ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|combout        ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr192~2|dataa          ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr144|datab            ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr153~5|dataa          ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr204~2|dataa          ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr168~6|dataa          ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; control_unit:b2v_inst11|present_state.add3a ; Fall       ; b2v_inst11|WideOr188~10|combout       ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|inclk[0] ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|WideOr204~clkctrl|outclk   ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Zhighout|datad             ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|BAout|datad                ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; control_unit:b2v_inst11|present_state.add3a ; Rise       ; b2v_inst11|Cout|datad                 ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; 1.152  ; 1.834  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; 0.721  ; 1.334  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; 0.847  ; 1.473  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; 0.928  ; 1.577  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; 0.602  ; 1.205  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; 0.918  ; 1.551  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; 0.755  ; 1.376  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; 1.145  ; 1.829  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; 1.152  ; 1.834  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; 0.957  ; 1.433  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; 2.447  ; 3.037  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.722 ; -0.179 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 0.835  ; 1.358  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; -0.358 ; -0.947 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; -0.472 ; -1.070 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; -0.593 ; -1.204 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; -0.671 ; -1.303 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; -0.358 ; -0.947 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; -0.661 ; -1.279 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; -0.505 ; -1.111 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; -0.865 ; -1.516 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; -0.852 ; -1.503 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; -0.623 ; -1.046 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; -2.035 ; -2.655 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 1.405  ; 0.873  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.143 ; -0.660 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 3.990 ; 4.072 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 3.875 ; 3.952 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 3.737 ; 3.789 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 3.984 ; 4.072 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 3.990 ; 4.069 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 3.969 ; 4.060 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 3.947 ; 4.035 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 3.942 ; 4.030 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 4.124 ; 4.233 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 3.885 ; 3.958 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 3.906 ; 3.978 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 3.856 ; 3.916 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 3.940 ; 4.017 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 3.860 ; 3.930 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 4.124 ; 4.233 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 3.959 ; 4.060 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 5.247 ; 5.284 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 3.631 ; 3.681 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 3.764 ; 3.838 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 3.631 ; 3.681 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 3.870 ; 3.953 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 3.875 ; 3.951 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 3.854 ; 3.942 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 3.834 ; 3.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 3.829 ; 3.912 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 3.747 ; 3.804 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 3.775 ; 3.844 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 3.795 ; 3.864 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 3.747 ; 3.804 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 3.828 ; 3.901 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 3.751 ; 3.817 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 4.003 ; 4.107 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 3.846 ; 3.942 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 5.025 ; 5.060 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                        ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                             ; -133.646   ; -4.569   ; -2.912   ; -0.162  ; -3.000              ;
;  clk_in                                      ; -2.646     ; -0.190   ; -0.138   ; -0.162  ; -3.000              ;
;  clock_divider:b2v_inst14|temporal           ; -133.646   ; -0.051   ; -2.912   ; 0.321   ; -2.484              ;
;  control_unit:b2v_inst11|present_state.add3a ; -2.548     ; -4.502   ; N/A      ; N/A     ; 0.222               ;
;  reset                                       ; -2.283     ; -4.569   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                              ; -23814.061 ; -116.419 ; -426.43  ; -3.289  ; -1340.936           ;
;  clk_in                                      ; -37.767    ; -0.190   ; -2.830   ; -3.289  ; -30.437             ;
;  clock_divider:b2v_inst14|temporal           ; -23753.175 ; -0.051   ; -425.051 ; 0.000   ; -1308.936           ;
;  control_unit:b2v_inst11|present_state.add3a ; -15.217    ; -51.727  ; N/A      ; N/A     ; 0.000               ;
;  reset                                       ; -7.902     ; -64.516  ; N/A      ; N/A     ; -20.112             ;
+----------------------------------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                  ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; 1.995  ; 2.502  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; 1.267  ; 1.702  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; 1.443  ; 1.934  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; 1.661  ; 2.101  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; 1.035  ; 1.487  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; 1.569  ; 2.002  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; 1.327  ; 1.756  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; 1.995  ; 2.502  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; 1.994  ; 2.469  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; 1.838  ; 1.971  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; 4.273  ; 4.732  ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; -0.722 ; -0.179 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; 1.417  ; 1.869  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                   ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port         ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; in_port_input[*]  ; clock_divider:b2v_inst14|temporal           ; -0.358 ; -0.854 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[0] ; clock_divider:b2v_inst14|temporal           ; -0.472 ; -1.039 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[1] ; clock_divider:b2v_inst14|temporal           ; -0.593 ; -1.204 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[2] ; clock_divider:b2v_inst14|temporal           ; -0.671 ; -1.303 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[3] ; clock_divider:b2v_inst14|temporal           ; -0.358 ; -0.854 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[4] ; clock_divider:b2v_inst14|temporal           ; -0.661 ; -1.279 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[5] ; clock_divider:b2v_inst14|temporal           ; -0.505 ; -1.099 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[6] ; clock_divider:b2v_inst14|temporal           ; -0.865 ; -1.516 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
;  in_port_input[7] ; clock_divider:b2v_inst14|temporal           ; -0.852 ; -1.503 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; clock_divider:b2v_inst14|temporal           ; -0.623 ; -1.046 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; stop              ; clock_divider:b2v_inst14|temporal           ; -2.035 ; -2.655 ; Rise       ; clock_divider:b2v_inst14|temporal           ;
; reset             ; control_unit:b2v_inst11|present_state.add3a ; 2.270  ; 2.123  ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
; stop              ; control_unit:b2v_inst11|present_state.add3a ; -0.143 ; -0.582 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 6.647 ; 6.670 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 6.473 ; 6.465 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 6.260 ; 6.252 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 6.647 ; 6.670 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 6.640 ; 6.665 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 6.632 ; 6.630 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 6.591 ; 6.606 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 6.584 ; 6.596 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 6.894 ; 6.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 6.483 ; 6.452 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 6.526 ; 6.488 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 6.458 ; 6.422 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 6.598 ; 6.550 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 6.440 ; 6.406 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 6.894 ; 6.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 6.616 ; 6.634 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 8.874 ; 8.873 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port   ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; output1[*]  ; clock_divider:b2v_inst14|temporal           ; 3.631 ; 3.681 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[0] ; clock_divider:b2v_inst14|temporal           ; 3.764 ; 3.838 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[1] ; clock_divider:b2v_inst14|temporal           ; 3.631 ; 3.681 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[2] ; clock_divider:b2v_inst14|temporal           ; 3.870 ; 3.953 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[3] ; clock_divider:b2v_inst14|temporal           ; 3.875 ; 3.951 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[4] ; clock_divider:b2v_inst14|temporal           ; 3.854 ; 3.942 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[5] ; clock_divider:b2v_inst14|temporal           ; 3.834 ; 3.917 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output1[6] ; clock_divider:b2v_inst14|temporal           ; 3.829 ; 3.912 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; output2[*]  ; clock_divider:b2v_inst14|temporal           ; 3.747 ; 3.804 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[0] ; clock_divider:b2v_inst14|temporal           ; 3.775 ; 3.844 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[1] ; clock_divider:b2v_inst14|temporal           ; 3.795 ; 3.864 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[2] ; clock_divider:b2v_inst14|temporal           ; 3.747 ; 3.804 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[3] ; clock_divider:b2v_inst14|temporal           ; 3.828 ; 3.901 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[4] ; clock_divider:b2v_inst14|temporal           ; 3.751 ; 3.817 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[5] ; clock_divider:b2v_inst14|temporal           ; 4.003 ; 4.107 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
;  output2[6] ; clock_divider:b2v_inst14|temporal           ; 3.846 ; 3.942 ; Fall       ; clock_divider:b2v_inst14|temporal           ;
; run         ; control_unit:b2v_inst11|present_state.add3a ; 5.025 ; 5.060 ; Rise       ; control_unit:b2v_inst11|present_state.add3a ;
+-------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; run           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output1[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output2[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_port_input[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output1[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output1[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output2[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 650          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; reset                                       ; 521          ; 0            ; 520      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
; clk_in                                      ; clk_in                                      ; 650          ; 0            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; clk_in                                      ; 1            ; 1            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; 0            ; 56       ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; 1            ; 0        ; 0        ;
; reset                                       ; clock_divider:b2v_inst14|temporal           ; > 2147483647 ; > 2147483647 ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; control_unit:b2v_inst11|present_state.add3a ; 191          ; 0            ; 0        ; 0        ;
; reset                                       ; control_unit:b2v_inst11|present_state.add3a ; 2            ; 2            ; 0        ; 0        ;
; clock_divider:b2v_inst14|temporal           ; reset                                       ; 521          ; 0            ; 520      ; 0        ;
; control_unit:b2v_inst11|present_state.add3a ; reset                                       ; 6            ; 6            ; 6        ; 6        ;
+---------------------------------------------+---------------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                         ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                            ; 26       ; 26       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temporal ; 175      ; 175      ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Removal Transfers                                                                          ;
+------------+-----------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------+----------+----------+----------+----------+
; reset      ; clk_in                            ; 26       ; 26       ; 0        ; 0        ;
; reset      ; clock_divider:b2v_inst14|temporal ; 175      ; 175      ; 0        ; 0        ;
+------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 184   ; 184  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 03 10:08:11 2017
Info: Command: quartus_sta finalProject -c finalProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 35 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:b2v_inst14|temporal clock_divider:b2v_inst14|temporal
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
    Info (332105): create_clock -period 1.000 -name control_unit:b2v_inst11|present_state.add3a control_unit:b2v_inst11|present_state.add3a
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux0~8|combout"
    Warning (332126): Node "b2v_inst3|Mux0~7|datad"
    Warning (332126): Node "b2v_inst3|Mux0~7|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux0~3|datad"
    Warning (332126): Node "b2v_inst3|Mux0~3|combout"
    Warning (332126): Node "b2v_inst3|Mux0~8|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux32~1|combout"
    Warning (332126): Node "b2v_inst3|Mux32~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux6~3|combout"
    Warning (332126): Node "b2v_inst3|Mux6~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux38~18|combout"
    Warning (332126): Node "b2v_inst3|Mux38~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux38~16|combout"
    Warning (332126): Node "b2v_inst3|Mux38~17|datad"
    Warning (332126): Node "b2v_inst3|Mux38~17|combout"
    Warning (332126): Node "b2v_inst3|Mux38~18|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux35~17|combout"
    Warning (332126): Node "b2v_inst3|Mux35~15|datac"
    Warning (332126): Node "b2v_inst3|Mux35~15|combout"
    Warning (332126): Node "b2v_inst3|Mux35~16|datab"
    Warning (332126): Node "b2v_inst3|Mux35~16|combout"
    Warning (332126): Node "b2v_inst3|Mux35~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux3~3|combout"
    Warning (332126): Node "b2v_inst3|Mux3~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux8~3|combout"
    Warning (332126): Node "b2v_inst3|Mux8~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux40~21|combout"
    Warning (332126): Node "b2v_inst3|Mux40~18|datab"
    Warning (332126): Node "b2v_inst3|Mux40~18|combout"
    Warning (332126): Node "b2v_inst3|Mux40~19|datad"
    Warning (332126): Node "b2v_inst3|Mux40~19|combout"
    Warning (332126): Node "b2v_inst3|Mux40~21|datab"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "b2v_inst3|Mux1~6|combout"
    Warning (332126): Node "b2v_inst3|Mux1~3|datab"
    Warning (332126): Node "b2v_inst3|Mux1~3|combout"
    Warning (332126): Node "b2v_inst3|Mux1~4|datab"
    Warning (332126): Node "b2v_inst3|Mux1~4|combout"
    Warning (332126): Node "b2v_inst3|Mux1~5|datad"
    Warning (332126): Node "b2v_inst3|Mux1~5|combout"
    Warning (332126): Node "b2v_inst3|Mux1~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux33~16|combout"
    Warning (332126): Node "b2v_inst3|Mux33~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux33~15|combout"
    Warning (332126): Node "b2v_inst3|Mux33~16|datab"
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "b2v_inst3|Mux2~8|combout"
    Warning (332126): Node "b2v_inst3|Mux2~3|datac"
    Warning (332126): Node "b2v_inst3|Mux2~3|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|dataa"
    Warning (332126): Node "b2v_inst3|Mux2~7|datac"
    Warning (332126): Node "b2v_inst3|Mux2~7|combout"
    Warning (332126): Node "b2v_inst3|Mux2~8|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux34~16|combout"
    Warning (332126): Node "b2v_inst3|Mux34~14|datac"
    Warning (332126): Node "b2v_inst3|Mux34~14|combout"
    Warning (332126): Node "b2v_inst3|Mux34~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux34~15|combout"
    Warning (332126): Node "b2v_inst3|Mux34~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux63~7|combout"
    Warning (332126): Node "b2v_inst3|Mux63~7|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux31~3|combout"
    Warning (332126): Node "b2v_inst3|Mux31~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux62~16|combout"
    Warning (332126): Node "b2v_inst3|Mux62~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux62~14|combout"
    Warning (332126): Node "b2v_inst3|Mux62~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux62~15|combout"
    Warning (332126): Node "b2v_inst3|Mux62~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux30~3|combout"
    Warning (332126): Node "b2v_inst3|Mux30~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux7~3|combout"
    Warning (332126): Node "b2v_inst3|Mux7~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux61~16|combout"
    Warning (332126): Node "b2v_inst3|Mux61~14|datab"
    Warning (332126): Node "b2v_inst3|Mux61~14|combout"
    Warning (332126): Node "b2v_inst3|Mux61~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux61~15|combout"
    Warning (332126): Node "b2v_inst3|Mux61~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux60~17|combout"
    Warning (332126): Node "b2v_inst3|Mux60~15|datab"
    Warning (332126): Node "b2v_inst3|Mux60~15|combout"
    Warning (332126): Node "b2v_inst3|Mux60~16|datad"
    Warning (332126): Node "b2v_inst3|Mux60~16|combout"
    Warning (332126): Node "b2v_inst3|Mux60~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux28~13|combout"
    Warning (332126): Node "b2v_inst3|Mux28~13|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux4~3|combout"
    Warning (332126): Node "b2v_inst3|Mux4~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux36~19|combout"
    Warning (332126): Node "b2v_inst3|Mux36~18|datac"
    Warning (332126): Node "b2v_inst3|Mux36~18|combout"
    Warning (332126): Node "b2v_inst3|Mux36~19|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux59~17|combout"
    Warning (332126): Node "b2v_inst3|Mux59~15|datac"
    Warning (332126): Node "b2v_inst3|Mux59~15|combout"
    Warning (332126): Node "b2v_inst3|Mux59~16|datad"
    Warning (332126): Node "b2v_inst3|Mux59~16|combout"
    Warning (332126): Node "b2v_inst3|Mux59~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux58~16|combout"
    Warning (332126): Node "b2v_inst3|Mux58~14|datac"
    Warning (332126): Node "b2v_inst3|Mux58~14|combout"
    Warning (332126): Node "b2v_inst3|Mux58~15|datab"
    Warning (332126): Node "b2v_inst3|Mux58~15|combout"
    Warning (332126): Node "b2v_inst3|Mux58~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux24~3|combout"
    Warning (332126): Node "b2v_inst3|Mux24~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux23~3|combout"
    Warning (332126): Node "b2v_inst3|Mux23~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux16~3|combout"
    Warning (332126): Node "b2v_inst3|Mux16~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux57~17|combout"
    Warning (332126): Node "b2v_inst3|Mux57~15|datab"
    Warning (332126): Node "b2v_inst3|Mux57~15|combout"
    Warning (332126): Node "b2v_inst3|Mux57~16|datad"
    Warning (332126): Node "b2v_inst3|Mux57~16|combout"
    Warning (332126): Node "b2v_inst3|Mux57~17|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux22~3|combout"
    Warning (332126): Node "b2v_inst3|Mux22~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux21~4|combout"
    Warning (332126): Node "b2v_inst3|Mux21~4|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux10~3|combout"
    Warning (332126): Node "b2v_inst3|Mux10~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux14~3|combout"
    Warning (332126): Node "b2v_inst3|Mux14~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux20~3|combout"
    Warning (332126): Node "b2v_inst3|Mux20~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux19~3|combout"
    Warning (332126): Node "b2v_inst3|Mux19~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux15~3|combout"
    Warning (332126): Node "b2v_inst3|Mux15~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux5~3|combout"
    Warning (332126): Node "b2v_inst3|Mux5~3|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux12~3|combout"
    Warning (332126): Node "b2v_inst3|Mux12~3|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux18~3|combout"
    Warning (332126): Node "b2v_inst3|Mux18~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux43~16|combout"
    Warning (332126): Node "b2v_inst3|Mux43~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux43~14|combout"
    Warning (332126): Node "b2v_inst3|Mux43~15|datab"
    Warning (332126): Node "b2v_inst3|Mux43~15|combout"
    Warning (332126): Node "b2v_inst3|Mux43~16|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux17~3|combout"
    Warning (332126): Node "b2v_inst3|Mux17~3|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux41~20|combout"
    Warning (332126): Node "b2v_inst3|Mux41~17|datab"
    Warning (332126): Node "b2v_inst3|Mux41~17|combout"
    Warning (332126): Node "b2v_inst3|Mux41~18|datac"
    Warning (332126): Node "b2v_inst3|Mux41~18|combout"
    Warning (332126): Node "b2v_inst3|Mux41~20|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux13~3|combout"
    Warning (332126): Node "b2v_inst3|Mux13~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux45~17|combout"
    Warning (332126): Node "b2v_inst3|Mux45~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux45~15|combout"
    Warning (332126): Node "b2v_inst3|Mux45~16|datad"
    Warning (332126): Node "b2v_inst3|Mux45~16|combout"
    Warning (332126): Node "b2v_inst3|Mux45~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux9~3|combout"
    Warning (332126): Node "b2v_inst3|Mux9~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux49~16|combout"
    Warning (332126): Node "b2v_inst3|Mux49~14|datab"
    Warning (332126): Node "b2v_inst3|Mux49~14|combout"
    Warning (332126): Node "b2v_inst3|Mux49~15|datac"
    Warning (332126): Node "b2v_inst3|Mux49~15|combout"
    Warning (332126): Node "b2v_inst3|Mux49~16|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux11~3|combout"
    Warning (332126): Node "b2v_inst3|Mux11~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux50~16|combout"
    Warning (332126): Node "b2v_inst3|Mux50~14|dataa"
    Warning (332126): Node "b2v_inst3|Mux50~14|combout"
    Warning (332126): Node "b2v_inst3|Mux50~15|datab"
    Warning (332126): Node "b2v_inst3|Mux50~15|combout"
    Warning (332126): Node "b2v_inst3|Mux50~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux44~18|combout"
    Warning (332126): Node "b2v_inst3|Mux44~16|datab"
    Warning (332126): Node "b2v_inst3|Mux44~16|combout"
    Warning (332126): Node "b2v_inst3|Mux44~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux44~17|combout"
    Warning (332126): Node "b2v_inst3|Mux44~18|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux37~17|combout"
    Warning (332126): Node "b2v_inst3|Mux37~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux37~16|combout"
    Warning (332126): Node "b2v_inst3|Mux37~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux47~7|combout"
    Warning (332126): Node "b2v_inst3|Mux47~7|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux51~18|combout"
    Warning (332126): Node "b2v_inst3|Mux51~16|dataa"
    Warning (332126): Node "b2v_inst3|Mux51~16|combout"
    Warning (332126): Node "b2v_inst3|Mux51~17|datad"
    Warning (332126): Node "b2v_inst3|Mux51~17|combout"
    Warning (332126): Node "b2v_inst3|Mux51~18|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux52~31|combout"
    Warning (332126): Node "b2v_inst3|Mux52~29|datab"
    Warning (332126): Node "b2v_inst3|Mux52~29|combout"
    Warning (332126): Node "b2v_inst3|Mux52~30|datad"
    Warning (332126): Node "b2v_inst3|Mux52~30|combout"
    Warning (332126): Node "b2v_inst3|Mux52~31|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux46~18|combout"
    Warning (332126): Node "b2v_inst3|Mux46~16|datab"
    Warning (332126): Node "b2v_inst3|Mux46~16|combout"
    Warning (332126): Node "b2v_inst3|Mux46~17|dataa"
    Warning (332126): Node "b2v_inst3|Mux46~17|combout"
    Warning (332126): Node "b2v_inst3|Mux46~18|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "b2v_inst3|Mux42~25|combout"
    Warning (332126): Node "b2v_inst3|Mux42~24|datac"
    Warning (332126): Node "b2v_inst3|Mux42~24|combout"
    Warning (332126): Node "b2v_inst3|Mux42~25|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux53~16|combout"
    Warning (332126): Node "b2v_inst3|Mux53~14|datab"
    Warning (332126): Node "b2v_inst3|Mux53~14|combout"
    Warning (332126): Node "b2v_inst3|Mux53~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux53~15|combout"
    Warning (332126): Node "b2v_inst3|Mux53~16|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux54~18|combout"
    Warning (332126): Node "b2v_inst3|Mux54~16|datab"
    Warning (332126): Node "b2v_inst3|Mux54~16|combout"
    Warning (332126): Node "b2v_inst3|Mux54~17|datac"
    Warning (332126): Node "b2v_inst3|Mux54~17|combout"
    Warning (332126): Node "b2v_inst3|Mux54~18|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux25~3|combout"
    Warning (332126): Node "b2v_inst3|Mux25~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux48~7|combout"
    Warning (332126): Node "b2v_inst3|Mux48~7|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux55~17|combout"
    Warning (332126): Node "b2v_inst3|Mux55~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux55~15|combout"
    Warning (332126): Node "b2v_inst3|Mux55~16|datad"
    Warning (332126): Node "b2v_inst3|Mux55~16|combout"
    Warning (332126): Node "b2v_inst3|Mux55~17|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux56~17|combout"
    Warning (332126): Node "b2v_inst3|Mux56~15|dataa"
    Warning (332126): Node "b2v_inst3|Mux56~15|combout"
    Warning (332126): Node "b2v_inst3|Mux56~16|datad"
    Warning (332126): Node "b2v_inst3|Mux56~16|combout"
    Warning (332126): Node "b2v_inst3|Mux56~17|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux26~3|combout"
    Warning (332126): Node "b2v_inst3|Mux26~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux27~3|combout"
    Warning (332126): Node "b2v_inst3|Mux27~3|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "b2v_inst3|Mux29~3|combout"
    Warning (332126): Node "b2v_inst3|Mux29~3|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "b2v_inst3|Mux39~20|combout"
    Warning (332126): Node "b2v_inst3|Mux39~17|datab"
    Warning (332126): Node "b2v_inst3|Mux39~17|combout"
    Warning (332126): Node "b2v_inst3|Mux39~18|datad"
    Warning (332126): Node "b2v_inst3|Mux39~18|combout"
    Warning (332126): Node "b2v_inst3|Mux39~20|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -133.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -133.646    -23753.175 clock_divider:b2v_inst14|temporal 
    Info (332119):    -2.646       -37.767 clk_in 
    Info (332119):    -2.548       -15.217 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -2.283        -7.902 reset 
Info (332146): Worst-case hold slack is -4.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.569       -64.516 reset 
    Info (332119):    -4.502       -51.727 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.125        -0.125 clk_in 
    Info (332119):    -0.051        -0.051 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case recovery slack is -2.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.912      -425.051 clock_divider:b2v_inst14|temporal 
    Info (332119):    -0.087        -1.379 clk_in 
Info (332146): Worst-case removal slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -0.551 clk_in 
    Info (332119):     0.585         0.000 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_in 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -2.484     -1308.936 clock_divider:b2v_inst14|temporal 
    Info (332119):     0.389         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -119.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -119.609    -21421.237 clock_divider:b2v_inst14|temporal 
    Info (332119):    -2.308       -30.770 clk_in 
    Info (332119):    -2.276       -13.273 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -1.901        -6.179 reset 
Info (332146): Worst-case hold slack is -4.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.199       -59.917 reset 
    Info (332119):    -4.016       -45.031 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -0.149        -0.149 clk_in 
    Info (332119):    -0.045        -0.045 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case recovery slack is -2.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.624      -380.779 clock_divider:b2v_inst14|temporal 
    Info (332119):    -0.041        -0.512 clk_in 
Info (332146): Worst-case removal slack is -0.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.026        -0.026 clk_in 
    Info (332119):     0.566         0.000 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 clk_in 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -2.484     -1308.936 clock_divider:b2v_inst14|temporal 
    Info (332119):     0.353         0.000 control_unit:b2v_inst11|present_state.add3a 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -76.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -76.446    -13676.767 clock_divider:b2v_inst14|temporal 
    Info (332119):    -1.126        -1.701 reset 
    Info (332119):    -1.076       -11.015 clk_in 
    Info (332119):    -1.026        -4.261 control_unit:b2v_inst11|present_state.add3a 
Info (332146): Worst-case hold slack is -2.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.687       -31.656 control_unit:b2v_inst11|present_state.add3a 
    Info (332119):    -2.533       -36.165 reset 
    Info (332119):    -0.190        -0.190 clk_in 
    Info (332119):    -0.037        -0.037 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case recovery slack is -1.797
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.797      -268.305 clock_divider:b2v_inst14|temporal 
    Info (332119):    -0.138        -2.830 clk_in 
Info (332146): Worst-case removal slack is -0.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.162        -3.289 clk_in 
    Info (332119):     0.321         0.000 clock_divider:b2v_inst14|temporal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.437 clk_in 
    Info (332119):    -3.000       -20.112 reset 
    Info (332119):    -1.000     -1167.000 clock_divider:b2v_inst14|temporal 
    Info (332119):     0.222         0.000 control_unit:b2v_inst11|present_state.add3a 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 318 warnings
    Info: Peak virtual memory: 702 megabytes
    Info: Processing ended: Mon Apr 03 10:08:57 2017
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:42


