---
alias: 计组-总线
tag:
- 829
date: 2022年05月22日
---
![[大纲#系统总线]]
## 基本概念
一组能为多个部件分时共享的公共信息传输线路
### 特点
- **共享**是指总线上可以挂接多个部件，各个部件之间互相交换的信息都可以通过这组线路分时共享。
- **分时**是指同一时刻只允许有一个部件向总线发送信息，如果系统中有多个部件，则它们只能分时地向总线发送信息。
### 特性
- 机械特性：尺寸、形状、管脚数、排列顺序
- 电气特性：传输方向和有效的电平范围
- 功能特性：每根传输线的功能（地址、数据、控制）
- 时间特性：信号的时序关系
## 分类
### 按数据传输格式
#### 串行总线
一位一位的发，经过总线，一位一位的接收
##### 优点
- 只需要一条传输线，成本低廉，广泛应用于长距离传输
- 在计算机内部可以节省布线空间
##### 缺点
在数据发送和接收的时候要进行拆卸和装配，要考虑**串行-并行转换**的问题
#### 并行总线
所有数据同时放到总线，同时传输，同时接收  
##### 优点
总线的逻辑时序比较简单，电路实现起来比较容易
##### 缺点
- 信号线数量多，占用更多的布线空间远距离依输成本高昂
- 由于工作频率较高时，并行的信号线之间会产生严重干扰，对每条线等长的要求也越高，所以无法持续提升工作频率
### 按功能
#### 片内总线
位于芯片内部，寄存器之间、寄存器与ALU之间连接
#### 系统总线
各功能部件（CPU、主存、IO接口）之间连接
##### 数据总线DB
传输各功能部件之间的数据信息
- 双向传输
- 位数与机器字长、存储字长有关
- **数据通路**是各个部件通过数据总线连接后形成的数据传输路径
##### 地址总线AB
指出数据总线上的源数据或目的数据所在的主存单元或I/O端口的地址
- 单向传输
- 位数与主存地址空间的大小有关
##### 控制总线CB
传输控制信息，包括CPU送出的控制命令和主存（或外设）返回CPU的反馈信号
#### 通信总线
又称外部总线，设备之间连接
### 按时序控制
同步总线、异步总线
## 系统总线结构
### 单总线结构
![[Pasted image 20220522160325.png]]
CPU、主存、I/O设备（通过I/O接口）都连接在一组总线上，允许I/O设备之间、I/O设备和CPU之间或I/O设备与主存之间直接交换信息
- 单总线并不是指只有一根信号线
#### 优点
结构简单，成本低，易于接入新的设备
#### 缺点
带宽低、负载重，多个部件只能争用唯一的总线，且不支持并行发送数据
### 双总线结构
![[Pasted image 20220522160712.png]]
有两条总线，一条是主存总线 ，用于CPU、主存和通道之间进行数据传送；另一条是`I/O`总线 ，用于多个外部设备与通道之间进行数据传送。
- 主存总线：支持突发（猝发）传送：送出一个地址，收到多个地址连续的数据
- 通道：具有特殊功能的处理器，能对`I/O`设备进行统一管理，通道程序放在主存中
#### 优点
将较低速的`I/O`设备从单总线上分离出来，实现存储器总线和`I/O`总线分离
#### 缺点
需要增加通道等硬件设备
### 三总线结构
![[Pasted image 20220522160958.png]]
采用3条各自独立的总线来构成信息通路，分别为主存总线、`I/O`总线和直接内存访问DMA总线
#### 优点
通过DMA提高了`I/O`相对高速的设备的性能，提高响应速度和系统吞吐量
#### 缺点
系统工作效率较低（同一总线只有一个能用）
## 性能指标
- 总线的传输周期（总线周期）  
- 总线时钟周期  
- 总线的工作频率  
- 总线的时钟频率  
- 总线宽度  
- 总线带宽  
- 总线复用  
- 信号线数





