

\documentclass[12pt]{article}
\usepackage[paper=a4paper,left=20mm,right=20mm,top=30mm,bottom =30mm]{geometry}
\usepackage{upquote}
\input{preamble}
\fancyhead[R]{{\large \textbf{Blatt 3}}}


\begin{document}
\head{2021}{3}{Daniel Baur}




%------------------------------------------------------
%------------------------------------------------------
\part*{Erste Schritte in VHDL}
%------------------------------------------------------
%------------------------------------------------------


%Ziel dieser Übungen ist die Implementierung einer Stoppuhrschaltung
Im Rahmen dieses Übungsblockes
\vspace*{-5pt}
\begin{itemize}
    \setlength\itemsep{-5pt}
    \item werden einzelne Logikgatter-Module in VHDL programmiert
    \item und in eine komplexere Schaltung implementiert,
    \item welche anschließend auf einem FPGA-Chip synthetisiert werden soll.
\end{itemize}


Laden Sie sich dazu das Projekt \textcolor{blue}{\href{https://ilias.uni-freiburg.de/goto.php?target=file_2288412_download&client_id=unifreiburg}{\texttt{erste\_schritte\_in\_vhdl\_\_vorlage.tar.gz}}} herunter (ILIAS) und entpacken Sie es.
Nach der Übung werden auch Lösungsvorschläge auf ILIAS veröffentlicht.





%------------------------------------------------------
\exercise{ISE unter Linux starten}{-1}
%------------------------------------------------------


Machen Sie sich mit dem \textit{Command Line Interface} (\textit{CLI}, \textit{Terminal}) der auf dem CIP-Pool-Rechner installierten Linux-Distribution vertraut
und starten sie die \textit{ISE Design Suite}:


\begin{itemize}
\setlength\itemsep{-\parskip}
    \item Öffnen Sie ein Terminal und erstellen Sie das \texttt{bash}-Skript $\sim$\texttt{/startise.sh}:
\begin{lstlisting}[language=bash, columns=fullflexible]
#!/bin/bash

cd /mnt/ISE/14.7/ISE_DS
export XILINXD_LICENSE_FILE=2100@license.physik.privat
source settings64.sh
ise\end{lstlisting}
    \vspace*{-6.0mm}
    \item Machen Sie das Skript ausführbar und erzeugen Sie ein \texttt{alias}:\\
    \$ \texttt{chmod +x } \textasciitilde \texttt{/startise.sh}\\
    \$ \texttt{echo \textquotedbl alias sise=\textquotesingle\textasciitilde /startise.sh\textquotesingle\textquotedbl \: \textgreater{\textgreater} \textasciitilde/.bash\_aliases}\\[-3.0mm]
    \item Sie können nun die \texttt{ISE Design Suite} starten:\\
    \$ \texttt{sise}
\end{itemize}





\clearpage
%------------------------------------------------------
%------------------------------------------------------
\exercise{Programmieren von kombinatorischer Logik in VHDL}{1}
\label{gates}\noindent 
%------------------------------------------------------
%------------------------------------------------------


Programmieren Sie die folgenden Gatter in VHDL:

\begin{center}
  \begin{tabular}{ccccc}
    a.)&b.)&c.)&d.)&e.)\\
    \andGate&\orGate&\notGate&\xorGate&\nandGate\\
    \texttt{AND}&\texttt{OR}&\texttt{NOT}&\texttt{XOR}&\texttt{NAND}\\
  \end{tabular}
\end{center}

Vervollständigen Sie dazu zunächst das im Projekt bereits vorhandene and-Gatter (\texttt{/rtl/and\_gate.vhd}) und die Gatter-testbench (\texttt{/tb/testbench\_gates.vhd}).
Simulieren Sie daraufhin zunächst das And-Gatter mit \texttt{Isim}.
Fügen Sie nun für jedes der weiteren Gatter in gleicher Weise ein Modul dem Projekt hinzu an und simulieren Sie das entsprechende Gatter.


%------------------------------------------------------
%------------------------------------------------------
\exercise{Verketten von kombinatorischer Logik in VHDL}{2}
%------------------------------------------------------
%------------------------------------------------------


In dieser Aufgabe sollen VHDL-Module verkettet und mit dem Ergebniss einer direkten logischen Zuweisung verglichen werden.

\begin{enumerate}[label=\alph*.)]


\item Implementieren Sie folgende Schaltung mit Hilfe der in
  Aufgabe \ref{gates} erstellten Entities.
  \begin{center}
    \includegraphics[width= 7cm]{./images/01301x01}
  \end{center}
\vspace*{-25pt}
Vervollständigen Sie dazu die im Projekt bereits vorhandene Datei \texttt{schaltung\_a.vhd}.


\item Implementieren sie nun die selbe Funktionalität mithilfe der VHDL-Signaloperatoren
  \texttt{and}, \texttt{or}, \texttt{nand}, \texttt{nor}, \texttt{xor}, \texttt{not}.
 indem Sie eine einzelne Signalzuweisung nutzen.
 Vervollständigen Sie dazu die Datei \texttt{schaltung\_b.vhd}.


\item Simulieren Sie die beiden Schaltungsmodule, indem Sie zunächst die Datei \texttt{testbench\_schaltung.vhd}
vervollständigen und daraufhin das Ergebniss mit \texttt{Isim} betrachten.


\end{enumerate}




\clearpage
%------------------------------------------------------
%------------------------------------------------------
\exercise{Ein erstes Leuchten}{3}
%------------------------------------------------------
%------------------------------------------------------


In dieser Aufgabe werden Sie schaltung\_a oder schaltung\_b in der Hardware testen.


\begin{enumerate}[label=\alph*.)]


\item Nutzen Sie das Handbuch zum Spartan 3 Starter Kit (\href{https://www.xilinx.com/support/documentation/boards_and_kits/ug130.pdf}{UG130}) um das file signal\_mapping.ucf
zu vervollständigen.


\item Vervollständigen Sie die Datei toplevel.vhd. Die Eingänge von vier unterschiedlichen switches
am Spartan Board sollen auf die Eingänge von schaltung\_a oder schaltung\_b gegeben werden
und der Ausgang der Schaltung auf eine beliebige LED.


\item Erstellen Sie eine Binärdatei des Designs und laden Sie diese in den Spartan FPGA.
Überprüfen Sie, ob beim Umlegen der richtigen switches daraufhin die LED korrekt an- bzw.
ausgeht.


\item Bonus: Bringen Sie alle LEDs zum Leuchten, wenn das Ergebnis von \texttt{schaltung\_a} oder \text{schaltung\_b} wahr ist. Nutzen Sie hierzu die \texttt{others} Anweisung.


\end{enumerate}





%------------------------------------------------------
%------------------------------------------------------
\part*{Die Stoppuhr}
%------------------------------------------------------
%------------------------------------------------------


Das Ziel dieser Übungen ist die Realisierung einer Stoppuhrschaltung.\\

Laden Sie sich dazu das Projekt \textcolor{blue}{\href{https://ilias.uni-freiburg.de/goto.php?target=file_2291010_download&client_id=unifreiburg}{\texttt{die\_stoppuhr\_\_vorlage.tar.gz}}} herunter, entpacken Sie es und laden das Projekt in der ISE Design Suite. Alle benötigten VHDL-Module sind in diesem Projekt bereits angelegt.\\

\textit{Hinweis}: Bitte löschen Sie am Ende der Übung die großen Dateien im Ordner \texttt{./ise/}!





%------------------------------------------------------
\exercise{BCD Zähler}{1}
%------------------------------------------------------


Wir wollen einen dezimalen (\textit{binary coded decimal}) Zähler programieren der von 0 bis 9999 zählt.
Betrachten Sie dazu das Modul \texttt{bcd\_counter}. Der 16 bit breite Ausgang \texttt{BCD\_OUT} soll dabei als vier Worte aus jeweils 4 bit aufgefasst werden. Jedes dieser Worte representiert eine Ziffer zwischen 0 und 9 und die vier Worte representieren gemeinsam den Zählerstand im Dezimalsystem.


\begin{enumerate}[label=\alph*.)]


\item Vervollständigen Sie das Modul \texttt{bcd\_counter}, so dass bei jedem \texttt{CLK\_en} der Wert des Ausgangs \texttt{BCD\_OUT} nach obiger Auffassung um eins erhöht wird.


\item Implementieren Sie ein \textit{asynchrones reset}, welches den Zählerstand auf null setzt, sobald der
Eingang \texttt{RST} den Wert logisch eins annimmt.


\item Verifizieren Sie das Modul mit Hilfe der Testbench \texttt{tb\_bcd\_counter}. 


\end{enumerate}


\textit{Bemerkung}: Ignorieren Sie für den Moment den Eingang \texttt{start\_stop} und das Signal \texttt{was\_stopped}. Den Vektor \texttt{BCD\_OUT} können Sie etwa mithilfe von \glqq \texttt{BCD\_OUT (3 downto 0)}\grqq \,\,komponentenweise referenzieren.





%------------------------------------------------------
\exercise{Taktskalierung}{1}
%------------------------------------------------------


Machen Sie sich die Aufgabe und Funktionsweise des Moduls \texttt{scale\_clock} klar.


\begin{enumerate}[label=\alph*.)]


\item Lesen Sie den Code und simulieren Sie das Module mit Hilfe der Testbench \texttt{tb\_clock\_scaler}.


\item Auf welchen Wert muss der generic \texttt{limit} gesetzt werden, damit sich bei einem eingehenden $50\,\mathrm{MHz}$ Takt ein Abstand zwischen den einzelnen \texttt{CLK\_10HZ\_enable} Signalen von $0{,}1\,\mathrm{s}$ ergibt?


\end{enumerate}





%------------------------------------------------------
\exercise{Das Seven-Segment LED Display}{1}
%------------------------------------------------------


Machen Sie sich mit Hilfe des \textcolor{blue}{\href{https://www.xilinx.com/support/documentation/boards_and_kits/ug130.pdf}{Spartan 3 User Guides}} die Funktionsweise des \textit{Seven-Segment LED Displays} klar:


\begin{enumerate}[label=\alph*.)]


\item Vervollständigen Sie zuerst das Modul \texttt{seven\_seg\_encoder}, so dass eine nicht vorzeichen-behaftete 4 bit-Zahl in hexadezimaler Schreibweise auf dem Display angezeigt werden kann.


\item Verifizieren Sie das Modul mit Hilfe der Testbench \texttt{tb\_seven\_seg}.


\item Machen Sie sich mit Hilfe des User Guides mit dem Ein- und Auschalten der vier Displaysegmente und dem Dezimalpunkt vertraut.
Vervollständigen Sie dann das Modul \texttt{display\_controller}, dessen Aufgabe es ist, durch korrekte Bedienung der Steuersignale \texttt{LED\_OUTPUT}, \texttt{DISABLE\_LED} und \texttt{DECIMAL\_POINT} einen Zählerstand \texttt{COUNTER\_INPUT} auf dem Display darzustellen.
Nutzen Sie hierzu das Modul \texttt{seven\_seg\_encoder} und lassen sie für eine geeigneten Anzahl an Taktzyklen jeweils
eines der Displaysegmente eingeschaltet (\textit{Multiplexing}).
Hierzu wird ein einfacher Zähler innerhalb eines getakteten Prozesses nutzen.


\item Nutzen Sie die Testbench \texttt{display\_controller\_tb} um das Modul zu verifizieren.


\end{enumerate}





%------------------------------------------------------
\exercise{Projekt: Eine erste Stoppuhr}{1}
%------------------------------------------------------


Laden Sie sich das Projekt \textcolor{blue}{\href{https://ilias.uni-freiburg.de/goto.php?target=file_2292546_download&client_id=unifreiburg}{\texttt{die\_stoppuhr\_\_projekt.tar.gz}}} herunter. Instanzieren Sie darin die Module \texttt{scale\_clock}, \texttt{bcd\_counter} und \texttt{display\_controller} im Toplevel und verbinden Sie diese auf geeignete Weise,
sodass auf dem Display eine dezimale Stoppuhr angezeigt wird, welche in Schritten von $0.1\,\mathrm{s}$ hochzählt und durch Drücken eines der Buttons resertiert werden kann.
Erstellen sie abschließend das Binärfile und konfigurieren Sie den FPGA um ihr Design in der Hardware zu testen.





%------------------------------------------------------
\exercise{Bonus: Eine bessere Stoppuhr}{1}
%------------------------------------------------------


Die Stoppuhr soll nun dahingehend verbessert werden, dass mit dem Betätigen eines weiteren Buttons die Stoppuhr angehalten und bei erneutem Drücken desselben Buttons weiter laufen gelassen wird:


\begin{enumerate}[label=\alph*.)]


\item Vervollständigen Sie das Modul \texttt{debouncing} indem Sie einen Zähler innerhalb eines getakteten Prozesses nutzen, um einen Button zu \textit{entprellen}.
Simulieren Sie das Modul mit der Testbench \texttt{tb\_debouncing}.


\item Widmen Sie sich nun dem Eingang \texttt{start\_stop} des Moduls \texttt{bcd\_counter}:\\
Implementieren Sie mithilfe des Signals \texttt{was\_stopped} ein Stoppen und Starten des Zählers, falls der Eingang \texttt{start\_stop} auf eins wechselt.
Simulieren Sie das Modul erneut mit der Testbench \texttt{tb\_bcd\_counter}.


\item Instanzieren Sie das Modul \texttt{debouncing.vhd} im Toplevel unter geigneter Verbindung mit einem Button und dem Modul \texttt{bcd\_counter}, so dass das Ziel der Aufgabe erreicht wird und testen Sie ihr Ergebniss in der Hardware.


\end{enumerate}


\textit{Bemerkung}: Konsequenterweise sollte man nun auch den Reset-Button auf ein weiteres Debouncing-Modul geben und alle asynchronen resets im Design durch synchrone ersetzen. Ein asynchrones Reset birgt immer eine kleine Gefahr...
















\end{document}















