Timing Analyzer report for MicrocomputerPCB
Sat Nov 30 14:35:08 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.80        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.5%      ;
;     Processor 3            ;  26.7%      ;
;     Processor 4            ;  26.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Sat Nov 30 14:35:04 2019 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.14 MHz ; 44.14 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.654 ; -31.548            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.538 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.928 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.587 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.654 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.616     ;
; -2.647 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.609     ;
; -2.643 ; cpu09p:cpu1|md[1]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.503     ; 14.140     ;
; -2.602 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.511     ;
; -2.594 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.914     ;
; -2.586 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.495     ;
; -2.570 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.532     ;
; -2.564 ; cpu09p:cpu1|md[0]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.509     ; 14.055     ;
; -2.564 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.884     ;
; -2.563 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.525     ;
; -2.518 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.427     ;
; -2.515 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.792     ;
; -2.510 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.830     ;
; -2.502 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.411     ;
; -2.501 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.503     ; 13.998     ;
; -2.480 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.800     ;
; -2.470 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.063     ; 14.407     ;
; -2.446 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.408     ;
; -2.431 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.708     ;
; -2.422 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.509     ; 13.913     ;
; -2.393 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.713     ;
; -2.392 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.712     ;
; -2.386 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.063     ; 14.323     ;
; -2.377 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.697     ;
; -2.377 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.286     ;
; -2.362 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.324     ;
; -2.359 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.366     ; 13.993     ;
; -2.350 ; cpu09p:cpu1|md[1]                       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.503     ; 14.847     ;
; -2.350 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.627     ;
; -2.335 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.600     ;
; -2.334 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.599     ;
; -2.321 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.586     ;
; -2.311 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.576     ;
; -2.309 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.629     ;
; -2.308 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.628     ;
; -2.293 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.613     ;
; -2.293 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.202     ;
; -2.288 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.250     ;
; -2.271 ; cpu09p:cpu1|md[0]                       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.509     ; 14.762     ;
; -2.268 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.177     ;
; -2.266 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.366     ; 13.900     ;
; -2.266 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.543     ;
; -2.262 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.063     ; 14.199     ;
; -2.251 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.802     ; 14.449     ;
; -2.251 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.528     ;
; -2.251 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.516     ;
; -2.250 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.515     ;
; -2.247 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.737     ; 14.510     ;
; -2.244 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.521     ;
; -2.240 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.802     ; 14.438     ;
; -2.237 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.502     ;
; -2.231 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.551     ;
; -2.227 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.492     ;
; -2.223 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.488     ;
; -2.217 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.366     ; 13.851     ;
; -2.215 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.480     ;
; -2.204 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.166     ;
; -2.191 ; cpu09p:cpu1|state.pshu_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.153     ;
; -2.184 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.093     ;
; -2.181 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.501     ;
; -2.178 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.063     ; 14.115     ;
; -2.175 ; cpu09p:cpu1|md[1]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.503     ; 13.672     ;
; -2.172 ; cpu09p:cpu1|state.pshu_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.134     ;
; -2.167 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.802     ; 14.365     ;
; -2.167 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.444     ;
; -2.166 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.128     ;
; -2.163 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.737     ; 14.426     ;
; -2.160 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.437     ;
; -2.159 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.121     ;
; -2.156 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.802     ; 14.354     ;
; -2.147 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.467     ;
; -2.139 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.101     ;
; -2.139 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.404     ;
; -2.135 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.033     ; 14.102     ;
; -2.132 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.094     ;
; -2.131 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.396     ;
; -2.127 ; cpu09p:cpu1|state.int_nmimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.366     ; 13.761     ;
; -2.124 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.366     ; 13.758     ;
; -2.123 ; cpu09p:cpu1|state.pulu_pcl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.400     ;
; -2.114 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.023     ;
; -2.107 ; cpu09p:cpu1|state.pshu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.069     ;
; -2.106 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.426     ;
; -2.101 ; cpu09p:cpu1|state.int_iyl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.366     ;
; -2.100 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.063     ; 14.037     ;
; -2.098 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.091     ; 14.007     ;
; -2.097 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.417     ;
; -2.096 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.509     ; 13.587     ;
; -2.090 ; cpu09p:cpu1|state.int_upl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.735     ; 14.355     ;
; -2.088 ; cpu09p:cpu1|state.pshu_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.050     ;
; -2.087 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -3.091     ; 13.996     ;
; -2.084 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.046     ;
; -2.081 ; cpu09p:cpu1|state.pulu_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.723     ; 14.358     ;
; -2.080 ; cpu09p:cpu1|state.puls_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.715     ; 14.365     ;
; -2.079 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.399     ;
; -2.078 ; cpu09p:cpu1|state.pshs_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.737     ; 14.341     ;
; -2.077 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.038     ; 14.039     ;
; -2.076 ; cpu09p:cpu1|state.pshs_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.737     ; 14.339     ;
; -2.076 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.680     ; 14.396     ;
; -2.073 ; cpu09p:cpu1|md[1]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.503     ; 13.570     ;
; -2.072 ; cpu09p:cpu1|state.rti_pch_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.715     ; 14.357     ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; bufferedUART:io2|rxCurrentByteBuffer[3]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.166      ;
; 0.435 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; bufferedUART:io2|rxCurrentByteBuffer[1]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.168      ;
; 0.439 ; bufferedUART:io2|rxCurrentByteBuffer[6]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.172      ;
; 0.441 ; bufferedUART:io2|rxCurrentByteBuffer[5]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.174      ;
; 0.448 ; bufferedUART:io2|rxCurrentByteBuffer[4]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.181      ;
; 0.449 ; SBCTextDisplayRGB:io1|dispCharWRData[0]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.482      ; 1.185      ;
; 0.450 ; bufferedUART:io2|rxCurrentByteBuffer[2]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.479      ; 1.183      ;
; 0.451 ; SBCTextDisplayRGB:io1|dispAttWRData[6]          ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.186      ;
; 0.453 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state[1]                                        ; state[1]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                              ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.538 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 20.000       ; 3.241      ; 6.724      ;
; 8.538 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 20.000       ; 3.241      ; 6.724      ;
; 8.538 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 3.241      ; 6.724      ;
; 8.538 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 3.241      ; 6.724      ;
; 8.538 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 3.241      ; 6.724      ;
; 8.603 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 6.167      ;
; 8.603 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 6.167      ;
; 8.603 ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 2.749      ; 6.167      ;
; 8.603 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 6.167      ;
; 8.603 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 6.167      ;
; 8.623 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.171      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.627 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 2.582      ; 5.976      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.664 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 2.946      ; 6.303      ;
; 8.671 ; n_reset   ; mem_mapper2:mm1|tenable                  ; clk          ; clk         ; 20.000       ; 2.762      ; 6.112      ;
; 8.671 ; n_reset   ; mem_mapper2:mm1|n_tint_i                 ; clk          ; clk         ; 20.000       ; 2.762      ; 6.112      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_dat0[2]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_dat0[1]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_dat0[0]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.698 ; n_reset   ; gpio:gpio1|reg_dat2[0]                   ; clk          ; clk         ; 20.000       ; 2.773      ; 6.096      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.707 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.921      ; 6.235      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.715 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.624      ; 5.930      ;
; 8.832 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.749      ; 5.938      ;
; 8.832 ; n_reset   ; mem_mapper2:mm1|romInhib_i               ; clk          ; clk         ; 20.000       ; 2.749      ; 5.938      ;
; 8.832 ; n_reset   ; mem_mapper2:mm1|frt_i                    ; clk          ; clk         ; 20.000       ; 2.749      ; 5.938      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.839 ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 2.925      ; 6.107      ;
; 8.871 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.956      ; 6.106      ;
; 8.871 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.956      ; 6.106      ;
; 8.871 ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 2.956      ; 6.106      ;
; 8.900 ; n_reset   ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 20.000       ; 2.757      ; 5.878      ;
; 8.900 ; n_reset   ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 20.000       ; 2.757      ; 5.878      ;
; 8.900 ; n_reset   ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 20.000       ; 2.757      ; 5.878      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.903 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 3.021      ; 6.139      ;
; 8.916 ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 3.363      ; 6.468      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_dat2[5]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_dat2[7]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_dat2[1]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_dat2[6]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.947 ; n_reset   ; gpio:gpio1|reg_dat2[4]                   ; clk          ; clk         ; 20.000       ; 2.749      ; 5.823      ;
; 8.951 ; n_reset   ; gpio:gpio1|reg_dat2[3]                   ; clk          ; clk         ; 20.000       ; 2.748      ; 5.818      ;
; 8.965 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.607      ; 5.663      ;
; 8.965 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.607      ; 5.663      ;
; 8.965 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.607      ; 5.663      ;
; 8.981 ; n_reset   ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 20.000       ; 3.264      ; 6.304      ;
; 8.981 ; n_reset   ; cpu09p:cpu1|state.extended_state         ; clk          ; clk         ; 20.000       ; 3.264      ; 6.304      ;
; 9.043 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.702      ; 5.680      ;
; 9.043 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state         ; clk          ; clk         ; 20.000       ; 2.702      ; 5.680      ;
; 9.043 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.702      ; 5.680      ;
; 9.043 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.702      ; 5.680      ;
; 9.061 ; n_reset   ; cpu09p:cpu1|state.pshs_pch_state         ; clk          ; clk         ; 20.000       ; 2.637      ; 5.597      ;
; 9.061 ; n_reset   ; cpu09p:cpu1|state.pshs_uph_state         ; clk          ; clk         ; 20.000       ; 2.637      ; 5.597      ;
; 9.061 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state         ; clk          ; clk         ; 20.000       ; 2.637      ; 5.597      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                   ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 1.928 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.081      ; 2.221      ;
; 2.243 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.100      ; 2.555      ;
; 2.243 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.100      ; 2.555      ;
; 2.243 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.555      ;
; 2.243 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.555      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.262 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.101      ; 2.575      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.324 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.100      ; 2.636      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 2.650 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.096      ; 2.958      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 4.687 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.088      ; 4.987      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.101 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.089      ; 5.402      ;
; 5.285 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.042      ; 5.453      ;
; 5.699 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.043      ; 5.868      ;
; 9.122 ; n_reset                      ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 0.000        ; 2.860      ; 4.194      ;
; 9.122 ; n_reset                      ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 0.000        ; 2.860      ; 4.194      ;
; 9.417 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 3.350      ; 4.979      ;
; 9.459 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 3.308      ; 4.979      ;
; 9.475 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 2.873      ; 4.560      ;
; 9.475 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 2.873      ; 4.560      ;
; 9.475 ; n_reset                      ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 0.000        ; 2.873      ; 4.560      ;
; 9.475 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 2.873      ; 4.560      ;
; 9.475 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 2.873      ; 4.560      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.562 ; n_reset                      ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 0.000        ; 2.861      ; 4.635      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.jmp_state               ; clk          ; clk         ; 0.000        ; 3.217      ; 5.005      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 0.000        ; 3.217      ; 5.005      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.andcc_state             ; clk          ; clk         ; 0.000        ; 3.217      ; 5.005      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.orcc_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 5.005      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.cwai_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 5.005      ;
; 9.597 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 2.864      ; 4.673      ;
; 9.597 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 2.864      ; 4.673      ;
; 9.682 ; n_reset                      ; cpu09p:cpu1|state.decode1_state           ; clk          ; clk         ; 0.000        ; 3.489      ; 5.383      ;
; 9.682 ; n_reset                      ; cpu09p:cpu1|state.mul0_state              ; clk          ; clk         ; 0.000        ; 3.489      ; 5.383      ;
; 9.682 ; n_reset                      ; cpu09p:cpu1|state.mul1_state              ; clk          ; clk         ; 0.000        ; 3.489      ; 5.383      ;
; 9.682 ; n_reset                      ; cpu09p:cpu1|state.mul2_state              ; clk          ; clk         ; 0.000        ; 3.489      ; 5.383      ;
; 9.682 ; n_reset                      ; cpu09p:cpu1|state.mul3_state              ; clk          ; clk         ; 0.000        ; 3.489      ; 5.383      ;
; 9.795 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 0.000        ; 2.862      ; 4.869      ;
; 9.795 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 0.000        ; 2.862      ; 4.869      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state          ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state          ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state          ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state           ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state         ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.802 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state         ; clk          ; clk         ; 0.000        ; 3.038      ; 5.052      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state         ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.823 ; n_reset                      ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 0.000        ; 3.063      ; 5.098      ;
; 9.846 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state           ; clk          ; clk         ; 0.000        ; 3.091      ; 5.149      ;
; 9.846 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state         ; clk          ; clk         ; 0.000        ; 3.091      ; 5.149      ;
; 9.846 ; n_reset                      ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 0.000        ; 3.091      ; 5.149      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.38 MHz ; 46.38 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.563 ; -10.698           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.385 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.889 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.728 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.470 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.563 ; cpu09p:cpu1|md[1]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.231     ; 13.332     ;
; -1.476 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.679     ;
; -1.473 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.676     ;
; -1.461 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.231     ; 13.230     ;
; -1.457 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.660     ;
; -1.454 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.657     ;
; -1.446 ; cpu09p:cpu1|md[0]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.221     ; 13.225     ;
; -1.433 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.953     ;
; -1.414 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.934     ;
; -1.413 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.574     ;
; -1.409 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.929     ;
; -1.395 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.556     ;
; -1.394 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.555     ;
; -1.390 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.910     ;
; -1.376 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.537     ;
; -1.344 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.221     ; 13.123     ;
; -1.344 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.826     ;
; -1.325 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.807     ;
; -1.302 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.505     ;
; -1.290 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.827     ; 13.463     ;
; -1.283 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.486     ;
; -1.271 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.827     ; 13.444     ;
; -1.250 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.770     ;
; -1.244 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.764     ;
; -1.241 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.761     ;
; -1.231 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.751     ;
; -1.229 ; cpu09p:cpu1|md[1]                       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.231     ; 13.998     ;
; -1.227 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.083     ; 13.144     ;
; -1.225 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.745     ;
; -1.222 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.742     ;
; -1.222 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.383     ;
; -1.203 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.364     ;
; -1.200 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.682     ;
; -1.186 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.083     ; 13.103     ;
; -1.181 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.663     ;
; -1.178 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.651     ;
; -1.176 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.649     ;
; -1.164 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.637     ;
; -1.159 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.632     ;
; -1.157 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.630     ;
; -1.157 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.630     ;
; -1.155 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.358     ;
; -1.145 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.618     ;
; -1.138 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.611     ;
; -1.136 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.339     ;
; -1.129 ; cpu09p:cpu1|md[1]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.231     ; 12.898     ;
; -1.125 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.083     ; 13.042     ;
; -1.118 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.279     ;
; -1.116 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.636     ;
; -1.115 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.587     ; 13.528     ;
; -1.112 ; cpu09p:cpu1|md[0]                       ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.221     ; 13.891     ;
; -1.111 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.827     ; 13.284     ;
; -1.108 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.587     ; 13.521     ;
; -1.107 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.574     ;
; -1.099 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.260     ;
; -1.097 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.617     ;
; -1.096 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.587     ; 13.509     ;
; -1.092 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.827     ; 13.265     ;
; -1.091 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.573     ;
; -1.090 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.293     ;
; -1.089 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.587     ; 13.502     ;
; -1.088 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.533     ; 13.555     ;
; -1.087 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.290     ;
; -1.087 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.569     ;
; -1.084 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -3.083     ; 13.001     ;
; -1.072 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.554     ;
; -1.072 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.545     ;
; -1.068 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.550     ;
; -1.067 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.540     ;
; -1.065 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.585     ;
; -1.053 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.526     ;
; -1.051 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.254     ;
; -1.049 ; vduffd0                                 ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 6.049      ;
; -1.048 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.251     ;
; -1.048 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.521     ;
; -1.047 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.567     ;
; -1.046 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.566     ;
; -1.039 ; cpu09p:cpu1|state.pshu_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.242     ;
; -1.027 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.188     ;
; -1.026 ; cpu09p:cpu1|state.pshu_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.229     ;
; -1.023 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.543     ;
; -1.020 ; cpu09p:cpu1|state.pshu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.223     ;
; -1.012 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -3.221     ; 12.791     ;
; -1.009 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.170     ;
; -1.008 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.528     ;
; -1.007 ; cpu09p:cpu1|state.pshu_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.797     ; 13.210     ;
; -1.006 ; cpu09p:cpu1|state.pulu_pcl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.488     ;
; -1.000 ; cpu09p:cpu1|md[1]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -3.231     ; 12.769     ;
; -0.995 ; cpu09p:cpu1|md[2]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.231     ; 12.764     ;
; -0.988 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.149     ;
; -0.987 ; cpu09p:cpu1|state.pulu_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.469     ;
; -0.986 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.782     ; 13.204     ;
; -0.984 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.480     ; 13.504     ;
; -0.970 ; cpu09p:cpu1|state.int_nmimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -3.083     ; 12.887     ;
; -0.970 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.839     ; 13.131     ;
; -0.968 ; cpu09p:cpu1|state.int_iyl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.441     ;
; -0.967 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.782     ; 13.185     ;
; -0.964 ; cpu09p:cpu1|state.pulu_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.827     ; 13.137     ;
; -0.961 ; cpu09p:cpu1|state.int_upl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.527     ; 13.434     ;
; -0.958 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 13.440     ;
+--------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; mem_mapper2:mm1|frt_i                         ; mem_mapper2:mm1|frt_i                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_mapper2:mm1|romInhib_i                    ; mem_mapper2:mm1|romInhib_i                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|attBold                 ; SBCTextDisplayRGB:io1|attBold                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|attInverse              ; SBCTextDisplayRGB:io1|attInverse              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|paramCount[2]           ; SBCTextDisplayRGB:io1|paramCount[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|paramCount[0]           ; SBCTextDisplayRGB:io1|paramCount[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|paramCount[1]           ; SBCTextDisplayRGB:io1|paramCount[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|cursorVert[4]           ; SBCTextDisplayRGB:io1|cursorVert[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|txByteSent                   ; bufferedUART:io2|txByteSent                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|txBitCount[1]                ; bufferedUART:io2|txBitCount[1]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|txBitCount[0]                ; bufferedUART:io2|txBitCount[0]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|txBitCount[2]                ; bufferedUART:io2|txBitCount[2]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:io2|txBitCount[3]                ; bufferedUART:io2|txBitCount[3]                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_mapper2:mm1|tenable                       ; mem_mapper2:mm1|tenable                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|ps2ClkFiltered          ; SBCTextDisplayRGB:io1|ps2ClkFiltered          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|cmd_out[47]                 ; sd_controller:sd1|cmd_out[47]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[6]                     ; sd_controller:sd1|dout[6]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[0]                     ; sd_controller:sd1|dout[0]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[1]                     ; sd_controller:sd1|dout[1]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[2]                     ; sd_controller:sd1|dout[2]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[3]                     ; sd_controller:sd1|dout[3]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[7]                     ; sd_controller:sd1|dout[7]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|dout[5]                     ; sd_controller:sd1|dout[5]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|HighSpeed                   ; sd_controller:sd1|HighSpeed                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|\fsm:bit_counter[5]         ; sd_controller:sd1|\fsm:bit_counter[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_cmd              ; sd_controller:sd1|state.send_cmd              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_ocr_wait      ; sd_controller:sd1|state.receive_ocr_wait      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_regreq           ; sd_controller:sd1|state.send_regreq           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.init                  ; sd_controller:sd1|state.init                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.receive_byte          ; sd_controller:sd1|state.receive_byte          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.read_block_data       ; sd_controller:sd1|state.read_block_data       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; sd_controller:sd1|led_on_count[0]             ; sd_controller:sd1|led_on_count[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state[1]                                      ; state[1]                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.single_op_read_state  ; cpu09p:cpu1|saved_state.single_op_read_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.fetch_state           ; cpu09p:cpu1|saved_state.fetch_state           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.vect_hi_state         ; cpu09p:cpu1|saved_state.vect_hi_state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_nmimask_state     ; cpu09p:cpu1|saved_state.int_nmimask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.sbranch_state         ; cpu09p:cpu1|saved_state.sbranch_state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_swimask_state     ; cpu09p:cpu1|saved_state.int_swimask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.int_irqmask_state     ; cpu09p:cpu1|saved_state.int_irqmask_state     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.single_op_exec_state  ; cpu09p:cpu1|saved_state.single_op_exec_state  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.jmp_state             ; cpu09p:cpu1|saved_state.jmp_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.lea_state             ; cpu09p:cpu1|saved_state.lea_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|pre_code[2]                       ; cpu09p:cpu1|pre_code[2]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.reset_state           ; cpu09p:cpu1|saved_state.reset_state           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.jsr_state             ; cpu09p:cpu1|saved_state.jsr_state             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|saved_state.dual_op_write16_state ; cpu09p:cpu1|saved_state.dual_op_write16_state ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|nmi_ack                           ; cpu09p:cpu1|nmi_ack                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|nmi_req                           ; cpu09p:cpu1|nmi_req                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[3]                ; bufferedUART:io2|rxBitCount[3]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[2]                ; bufferedUART:io2|rxBitCount[2]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|rxBitCount[1]                ; bufferedUART:io2|rxBitCount[1]                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdhc                        ; sd_controller:sd1|sdhc                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[3]                        ; cpu09p:cpu1|op_code[3]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[5]                        ; cpu09p:cpu1|op_code[5]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[6]                        ; cpu09p:cpu1|op_code[6]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[7]                        ; cpu09p:cpu1|op_code[7]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[2]                        ; cpu09p:cpu1|op_code[2]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|pre_code[0]                       ; cpu09p:cpu1|pre_code[0]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; cpu09p:cpu1|op_code[0]                        ; cpu09p:cpu1|op_code[0]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:io2|txBuffer[7]                  ; bufferedUART:io2|txBuffer[7]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispByteSent            ; SBCTextDisplayRGB:io1|dispByteSent            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param1[0]               ; SBCTextDisplayRGB:io1|param1[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param2[0]               ; SBCTextDisplayRGB:io1|param2[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param3[0]               ; SBCTextDisplayRGB:io1|param3[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|param4[0]               ; SBCTextDisplayRGB:io1|param4[0]               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[0]           ; SBCTextDisplayRGB:io1|cursorVert[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[3]           ; SBCTextDisplayRGB:io1|cursorVert[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|cursorVert[2]           ; SBCTextDisplayRGB:io1|cursorVert[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|dispWR                  ; SBCTextDisplayRGB:io1|dispWR                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|pixelCount[1]           ; SBCTextDisplayRGB:io1|pixelCount[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|hActive                 ; SBCTextDisplayRGB:io1|hActive                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|vActive                 ; SBCTextDisplayRGB:io1|vActive                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[3]         ; SBCTextDisplayRGB:io1|charScanLine[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[0]         ; SBCTextDisplayRGB:io1|charScanLine[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[1]         ; SBCTextDisplayRGB:io1|charScanLine[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|charScanLine[2]         ; SBCTextDisplayRGB:io1|charScanLine[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[2]                     ; mem_mapper2:mm1|nmiDly[2]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[4]                     ; mem_mapper2:mm1|nmiDly[4]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[1]                     ; mem_mapper2:mm1|nmiDly[1]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[3]                     ; mem_mapper2:mm1|nmiDly[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmiDly[0]                     ; mem_mapper2:mm1|nmiDly[0]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mem_mapper2:mm1|nmi_i                         ; mem_mapper2:mm1|nmi_i                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_mode                    ; sd_controller:sd1|cmd_mode                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[45]                 ; sd_controller:sd1|cmd_out[45]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[44]                 ; sd_controller:sd1|cmd_out[44]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[43]                 ; sd_controller:sd1|cmd_out[43]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[42]                 ; sd_controller:sd1|cmd_out[42]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[41]                 ; sd_controller:sd1|cmd_out[41]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[40]                 ; sd_controller:sd1|cmd_out[40]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdCS                        ; sd_controller:sd1|sdCS                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2DataOut              ; SBCTextDisplayRGB:io1|ps2DataOut              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|kbWRParity              ; SBCTextDisplayRGB:io1|kbWRParity              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:io1|ps2ClkOut               ; SBCTextDisplayRGB:io1|ps2ClkOut               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[38]                 ; sd_controller:sd1|cmd_out[38]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[7]                  ; sd_controller:sd1|cmd_out[7]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.889 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 20.000       ; 2.971      ; 6.104      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 20.000       ; 2.971      ; 6.104      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 2.971      ; 6.104      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 2.971      ; 6.104      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 2.971      ; 6.104      ;
; 8.943 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.616      ;
; 8.960 ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 2.518      ; 5.580      ;
; 8.960 ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 2.518      ; 5.580      ;
; 8.960 ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 2.518      ; 5.580      ;
; 8.960 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.580      ;
; 8.960 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.580      ;
; 8.995 ; n_reset   ; mem_mapper2:mm1|tenable                  ; clk          ; clk         ; 20.000       ; 2.527      ; 5.554      ;
; 8.995 ; n_reset   ; mem_mapper2:mm1|n_tint_i                 ; clk          ; clk         ; 20.000       ; 2.527      ; 5.554      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_dat0[2]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_dat0[1]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_dat0[0]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.029 ; n_reset   ; gpio:gpio1|reg_dat2[0]                   ; clk          ; clk         ; 20.000       ; 2.537      ; 5.530      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.055 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 2.708      ; 5.675      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.060 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 2.393      ; 5.355      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.081 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 2.682      ; 5.623      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.428      ; 5.304      ;
; 9.172 ; n_reset   ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 20.000       ; 2.524      ; 5.374      ;
; 9.172 ; n_reset   ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 20.000       ; 2.524      ; 5.374      ;
; 9.172 ; n_reset   ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 20.000       ; 2.524      ; 5.374      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.208 ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 2.690      ; 5.504      ;
; 9.218 ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 3.098      ; 5.902      ;
; 9.235 ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 2.516      ; 5.303      ;
; 9.235 ; n_reset   ; mem_mapper2:mm1|romInhib_i               ; clk          ; clk         ; 20.000       ; 2.516      ; 5.303      ;
; 9.235 ; n_reset   ; mem_mapper2:mm1|frt_i                    ; clk          ; clk         ; 20.000       ; 2.516      ; 5.303      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.273 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 2.790      ; 5.539      ;
; 9.283 ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 2.710      ; 5.449      ;
; 9.283 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 2.710      ; 5.449      ;
; 9.283 ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 2.710      ; 5.449      ;
; 9.293 ; n_reset   ; gpio:gpio1|reg_dat2[3]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.247      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_dat2[5]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_dat2[7]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_dat2[1]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_dat2[6]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.338 ; n_reset   ; gpio:gpio1|reg_dat2[4]                   ; clk          ; clk         ; 20.000       ; 2.518      ; 5.202      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 20.000       ; 2.993      ; 5.676      ;
; 9.339 ; n_reset   ; cpu09p:cpu1|state.extended_state         ; clk          ; clk         ; 20.000       ; 2.993      ; 5.676      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 2.413      ; 5.053      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 2.413      ; 5.053      ;
; 9.382 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 2.413      ; 5.053      ;
; 9.397 ; n_reset   ; sd_controller:sd1|state.init             ; clk          ; clk         ; 20.000       ; 2.532      ; 5.157      ;
; 9.406 ; n_reset   ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 20.000       ; 2.520      ; 5.136      ;
; 9.406 ; n_reset   ; sd_controller:sd1|sclk_sig               ; clk          ; clk         ; 20.000       ; 2.520      ; 5.136      ;
; 9.406 ; n_reset   ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 20.000       ; 2.520      ; 5.136      ;
; 9.446 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.074      ;
; 9.446 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.074      ;
; 9.446 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.074      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                    ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.995      ;
; 2.017 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.087      ; 2.299      ;
; 2.017 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.087      ; 2.299      ;
; 2.017 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.087      ; 2.299      ;
; 2.017 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.087      ; 2.299      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.034 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.088      ; 2.317      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.086 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.086      ; 2.367      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 2.384 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.082      ; 2.661      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.271 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 4.545      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.562 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 4.837      ;
; 4.813 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.041      ; 4.966      ;
; 5.104 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.042      ; 5.258      ;
; 9.047 ; n_reset                      ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 0.000        ; 2.615      ; 3.857      ;
; 9.047 ; n_reset                      ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 0.000        ; 2.615      ; 3.857      ;
; 9.316 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 3.074      ; 4.585      ;
; 9.359 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 3.031      ; 4.585      ;
; 9.386 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 2.626      ; 4.207      ;
; 9.386 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 2.626      ; 4.207      ;
; 9.386 ; n_reset                      ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 0.000        ; 2.626      ; 4.207      ;
; 9.386 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 2.626      ; 4.207      ;
; 9.386 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 2.626      ; 4.207      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.473 ; n_reset                      ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 0.000        ; 2.613      ; 4.281      ;
; 9.488 ; n_reset                      ; cpu09p:cpu1|state.jmp_state               ; clk          ; clk         ; 0.000        ; 2.957      ; 4.640      ;
; 9.488 ; n_reset                      ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 0.000        ; 2.957      ; 4.640      ;
; 9.488 ; n_reset                      ; cpu09p:cpu1|state.andcc_state             ; clk          ; clk         ; 0.000        ; 2.957      ; 4.640      ;
; 9.488 ; n_reset                      ; cpu09p:cpu1|state.orcc_state              ; clk          ; clk         ; 0.000        ; 2.957      ; 4.640      ;
; 9.488 ; n_reset                      ; cpu09p:cpu1|state.cwai_state              ; clk          ; clk         ; 0.000        ; 2.957      ; 4.640      ;
; 9.494 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 2.617      ; 4.306      ;
; 9.494 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 2.617      ; 4.306      ;
; 9.579 ; n_reset                      ; cpu09p:cpu1|state.decode1_state           ; clk          ; clk         ; 0.000        ; 3.217      ; 4.991      ;
; 9.579 ; n_reset                      ; cpu09p:cpu1|state.mul0_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 4.991      ;
; 9.579 ; n_reset                      ; cpu09p:cpu1|state.mul1_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 4.991      ;
; 9.579 ; n_reset                      ; cpu09p:cpu1|state.mul2_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 4.991      ;
; 9.579 ; n_reset                      ; cpu09p:cpu1|state.mul3_state              ; clk          ; clk         ; 0.000        ; 3.217      ; 4.991      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state          ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state          ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state          ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state           ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state         ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.684 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state         ; clk          ; clk         ; 0.000        ; 2.797      ; 4.676      ;
; 9.686 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 0.000        ; 2.614      ; 4.495      ;
; 9.686 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 0.000        ; 2.614      ; 4.495      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state         ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.703 ; n_reset                      ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 0.000        ; 2.827      ; 4.725      ;
; 9.737 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state           ; clk          ; clk         ; 0.000        ; 2.839      ; 4.771      ;
; 9.737 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state         ; clk          ; clk         ; 0.000        ; 2.839      ; 4.771      ;
; 9.737 ; n_reset                      ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 0.000        ; 2.839      ; 4.771      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.372 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.153 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.760 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.819 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.206 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.372 ; vduffd0                                 ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.628      ;
; 5.876 ; mem_mapper2:mm1|frt_i                   ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.258     ; 2.866      ;
; 6.796 ; cpu09p:cpu1|md[1]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.558      ;
; 6.836 ; sd_controller:sd1|driveLED              ; driveLED        ; clk          ; clk         ; 20.000       ; -1.229     ; 1.935      ;
; 6.896 ; cpu09p:cpu1|md[1]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.458      ;
; 6.946 ; cpu09p:cpu1|md[0]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.612     ; 6.442      ;
; 6.993 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.472      ;
; 6.997 ; cpu09p:cpu1|md[1]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.357      ;
; 7.010 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.591      ;
; 7.013 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.588      ;
; 7.022 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.579      ;
; 7.025 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.576      ;
; 7.026 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.776      ;
; 7.029 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.773      ;
; 7.035 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.767      ;
; 7.038 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.764      ;
; 7.042 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.584      ;
; 7.045 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.581      ;
; 7.045 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.581      ;
; 7.046 ; cpu09p:cpu1|md[0]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.612     ; 6.342      ;
; 7.048 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.578      ;
; 7.059 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.406      ;
; 7.062 ; cpu09p:cpu1|md[1]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.292      ;
; 7.071 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.401     ; 6.528      ;
; 7.073 ; cpu09p:cpu1|md[2]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.281      ;
; 7.074 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.401     ; 6.525      ;
; 7.093 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.372      ;
; 7.101 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.673      ;
; 7.104 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.670      ;
; 7.105 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.496      ;
; 7.108 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.493      ;
; 7.111 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.490      ;
; 7.117 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.484      ;
; 7.118 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.684      ;
; 7.118 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.684      ;
; 7.121 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.681      ;
; 7.121 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.681      ;
; 7.121 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.681      ;
; 7.122 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.680      ;
; 7.125 ; cpu09p:cpu1|state.puls_ixl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.677      ;
; 7.130 ; cpu09p:cpu1|state.rti_iyl_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.672      ;
; 7.131 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.495      ;
; 7.134 ; cpu09p:cpu1|state.pshu_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.492      ;
; 7.137 ; cpu09p:cpu1|state.pshu_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.489      ;
; 7.140 ; cpu09p:cpu1|state.pshu_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.486      ;
; 7.146 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.625      ;
; 7.147 ; cpu09p:cpu1|md[0]                       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.612     ; 6.241      ;
; 7.148 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.623      ;
; 7.149 ; cpu09p:cpu1|state.int_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.622      ;
; 7.151 ; cpu09p:cpu1|state.int_pch_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.620      ;
; 7.152 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.619      ;
; 7.154 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.447      ;
; 7.155 ; cpu09p:cpu1|state.int_uph_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.616      ;
; 7.157 ; cpu09p:cpu1|state.puls_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.444      ;
; 7.158 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.613      ;
; 7.159 ; cpu09p:cpu1|state.int_swimask_state     ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.306      ;
; 7.160 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.401     ; 6.439      ;
; 7.161 ; cpu09p:cpu1|state.pshs_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.610      ;
; 7.163 ; cpu09p:cpu1|state.pulu_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.401     ; 6.436      ;
; 7.166 ; cpu09p:cpu1|state.pulu_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.401     ; 6.433      ;
; 7.171 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.352     ; 6.477      ;
; 7.173 ; cpu09p:cpu1|md[2]                       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.181      ;
; 7.173 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.601      ;
; 7.174 ; cpu09p:cpu1|state.dual_op_write16_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.352     ; 6.474      ;
; 7.176 ; cpu09p:cpu1|state.int_nmimask_state     ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.289      ;
; 7.176 ; cpu09p:cpu1|state.pulu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.598      ;
; 7.177 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.625      ;
; 7.180 ; cpu09p:cpu1|state.rti_iyh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.622      ;
; 7.183 ; cpu09p:cpu1|md[1]                       ; sramAddress[1]  ; clk          ; clk         ; 20.000       ; -1.646     ; 6.171      ;
; 7.184 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.270     ; 6.546      ;
; 7.186 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.270     ; 6.544      ;
; 7.186 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.585      ;
; 7.187 ; cpu09p:cpu1|state.rti_upl_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.270     ; 6.543      ;
; 7.189 ; cpu09p:cpu1|state.puls_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.270     ; 6.541      ;
; 7.189 ; cpu09p:cpu1|state.push_return_lo_state  ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.582      ;
; 7.190 ; cpu09p:cpu1|md[7]                       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.164      ;
; 7.190 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.584      ;
; 7.191 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.583      ;
; 7.192 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.409      ;
; 7.193 ; cpu09p:cpu1|md[1]                       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.646     ; 6.161      ;
; 7.193 ; cpu09p:cpu1|state.pulu_cc_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.581      ;
; 7.194 ; cpu09p:cpu1|state.indexed_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.535     ; 6.271      ;
; 7.194 ; cpu09p:cpu1|state.pulu_spl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.580      ;
; 7.196 ; cpu09p:cpu1|state.pulu_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.226     ; 6.578      ;
; 7.198 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.428      ;
; 7.201 ; cpu09p:cpu1|state.pshu_sph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.374     ; 6.425      ;
; 7.202 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.399      ;
; 7.203 ; cpu09p:cpu1|state.puls_cc_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.398      ;
; 7.204 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.397      ;
; 7.208 ; cpu09p:cpu1|state.puls_iyl_state        ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.594      ;
; 7.209 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.593      ;
; 7.211 ; cpu09p:cpu1|state.puls_accb_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.390      ;
; 7.212 ; cpu09p:cpu1|md[0]                       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -1.612     ; 6.176      ;
; 7.212 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.559      ;
; 7.212 ; cpu09p:cpu1|state.rti_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.590      ;
; 7.213 ; cpu09p:cpu1|state.int_acca_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.558      ;
; 7.213 ; cpu09p:cpu1|state.puls_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.589      ;
; 7.213 ; cpu09p:cpu1|state.puls_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.198     ; 6.589      ;
; 7.214 ; cpu09p:cpu1|state.puls_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.399     ; 6.387      ;
; 7.215 ; cpu09p:cpu1|state.int_ixh_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.229     ; 6.556      ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.153 ; bufferedUART:io2|rxCurrentByteBuffer[1]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.476      ;
; 0.153 ; bufferedUART:io2|rxCurrentByteBuffer[3]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.476      ;
; 0.156 ; bufferedUART:io2|rxCurrentByteBuffer[6]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.479      ;
; 0.158 ; bufferedUART:io2|rxCurrentByteBuffer[5]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.481      ;
; 0.159 ; SBCTextDisplayRGB:io1|dispCharWRData[0]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.484      ;
; 0.160 ; bufferedUART:io2|rxCurrentByteBuffer[2]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.483      ;
; 0.160 ; bufferedUART:io2|rxCurrentByteBuffer[4]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.483      ;
; 0.162 ; SBCTextDisplayRGB:io1|dispAttWRData[6]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.487      ;
; 0.164 ; SBCTextDisplayRGB:io1|dispCharWRData[3]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.489      ;
; 0.168 ; SBCTextDisplayRGB:io1|dispCharWRData[7]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.493      ;
; 0.168 ; bufferedUART:io2|rxCurrentByteBuffer[0]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.491      ;
; 0.170 ; SBCTextDisplayRGB:io1|dispAttWRData[4]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.495      ;
; 0.170 ; SBCTextDisplayRGB:io1|dispCharWRData[1]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a0~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.495      ;
; 0.174 ; bufferedUART:io2|rxInPointer[1]              ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.495      ;
; 0.175 ; SBCTextDisplayRGB:io1|dispAttWRData[7]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.500      ;
; 0.176 ; cpu09p:cpu1|saved_state.int_swimask_state    ; cpu09p:cpu1|state.int_swimask_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.336      ; 0.596      ;
; 0.176 ; cpu09p:cpu1|md[6]                            ; cpu09p:cpu1|md[7]                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.441      ; 0.701      ;
; 0.179 ; cpu09p:cpu1|saved_state.dual_op_write8_state ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bufferedUART:io2|rxCurrentByteBuffer[7]      ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                  ; clk          ; clk         ; 0.000        ; 0.219      ; 0.502      ;
; 0.180 ; SBCTextDisplayRGB:io1|dispCharWRData[6]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.505      ;
; 0.181 ; SBCTextDisplayRGB:io1|dispCharWRData[5]      ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ram_block1a4~portb_datain_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.506      ;
; 0.186 ; bufferedUART:io2|rxInPointer[0]              ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.507      ;
; 0.186 ; sd_controller:sd1|cmd_out[40]                ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[38]                ; sd_controller:sd1|cmd_out[38]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[7]                 ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[0]                    ; sd_controller:sd1|dout[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[1]                    ; sd_controller:sd1|dout[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[2]                    ; sd_controller:sd1|dout[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[3]                    ; sd_controller:sd1|dout[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[5]                    ; sd_controller:sd1|dout[5]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|frt_i                        ; mem_mapper2:mm1|frt_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state[1]                                     ; state[1]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|romInhib_i                   ; mem_mapper2:mm1|romInhib_i                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.int_swimask_state    ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|saved_state.single_op_exec_state ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[3]               ; bufferedUART:io2|rxBitCount[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[2]               ; bufferedUART:io2|rxBitCount[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|rxBitCount[1]               ; bufferedUART:io2|rxBitCount[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[3]                       ; cpu09p:cpu1|op_code[3]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[5]                       ; cpu09p:cpu1|op_code[5]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[6]                       ; cpu09p:cpu1|op_code[6]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[7]                       ; cpu09p:cpu1|op_code[7]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[2]                       ; cpu09p:cpu1|op_code[2]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|pre_code[0]                      ; cpu09p:cpu1|pre_code[0]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cpu09p:cpu1|op_code[0]                       ; cpu09p:cpu1|op_code[0]                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBuffer[7]                 ; bufferedUART:io2|txBuffer[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[2]          ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[0]          ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|paramCount[1]          ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param2[0]              ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param3[0]              ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispState.dispWrite    ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[0]          ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[4]          ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[3]          ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|cursorVert[2]          ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|vActive                ; SBCTextDisplayRGB:io1|vActive                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[3]        ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[0]        ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[1]        ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|charScanLine[2]        ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txByteSent                  ; bufferedUART:io2|txByteSent                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[1]               ; bufferedUART:io2|txBitCount[1]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[0]               ; bufferedUART:io2|txBitCount[0]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[2]               ; bufferedUART:io2|txBitCount[2]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:io2|txBitCount[3]               ; bufferedUART:io2|txBitCount[3]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|tenable                      ; mem_mapper2:mm1|tenable                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[2]                    ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[4]                    ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[1]                    ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[3]                    ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmiDly[0]                    ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_mapper2:mm1|nmi_i                        ; mem_mapper2:mm1|nmi_i                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[47]                ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[45]                ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[44]                ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[43]                ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[42]                ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[41]                ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdCS                       ; sd_controller:sd1|sdCS                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[4]                 ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[3]                 ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[2]                 ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|data_sig[0]                ; sd_controller:sd1|data_sig[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[4]                    ; sd_controller:sd1|dout[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|kbInPointer[1]         ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|kbInPointer[2]         ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[6]                    ; sd_controller:sd1|dout[6]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|dout[7]                    ; sd_controller:sd1|dout[7]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|ps2Ctrl                ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|HighSpeed                  ; sd_controller:sd1|HighSpeed                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|block_start_ack            ; sd_controller:sd1|block_start_ack                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|init_busy                  ; sd_controller:sd1|init_busy                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[5]        ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|\fsm:bit_counter[6]        ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_cmd             ; sd_controller:sd1|state.send_cmd                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_ocr_wait     ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.send_regreq          ; sd_controller:sd1|state.send_regreq                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.init                 ; sd_controller:sd1|state.init                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.760  ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state      ; clk          ; clk         ; 20.000       ; 1.474      ; 3.721      ;
; 9.760  ; n_reset   ; cpu09p:cpu1|state.int_swimask_state      ; clk          ; clk         ; 20.000       ; 1.474      ; 3.721      ;
; 9.760  ; n_reset   ; cpu09p:cpu1|state.index16_state          ; clk          ; clk         ; 20.000       ; 1.474      ; 3.721      ;
; 9.760  ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state      ; clk          ; clk         ; 20.000       ; 1.474      ; 3.721      ;
; 9.760  ; n_reset   ; cpu09p:cpu1|state.indexed_state          ; clk          ; clk         ; 20.000       ; 1.474      ; 3.721      ;
; 9.791  ; n_reset   ; gpio:gpio1|reg_ddr2[0]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.436      ;
; 9.803  ; n_reset   ; gpio:gpio1|reg[5]                        ; clk          ; clk         ; 20.000       ; 1.210      ; 3.414      ;
; 9.803  ; n_reset   ; gpio:gpio1|reg[6]                        ; clk          ; clk         ; 20.000       ; 1.210      ; 3.414      ;
; 9.803  ; n_reset   ; gpio:gpio1|reg[4]                        ; clk          ; clk         ; 20.000       ; 1.210      ; 3.414      ;
; 9.803  ; n_reset   ; gpio:gpio1|reg_ddr2[5]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.414      ;
; 9.803  ; n_reset   ; gpio:gpio1|reg_ddr2[4]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.414      ;
; 9.814  ; n_reset   ; mem_mapper2:mm1|tenable                  ; clk          ; clk         ; 20.000       ; 1.216      ; 3.409      ;
; 9.814  ; n_reset   ; mem_mapper2:mm1|n_tint_i                 ; clk          ; clk         ; 20.000       ; 1.216      ; 3.409      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state          ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state          ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state          ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.819  ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state          ; clk          ; clk         ; 20.000       ; 1.151      ; 3.339      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.sbranch_state          ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.indirect3_state        ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state       ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state        ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state         ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.jsr_state              ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.822  ; n_reset   ; cpu09p:cpu1|state.int_irq1_state         ; clk          ; clk         ; 20.000       ; 1.316      ; 3.501      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_ddr0[2]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_dat0[2]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_ddr0[1]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_dat0[1]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_ddr0[0]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_dat0[0]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.828  ; n_reset   ; gpio:gpio1|reg_dat2[0]                   ; clk          ; clk         ; 20.000       ; 1.220      ; 3.399      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.decode2_state          ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.indexaddr_state        ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.indirect_state         ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.indirect2_state        ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state   ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.single_op_write_state  ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state  ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state   ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state    ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.845  ; n_reset   ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 20.000       ; 1.299      ; 3.461      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state          ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.872  ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state         ; clk          ; clk         ; 20.000       ; 1.177      ; 3.312      ;
; 9.907  ; n_reset   ; mem_mapper2:mm1|mmuEn                    ; clk          ; clk         ; 20.000       ; 1.208      ; 3.308      ;
; 9.907  ; n_reset   ; mem_mapper2:mm1|romInhib_i               ; clk          ; clk         ; 20.000       ; 1.208      ; 3.308      ;
; 9.907  ; n_reset   ; mem_mapper2:mm1|frt_i                    ; clk          ; clk         ; 20.000       ; 1.208      ; 3.308      ;
; 9.922  ; n_reset   ; cpu09p:cpu1|state.lbranch_state          ; clk          ; clk         ; 20.000       ; 1.314      ; 3.399      ;
; 9.922  ; n_reset   ; cpu09p:cpu1|state.pcrel16_state          ; clk          ; clk         ; 20.000       ; 1.314      ; 3.399      ;
; 9.922  ; n_reset   ; cpu09p:cpu1|state.imm16_state            ; clk          ; clk         ; 20.000       ; 1.314      ; 3.399      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.mulea_state            ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.muld_state             ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.single_op_exec_state   ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.tfr_state              ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.exg1_state             ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.exg2_state             ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.sync_state             ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.928  ; n_reset   ; cpu09p:cpu1|state.exg_state              ; clk          ; clk         ; 20.000       ; 1.308      ; 3.387      ;
; 9.960  ; n_reset   ; gpio:gpio1|reg_dat2[3]                   ; clk          ; clk         ; 20.000       ; 1.209      ; 3.256      ;
; 9.961  ; n_reset   ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 20.000       ; 1.212      ; 3.258      ;
; 9.961  ; n_reset   ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 20.000       ; 1.212      ; 3.258      ;
; 9.961  ; n_reset   ; sd_controller:sd1|HighSpeed              ; clk          ; clk         ; 20.000       ; 1.212      ; 3.258      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_dat2[5]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_dat2[7]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_dat2[1]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_ddr2[6]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_dat2[6]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.971  ; n_reset   ; gpio:gpio1|reg_dat2[4]                   ; clk          ; clk         ; 20.000       ; 1.210      ; 3.246      ;
; 9.989  ; n_reset   ; cpu09p:cpu1|state.reset_state            ; clk          ; clk         ; 20.000       ; 1.484      ; 3.502      ;
; 9.989  ; n_reset   ; cpu09p:cpu1|state.extended_state         ; clk          ; clk         ; 20.000       ; 1.484      ; 3.502      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.mul4_state             ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.mul5_state             ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.mul6_state             ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.mul7_state             ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.index16_2_state        ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.index8_state           ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.002 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state           ; clk          ; clk         ; 20.000       ; 1.388      ; 3.393      ;
; 10.005 ; n_reset   ; cpu09p:cpu1|state.decode3_state          ; clk          ; clk         ; 20.000       ; 1.566      ; 3.568      ;
; 10.005 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state          ; clk          ; clk         ; 20.000       ; 1.163      ; 3.165      ;
; 10.005 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state        ; clk          ; clk         ; 20.000       ; 1.163      ; 3.165      ;
; 10.005 ; n_reset   ; cpu09p:cpu1|state.pshs_acca_state        ; clk          ; clk         ; 20.000       ; 1.163      ; 3.165      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[0]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[1]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[2]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[3]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[4]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[5]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
; 10.041 ; n_reset   ; mem_mapper2:mm1|tcount[6]                ; clk          ; clk         ; 20.000       ; 1.209      ; 3.175      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                    ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.976 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.045      ; 1.105      ;
; 0.976 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.045      ; 1.105      ;
; 0.976 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.105      ;
; 0.976 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.105      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 0.982 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.045      ; 1.111      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.000 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.128      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 1.148 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.044      ; 1.276      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.052 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.173      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.190 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 2.311      ;
; 2.324 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.396      ;
; 2.462 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; 0.014      ; 2.534      ;
; 8.445 ; n_reset                      ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 0.000        ; 1.259      ; 1.788      ;
; 8.445 ; n_reset                      ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 0.000        ; 1.259      ; 1.788      ;
; 8.579 ; n_reset                      ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 0.000        ; 1.455      ; 2.118      ;
; 8.587 ; n_reset                      ; cpu09p:cpu1|state.decode1_state           ; clk          ; clk         ; 0.000        ; 1.650      ; 2.321      ;
; 8.587 ; n_reset                      ; cpu09p:cpu1|state.mul0_state              ; clk          ; clk         ; 0.000        ; 1.650      ; 2.321      ;
; 8.587 ; n_reset                      ; cpu09p:cpu1|state.mul1_state              ; clk          ; clk         ; 0.000        ; 1.650      ; 2.321      ;
; 8.587 ; n_reset                      ; cpu09p:cpu1|state.mul2_state              ; clk          ; clk         ; 0.000        ; 1.650      ; 2.321      ;
; 8.587 ; n_reset                      ; cpu09p:cpu1|state.mul3_state              ; clk          ; clk         ; 0.000        ; 1.650      ; 2.321      ;
; 8.591 ; n_reset                      ; cpu09p:cpu1|state.jmp_state               ; clk          ; clk         ; 0.000        ; 1.472      ; 2.147      ;
; 8.591 ; n_reset                      ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 0.000        ; 1.472      ; 2.147      ;
; 8.591 ; n_reset                      ; cpu09p:cpu1|state.andcc_state             ; clk          ; clk         ; 0.000        ; 1.472      ; 2.147      ;
; 8.591 ; n_reset                      ; cpu09p:cpu1|state.orcc_state              ; clk          ; clk         ; 0.000        ; 1.472      ; 2.147      ;
; 8.591 ; n_reset                      ; cpu09p:cpu1|state.cwai_state              ; clk          ; clk         ; 0.000        ; 1.472      ; 2.147      ;
; 8.594 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 0.000        ; 1.440      ; 2.118      ;
; 8.597 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 1.266      ; 1.947      ;
; 8.597 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 1.266      ; 1.947      ;
; 8.597 ; n_reset                      ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 0.000        ; 1.266      ; 1.947      ;
; 8.597 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 1.266      ; 1.947      ;
; 8.597 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 1.266      ; 1.947      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.read_block_wait   ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.rst               ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.write_block_init  ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.poll_cmd          ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.acmd41            ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.cardsel           ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.cmd8              ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.622 ; n_reset                      ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 0.000        ; 1.260      ; 1.966      ;
; 8.669 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 0.000        ; 1.261      ; 2.014      ;
; 8.669 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 0.000        ; 1.261      ; 2.014      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state         ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.pulu_accb_state         ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.pulu_dp_state           ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.704 ; n_reset                      ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 0.000        ; 1.401      ; 2.189      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state          ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state          ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state          ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state          ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state           ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state         ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.709 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state         ; clk          ; clk         ; 0.000        ; 1.374      ; 2.167      ;
; 8.716 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state           ; clk          ; clk         ; 0.000        ; 1.399      ; 2.199      ;
; 8.716 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state         ; clk          ; clk         ; 0.000        ; 1.399      ; 2.199      ;
; 8.716 ; n_reset                      ; cpu09p:cpu1|state.puls_accb_state         ; clk          ; clk         ; 0.000        ; 1.399      ; 2.199      ;
; 8.716 ; n_reset                      ; cpu09p:cpu1|state.puls_dp_state           ; clk          ; clk         ; 0.000        ; 1.399      ; 2.199      ;
; 8.730 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 0.000        ; 1.261      ; 2.075      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.654  ; 0.153 ; 8.538    ; 0.819   ; 9.206               ;
;  clk             ; -2.654  ; 0.153 ; 8.538    ; 0.819   ; 9.206               ;
; Design-wide TNS  ; -31.548 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -31.548 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36532658 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Nov 30 14:35:02 2019
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4CE15/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[1] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.654             -31.548 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332146): Worst-case recovery slack is 8.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.538               0.000 clk 
Info (332146): Worst-case removal slack is 1.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.928               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.587               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[1] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.563
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.563             -10.698 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332146): Worst-case recovery slack is 8.889
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.889               0.000 clk 
Info (332146): Worst-case removal slack is 1.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.728               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.470
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.470               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SBCTextDisplayRGB:io1|dataOut[1] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.372               0.000 clk 
Info (332146): Worst-case hold slack is 0.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.153               0.000 clk 
Info (332146): Worst-case recovery slack is 9.760
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.760               0.000 clk 
Info (332146): Worst-case removal slack is 0.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.819               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.206               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 4830 megabytes
    Info: Processing ended: Sat Nov 30 14:35:08 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:09


