Trenutni trendovi u razvoju računarstva teže ka unapređenju performansi računarskih sistema kako bi se omogućila obrada velikog broja podataka. Fokus je na unapređenju procesora, ključnog elementa u obradi podataka. Međutim, napredak u performansama procesora, predviđen Murovim zakonom, usporava se zbog fizičkih ograničenja poluprovodničke tehnologije, što čini unapređenje sve težim. Ovaj problem se nastoji rešiti različitim tehnikama koje ciljaju na poboljšanje performansi bez povećanja broja tranzistora i potrošnje energije.

U ovoj doktorskoj disertaciji su analizirani asimetrični višejezgarni procesori sa podrškom za transakcionu memoriju. Predstavljene su dve nove metode za poboljšanje performansi ovih procesora. Prva metoda se koristi za smanjenje zagušenja transakcija putem migracije transakcija na brže jezgro. Transakcije koje najviše doprinose zagušenju se sele za izvršavanje. Ovim se smanjuje mogućnost konflikta sa drugim transakcijama, čime se povećava mogućnost izbegavanja zagušenja. Druga metoda prilagođava podsistem keš memorije kako bi se smanjilo vreme pristupa keš memoriji i smanjila mogućnost lažnih konflikata, uz smanjenje broja tranzistora potrebnih za implementaciju keš memorije. Ovo se postiže korišćenjem malih i jednostavnih keš memorija.

Za obe metode su predložene detaljne implementacije. Izrađeni su prototipovi ovih metoda u Gem5 simulatoru, koji precizno modeluje procesorski sistem. Prototipovi su korišćeni za evaluaciju predloženih metoda simuliranjem velikog broja aplikacija iz standardnog seta aplikacija za testiranje transakcione memorije. Na osnovu analize rezultata simulacije, preporučeno je kako i kada koristiti predložene metode.